KR20140006771A - Substrate with built-in components - Google Patents

Substrate with built-in components Download PDF

Info

Publication number
KR20140006771A
KR20140006771A KR1020137006798A KR20137006798A KR20140006771A KR 20140006771 A KR20140006771 A KR 20140006771A KR 1020137006798 A KR1020137006798 A KR 1020137006798A KR 20137006798 A KR20137006798 A KR 20137006798A KR 20140006771 A KR20140006771 A KR 20140006771A
Authority
KR
South Korea
Prior art keywords
component
pad
conductive
substrate
insulating base
Prior art date
Application number
KR1020137006798A
Other languages
Korean (ko)
Other versions
KR101713640B1 (en
Inventor
미츠수아키 토다
료이치 시미주
타쿠야 하세가와
Original Assignee
메이코 일렉트로닉스 컴파니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 메이코 일렉트로닉스 컴파니 리미티드 filed Critical 메이코 일렉트로닉스 컴파니 리미티드
Publication of KR20140006771A publication Critical patent/KR20140006771A/en
Application granted granted Critical
Publication of KR101713640B1 publication Critical patent/KR101713640B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

판형상으로 형성된 수지제의 절연 기재(2); 상기 절연 기재(2) 내에 매설된 복수의 전자 또는 전기적인 부품(3); 상기 부품(3)이 접합재(6)를 통해 한쪽 면(4a)에 실장되어, 상기 한쪽 면(4a) 및 둘레면이 상기 절연 기재(2)에 덮인 판 형상의 도전 패드(4); 및 상기 도전 패드(4)의 다른쪽 면(4b)에 형성되어, 상기 다른쪽 면(4b)의 가장자리 이내에 형성되는 도체 패턴(7);을 구비한다. 이것에 의해, 부품(3)의 실장 밀도를 향상시킬 수 있다.Insulating base material 2 made of resin formed in plate shape; A plurality of electronic or electrical components (3) embedded in the insulating substrate (2); A plate-shaped conductive pad (4) in which the component (3) is mounted on one surface (4a) through a bonding material (6), and the one surface (4a) and a circumferential surface are covered with the insulating base (2); And a conductor pattern 7 formed on the other side 4b of the conductive pad 4 and formed within an edge of the other side 4b. Thereby, the mounting density of the component 3 can be improved.

Description

부품 내장 기판{SUBSTRATE WITH BUILT-IN COMPONENTS}Component Embedded Boards {SUBSTRATE WITH BUILT-IN COMPONENTS}

본 발명은, 전기 부품 혹은 전자 부품을 절연 기재내에 매설(埋設)시킨 부품 내장 기판에 관한 것이다.TECHNICAL FIELD This invention relates to the board | substrate with which the electric component or electronic component was embedded in the insulating base material.

부품 내장 기판이 특허 문헌 1에 개시되어 있다. 특허 문헌 1에 기재된 부품 내장 기판은, 절연 기재, 그 양면에 형성된 도체 회로, 및 전자 부품을 구비한 것이다. 이 전자 부품은, 절연 기재안에 매설되어, 그 단자부가 기판측에 설치된 접속 단자부와 접속되어 도체 회로에 접속하는 내장 부품이다. 특허 문헌 1에는, 이 부품 내장 기판의 접속 단자와 접속시키기 위한 접속 단자부가 솔더 레지스트층을 이용하여 형성된 예가 기재되어 있다.Patent Document 1 discloses a component embedded substrate. The component-embedded board | substrate of patent document 1 is equipped with the insulating base material, the conductor circuit formed in both surfaces, and the electronic component. This electronic component is a built-in component embedded in an insulating base material, the terminal portion of which is connected to the connection terminal portion provided on the substrate side and connected to the conductor circuit. Patent Document 1 describes an example in which a connecting terminal portion for connecting with a connecting terminal of the component embedded substrate is formed using a solder resist layer.

그러나, 솔더 레지스트층은, 스크린 인쇄 후에 노광, 현상, 자외선 경화 또는 열경화로 형성된다. 따라서, 서로 이웃하는 내장 부품사이에 솔더 레지스트층이 형성되면, 내장 부품 간격을 좁히는 것이 어렵다. 즉, 기판 표면에 대한 부품의 고밀도화를 이루기 어렵다. 또한, 특허 문헌 1과 같이 전사법으로 기판을 제작할 경우, 도체 패턴은 전자 부품과의 접속부보다 크게 설계되기 때문에, 배선의 고밀도화도 이루기 어렵다.
However, a soldering resist layer is formed by screen printing, exposure, image development, ultraviolet curing, or thermosetting. Therefore, when the soldering resist layer is formed between adjacent internal components, it is difficult to narrow the internal component spacing. In other words, it is difficult to achieve high density of components on the substrate surface. Moreover, when manufacturing a board | substrate by the transfer method like patent document 1, since a conductor pattern is designed larger than the connection part with an electronic component, it is difficult to achieve high density of wiring.

특허 문헌 1 : 일본특허공개공보 제2010－27917호Patent Document 1: Japanese Patent Laid-Open No. 2010-27917

본 발명은, 상기 종래 기술을 고려한 것으로, 내장 부품사이의 간격을 좁혀 배치하는 것이 가능하고, 따라서 부품의 고밀도화(부품의 실장 밀도 향상)를 이루고, 나아가 배선의 고밀도화도 이룰 수 있는 부품 내장 기판을 제공하는 것을 목적으로 한다.
SUMMARY OF THE INVENTION The present invention has been made in view of the above-described prior art, and thus it is possible to narrowly arrange the spaces between the embedded parts, thereby increasing the density of the parts (improving the mounting density of the parts) and further increasing the wiring density. It aims to provide.

상기 목적을 달성하기 위해, 본 발명에서는, 판형상으로 형성된 수지제의 절연 기재; 상기 절연 기재내에 매설된 복수의 전자 또는 전기적인 부품; 상기 부품이 접합재를 통해 한쪽 면에 실장되어, 상기 한쪽 면 및 둘레면(周側面)이 상기 절연 기재에 덮인 판 형상의 도전 패드; 및 상기 도전 패드의 다른쪽 면에 형성되어, 상기 다른쪽 면의 가장자리 이내에 형성되는 도체 패턴;을 구비한 것을 특징으로 하는 부품 내장 기판을 제공한다.In order to achieve the said objective, in this invention, the resin insulating base material formed in plate shape; A plurality of electronic or electrical components embedded in the insulating substrate; A plate-shaped conductive pad in which the component is mounted on one surface through a bonding material, and the one surface and the circumferential surface are covered with the insulating base material; And a conductor pattern formed on the other side of the conductive pad and formed within the edge of the other side.

바람직하게는, 상기 도체 패턴은, 상기 다른쪽 면의 일부를 노출시켜 형성되는 것을 특징으로 한다.Preferably, the conductor pattern is formed by exposing a part of the other surface.

또한, 바람직하게는, 상기 부품에는 복수의 접속 단자가 설치되고, 상기 도전 패드는, 상기 접속 단자에 대해 상기 접합재를 통해 전기적으로 접속되고, 각 접속 단자에 접속된 각각의 상기 도전 패드로 패드 유닛이 형성되고, 서로 이웃하는 상기 패드 유닛사이에는 상기 절연 기재만이 개재되는 것을 특징으로 한다. Preferably, the component is provided with a plurality of connection terminals, and the conductive pads are electrically connected to the connection terminals via the bonding material, and pad units are formed by the respective conductive pads connected to the respective connection terminals. And the insulating base is interposed between the pad units adjacent to each other.

　또한, 바람직하게는, 상기 접속 단자는 상기 부품의 양단부에 설치되고, 상기 패드 유닛은 패드쌍으로서 상기 도전 패드가 마주보며 배설(配設)되는 것을 특징으로 한다.Preferably, the connecting terminal is provided at both ends of the component, and the pad unit is characterized in that the conductive pads are disposed facing each other as pad pairs.

더 바람직하게는, 상기 패드쌍을 형성하는 상기 도전 패드사이에 상기 부품과 상기 절연 기재 표면 사이의 간격을 유지하기 위한 스페이서가 설치되는 것을 특징으로 한다. More preferably, a spacer is provided between the conductive pads forming the pad pair to maintain a gap between the component and the surface of the insulating substrate.

또한, 상기 접합재는 솔더이며, 상기 스페이서는 솔더 레지스트인 것을 특징으로 한다.
In addition, the bonding material is a solder, the spacer is characterized in that the solder resist.

본 발명의 부품 내장 기판은, 절연 기재, 복수의 부품, 도전 패드, 및 도체 패턴을 구비하고, 도체 패턴은 도전 패드의 다른쪽 면인 패턴 형성면의 가장자리 이내, 즉 가장자리와 같거나 또는 가장자리보다 작은 범위에 형성된다. 따라서, 도전 패드의 가장자리를 넘어서 도체 패턴이 형성될 일이 없고, 각 부품사이의 간격은 도전 패드의 크기로 결정된다. 따라서, 도전 패드사이의 간격을 좁혀 배치할 수 있으므로, 부품의 실장 밀도를 향상시킬 수 있다. 이 때, 도체 패턴이 다른쪽 면(패턴 형성면)의 가장자리보다 작은 범위, 즉 다른쪽 면의 일부를 노출시켜 형성되면, 부품의 실장 밀도를 확실히 향상시킬 수 있다.The component embedded substrate of the present invention comprises an insulating substrate, a plurality of components, a conductive pad, and a conductor pattern, wherein the conductor pattern is within an edge of the pattern formation surface, that is, equal to or smaller than the edge of the other side of the conductive pad. Is formed in a range. Therefore, no conductor pattern is formed over the edge of the conductive pad, and the spacing between the components is determined by the size of the conductive pad. Therefore, since the space | interval between conductive pads can be narrowed and arrange | positioned, the mounting density of a component can be improved. At this time, if the conductor pattern is formed by exposing a portion smaller than the edge of the other surface (pattern forming surface), that is, part of the other surface, the mounting density of the component can be surely improved.

또한, 부품의 접속 단자에 각각 접속된 도전 패드로 패드쌍을 형성하고, 이 패드쌍 사이에는 절연 기재만 개재된다. 따라서, 종래와 같은 솔더 레지스트층이 형성되지 않으므로, 패드쌍 사이의 간격을 좁힐 수 있다. 이것에 의해, 부품의 실장 밀도를 향상시킬 수 있다. 그리고, 패드쌍을 형성하는 것은 저항이나 콘덴서 등의 2 단자 부품의 경우로, 접속 단자가 더 많은 다단자 부품(트랜지스터, IC, LSI등)의 경우에는 각각의 접속 단자에 접속되는 도전 패드로 패드 유닛을 형성한다. 패드 유닛의 경우에도, 효과는 동일하다.In addition, pad pairs are formed by conductive pads respectively connected to the connection terminals of the parts, and only the insulating base is interposed between the pad pairs. Therefore, the conventional solder resist layer is not formed, so that the spacing between the pad pairs can be narrowed. Thereby, the mounting density of a component can be improved. The pad pair is formed by a two-terminal component such as a resistor or a capacitor. In the case of a multi-terminal component having more connection terminals (transistor, IC, LSI, etc.), a pad is a conductive pad connected to each connection terminal. Form a unit. Even in the case of the pad unit, the effect is the same.

또한, 패드쌍을 형성하는 도전 패드 사이에 부품과 절연 기재 표면 사이의 간격을 유지하기 위한 스페이서를 설치함으로써, 부품이 내려앉는 것을 방지할 수 있다. 특히, 접합재가 솔더인 경우에 효과적이다. 스페이서는 솔더 레지스트를 이용하는 것이 바람직하다.
In addition, by providing a spacer for maintaining a gap between the component and the surface of the insulating substrate between the conductive pads forming the pad pair, the component can be prevented from falling down. In particular, it is effective when the bonding material is solder. It is preferable that a spacer uses a soldering resist.

도 1은 본 발명에 의한 부품 내장 기판의 개략 단면도이다.
도 2는 도 1의 A－A상에서 본 도면이다.
도 3은 본 발명에 의한 부품 내장 기판의 제조 방법을 순서대로 나타내는 개략도이다.
도 4는 본 발명에 의한 부품 내장 기판의 제조 방법을 순서대로 나타내는 개략도이다.
도 5는 본 발명에 의한 부품 내장 기판의 제조 방법을 순서대로 나타내는 개략도이다.
도 6은 본 발명에 의한 부품 내장 기판의 제조 방법을 순서대로 나타내는 개략도이다.
도 7은 본 발명에 의한 부품 내장 기판의 제조 방법을 순서대로 나타내는 개략도이다.
도 8은 본 발명에 의한 부품 내장 기판의 제조 방법을 순서대로 나타내는 개략도이다.
도 9는 본 발명에 의한 부품 내장 기판의 제조 방법을 순서대로 나타내는 개략도이다.1 is a schematic cross-sectional view of a component embedded substrate according to the present invention.
FIG. 2 is a view seen on line AA of FIG. 1.
3 is a schematic view showing in sequence a method for manufacturing a component embedded substrate according to the present invention.
Fig. 4 is a schematic diagram sequentially showing a method for manufacturing a component embedded substrate according to the present invention.
5 is a schematic diagram sequentially illustrating a method for manufacturing a component embedded substrate according to the present invention.
6 is a schematic view sequentially showing a method for manufacturing a component-embedded substrate according to the present invention.
7 is a schematic diagram sequentially illustrating a method for manufacturing a component-embedded substrate according to the present invention.
Fig. 8 is a schematic diagram sequentially showing a method for manufacturing a component embedded substrate according to the present invention.
9 is a schematic diagram sequentially illustrating a method for manufacturing a component embedded substrate according to the present invention.

도 1에 나타낸 바와 같이, 본 발명에 의한 부품 내장 기판(1)은, 판형상의 절연 기재(2)를 구비하고 있다. 이 절연 기재(2)는 수지제이며, 예를 들어 프리프레그이다. 이 절연 기재(2)에 전자 또는 전기적인 부품(3)이 매설되어 있다. 이 부품(3)은, 절연 기재(2)내에 복수 매설되어 있다. 절연 기재(2)내에는, 판 형상의 도전 패드(4)가 더 매설되어 있다. 구체적으로는, 도전 패드(4)의 한쪽 면(부품 실장면(4a)) 및 둘레면이 절연 기재(2)에 덮이고, 다른쪽 면은 절연 기재(2)의 표면에 평평하게 형성되어 있다. 즉, 도전 패드(4)의 다른쪽 면(후술하는 패턴 형성면(4b))은 절연 기재(2)로부터 노출되어 있다. 도전 패드는, 예를 들어 금 도금 패드이다.As shown in FIG. 1, the component-embedded board | substrate 1 by this invention is equipped with the plate-shaped insulating base material 2. As shown in FIG. This insulating base material 2 is resin, for example, it is a prepreg. The electronic or electrical component 3 is embedded in this insulating base material 2. A plurality of these parts 3 are embedded in the insulating base material 2. In the insulating base material 2, the plate-shaped conductive pad 4 is further embedded. Specifically, one surface (part mounting surface 4a) and the circumferential surface of the conductive pad 4 are covered by the insulating substrate 2, and the other surface is formed flat on the surface of the insulating substrate 2. That is, the other surface (pattern formation surface 4b mentioned later) of the conductive pad 4 is exposed from the insulating base material 2. The conductive pad is, for example, a gold plated pad.

상술한 부품(3)은, 이 도전 패드(4)의 한쪽 면(부품 실장면(4a))에 실장되어 있다. 구체적으로는, 부품(3)의 양단부에 각각 설치된 접속 단자(5)에 대응하여 도전 패드(4)가 각각 배치되어 접합재(6)를 통해 전기적으로 접속되어 있다. 접합재(6)는, 예를 들어 솔더나 도전성 접착제가 이용된다. 또한, 동일한 부품(3)을 실장하고 있는 각각의 도전 패드(4)(각각의 접속 단자(5)와 접속되는 2개 1쌍의 도전 패드(4))로 패드쌍(8)이 형성되어 있다. 그리고, 도면의 예에서는 저항이나 콘덴서 등의 2 단자 부품을 예로 들고 있지만, 트랜지스터나 IC, LSI 등의 접속 단자가 더 많은 다단자 부품의 경우, 패드쌍(8)은 패드 유닛이 된다. 구체적으로는, 패드 유닛은 3개 이상의 도전 패드(4)로 구성된다.The above-mentioned component 3 is mounted on one surface (part mounting surface 4a) of this conductive pad 4. Specifically, the conductive pads 4 are disposed in correspondence with the connection terminals 5 respectively provided at both ends of the component 3, and are electrically connected through the bonding material 6. As the bonding material 6, a solder or a conductive adhesive is used, for example. In addition, a pad pair 8 is formed of each conductive pad 4 (two pairs of conductive pads 4 connected to each connection terminal 5) on which the same component 3 is mounted. . In the example of the figure, two-terminal components such as resistors and capacitors are taken as examples, but in the case of multi-terminal components having more connecting terminals such as transistors, ICs, and LSIs, the pad pair 8 is a pad unit. Specifically, the pad unit is composed of three or more conductive pads 4.

도전 패드(4)의 다른쪽 면(패턴 형성면(4b))에는, 도체 패턴(7)이 형성되어 있다. 여기서, 이 도체 패턴(7)은 패턴 형성면(4b)의 가장자리 이내에 형성되어 있다. 도 1 및 도 2의 예에서는, 패턴 형성면(4b)의 가장자리보다 내측에 도체 패턴(7)이 형성되어 있다. 이와 같이, 패턴 형성면(4b)의 가장자리와 같거나 또는 가장자리보다 작은 범위에 도체 패턴(7)이 형성되므로, 도전 패드(4)의 가장자리를 넘어 도체 패턴(7)이 형성될 일이 없다. 그러므로, 각 부품(3)사이의 간격, 즉 패드쌍(8)사이의 간격은 도전 패드(4)의 크기로 결정된다. 즉, 도체 패턴(7)이 도전 패드(4)를 벗어나서 형성되지 않기 때문에, 도전 패드(4)(실제로는 패드쌍(8))사이의 간격을 좁혀 배치할 수 있다. 이것에 의해, 부품(3)의 제품 기판에 대한 실장 밀도를 향상시킬 수 있다.The conductor pattern 7 is formed in the other surface (pattern formation surface 4b) of the conductive pad 4. Here, this conductor pattern 7 is formed within the edge of the pattern formation surface 4b. In the example of FIG. 1 and FIG. 2, the conductor pattern 7 is formed inward from the edge of the pattern formation surface 4b. In this way, since the conductor pattern 7 is formed in a range which is equal to or smaller than the edge of the pattern formation surface 4b, the conductor pattern 7 is not formed over the edge of the conductive pad 4. Therefore, the spacing between each component 3, that is, the spacing between the pad pairs 8, is determined by the size of the conductive pad 4. That is, since the conductor pattern 7 is not formed beyond the conductive pad 4, the space | interval between the conductive pad 4 (actually the pad pair 8) can be narrowed and arrange | positioned. Thereby, the mounting density with respect to the product board | substrate of the component 3 can be improved.

이 때, 도 1이나 도 2와 같이 도체 패턴(7)이 다른쪽 면(패턴 형성면(4b))의 가장자리보다 작은 범위, 즉 다른쪽 면의 일부를 노출시켜 형성되면, 부품(3)의 실장 밀도를 확실히 향상시킬 수 있다. 또한, 도 2에 나타낸 바와 같이, 부품(3)사이에 도체 패턴(7)과 접속되는 배선부(9)를 설치해도, 부품(3)과 배선부(9) 사이의 간격을 좁힐 수 있어, 부품(3)의 실장 밀도를 향상시킬 수 있다. 또한, 배선부(9)를 설치하는 위치도 가능한 도전 패드(4)에 근접시킬 수 있으므로, 배선의 고밀도화도 이룰 수 있다.At this time, if the conductor pattern 7 is formed by exposing a part of the other surface smaller than the edge of the other surface (pattern forming surface 4b), that is, as shown in Figs. The mounting density can be improved certainly. 2, even if the wiring part 9 connected with the conductor pattern 7 is provided between the components 3, the space | interval between the component 3 and the wiring part 9 can be narrowed, The mounting density of the component 3 can be improved. In addition, since the position where the wiring portion 9 is provided can also be brought closer to the conductive pad 4, the wiring density can be increased.

한편, 서로 이웃하는 패드쌍(8)의 사이에는, 절연 기재(2)만이 개재된다. 즉, 서로 이웃하는 패드쌍(8)사이에는, 종래와 같은 솔더 레지스트층이 형성되지 않는다. 이 때문에, 패드쌍(8)사이의 간격이 좁아져 있다. 이러한 구조는, 부품(3)의 실장 밀도 향상에 기여하고 있다. 또한, 패드쌍(8)을 형성하고 있는 도전 패드(4)사이, 즉 부품(3)의 아래쪽에는, 스페이서(10)가 설치된다(도면에서는 일부의 부품(3)에만 스페이서(10)를 기재하고 있다). 이 스페이서(10)는, 부품(3)과 절연 기재(2) 표면 사이의 간격을 유지하기 위한 것이다. 이 스페이서(10)를 설치함으로써, 부품(3)이 내려앉는 것을 방지할 수 있다. 특히, 접합재가 솔더인 경우에 효과적이다. 스페이서(10)는, 솔더 레지스트를 이용하는 것이 바람직하다. 이 스페이서(10)의 형상이나 높이를 변경함으로써, 부품의 설치 높이를 제어하는 것도 가능하다.On the other hand, only the insulating base material 2 is interposed between the pad pair 8 which adjoins each other. That is, the conventional solder resist layer is not formed between the pad pairs 8 adjacent to each other. For this reason, the space | interval between the pad pair 8 is narrowed. Such a structure contributes to the improvement of the mounting density of the component 3. In addition, a spacer 10 is provided between the conductive pads 4 forming the pad pair 8, that is, below the component 3 (the spacer 10 is described only in a part of the component 3 in the drawing). Is doing). This spacer 10 is for maintaining the space | interval between the component 3 and the surface of the insulating base material 2. By providing this spacer 10, the component 3 can be prevented from falling down. In particular, it is effective when the bonding material is solder. It is preferable to use a soldering resist for the spacer 10. By changing the shape and height of this spacer 10, it is also possible to control the installation height of a component.

본 발명에 의한 부품 내장 기판의 제조 방법의 일 예를 도 3~도 9에 따라 이하에 설명한다. An example of the manufacturing method of the component-embedded board | substrate which concerns on this invention is demonstrated below according to FIGS.

우선, 도 3에 나타낸 바와 같이, 지지판(11)상에 도전층(12)을 형성한다. 지지판(11)은, 예를 들어 SUS판이다. 도전층(2)은, 예를 들어 구리 도금 등으로 이루어진 구리 박막이다. 그 후, 도 4에 나타낸 바와 같이, 도전층(12)상에 상술한 도전 패드(4)를 안착시킨다. 도전 패드(4)가 금 도금 패드인 경우, 이 도전 패드(4)는, 구리제 패드를 소프트 에칭한 후, 니켈 두께 1㎛~10㎛(바람직하게는 5㎛), 금 두께 0. 01㎛~1㎛(바람직하게는 0. 03㎛)의 금 도금 처리를 가해 형성된다. 소프트 에칭에 의해, 도전 패드(4)의 표면은 표면 조도(Rz)가 0㎛~1. 5㎛가 되어, 평탄하게 형성된다. 또한, 금 도금 패드(7)의 표면을 평탄화 처리하는 방법으로는 마이크로 에칭 또는 산 세정 또는 플라스마 에칭을 이용할 수 있다.First, as shown in FIG. 3, the conductive layer 12 is formed on the support plate 11. The support plate 11 is an SUS board, for example. The conductive layer 2 is, for example, a copper thin film made of copper plating or the like. Thereafter, as shown in FIG. 4, the above-described conductive pad 4 is seated on the conductive layer 12. In the case where the conductive pad 4 is a gold plated pad, the conductive pad 4 is softly etched from a copper pad, and then has a nickel thickness of 1 μm to 10 μm (preferably 5 μm) and a gold thickness of 0.01 μm. It is formed by applying a gold plating treatment of ˜1 μm (preferably 0.03 μm). By soft etching, the surface roughness Rz of the surface of the conductive pad 4 is 0 micrometer-1. It becomes 5 micrometers, and is formed flat. In addition, as a method of planarizing the surface of the gold plating pad 7, micro etching, acid cleaning, or plasma etching can be used.

그리고, 도 5에 나타낸 바와 같이, 도전층(12)의 표면에 조면화 처리를 가해, 조면(12a)을 형성한다. 이 조면화 처리는, 흑화 환원 처리나 본드 필름 처리, 또는 CZ처리를 이용하여, 도전층(2)의 표면에 대해서 구리 표면을 에칭하고, 유기 피막을 형성함으로써 수행된다. 그 표면 조도(Rz)는, 예를 들어 0. 1㎛~10㎛이다. 여기서, 본드 필름 처리란, ATOTECH사가 제조한 약액에 의한 처리로, 구리 표면의 조면화와 유기 금속 피막의 형성에 의한 수지 밀착성을 향상시키기 위한 처리이다. 또한, CZ처리란, 멕사가 제조한 약액에 의한 처리로, 구리 표면의 조면화 및 수지 밀착성을 향상시키기 위한 것이다.As shown in FIG. 5, a roughening treatment is applied to the surface of the conductive layer 12 to form a rough surface 12a. This roughening process is performed by etching a copper surface with respect to the surface of the conductive layer 2 using blackening reduction process, a bond film process, or CZ process, and forming an organic film. The surface roughness Rz is 0.1 micrometer-10 micrometers, for example. Here, a bond film process is a process by the chemical liquid manufactured by ATOTECH Corporation, and is a process for improving resin adhesiveness by roughening of the copper surface and formation of an organometallic film. In addition, CZ treatment is a process by the chemical liquid manufactured by Mex Corporation, and is for improving the roughening of a copper surface, and resin adhesiveness.

그리고, 도 6에 나타낸 바와 같이, 도전 패드(4)의 부품 실장면(4a)에 접합재(6)을 배치한다. 도면에서는, 접합재(6)가 솔더인 예를 나타내고 있다. 그리고, 도 7에 나타낸 바와 같이, 부품(3)의 접속 단자(5)와 도전 패드(4)를 접합재(6)를 통해 전기적으로 접속한다. 도면의 예에서 구체적으로 말하면, 리플로우 솔더링을 실시한다. 이것에 의해, 부품(3)이 도전 패드(4)에 실장된다. 이 때, 상술한 조면(12a)은, 도전 패드(4)의 측면 가장자리에 접하는 위치까지 형성되어 있으므로, 도전 패드(4)를 넘어서 솔더가 퍼지는 것을 확실히 방지할 수 있다. 즉, 조면(12a)이 솔더의 퍼짐을 저지하는 역할을 수행한다. 따라서, 종래에 이용하던 것과 같은 솔더 댐을 형성할 필요가 없다. 솔더 댐이 불필요해졌으므로, 상술한 서로 이웃하는 패드쌍(8)사이의 간격을 좁힐 수 있다. 이것에 의해, 부품(3)을 배치하는 간격을 좁힐 수 있어, 부품(3)의 실장 밀도를 향상시킬 수 있다. 또한, 솔더 댐을 형성하기 위한 솔더 레지스트 형성 공정이 불필요해지므로, 공정의 단축으로 이어져, 이를 위한 재료도 불필요해지므로 비용도 삭감할 수 있다.6, the bonding material 6 is disposed on the component mounting surface 4a of the conductive pad 4. In the figure, the bonding material 6 shows the example which is a solder. And as shown in FIG. 7, the connection terminal 5 of the component 3 and the electrically conductive pad 4 are electrically connected through the bonding material 6. As shown in FIG. Specifically, in the example of the drawing, reflow soldering is performed. As a result, the component 3 is mounted on the conductive pad 4. At this time, since the rough surface 12a mentioned above is formed in the position which contact | connects the side edge of the conductive pad 4, the spreading of solder over the conductive pad 4 can be prevented reliably. That is, the rough surface 12a serves to prevent the spread of the solder. Therefore, it is not necessary to form the solder dam as used conventionally. Since the solder dam becomes unnecessary, the space | interval between the pad pair 8 adjacent to each other mentioned above can be narrowed. Thereby, the space | interval which arrange | positions the component 3 can be narrowed and the mounting density of the component 3 can be improved. In addition, since the solder resist forming process for forming the solder dam is unnecessary, the process can be shortened, and the material for this is also unnecessary, thereby reducing the cost.

또한, 도 8에 나타낸 바와 같이, 부품(3)을 절연 기재(2)내에 매설한다. 구체적으로는, 도전층(12)과 절연 기재(2) 사이에 부품(3)을 끼워 넣고, 도전층(12)과 절연 기재(2)를 서로 압접한다. 그 후, 지지판(11)을 제거한다.In addition, as shown in FIG. 8, the component 3 is embedded in the insulating base 2. Specifically, the component 3 is sandwiched between the conductive layer 12 and the insulating base 2, and the conductive layer 12 and the insulating base 2 are pressed against each other. Thereafter, the supporting plate 11 is removed.

또한, 도 9에 나타낸 바와 같이, 도전 패드(4)의 패턴 형성면(4b)에 도체 패턴(7)을 형성한다. 구체적으로는, 도전층 2의 일부를 제거하여 도체 패턴(7)을 형성한다. 이 도체 패턴(7)은, 도전층(12)에 에칭 처리를 가하여 형성된다. 이 때, 도전 패드(4)가 에칭 레지스트가 되어, 접합재(6)의 노출을 방지할 수 있다. 게다가, 실장된 부품(3)의 전기적인 접속 신뢰성이 저하되는 것도 방지할 수 있다. 이 도체 패턴(7)은, 상술한 바와 같이, 패턴 형성면(4b)의 가장자리와 같거나 또는 그것보다 작은 범위에 형성된다. 도체 패턴(7)을 형성함과 동시에, 배선부(9)를 형성할 수 있다. 이렇게 하여, 도면에서는 기판의 한쪽면에만 도체 패턴(7)이 형성된 단면 기판의 예를 나타냈지만, 물론 양면 기판으로도 적용할 수 있다. 또한, 이들을 조합한 다층 기판으로도 적용할 수 있음은 물론이다.
9, the conductor pattern 7 is formed in the pattern formation surface 4b of the conductive pad 4. As shown in FIG. Specifically, part of the conductive layer 2 is removed to form the conductor pattern 7. The conductor pattern 7 is formed by applying an etching treatment to the conductive layer 12. At this time, the conductive pad 4 becomes an etching resist, and the exposure of the bonding material 6 can be prevented. In addition, it is possible to prevent the electrical connection reliability of the mounted component 3 from being lowered. This conductor pattern 7 is formed in the range which is equal to or smaller than the edge of the pattern formation surface 4b as mentioned above. The conductor part 7 can be formed, and the wiring part 9 can be formed. In this way, although the example of the single-sided board | substrate with which the conductor pattern 7 was formed in only one side of the board | substrate was shown in figure, of course, it can apply also to a double-sided board | substrate. Moreover, of course, it can apply also to the multilayer board which combined these.

1: 부품 내장 기판 2: 절연 기재
3: 부품 4: 도전 패드
4a: 부품 실장면(한쪽 면) 4b: 패턴 형성면(다른쪽 면)
5: 접속 단자 6: 접합재
7: 도체 패턴 8: 패드쌍
9: 배선부 10: 스페이서
11: 지지판 12: 도전층
12a: 조면1: component embedded substrate 2: insulating substrate
3: part 4: conductive pad
4a: Component mounting surface (one side) 4b: Pattern forming surface (other side)
5: connection terminal 6: bonding material
7: Conductor pattern 8: Pad pair
9: wiring section 10: spacer
11: support plate 12: conductive layer
12a: rough

Claims (6)

판형상으로 형성된 수지제의 절연 기재;
상기 절연 기재내에 매설된 복수의 전자 또는 전기적인 부품;
상기 부품이 접합재를 통해 한쪽 면에 실장되어, 상기 한쪽 면 및 둘레면(周側面)이 상기 절연 기재에 덮인 판 형상의 도전 패드; 및
상기 도전 패드의 다른쪽 면에 형성되어, 상기 다른쪽 면의 가장자리 이내에 형성되는 도체 패턴;을 구비한 것을 특징으로 하는 부품 내장 기판.
Insulating base material made of resin formed in plate shape;
A plurality of electronic or electrical components embedded in the insulating substrate;
A plate-shaped conductive pad in which the component is mounted on one surface through a bonding material, and the one surface and the circumferential surface are covered with the insulating base material; And
And a conductor pattern formed on the other side of the conductive pad and formed within an edge of the other side.
제 1항에 있어서,
상기 도체 패턴은, 상기 다른쪽 면의 일부를 노출시켜 형성되는 것을 특징으로 하는 부품 내장 기판.
The method of claim 1,
The said conductor pattern is formed by exposing a part of said other surface.
제 1항에 있어서,
상기 부품에는 복수의 접속 단자가 설치되고,
상기 도전 패드는, 상기 접속 단자에 대해 상기 접합재를 통해 전기적으로 접속되고,
각 접속 단자에 접속된 각각의 상기 도전 패드로 패드 유닛이 형성되고,
서로 이웃하는 상기 패드 유닛사이에는 상기 절연 기재만이 개재되는 것을 특징으로 하는 부품 내장 기판.
The method of claim 1,
The component is provided with a plurality of connection terminals,
The conductive pad is electrically connected to the connection terminal via the bonding material,
A pad unit is formed of each of the conductive pads connected to each connection terminal,
A component-embedded substrate, wherein only the insulating base material is interposed between the pad units adjacent to each other.
제 3항에 있어서,
상기 접속 단자는 상기 부품의 양단부에 설치되고, 상기 패드 유닛은 패드쌍으로서 상기 도전 패드가 마주보며 배설(配設)되는 것을 특징으로 하는 부품 내장 기판.
The method of claim 3, wherein
The connecting terminal is provided at both ends of the component, and the pad unit is a pad pair in which the conductive pads are disposed to face each other.
제 4항에 있어서,
상기 패드쌍을 형성하는 상기 도전 패드사이에 상기 부품과 상기 절연 기재 표면사이의 간격을 유지하기 위한 스페이서가 설치되는 것을 특징으로 하는 부품 내장 기판.
5. The method of claim 4,
And a spacer for maintaining a gap between the component and the surface of the insulating substrate between the conductive pads forming the pair of pads.
제 5항에 있어서,
상기 접합재는 솔더이며, 상기 스페이서는 솔더 레지스트인 것을 특징으로 하는 부품 내장 기판.
6. The method of claim 5,
Wherein said bonding material is solder and said spacer is a solder resist.
KR1020137006798A 2010-09-10 2010-09-10 Substrate with built-in components KR101713640B1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/065626 WO2012032654A1 (en) 2010-09-10 2010-09-10 Substrate with built-in components

Publications (2)

Publication Number Publication Date
KR20140006771A true KR20140006771A (en) 2014-01-16
KR101713640B1 KR101713640B1 (en) 2017-03-08

Family

ID=45810274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137006798A KR101713640B1 (en) 2010-09-10 2010-09-10 Substrate with built-in components

Country Status (5)

Country Link
JP (1) JP5659234B2 (en)
KR (1) KR101713640B1 (en)
CN (1) CN103098565B (en)
TW (1) TWI539870B (en)
WO (1) WO2012032654A1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9355990B2 (en) 2012-09-11 2016-05-31 Meiko Electronics Co., Ltd. Manufacturing method of device embedded substrate and device embedded substrate manufactured by this method
EP2897447A4 (en) * 2012-09-11 2016-05-25 Meiko Electronics Co Ltd Method for manufacturing embedded component substrate, and embedded component substrate manufactured using this method
KR102281458B1 (en) * 2014-06-23 2021-07-27 삼성전기주식회사 Printed circuit board having an embedded device, semiconductor package and method of manufacturing the same
US20220312591A1 (en) * 2021-03-26 2022-09-29 Juniper Networks, Inc. Substrate with conductive pads and conductive layers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10308573A (en) * 1997-05-02 1998-11-17 Nec Corp Printed wiring board
JP2003031730A (en) * 2001-05-11 2003-01-31 Hitachi Ltd Method for manufacturing semiconductor device
WO2009001621A1 (en) * 2007-06-26 2008-12-31 Murata Manufacturing Co., Ltd. Manufacturing method for part built-in substrate
JP2010027917A (en) 2008-07-22 2010-02-04 Meiko:Kk Circuit substrate with built in electric/electronic components and manufacturing method of the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324567A (en) * 2005-05-20 2006-11-30 Matsushita Electric Ind Co Ltd Substrate incorporating component and its manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10308573A (en) * 1997-05-02 1998-11-17 Nec Corp Printed wiring board
JP2003031730A (en) * 2001-05-11 2003-01-31 Hitachi Ltd Method for manufacturing semiconductor device
WO2009001621A1 (en) * 2007-06-26 2008-12-31 Murata Manufacturing Co., Ltd. Manufacturing method for part built-in substrate
JP2010027917A (en) 2008-07-22 2010-02-04 Meiko:Kk Circuit substrate with built in electric/electronic components and manufacturing method of the same

Also Published As

Publication number Publication date
WO2012032654A1 (en) 2012-03-15
JPWO2012032654A1 (en) 2013-12-12
KR101713640B1 (en) 2017-03-08
TW201216793A (en) 2012-04-16
CN103098565B (en) 2016-08-03
TWI539870B (en) 2016-06-21
CN103098565A (en) 2013-05-08
JP5659234B2 (en) 2015-01-28

Similar Documents

Publication Publication Date Title
US10349519B2 (en) Printed circuit board and method for manufacturing the same
US8099865B2 (en) Method for manufacturing a circuit board having an embedded component therein
US8130508B2 (en) Electronic component embedded printed circuit board and manufacturing method thereof
JP2014131017A (en) Multilayered substrate
TW201918136A (en) Flexible printed circuit board and method for making the same
KR20140006771A (en) Substrate with built-in components
KR101477818B1 (en) Printed circuit board and method of manufacturing the same
JP2013110329A (en) Capacitor module built-in wiring board
KR101048515B1 (en) Electronic printed circuit board and its manufacturing method
TWI451826B (en) Multilayer printed circuit board and method for manufacturing same
TWI676404B (en) Hollow flexible circuit board and method for manufacturing same
TW201138582A (en) Substrate with built-in components, multilayer substrate using the same, and manufacturing method of substrate with built-in components
JP2003188509A (en) Printed circuit board
JP2014232812A (en) Printed wiring board and manufacturing method thereof
JP2009130095A (en) Part built-in wiring board, and manufacturing method for part built-in wiring board
KR100972050B1 (en) Printed circuit board having embedded electronic component and method of manufacturing the same
JPS60100496A (en) Printed circuit board
KR100782935B1 (en) Printed circuit board having embedded chip and manufacturing method therefore
TW201316856A (en) Substrate with built-in component, and method for producing said substrate
JP2005332988A (en) Printed wiring board, and electronic appliance using the same
JP2002314216A (en) Flexible printed wiring board
JP2009278050A (en) Electronic module, wiring board, method for manufacturing electronic module, and method for manufacturing wiring board
JP2004022665A (en) Printed board with built-in component
JP2005183490A (en) Base material for multilayer wiring board, double-sided wiring board and these manufacturing method
JP2005093513A (en) Wiring board, its manufacturing method, and electronic part mounting body using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant