KR20120077318A - 적층 세라믹 전자부품의 내부 전극용 나노 복합 분말 및 그 제조방법 - Google Patents

적층 세라믹 전자부품의 내부 전극용 나노 복합 분말 및 그 제조방법 Download PDF

Info

Publication number
KR20120077318A
KR20120077318A KR1020100139235A KR20100139235A KR20120077318A KR 20120077318 A KR20120077318 A KR 20120077318A KR 1020100139235 A KR1020100139235 A KR 1020100139235A KR 20100139235 A KR20100139235 A KR 20100139235A KR 20120077318 A KR20120077318 A KR 20120077318A
Authority
KR
South Korea
Prior art keywords
ceramic electronic
metal
internal electrode
metal particles
multilayer ceramic
Prior art date
Application number
KR1020100139235A
Other languages
English (en)
Inventor
양주환
조정민
위성권
신지환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100139235A priority Critical patent/KR20120077318A/ko
Priority to JP2011110097A priority patent/JP5855354B2/ja
Priority to US13/111,270 priority patent/US20120169447A1/en
Publication of KR20120077318A publication Critical patent/KR20120077318A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20Conductive material dispersed in non-conductive organic material
    • H01B1/22Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Dispersion Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Powder Metallurgy (AREA)

Abstract

본 발명은 적층 세라믹 전자부품의 내부 전극용 나노 복합 분말 및 그 제조방법에 관한 것으로, 본 발명의 일 실시예에 따른 적층 세라믹 전자부품의 내부전극용 나노 복합 분말은 전기 전도성을 갖는 제1 금속 입자; 및 제1 금속 입자 상부 또는 하부에 형성되며, 제1 금속 입자보다 녹는점이 높은 제2 금속 코팅층;을 포함한다.

Description

적층 세라믹 전자부품의 내부 전극용 나노 복합 분말 및 그 제조방법{NANO COMPOSITE POWDER FOR INNER ELECTRODE OF MULTI LAYER CERAMIC ELECTRONIC DEVICE AND FABRICATING METHOD THEREOF}
본 발명은 적층 세라믹 전자부품의 내부 전극용 나노 복합 분말 및 그 제조방법에 관한 것으로 세라믹 그린시트와 내부 전극 사이의 소결 속도 차이에 의한 크랙 또는 변형을 방지할 수 있는 적층 세라믹 전자부품용 나노 복합 분말 및 그 제조방법에 관한 것이다.
MLCC(Multi Layer Ceramic Condenser: 적층 세라믹 콘덴서), 칩 인덕터(Chip Inductor)와 같은 칩 부분의 내부 전극은 일반적으로 전도성 금속분말, 유기 바인더, 유기 용제 등의 유기 비히클(vihecle) 등의 기타 첨가제로 구성되는 내부 전극 페이스트로 제조되어 스크린 인쇄법 등에 의해 세라믹 그린시트에 인쇄된다.
종래 MLCC는 내부 전극이 형성된 복수개의 유전체층 및 내부 전극을 연결하는 한 쌍의 외부 전극으로 이루어지며, 외부 전극은 은이나 구리 등의 도전성 금속재질이 사용된다.
최근, MLCC의 초고용량화를 달성하기 위하여 유전체층과 내부 전극이 박층화되어 가고 있다. 특히 두께가 1.0㎛이하의 유전체층을 적용하여 1,000층 이상의 고적층 제품을 개발 및 양산하기 위하여, 미립의 세라믹 파우더, 미립의 도전성 분말이 사용될 수 있다.
이러한 미립의 도전성 분말을 사용하는 내부 전극 페이스트에는 니켈, 팔라듐 등의 도전성 금속 입자에 대하여 소결 개시 온도가 높은 세라믹 분말을 부가하여 유전체층과의 소결 수축 거동을 일치시키고자 하였다.
그러나, 종래 방식으로 미립 분말을 사용하여 고용량 MLCC 내부 전극용 페이스트를 제조하는 경우 분산력이 약하여 분말간의 응집체를 완전히 제거하기 어려울 뿐만 아니라 금속 입자와 세라믹 분말의 분포를 균일하게 하여 금속 입자 사이에 세라믹 분말이 위치하게 되어 전극 형성 후 소성 시 금속 입자간 소결에 의한 소성 수축을 억제하는 데에 어려움이 있다.
그에 따라, 내부 전극의 경우 유전층과의 소결 수축 거동 차이로 인하여, 내부 전극과 유전체층 사이의 경계면에 크랙이 발생할 우려가 있으며, 더 나아가 박막화되는 경우 내부 전극의 수축률이 더욱 크기 때문에 부분적으로 끊어지는 불량이 발생하게 된다.
따라서, 내부 전극과 유전체층 사이의 소결 수축 거동 차이로 인하여 박막의 내부 전극의 연결성 저하 및 크랙 형성을 방지하기 위하여 내부 전극과 유전체층 사이의 수축 거동을 일치시키기 위한 다양한 시도가 이루어지고 있다.
본 발명의 목적은 적층 세라믹 전자부품의 내부 전극의 소결에 의한 수축을 최소화하여 내부 전극과 세라믹 그린시트와의 소결 수축 차이에 의한 크랙 또는 변형을 방지하는 것이다.
본 발명의 일 실시예에 따른 적층 세라믹 전자부품의 내부전극용 나노 복합 분말은 전기 전도성을 갖는 제1 금속 입자; 및 제1 금속 입자 표면의 일부에 형성된 제2 금속 코팅층;을 포함한다.
상기 제1 금속 입자는 Ni 또는 Pd로 이루어질 수 있다.
상기 제2 금속 코팅층은 Fe, Pd 및 Pt로 이루어진 군 중에서 선택된 하나일 수 있다.
상기 제1 금속 입자에 90 내지 99 중량부에 대하여 1 내지 10 중량부의 제2 금속 코팅층을 포함할 수 있다.
상기 제2 금속 코팅층이 형성된 제1 금속 입자의 평균 입경은 100nm 이하일 수 있다.
상기 제2 금속 코팅층이 형성된 제1 금속 입자는 판상의 형상을 가질 수 있다.
상기 판상의 형상을 갖는 제1 금속 입자의 상부 판상면 및 하부 판상면 중 한 면 이상에 제2 금속 코팅층을 형성할 수 있다.
본 발명의 다른 실시예에 따른 적층 세라믹 전자부품용 내부 전극 페이스트는 제1 금속 입자 및 상기 제1 금속 입자 표면의 일부에 형성되며, 제1 금속 입자보다 녹는점이 높은 제2 금속 코팅층을 포함하는 적층 세라믹 전자부품의 내부전극용 나노 복합 분말; 및 바인더, 유기 용제를 포함하는 유기 비히클(vihecle);을 포함한다.
상기 내부 전극 페이스트 100중량부에 대하여 30 내지 80 중량부의 내부전극용 나노 복합 분말 및 20 내지 70 중량부의 유기 비히클을 포함할 수 있다.
상기 제1 금속 입자는 Ni 또는 Pd로 이루어질 수 있다.
상기 제2 금속 코팅층은 Fe, Pd 및 Pt로 이루어진 군 중에서 선택된 하나일 수 있다.
상기 제1 금속 입자 90 내지 99 중량부에 대하여 1 내지 10 중량부의 제2 금속 코팅층을 포함할 수 있다.
상기 제2 금속 코팅층이 형성된 제1 금속 입자의 평균 입경은 100nm 이하일 수 있다.
상기 제2 금속 코팅층이 형성된 제1 금속 입자는 판상의 형상을 가질 수 있다.
상기 판상의 형상을 갖는 제1 금속 입자의 상부 판상면 및 하부 판상면 중 한 면 이상에 제2 금속 코팅층을 형성할 수 있다.
본 발명의 또 다른 실시예에 따른 적층 세라믹 전자부품의 내부 전극용 나노 복합 분말 제조방법은 제1 금속 입자, 상기 제1 금속 입자보다 녹는점이 높은 제2 금속 입자 및 분산 매체를 챔버에 혼합하는 단계; 및 챔버 내부를 회전하는 복수개의 회전 로터가 부착된 샤프트를 회전시켜 제1 금속 입자 표면의 일부에 제2 금속 입자에 의하여 형성되는 제2 금속 코팅층을 형성하는 단계;를 포함한다.
상기 제1 금속 입자 표면에 제2 금속 코팅층을 형성하는 단계는, 기계적 합금화 방식에 의해 제조될 수 있다.
상기 제1 금속 입자는 Ni 또는 Pd로 이루어질 수 있다.
상기 제2 금속 입자는 Fe, Pd 및 Pt로 이루어진 군 중에서 선택된 하나일 수 있다.
상기 제1 금속 입자 90 내지 99 중량부에 대하여 1 내지 10 중량부의 제2 금속 코팅층을 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 적층 세라믹 전자부품은 복수개의 유전체층으로 구성된 적층 본체; 복수개의 유전체층 내부에 형성되며, 제1 금속 입자 및 상기 제1 금속 입자 표면의 일부에 형성되며, 제1 금속 입자보다 녹는점이 높은 제2 금속 코팅층을 포함하는 적층 세라믹 전자부품의 내부전극용 나노 복합 분말; 및 바인더, 유기 용제를 포함하는 유기 비히클(vihecle)을 포함하는 적층 세라믹 전자부품용 내부 전극 페이스트를 인쇄하여 형성되어 적층 본체의 서로 다른 면으로 인출되는 제1 내부 전극 패턴 및 제2 내부 전극 패턴; 및 제1 내부 전극 패턴 또는 제2 내부 전극 패턴이 인출되는 면에 각각 형성되어 제1 내부 전극 패턴 또는 제2 내부 전극 패턴과 전기적으로 연결되는 제1 외부 전극 및 제2 외부 전극;을 포함한다.
상기 제1 금속 입자 90 내지 99 중량부에 대하여 1 내지 10 중량부의 제2 금속 코팅층을 포함할 수 있다.
본 발명의 일 실시예에 따르면 적층 세라믹 전자부품의 내부 전극의 소결에 의한 수축률과 세라믹 그린시트의 소결에 의한 수축율 차이를 최소화하여, 내부 전극과 세라믹 그린시트 사이의 소결 수축률 차이에 의한 크랙 또는 변형을 방지할 수 있다.
또한, 본 발명의 일 실시예에 따르면 판상의 나노 복합 파우더를 내부 전극 물질로 사용하여 내부 전극의 횡방향 수축을 제어할 수 있으며, 그에 따라 내부 전극의 두께를 제어할 수 있고 내부 전극의 연결성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 세라믹 전자부품의 사시도이다.
도 2는 도 1을 A-A'방향으로 절단한 단면을 나타내는 단면도이다.
도 3은 본 발명의 일 실시예에 따라 적층 세라믹 전자부품의 내부전극용 나노 복합 분말을 제조하는 장치를 나타내는 개략도이다.
도 4는 본 발명의 일 실시예에 따라서 제1 금속 입자와 제2 금속 입자가 기계적 합금화 방식에 의하여 나노 복합 분말로 제조되는 공정을 나타내는 공정흐름도이다.
도 5는 본 발명의 일 실시예에 따른 세라믹 그린시트와 내부 전극 패턴의 소결에 의한 수축률을 비교하는 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시예를 상세하게 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다.
덧붙여 명세서 전체에서, 어떤 구성요소를 '포함' 한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
이하, 도 1 내지 도 5를 참조하며 본 발명의 일 실시예에 따른 적층 세라믹 전자부품의 내부전극용 나노 복합 분말 및 그 제조방법과 본 발명의 일 실시예에 따른 나노 복합 분말을 포함하는 내부 전극 페이스트 및 상기 내부 전극 페이스트를 이용하여 제조된 적층 세라믹 전자부품에 대하여 알아보자.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 적층 세라믹 전자부품(1)은 적층 본체(20)와 상기 적층 본체에 형성되는 제1 외부 전극(10a) 및 제2 외부 전극(10b)를 포함한다.
도 1의 A-A' 방향 단면도를 나타내는 도 2를 참조하면, 상기 적층 본체(20)는 복수개의 유전체층(25)이 적층되여 형성되며, 상기 복수개의 유전체층 사이에는 복수개의 내부 전극(30)이 1층 이상의 유전체층을 사이에 두고 적층된다.
상기 복수개의 유전체층(25)은 세라믹 그린시트가 적층되어 형성된 것으로, 세라믹 그린시트는 티탄산바륨(BaTiO3)계 유전체 재료와 유기 바인더를 혼합한 후 닥터 블레이드(doctor blade) 방법, 립 캐스팅(lip casting) 방법 등에 의해 제조된다. 고용량 MLCC를 제조하기 위하여 상기 유전체층(25)은 2.0㎛ 이하의 세라믹 그린시트가 1,000층 이상 적층되어 형성될 수 있다.
상기 제1 외부 전극(10a) 및 제2 외부 전극(10b)은 적층 본체 내부에 형성된 내부 전극과 외부 소자를 연결하기 위한 것으로, 은(Ag)이나 구리(Cu) 등의 도전성 금속을 사용한다.
상기 내부 전극(30)은 도전성 물질을 포함하고 있으며, 도전성 물질에 유기 비히클 및 첨가제를 부가하여 내부 전극 페이스트를 세라믹 그린시트에 도포하여 형성된다. 고용량 MLCC를 제조하기 위하여는 2.0㎛ 이하의 내부 전극을 형성하여야 하며, 이 경우 100nm 이하의 도전성 물질이 사용될 수 있다.
복수개의 세라믹 그린시트와 내부 전극이 적층되어 적층 본체를 형성한 후, 소결 과정을 통화여 세라믹 그린시트와 내부 전극을 치밀화시킬 수 있다. 이 경우, 내부 전극을 구성하는 도전성 물질의 소결 수축률은 세라믹 그린시트의 소결 수축률보다 크다. 따라서, 소결 수축시 내부 전극이 세라믹 그린시트보다 더 많이 수축되어 내부 전극의 끊어지거나 크랙이 발생하는 등 내부 전극 연결성 불량이 발생할 수 있다.
그러나, 본 발명의 일 실시예에 따른 나노 복합 분말을 사용하여 내부 전극을 형성하는 경우, 단순한 도전성 물질을 사용하여 내부 전극을 형성하는 것에 비하여 소결 수축률을 감소시킬 수 있다. 그에 따라 적층 본체의 소결 과정에서 세라믹 그린시트와 내부 전극의 소결 특성의 매칭이 이루어질 수 있다.
따라서, 본 발명의 일 실시예에 따르면 내부 전극이 더 많이 수축되는 것을 방지할 수 있고 그에 따라 내부 전극이 끊어지거나 크랙이 발생하는 것을 방지할 수 있다. 결국, 고용량 적층 세라믹 전자부품의 내부 전극의 연결성을 확보하여 칩의 신뢰성을 확보할 수 있다.
이하, 본 발명의 일 실시예에 따른 나조 복합 분말 제조방법 및 그에 따라 제조된 나노 복합 분말에 대하여 알아보자.
도 3은 본 발명의 일 실시예에 따른 나노 복합 분말 제조장치를 도시한다.
나노 복합 분말 제조장치는 챔버(chamber)(100)와 상기 챔버 내부를 회전할 수 있도록 형성된 샤프트(shaft)(110) 및 상기 샤프트(110)에 연결된 복수개의 회전 로터(rotor)(120)을 포함한다.
챔버(100)는 나노 복합 분말의 원료(60)를 첨가하여 나노 복합 분말을 제조되며, 나노 복합 분말의 원료(60)와 나노 복합 분말을 압접(welding) 및 파괴(fracturing) 시키기 위한 분산 매체(50)가 첨가된다.
샤프트(110)는 챔버(100) 내부에서 회전할 수 있도록 형성된다. 샤프트(110)가 함으로써 나노 복합 분말 원료(60)와 분산 매체(50)가 압접 및 파괴될 수 있다. 본 발명의 일 실시예에 따르면 나노 복합 분말 원료(60) 및 분산 매체(50)에 따라서 상기 샤프트(110)의 회전속도 및 회전시간을 조절할 수 있다.
회전 로터(120)는 상기 샤프트(110)에 부착되어 샤프트(110)가 회전함에 따라 챔버(100) 내부의 물질을 교반하는 것으로서, 1개 이상의 회전 로터(120)가 샤프트(110)에 부착될 수 있다.
분산 매체(50)는 나노 복합 분말 원료(60)와 함께 첨가되며, 내구성이 강한 물질로 이루어지며 나노 복합 분말 원료에 에너지를 가하여 압접 및 파괴가 일어날 수 있도록 돕는 것이다. 제조하고자 하는 나노 복합 분말의 사이즈에 따라 분산 매체(50)의 사이즈를 변경할 수 있다.
본 발명의 일 실시예에 따른 나노 복합 분말을 제조하기 위하여 제1 금속 입자, 상기 제1 금속 입자보다 녹는점이 높은 제2 금속 입자 및 분산 매체를 챔버(100)에 혼합하는 단계; 및 챔버(100) 내부를 회전하는 복수개의 회전 로터(110)가 부착된 샤프트(100)를 회전시켜 상기 제1 금속 입자에 제2 금속 코팅층을 형성하는 단계;를 포함한다.
먼저, 나노 복합 분말 원료(60)와 분산 매체(50)를 챔버에 혼합한다.
상기 나노 복합 분말 원료(60)는 제1 금속 입자와 제2 금속 입자를 포함한다.
상기 제1 금속 입자는 전기 전도성이 우수한 물질로서, 비저항값이 낮아 내부 전극을 형성하였을 때에 낮은 저항값을 제공할 수 있는 물질이 사용되며, 이에 제한되는 것을 아니나 Ni 또는 Pd가 사용될 수 있다.
상기 제2 금속 입자는 제1 금속 입자보다 녹는점이 높은 물질이 사용되며, 상기 제1 금속 입자 상부 또는 하부에 코팅층을 형성하여, 나노 복합 분말의 소결 수축률을 낮추는 역할을 할 수 있다. 상기 제2 금속 입자로 Fe, Pd 및 Pt로 이루어진 군 중에서 선택된 하나가 사용될 수 있다.
다만, 상기 제1 금속 입자와 제2 금속 입자는 동일한 물질이 아니며, 서로 녹는점이 다른 물질이 사용될 수 있고, 특히 제1 금속 입자로 Pd가 사용되는 경우 Pd보다 녹는 점이 높은 Pt가 사용되는 것이 바람직하다.
본 발명의 일 실시예에 따르면 나노 복합 분말 원료 100중량부에 대하여 90중량부 내지 99 중량부의 제1 금속 입자가 첨가될 수 있고, 1 중량부 내지 10 중량부의 제2 금속 입자가 첨가될 수 있다.
상기 제1 금속 입자의 함량이 90중량부 미만이 되면 나노 복합 분말의 전기전도성이 떨어지고 99중량부를 초과하면 나노 복합 분말의 소결 수축률을 낮출 수 없기 때문에, 상기 나노 복합 분말 100중량부에 대하여 90중량부 내지 99중량부의 제1 금속 입자를 포함할 수 있다.
따라서, 바람직하게는 상기 제1 금속 입자 90 내지 99 중량부에 대하여 1 내지 10 중량부의 제2 금속 코팅층을 포함할 수 있다.
나노 복합 분말 원료(60)와 분산 매체(50)를 챔버(100)에 혼합시킨 후에, 샤프트(110)를 회전시켜 상기 제1 금속 입자에 제2 금속 코팅층을 형성하여 나노 복합 분말을 제조할 수 있다.
본 발명의 일 실시예에 따르면 상기 제1 금속 입자에 제2 금속 코팅층을 형성하여 나노 복합 분말을 제조하는 것은 기계적 합금화(Mechanical Alloy) 방식에 의해 제조될 수 있다.
기계적 합금화(Mechanical Alloy) 방식이란, 매우 빠르게 회전하는 분산 매체 사이에서 성분 원소 분말 입자들의 반복적인 압접(weding)과 파괴(fracturing) 그리고 재압접의 과정을 거쳐 균일하고 미세한 합금상을 형성하거나 극대화된 혼합 상태의 복합 분말을 제조하기 위한 고에너지 볼 밀링(high energy ball-milling) 공정이다.
상기 기계적 합금화 공정에 따르면, 원료 분말은 분산 매체 사이에서 소성 변형되어 판상화 단계를 거쳐, 두 성분 원소들의 압접이 일어나 층상 구조의 합금분말을 형성하게 된다. 이러한 상태에서 반복적으로 파과와 압접이 진행되어 두 성분의 혼합상태가 균일한 정상상태(steady state)가 얻어지게 된다. 이러한 기계적 합금화 공정에 따라 안정화된 상을 갖는 나노 결정 재료를 얻을 수 있다.
본 발명의 일 실시예에 따르면 제1 금속 입자, 제2 금속 입자 및 분산 매체를 챔버(100)에 넣고 샤프트를 매우 빠르게 회전시킴으로써, 제1 금속 입자와 제2 금속 입자 사이의 반복적인 압접과 파괴 그리고 재압접의 과정을 거쳐 균일하고 미세한 나노 복합 분말이 제조된다.
도 4를 참조하면, 제1 금속 입자(60a)과 제2 금속 입자(60b)은 기계적 합금화 공정을 통하여 분산 매체 사이에서 소성 변형되어 판상화 단계를 거치게 된다. 상기 제1 금속 입자(60a)과 제2 금속 입자(60b)들의 압접이 일어나 층상 구조의 합금 분말이 형성되고, 특히 제1 금속 입자(60a)의 상부, 하부 또는 상하부에 제2 금속 입자(60b)의 제2 금속 코팅층이 형성되게 된다.
이러한 상태에서 반복적으로 파괴와 압접이 진행되어 두 성분의 혼합 상태가 균일한 정상상태가 얻어질 수 있고, 100nm 이하의 안정화된 상을 갖는 나노 복합 분말(70)이 제조될 수 있다.
상기와 같은 기계적 합금화 공정을 통하여 제조된 나노 복합 분말의 경우 제1 금속 입자에 상기 제1 금속 입자보다 녹는 점이 높은 제2 금속 코팅층이 형성되기 때문에 제1 금속 입자에서와 같이 우수한 전기 전도성을 가지면서, 제2 금속 입자와 같은 소결 수축 거동이 우수한 나노 복합 분말이 제조된다.
또한, 상기 나노 복합 분말은 판상의 형상을 갖기 때문에, 내부 전극 페이스트로 제조한 경우 구형인 입자에 비하여 공극률이 낮아지게 되고, 그에 따라 그린시트 상태에서 우수한 치밀성을 갖게 된다. 따라서, 우수한 치밀성을 갖기 때문에 소결 과정에서 부피가 수축되는 비율인 소결 수축률을 낮출 수 있다.
그에 따라, 나노 복합 분말을 사용하여 내부 전극을 형성하는 경우 내부 전극과 세라믹 그린시트 사이의 소결 수축률 차이에 의한 크랙 형성 및 세라믹 그린시트의 변형을 방지할 수 있다.
이하, 상기와 같은 본 발명의 일 실시예에 따른 나노 복합 분말로 제조된 내부 전극 페이스트에 대하여 알아보자.
적층 세라믹 전자부품을 제조하기 위한 내부 전극 페이스트는 전기 전도성을 갖는 나노 복합 분말, 분산성을 확보하기 위한 유기 비히클(vehicle) 및 첨가제를 포함한다.
나노 복합 분말은 적층 세라믹 전자부품의 내부 전극에 사용되며, 특히 MLCC에 사용될 수 있다. 나노 복합 분말은 내부 전극의 전기 전도성을 부여하기 위한 물질로서 우수한 전기 전도성을 갖는 금속이 사용될 수 있다.
상기 나노 복합 분말은 전기 전도성을 갖는 제1 금속 입자와 제1 금속 입자 상부 또는 하부에 형성되며, 제1 금속 입자보다 녹는점이 높은 제2 금속 코팅층을 포함한다.
상기 제2 금속 코팅층은 제1 금속 입자 표면의 일부에 형성될 수 있으며, 특히 제1 금속 입자가 판상 구조를 갖는 경우 제1 금속 입자의 상부 판상면 및 하부 판상면 중 하나 이상에 제2 금속 코팅층이 형성될 수 있다.
도 4를 참조하면, 제1 금속 입자의 상부 판상면에 제2 금속 코팅층이 형성된 나노 복합 분말, 제1 금속 입자의 상부 판상면 및 하부 판상면에 제2 금속 코팅층이 형성된 나노 복합 분말 및 제1 금속 입자의 하부 판상면에 제2 금속 코팅층이 형성되 나노 복합 분말이 도시되어 있다. 그리고, 나노 복합 분말은 이와 같이 다양한 구조를 가질 수 있다.
상기 제1 금속 입자는 Ni 또는 Pd를 포함할 수 있으며, 상기 제2 금속 코팅층은 Fe, Pd 및 Pt로 이루어진 군 중에서 선택된 하나일 수 있다. 상기 나노 복합 분말 100중량부에 대하여 90중량부 이상의 제1 금속 입자를 포함할 수 있다. 따라서, 나노 복합 분말은 전기 전도성이 우수하면서도 소결 수축률이 작은 특성을 가질 수 있다.
상기 제2 금속 코팅층이 형성된 제1 금속 입자의 평균 입경은 100nm 이하일 수 있으므로, 고용량 적층 세라믹 전자부품에 적합하며, 특히 2.0㎛ 이하의 두께를 갖는 세라믹 그린시트 및 내부 전극을 형성하여 초고용량 MLCC를 제조하는 데에 적합하다.
상기 제2 금속 코팅층이 형성된 제1 금속 입자는 판상의 형상을 가질 수 있다. 그에 따라 내부 전극 페이스트의 치밀성을 부여할 수 있고 소결시 수축률을 낮출 수 있다. 또한, 내부 전극과 세라믹 그린시트 사이의 소결 수축에 대한 매칭성을 부여할 수 있다.
상기 내부 전극 페이스트 100중량부에 대하여 30 내지 80 중량부의 나노 복합 분말이 포함될 수 있으며, 30 중량부 미만인 경우 전기 전도성을 확보하기 어렵고 80 중량부 초과의 경우 내부 전극 페이스트 내부에서의 분산성이 확보되지 않기 때문이다.
유기 비히클은 바인더와, 유기 용제 등을 포함할 수 있으며, 내부 전극 페이스트의 점도 및 소결성을 확보할 수 있다.
상기 바인더는 이에 제한되는 것은 아니나 에텔셀룰로오스계 수지가 사용될 수 있으며 나노 복합 파우더의 용해성을 높이고 점도를 확보할 수 있다.
상기 유기 용제는 이에 제한되는 것은 아니나 터피네올, 알파 터피네올, 디하이드로 터피네올, 디하이드로 터피네올 아세테이트 등이 사용될 수 있으며, 세라믹 그린 시트에 대한 어택(attack) 현상이 개선될 수 있다.
본 발명의 일 실시예에 따르면 상기 내부 전극 페이스트 100중량부에 대하여 20 내지 70 중량부의 유기 비히클을 포함할 수 있으며, 내부 전극 페이스트의 인쇄방식에 따라 요구되는 점도에 따라 그 양을 조절할 수 있다.
본 발명의 또 다른 실시예에 따르면 상기 전극 페이스트를 이용하여 적층 세라믹 전자부품을 제조할 수 있다.
상기 적층 세라믹 전자부품은 복수개의 유전체층으로 구성된 적층 본체; 복수개의 유전체층 내부에 형성되며, 본 발명의 일 실시예에 따른 적층 세라믹 전자부품용 내부 전극 페이스트를 인쇄하여 형성되어 적층 본체의 서로 다른 면으로 인출되는 제1 내부 전극 패턴 및 제2 내부 전극 패턴 및 제1 내부 전극 패턴 또는 제2 내부 전극 패턴이 인출되는 면에 각각 형성되어 제1 내부 전극 패턴 또는 제2 내부 전극 패턴과 전기적으로 연결되는 제1 외부 전극 및 제2 외부 전극을 포함한다.
상기 내부 전극 페이스트는 제1 금속 입자 및 상기 제1 금속 입자 표면의 일부에 형성되며, 제1 금속 입자보다 녹는점이 높은 제2 금속 코팅층을 포함하는 적층 세라믹 전자부품의 내부전극용 나노 복합 분말; 및 바인더, 유기 용제를 포함하는 유기 비히클(vihecle)를 포함하고, 특히, 상기 제1 금속 입자 90 내지 99 중량부에 대하여 1 내지 10 중량부의 제2 금속 코팅층을 포함하는 것이 바람직하다.
도 5를 참조하면 본 발명의 일 실시예에 따라 제조된 적층 세라믹 전자부품에서의 내부 전극과 유전체층의 소결 수축 특성을 확인할 수 있다.
(a)는 세라믹 그린시트의 수축률을 나타내는 그래프이고, (b)는 단일 금속 입자를 포함하는 내부 전극 페이스트의 수축률을 나타내는 그래프이며, (c)는 나노 복합 분말을 사용하여 내부 전극 패턴을 형성할 경우의 수축률을 나타내는 그래프이다.
이 경우 세라믹 그린시트의 수축률은 2% 미만이었으나, 단일 금속 입자를 포함하는 내부 전극 페이스트로 내부 전극 패턴을 형성한 경우 내부 전극 패턴의 수축률은 15% 이상의 값을 가짐을 확인할 수 있었다.
그러나, 본 발명의 일 실시예에 따라 나노 복합 분말을 사용하는 경우 내부 전극 패턴의 수축률은 10% 이하가 됨을 확인할 수 있었다.
본 발명의 일 실시예에 따라 나노 복합 분말을 사용하는 경우 내부 전극 패턴의 수축률을 단일 금속 분말을 사용하는 것에 비하여 5% 이상 낮출 수 있었고, 그에 따라 세라믹 그린시트와 내부 전극 패턴의 수축률 차이를 최대 10% 이하로 낮출 수 있다.
그에 따라, 본 발명의 일 실시예에 따르면 내부 전극과 세라믹 그린시트 사이의 소결시 수축 거동의 매칭성을 향상시킬 수 있다.
본 발명의 일 실시예에 따르면 제1 금속 입자와 상기 제1 금속 입자보다 녹는 점이 높은 제2 금속 코팅층이 상기 제1 금속 입자 표면의 일부에 형성된 나노 복합 분말이 제공되며, 특히 나노 복합 분말은 판상의 구조를 갖기 때문에 페이스트 제조 시 치밀성이 우수한 내부 전극 페이스트를 제조할 수 있다.
그에 따라, 세라믹 그린시트에 인쇄하고 적층한 후 세라믹 그린시트와 함께 소결시켰을 때에 세라믹 그린시트와의 소결 수축률의 차이가 크게 벌어지지 않게 된다. 그에 따라 내부 전극이 쇼트 또는 크랙이 형성되는 것을 방지할 수 있어 내부 전극의 연결성을 향상시킬 수 있다. 그리고 신뢰성이 우수한 칩을 제조할 수 있다.

Claims (22)

  1. 전기 전도성을 갖는 제1 금속 입자; 및
    상기 제1 금속 입자 표면의 일부에 형성된 제2 금속 코팅층;
    을 포함하는 적층 세라믹 전자부품의 내부전극용 나노 복합 분말.
  2. 제1항에 있어서,
    상기 제1 금속 입자는 Ni 또는 Pd로 이루어진 적층 세라믹 전자부품의 내부전극용 나노 복합 분말.
  3. 제1항에 있어서,
    상기 제2 금속 코팅층은 Fe, Pd 및 Pt로 이루어진 군 중에서 선택된 하나인 적층 세라믹 전자부품의 내부전극용 나노 복합 분말.
  4. 제1항에 있어서,
    상기 제1 금속 입자 90 내지 99 중량부에 대하여 1 내지 10 중량부의 제2 금속 코팅층을 포함하는 적층 세라믹 전자부품의 내부전극용 나노 복합 분말.
  5. 제1항에 있어서,
    상기 제2 금속 코팅층이 형성된 제1 금속 입자의 평균 입경은 100nm 이하인 적층 세라믹 전자부품의 내부전극용 나노 복합 분말.
  6. 제1항에 있어서,
    상기 제2 금속 코팅층이 형성된 제1 금속 입자는 판상의 형상을 갖는 적층 세라믹 전자부품의 내부전극용 나노 복합 분말.
  7. 제6항에 있어서,
    상기 판상의 형상을 갖는 제1 금속 입자의 상부 판상면 및 하부 판상면 중 한 면 이상에 제2 금속 코팅층을 형성하는 세라믹 전자부품의 내부전극용 나노 복합 분말.
  8. 제1 금속 입자 및 상기 제1 금속 입자 표면의 일부에 형성되며, 제1 금속 입자보다 녹는점이 높은 제2 금속 코팅층을 포함하는 적층 세라믹 전자부품의 내부전극용 나노 복합 분말; 및
    바인더, 유기 용제를 포함하는 유기 비히클(vihecle);
    를 포함하는 적층 세라믹 전자부품용 내부 전극 페이스트.
  9. 제8항에 있어서,
    상기 내부 전극 페이스트 100중량부에 대하여
    30 내지 80 중량부의 내부전극용 나노 복합 분말; 및
    20 내지 70 중량부의 유기 비히클;
    를 포함하는 적층 세라믹 전자부품용 내부 전극 페이스트.
  10. 제8항에 있어서,
    상기 제1 금속 입자는 Ni 또는 Pd로 이루어진 적층 세라믹 전자부품용 내부 전극 페이스트.
  11. 제8항에 있어서,
    상기 제2 금속 코팅층은 Fe, Pd 및 Pt로 이루어진 군 중에서 선택된 하나인 적층 세라믹 전자부품용 내부 전극 페이스트.
  12. 제8항에 있어서,
    상기 제1 금속 입자 90 내지 99 중량부에 대하여 1 내지 10 중량부의 제2 금속 코팅층을 포함하는 적층 세라믹 전자부품용 내부 전극 페이스트.
  13. 제8항에 있어서,
    상기 제2 금속 코팅층이 형성된 제1 금속 입자의 평균 입경은 100nm 이하인 적층 세라믹 전자부품용 내부 전극 페이스트.
  14. 제8항에 있어서,
    상기 제2 금속 코팅층이 형성된 제1 금속 입자는 판상의 형상을 갖는 적층 세라믹 전자부품용 내부 전극 페이스트.
  15. 제14항에 있어서,
    상기 판상의 형상을 갖는 제1 금속 입자의 상부 판상면 및 하부 판상면 중 한 면 이상에 제2 금속 코팅층을 형성하는 적층 세라믹 전자부품용 내부 전극 페이스트.
  16. 복수개의 제1 금속 입자, 상기 제1 금속 입자보다 녹는점이 높은 복수개의 제2 금속 입자 및 분산 매체를 챔버에 혼합하는 단계; 및
    상기 챔버 내부를 회전하는 복수개의 회전 로터가 부착된 샤프트를 회전시켜 제1 금속 입자 표면의 일부에 제2 금속 입자에 의하여 형성되는 제2 금속 코팅층을 형성하는 단계;
    를 포함하는 적층 세라믹 전자부품의 내부전극용 나노 복합 분말 제조방법.
  17. 제16항에 있어서,
    상기 제1 금속 입자 표면에 제2 금속 코팅층을 형성하는 단계는,
    기계적 합금화 방식에 의해 제조되는 적층 세라믹 전자부품용 내부 전극용 나노 복합 분말 제조방법.
  18. 제16항에 있어서,
    상기 제1 금속 입자는 Ni 또는 Pd로 이루어진 적층 세라믹 전자부품의 내부전극용 나노 복합 분말 제조방법.
  19. 제16항에 있어서,
    상기 제2 금속 입자는 Fe, Pd 및 Pt로 이루어진 군 중에서 선택된 하나인 적층 세라믹 전자부품의 내부전극용 나노 복합 분말 제조방법.
  20. 제16항에 있어서,
    상기 제1 금속 입자 90 내지 99 중량부에 대하여 1 내지 10 중량부의 제2 금속 코팅층을 포함하는 적층 세라믹 전자부품의 내부전극용 나노 복합 분말 제조방법.
  21. 복수개의 유전체층으로 구성된 적층 본체;
    상기 복수개의 유전체층 내부에 형성되며, 제1 금속 입자 및 상기 제1 금속 입자 표면의 일부에 형성되며, 제1 금속 입자보다 녹는점이 높은 제2 금속 코팅층을 포함하는 적층 세라믹 전자부품의 내부전극용 나노 복합 분말 및 바인더, 유기 용제를 포함하는 유기 비히클(vihecle)을 포함하는 적층 세라믹 전자부품용 내부 전극 페이스트를 인쇄하여 형성되어 적층 본체의 서로 다른 면으로 인출되는 제1 내부 전극 패턴 및 제2 내부 전극 패턴; 및
    상기 제1 내부 전극 패턴 또는 제2 내부 전극 패턴이 인출되는 면에 각각 형성되어 제1 내부 전극 패턴 또는 제2 내부 전극 패턴과 전기적으로 연결되는 제1 외부 전극 및 제2 외부 전극;
    을 포함하는 적층 세라믹 전자부품.
  22. 제21항에 있어서,
    상기 제1 금속 입자 90 내지 99 중량부에 대하여 1 내지 10 중량부의 제2 금속 코팅층을 포함하는 적층 세라믹 전자부품.
KR1020100139235A 2010-12-30 2010-12-30 적층 세라믹 전자부품의 내부 전극용 나노 복합 분말 및 그 제조방법 KR20120077318A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100139235A KR20120077318A (ko) 2010-12-30 2010-12-30 적층 세라믹 전자부품의 내부 전극용 나노 복합 분말 및 그 제조방법
JP2011110097A JP5855354B2 (ja) 2010-12-30 2011-05-17 積層セラミック電子部品の内部電極用ナノ複合粉末及びその製造方法
US13/111,270 US20120169447A1 (en) 2010-12-30 2011-05-19 Nanocomposite powder for inner electrode of multilayer ceramic electronic device and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100139235A KR20120077318A (ko) 2010-12-30 2010-12-30 적층 세라믹 전자부품의 내부 전극용 나노 복합 분말 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20120077318A true KR20120077318A (ko) 2012-07-10

Family

ID=46380252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100139235A KR20120077318A (ko) 2010-12-30 2010-12-30 적층 세라믹 전자부품의 내부 전극용 나노 복합 분말 및 그 제조방법

Country Status (3)

Country Link
US (1) US20120169447A1 (ko)
JP (1) JP5855354B2 (ko)
KR (1) KR20120077318A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878148A (zh) * 2018-05-30 2018-11-23 广东风华高新科技股份有限公司 一种多层陶瓷电容器及其制备方法
US10629373B2 (en) 2016-12-15 2020-04-21 Samsung Electro-Mechanics Co., Ltd. Thin film capacitor

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10476074B2 (en) * 2017-07-27 2019-11-12 GM Global Technology Operations LLC Methods of making electroactive composite materials for an electrochemical cell

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2431565A (en) * 1943-05-19 1947-11-25 Aluminum Co Of America Method and apparatus for working particles for production of metal powders or pastes
BE618668A (ko) * 1961-06-12
JPS5990302A (ja) * 1982-11-12 1984-05-24 富士通株式会社 銀パラジウム導電材料の製造方法
JPH04350102A (ja) * 1991-01-29 1992-12-04 Fukuda Metal Foil & Powder Co Ltd 金属被覆複合粉末の製造方法
JPH08212827A (ja) * 1993-04-22 1996-08-20 Ajinomoto Co Inc 導電性粉末、その製造方法、及びそれを含有してなる導電性ペースト
JP2948050B2 (ja) * 1993-04-27 1999-09-13 アルプス電気株式会社 導電粉および該導電粉を使用した導電性ペースト
JPH07197103A (ja) * 1994-01-10 1995-08-01 Murata Mfg Co Ltd 金属粉末表面への金属化合物被覆方法
JP3598631B2 (ja) * 1995-02-13 2004-12-08 日立化成工業株式会社 導電性ペースト、その製造法及び導電性ペーストを用いた電気回路装置、その製造法
US5911865A (en) * 1997-02-07 1999-06-15 Yih; Pay Method for electroplating of micron particulates with metal coatings
JP3915387B2 (ja) * 2000-08-29 2007-05-16 昭栄化学工業株式会社 導体ペースト
JP2004084055A (ja) * 2002-06-28 2004-03-18 Toyo Aluminium Kk 積層セラミックコンデンサ電極用ニッケルフレーク
JP4182009B2 (ja) * 2003-03-31 2008-11-19 Tdk株式会社 導電性粒子、導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
US8075949B2 (en) * 2004-09-29 2011-12-13 Tdk Corporation Method of production of a conductive particle, conductive paste, and method of production of electronic device
JPWO2007032201A1 (ja) * 2005-09-15 2009-03-19 パナソニック株式会社 チップ状電子部品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10629373B2 (en) 2016-12-15 2020-04-21 Samsung Electro-Mechanics Co., Ltd. Thin film capacitor
CN108878148A (zh) * 2018-05-30 2018-11-23 广东风华高新科技股份有限公司 一种多层陶瓷电容器及其制备方法

Also Published As

Publication number Publication date
JP5855354B2 (ja) 2016-02-09
US20120169447A1 (en) 2012-07-05
JP2012142541A (ja) 2012-07-26

Similar Documents

Publication Publication Date Title
CN104715923B (zh) 多层陶瓷电容器及其制造方法和安装板
US9343231B2 (en) Methods for manufacture a capacitor with three-dimensional high surface area electrodes
JP6429935B2 (ja) 積層セラミック電子部品及びその製造方法
US20120327558A1 (en) Conductive paste composition for internal electrode and multilayer ceramic capacitor including the same
JP2013545291A (ja) セラミックコンデンサー及び製造方法
JP5253351B2 (ja) 積層セラミック電子部品およびその製造方法、積層セラミック電子部品用の扁平状導電性微粉末ならびに積層セラミック電子部品用の扁平状導電性微粉末分散液
KR20110067509A (ko) 외부전극용 도전성 페이스트 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법
KR20140030872A (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP2012138579A (ja) 外部電極用導電性ペースト組成物、これを含む積層セラミックキャパシタ及びその製造方法
JP2014011449A (ja) 積層セラミック電子部品
US20160141116A1 (en) Metal powder, electronic component and method of producing the same
KR20120077318A (ko) 적층 세라믹 전자부품의 내부 전극용 나노 복합 분말 및 그 제조방법
CN103632742B (zh) 用于内部电极的导电胶和使用该导电胶的多层陶瓷电子元件及其制造方法
JP4796809B2 (ja) 積層電子部品
KR100765180B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
US11222751B2 (en) Multi-layer ceramic electronic component and manufacturing method thereof
CN113242774B (zh) 银浆
JP3744469B2 (ja) 導電性ペースト
JP4453214B2 (ja) 銅粉末の製造方法、銅粉末、導電性ペーストおよびセラミック電子部品
JP2004183027A (ja) ニッケル粉末の製造方法、ニッケル粉末、導電性ペースト、及び積層セラミック電子部品
JP2024072824A (ja) 積層インダクタの製造方法
JP4085587B2 (ja) 金属粉末の製造方法、金属粉末、導電性ペーストならびに積層セラミック電子部品
WO2020137329A1 (ja) 銀ペースト
JPH11185527A (ja) 導電性ペーストおよび電子部品
JP2004227799A (ja) グラビア印刷用導電性インク、及び積層セラミック電子部品

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid