KR20120067941A - 집적 회로 디자인으로의 얕은 트렌치 격리 및 관통 기판 비아의 일체화 - Google Patents

집적 회로 디자인으로의 얕은 트렌치 격리 및 관통 기판 비아의 일체화 Download PDF

Info

Publication number
KR20120067941A
KR20120067941A KR1020110134104A KR20110134104A KR20120067941A KR 20120067941 A KR20120067941 A KR 20120067941A KR 1020110134104 A KR1020110134104 A KR 1020110134104A KR 20110134104 A KR20110134104 A KR 20110134104A KR 20120067941 A KR20120067941 A KR 20120067941A
Authority
KR
South Korea
Prior art keywords
substrate
opening
shallow trench
trench isolation
substrate via
Prior art date
Application number
KR1020110134104A
Other languages
English (en)
Other versions
KR101475108B1 (ko
Inventor
마크 에이. 베크만
세일리시 엠. 머천트
존 오센바흐
Original Assignee
엘에스아이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스아이 코포레이션 filed Critical 엘에스아이 코포레이션
Publication of KR20120067941A publication Critical patent/KR20120067941A/ko
Application granted granted Critical
Publication of KR101475108B1 publication Critical patent/KR101475108B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

IC 제조 방법은 제 1 측면 및 제 2 대향 측면을 갖는 기판을 제공하는 단계, 기판의 제 1 측면에 STI 개구를 형성하는 단계 및 기판의 제 1 측면 내에 부분 TSV 개구를 형성하고 부분 TSV 개구를 확장하는 단계를 포함한다. 확장된 부분 TSV 개구는 STI 개구보다 기판 내로 더 깊다. 방법은 제 1 고체 재료로 STI 개구를 충전하는 단계 및 제 2 고체 재료로 확장된 부분 TSV 개구를 충전하는 단계를 또한 포함한다. STI 개구, 부분 TSV 개구 또한 확장된 부분 TSV 개구의 어느 것도 기판의 제 2 측면의 외부면을 관통하지 않는다. 적어도, STI 개구 및 부분 TSV 개구는 동시에 형성되고 또는 STI 개구 및 확장된 부분 TSV 개구는 동시에 충전된다.

Description

집적 회로 디자인으로의 얕은 트렌치 격리 및 관통 기판 비아의 일체화{INTEGRATION OF SHALLOW TRENCH ISOLATION AND THROUGH-SUBSTRATE VIAS INTO INTEGRATED CIRCUIT DESIGNS}
관련 출원의 상호 참조
본 출원은 본 출원인에게 공동으로 양수되어 있고 본 명세서에 그대로 참조로서 포함되어 있는 엠.에이. 바흐만(M.A. Bachman), 에스.엠. 머천트(S.M. Merchant) 및 제이. 오센바흐(J. Osenbach)의 발명의 명칭이 "관통 기판 비아의 제조를 위한 방법(METHOD OF FABRICATION OF THROUGH-SUBSTRATE VIAS)"인 미국 특허 출원 제 12/969,836호(대리인 문서 번호 L09-0808)("바흐만 등")에 관련된다.
본 출원은 일반적으로 집적 회로 및 이들의 제조에 관한 것으로서, 특히 얕은 트렌치 격리 및 관통 기판 비아 구조체를 포함하는 집적 회로에 관한 것이다.
통상적인 반도체 집적 회로(IC) 디자인은 몇몇 회로 구성 요소가 단락 또는 누화와 같은 해로운 전기적 상호 작용을 회피하기 위해 디자인 내에 다른 회로 구성 요소로부터 전기적으로 격리되는 것을 요구한다. 회로 구성 요소를 격리하는 일 방법은 이들 영역을 분리하기 위해 얕은 트렌치 격리(STI)를 사용한다. 또한, 3차원 IC 디자인과 같은 몇몇 IC 디자인에서, 관통 기판 비아(TSV)가 기판의 이면에 정면측 회로를 접속하여 생성된다.
본 발명은 일 실시예에서 집적 회로 제조 방법을 제공한다. 이 방법은 제 1 측면 및 제 2 대향 측면을 갖는 기판을 제공하는 단계와, 기판의 제 1 측면 내에 얕은 트렌치 격리 개구를 형성하는 단계와, 기판의 제 1 측면 내에 부분 관통 기판 비아 개구를 형성하는 단계를 포함한다. 이 방법은 부분 관통 기판 비아 개구를 확장하는 단계를 또한 포함하고, 확장된 부분 관통 기판 비아 개구는 얕은 트렌치 격리 개구보다 기판 내로 더 깊다. 이 방법은 얕은 트렌치 격리 개구를 제 1 고체 재료로 충전하는 단계와, 확장된 부분 관통 기판 비아 개구를 제 2 고체 재료로 충전하는 단계를 추가로 포함한다. 얕은 트렌치 격리 개구, 부분 관통 기판 비아 개구 또한 확장된 부분 관통 기판 비아 개구의 어느 것도 기판의 제 2 측면의 외부면을 관통하지 않는다. 적어도, 얕은 트렌치 격리 개구 및 부분 관통 기판 비아 개구는 동시에 형성되고, 또는 얕은 트렌치 격리 개구 및 확장된 부분 관통 기판 비아 개구는 동시에 충전된다.
다른 실시예는 집적 회로이다. 집적 회로는 제 1 측면 및 제 2 대향 측면을 갖는 기판을 포함한다. 집적 회로는 얕은 트렌치 격리 구조체 및 관통 기판 비아를 또한 포함한다. 얕은 트렌치 격리 구조체의 일 단부는 기판 내부에 매립되고, 얕은 트렌치 격리 구조체의 대향 단부는 기판의 제 1 측면의 표면에 위치된다. 관통 기판 비아의 일 단부는 기판의 제 1 측면의 표면에 위치되고, 관통 기판 비아의 대향 단부는 기판의 제 2 측면의 표면에 위치된다. 동일한 절연층이 얕은 트렌치 격리 구조체를 형성하는 개구 내에 그리고 관통 기판 비아를 형성하는 개구 내에 위치된다.
본 발명의 또 다른 실시예는 제 1 측면 및 제 2 대향 측면을 갖는 기판, 얕은 트렌치 격리 구조체 및 관통 기판 비아를 포함한다. 얕은 트렌치 격리 구조체의 일 단부는 기판 내부에 매립되고, 얕은 트렌치 격리 구조체의 대향 단부는 기판의 제 1 측면의 표면에 위치된다. 관통 기판 비아의 일 단부는 기판의 제 1 측면의 표면에 위치되고, 관통 기판 비아의 대향 단부는 기판의 제 2 측면의 표면에 위치된다. 얕은 트렌치 격리 구조체 및 관통 기판 비아는 기판의 제 1 측면 내에 얕은 트렌치 격리 개구를 형성하는 단계, 기판의 제 1 측면 내에 부분 관통 기판 비아 개구를 형성하는 단계, 부분 관통 기판 비아 개구를 확장하는 단계로서, 확장된 부분 관통 기판 비아 개구는 얕은 트렌치 격리 개구보다 기판 내로 더 깊은 단계, 얕은 트렌치 격리 개구를 제 1 고체 재료로 충전하는 단계 및 확장된 부분 관통 기판 비아 개구를 제 2 고체 재료로 충전하는 단계를 포함하는 프로세스에 의해 형성된다. 얕은 트렌치 격리 개구, 부분 관통 기판 비아 개구 또한 확장된 부분 관통 기판 비아 개구의 어느 것도 기판의 제 2 측면의 외부면을 관통하지 않는다. 적어도, 얕은 트렌치 격리 개구 및 부분 관통 기판 비아 개구는 동시에 형성되고, 또는 얕은 트렌치 격리 개구 및 확장된 부분 관통 기판 비아 개구는 동시에 충전된다.
본 발명의 더 완전한 이해를 위해, 이제 첨부 도면과 관련하여 취한 이하의 설명이 참조된다.
도 1은 본 발명의 집적 회로를 제조하는 방법의 예시적인 실시예의 선택적인 단계를 도시하는 흐름도.
도 2 내지 도 7은 도 1에 제시된 예시적인 방법에 따라 본 발명의 예시적인 집적 회로를 제조하는 예시적인 방법의 선택된 단계의 단면도.
도 8은 본 발명의 예시적인 집적 회로를 도시하는 도면.
본 발명의 목적을 위해, 용어 "또는"은 본 명세서에 사용될 때, 달리 지시되지 않으면 '비배타적인 또는'을 칭한다.
본 발명의 실시예는 IC 디자인의 효율을 향상시킨다. STI 개구를 형성하고 TSV 개구의 부분을 형성하고 또는 STI 및 TSV 개구를 충전하는 것 중 적어도 하나는 단일 단계에서 동시에 수행된다. IC의 제조에서 이들 단계 중 하나 또는 모두의 동시 처리는 유전체 및 금속 스택 처리 전에 통상의 패터닝, 에칭, 증착 또는 다른 형성 프로세스 중 하나 이상을 허용할 수 있다. 이는 이어서 전통적인 방법과 비교할 때 IC의 제조를 위해 요구되는 개별 처리 단계 또는 도구의 수를 감소시킴으로써 비용, 시간 및 자원 이용을 감소시킬 수 있다.
본 발명의 일 실시예는 IC를 제조하는 방법이다. 도 1은 제조 방법(100)의 예시적인 실시예에서 선택적인 단계를 도시하는 흐름도를 제시한다. 도 2 내지 도 8은 도 1에 제시된 예시적인 방법(100)에 따라 본 발명의 예시적인 집적 회로(200)를 제조하는 예시적인 방법의 선택된 단계의 단면도를 제시한다.
도 1을 전체로 계속 참조하면, 도 2에 도시된 바와 같이, 방법(100)은 제 1 측면(210) 및 제 2 대향 측면(215)을 갖는 기판(205)을 제공하는 단계 105를 포함한다. 기판(205)의 예시적인 실시예는 실리콘 또는 다른 반도체 재료로 구성된 웨이퍼 기판, 기판 다이, 패키지 기판 또는 인터포저 기판(interposer substrate)을 포함한다. 기판(205)의 몇몇 실시예는 다양한 IC 구성 요소의 효율적인 제조를 용이하게 하기 위한 다수의 층을 가질 수 있다. 예를 들어, 기판(205)의 몇몇 실시예는 성분층(220)을 포함한다. 예를 들어, 성분층(220)의 몇몇 실시예는 에피택셜 형성된 결정질 실리콘과 같은 실리콘으로 구성된 단결정층을 포함할 수 있다. 다른 실시예에서, 성분층(220)은 실리콘 온 절연체(silicon-on-insulator)층 또는 폴리실리콘층 또는 당 기술 분야의 숙련자들에게 잘 알려진 다른 재료층을 포함할 수 있다. 몇몇 경우에, 성분층(220)은 10 내지 20 미크론의 범위의 두께(222)를 가질 수 있다. 당 기술 분야의 숙련자는 원한다면 다른 유형의 기판 및 성분층이 사용될 수 있다는 것을 이해할 수 있을 것이다.
도 3a에 도시된 바와 같이, 방법(100)은 기판(205)의 제 1 측면(210)에 STI 개구(302)를 형성하는 단계 110과, 기판(205)의 제 1 측면(210)에 부분 TSV 개구(304)를 형성하는 단계 115를 포함한다. 당 기술 분야의 숙련자는 단계 110, 단계 115에 따라 개구(302, 304)를 형성하기 위해 기판(205)의 제 1 측면(210)을 패터닝하고(예를 들어, 통상의 포토리소그래피 및 마스킹 프로세스에 의해) 에칭하는(예를 들어, 반응성 이온 에칭 또는 다른 통상의 에칭 프로세스에 의해) 절차에 친숙할 것이다.
도 3b에 도시된 바와 같이, 방법(100)은 부분 TSV 개구(304)(도 3a)를 확장하는 단계 117을 포함하고, 여기서 확장된 부분 TSV 개구(305)는 STI 개구(302)보다 기판(205) 내로 더 깊다. 당 기술 분야의 숙련자는 확장된 부분 TSV 개구(305)를 형성하기 위해 기판(205)의 제 1 측면(210)을 추가로 패터닝하고 에칭하는 절차에 친숙할 것이다.
도 3a 내지 도 3b에 또한 도시된 바와 같이, STI 개구(302), 부분 TSV 개구(304) 또한 확장된 부분 TSV 개구(305)의 어느 것도 기판(205)의 제 2 측면(215)의 외부면(306)을 관통하지 않는다. 당 기술 분야의 숙련자는 방법(100)의 상이한 단계에 개구(302, 304, 305)의 이러한 구성을 성취하기 위한 절차에 친숙할 것이다.
방법(100)은 제 1 고체 재료(307)로 STI 개구(302)를 충전하는 단계 120과, 제 2 고체 재료(310)로 확장된 부분 TSV 개구(305)를 충전하는 단계 125를 포함한다.
적어도 1) STI 개구(302) 및 부분 TSV 개구(304)는 동시에 형성되고(즉, 단계 110, 단계 115는 단일 단계 130으로서 동시에 수행됨) 또는 2) STI 개구(302) 및 확장된 부분 TSV 개구(305)는 동시에 충전된다(즉, 단계 120, 단계 125는 단일 단계 135로서 동시에 수행됨).
개구(302, 304)를 동시에 형성하고(단계 130) 또는 개구(302, 305)를 동시에 충전함으로써(단계 135), 시간, 비용 또는 자원 효율의 이득이 존재한다. 예를 들어, 2개의 상이한 개구(302, 304)를 동시에 형성하기 위해 동일한 에칭 도구 및 동일한 에칭 프로세스를 사용하는 것이 때때로 유리하다. 유사하게, 동일한 증착 도구 또는 다른 형성 도구 및 동일한 증착 프로세스 또는 다른 형성 프로세스를 사용하여 2개의 상이한 유형의 개구(302, 305)를 동일한 고체 재료로 동시에 충전하는 것이 때때로 유리하다.
그러나, 몇몇 경우에, 개구(302, 304)를 형성하기 위해 상이한 프로세스를 사용하고 또는 상이한 프로세스를 사용하여 개구(302, 305)를 충전하고 또는 상이한 고체 재료를 사용하여 충전하는 것이 바람직할 수 있다.
예를 들어, 몇몇 실시예에서, STI 개구(302) 및 부분 TSV 개구(304)를 동시에 형성한 후에(단계 130), STI 개구(302)는 절연 재료를 포함하는 제 1 고체 재료(307)로 기판(205)의 제 1 측면(210)으로부터 충전되고, 확장된 부분 TSV 개구(305)는 상이한 절연 재료 또는 전기 전도성 재료를 포함하는 제 2 고체 재료(310)로 기판(205)의 제 1 측면(210)으로부터 충전된다.
그러나, 다른 실시예에서, STI 개구(302) 및 부분 TSV 개구(304)는 단계 130에서 동시에 형성되고, 이어서 STI 개구(302) 및 확장된 부분 TSV 개구(305)는 단계 135에서 동시에 충전된다. 이러한 경우에, 제 1 고체 재료(307) 및 제 2 고체 재료(310)는 유사한 재료 또는 동일한 재료를 포함할 수 있다.
또 다른 실시예에서, 2개의 상이한 프로세스(예를 들어, 단계 110 및 단계 115)를 사용하고, STI 개구(302) 및 부분 TSV 개구(304)를 형성하여, 예를 들어 개구(302)가 부분 TSV 개구(304) 또는 확장된 부분 TSV 개구(305)와 비교할 때 상이한 형상비를 갖게 되는 것이 바람직하다. 예를 들어, 확장된 부분 TSV 개구(305)의 폭(320) 대 깊이(325)의 비는 STI 개구(302)의 폭(330) 대 깊이(335)의 비와 다를 수 있다(예를 들어, 몇몇 실시예에서 적어도 약 10 퍼센트 이상). 그러나, 당 기술 분야의 숙련자는 개구(302, 304, 305)를 형성하기 위해 상이한 프로세스를 사용하는 것이 개구(302, 305)를 충전하기 위해 단일의 동일한 단계 135를 사용하는 것을 배제하는 것이 아니라는 것을 인식할 수 있을 것이다.
전술된 바와 같이, 몇몇 경우에 STI 개구(302) 및 확장된 부분 TSV 개구(305)를 각각 상이한 고체 재료(307, 310)로 충전하기 위해 2개의 상이한 프로세스(예를 들어, 단계 120, 125)를 사용하는 것이 바람직하다. 예를 들어, 몇몇 실시예에서, STI 개구(302)를 충전하기 위한 단계 120은 하나 이상의 절연 재료(307)(예를 들어, 몇몇 경우에 상이한 절연 재료의 다수의 층)로 STI 개구(302)를 충전하기 위한 물리적 기상 증착 프로세스 또는 화학 기상 증착 프로세스 또는 다른 프로세스를 포함할 수 있다. 몇몇 실시예에서, 확장된 부분 TSV 개구(305)를 충전하기 위한 단계 125는 개구(305)를 전기 전도성 재료(310)로 충전하기 위한 물리적 기상 증착 프로세스(예를 들어, 스퍼터링) 및 전기 화학 증착 프로세스 또는 다른 성형 프로세스를 포함할 수 있다. 그러나, 당 기술 분야의 숙련자는 개구(302, 305)를 충전하기 위해 상이한 프로세스(단계 120, 단계 125)를 사용하는 것이 개구(302, 304)를 형성하기 위해 동일한 단일 단계 130을 사용하는 것을 배제하는 것은 아니라는 것을 인식할 수 있을 것이다.
도 3b는 STI 개구(302) 및 확장된 부분 TSV 개구(305)가 동시에 충전될 때(단계 135) 방법(100)의 실시예를 도시한다. 동시 충전의 이러한 경우에, 제 1 및 제 2 고체 재료(307, 310)는 바람직하게는 절연 재료이다. 몇몇 경우에, 예를 들어 STI 개구(302)의 충전 단계 120은 패시베이션층(312) 및 확산 배리어층(314)을 포함하는 절연 재료(310)로 개구(305)를 충전하는 것을 포함한다. 확장된 부분 TSV 개구(305)를 충전하는 단계 125는 단계 120과 동일할 수 있다9즉, 동시 충전 단계 135). 층들(312, 314) 중 하나 또는 모두는 STI 개구(302) 또는 확장된 부분 TSV 개구(305)의 내부벽 상에 있을 수 있다[예를 들어, 몇몇 경우에 전체 측벽(316) 및 플로어(318)의 코팅]. 몇몇 경우에, 확장된 부분 TSV 개구(305)를 충전하는 단계 125는 또한 예를 들어 개구(305)의 내부벽[예를 들어, 측벽(316) 및 플로어(318)]을 코팅할 수 있는 확산 배리어층(314)을 포함하는 절연 재료(310)로 개구(305)를 충전하는 것을 포함한다. 이러한 경우에, 재차, STI 개구를 충전하는 단계 120은 단계 125와 동일할 수 있고(즉, 동시 단계 135), 따라서 확산 배리어층(314)은 예를 들어 STI 개구(302)의 내부벽을 코팅한다.
도 4에 더 도시된 바와 같이, 몇몇 경우에, 확장된 부분 TSV 개구(305)를 충전하는 단계 125는 절연 플러그(410)를 포함하는 절연 재료(310)로 개구(305)를 충전하는 것을 포함할 수 있다. STI 개구(302)를 충전하는 단계 120은 또한 절연 플러그(410)로 개구(302)를 충전하는 것을 포함하고, 이어서 STI 개구(302) 및 확장된 부분 TSV 개구(305)의 모두는 동일한 절연 고체 재료[예를 들어, 제 1 및 제 2 재료(307, 310)는 동일함]로 충전될 수 있다.
도 4에 도시된 바와 같이, 몇몇 경우에, STI 개구(302) 및 확장된 부분 TSV 개구(305)는 모두 TSV 개구 및 STI 개구(302)의 내부벽(316, 318)을 코팅하는 실리콘 산화물의 패시베이션층(312), 패시베이션층(312) 상의 실리콘 질화물의 확산 배리어층(314) 및 확산 배리어층에 접촉하여 STI 개구(302) 및 확장된 부분 TSV 개구(305)의 전체 깊이(335, 325)(도 3)를 각각 실질적으로 충전하는 유전 재료(예를 들어, 몇몇 경우에 실리카 글래스)의 절연 플러그(410) 중 하나 이상을 포함하는 절연 재료[예를 들어, 제 1 및 제 2 재료(307, 310)]로 충전된다.
방법(100)의 몇몇 실시예는 기판(205)의 제 1 측면(210) 상에 적어도 하나의 능동 또는 수동 전기 구성 요소(420)(도 4)를 형성하는 단계 140을 추가로 포함할 수 있다. 당 기술 분야의 숙련자는 저항기 또는 인덕터와 같은 수동 구성 요소, 또는 메모리 회로 구성 요소(예를 들어, SRAM 또는 DRAM 메모리) 또는 논리 회로 구성 요소(예를 들어, CMOS 또는 바이-CMOS 논리 집적 회로)와 같은 능동 구성 요소를 제조하기 위한 절차와 친숙할 것이다.
바흐만 등에 더 설명된 바와 같이, 몇몇 경우에, 이러한 것이 개구(305) 내의 전기 전도성 재료를 후속의 고온 프로세스(예를 들어, 몇몇 실시예에서 약 200℃ 이상의 온도)에 노출시키는 것을 회피하면 전기 전도성 재료로 확장된 부분 TSV 개구(305)를 충전하기 전에 능동 또는 수동 구성 요소(420)를 형성하는 것이 바람직하다.
몇몇 실시예에서, 능동 또는 수동 전자 구성 요소(420)는 2개의 구성 요소(420, 425) 사이에 위치되는 적어도 하나의 STI 개구(302)에 의해 인접한 능동 또는 수동 전자 구성 요소(425)로부터 전기적으로 격리된다. 몇몇 실시예에서, 능동 또는 수동 전자 구성 요소(420)는 능동 또는 수동 전자 구성 요소(420)와 인접한 TSV 개구(305) 사이에 위치되는 적어도 하나의 STI 개구(302)에 의해 인접한 확장된 부분 TSV 개구(305)로부터 전기적으로 격리된다. 이들이 STI 구조체에 의해 서로로부터 또는 인접한 TSV로부터 분리되도록 인접한 능동 또는 수동 전자 구성 요소(420, 425)를 형성하는 것은 이들 구성 요소 사이의 누화 및 다른 전기적 간섭을 감소시키는 것을 돕는다.
방법(100)의 몇몇 실시예는 전기 전도층(430)으로 제 1 측면 상의 확장된 부분 TSV 개구(305)를 덮는 단계 145를 추가로 포함할 수 있다. 당 기술 분야의 숙련자는 기판(205) 상에 전기 전도층(430)을 형성하기 위한 절차에 친숙할 것이다. 비한정적인 예로서, 단계 145는 몇몇 경우에 동일한 금속(예를 들어, 구리)의 전기 화학적 형성으로 이어지는 금속(예를 들어, 텅스텐, 금 또는 구리)의 시드층을 형성하는 것(예를 들어, 스퍼터링)을 포함할 수 있다. 몇몇 경우에, 도 4에 도시된 바와 같이, 전기 전도층(430)을 형성하는 부분으로서, 배리어층(435)(예를 들어, 실리콘 질화물층)이 먼저 형성되고 이어서 확장된 부분 TSV 개구(305)를 덮기 위해 패터닝된다. 몇몇 실시예에서, 제 1 측 확장된 부분 TSV 개구(305)는 개구(305) 내의 고체 재료(310)(예를 들어, 절연 재료)가 제거되기 전에 또는 개구(305)가 전기 전도성 재료로 충전되기 전에 단계 145에서 전기 전도층(430)으로 덮인다. 이 단계의 순서는 예를 들어 단계 145가 고온 프로세스에 기판(205)을 노출시키는 것을 포함할 때 유리할 수 있다.
방법(100)의 몇몇 실시예는 기판(205)의 제 1 측면(210) 상에 상호 접속 구조체(440)(예를 들어, 금속 라인, 비아 및 랜딩 패드)를 형성하는 단계 150을 추가로 포함한다. 당 기술 분야의 숙련자는 상호 접속 구조체(440)를 형성하기 위한 절차에 친숙할 것이다. 예를 들어, 단계 150의 부분으로서, 하나 이상의 층간 유전층(450)이 상호 접속 구조체(440)를 지지하고 전기 절연하기 위해 제 1 측면(210) 상에 형성될 수 있다.
몇몇 실시예에서, 상호 접속 구조체(440) 중 적어도 하나는 제 1 측 확장된 부분 TSV 개구(305)를 덮는 전기 전도층(430)에 접촉하고, 또한 기판(205) 상의 능동 또는 수동 구성 요소(420)에 접촉한다. 즉, 상호 접속 구조체(440)는 전기 전도층(430)을 통해 TSV 구조체에 능동 또는 수동 구성 요소(420)를 전기적으로 결합하도록 구성된다. 그러나, 다른 실시예에서, TSV 또는 그 커버링 전기 전도층(430)은 기판(205) 상의 능동 또는 수동 구성 요소(420) 중 임의의 하나에 결합도지 않을 수 있고, 기판(205)을 통해 간단히 통과될 수 있다.
몇몇 실시예에서, 상호 접속 구조체(440)는 개구(305) 내의 재료(310)(예를 들어, 절연 재료)가 제거되기 전에 또는 개구(305)가 전도성 재료로 충전되기 전에 단계 150에서 형성된다. 이 단계의 순서는 예를 들어 단계 150이 고온 프로세스에 기판(205)을 노출시키는 것을 포함할 때 유리할 수 있다.
방법(100)의 몇몇 실시예는 확장된 부분 TSV 개구(305)가 제 2 측면(215) 상에 노출되도록 기판(205)의 제 2 측면(215)으로부터 기판의 부분[예를 들어, 기판층부(460), 도 4]을 제거하는 단계 155를 또한 포함할 수 있다. 예를 들어, 도 5는 확장된 부분 TSV 개구(305)가 제 2 측면(215) 상에 노출될 때까지 기판의 제 2 측 표면(306)을 평탄화하기 위해 화학 기계적 연마(CMP)를 수행한 후에 IC(200)를 도시한다. 그러나, 당 기술 분야의 숙련자는 다른 유형의 기판 제거 절차(예를 들어, 습식 및 건식 에칭)가 확장된 부분 TSV 개구(305)를 노출시키는데 사용될 수 있다는 것을 이해할 수 있을 것이다.
도 6에 도시된 바와 같이, 방법(100)의 몇몇 실시예는 제 2 측 TSV 개구(610)가 기판(205)의 제 2 측면(215)으로부터 제 1 측면(210)으로 확장되도록 기판(205)의 제 2 측면(215)으로부터 확장된 부분 TSV 개구(305)의 내부의 고체 재료(310)의 적어도 일부[예를 들어, 절연 플러그(410), 도 5]를 제거하는 단계 160을 추가로 포함한다.
몇몇 경우에, 제 2 측 TSV 개구(610)의 내부에 재료의 일부를 보유하는 것이 바람직하다. 예를 들어, 제 2 측 TSV 개구(610)의 측벽(316) 상에 패시베이션층(312) 및 배리어층(314)을 갖는 것은 제 2 측 관통 비아 개구(610)가 매우 확산 가능한 금속 원자(예를 들어, 구리 원자)로 구성된 전기 전도성 재료로 충전될 때 유리할 수 있다. 이러한 금속 원자는 능동 및 수동 구성 요소(420)가 위치되는 기판의 이들 영역을 포함하여 TSV로부터 기판(205)으로 불리하게 확산될 수 있어, 이에 의해 이들 구성 요소(420)를 손상시킨다.
몇몇 경우에, 예를 들어 단계 160에서 재료(310)의 적어도 일부를 제거하는 것은 기판(205) 제 2 측 TSV 개구(610)의 전체 두께(615)를 실질적으로 횡단하는 절연 플러그(410)(도 5)의 건식 에칭 프로세스를 포함할 수 있다. 몇몇 경우에, 제거 단계 160은 제 2 측 TSV 개구(610)를 통해 기판(205)의 전체 두께(615)를 실질적으로 횡단하는 절연 플러그(410)(예를 들어, 실리카 글래스 또는 다른 유전 재료)의 습식 에칭 프로세스(예를 들어, 플루오르화수소산 에칭 프로세스)를 추가적으로 또는 대안적으로 포함할 수 있다. 몇몇 경우에, 단계 160에서 고체 재료(310)의 적어도 일부를 제거하는 것은 제 1 측면(210) 상의 확장된 부분 TSV 개구(305)를 덮는 전기 전도층(430)으로부터 배리어층(435)(예를 들어, 실리콘 질화물층)을 제거하도록 구성된 플라즈마 에칭 프로세스를 또한 포함할 수 있다. 즉, 재료의 부분을 제거하는 것은 개구(305)를 덮는 전기 전도층(430)의 내부면(620)을 노출하는 것을 포함할 수 있다. 당 기술 분야의 숙련자는 원한다면 패시베이션층(312) 및 배리어층(314)을 측벽(316) 상에 실질적으로 그대로 남겨두기 위해 이러한 습식 에칭 및 플라즈마 에칭 프로세스를 어떠한 방식으로 구성하는지에 대해 친숙할 것이다.
방법(100)의 몇몇 실시예는 전기 전도성 재료(710)(도 7)로 기판(205)의 제 2 측면 상의 제 2 측 TSV 개구(610)를 충전하는 단계 165를 추가로 포함한다. 몇몇 경우에, 제 1 측면(210) 상의 개구(305)를 덮는 전기 전도층(430)이 존재할 때, 전기 전도성 재료(710)는 전기 전도층(430)에 직접 접촉하기 위해[예를 들어, 전기 전도층(430)의 내부면(620)에 접촉함] 제 2 측 TSV 개구(610)를 완전히 충전한다.
사용될 수 있는 전기 전도성 재료(710) 유형의 비한정적인 예는 구리, 텅스텐, 금, 폴리실리콘, 전도성 폴리머 또는 당 기술 분야의 숙련자들에게 친숙한 유사한 재료를 포함한다. 몇몇 실시예에서, 깊은 개구(610)를 충전하기 위해[예를 들어, 기판 두께(615)(도 6)가 약 50 미크론 이상인 몇몇 실시예에서], 충전 단계 165가 제 2 측 TSV 개구(610)의 내부 측벽(615) 상에[개구의 측벽(316) 상의 임의의 개재 절연층(312, 314) 상에 포함함] 금속 시드층(예를 들어, 구리)을 형성하고 이어서 개구(610)의 나머지를 충전하기 위해 벌크 금속층(예를 들어, 구리)을 전착하거나 다른 방식으로 형성하기 위한 스퍼터 증착 또는 다른 프로세스를 포함하는 것이 유리할 수 있다. 단계 165에 따라 개구(610)를 충전하는 다른 방법은 스핀-온 프로세스 또는 당 기술 분야의 숙련자에게 친숙한 다른 프로세스를 포함한다. 당 기술 분야의 숙련자는 또한 재료(710)가 단지 개구(610) 내에만 존재하도록 제 2 측면(215) 표면(306)으로부터 전기 전도성 재료(710)를 제거하기 위한 CMP와 같은 추가의 단계와 친숙할 수 있다.
전술된 바와 같이, 몇몇 경우에, 전기 전도성 재료로 제 2 측 TSV 개구(610)를 충전하는 단계 165가 다수의 단계(예를 들어 단계 140 내지 단계 160 중 하나 이상)가 완료된 후에 수행되는 것이 바람직하다. 본 발명 및 바흐만 등에 기초하여, 당 기술 분야의 숙련자는 예를 들어 제 2 측 TSV 개구(610) 내에 위치된 특정 전도성 재료(710)(예를 들어, 구리)를 고온 프로세스에 노출하는 것을 회피하기 위해, 이에 의해 이어서 기판(205)에 균열 또는 다른 손상을 유발할 수 있는 재료(710)의 열 팽창을 발생시키는 것을 회피하기 위해 다른 처리 단계가 행해진 후에 단계 165를 수행하는 것이 유리할 수 있다는 것을 이해할 수 있을 것이다.
본 발명의 다른 실시예는 IC이다. 도 8은 본 발명의 예시적인 IC(200)를 제시한다. IC(200)는 도 1 내지 도 7과 관련하여 전술된 바와 같은 임의의 특징을 포함할 수 있다.
도 8에 도시된 예시적인 IC(200)는 제 1 측면(210) 및 제 2 대향 측면(215)을 갖는 기판을 포함한다. IC(200)는 STI 구조체(810)를 또한 포함하고, STI 구조체의 일 단부(812)는 기판(205) 내부에 매립되고, STI 구조체(810)의 대향 단부(815)는 기판(205)의 제 1 측면(210)의 표면(817)에 위치된다. IC(200)는 TSV(820)를 추가로 포함하고, TSV(820)의 일 단부(822)는 기판(205)의 제 1 측면(210)의 표면(817)에 위치되고, TSV(820)의 대향 단부(825)는 기판(205)의 제 2 측면(215)의 표면(306)에 위치된다. 동일한 절연층이 STI 구조체(810)를 형성하는 개구(302) 내에 그리고 TSV(820)를 형성하는 개구(305) 내에 위치된다. 몇몇 실시예에서, 예를 들어 패시베이션층(312) 또는 확산 배리어층(314) 중 하나 또는 모두는 STI 구조체(810)를 형성하는 개구(302)의 측벽(827) 및 TSV(820)를 형성하는 개구(305)의 측벽(316) 상에 위치된다.
도 8에 더 도시된 바와 같이, 몇몇 실시예에서, 적어도 하나의 STI 구조체(810)는 TSV(820)와 기판(205)의 제 1 측면(210) 상에 위치된 수동 또는 능동 전기 구성 요소(420) 사이에 위치된다. 도 8에 또한 도시된 바와 같이, 몇몇 실시예에서, 적어도 하나의 STI 구조체(810)가 기판(205)의 제 1 측면(210) 상에 위치된 제 1 수동 또는 능동 전기 구성 요소(420)와 기판(205)의 제 1 측면(210) 상에 위치된 제 2 수동 또는 능동 전기 구성 요소(425) 사이에 위치된다.
IC(200)의 몇몇 실시예는 기판(205)의 제 측면(210) 상에 위치되어 제 1 측면(210) 상의 TSV 개구(305)를 덮는 전기 전도층(430)을 추가로 포함할 수 있다. IC(200)의 몇몇 실시예는 기판(205)의 제 1 측면(210) 상에 금속 라인(440) 및 층간 유전층(450)을 포함할 수 있다. 몇몇 경우에, 금속 라인(440)의 적어도 하나는 TSV(820)를 덮는 전기 전도층(430)에 기판(205)의 제 1 측면(210) 상에 위치된 수동 또는 능동 전기 구성 요소(420)를 전기적으로 접속한다.
몇몇 실시예에서, STI 구조체(810)의 개구(302)의 폭(330)은 TSV(820)의 개구(305)의 폭(320)보다 작다.
TSV 개구(305)는 기판(205)의 전체 두께(615)를 횡단하고, STI 개구(302)는 기판(205) 내에 매립된다. 몇몇 실시예에서, TSI 개구(302)는 기판(205)의 몇몇 실시예에 존재하는 성분층(220)을 횡단할 수 있다.
IC(200)의 몇몇 실시예에서, STI 구조체(810)의 폭(330)이 기판(205) 상의 더 많은 수의 능동 또는 수동 전기 구성 요소(420)의 전기적 격리를 용이하게 하기 위해 가능한 한 좁은 것이 바람직하다. 좁은 폭(330)을 가짐으로써 더 많은 수의 능동 또는 수동 전기 구성 요소(420) 또는 TSV(820)를 유지하기 위해 이용 가능한 기판(205)의 더 많은 영역을 갖는 것을 용이하게 한다.
TSV 개구(305)의 폭(320)은 기판 표면(817)의 과잉의 영역을 점유하기에 너무 크게 폭(320)을 구성하는 것에 대해, TSV(820)를 통해 통과하는 전류의 전기 저항을 최소화하는데 충분히 넓게 TSV(820)를 신중하게 균형 구성한다. 너무 높은 전기 저항은 TSV(820)를 통해 전기 신호를 통신하는 속도를 해롭게 느리게 할 수 있다. TSV(820)가 기판(205) 상의 너무 많은 영역을 점유하면, 이는 예를 들어 특정 용례를 위해 요구되는 수동 또는 능동 구성 요소의 필요한 수에 적합하도록 기판 다이(205)를 더 크게 할 필요가 있어, 이에 의해 기판(205)을 제조하기 위해 더 많은 자원을 필요로 하고 따라서 IC(200)를 원하는 것보다 크게 할 수 있다.
도 8에 더 도시된 바와 같이, 몇몇 실시예에서, IC(200)의 기판(205)은 TSV(820)에 의해 하나 이상의 다른 기판(830)에 상호 접속된다. 몇몇 실시예에서, 기판(205) 및 하나 이상의 다른 기판(830)은 3차원 IC 패키지(840)의 부분이다. 예를 들어, 몇몇 IC 패키지(840)에서, 기판(205)의 제 1 측면(210)[예를 들어, 그 위에 능동 또는 수동 구성 요소(420, 425)를 갖는 측면(210)]은 다른 기판(830)의 제 1 측면(845)에 대면할 수 있다. 그러나, 다른 실시예에서, 기판(205)의 제 1 측면(210)은 다른 기판(830)의 제 2 대향 측면(850)에 대면할 수 있다. 몇몇 실시예에서, IC 패키지(840)는 TSV(820)에 의해 스택(840)의 인접한 기판 또는 비인접한 기판에 상호 접속되는 다수의 기판(205, 830)의 스택(860)을 포함할 수 있다. 예를 들어, 제 1 기판은 제 1 및 제 3 기판 사이에 위치되는 제 2 기판을 통해 통과하는 TSV를 통해 제 3 기판에 상호 접속될 수 있다.
도 1 내지 도 8은 본 발명의 또 다른 집적 회로 실시예를 도시한다. 전술된 것과 유사하게, 도 8에 도시된 예시적인 IC(200)는 제 1 측면(210) 및 제 2 대향 측면(215)을 갖는 기판(205)과, 그 일 단부(812)가 기판(205)의 내부에 매립되고 그 대향 단부(815)는 기판(205)의 제 1 측면(210)의 기판(817)에 위치되는 STI 구조체(810)와, 그 일 단부(822)가 기판(205)의 제 1 측면(210)의 표면(817)에 위치되고 그 대향 단부(825)는 기판(205)의 제 2 측면(215)의 표면(305)에 위치되는 TSV(820)를 포함한다.
IC(200)의 이러한 실시예에서, STI 구조체(810) 및 TSV(820)는 기판(205)의 제 1 측면(210)에 STI 개구(302)를 형성하는 단계 110, 기판(205)의 제 1 측면(210)에 부분 TSV 개구(304)를 형성하는 단계 115, 부분 TSV 개구(304)를 확장하는 단계 117로서 확장된 부분 TSV 개구(305)는 STI 개구(302)보다 기판(205) 내로 더 깊은 단계 117, 제 1 고체 재료(307)로 STI 개구(302)를 충전하는 단계 120 및 제 2 고체 충전 재료(310)로 확장된 부분 TSV(305)를 충전하는 단계 125를 포함하는 프로세스에 의해 형성된다.
STI 개구(302), 부분 TSV 개구(304) 또한 확장된 부분 관통 기판 비아 개구(305)의 어느 것도 기판(205)의 제 2 측면(215)의 외부면(306)을 관통하지 않는다. 적어도 (1) STI 개구(302) 및 부분 TSV 개구(304)가 동시에 형성되거나(단계 130) 또는 (2) STI 개구(302) 및 확장된 부분 TSV 개구(305)가 동시에 충전된다(단계 135). IC(200)는 도 1 내지 도 8과 관련하여 전술된 바와 같은 추가의 특징을 추가로 포함할 수 있다.
본 출원이 관련되는 기술 분야의 숙련자는 다른 및 부가의 추가, 삭제, 치환 및 수정이 설명된 실시예에 이루어질 수 있다는 것을 이해할 수 있을 것이다.
200: 집적 회로 205: 기판
210: 제 1 측면 215: 제 2 대향 측면
220: 성분층 302: STI 개구
304: TSV 개구 305: 확장된 부분 TSV 개구
306: 외부면 307: 제 1 고체 재료
310: 제 2 고체 재료 314: 확산 배리어층
410: 절연 플러그 420: 전기 구성 요소
430: 전기 전도층 435: 배리어층
440: 상호 접속 구조체 450: 유전층

Claims (10)

  1. 집적 회로 제조 방법으로서,
    제 1 측면 및 제 2 대향 측면을 갖는 기판을 제공하는 단계와;
    상기 기판의 제 1 측면 내에 얕은 트렌치 격리 개구를 형성하는 단계와;
    상기 기판의 제 1 측면 내에 부분 관통 기판 비아 개구를 형성하는 단계와;
    상기 부분 관통 기판 비아 개구를 확장하는 단계로서, 상기 확장된 부분 관통 기판 비아 개구는 상기 얕은 트렌치 격리 개구보다 기판 내로 더 깊은, 상기 확장하는 단계와;
    상기 얕은 트렌치 격리 개구를 제 1 고체 재료로 충전하는 단계; 및
    상기 확장된 부분 관통 기판 비아 개구를 제 2 고체 재료로 충전하는 단계를 포함하고,
    상기 얕은 트렌치 격리 개구, 상기 부분 관통 기판 비아 개구 또한 상기 확장된 부분 관통 기판 비아의 어느 것도 상기 기판의 제 2 측면의 외부면을 관통하지 않고,
    적어도, 상기 얕은 트렌치 격리 개구 및 상기 부분 관통 기판 비아 개구는 동시에 형성되거나, 또는 상기 얕은 트렌치 격리 개구 및 상기 확장된 부분 관통 기판 비아 개구는 동시에 충전되는 집적 회로 제조 방법.
  2. 제 1 항에 있어서, 상기 기판의 제 1 측면 상에 적어도 하나의 능동 또는 수동 전자 구성 요소를 형성하는 단계를 추가로 포함하고, 상기 능동 또는 수동 전자 구성 요소는 상기 능동 또는 수동 전자 구성 요소와 인접한 능동 또는 수동 전자 구성 요소 사이에 위치된 상기 얕은 트렌치 격리 개구에 의해 상기 기판의 제 1 측면 상의 상기 인접한 능동 또는 수동 전자 구성 요소로부터 전기적으로 격리되는 집적 회로 제조 방법.
  3. 제 1 항에 있어서, 상기 기판의 제 1 측면 상에 적어도 하나의 능동 또는 수동 전자 구성 요소를 형성하는 단계를 추가로 포함하고, 상기 능동 또는 수동 전자 구성 요소는 상기 능동 또는 수동 전자 구성 요소와 인접한 확장된 부분 관통 기판 비아 개구 사이에 위치된 상기 얕은 트렌치 격리 개구에 의해 상기 인접한 확장된 부분 관통 기판 비아 개구로부터 전기적으로 격리되는 집적 회로 제조 방법.
  4. 제 1 항에 있어서, 제 2 측 관통 기판 비아 개구가 상기 기판의 제 2 측면으로부터 제 1 측면으로 연장하도록, 상기 확장된 부분 관통 기판 비아 개구의 내부의 제 2 고체 재료의 적어도 일부를 상기 기판의 제 2 측면으로부터 제거하는 단계를 추가로 포함하는 집적 회로 제조 방법.
  5. 제 4 항에 있어서, 상기 제 2 측 관통 기판 비아 개구를 전기 전도성 재료로 충전하는 단계를 추가로 포함하는 집적 회로 제조 방법.
  6. 집적 회로로서,
    제 1 측면 및 제 2 대향 측면을 갖는 기판과;
    일 단부가 상기 기판 내부에 매립되고, 대향 단부가 상기 기판의 제 1 측면의 표면에 위치되는 얕은 트렌치 격리 구조체; 및
    일 단부가 상기 기판의 제 1 측면의 표면에 위치되고, 대향 단부는 상기 기판의 제 2 측면의 표면에 위치되는 관통 기판 비아를 포함하고,
    동일한 절연층이 상기 얕은 트렌치 격리 구조체를 형성하는 개구 내에 그리고 상기 관통 기판 비아를 형성하는 개구 내에 위치되는 집적 회로.
  7. 제 6 항에 있어서, 상기 얕은 트렌치 격리 구조체는 상기 관통 기판 비아와 상기 기판의 제 1 측면 상에 위치된 수동 또는 능동 전기 구성 요소 사이에 위치되는 집적 회로.
  8. 제 6 항에 있어서, 상기 기판의 제 1 측면 상에 위치되어 상기 제 1 측면 상의 상기 관통 기판 비아 개구를 덮는 전기 전도층을 추가로 포함하는 집적 회로.
  9. 제 6 항에 있어서, 상기 기판의 제 1 측면 상의 금속 라인들 및 층간 유전층들을 추가로 포함하고, 상기 금속 라인들 중 적어도 하나는 상기 기판의 제 1 측면 상에 위치된 수동 또는 능동 전기 구성 요소를 상기 관통 기판 비아를 덮는 전기 전도층에 전기적으로 접속하는 집적 회로.
  10. 제 6 항에 있어서, 상기 기판은 상기 관통 기판 비아에 의해 하나 이상의 다른 기판에 상호 접속되는 집적 회로.
KR1020110134104A 2010-12-16 2011-12-14 집적 회로 디자인으로의 얕은 트렌치 격리 및 관통 기판 비아의 일체화 KR101475108B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/969,852 2010-12-16
US12/969,852 US8742535B2 (en) 2010-12-16 2010-12-16 Integration of shallow trench isolation and through-substrate vias into integrated circuit designs

Publications (2)

Publication Number Publication Date
KR20120067941A true KR20120067941A (ko) 2012-06-26
KR101475108B1 KR101475108B1 (ko) 2014-12-22

Family

ID=45375226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110134104A KR101475108B1 (ko) 2010-12-16 2011-12-14 집적 회로 디자인으로의 얕은 트렌치 격리 및 관통 기판 비아의 일체화

Country Status (6)

Country Link
US (2) US8742535B2 (ko)
EP (1) EP2466634B1 (ko)
JP (1) JP5670306B2 (ko)
KR (1) KR101475108B1 (ko)
CN (1) CN102543829B (ko)
TW (1) TWI463584B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1398204B1 (it) 2010-02-16 2013-02-14 St Microelectronics Srl Sistema e metodo per eseguire il test elettrico di vie passanti nel silicio (tsv - through silicon vias).
US8987137B2 (en) 2010-12-16 2015-03-24 Lsi Corporation Method of fabrication of through-substrate vias
US8742535B2 (en) 2010-12-16 2014-06-03 Lsi Corporation Integration of shallow trench isolation and through-substrate vias into integrated circuit designs
US20130119543A1 (en) * 2011-11-16 2013-05-16 Globalfoundries Singapore Pte. Ltd. Through silicon via for stacked wafer connections
JP6034095B2 (ja) * 2012-08-21 2016-11-30 株式会社東芝 半導体装置およびその製造方法
US9577035B2 (en) * 2012-08-24 2017-02-21 Newport Fab, Llc Isolated through silicon vias in RF technologies
TWI492343B (zh) * 2012-11-02 2015-07-11 矽品精密工業股份有限公司 半導體基板及其製法
US9123789B2 (en) * 2013-01-23 2015-09-01 United Microelectronics Corp. Chip with through silicon via electrode and method of forming the same
DE102013208816A1 (de) * 2013-05-14 2014-11-20 Robert Bosch Gmbh Verfahren zum Erzeugen eines Durchkontakts in einem CMOS-Substrat
JP2015153978A (ja) * 2014-02-18 2015-08-24 キヤノン株式会社 貫通配線の作製方法
US9419075B1 (en) * 2015-01-28 2016-08-16 Texas Instruments Incorporated Wafer substrate removal
WO2017111847A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Techniques for forming electrically conductive features with improved alignment and capacitance reduction
US10043740B2 (en) * 2016-07-12 2018-08-07 Intel Coporation Package with passivated interconnects
US10290495B2 (en) * 2016-07-29 2019-05-14 Japan Display Inc. Electronic apparatus and manufacturing method of the same
US20190259696A1 (en) * 2016-08-04 2019-08-22 Dai Nippon Printing Co., Ltd. Through electrode substrate and mounting substrate
KR102652854B1 (ko) 2016-08-17 2024-04-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
FR3059464B1 (fr) * 2016-11-29 2019-03-15 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit electronique comprenant des tranchees d'isolation electrique
US9966318B1 (en) * 2017-01-31 2018-05-08 Stmicroelectronics S.R.L. System for electrical testing of through silicon vias (TSVs)
JP2018129412A (ja) * 2017-02-09 2018-08-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および半導体装置の製造方法
JP6640780B2 (ja) * 2017-03-22 2020-02-05 キオクシア株式会社 半導体装置の製造方法および半導体装置
US10535585B2 (en) * 2017-08-23 2020-01-14 Semiconductor Components Industries, Llc Integrated passive device and fabrication method using a last through-substrate via
US11296031B2 (en) 2018-03-30 2022-04-05 Intel Corporation Dielectric-filled trench isolation of vias
KR102643624B1 (ko) 2018-06-07 2024-03-05 삼성전자주식회사 이미지 센서
WO2021061481A1 (en) * 2019-09-27 2021-04-01 Corning Incorporated Vias including circumferential trenches, interposer including the vias, and method for fabricating the vias
JP7391741B2 (ja) * 2020-03-23 2023-12-05 株式会社東芝 構造体
CN111883541A (zh) 2020-06-30 2020-11-03 复旦大学 一种用于三维封装的soi有源转接板及其制备方法
KR20220010852A (ko) 2020-07-20 2022-01-27 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
CN113421869B (zh) * 2021-06-18 2022-08-02 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7276787B2 (en) 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
JP2006278646A (ja) * 2005-03-29 2006-10-12 Sanyo Electric Co Ltd 半導体装置の製造方法
JP4869664B2 (ja) * 2005-08-26 2012-02-08 本田技研工業株式会社 半導体装置の製造方法
JP4389227B2 (ja) 2006-09-28 2009-12-24 エルピーダメモリ株式会社 半導体装置の製造方法
US7879711B2 (en) 2006-11-28 2011-02-01 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked structures and methods of fabricating stacked structures
US7645678B2 (en) * 2007-02-13 2010-01-12 United Microelectronics Corp. Process of manufacturing a shallow trench isolation and process of treating bottom surface of the shallow trench for avoiding bubble defects
US7615480B2 (en) * 2007-06-20 2009-11-10 Lam Research Corporation Methods of post-contact back end of the line through-hole via integration
KR100895813B1 (ko) 2007-06-20 2009-05-06 주식회사 하이닉스반도체 반도체 패키지의 제조 방법
KR100945504B1 (ko) 2007-06-26 2010-03-09 주식회사 하이닉스반도체 스택 패키지 및 그의 제조 방법
US7939941B2 (en) 2007-06-27 2011-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of through via before contact processing
JP5361156B2 (ja) * 2007-08-06 2013-12-04 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US7859114B2 (en) * 2008-07-29 2010-12-28 International Business Machines Corporation IC chip and design structure with through wafer vias dishing correction
KR20100040455A (ko) 2008-10-10 2010-04-20 주식회사 동부하이텍 반도체 소자의 제조 방법
US8097953B2 (en) * 2008-10-28 2012-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuit stacking-joint interface structure
JP4945545B2 (ja) * 2008-11-10 2012-06-06 株式会社日立製作所 半導体装置の製造方法
US20100224965A1 (en) 2009-03-09 2010-09-09 Chien-Li Kuo Through-silicon via structure and method for making the same
US8492241B2 (en) * 2010-10-14 2013-07-23 International Business Machines Corporation Method for simultaneously forming a through silicon via and a deep trench structure
US8987137B2 (en) 2010-12-16 2015-03-24 Lsi Corporation Method of fabrication of through-substrate vias
US8742535B2 (en) 2010-12-16 2014-06-03 Lsi Corporation Integration of shallow trench isolation and through-substrate vias into integrated circuit designs
US20130119543A1 (en) 2011-11-16 2013-05-16 Globalfoundries Singapore Pte. Ltd. Through silicon via for stacked wafer connections
US20130299950A1 (en) 2012-05-11 2013-11-14 Sematech, Inc. Semiconductor structure with buried through substrate vias

Also Published As

Publication number Publication date
CN102543829B (zh) 2015-01-21
US8742535B2 (en) 2014-06-03
KR101475108B1 (ko) 2014-12-22
US9613847B2 (en) 2017-04-04
TWI463584B (zh) 2014-12-01
JP2012129528A (ja) 2012-07-05
US20120153430A1 (en) 2012-06-21
US20140220760A1 (en) 2014-08-07
EP2466634A1 (en) 2012-06-20
JP5670306B2 (ja) 2015-02-18
CN102543829A (zh) 2012-07-04
TW201230221A (en) 2012-07-16
EP2466634B1 (en) 2019-06-19

Similar Documents

Publication Publication Date Title
KR101475108B1 (ko) 집적 회로 디자인으로의 얕은 트렌치 격리 및 관통 기판 비아의 일체화
US8987137B2 (en) Method of fabrication of through-substrate vias
US7645701B2 (en) Silicon-on-insulator structures for through via in silicon carriers
US8354737B2 (en) Small area, robust silicon via structure and process
JP5682897B2 (ja) 基板を含む半導体ウェハの一部分内にビアを形成するための方法および基板を含む半導体ウェハの一部分内に形成されるビア構造体
US20220208749A1 (en) Semiconductor devices and methods of manufacture thereof
TWI497660B (zh) 具有穿透基板互連之半導體構造，以及形成穿透基板互連之方法
US9543229B2 (en) Combination of TSV and back side wiring in 3D integration
CN102237300B (zh) 直通基底穿孔结构及其制造方法
EP3306654B1 (en) Method for etching through-silicon vias and corresponding semiconductor device
US8679937B2 (en) Method for fabricating a capacitor and capacitor structure thereof
US9478464B2 (en) Method for manufacturing through-hole silicon via

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20171211

Year of fee payment: 4