KR20120044262A - 다층 배선기판의 제조방법 - Google Patents

다층 배선기판의 제조방법 Download PDF

Info

Publication number
KR20120044262A
KR20120044262A KR1020110109853A KR20110109853A KR20120044262A KR 20120044262 A KR20120044262 A KR 20120044262A KR 1020110109853 A KR1020110109853 A KR 1020110109853A KR 20110109853 A KR20110109853 A KR 20110109853A KR 20120044262 A KR20120044262 A KR 20120044262A
Authority
KR
South Korea
Prior art keywords
metal foil
resin insulating
copper foil
multilayer wiring
insulating layer
Prior art date
Application number
KR1020110109853A
Other languages
English (en)
Other versions
KR101580343B1 (ko
Inventor
신노스케 마에다
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20120044262A publication Critical patent/KR20120044262A/ko
Application granted granted Critical
Publication of KR101580343B1 publication Critical patent/KR101580343B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0358—Resin coated copper [RCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(과제) 제조비용을 저감할 수 있는 다층 배선기판의 제조방법을 제공하는 것.
(해결수단) 절연층 고정공정에 있어서, 동박 부착 빌드업재(56)의 동박(54)을 동박 부착 지지기판(53)의 동박(51)에 접촉시킴과 동시에 동박(54)의 외연부분의 제거에 의해서 노출되는 수지 절연재(55)의 외연부분을 동박 부착 지지기판(53)의 동박(51)에 밀착시킴에 의해서, 수지 절연층(21)을 동박 부착 지지기판(53) 상에 고정한다. 적층공정에서는 복수의 도체층(26) 및 복수의 수지 절연층(21?24)을 적층하여, 다층 배선기판이 되는 배선 적층부(30)를 동박(54) 상에 가지는 적층 구조체(60)를 얻는다. 배선 적층부(30)와 주위부(61)의 경계를 따라서 적층 구조체(60)를 절단하여 상기 주위부(61)를 제거하고, 2장의 동박(51,54)의 계면에서 적층 구조체(60)와 동박 부착 지지기판(53)을 분리한다.

Description

다층 배선기판의 제조방법{Method of Manufacturing Multilayer Wiring Substrate}
본 발명은 복수의 수지 절연층과 복수의 도체층을 교호로 적층하여 다층화한 구조를 가지는 다층 배선기판의 제조방법에 관한 것이다.
컴퓨터의 마이크로 프로세서 등으로서 사용되는 반도체 집적회로 소자(IC칩)는 최근 더욱더 고속화, 고기능화되고 있으며, 이것에 부수하여 단자의 개수가 증가하여 단자 간의 피치도 좁아지게 되는 경향에 있다. 일반적으로 IC칩의 저면에는 다수의 단자가 밀집되어 어레이 형상으로 배치되어 있으며, 이와 같은 단자 군(群)은 마더보드 측의 단자 군에 대해서 플립 칩의 형태로 접속된다. 다만, IC칩 측의 단자 군과 마더보드 측의 단자 군에서는 단자 간의 피치에 큰 차이가 있기 때문에, IC칩을 마더보드 상에 직접적으로 접속하는 것은 곤란하다. 그래서, 통상은 IC칩을 IC칩 탑재용 배선기판 상에 탑재하여 이루어지는 반도체 패키지를 제작하고, 이 반도체 패키지를 마더보드 상에 탑재한다는 수법이 채용된다.
이러한 종류의 패키지를 구성하는 IC칩 탑재용 배선기판으로서는 코어기판의 표면 및 이면에 빌드업층을 형성한 다층 배선기판이 실용화되어 있다. 이 다층 배선기판에 있어서는 코어기판으로서 예를 들면 보강 섬유에 수지를 함침시킨 수지기판(유리 에폭시 기판 등)이 사용되고 있다. 그리고, 상기 코어기판의 강성을 이용하여 코어기판의 표면 및 이면에 수지 절연층과 도체층을 교호로 적층함으로써 빌드업층이 형성되어 있다. 즉, 상기 다층 배선기판에 있어서는 코어기판이 보강 역할을 하고 있으며, 빌드업층에 비해서 매우 두껍게 형성되어 있다. 또, 코어기판에는 표면 및 이면에 형성된 빌드업층 간의 도통을 도모하기 위한 배선(구체적으로는 스루홀 도체 등)이 관통되게 형성되어 있다.
그런데, 근래에는 반도체 집적회로 소자의 고속화에 수반하여, 사용되는 신호 주파수가 고주파 대역으로 되어 가고 있다. 이 경우, 코어기판을 관통하는 배선이 큰 인덕턴스로서 기여하여 고주파 신호의 전달 로스나 회로 오동작의 발생으로 이어져서 고속화에 방해가 된다. 이 문제를 해결하기 위해서 다층 배선기판을 코어기판을 가지지 않는 기판으로 하는 것이 제안되어 있다(예를 들면, 특허문헌 1, 2 등 참조). 특허문헌 1, 2에 기재된 다층 배선기판은 비교적 두꺼운 코어기판을 생략함에 의해서 전체의 배선 길이를 짧게 한 것이기 때문에, 고주파 신호의 전달 로스가 저감되어 반도체 집적회로 소자를 고속으로 동작시키는 것이 가능하게 된다.
특허문헌 1의 다층 배선기판은 다음의 수법에 따라서 제조된다. 도 16에 나타낸 바와 같이 우선 유리 에폭시 수지로 이루어지는 지지기판(81)과, 2장의 동박(銅箔)(83a,83b)이 박리 가능한 상태로 가(假)접착되어 이루어지는 박리성 동박(83)을 준비하고, 지지기판(81) 상에 접착 수지층(82)을 개재하여 박리성 동박(83)을 고정한다. 그 후, 도 17에 나타낸 바와 같이 상기 박리성 동박(83) 상에 복수의 수지 절연층(85) 및 복수의 도체층(86)을 교호로 적층하여 다층화하는 적층공정(빌드업 공정)을 실시함에 의해서 적층 구조체(빌드업층)(87)를 얻는다. 또한, 적층 구조체(87)에 있어서 제품 에리어보다도 외측 위치(도 17에서 점선으로 나타내는 위치)에서 절단하여 박리성 동박(83)의 박리 계면{2장의 동박(83a,83b)의 계면(界面)}을 노출시킨다. 그 후, 박리성 동박(83)의 박리 계면에서 박리함에 의해서 지지기판(81)으로부터 적층 구조체(87)가 분리됨으로써 코어를 가지지 않는 박형의 다층 배선기판이 얻어진다.
또, 특허문헌 2의 다층 배선기판의 제조방법으로서는, 도 18에 나타낸 바와 같이 반경화 상태(B-스테이지)의 수지기판(프리 프레그)으로 이루어지는 지지기판 본체(91)와, 동박으로 이루어지는 하지층(下地層)(92)과, 상기 하지층(92)보다도 외형이 큰 동박으로 이루어지는 지지 금속층(93)을 준비하고, 지지기판 본체(91) 상에 하지층(92) 및 지지 금속층(93)을 배치한다. 그리고, 진공 분위기에서 이것들을 가열 가압하여 하지층(92) 및 이 하지층(92)의 외연부분(外緣部分)으로 비어져 나온 지지 금속층(93)을 지지기판 본체(91) 상에 접착함에 의해서 지지기판(94)를 형성한다. 그 후, 도 19에 나타낸 바와 같이 지지기판(94)의 지지 금속층(93) 상에 복수의 수지 절연층(95) 및 복수의 도체층(96)을 교호로 적층하여 다층화하는 적층공정을 실시함에 의해서 적층 구조체(97)를 얻는다. 또한, 적층 구조체(97)에 있어서 제품 에리어보다도 외측 위치(도 19에서 점선으로 나타내는 위치)에서 절단하여 2장의 동박으로 이루어지는 지지 금속층(93)과 하지층(92)의 계면을 노출시킨다. 그 후, 지지 금속층(93)과 하지층(92)의 계면에서 지지기판(94)과 적층 구조체(97)를 분리함으로써 코어를 가지지 않는 박형의 다층 배선기판이 얻어진다.
특허문헌 1 : 일본국 특개 2007-214427호 공보 특허문헌 2 : 일본국 특개 2009-94403호 공보
그런데, 상기한 특허문헌 1에 기재된 다층 배선기판의 제조방법에서는 특수한 부재인 박리성 동박(83)을 사용하고 있다. 이 박리성 동박(83)은 일반적인 동박에 비해서 값이 비싸기 때문에 다층 배선기판의 제조비용이 높아지게 된다. 또, 특허문헌 2에서는 지지기판(94)을 가열 가압하여 2장의 동박으로 이루어지는 하지층(92)과 지지 금속층(93)을 수지기판인 지지기판 본체(91) 상에 접착 고정할 필요가 있다. 이와 같이 지지기판(94)을 준비하기 위해서 가열 가압공정이 별도로 필요하게 되므로 제조비용이 높아지게 된다.
또한, 특허문헌 2에서는, 도 18에 나타낸 바와 같이 상측에 배치되는 지지 금속층(93)은 하지층(92)보다도 외형이 크게 되어 있다. 그리고, 지지 금속층(93)의 외연부분을 지지기판 본체(91) 상에 눌러 붙임에 의해서 지지 금속층(93)과 하지층(92)을 지지기판 본체(91) 상에 고정하고 있다. 이들 지지 금속층(93)과 하지층(92)은 동박으로 이루어지므로 유동성이 없다. 또, 중앙부분에서는 지지 금속층(93)과 하지층(92)의 2장의 동박이 존재하지만, 외연부분에서는 하지층(92)이 존재하지 않기 때문에 지지 금속층(93)의 1장의 동박만이 존재하고 있다. 따라서, 지지기판(94) 상에 있어서, 2장의 동박이 있는 중앙부분과 1장의 동박만이 있는 외연부분의 사이에는 단차가 생기게 된다. 상기한 적층공정에서는 외연부분에 형성된 얼라인먼트 마크 등을 표시로 하여 위치결정을 하고 있는데, 이 부분에 단차가 있으면 정밀도 좋게 위치결정할 수 없게 된다. 또한, 반경화 상태의 지지기판 본체(91) 상에 지지 금속층(93) 및 하지층(92)을 배치하고 있기 때문에, 지지 금속층(93)의 평탄도를 충분히 확보하는 것이 곤란하게 된다. 따라서, 적층 구조체(97)의 분리 후에 있어서, 노출된 지지 금속층(93)을 패터닝하여 외부단자를 형성할 경우에는, 외부단자의 평탄도가 나빠지게 되어 외부단자의 접속 신뢰성이 악화된다는 문제가 발생한다.
본 발명은 상기한 과제를 감안하여 이루어진 것으로서, 그 목적은 제조비용을 저감할 수 있는 다층 배선기판의 제조방법을 제공하는 것에 있다.
그리고, 상기 과제를 해결하기 위한 수단(수단 1)으로서는, "복수의 수지 절연층과 복수의 도체층을 교호로 적층하여 다층화한 구조를 가지는 다층 배선기판의 제조방법으로서, 하측 금속박과 상측 금속박으로 이루어지는 2장의 금속박을 서로 직접 겹쳐서, 상기 하측 금속박의 외연부분과 상기 상측 금속박을 표면에 노출되게 지지기재 상에 배치하고, 나중에 상기 수지 절연층이 되는 수지 절연재를 상기 상측 금속박의 표면에 밀착시킴과 동시에 상기 수지 절연재의 외연부분을 상기 지지기재 상에 고정하는 절연층 고정공정과; 복수의 상기 도체층 및 복수의 상기 수지 절연층을 적층하여, 상기 다층 배선기판이 되는 배선 적층부를 상기 상측 금속박 상에 가지는 적층 구조체를 얻는 적층공정과; 상기 적층공정 후, 상기 배선 적층부와 상기 배선 적층부보다도 외주측에 위치하는 주위부의 경계를 따라서 상기 적층 구조체를 절단하여 상기 주위부를 제거하는 제거공정과; 상기 적층구조체와 상기 지지기재를 상기 2장의 금속박의 계면에서 분리하는 분리공정;을 포함하는 것을 특징으로 하는 다층 배선기판의 제조방법"이 있다.
수단 1에 기재된 발명에 의하면, 특허문헌 1과 같이 특수한 금속박인 박리성 동박을 사용하는 일 없이, 일반적인 금속박인 하측 금속박과 상측 금속박을 사용하여 코어를 가지지 않는 다층 배선기판을 제조할 수 있다. 따라서, 제조비용을 억제할 수 있다. 또, 본 발명의 하측 금속박은 상측 금속박보다도 외형이 크게 되어 있으며, 절연층 고정공정에서는 하측 금속박의 외연부분과 상측 금속박이 표면에 노출되도록 각 금속박을 지지기재 상에 배치하고 있다. 그리고, 수지 절연층이 되는 수지 절연재가 상측 금속박의 표면에 밀착되고, 수지 절연재의 외연부분이 지지기재 상에 고정된다. 이와 같이 하면, 수지 절연층을 형성하기 위한 공정을 이용하여 금속박을 지지기재 상에 고정할 수 있기 때문에, 특허문헌 2의 제조방법과 같이 지지 금속층을 지지기판 본체 상에 고정하기 위한 전용 공정을 형성할 필요가 없다. 이 결과, 다층 배선기판의 제조비용을 저감할 수 있다. 또한, 절연층 고정공정에 있어서, 유동성이 있는 수지 절연재로 상측 금속박을 눌러 붙이면서 수지 절연재의 외연부분을 지지기재 상에 고정하고 있기 때문에, 그 표면에는 단차가 거의 형성되는 일이 없어 적층공정에 있어서의 위치결정을 정확하게 할 수 있다.
다층 배선기판의 제조방법에서는, 하측 금속박을 지지기재의 표면 측에 가지는 금속박 부착 지지기재와, 상측 금속박을 수지 절연재의 표면 측에 가지는 금속박 부착 수지 절연재를 준비하는 준비공정과; 금속박 부착 수지 절연재에 있어서의 상측 금속박의 외연부분을 제거하는 금속박 제거공정;을 더 포함하는 것이 바람직하다. 금속박 부착 지지기재나 금속박 부착 수지 절연재로서는 특별한 재료가 아닌 다층 배선기판의 제조공정에서 일반적으로 사용되는 범용적인 재료를 사용할 수 있다. 또한, 상기 준비공정에서 준비되는 수지 절연재는 다층 배선기판의 일방의 주면 측에서 노출되는 최외층의 수지 절연층이 되는 절연재이다.
절연층 고정공정에서는, 금속박 부착 수지 절연재의 상측 금속박을 금속박 부착 지지기재의 하측 금속박에 접촉시킴과 동시에 상측 금속박의 외연부분의 제거에 의해서 노출되는 수지 절연재의 외연부분을 금속박 부착 지지기재의 하측 금속박에 밀착시킴에 의해서, 수지 절연층을 금속박 부착 지지기재 상에 고정하여도 좋다. 이 경우, 상측 금속박과 하측 금속박끼리가 접촉하는 부분은 밀착되지 않고, 수지 절연재의 외연부분이 금속박 부착 지지기재의 하측 금속박에 밀착되어 있다. 그리고, 적층공정에 있어서, 복수의 도체층 및 복수의 수지 절연층을 적층하여 적층 구조체를 형성하고, 제거공정에 있어서, 다층 배선기판이 되는 배선 적층부와 이 배선 적층부보다도 외주측에 위치하는 주위부의 경계를 따라서 적층 구조체를 절단함에 의해서, 수지 절연재의 외연부분과 금속박 부착 지지기재의 하측 금속박이 밀착되어 있는 주위부를 제거한다. 이 결과, 상측 금속박과 하측 금속박이 접촉하는 부분(2장의 금속박의 계면)에서 적층 구조체와 금속박 부착 지지기재가 분리 가능하게 되며, 분리공정에서는 이들 금속박의 계면에서 적층 구조체가 금속박 부착 지지기재로부터 분리된다.
준비공정에 있어서, 수지 절연층과 거의 같은 열팽창 계수의 재료를 사용하여 지지기재를 형성하는 것이 바람직하다. 이 경우, 적층공정에 있어서, 적층되는 수지 절연층과 지지기재의 사이에서 열응력이 집중되기 어렵게 된다. 따라서, 금속박이 주름진다고 하는 문제를 회피할 수 있다. 또한, '거의 같은 열팽창 계수'라는 것은 지지기재의 열팽창 계수와 수지 절연층의 열팽창 계수의 차이가 ±5ppm/℃ 이내인 것을 의미한다.
또, 상기 과제를 해결하기 위한 다른 수단(수단 2)으로서는, "복수의 수지 절연층과 복수의 도체층을 교호로 적층하여 다층화한 구조를 가지는 다층 배선기판의 제조방법으로서, 1장의 금속박이 지지기재 상에 배치되고, 상기 수지 절연층이 되는 수지 절연재를 상기 금속박의 표면에 밀착시킴과 동시에 상기 수지 절연재의 외연부분을 상기 지지기재의 표면에 밀착 고정하는 절연층 고정공정과; 복수의 도체층 및 복수의 수지 절연층을 적층하여, 상기 다층 배선기판이 되는 배선 적층부를 상기 금속박 상에 가지는 적층 구조체를 얻는 적층공정과; 상기 적층공정 후, 상기 배선 적층부와 상기 배선 적층부보다도 외주측에 위치하는 주위부의 경계를 따라서 상기 적층 구조체를 절단하여 상기 주위부를 제거하는 제거공정과; 상기 적층 구조체와 상기 지지기재를 상기 금속박의 표면에서 분리하는 분리공정;을 포함하는 것을 특징으로 하는 다층 배선기판의 제조방법"이 있다.
수단 2에 기재된 발명에 의하면, 종래 기술과 같이 특수한 동박인 박리성 동박을 사용하는 일 없이, 1장의 금속박을 사용하여 코어를 가지지 않는 다층 배선기판을 제조할 수 있다. 이 경우, 재료비용을 억제할 수 있어 다층 배선기판의 제조비용을 저감할 수 있다.
금속박은 동박이며, 분리공정 후에 배선 적층부의 표면에 노출되는 동박을 패터닝하여 외부단자를 형성하는 단자형성공정을 더 포함하는 것이 바람직하다. 이와 같이 하면, 적층 구조체와 지지기재를 분리하기 위해서 이용한 동박이 다층 배선기판의 외부단자가 되기 때문에, 외부단자를 별도의 동박 또는 구리 도금에 의해서 형성하는 경우에 비해서 제조비용을 억제할 수 있다.
또, 수단 1에 기재된 발명과 같이, 절연층 고정공정에 있어서, 하측 금속박과 상측 금속박으로 이루어지는 2장의 동박을 서로 직접 겹쳐서 지지기재 상에 배치하는 경우에서는, 하측 금속박의 동박이 상측 금속박의 동박보다도 외형이 크게 되어 있어, 상측 금속박의 동박이 하측 금속박의 동박의 외연부분으로 비어져 나오지 않도록 되어 있다. 이 경우, 수지 절연재를 상측 금속박의 표면에 밀착시키면서 상측 금속박을 눌러 붙이더라도 상기 상측 금속박의 평탄도를 충분히 확보할 수 있다. 따라서, 단자형성공정에 있어서, 배선 적층부의 표면에 노출되는 상측 금속박의 동박을 패터닝함에 의해서 평탄도가 높은 외부단자를 형성할 수 있어, 외부단자의 접속 신뢰성을 충분히 확보할 수 있다.
단자형성공정에서 형성되는 외부단자로서는 IC칩이나 칩 콘덴서 등을 접속하는 접속단자, 마더보드(마더기판)를 접속하는 접속단자를 들 수 있다.
다층 배선기판의 제조공정에서는, 수지 절연재가 밀착되는 금속박의 표면을 거칠게 하는 표면조화(表面粗化)공정을 더 포함하고 있어도 좋다. 이와 같이 하면, 나중에 수지 절연층이 되는 수지 절연재가 금속박에 확실하게 밀착되기 때문에, 적층공정에 있어서, 복수의 도체층 및 복수의 수지 절연층을 확실하게 적층할 수 있다.
다층 배선기판을 구성하는 복수의 수지 절연층은 절연성, 내열성, 내습성 등을 고려하여 적절히 선택할 수 있다. 각 수지 절연층을 형성하기 위한 고분자 재료의 최적한 예로서는 에폭시 수지, 페놀 수지, 우레탄 수지, 실리콘 수지, 폴리이미드 수지 등의 열경화성 수지, 폴리카보네이트 수지, 아크릴 수지, 폴리아세탈 수지, 폴리프로필렌 수지 등의 열가소성 수지 등을 들 수 있다. 또, 수지 절연층에 포함되는 필러로서는 실리카, 티타니아, 알루미나 등의 무기 산화물로 이루어지는 필러를 들 수 있다. 특히, 실리카 필러는 유전율이 낮고 선팽창율이 낮기 때문에, 수지 절연층에 실리카 필러를 첨가하면 다층 배선기판의 품질을 더 높일 수 있다.
지지기재로서는 완전 경화된 수지재료로 이루어지는 수지판을 사용하여도 좋고, 금속재료로 이루어지는 금속판을 사용하여도 좋다. 또한, 지지기재를 형성하기 위한 수지재료나 금속재료로서는 저렴하면서 비교적 단단한 재료를 사용하면 좋다. 다만, 제거공정에서 적층 구조체를 지지기판과 함께 절단할 경우에는 절단이 용이한 수지기판을 지지기판으로서 사용하는 것이 바람직하다.
도 1은 본 실시형태에 있어서의 다층 배선기판의 개략 구성을 나타내는 확대 단면도
도 2는 다층 배선기판의 제조방법을 나타내는 설명도
도 3은 다층 배선기판의 제조방법을 나타내는 설명도
도 4는 다층 배선기판의 제조방법을 나타내는 설명도
도 5는 다층 배선기판의 제조방법을 나타내는 설명도
도 6은 다층 배선기판의 제조방법을 나타내는 설명도
도 7은 다층 배선기판의 제조방법을 나타내는 설명도
도 8은 다층 배선기판의 제조방법을 나타내는 설명도
도 9는 다층 배선기판의 제조방법을 나타내는 설명도
도 10은 다층 배선기판의 제조방법을 나타내는 설명도
도 11은 다층 배선기판의 제조방법을 나타내는 설명도
도 12는 다층 배선기판의 제조방법을 나타내는 설명도
도 13은 다층 배선기판의 제조방법을 나타내는 설명도
도 14는 다층 배선기판의 제조방법을 나타내는 설명도
도 15는 다층 배선기판의 제조방법을 나타내는 설명도
도 16은 종래 기술의 다층 배선기판의 제조방법을 나타내는 설명도
도 17은 종래 기술의 다층 배선기판의 제조방법을 나타내는 설명도
도 18은 종래 기술의 다층 배선기판의 제조방법을 나타내는 설명도
도 19는 종래 기술의 다층 배선기판의 제조방법을 나타내는 설명도
이하, 본 발명을 구체화한 일 실시형태를 도면에 의거하여 상세하게 설명한다. 도 1은 본 실시형태의 다층 배선기판(10)의 개략 구성을 나타내는 확대 단면도이다.
도 1에 나타낸 바와 같이 다층 배선기판(10)은 코어기판을 포함하지 않고 형성된 코어리스 배선기판으로서, 같은 수지 절연재료를 주체로 한 4층의 수지 절연층(21,22,23,24)과 구리로 이루어지는 도체층(26)을 교호로 적층하여 다층화한 배선 적층부(30)을 가지고 있다. 각 수지 절연층(21?24)은 광경화성을 부여하지 않은 수지절연재료, 구체적으로는 열경화성 에폭시 수지의 경화물을 주체로 한 빌드업재를 사용하여 형성되어 있다. 다층 배선기판(10)에 있어서, 배선 적층부(30)의 상면(31) 측에는 복수의 접속단자(41)가 배치되어 있다.
본 실시형태에 있어서, 복수의 접속단자(41)는 접속대상이 IC칩인 IC칩 접속단자이며, 배선 적층부(30)의 상면(31) 측에 어레이 형상으로 배치되어 있다. 한편, 배선 적층부(30)의 하면(32) 측에는 접속대상이 마더보드(마더기판)인 LGA(land grid array)용의 복수의 마더기판 접속단자(45)가 어레이 형상으로 배치되어 있다. 이들 마더기판 접속단자(45)는 상면(31) 측의 IC칩 접속단자(41)보다도 면적이 큰 접속단자이다.
수지 절연층(21,22,23)에는 각각 비아 홀(33) 및 필드 비아 도체(34)가 형성되어 있다. 각 필드 비아 도체(34)는 모두 동일한 방향으로{도 1에서는 하면(32) 측에서 상면(31) 측으로} 향하여 감에 따라서 그 지름이 확대되는 형상을 가지며, 각 도체층(26), IC칩 접속단자(41) 및 마더기판 접속단자(45)를 서로 전기적으로 접속하고 있다.
배선 적층부(30)의 상면(31) 측에 있어서, 최외층에 노출되는 제 4 층의 수지 절연층(24)에는 복수의 개구부(35)가 형성되어 있다. 개구부(35) 내에는 상면의 높이가 수지 절연층(24)의 표면보다도 낮게 되는 상태로 IC칩 접속단자(41)가 배치되어 있으며, IC칩 접속단자(41)의 표면측 외주부가 수지 절연층(24) 내에 매립되어 있다. IC칩 접속단자(41)는 구리층을 주체로 하여 구성되어 있다. 또한, IC칩 접속단자(41)는 주체를 이루는 구리층의 상면만을 구리 이외의 도금층(46)(구체적으로는 니켈-금 도금층)으로 덮은 구조를 가지고 있다.
배선 적층부(30)의 하면(32) 측에 있어서, 수지 절연층(21)의 표면은 솔더 레지스트(37)에 의해서 거의 전체적으로 덮여져 있으며, 상기 솔더 레지스트(37)에는 마더기판 접속단자(45)를 노출시키는 개구부(38)가 형성되어 있다. 본 실시형태에서는, 개구부(38)는 마더기판 접속단자(45)보다도 작게 되어 있으며, 따라서 마더기판 접속단자(45)의 표면측 외주부가 솔더 레지스트(37) 내에 매립되어 있다. 마더기판 접속단자(45)는 구리층을 주체로 하여 구성되어 있다. 또한, 마더기판 접속단자(45)는 주체를 이루는 구리층의 하면만을 구리 이외의 도금층(48)(구체적으로는 니켈-금 도금층)으로 덮은 구조를 가지고 있다.
상기 구성의 다층 배선기판(10)은 예를 들면 다음의 순서로 제작된다.
우선 준비공정에서는, 도 2에 나타낸 바와 같이 하측 금속박으로서의 동박(51)을 지지기판(지지기재)(52)의 표면 측에 가지는 동박 부착 지지기판(금속박 부착 지지기재)(53)을 준비한다. 또한, 상측 금속박으로서의 동박(54)을 수지 절연재(55)의 표면 측에 가지는 동박 부착 빌드업재(금속박 부착 수지 절연재)(56)를 준비한다. 지지기판(52)은 예를 들면 완전 경화된 수지재료로 이루어지는 수지기판으로서, 배선 적층부(30)의 수지 절연층(21?24)의 열팽창 계수(30ppm/℃)와 거의 같은 열팽창 계수(27ppm/℃)의 재료를 사용하여 형성되어 있다. 동박 부착 빌드업재(56)의 수지 절연재(55)는 시트 형상의 에폭시 수지로 이루어지며, 나중에 수지 절연층(21)이 되는 미(未)경화 상태의 절연재이다.
본 발명에 있어서, "열팽창 계수"란 두께방향(Z방향)에 대해서 수직한 방향(XY방향)의 열팽창 계수인 것을 의미하며, 0℃?100℃ 사이의 TMA(열기계 분석장치)에 의해서 측정한 값을 말한다. "TMA"란 열기계적 분석을 말하며, 예를 들면 JPCA-BU01에 규정되는 것을 말한다.
그리고, 금속박 제거공정에 있어서, 동박 부착 빌드업재(56)에 있어서의 동박(54)의 외연부분을 제거한다(도 3 및 도 4 참조). 구체적으로는, 동박 부착 빌드업재(56)의 동박(54) 표면에 에칭 레지스트 형성용의 드라이 필름을 적층하고, 이 드라이 필름에 대해서 노광 및 현상을 실시함에 의해서 동박(54) 표면의 중앙부분을 덮는 에칭 레지스트를 형성한다. 그 후, 에칭을 실시하여 동박(54)의 외연부분을 제거하고, 필요없게 된 에칭 레지스트를 동박(54)의 표면에서 박리한다. 이 결과, 동박 부착 빌드업재(56)의 표면에 있어서, 그 중앙부분에 사각형상의 패턴으로 동박(54)이 남게 되고, 동박(54)의 외연부분의 제거에 의해서 수지 절연재(55)의 외연부분이 노출되게 된다(도 4 참조). 또한, 금속박 제거공정 후에 있어서, 동박 부착 빌드업재(56)의 동박(54)은 동박 부착 지지기판(53)의 동박(51)보다도 외형이 작아지게 된다.
계속해서, 절연층 고정공정에서는 동박 부착 빌드업재(56)의 동박(54)을 동박 부착 지지기판(53)의 동박(51)에 접촉시킴과 동시에 동박 부착 빌드업재(56)의 외연부분에서 노출되는 수지 절연재(55)를 동박 부착 지지기판(53)의 동박(51)에 밀착시킨다. 이것에 의해서, 수지 절연층(21)이 되는 수지 절연재(55)가 동박 부착 지지기판(53) 상에 고정된다(도 5 참조). 또한, 여기서는, 동박 부착 지지기판(53)의 표면에 있어서, 하측의 동박(51)의 외연부분과 상측의 동박(54)이 노출되게 되는데, 그 표면이 수지 절연층(21)에 의해서 덮여진 상태로 되어 있다.
그리고, 도 6에 나타낸 바와 같이, 예를 들면 엑시머 레이저나 UV 레이저나 C02 레이저 등을 사용하여 레이저 가공을 실시함에 의해서 수지 절연층(21)의 소정 위치에 비아 홀(33)을 형성한다. 그 다음에, 과망간산칼륨 용액 등의 에칭액을 사용하여 각 비아 홀(33) 내의 스미어를 제거하는 디스미어(desmear) 공정을 실시한다. 또한, 디스미어 공정으로서는 에칭액을 사용하는 처리 이외에, 예를 들면 02플라즈마에 의한 플라즈마 애싱의 처리를 실시하여도 좋다.
디스미어 공정 후, 종래의 공지 수법에 따라서 무전해 구리 도금 및 전해 구리 도금을 실시함에 의해서 각 비아 홀(33) 내에 필드 비아 도체(34)를 형성한다. 또한, 종래의 공지 수법(예를 들면, 세미 애디티브법)에 따라서 에칭을 실시함에 의해서 수지 절연층(21) 상에 도체층(26)을 패턴 형성한다(도 7 참조).
또, 제 2 층?제 4 층의 수지 절연층(22?24) 및 도체층(26)에 대해서도 상기한 제 1 층의 수지 절연층(21) 및 도체층(26)과 같은 수법에 따라서 형성하여 수지 절연층(21) 상에 적층하여 간다(적층공정). 이상의 공정에 의해서 동박 부착 지지기판(53) 상에 동박(54), 수지 절연층(21?24) 및 도체층(26)을 적층한 적층 구조체(60)를 형성한다(도 8 참조). 또한, 적층 구조체(60)에 있어서 동박(54) 상에 위치하는 영역이 다층 배선기판(10)의 배선 적층부(30)가 되는 부분이다. 또, 제 4 층의 수지 절연층(24)과 제 3 층의 수지 절연층(23)의 사이에 형성되는 도체층(26)의 일부가 IC칩 접속단자(41)가 된다.
그리고, 도 9에 나타낸 바와 같이 최외층의 수지 절연층(24)에 대해서 레이저 구멍가공을 실시함에 의해서 복수의 개구부(35)를 형성하여 IC칩 접속단자(41)의 상면을 노출시킨다. 그 다음에, 과망간산칼륨 용액이나 02플라즈마 등에 의해서 각 개구부(35) 내의 스미어를 제거하는 디스미어 공정을 실시한다.
디스미어 공정 후, 적층 구조체(60)를 다이싱 장치(도시생략)로 절단하여 배선 적층부(30)의 주위 영역을 제거한다(제거공정). 이 때, 도 9에 나타낸 바와 같이 배선 적층부(30)와 이 배선 적층부(30)보다도 외주측에 위치하는 주위부(61)의 경계(도 9에서 화살표로 나타내는 경계)에 있어서, 적층 구조체(60)의 하측에 있는 동박 부착 지지기판(53)과 함께 절단한다. 이 절단에 의해서 수지 절연층(21)에 의해서 밀봉되어 있던 동박(54)의 외연부가 노출된 상태로 된다. 즉, 주위부(61)의 제거에 의해서 동박 부착 지지기판(53)의 동박(51)과 수지 절연층(21)의 밀착부분이 없어지게 된다. 이 결과, 배선 적층부(30)와 지지기판(52)이 2장의 동박(51,54)만을 통해서 접촉한 상태가 된다.
그리고, 도 10에 나타낸 바와 같이 2장의 동박(51,54)의 계면에서 분리함에 의해서 적층 구조체(60)에서 동박 부착 지지기판(53)을 제거하여 배선 적층부(30){수지 절연층(21)}의 하면 상에 있는 동박(54)을 노출시킨다(분리공정). 그 후, 적층 구조체(60)에 있어서의 동박(54)을 서브 트랙티브법에 의해서 패터닝한다(단자형성공정). 구체적으로는, 배선 적층부(30)의 상면(31) 및 동박(54)의 표면(하면) 상에 드라이 필름을 적층하고, 이 드라이 필름에 대해서 노광 및 현상을 실시한다. 이것에 의해서, 배선 적층부(30)의 상면(31)에 그 전면을 덮도록 에칭 레지스트를 형성함과 아울러, 동박(54)의 표면(하면)에 마더기판 접속단자(45)에 대응하는 소정 패턴의 에칭 레지스트를 형성한다. 이 상태에서, 적층 구조체(6)의 동박(54)에 대해서 에칭에 의한 패터닝을 실시함에 의해서, 수지 절연층(21) 상에 마더기판 접속단자(45)(외부단자)를 형성한다. 그리고, 배선 적층부(30)의 상면(31) 및 동박(54)의 표면(하면)에 형성되어 있는 에칭 레지스트를 박리하여 제거한다(도 11 참조).
그 다음에, 수지 절연층(21) 상에 감광성 에폭시 수지를 도포하여 경화시킴에 의해서 솔더 레지스트(37)를 형성한다. 그 후, 소정의 마스크를 배치한 상태에서 노광 및 현상을 실시하여 솔더 레지스트(37)에 개구부(38)를 패터닝한다.
그 후, 개구부(35)에서 노출되어 있는 IC칩 접속단자(41)의 표면(상면) 및 개구부(38)에서 노출되어 있는 마더기판 접속단자(45)의 표면(하면)에 대해서 무전해 니켈 도금, 무전해 금 도금을 순차적으로 실시함에 의해서 니켈-금 도금층(46,48)을 형성한다. 이상의 공정을 거침으로써 도 1의 다층 배선기판(10)이 제조된다.
따라서, 본 실시형태에 의하면 이하의 효과를 얻을 수 있다.
(1) 본 실시형태에서는, 특허문헌 1과 같이 특수한 금속박인 박리성 동박(83)을 사용하는 일 없이, 동박 부착 지지기판(53)이나 동박 부착 빌드업재(56)를 사용하여 코어를 가지지 않는 다층 배선기판(10)을 제조할 수 있다. 동박 부착 지지기판(53)이나 동박 부착 빌드업재(56)로서는 특별한 재료가 아닌 다층 배선기판의 제조공정에서 일반적으로 사용되는 범용적인 재료를 사용할 수 있다. 따라서, 종래 기술에 비해서 재료비용을 억제할 수 있다.
(2) 본 실시형태에서는, 절연층 고정공정에 있어서, 동박 부착 빌드업재(56)의 동박(54)을 동박 부착 지지기판(53)의 동박(51)에 접촉시킴과 동시에 동박(54)의 외연부분의 제거에 의해서 노출되는 수지 절연재(55)의 외연부분을 동박 부착 지지기판(53)의 동박(51)에 밀착시킴에 의해서, 수지 절연층(21)을 동박 부착 지지기판(53) 상에 고정하고 있다. 이와 같이 하면, 수지 절연층(21)을 형성하기 위한 공정을 이용하여 동박(54)을 동박 부착 지지기판(53) 상에 고정할 수 있기 때문에, 특허문헌 2와 같이 지지 금속층(93)을 지지기판 본체(91) 상에 고정하기 위한 전용공정(도 18 참조)을 형성할 필요가 없다. 이 결과, 다층 배선기판(10)의 제조비용을 저감할 수 있다. 또한, 절연층 고정공정에 있어서, 유동성이 있는 미경화 상태의 수지 절연재(55)로 동박(54)을 눌러 붙이면서 수지 절연재(55)의 외연부분을 동박 부착 지지기판(53) 상에 고정하고 있기 때문에, 그 표면에는 단차가 거의 형성되는 일이 없어 적층공정에 있어서의 위치결정을 정확하게 할 수 있다.
(3) 본 실시형태에서는 수지 절연층(21?24)과 같은 열팽창 계수의 재료를 사용하여 지지기판(52)을 형성하고 있다. 이 경우, 적층공정에 있어서, 적층되는 수지 절연층(21?24)과 지지기판(52)의 사이에서 열응력이 집중되기 어렵게 된다. 따라서, 동박(51,54)이 주름진다고 하는 문제를 회피할 수 있다.
(4) 본 실시형태에서는, 단자형성공정에 있어서, 적층 구조체(60)와 동박 부착 지지기판(53)을 분리하기 위해서 이용한 동박(54)을 패터닝하여 마더기판 접속단자(45)를 형성하고 있다. 이와 같이 하면, 마더기판 접속단자(45)를 별도의 동박 또는 구리 도금에 의해서 형성하는 경우에 비해서 다층 배선기판(10)의 제조비용을 억제할 수 있다.
(5) 본 실시형태에서는 하측의 동박(51)이 상측의 동박(54)보다도 외형이 크게 되어 있어, 절연층 고정공정에 있어서, 상측의 동박(54)이 하측의 동박(51)의 외연부분으로 비어져 나오지 않도록 동박 부착 지지기판(53) 상에 배치되어 있다. 이 경우, 동박 부착 빌드업재(56)의 수지 절연재(55)를 상측에서 눌러 붙이더라도 상측의 동박(54)의 평탄도를 충분히 확보할 수 있다. 따라서, 단자형성공정에 있어서, 배선 적층부(30)의 표면에 노출되는 동박(54)을 패터닝함에 의해서 평탄도가 높은 마더기판 접속단자(45)를 형성할 수 있어, 마더기판 접속단자(45)의 접속 신뢰성을 충분히 확보할 수 있다.
또한, 본 발명의 실시형태는 다음과 같이 변경하여도 좋다.
◎ 상기한 실시형태에서는 동박 부착 지지기판(53) 및 동박 부착 빌드업재(56)를 사용하여 다층 배선기판(10)을 제조하였으나, 이것에 한정되는 것은 아니다. 구체적으로는, 준비공정에 있어서, 도 12에 나타낸 바와 같이 동박이 없는 지지기판(70)과, 하측 금속박 및 상측 금속박으로서의 2장의 동박(71,72)과, 동박이 없는 수지 절연재(빌드업재)(73)를 준비한다. 지지기판(70)은 완전 경화된 수지재료로 이루어진다. 또, 수지 절연재(73)는 나중에 수지 절연층(21)이 되는 미경화 상태의 절연재이다. 또한, 하측 금속박으로서의 동박(71)은 상측 금속박으로서의 동박(72)보다도 외형이 큰 동박이다.
그리고, 절연층 고정공정에 있어서, 도 13에 나타낸 바와 같이 2장의 동박(71,72)을 서로 직접 겹쳐서, 하측의 동박(71)의 외연부분과 상측의 동박(72)을 표면에 노출되게 지지기판(70) 상에 배치한다. 그 후, 수지 절연재(73)를 동박(72)의 표면 및 동박(71)의 외연부분의 표면에 밀착시킴과 동시에 수지 절연재(73)의 외연부분을 지지기판(70) 상에 밀착시킨다. 이것에 의해서, 수지 절연층(21)이 되는 수지 절연재(73)가 지지기판(70) 상에 고정된다. 이후는 상기한 실시형태와 같은 제조공정(적층공정, 제거공정, 분리공정, 단자형성공정 등)을 실시한다. 그 결과, 도 1에 나타내는 다층 배선기판(10)이 제조된다. 이와 같이 하여도 특허문헌 1과 같이 특수한 금속박인 박리성 동박(83)을 사용하는 일 없이, 일반적인 금속박인 2장의 동박(71,72)을 사용하여 다층 배선기판(10)을 제조할 수 있기 때문에, 다층 배선기판(10)의 제조비용을 억제할 수 있다. 또, 하측의 동박(71)은 상측의 동박(72)보다도 외형이 크게 되어 있으며, 상측의 동박(72)이 하측의 동박(71)의 외연부분으로 비어져 나오지 않도록 각 동박(71,72)이 지지기판(70) 상에 배치되어 있다. 이 경우, 수지 절연재(73)를 상측의 동박(72)의 표면에 밀착시키면서 동박(72)을 눌러 붙이더라도 상기 동박(72)의 평탄도를 충분히 확보할 수 있다. 따라서, 단자형성공정에 있어서, 상기 동박(72)을 패터닝함에 의해서 평탄도가 높은 마더기판 접속단자(45)를 형성할 수 있어, 마더기판 접속단자(45)의 접속 신뢰성을 충분히 확보할 수 있다.
상기한 절연층 고정공정에 있어서, 하측의 동박(71)과 지지기판(70)의 사이에 접착층으로서 기능하는 하지(下地) 수지 절연층을 개재시켜도 좋다. 이와 같이 하면, 동박(71)의 하면 전체를 지지기판(70) 측에 접착 고정할 수 있기 때문에, 분리공정에 있어서, 각 동박(71,72)의 계면에서의 분리를 확실하게 할 수 있다.
또, 상기한 제조공정에 있어서, 수지 절연재(73)가 밀착되는 동박(72)의 표면을 거칠게 하는 표면조화(表面粗化)공정을 더 포함하고 있어도 좋다. 이와 같이 하면, 나중에 수지 절연층(21)이 되는 수지 절연재(73)가 동박(72)에 확실하게 밀착되기 때문에, 적층공정에 있어서 복수의 도체층(26) 및 복수의 수지 절연층(21?24)을 확실하게 적층할 수 있다.
◎ 상기한 실시형태에서는 2장의 동박{(51,54),(71,72)}을 지지기판{(52),(70)} 상에 배치하여 다층 배선기판(10)을 제조하였으나 이것에 한정되는 것이 아니며, 1장의 동박을 사용하여 다층 배선기판(10)을 제조하여도 좋다. 그 구체적인 제조방법을 설명한다. 우선 준비공정에 있어서, 도 14에 나타낸 바와 같이 동박이 없는 지지기판(70)과, 금속박으로서의 1장의 동박(74)과, 동박이 없는 수지 절연재(73)를 준비한다. 지지기판(70)은 완전 경화된 수지재료로 이루어진다. 또, 수지 절연재(73)는 나중에 수지 절연층(21)이 되는 미경화 상태의 절연재이다. 그리고, 절연층 고정공정에 있어서, 도 15에 나타낸 바와 같이 1장의 동박(74)을 지지기판(70) 상에 배치한 후, 수지 절연재(73)를 동박(74)의 표면에 밀착시킴과 동시에 수지 절연재(73)의 외연부분을 지지기판(70)의 표면에 밀착 고정한다. 그 후, 상기한 실시형태와 마찬가지로 적층공정을 실시하여 지지기판(70)에 있어서의 동박(74) 상에 배선 적층부(30)를 가지는 적층 구조체(60)를 형성한다. 또한, 상기한 실시형태와 마찬가지로 제거공정을 실시함에 의해서, 배선 적층부(30)와 이 배선 적층부(30)보다도 외주측에 위치하는 주위부(61)의 경계에 있어서, 적층 구조체(60)의 하측에 있는 지지기판(70)과 함께 절단하여 주위부(61)를 제거한다. 상기 주위부(61)의 제거에 의해서 지지기판(70)과 수지 절연층(21)의 접착부분이 없어지게 된다. 이 결과, 배선 적층부(30)는 동박(74)을 통해서 지지기판(70)에 접촉한 상태가 된다. 그리고, 분리공정에서는 적층 구조체(60)와 지지기판(70)을 동박(74)의 표면에서 분리한다. 그 후, 상기한 실시형태와 마찬가지로 단자형성공정 등을 실시하여 다층 배선기판(10)을 제조한다. 이와 같이 하여도, 특허문헌 1과 같이 특수한 금속박인 박리성 동박(83)을 사용하는 일 없이 다층 배선기판(10)을 제조할 수 있다.
◎ 상기한 실시형태에서는 마더기판 접속단자(45)가 형성되는 하면(32) 측에서부터 수지 절연층(21?24) 및 도체층(26)을 적층하여 다층 배선기판(10)을 제조하였으나, 이것에 한정되는 것은 아니다. IC칩 접속단자(41)가 형성되는 상면(31) 측에서부터 수지 절연층(21?24) 및 도체층(26)을 적층하여 다층 배선기판을 제조하여도 좋다. 이 경우, 단자형성공정에 있어서, 동박(54)을 패터닝함에 의해서 IC칩 접속단자(41)가 형성된다. 또, 복수의 수지 절연층(21?24)에 형성되는 복수의 도체층(26)은 상면(31) 측에서 하면(32) 측으로 향하여 감에 따라서 그 지름이 확대된 필드 비아 도체(34)에 의해서 서로 접속된다.
◎ 상기한 실시형태에서는 동박(54)을 패터닝함에 의해서 마더기판 접속단자(45)를 형성하였으나, 이것에 한정되는 것은 아니다. 예를 들면, 적층공정에 있어서, 제 1 층의 수지 절연층(21)과 제 2 층의 수지 절연층(22)의 사이에 형성되는 도체층(26)의 일부로서 외부단자를 미리 패턴 형성하여 둔다. 그리고, 분리공정 후, 배선 적층부(30)의 하면에 노출되는 동박(54)을 에칭에 의해서 완전히 제거한다. 그 후, 수지 절연층(21)에 대해서 레이저 구멍가공을 실시함에 의해서 외부단자를 노출시키는 개구부를 형성한다. 이와 같이 하여도 코어를 가지지 않는 다층 배선기판을 제조할 수 있다.
다음은 상기한 실시형태에 의해서 파악되는 기술적 사상을 이하에 열거한다.
(1) 복수의 수지 절연층과 복수의 도체층을 교호로 적층하여 다층화한 구조를 가지는 다층 배선기판의 제조방법으로서, 서로 미접착 상태의 하측 금속박과 상측 금속박으로 이루어지는 2장의 금속박을 서로 직접 겹쳐서, 상기 하측 금속박의 외연부분과 상기 상측 금속박을 표면에 노출되게 지지기재 상에 배치하고, 나중에 상기 수지 절연층이 되는 미경화 상태의 수지 절연재를 상기 상측 금속박의 표면 및 하측 금속박의 표면에 밀착시킴과 동시에 상기 수지 절연재의 외연부분을 상기 지지기재 상에 고정하는 절연층 고정공정과; 복수의 상기 도체층 및 복수의 상기 수지 절연층을 적층하여, 상기 다층 배선기판이 되는 배선 적층부를 상기 상측 금속박 상에 가지는 적층 구조체를 얻는 적층공정과; 상기 적층공정 후, 상기 배선 적층부와 상기 배선 적층부보다도 외주측에 위치하는 주위부의 경계를 따라서 상기 적층 구조체를 상기 지지기재와 함께 절단하여 상기 주위부를 제거하는 제거공정과; 상기 배선 적층체와 상기 지지기재를 상기 2장의 금속박의 계면에서 분리하는 분리공정;을 포함하는 것을 특징으로 하는 다층 배선기판의 제조방법.
(2) 기술적 사상 (1)에 있어서, 상기 수지 절연재가 밀착되는 금속박의 표면을 거칠게 하는 표면조화공정을 더 포함하는 것을 특징으로 하는 다층 배선기판의 제조방법.
(3) 기술적 사상 (1) 또는 (2)에 있어서, 상기 준비공정에서 준비되는 수지 절연재는, 상기 다층 배선기판의 일방의 주면 측에서 노출되는 최외층의 수지 절연층이 되는 절연재인 것을 특징으로 하는 다층 배선기판의 제조방법.
(4) 기술적 사상 (1) 내지 (3) 중 어느 하나에 있어서, 상기 지지기재는 완전 경화된 수지재료로 이루어지는 수지판, 또는 금속재료로 이루어지는 금속판인 것을 특징으로 하는 다층 배선기판의 제조방법.
10 - 다층 배선기판 21?24 - 수지 절연층
26 - 도체층 30 - 배선 적층부
45 - 외부단자로서의 마더기판 접속단자
51,71 - 하측 금속박으로서의 동박 52,70 - 지지기재로서의 지지기판
53 - 금속박 부착 지지기재로서의 동박 부착 지지기판
54,72 - 상측 금속박으로서의 동박 55,73 - 수지 절연재
56 - 금속박 부착 수지 절연기재로서의 동박 부착 빌드업재
60 - 적층 구조체 61 - 주위부(周圍部)
74 - 금속박으로서의 동박

Claims (5)

  1. 복수의 수지 절연층과 복수의 도체층을 교호로 적층하여 다층화한 구조를 가지는 다층 배선기판의 제조방법으로서,
    하측 금속박과 상측 금속박으로 이루어지는 2장의 금속박을 서로 직접 겹쳐서, 상기 하측 금속박의 외연부분과 상기 상측 금속박을 표면에 노출되게 지지기재 상에 배치하고, 나중에 상기 수지 절연층이 되는 수지 절연재를 상기 상측 금속박의 표면에 밀착시킴과 동시에 상기 수지 절연재의 외연부분을 상기 지지기재 상에 고정하는 절연층 고정공정과;
    복수의 상기 도체층 및 복수의 상기 수지 절연층을 적층하여, 상기 다층 배선기판이 되는 배선 적층부를 상기 상측 금속박 상에 가지는 적층 구조체를 얻는 적층공정과;
    상기 적층공정 후, 상기 배선 적층부와 상기 배선 적층부보다도 외주측에 위치하는 주위부의 경계를 따라서 상기 적층 구조체를 절단하여 상기 주위부를 제거하는 제거공정과;
    상기 적층 구조체와 상기 지지기재를 상기 2장의 금속박의 계면에서 분리하는 분리공정;을 포함하는 것을 특징으로 하는 다층 배선기판의 제조방법.
  2. 청구항 1에 있어서,
    상기 하측 금속박을 상기 지지기재의 표면 측에 가지는 금속박 부착 지지기재와, 상기 상측 금속박을 상기 수지 절연재의 표면 측에 가지는 금속박 부착 수지 절연재를 준비하는 준비공정과; 상기 금속박 부착 수지 절연재에 있어서의 상측 금속박의 외연부분을 제거하는 금속박 제거공정;을 더 포함하고,
    상기 절연층 고정공정에서는, 상기 금속박 부착 수지 절연재의 상측 금속박을 상기 금속박 부착 지지기재의 하측 금속박에 접촉시킴과 동시에 상기 상측 금속박의 외연부분의 제거에 의해서 노출되는 상기 수지 절연재의 외연부분을 상기 금속박 부착 지지기재의 하측 금속박에 밀착시킴에 의해서, 상기 수지 절연층을 상기 금속박 부착 지지기재 상에 고정하도록 한 것을 특징으로 하는 다층 배선기판의 제조방법.
  3. 청구항 2에 있어서,
    상기 준비공정에 있어서, 상기 수지 절연층과 거의 같은 열팽창 계수의 재료를 사용하여 상기 지지기재가 형성되는 것을 특징으로 하는 다층 배선기판의 제조방법.
  4. 복수의 수지 절연층과 복수의 도체층을 교호로 적층하여 다층화한 구조를 가지는 다층 배선기판의 제조방법으로서,
    1장의 금속박이 지지기재 상에 배치되고, 상기 수지 절연층이 되는 수지 절연재를 상기 금속박의 표면에 밀착시킴과 동시에 상기 수지 절연재의 외연부분을 상기 지지기재의 표면에 밀착 고정하는 절연층 고정공정과;
    복수의 도체층 및 복수의 수지 절연층을 적층하여, 상기 다층 배선기판이 되는 배선 적층부를 상기 금속박 상에 가지는 적층 구조체를 얻는 적층공정과;
    상기 적층공정 후, 상기 배선 적층부와 상기 배선 적층부보다도 외주측에 위치하는 주위부의 경계를 따라서 상기 적층 구조체를 절단하여 상기 주위부를 제거하는 제거공정과;
    상기 적층 구조체와 상기 지지기재를 상기 금속박의 표면에서 분리하는 분리공정;을 포함하는 것을 특징으로 하는 다층 배선기판의 제조방법.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 금속박은 동박이며, 상기 분리공정 후에 상기 배선 적층부의 표면에 노출되는 상기 동박을 패터닝하여 외부단자를 형성하는 단자형성공정을 더 포함하는 것을 특징으로 하는 다층 배선기판의 제조방법.
KR1020110109853A 2010-10-27 2011-10-26 다층 배선기판의 제조방법 KR101580343B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010240610A JP5606268B2 (ja) 2010-10-27 2010-10-27 多層配線基板の製造方法
JPJP-P-2010-240610 2010-10-27

Publications (2)

Publication Number Publication Date
KR20120044262A true KR20120044262A (ko) 2012-05-07
KR101580343B1 KR101580343B1 (ko) 2015-12-23

Family

ID=45995079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110109853A KR101580343B1 (ko) 2010-10-27 2011-10-26 다층 배선기판의 제조방법

Country Status (4)

Country Link
US (1) US8826526B2 (ko)
JP (1) JP5606268B2 (ko)
KR (1) KR101580343B1 (ko)
TW (1) TWI492688B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5606268B2 (ja) * 2010-10-27 2014-10-15 日本特殊陶業株式会社 多層配線基板の製造方法
JP6063183B2 (ja) * 2012-08-31 2017-01-18 パナソニックＩｐマネジメント株式会社 剥離可能銅箔付き基板及び回路基板の製造方法
JP2014130856A (ja) * 2012-12-28 2014-07-10 Kyocer Slc Technologies Corp 配線基板の製造方法
JP2014154794A (ja) * 2013-02-13 2014-08-25 Ngk Spark Plug Co Ltd 多層配線基板製造用の支持基板、多層配線基板の製造方法
US9147662B1 (en) * 2013-12-20 2015-09-29 Stats Chippac Ltd. Integrated circuit packaging system with fiber-less substrate and method of manufacture thereof
JP2015144150A (ja) * 2014-01-31 2015-08-06 京セラサーキットソリューションズ株式会社 配線基板の製造方法
CN205726710U (zh) 2014-02-07 2016-11-23 株式会社村田制作所 树脂多层基板及元器件模块
TWI543685B (zh) 2014-04-28 2016-07-21 旭德科技股份有限公司 基板結構及其製作方法
CN104540326A (zh) * 2014-12-31 2015-04-22 广州兴森快捷电路科技有限公司 无芯板制造构件以及无芯板制作方法
TWI571994B (zh) * 2015-06-30 2017-02-21 旭德科技股份有限公司 封裝基板及其製作方法
WO2017149811A1 (ja) * 2016-02-29 2017-09-08 三井金属鉱業株式会社 キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法
CN111010797A (zh) * 2018-10-08 2020-04-14 中兴通讯股份有限公司 电路板、设备及过孔形成方法
CN109743840B (zh) * 2018-12-28 2021-05-25 广州兴森快捷电路科技有限公司 无芯基板及其封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214427A (ja) 2006-02-10 2007-08-23 Shinko Electric Ind Co Ltd 配線基板の製造方法
KR20090032836A (ko) * 2007-09-28 2009-04-01 삼성전기주식회사 기판제조방법
JP2009088429A (ja) * 2007-10-03 2009-04-23 Nec Toppan Circuit Solutions Inc 印刷配線板及びその製造方法ならびに半導体装置
JP2009094403A (ja) 2007-10-11 2009-04-30 Shinko Electric Ind Co Ltd 配線基板及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495394B1 (en) * 1999-02-16 2002-12-17 Sumitomo Metal (Smi) Electronics Devices Inc. Chip package and method for manufacturing the same
US6736988B1 (en) * 1999-11-04 2004-05-18 Mitsubishi Gas Chemical Company, Inc. Copper-clad board suitable for making hole with carbon dioxide laser, method of making hole in said copper-clad board and printed wiring board comprising said copper-clad board
JP4186756B2 (ja) * 2003-08-29 2008-11-26 松下電器産業株式会社 回路基板及びその製造方法
TW532050B (en) * 2000-11-09 2003-05-11 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
US6768064B2 (en) * 2001-07-10 2004-07-27 Fujikura Ltd. Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
TWI312166B (en) * 2001-09-28 2009-07-11 Toppan Printing Co Ltd Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board
JP3811680B2 (ja) * 2003-01-29 2006-08-23 富士通株式会社 配線基板の製造方法
EP1601017A4 (en) * 2003-02-26 2009-04-29 Ibiden Co Ltd MULTILAYER PRINTED PCB
CN100589680C (zh) * 2003-11-14 2010-02-10 株式会社村田制作所 导电糊及多层陶瓷基板
JP2005243911A (ja) * 2004-02-26 2005-09-08 Mitsui Mining & Smelting Co Ltd 多層積層配線板
US7543376B2 (en) * 2004-10-20 2009-06-09 Panasonic Corporation Manufacturing method of flexible printed wiring board
JP2006278774A (ja) * 2005-03-29 2006-10-12 Hitachi Cable Ltd 両面配線基板の製造方法、両面配線基板、およびそのベース基板
US7381587B2 (en) * 2006-01-04 2008-06-03 Endicott Interconnect Technologies, Inc. Method of making circuitized substrate
JP2009004664A (ja) * 2007-06-25 2009-01-08 Panasonic Corp 部品内蔵基板の製造方法
JP4994988B2 (ja) * 2007-07-31 2012-08-08 京セラＳｌｃテクノロジー株式会社 配線基板の製造方法
JP5172404B2 (ja) * 2008-03-13 2013-03-27 日本特殊陶業株式会社 多層配線基板の製造方法、及び多層配線基板の中間製品
JP2010004028A (ja) * 2008-05-23 2010-01-07 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、及び半導体装置
JP5328281B2 (ja) * 2008-10-03 2013-10-30 三井金属鉱業株式会社 多層プリント配線板の製造方法及びその方法を用いて得られる多層プリント配線板
JP5606268B2 (ja) * 2010-10-27 2014-10-15 日本特殊陶業株式会社 多層配線基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214427A (ja) 2006-02-10 2007-08-23 Shinko Electric Ind Co Ltd 配線基板の製造方法
KR20090032836A (ko) * 2007-09-28 2009-04-01 삼성전기주식회사 기판제조방법
JP2009088429A (ja) * 2007-10-03 2009-04-23 Nec Toppan Circuit Solutions Inc 印刷配線板及びその製造方法ならびに半導体装置
JP2009094403A (ja) 2007-10-11 2009-04-30 Shinko Electric Ind Co Ltd 配線基板及びその製造方法

Also Published As

Publication number Publication date
US20120102732A1 (en) 2012-05-03
JP2012094682A (ja) 2012-05-17
TW201244578A (en) 2012-11-01
KR101580343B1 (ko) 2015-12-23
US8826526B2 (en) 2014-09-09
TWI492688B (zh) 2015-07-11
JP5606268B2 (ja) 2014-10-15

Similar Documents

Publication Publication Date Title
JP5606268B2 (ja) 多層配線基板の製造方法
KR101375998B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
KR101329896B1 (ko) 다층 배선기판 및 그 제조방법
US8580066B2 (en) Method for manufacturing multilayer wiring substrate
KR101215246B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
KR101281410B1 (ko) 다층 배선기판
JP5587139B2 (ja) 多層配線基板
JP5172404B2 (ja) 多層配線基板の製造方法、及び多層配線基板の中間製品
JP2010103516A (ja) 補強材付き配線基板
US20140036465A1 (en) Packaging substrate, method for manufacturing same, and chip packaging body having same
JP2011199077A (ja) 多層配線基板の製造方法
US20130341073A1 (en) Packaging substrate and method for manufacturing same
JP2009239224A (ja) 多層配線基板
JP5302920B2 (ja) 多層配線基板の製造方法
KR101055462B1 (ko) 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
JP2010080808A (ja) 補強材付き配線基板の製造方法
JP5302927B2 (ja) 多層配線基板の製造方法
KR101055571B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR101044133B1 (ko) 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
JP2004214273A (ja) 片面積層配線基板の製造方法
JPH09260840A (ja) 多層プリント配線板の製造方法
TWI507109B (zh) A supporting substrate for manufacturing a multilayer wiring board, and a method for manufacturing the multilayer wiring board
JP2015211146A (ja) 配線基板の製造方法
KR101109234B1 (ko) 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee