KR20100088897A - 메모리 시스템, 메모리 테스트 시스템 및 이의 테스트 방법 - Google Patents

메모리 시스템, 메모리 테스트 시스템 및 이의 테스트 방법 Download PDF

Info

Publication number
KR20100088897A
KR20100088897A KR1020090008038A KR20090008038A KR20100088897A KR 20100088897 A KR20100088897 A KR 20100088897A KR 1020090008038 A KR1020090008038 A KR 1020090008038A KR 20090008038 A KR20090008038 A KR 20090008038A KR 20100088897 A KR20100088897 A KR 20100088897A
Authority
KR
South Korea
Prior art keywords
signal
optical
memory
test
clock signal
Prior art date
Application number
KR1020090008038A
Other languages
English (en)
Other versions
KR101548176B1 (ko
Inventor
조수행
송기재
서성동
하경호
김성구
김영금
조인성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090008038A priority Critical patent/KR101548176B1/ko
Priority to US12/690,656 priority patent/US8023349B2/en
Priority to TW099102822A priority patent/TWI503830B/zh
Priority to DE102010001421.4A priority patent/DE102010001421B4/de
Priority to CN201010110966.2A priority patent/CN101794625B/zh
Publication of KR20100088897A publication Critical patent/KR20100088897A/ko
Priority to US13/235,162 priority patent/US8750061B2/en
Application granted granted Critical
Publication of KR101548176B1 publication Critical patent/KR101548176B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

메모리 시스템, 메모리 테스트 시스템 및 이의 테스트 방법이 개시된다. 본 발명의 실시예에 따른 메모리 테스트 시스템은 메모리; 상기 메모리를 테스트하기 위한 클럭 신호 및 테스트 신호를 생성하는 테스터; 및 각각 상기 클럭 신호 및 상기 테스트 신호를 광 신호로 변환하여 광 클럭 신호 및 광 테스트 신호로 출력하는 전기-광 신호 변환부, 각각 상기 광 클럭 신호 및 상기 광 테스트 신호를 n개로 분기시키는 광 신호 분기부와, 분기된 광 클럭 신호 및 분기된 광 테스트 신호를 수신하여 상기 메모리에서 사용되는 전기 신호로 변환하는 광-전기 신호 변환부를 포함하는 광분기 모듈을 구비한다.

Description

메모리 시스템, 메모리 테스트 시스템 및 이의 테스트 방법{Memory system, memory test system and method thereof}
본 발명은 반도체 장치에 관한 것으로서, 특히 테스트를 위해 메모리로 인가되는 클럭 신호를 광분기함으로써 신뢰성을 확보하면서도 고속으로 테스트를 수행할 수 있는 메모리 시스템, 메모리 테스트 시스템 및 이의 테스트 방법에 관한 것이다.
메모리 테스트는 테스트에 소요되는 시간과 비용을 줄이는 것이 메모리의 단가를 낮추는 데 있어서 중요하다. 그래서, 테스트 시간 및 비용을 줄이기 위한 다양한 방법들이 연구되고 있다.
메모리를 테스트함에 있어, 동시에 여러 개의 메모리들에 대하여 안정적인 테스트 동작을 수행한다면 테스트에 소요되는 시간 및 비용을 현저히 절감할 수 있을 것이다.
본 발명이 이루고자 하는 기술적 과제는 테스트에 소요되는 시간 및 비용을 줄 일 수 있는 메모리 시스템, 메모리 테스트 시스템 및 이의 테스트 방법을 제공하는 것에 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 메모리 테스트 시스템은 메모리; 상기 메모리를 테스트하기 위한 클럭 신호 및 테스트 신호를 생성하는 테스터; 및 각각 상기 클럭 신호 및 상기 테스트 신호를 광 신호로 변환하여 광 클럭 신호 및 광 테스트 신호로 출력하는 전기-광 신호 변환부, 각각 상기 광 클럭 신호 및 상기 광 테스트 신호를 n개로 분기시키는 광 신호 분기부와, 분기된 광 클럭 신호 및 분기된 광 테스트 신호를 수신하여 상기 메모리에서 사용되는 전기 신호로 변환하는 광-전기 신호 변환부를 포함하는 광분기 모듈을 구비한다.
바람직하게는, 상기 메모리는 복수개로 구비되고, 상기 메모리 테스트 시스템은 복수개의 메모리들에 대하여 동시에 테스트를 수행할 수 있다. 이때, 상기 광-전기 신호 변환부는, 상기 메모리의 개수에 대응되는 개수로 구비될 수 있다.
바람직하게는, 상기 전기-광 신호 변환부는, 상기 클럭 신호에 대한 제 1 전기-광 신호 변환기; 및 m개의 상기 테스트 신호에 대한 제 2 내지 제 m+1 전기-광 신호 변환기를 구비할 수 있다. 또한, 상기 광 신호 분기부는, 상기 클럭 신호에 대한 제 1 광 신호 분기기; 및 m개의 상기 테스트 신호에 대한 제 2 내지 제 m+1 광 신호 분기기를 구비할 수 있다.
바람직하게는, 상기 메모리는, 메모리 모듈 또는 웨이퍼 상태일 수 있다.
바람직하게는, 상기 광-전기 신호 변환부는, 상기 광-전기 신호 변환부에 의해 전기 신호로 변환된 클럭 신호 및 테스트 신호의 전압 레벨을 상기 메모리의 동작 전압의 전압 레벨에 대응되게 변환하는 전압 레벨 변환기를 구비할 수 있다.
바람직하게는, 상기 n은 2일 수 있다.
바람직하게는, 상기 전기-광 신호 변환부 및 상기 광 신호 분기부와, 상기 광 신호 분기부 및 상기 광-전기 신호 변환부는 각각, 웨이브가이드(waveguide)로 연결될 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 메모리 테스트 방법은, 메모리를 테스트하는데 사용되는 클럭 신호 및 테스트 신호를 생성하는 단계; 상기 클럭 신호 및 상기 테스트 신호를 광 신호로 변환하여 광 클럭 신호 및 광 테스트 신호로 출력하는 단계; 상기 광 클럭 신호를 분기시키는 단계; 상기 광 테스트 신호를 분기시키는 단계; 분기된 광 신호들을 수신하여 전기 신호로 재변환하는 단계; 및 전기 신호로 재변환된 클럭 신호 및 테스트 신호를 이용하여 복수개의 메모리들에 대하여 동시에 테스트를 수행하는 단계를 구비할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 메모리 시스템은, 메모리; 상기 메모리를 제어하기 위한 클럭 신호 및 제어 신호를 생성하는 메모리 제어기; 및 각각 상기 클럭 신호 및 상기 제어 신호를 광 신호로 변환하여 광 클럭 신호 및 광 제어 신호로 출력하는 전기-광 신호 변환부, 각각 상기 광 클럭 신호 및 상기 광 제어 신호를 n개로 분기시키는 광 신호 분기부와, 분기된 광 클럭 신호 및 분기된 광 제어 신호를 수신하여 상기 메모리에서 사용되는 전기 신호로 변환하는 광-전기 신호 변환부를 포함하는 광분기 모듈을 구비할 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명이 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 실시예에 따른 메모리 테스트 시스템을 나타내는 블럭도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 메모리 테스트 시스템(100)은 테스터(120), 광분기 모듈(140) 및 메모리들(MEM1, MEM2)을 포함할 수 있다.
테스터(120)는 메모리들(MEM1, MEM2)의 테스트를 위해 메모리들(MEM1, MEM2)로 인가되는 클럭 신호(CLK) 및 테스트 신호들(XEXT1, ..., XTETn-1)을 생성하여 출력한다. 테스트 신호들(XEXT1, ..., XTETn-1)은 테스트 데이터, 어드레스 및 제어 신호 등을 포함할 수 있다.
도 1은 클럭 신호(CLK)뿐 아니라, 클럭 신호(CLK)의 반전 신호(/CLK)도 테스터(120)로부터 생성되는 것으로 도시하고 있으나, 이하에서는 설명의 편의상 클럭 신호(CLK)의 반전 신호(/CLK)도 클럭 신호(CLK)의 범주에 포함되는 것으로 가정한다.
계속해서 도 1을 참조하면, 테스트 대상이 되는 메모리들(MEM1, MEM2)은 패키 지(package) 상태로 구비될 수 있다. 다만, 이에 한정되는 것은 아니고 웨이퍼(wafer) 상태인 경우에도 테스트가 수행될 수 있다.
바람직하게는, 테스터(120)는 여러 개의 메모리들(MEM1, MEM2)에 대하여 동시에 테스트를 수행할 수 있다. 그런데, 테스터(120)가 동시에 여러 개의 메모리들 테스트하기 위해서는, 테스터(120)의 클럭 신호(CLK) 및 테스트 신호들(XEXT1, ..., XTETn-1)이 출력되기 위한 출력 핀 또는 출력 패드들이 메모리들의 개수에 대응되는 만큼 구비되어야 한다.
그러나, 테스터(120)의 출력 핀 또는 출력 패드의 개수는 제한되어 있으므로, 도 2에 도시되는 바와 같이, 테스터(120)는 클럭 신호(CLK) 또는 테스트 신호들(XEXT1, ..., XTETn-1)을 분기하여 메모리들(MEM1, MEM2)에 인가할 수 있다.
도 3은 전기 신호의 분기에 따른 신호 왜곡을 설명하기 위한 그래프이다.
도 3을 참조하면, 도 3의 (a)와 같이 분기되지 아니한 전기 신호는 고작 333Mbps 정도의 전송 속도에서도 도 3의 (b)와 같이, 반사파 및 임피던스 미스매칭(impedence mismatching)에 의하여 왜곡 현상을 보일 수 있다. 도 3의 (b)는 특히, 스터브(stub) 방식으로 분기되는 경우에 대한 그래프이다.
신호 분기에 따른 도 3의 (b)와 같은 신호 왜곡 현상은 전송 속도가 높을 수록 정도가 심해진다. 따라서, 고속 전송 시의 신호 특성의 확보가 어려울 수 있다.
그러나, 테스트의 신뢰성이 확보되기 위해, 신호 품질이 중요시 된다. 특히, 클럭 신호(CLK)는 다른 테스트 신호들(XEXT1, ..., XTETn-1)보다 속도가 빠르고 신호 품질이 중요시되므로, 클럭 신호(CLK)에 대한 신호 특성이 보장되어야 할 것이 다.
이를 위해, 본 발명의 실시예에 따른 메모리 테스트 시스템(100)은 클럭 신호(CLK) 및 테스트 신호들(XEXT1, ..., XTETn-1)을 광분기하여 메모리로 인가하는 광분기 모듈(140)을 구비할 수 있다. 이하에서는, 본 발명의 실시예에 따른 메모리 테스트 시스템의 광분기 모듈의 구조 및 동작에 대하여 더 자세히 설명한다.
도 4는 본 발명의 실시예에 따른 메모리 테스트 방법(400)을 나타내는 순서도이다.
도 1 및 도 4를 참조하면, 본 발명의 실시예에 따른 메모리 테스트 시스템(100)의 테스터(120)는 클럭 신호(CLK) 및 테스트 신호들(XEXT1, ..., XTETn-1)을 전기 신호로 출력한다(S410). 전기 신호는 동축 케이블(CAL)을 통해 전기-광 신호 변환부(142)로 전송된다.
광분기 모듈(140)은 전기-광 신호 변환부(142), 광 신호 분기부(144) 및 광-전기신호 변환부(146)를 구비한다.
전기-광 신호 변환부(142)는 수신된 전기 신호를 광 신호로 변환한다(S420). 이때, 전기-광 신호 변환부(142)는 수신되는 전기 신호의 개수에 대응되는 개수로 전기-광 신호 변환기들(EO1, EO2, ..., EOn-1)을 구비할 수 있다.
광 신호 분기부(144)는 전기-광 신호 변환부(142)로부터 웨이브 가이드(waveguide, WGUI)를 통해 전송되는 광 신호들을 수신한다. 이때, 웨이브 가이드(WGUI)는 빛을 분산 없이 전송할 수 있는 광섬유(fiber), 폴리머 웨이브 가이드(polymer waveguide) 및 광학 PCB 등일 수 있다.
바람직하게는, 광 신호 분기부(144)도 수신되는 광 신호의 개수에 대응되는 개수로 광 신호 분기기들(OS1, OS2, ..., OSn-1)을 구비할 수 있다. 도 1은 특히, 광 신호로 변환된 광 클럭 신호(CLK)에 대한 광 신호 분기기(OS1)와, 광 신호로 변환된 광 테스트 신호들(XEXT1', ..., XTETn-1')에 대한 광 신호 분기기들(OS2, ..., OSn-1)을 구비하는 광 신호 분기부(144)를 도시한다.
광 클럭 신호(CLK')에 대한 광 신호 분기기(OS1)는 광 클럭 신호(CLK')를 제 1 광 클럭 신호(CLK'a) 및 제 2 광 클럭 신호(CLK'b)로 분기한다(S430). 광 테스트 신호들(XEXT1', ..., XTETn-1')에 대한 광 신호 분기기들(OS2, ..., OSn-1)도 대응되는 광 테스트 신호들(XEXT1', ..., XTETn-1')을 제 1 광 테스트 신호들(XEXT1'a, ..., XTETn-1'a) 및 제 2 광 테스트 신호(XEXT1'b, ..., XTETn-1'b)들로 분기한다(S440). 도 1은 광 클럭 신호(CLK') 및 광 테스트 신호들(XEXT1', ..., XTETn-1')이 두 개로 분기되는 경우를 도시하고 있으나, 이에 한정되는 것은 아니다.
이때, 광 신호 분기기들(OS1, OS2, ..., OSn-1)은 광섬유(fiber)를 접합시켜 제작되는 퓨즈드 타입 커플러(fused type coupler) 및 리소그래피(lithography)로 벤치(bench)위에 형성되는 구조 등으로 구현될 수 있다.
계속해서 도 1 및 도 4를 참조하면, 광-전기신호 변환부(146)는 메모리(MEM1, MEM2)로 인가되는 광 클럭 신호(CLK'a, CLK'b) 및 광 테스트 신호들(XEXT1'a, ..., XTETn-1'a, XEXT1'b, ..., XTETn-1'b)을, 메모리(MEM1, MEM2)에서 동작될 수 있는 전기 신호(CLKa, CLKb, XEXT1a, ..., XTETn-1a, XEXT1a, ..., XTETn-1a)로 변환한 다(S450). 이때, 광-전기신호 변환부(146)는 테스트 대상이 되는 각 메모리(MEM1, MEM2)마다 하나씩 구비될 수 있다.
도 1에서는 제 1 메모리(MEM1)에 대한 광 클럭 신호(CLK'a) 및 광 테스트 신호들(XEXT1'a, ..., XTETn-1'a)의 광-전기 변환을 수행하는 제 1 광-전기신호 변환기(OE1), 및 제 2 메모리(MEM2)에 대한 광 클럭 신호(CLKb) 및 광 테스트 신호들(XEXT1'b, ..., XTETn-1'b)을 광-전기 변환을 수행하는 제 2 광-전기신호 변환기(OE2)를 구비하는 광-전기신호 변환부(146)가 도시된다.
바람직하게는, 광-전기신호 변환부(146)는 메모리(MEM1, MEM2)의 동작 전압 레벨을 만족시키기 위해 전압 레벨 변환기(VLT1, VLT2)를 구비할 수 있다.
도 5는 상기에서 설명된 본 발명의 실시예에 따른 메모리 테스트 시스템 및 이의 테스트 방법에 의하여 광분기된 클럭 신호의 파형을 나타내는 그래프이다.
도 5의 (a)와 같이, 광 타입의 입력 신호(IN)가 하나의 신호를 두 개의 신호로 분기시키는 광분기기(1x2 SPLITTER)에 의해 광 타입의 제 1 출력 신호(OUT1) 및 제 2 출력 신호(OUT2)로 분기될 수 있다. 이렇게 분기된 제 1 출력 신호(OUT1) 및 제 2 출력 신호(OUT2)는 도 5의 (b)에 도시되는 바와 같이, 800Mbps, 1420Mbps 및 2.8Gbps와 같은 고속 전송에서도 입력 신호(IN)의 파형과 크게 달라지지 아니하는 것을 알 수 있다.
이렇듯, 본 발명의 실시예에 따른 메모리 테스트 시스템 및 이의 테스트 방법에 의하면, 클럭 신호 및 테스트 신호를 광 분기함으로써 고속으로 전송되더라도 신호 품질을 유지할 수 있다.
이상에서는 메모리 테스트 시스템에서의 클럭 신호 광분기를 이용하여 신호 품질을 유지시키는 경우에 대하여 설명하였다. 그러나 본 발명의 기술적 사상은 메모리 테스트 시스템에 한정되는 것은 아니다.
도 6은 본 발명의 실시예에 따른 컴퓨터 시스템을 나타내는 도면이다.
도 6을 참조하면, 본 발명의 실시예에 따른 컴퓨터 시스템(600)은 CPU(620), 메모리들(MEM1, MEM2) 및 광분기 모듈(640)을 구비한다. 본 발명의 실시예에 따른 컴퓨터 시스템(600)의 CPU(620)는 메모리들(MEM1, MEM2)로 클럭 신호(CLK)와, 명령어, 데이터 및 어드레스 등과 같은 신호(XSIG1, ..., XSIGn-1)를 전송할 수 있다.
이때, 도 1의 광분기 모듈(140)과 같은 기능 및 동작을 수행하는 광분기 모듈(640)을 구비함으로써, 본 발명의 실시예에 따른 컴퓨터 시스템(600)은 메모리들(MEM1, MEM2)로 인가되는 신호를 광분기할 수 있다.
도 7은 본 발명의 실시예에 따른 메모리 시스템을 나타내는 도면이다.
도 7을 참조하면, 본 발명의 실시예에 따른 메모리 시스템(700)은 MCU(720), 메모리들(MEM1, MEM2) 및 광분기 모듈(740)을 구비한다. 본 발명의 실시예에 따른 메모리 시스템(700)의 MCU(720)는 메모리들(MEM1, MEM2)로 클럭 신호(CLK)와, CAS, RAS 등과 같은 메모리 제어 신호(XSIG1, ..., XSIGn-1)를 전송할 수 있다.
이때, 도 1의 광분기 모듈(140)과 같은 기능 및 동작을 수행하는 광분기 모듈(640)을 구비함으로써, 본 발명의 실시예에 따른 메모리 시스템(700)은 메모리들(MEM1, MEM2)로 인가되는 신호를 광분기할 수 있다.
이렇듯, 본 발명의 실시예에 따른 컴퓨터 시스템 및 메모리 시스템에 의하면, 클럭 신호를 광분기하여 클럭 신호의 품질을 유지시킬 수 있어, 클럭 신호의 분기가 가능하여 서버나 PC의 리소스에 의해 제한되는 메모리 모듈의 확장이 용이하다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.
그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 실시예에 따른 메모리 테스트 시스템을 나타내는 블럭도이다.
도 2는 전기 신호의 분기를 설명하기 위한 도면이다.
도 3은 전기 신호의 분기에 따른 신호 왜곡을 설명하기 위한 그래프이다.
도 4는 본 발명의 실시예에 따른 메모리 테스트 방법을 나타내는 순서도이다.
도 5는 본 발명의 실시예에 따른 메모리 테스트 시스템 및 이의 테스트 방법에 의하여 광분기된 클럭 신호의 파형을 나타내는 그래프이다.
도 6은 본 발명의 실시예에 따른 컴퓨터 시스템을 나타내는 도면이다.
도 7은 본 발명의 실시예에 따른 메모리 시스템을 나타내는 도면이다.

Claims (10)

  1. 메모리;
    상기 메모리를 테스트하기 위한 클럭 신호 및 테스트 신호를 생성하는 테스터; 및
    각각 상기 클럭 신호 및 상기 테스트 신호를 광 신호로 변환하여 광 클럭 신호 및 광 테스트 신호로 출력하는 전기-광 신호 변환부, 각각 상기 광 클럭 신호 및 상기 광 테스트 신호를 n(n은 자연수)개로 분기시키는 광 신호 분기부와, 분기된 광 클럭 신호 및 분기된 광 테스트 신호를 수신하여 상기 메모리에서 사용되는 전기 신호로 변환하는 광-전기 신호 변환부를 포함하는 광분기 모듈을 구비하는 것을 특징으로 하는 메모리 테스트 시스템.
  2. 제 1 항에 있어서,
    상기 메모리는 복수개로 구비되고,
    상기 메모리 테스트 시스템은 복수개의 메모리들에 대하여 동시에 테스트를 수행하는 것을 특징으로 하는 메모리 테스트 시스템.
  3. 제 2 항에 있어서,
    상기 광-전기 신호 변환부는,
    상기 메모리의 개수에 대응되는 개수로 구비되는 것을 특징으로 하는 메모리 테스트 시스템.
  4. 제 1 항에 있어서,
    상기 전기-광 신호 변환부는,
    상기 클럭 신호에 대한 제 1 전기-광 신호 변환기; 및
    m(m은 자연수)개의 상기 테스트 신호에 대한 제 2 내지 제 m+1 전기-광 신호 변환기를 구비하고,
    상기 광 신호 분기부는,
    상기 클럭 신호에 대한 제 1 광 신호 분기기; 및
    m개의 상기 테스트 신호에 대한 제 2 내지 제 m+1 광 신호 분기기를 구비하는 것을 특징으로 하는 메모리 테스트 시스템.
  5. 제 1 항에 있어서, 상기 메모리는,
    패키지(package) 또는 웨이퍼(wafer) 상태인 것을 특징으로 하는 메모리 테스트 시스템.
  6. 제 1 항에 있어서,
    상기 광-전기 신호 변환부는,
    상기 광-전기 신호 변환부에 의해 전기 신호로 변환된 클럭 신호 및 테스트 신호의 전압 레벨을 상기 메모리의 동작 전압의 전압 레벨에 대응되게 변환하는 전압 레벨 변환기를 구비하는 것을 특징으로 하는 메모리 테스트 시스템.
  7. 제 1 항에 있어서,
    상기 n은 2인 것을 특징으로 하는 메모리 테스트 시스템.
  8. 제 1 항에 있어서,
    상기 전기-광 신호 변환부 및 상기 광 신호 분기부와, 상기 광 신호 분기부 및 상기 광-전기 신호 변환부는 각각,
    웨이브가이드(waveguide)로 연결되는 것을 특징으로 하는 메모리 테스트 시스템.
  9. 메모리를 테스트하는 방법에 있어서,
    상기 메모리를 테스트하는데 사용되는 클럭 신호 및 테스트 신호를 생성하는 단계;
    상기 클럭 신호 및 상기 테스트 신호를 광 신호로 변환하여 광 클럭 신호 및 광 테스트 신호로 출력하는 단계;
    상기 광 클럭 신호를 분기시키는 단계;
    상기 광 테스트 신호를 분기시키는 단계;
    분기된 광 신호들을 수신하여 전기 신호로 재변환하는 단계; 및
    전기 신호로 재변환된 클럭 신호 및 테스트 신호를 이용하여 복수개의 메모리 들에 대하여 동시에 테스트를 수행하는 단계를 구비하는 것을 특징으로 하는 메모리 테스트 방법.
  10. 메모리;
    상기 메모리를 제어하기 위한 클럭 신호 및 제어 신호를 생성하는 메모리 제어기; 및
    각각 상기 클럭 신호 및 상기 제어 신호를 광 신호로 변환하여 광 클럭 신호 및 광 제어 신호로 출력하는 전기-광 신호 변환부, 각각 상기 광 클럭 신호 및 상기 광 제어 신호를 n개로 분기시키는 광 신호 분기부와, 분기된 광 클럭 신호 및 분기된 광 제어 신호를 수신하여 상기 메모리에서 사용되는 전기 신호로 변환하는 광-전기 신호 변환부를 포함하는 광분기 모듈을 구비하는 것을 특징으로 하는 메모리 시스템.
KR1020090008038A 2009-02-02 2009-02-02 메모리 시스템, 메모리 테스트 시스템 및 이의 테스트 방법 KR101548176B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020090008038A KR101548176B1 (ko) 2009-02-02 2009-02-02 메모리 시스템, 메모리 테스트 시스템 및 이의 테스트 방법
US12/690,656 US8023349B2 (en) 2009-02-02 2010-01-20 Memory system, memory test system and method of testing memory system and memory test system
TW099102822A TWI503830B (zh) 2009-02-02 2010-02-01 記憶體系統、記憶體測試系統、以及測試記憶體系統和記憶體測試系統的方法
DE102010001421.4A DE102010001421B4 (de) 2009-02-02 2010-02-01 Speichertestsystem, Speichersystem, Verfahren zum Testen einer Mehrzahl von integrierten Schaltkreisen und Verfahren zum Herstellen eines Speicherelements
CN201010110966.2A CN101794625B (zh) 2009-02-02 2010-02-02 存储器***、存储器测试***及其测试方法
US13/235,162 US8750061B2 (en) 2009-02-02 2011-09-16 Memory system, memory test system and method of testing memory system and memory test system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090008038A KR101548176B1 (ko) 2009-02-02 2009-02-02 메모리 시스템, 메모리 테스트 시스템 및 이의 테스트 방법

Publications (2)

Publication Number Publication Date
KR20100088897A true KR20100088897A (ko) 2010-08-11
KR101548176B1 KR101548176B1 (ko) 2015-08-31

Family

ID=42371862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090008038A KR101548176B1 (ko) 2009-02-02 2009-02-02 메모리 시스템, 메모리 테스트 시스템 및 이의 테스트 방법

Country Status (5)

Country Link
US (2) US8023349B2 (ko)
KR (1) KR101548176B1 (ko)
CN (1) CN101794625B (ko)
DE (1) DE102010001421B4 (ko)
TW (1) TWI503830B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101548176B1 (ko) * 2009-02-02 2015-08-31 삼성전자주식회사 메모리 시스템, 메모리 테스트 시스템 및 이의 테스트 방법
CN103367355A (zh) * 2012-04-09 2013-10-23 郭磊 一种时钟信号传输装置
KR101990856B1 (ko) 2012-05-21 2019-06-19 삼성전자주식회사 광-연결 메모리 모듈을 포함하는 광 메모리 시스템 및 이를 포함하는 컴퓨팅 시스템
US10257012B2 (en) * 2016-12-13 2019-04-09 Samsung Electronics Co., Ltd Apparatus and method for coarse timing and frequency synchronization
US10419248B2 (en) * 2016-12-14 2019-09-17 Samsung Electronics Co., Ltd Method and apparatus for frequency domain inter-carrier interference compensation
US10575267B2 (en) * 2017-01-05 2020-02-25 Samsung Electronics Co., Ltd System and method for providing weighted pattern demapper for Bluetooth® low energy long range
US10070447B1 (en) * 2017-03-02 2018-09-04 Samsung Electronics Co., Ltd Method and apparatus for enhanced reference (RSTD) measurement for long term evolution (LTE) positioning
CN109671704A (zh) * 2018-12-24 2019-04-23 成都华微电子科技有限公司 内嵌eflash大容量存储器电路设计制备方法
CN112152871B (zh) * 2020-08-14 2021-09-24 上海纽盾科技股份有限公司 网络安全设备的人工智能测试方法、装置及***
KR102600569B1 (ko) * 2021-11-04 2023-11-09 주식회사 엑시콘 PCIe 인터페이스 기반의 SSD 테스트 장치
CN117848493B (zh) * 2024-02-07 2024-05-24 北京灵汐科技有限公司 信号处理装置、传感器芯片、信号处理方法、设备及介质

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1011996A (ja) * 1996-06-24 1998-01-16 Advantest Corp メモリ試験装置
DE19643872A1 (de) * 1996-10-31 1998-05-07 Alsthom Cge Alcatel Optische Netzabschlußeinheit eines hybriden Glasfaser-Koaxialkabel-Zugangsnetzes
DE19701888A1 (de) * 1997-01-21 1998-07-23 Alsthom Cge Alcatel System zur optischen Übertragung von Informationen
DE19719425A1 (de) * 1997-05-12 1998-11-19 Alsthom Cge Alcatel System zur optischen Übertragung von Informationen
KR100216313B1 (ko) * 1997-06-30 1999-08-16 윤종용 클록 변조 기법을 사용한 고속 메모리 소자의 검사방법
US6058227A (en) * 1998-01-29 2000-05-02 Trw Inc. Method and apparatus for an opto-electronic circuit switch
CN1129798C (zh) 1998-02-05 2003-12-03 株式会社爱德万测试 光驱动型驱动器、光输出型电压传感器、及使用这两者的ic试验装置
KR100289147B1 (ko) 1999-01-30 2001-04-16 권문구 광신호 송수신모듈의 성능 시험장치
JP2000249746A (ja) 1999-02-26 2000-09-14 Ando Electric Co Ltd 集積回路試験装置
JP2002048844A (ja) * 2000-07-31 2002-02-15 Ando Electric Co Ltd 半導体試験装置
JP2004158098A (ja) * 2002-11-06 2004-06-03 Renesas Technology Corp システム・イン・パッケージ型半導体装置
US6910162B2 (en) * 2003-05-12 2005-06-21 Kingston Technology Corp. Memory-module burn-in system with removable pattern-generator boards separated from heat chamber by backplane
KR20060026027A (ko) * 2003-05-29 2006-03-22 어플라이드 머티어리얼스, 인코포레이티드 광신호의 연속 라우팅
US6815973B1 (en) * 2003-06-13 2004-11-09 Xilinx, Inc. Optical testing port and wafer level testing without probe cards
JP2005055301A (ja) 2003-08-05 2005-03-03 Advantest Corp 試験装置
WO2005086786A2 (en) * 2004-03-08 2005-09-22 Sioptical, Inc. Wafer-level opto-electronic testing apparatus and method
US6970798B1 (en) * 2004-05-06 2005-11-29 International Business Machines Corporation Method, apparatus and computer program product for high speed memory testing
ITMI20070386A1 (it) * 2007-02-28 2008-09-01 St Microelectronics Srl Soppressione di interferenza in collaudo senza fili di dispositivi a semiconduttore
US8294483B2 (en) * 2008-05-30 2012-10-23 Freescale Semiconductor, Inc. Testing of multiple integrated circuits
KR101548176B1 (ko) * 2009-02-02 2015-08-31 삼성전자주식회사 메모리 시스템, 메모리 테스트 시스템 및 이의 테스트 방법

Also Published As

Publication number Publication date
US20120002495A1 (en) 2012-01-05
DE102010001421A1 (de) 2010-09-02
TWI503830B (zh) 2015-10-11
CN101794625A (zh) 2010-08-04
DE102010001421B4 (de) 2021-07-29
CN101794625B (zh) 2014-05-07
US8750061B2 (en) 2014-06-10
TW201030757A (en) 2010-08-16
US8023349B2 (en) 2011-09-20
US20100194399A1 (en) 2010-08-05
KR101548176B1 (ko) 2015-08-31

Similar Documents

Publication Publication Date Title
KR20100088897A (ko) 메모리 시스템, 메모리 테스트 시스템 및 이의 테스트 방법
JP5735755B2 (ja) 試験装置及び試験方法
US11012152B2 (en) Method and system for connectionless integrated optical receiver and transmitter test
US10404364B2 (en) Switch matrix system
US10998980B2 (en) System for achieving multiple bits per symbol in optical communications systems by combining spatial domain multiplexing and pulse amplitude modulation
JP7408514B2 (ja) 自動試験装置を使用したマルチレーン光電気デバイス試験
CN105676483A (zh) 一种光偏振控制装置及方法
CN106461875A (zh) 紧凑型外部光栅pbs/pbc耦合器
JP2022027373A5 (ko)
KR101077688B1 (ko) 전기 광학 변조기를 구비한 회로 보드 대 회로 보드 커넥터
US6724468B2 (en) Single sweep phase shift method and apparatus for measuring chromatic and polarization dependent dispersion
US20070237527A1 (en) Optical debug mechanism
EP3961408A1 (en) Mapped register access by microcontrollers
CN105652553B (zh) 基于光学相控阵的光纤空间传输模式转换装置及转换方法
TW201316013A (zh) 測試裝置以及測試方法
JP2002122515A (ja) 光特性測定装置、方法、記録媒体
KR101279007B1 (ko) 시험 장치 및 시험 방법
US5297273A (en) System for optically splitting high-speed digital signals using cascading tree-type configuration wherein the number of successive level of cascading increase by a factor of two
JP5438268B2 (ja) 試験装置
CN218850778U (zh) 适用于sfp封装25g光模块的rx调测试光路***
JP2005055301A (ja) 試験装置
EP3619833B1 (en) Switch matrix system
JP2021144177A (ja) 無光源状態でのバイアス条件決定が可能な集積化光送信器
JP2009053553A (ja) 光変調装置および試験装置
CN117560075A (zh) 用于千转百光模块的眼图测试装置及眼图测试方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 4