KR101990856B1 - 광-연결 메모리 모듈을 포함하는 광 메모리 시스템 및 이를 포함하는 컴퓨팅 시스템 - Google Patents

광-연결 메모리 모듈을 포함하는 광 메모리 시스템 및 이를 포함하는 컴퓨팅 시스템 Download PDF

Info

Publication number
KR101990856B1
KR101990856B1 KR1020120053556A KR20120053556A KR101990856B1 KR 101990856 B1 KR101990856 B1 KR 101990856B1 KR 1020120053556 A KR1020120053556 A KR 1020120053556A KR 20120053556 A KR20120053556 A KR 20120053556A KR 101990856 B1 KR101990856 B1 KR 101990856B1
Authority
KR
South Korea
Prior art keywords
optical
light
memory
light source
memory modules
Prior art date
Application number
KR1020120053556A
Other languages
English (en)
Other versions
KR20130129567A (ko
Inventor
지호철
하경호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120053556A priority Critical patent/KR101990856B1/ko
Priority to US13/682,756 priority patent/US9054805B2/en
Priority to DE201310105027 priority patent/DE102013105027A1/de
Publication of KR20130129567A publication Critical patent/KR20130129567A/ko
Application granted granted Critical
Publication of KR101990856B1 publication Critical patent/KR101990856B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/25—Arrangements specific to fibre transmission
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/42—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically- coupled or feedback-coupled
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1054—Optical output buffers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/10—Beam splitting or combining systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1081—Optical input buffers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/80—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water
    • H04B10/801—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water using optical interconnects, e.g. light coupled isolators, circuit board interconnections
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/04—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/005—Arrangements for writing information into, or reading information out from, a digital store with combined beam-and individual cell access

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Communication System (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

광 메모리 시스템은 광원, 복수의 메모리 모듈들 및 광 분배부를 포함한다. 광원은 광을 생성한다. 복수의 메모리 모듈들 각각은 복수의 메모리 장치들을 구비한다. 복수의 메모리 모듈들 각각은 광원에서 생성된 광을 이용하여 복수의 메모리 장치들로부터 출력된 전기 신호를 광 신호로 변환함으로써 메모리 컨트롤러에 광 신호를 출력한다. 광 분배부는 광원과 복수의 메모리 모듈들 사이에 연결되고, 광원에서 생성된 광을 복수의 메모리 모듈들에 분배한다.

Description

광-연결 메모리 모듈을 포함하는 광 메모리 시스템 및 이를 포함하는 컴퓨팅 시스템{OPTICAL MEMORY SYSTEM INCLUDING AN OPTICALLY CONNECTED MEMORY MODULE AND COMPUTING SYSTEM INCLUDING THE SAME}
본 발명은 광-연결 메모리 모듈에 관한 것으로서, 더욱 상세하게는 광-연결 메모리 모듈을 포함하는 광 메모리 시스템 및 컴퓨팅 시스템에 관한 것이다.
메모리 컨트롤러와 메모리 모듈 사이에 전기 신호가 전송되는 종래의 컴퓨팅 시스템에서는, 임피던스 부정합(impedance mismatch)에 의해 상기 전기 신호의 신호 충실도(signal integrity)가 저하될 수 있다. 전기 신호의 신호 충실도는 상기 전기 신호의 전송 속도가 증가함에 따라 더욱 악화될 수 있고, 이러한 신호 충실도의 악화로 인하여 상기 메모리 컨트롤러에 연결되는 메모리 모듈들의 수가 제한될 수 있다.
임피던스 부정합에 의한 신호 충실도의 악화를 방지하도록, 상기 메모리 컨트롤러와 상기 메모리 모듈 사이에서 광 신호가 전송되는 광 연결 메모리 모듈, 예를 들어 광 연결 듀얼 인라인 메모리 모듈(Optically Connected Dual Inline Memory Module; OCDIMM)이 제안되고 있다. 그러나, 이러한 광 연결 메모리 모듈을 포함하는 컴퓨팅 시스템에서도, 광 연결 메모리 모듈의 수가 증가함에 따라 필요한 광원의 수가 증가하여 비용 및 전력 소모가 증가할 수 있다. 이에 따라, 상기 메모리 컨트롤러에 연결되는 광 연결 메모리 모듈의 수가 제한될 수 있다.
상기와 같은 문제점을 해결하기 위하여, 본 발명의 일 목적은 시스템 메모리 용량을 효율적으로 증가시킬 수 있는 광 메모리 시스템을 제공하는 것이다.
또한, 본 발명의 또 다른 목적은 시스템 메모리 용량을 효율적으로 증가시킬 수 있는 컴퓨팅 시스템을 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 광 메모리 시스템은 광원, 복수의 메모리 모듈들 및 광 분배부를 포함한다. 상기 광원은 광을 생성한다. 상기 복수의 메모리 모듈들 각각은 복수의 메모리 장치들을 구비한다. 상기 복수의 메모리 모듈들 각각은 상기 광원에서 생성된 광을 이용하여 상기 복수의 메모리 장치들로부터 출력된 전기 신호를 광 신호로 변환함으로써 메모리 컨트롤러에 상기 광 신호를 출력한다. 상기 광 분배부는 상기 광원과 상기 복수의 메모리 모듈들 사이에 연결되고, 상기 광원에서 생성된 광을 상기 복수의 메모리 모듈들에 분배한다.
일 실시예에서, 상기 광 분배부는, 상기 광원에서 생성된 광을 복수의 분할된 광들로 분할하여 상기 복수의 분할된 광들을 상기 복수의 메모리 모듈들에 각각 제공하는 적어도 하나의 광 스플리터를 포함할 수 있다.
일 실시예에서, 상기 광 분배부는, 상기 복수의 분할된 광들 각각이 상기 전기 신호를 상기 광 신호로 변환하는 데에 필요한 임계 광 세기 이상의 광 세기를 가지도록 상기 복수의 분할된 광들 중 적어도 일부를 증폭하는 적어도 하나의 광 증폭기를 더 포함할 수 있다.
일 실시예에서, 상기 복수의 메모리 모듈들은 제1 메모리 모듈, 제2 메모리 모듈 및 제3 메모리 모듈을 포함하고, 상기 광 분배부는, 상기 광원에서 생성된 광을 제1 분할된 광 및 제2 분할된 광으로 분할하고, 상기 제1 분할된 광을 상기 제1 메모리 모듈에 제공하는 제1 광 스플리터, 및 상기 제2 분할된 광을 제3 분할된 광 및 제4 분할된 광으로 분할하고, 상기 제3 분할된 광을 상기 제2 메모리 모듈에 제공하며, 상기 제4 분할된 광을 상기 제3 메모리 모듈에 제공하는 제2 광 스플리터를 포함할 수 있다.
일 실시예에서, 상기 광 분배부는, 상기 제1 광 스플리터와 상기 제2 광 스플리터 사이에 연결되고, 상기 제3 분할된 광 및 상기 제4 분할된 광 각각이 상기 전기 신호를 상기 광 신호로 변환하는 데에 필요한 임계 광 세기 이상의 광 세기를 가지도록 상기 제2 분할된 광을 증폭하는 광 증폭기를 더 포함할 수 있다.
일 실시예에서, 상기 복수의 메모리 모듈들은 제1 메모리 모듈, 제2 메모리 모듈 및 제3 메모리 모듈을 포함하고, 상기 광 분배부는 상기 광원에서 생성된 광을 제1 분할된 광, 제2 분할된 광 및 제3 분할된 광으로 분할하고, 상기 제1 분할된 광, 상기 제2 분할된 광 및 상기 제3 분할된 광을 상기 제1 메모리 모듈, 상기 제2 메모리 모듈 및 상기 제3 메모리 모듈에 각각 제공하는 광 스플리터를 포함할 수 있다.
일 실시예에서, 상기 광 분배부는, 상기 메모리 컨트롤러로부터 제공된 제어 신호에 응답하여 상기 복수의 메모리 모듈들 중 활성화된 메모리 모듈에 상기 광원에서 생성된 광을 선택적으로 제공하는 적어도 하나의 광 스위치를 포함할 수 있다.
일 실시예에서, 상기 복수의 메모리 모듈들은 제1 메모리 모듈, 제2 메모리 모듈 및 제3 메모리 모듈을 포함하고, 상기 광 분배부는, 상기 메모리 컨트롤러로부터 상기 제1 메모리 모듈이 활성화 상태인지 여부를 나타내는 제1 제어 신호를 수신하고, 상기 제1 제어 신호에 응답하여 상기 제1 메모리 모듈 또는 제2 광 스위치에 상기 광원에서 생성된 광을 선택적으로 제공하는 제1 광 스위치, 및 상기 메모리 컨트롤러로부터 상기 제2 메모리 모듈이 활성화 상태인지 여부를 나타내는 제2 제어 신호를 수신하고, 상기 제2 제어 신호에 응답하여 상기 제2 메모리 모듈 또는 상기 제3 메모리 모듈에 상기 제1 광 스위치로부터 수신된 광을 선택적으로 제공하는 상기 제2 광 스위치를 포함할 수 있다.
일 실시예에서, 상기 복수의 메모리 모듈들은 제1 메모리 모듈, 제2 메모리 모듈 및 제3 메모리 모듈을 포함하고, 상기 광 분배부는, 상기 메모리 컨트롤러로부터 상기 제1 내지 제3 메모리 모듈들 중 활성화된 메모리 모듈을 나타내는 제어 신호를 수신하고, 상기 제어 신호에 응답하여 상기 제1 내지 제3 메모리 모듈들 중 상기 활성화된 메모리 모듈에 상기 광원에서 생성된 광을 제공하는 광 스위치를 포함할 수 있다.
일 실시예에서, 상기 광원은 상기 메모리 컨트롤러로부터 제공된 제어 신호에 응답하여 파장이 변경되는 광을 생성하고, 상기 광 분배부는, 상기 광원에서 생성된 광을 파장에 따라 분할하여 서로 다른 파장들을 가지는 복수의 광들을 생성하고, 상기 복수의 광들을 상기 복수의 메모리 모듈들에 각각 제공하는 파장 분할 다중(Wavelength Division Multiplexing; WDM) 디멀티플렉서를 포함할 수 있다.
일 실시예에서, 상기 복수의 메모리 모듈들은 제1 메모리 모듈, 제2 메모리 모듈 및 제3 메모리 모듈을 포함하고, 상기 광 분배부는, 상기 광원에서 생성된 광을 파장에 따라 제1 파장을 가진 광, 제2 파장을 가진 광 및 제3 파장을 가진 광으로 분할하고, 상기 제1 파장을 가진 광을 상기 제1 메모리 모듈에 제공하고, 상기 제2 파장을 가진 광을 상기 제2 메모리 모듈에 제공하며, 상기 제3 파장을 가진 광을 상기 제3 메모리 모듈에 제공하는 WDM 디멀티플렉서를 포함하고, 상기 광원은, 상기 메모리 컨트롤러로부터 상기 제1 내지 제3 메모리 모듈들 중 활성화된 메모리 모듈을 나타내는 제어 신호를 수신하고, 상기 제어 신호가 상기 제1 메모리 모듈이 활성화 상태인 것을 나타내는 경우 상기 제1 파장을 가진 광을 생성하며, 상기 제어 신호가 상기 제2 메모리 모듈이 활성화 상태인 것을 나타내는 경우 상기 제2 파장을 가진 광을 생성하고, 상기 제어 신호가 상기 제3 메모리 모듈이 활성화 상태인 것을 나타내는 경우 상기 제3 파장을 가진 광을 생성할 수 있다.
일 실시예에서, 상기 복수의 메모리 모듈들 각각은, 상기 광원으로부터 상기 광 분배부를 통하여 상기 광원에서 생성된 광을 수신하고, 상기 광원에서 생성된 광을 이용하여 상기 복수의 메모리 장치들로부터 출력된 상기 전기 신호를 상기 광 신호로 변환하는 전광 변환부를 포함할 수 있다.
일 실시예에서, 상기 전광 변환부는, 상기 수신된 광을 복수의 광들로 분할하는 광 스플리터, 및 상기 복수의 메모리 장치들로부터 출력된 상기 전기 신호에 기초하여 상기 복수의 광들을 변조함으로써 상기 광 신호를 생성하는 복수의 광 변조기들을 포함할 수 있다.
일 실시예에서, 상기 전광 변환부는, 상기 복수의 메모리 장치들로부터 출력된 상기 전기 신호를 직렬화하여 직렬화된 출력 신호를 생성하는 직렬화기, 및 상기 직렬화된 출력 신호에 기초하여 상기 수신된 광을 변조함으로써 상기 광 신호를 생성하는 광 변조기를 포함할 수 있다.
상기 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 컴퓨팅 시스템은 광 메모리 시스템 및 프로세서를 포함한다. 상기 광 메모리 시스템은 데이터를 저장한다. 상기 프로세서는 상기 광 메모리 시스템을 제어하는 메모리 컨트롤러를 구비한다. 상기 광 메모리 시스템은, 광을 생성하는 광원, 각각이 복수의 메모리 장치들을 구비하고, 상기 광원에서 생성된 광을 이용하여 상기 복수의 메모리 장치들로부터 출력된 전기 신호를 광 신호로 변환함으로써 상기 메모리 컨트롤러에 상기 광 신호를 출력하는 복수의 메모리 모듈들, 및 상기 광원과 상기 복수의 메모리 모듈들 사이에 연결되고, 상기 광원에서 생성된 광을 상기 복수의 메모리 모듈들에 분배하는 광 분배부를 포함한다.
일 실시예에서, 상기 복수의 메모리 장치들로부터 출력된 상기 전기 신호는 상기 복수의 메모리 장치들로부터 독출된 데이터 신호이고, 상기 복수의 메모리 모듈들은 상기 데이터 신호를 상기 광 신호로 변환하여 상기 메모리 컨트롤러에 전송할 수 있다.
일 실시예에서, 상기 메모리 컨트롤러는 데이터 신호, 커맨드 신호 또는 어드레스 신호 중 적어도 하나를 광 신호로 변환하여 상기 복수의 메모리 모듈들에 전송할 수 있다.
일 실시예에서, 상기 광원은 상기 프로세서가 장착된 보드 상에 장착될 수 있다.
일 실시예에서, 상기 광원은 상기 프로세서가 장착된 보드의 외부에 위치한 랙 타입의 광원으로 구현될 수 있다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 광 메모리 시스템은 제1 광원, 제2 광원, 복수의 메모리 모듈들, 제1 광 분배부 및 제2 광 분배부를 포함한다. 상기 제1 광원은 제1 광을 생성하고, 상기 제2 광원은 제2 광을 생성한다. 상기 복수의 메모리 모듈들 각각은, 복수의 메모리 장치들을 구비하고, 상기 제1 광 또는 상기 제2 광을 이용하여 상기 복수의 메모리 장치들로부터 출력된 전기 신호를 광 신호로 변환함으로써 메모리 컨트롤러에 상기 광 신호를 출력한다. 상기 제1 광 분배부는 상기 제1 광원과 상기 복수의 메모리 모듈들 사이에 연결되고, 상기 제1 광원에서 생성된 상기 제1 광을 상기 복수의 메모리 모듈들에 분배한다. 상기 제2 광 분배부는 상기 제2 광원과 상기 복수의 메모리 모듈들 사이에 연결되고, 상기 제2 광원에서 생성된 상기 제2 광을 상기 복수의 메모리 모듈들에 분배한다. 상기 제1 및 제2 광 분배부들은, 상기 메모리 컨트롤러로부터 제공된 제어 신호에 응답하여 상기 복수의 메모리 모듈들 중 현재 활성화된 메모리 모듈에 상기 제1 광 또는 상기 제2 광 중 하나를 제공하고, 상기 복수의 메모리 모듈들 중 다음에 활성화될 메모리 모듈에 상기 제1 광 또는 상기 제2 광 중 다른 하나를 제공한다.
일 실시예에서, 상기 복수의 메모리 모듈들 각각은 상기 전기 신호를 상기 광 신호로 변환하는 전광 변환부를 포함하고, 상기 전광 변환부는, 상기 제1 광원에서 생성된 상기 제1 광 및 상기 제2 광원에서 생성된 상기 제2 광을 결합하여 결합된 광을 생성하는 광 결합기, 상기 결합된 광을 복수의 광들로 분할하는 광 스플리터, 상기 복수의 메모리 장치들로부터 출력된 상기 전기 신호에 기초하여 상기 복수의 광들을 변조함으로써 상기 광 신호를 생성하는 복수의 광 변조기들을 포함할 수 있다.
일 실시예에서, 상기 복수의 메모리 모듈들 각각은 상기 전기 신호를 상기 광 신호로 변환하는 전광 변환부를 포함하고, 상기 전광 변환부는, 상기 제1 광원에서 생성된 상기 제1 광 및 상기 제2 광원에서 생성된 상기 제2 광을 결합하여 결합된 광을 생성하는 광 결합기, 상기 복수의 메모리 장치들로부터 출력된 상기 전기 신호를 직렬화하여 직렬화된 출력 신호를 생성하는 직렬화기, 및 상기 직렬화된 출력 신호에 기초하여 상기 결합된 광을 변조함으로써 상기 광 신호를 생성하는 광 변조기를 포함할 수 있다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 광 메모리 시스템은 광원 모듈, 복수의 메모리 모듈들 및 복수의 광 분배부들을 포함한다. 상기 광원 모듈은 복수의 광들을 각각 생성하는 복수의 광원들을 포함한다. 상기 복수의 메모리 모듈들 각각은, 복수의 메모리 장치 그룹들로 그룹화된 복수의 메모리 장치들을 구비하고, 상기 복수의 메모리 장치 그룹들 각각으로부터 출력된 전기 신호를 상기 복수의 광들 중 상기 복수의 메모리 장치 그룹들 각각에 상응하는 광을 이용하여 광 신호로 변환함으로써 메모리 컨트롤러에 상기 광 신호를 출력한다. 상기 복수의 광 분배부들 각각은 상기 복수의 광원들 중 상응하는 광원과 상기 복수의 메모리 모듈들 사이에 연결되고, 상기 상응하는 광원에서 생성된 광을 상기 복수의 메모리 모듈들에 분배한다.
일 실시예에서, 상기 복수의 광원들은 제1 광을 생성하는 제1 광원 및 제2 광을 생성하는 제2 광원을 포함하고, 상기 복수의 메모리 장치 그룹들은 상기 복수의 메모리 장치들 중 일부를 포함하는 제1 메모리 장치 그룹 및 상기 복수의 메모리 장치들 중 다른 일부를 포함하는 제2 메모리 장치 그룹을 포함하며, 상기 복수의 메모리 모듈들 각각은 상기 제1 광원에서 생성된 상기 제1 광을 이용하여 상기 제1 메모리 장치 그룹으로부터 출력된 제1 전기 신호를 제1 광 신호로 변환하고, 상기 제2 광원에서 생성된 상기 제2 광을 이용하여 상기 제2 메모리 장치 그룹으로부터 출력된 제2 전기 신호를 제2 광 신호로 변환하는 전광 변환부를 포함할 수 있다.
일 실시예에서, 상기 전광 변환부는, 상기 제1 광원에서 생성된 상기 제1 광을 복수의 제3 광들로 분할하는 제1 광 스플리터, 상기 제1 메모리 장치 그룹으로부터 출력된 상기 제1 전기 신호에 기초하여 상기 복수의 제3 광들을 변조함으로써 상기 제1 광 신호를 생성하는 복수의 제1 광 변조기들, 상기 제2 광원에서 생성된 상기 제2 광을 복수의 제4 광들로 분할하는 제2 광 스플리터, 및 상기 제2 메모리 장치 그룹으로부터 출력된 상기 제2 전기 신호에 기초하여 상기 복수의 제4 광들을 변조함으로써 상기 제2 광 신호를 생성하는 복수의 제2 광 변조기들을 포함할 수 있다.
일 실시예에서, 상기 전광 변환부는, 상기 제1 메모리 장치 그룹으로부터 출력된 상기 제1 전기 신호를 직렬화하여 제1 직렬화된 출력 신호를 생성하는 제1 직렬화기, 상기 제1 직렬화된 출력 신호에 기초하여 상기 제1 광원에서 생성된 상기 제1 광을 변조함으로써 상기 제1 광 신호를 생성하는 제1 광 변조기, 상기 제2 메모리 장치 그룹으로부터 출력된 상기 제2 전기 신호를 직렬화하여 제2 직렬화된 출력 신호를 생성하는 제2 직렬화기, 및 상기 제2 직렬화된 출력 신호에 기초하여 상기 제2 광원에서 생성된 상기 제2 광을 변조함으로써 상기 제2 광 신호를 생성하는 제2 광 변조기를 포함할 수 있다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 광 메모리 시스템은 제1 광원 모듈, 제2 광원 모듈, 제1 메모리 모듈 및 제2 메모리 모듈을 포함한다. 상기 제1 광원 모듈은 복수의 제1 광들을 각각 생성하는 복수의 제1 광원들을 포함하고, 상기 제2 광원 모듈은 복수의 제2 광들을 각각 생성하는 복수의 제2 광원들을 포함한다. 상기 제1 메모리 모듈은 상기 제1 광원 모듈에 연결되고, 복수의 제1 메모리 장치 그룹들로 그룹화된 복수의 제1 메모리 장치들을 구비하고, 상기 복수의 제1 메모리 장치 그룹들 각각으로부터 출력된 전기 신호를 상기 복수의 제1 광들 중 상기 복수의 제1 메모리 장치 그룹들 각각에 상응하는 광을 이용하여 제1 광 신호로 변환함으로써 메모리 컨트롤러에 상기 제1 광 신호를 출력한다. 상기 제2 메모리 모듈은 상기 제2 광원 모듈에 연결되고, 복수의 제2 메모리 장치 그룹들로 그룹화된 복수의 제2 메모리 장치들을 구비하고, 상기 복수의 제2 메모리 장치 그룹들 각각으로부터 출력된 전기 신호를 상기 복수의 제2 광들 중 상기 복수의 제2 메모리 장치 그룹들 각각에 상응하는 광을 이용하여 제2 광 신호로 변환함으로써 메모리 컨트롤러에 상기 제2 광 신호를 출력한다.
본 발명의 실시예들에 따른 광 메모리 시스템 및 컴퓨팅 시스템은 복수의 메모리 모듈들이 광원을 공유함으로써 컴퓨팅 시스템의 비용 및 전력 소모를 감소시킬 수 있다.
또한, 본 발명의 실시예들에 따른 광 메모리 시스템 및 컴퓨팅 시스템은 복수의 메모리 모듈들이 광원을 공유함으로써 상기 메모리 모듈들의 수를 용이하게 증가시킬 수 있고, 시스템 메모리 용량을 용이하게 확장시킬 수 있다.
도 1은 본 발명의 실시예들에 따른 광 메모리 시스템을 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 광 메모리 시스템을 나타내는 블록도이다.
도 3은 본 발명의 다른 실시예에 따른 광 메모리 시스템을 나타내는 블록도이다.
도 4는 본 발명의 또 다른 실시예에 따른 광 메모리 시스템을 나타내는 블록도이다.
도 5는 본 발명의 또 다른 실시예에 따른 광 메모리 시스템을 나타내는 블록도이다.
도 6은 본 발명의 또 다른 실시예에 따른 광 메모리 시스템을 나타내는 블록도이다.
도 7은 본 발명의 또 다른 실시예에 따른 광 메모리 시스템을 나타내는 블록도이다.
도 8은 본 발명의 실시예들에 따른 메모리 모듈에 포함된 전광 변환부의 일 예를 나타내는 블록도이다.
도 9는 본 발명의 실시예들에 따른 메모리 모듈에 포함된 전광 변환부의 다른 예를 나타내는 블록도이다.
도 10은 본 발명의 실시예들에 따른 메모리 컨트롤러 및 광 메모리 시스템을 나타내는 블록도이다.
도 11은 본 발명의 실시예들에 따른 메모리 컨트롤러와 복수의 메모리 모듈들의 광 연결을 설명하기 위한 도면이다.
도 12는 본 발명의 실시예들에 따른 복수의 채널들을 가지는 메모리 컨트롤러 및 광 메모리 시스템의 일 예를 나타내는 블록도이다.
도 13은 본 발명의 실시예들에 따른 복수의 채널들을 가지는 메모리 컨트롤러 및 광 메모리 시스템의 다른 예를 나타내는 블록도이다.
도 14은 본 발명의 실시예들에 따른 광 메모리 시스템을 포함하는 컴퓨팅 시스템을 나타내는 블록도이다.
도 15는 본 발명의 실시예들에 따른 광 메모리 시스템에 포함된 광원의 위치를 설명하기 위한 컴퓨팅 시스템의 일 예를 나타내는 도면이다.
도 16은 본 발명의 실시예들에 따른 광 메모리 시스템에 포함된 광원의 위치를 설명하기 위한 서버 시스템의 일 예를 나타내는 도면이다.
도 17은 본 발명의 다른 실시예들에 따른 광 메모리 시스템을 나타내는 블록도이다.
도 18은 본 발명의 다른 실시예들에 따른 광 메모리 시스템에 포함된 광원의 위치를 설명하기 위한 메모리 모듈의 일 예를 나타내는 도면이다.
도 19는 본 발명의 다른 실시예들에 따른 광 메모리 시스템에 포함된 광원의 위치를 설명하기 위한 컴퓨팅 시스템의 일 예를 나타내는 도면이다.
도 20은 본 발명의 또 다른 실시예들에 따른 광 메모리 시스템을 나타내는 블록도이다.
도 21은 본 발명의 또 다른 실시예들에 따른 메모리 모듈에 포함된 전광 변환부의 일 예를 나타내는 블록도이다.
도 22는 본 발명의 또 다른 실시예들에 따른 메모리 모듈에 포함된 전광 변환부의 다른 예를 나타내는 블록도이다.
도 23은 본 발명의 또 다른 실시예들에 따른 광 메모리 시스템을 나타내는 블록도이다.
도 24는 도 23의 광 메모리 시스템에 포함된 메모리 모듈의 일 예를 나타내는 블록도이다.
도 25는 본 발명의 또 다른 실시예들에 따른 메모리 모듈에 포함된 전광 변환부의 일 예를 나타내는 블록도이다.
도 26은 본 발명의 또 다른 실시예들에 따른 메모리 모듈에 포함된 전광 변환부의 다른 예를 나타내는 블록도이다.
도 27은 본 발명의 또 다른 실시예들에 따른 광 메모리 시스템을 나타내는 블록도이다.
도 28은 본 발명의 또 다른 실시예들에 따른 광 메모리 시스템을 나타내는 블록도이다.
도 29는 본 발명의 또 다른 실시예들에 따른 메모리 모듈에 포함된 전광 변환부의 일 예를 나타내는 블록도이다.
도 30은 본 발명의 또 다른 실시예들에 따른 메모리 모듈에 포함된 전광 변환부의 다른 예를 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성 요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제 2 구성 요소도 제1 구성 요소로 명명될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성 요소에 대해서는 동일하거나 유사한 참조 부호를 사용한다.
도 1은 본 발명의 실시예들에 따른 광 메모리 시스템을 나타내는 블록도이다.
도 1을 참조하면, 광 메모리 시스템(100)은 광원(110), 복수의 메모리 모듈들(131, 133, 135, 137) 및 광 분배부(200)를 포함한다.
광원(110)은 복수의 메모리 모듈들(131, 133, 135, 137)이 광 신호(OS)를 생성하는 데에 이용되는 광(LT)을 생성할 수 있다. 예를 들어, 광원(110)은 레이저 다이오드(laser diode; LD), 발광 다이오드(light emitting diode; LED) 등으로 구현될 수 있다.
복수의 메모리 모듈들(131, 133, 135, 137)은 메모리 컨트롤러에 광 신호(OS)를 전송하거나, 상기 메모리 컨트롤러로부터 광 신호를 수신할 수 있다. 이에 따라, 복수의 메모리 모듈들(131, 133, 135, 137)은 광 연결 메모리 모듈, 예를 들어 “광 연결 듀얼 인라인 메모리 모듈(Optically Connected Dual Inline Memory Module; OCDIMM)”이라 불릴 수 있다.
복수의 메모리 모듈들(131, 133, 135, 137) 각각은 복수의 메모리 장치들을 포함할 수 있다. 예를 들어, 상기 복수의 메모리 장치들은 DRAM(Dynamic random access memory), SRAM(Static random access memory), PRAM(Phase random access memory), FRAM(Ferroelectric random access memory), RRAM(Resistive random access memory), MRAM(Magnetic random access memory) 등으로 구현될 수 있다. 실시예에 따라, 복수의 메모리 모듈들(131, 133, 135, 137) 각각은 DIMM(dual in-line memory module) 또는 SIMM(single in-line memory module)일 수 있다.
복수의 메모리 모듈들(131, 133, 135, 137) 각각은 광원(110)에서 생성된 광(LT)을 이용하여 상기 복수의 메모리 장치들로부터 출력된 전기 신호를 광 신호(OS)로 변환함으로써 상기 메모리 컨트롤러에 광 신호(OS)를 출력할 수 있다. 일 실시예에서, 복수의 메모리 모듈들(131, 133, 135, 137) 각각은 광원(110)에서 생성된 광(LT)을 이용하여 상기 복수의 메모리 장치들로부터 출력된 상기 전기 신호를 광 신호(OS)로 변환하는 전광 변환부(electrical-to-optical converting unit, 132, 134, 136, 138)를 포함할 수 있다. 각 전광 변환부(132, 134, 136, 138)는 광원(110)으로부터 광 분배부(200)를 통하여 광(LT)을 수신하고, 상기 복수의 메모리 장치들로부터 출력된 상기 전기 신호에 응답하여 수신된 광(LT)을 변조함으로써 광 신호(OS)를 생성할 수 있다. 각 전광 변환부(132, 134, 136, 138)로부터 출력된 광 신호(OS)는 광 전송로를 통하여 상기 메모리 컨트롤러에 제공될 수 있다.
일 실시예에서, 상기 복수의 메모리 장치들로부터 출력된 상기 전기 신호는 상기 복수의 메모리 장치들로부터 독출된 데이터 신호이고, 복수의 메모리 모듈들(131, 133, 135, 137)은 상기 데이터 신호를 광 신호(OS)로 변환하여 상기 메모리 컨트롤러에 전송할 수 있다. 즉, 복수의 메모리 모듈들(131, 133, 135, 137)에 저장된 데이터가 상기 메모리 컨트롤러에 광 신호(OS)의 형태로 전송될 수 있다.
상기 메모리 컨트롤러는 복수의 메모리 모듈들(131, 133, 135, 137)의 동작을 제어하도록 복수의 메모리 모듈들(131, 133, 135, 137)에 데이터 신호, 커맨드 신호 및 어드레스 신호를 송신할 수 있다. 일 실시예에서, 상기 메모리 컨트롤러는 상기 데이터 신호, 상기 커맨드 신호 또는 상기 어드레스 신호 중 적어도 하나를 광 신호로 변환하여 복수의 메모리 모듈들(131, 133, 135, 137)에 전송할 수 있다. 즉, 상기 메모리 컨트롤러로부터 복수의 메모리 모듈들(131, 133, 135, 137)에 제공되는 기입 데이터, 커맨드 또는 어드레스가 광 신호의 형태로 전송될 수 있다. 예를 들어, 상기 메모리 컨트롤러는 복수의 메모리 모듈들(131, 133, 135, 137)에 상기 데이터 신호를 광 전송로를 통하여 광 신호의 형태로 전송하고, 상기 커맨드 신호 및 상기 어드레스 신호를 전기 신호의 형태로 전송할 수 있다. 다른 예에서, 상기 메모리 컨트롤러는 복수의 메모리 모듈들(131, 133, 135, 137)에 상기 데이터 신호, 상기 커맨드 신호 및 상기 어드레스 신호 모두를 상기 광 전송로를 통하여 상기 광 신호의 형태로 전송할 수 있다.
광 분배부(200)는 광원(110)과 복수의 메모리 모듈들(131, 133, 135, 137) 사이에 연결되고, 광원(110)에서 생성된 광(LT)을 복수의 메모리 모듈들(131, 133, 135, 137)에 분배할 수 있다.
일 실시예에서, 광 분배부(200)는 적어도 하나의 광 스플리터(optical splitter)를 포함할 수 있다. 상기 광 스플리터는 광원(110)에서 생성된 광(LT)을 복수의 분할된 광들로 분할하여 상기 복수의 분할된 광들을 복수의 메모리 모듈들(131, 133, 135, 137)에 각각 제공할 수 있다.
다른 실시예에서, 광 분배부(200)는 적어도 하나의 광 스위치(optical switch)를 포함할 수 있다. 상기 광 스위치는 상기 메모리 컨트롤러로부터 제공된 제어 신호에 응답하여 복수의 메모리 모듈들(131, 133, 135, 137) 중 활성화된 메모리 모듈에 광원(110)에서 생성된 광(LT)을 선택적으로 제공할 수 있다. 예를 들어, 상기 광 스위치는 광원(110)과 복수의 메모리 모듈들(131, 133, 135, 137) 중 독출 동작을 수행하는 메모리 모듈을 연결함으로써 광원(110)에서 생성된 광(LT)이 상기 독출 동작을 수행하는 메모리 모듈에만 제공되도록 할 수 있다.
또 다른 실시예에서, 광원(110)은 상기 메모리 컨트롤러로부터 제공된 제어 신호에 응답하여 파장이 변경되는 광(LT)을 생성하고, 상기 광 분배부는 파장 분할 다중(Wavelength Division Multiplexing; WDM) 디멀티플렉서를 포함할 수 있다. 상기 WDM 디멀티플렉서는 광원(110)에서 생성된 광(LT)을 파장에 따라 분할하여 서로 다른 파장들을 가지는 복수의 광들을 생성하고, 상기 복수의 광들을 복수의 메모리 모듈들(131, 133, 135, 137)에 각각 제공할 수 있다. 예를 들어, 상기 WDM 디멀티플렉서가 광원(110)에서 생성된 광(LT)을 파장 별로 분할하여 각 메모리 모듈(131, 133, 135, 137)에 상응하는 파장을 가지도록 분할된 광을 제공하고, 광원(110)이 상기 제어 신호에 응답하여 광(LT)의 파장을 독출 동작을 수행하는 메모리 모듈에 상응하는 파장으로 변경함으로써, 광원(110)에서 생성된 광(LT)이 실질적으로 상기 독출 동작을 수행하는 메모리 모듈에만 제공되도록 할 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 광 메모리 시스템(100)에서, 광원(110)에서 생성된 광(LT)이 광 분배부(200)에 의해 복수의 메모리 모듈들(131, 133, 135, 137)에 분배됨으로써, 복수의 메모리 모듈들(131, 133, 135, 137)은 광원(110)을 공유할 수 있다. 이에 따라, 본 발명의 실시예들에 따른 광 메모리 시스템(100)은, 각 메모리 모듈 마다 하나 이상의 광원을 포함하는 종래의 광 메모리 시스템에 비하여, 적은 수의 광원을 포함할 수 있고, 광 메모리 시스템(100)의 비용 및 전력 소모를 감소시킬 수 있다.
도 2는 본 발명의 일 실시예에 따른 광 메모리 시스템을 나타내는 블록도이다.
도 2를 참조하면, 광 메모리 시스템(100a)은 광원(110), 제1 내지 제4 메모리 모듈들(131, 133, 135, 137) 및 광 분배부(200a)를 포함한다. 제1 내지 제4 메모리 모듈들(131, 133, 135, 137)은 제1 내지 제4 전광 변환부들(132, 134, 136, 138)을 각각 포함할 수 있다.
광 분배부(200a)는 광원(110)에서 생성된 광(LT1)을 제1 내지 제4 메모리 모듈들(131, 133, 135, 137)에 포함된 제1 내지 제4 전광 변환부들(132, 134, 136, 138)에 분배할 수 있다. 광 분배부(200a)는 광원(110)에서 생성된 광(LT1)을 분할하기 위한 적어도 하나의 1:2 광 스플리터(211, 212, 213)를 포함할 수 있다.
예를 들어, 광 분배부(200a)는 제1 광 스플리터(211), 제2 광 스플리터(212) 및 제3 광 스플리터(213)를 포함할 수 있다. 제1 광 스플리터(211)는 광원(110)에서 생성된 광(LT1)을 제1 분할된 광(LT2) 및 제2 분할된 광(LT3)으로 분할할 수 있다. 제1 분할된 광(LT2)은 제1 메모리 모듈(131)에 포함된 제1 전광 변환부(132)에 제공되고, 제2 분할된 광(LT3)은 제2 광 스플리터(212)에 제공될 수 있다. 또한, 제2 광 스플리터(212)는 제2 분할된 광(LT3)을 제3 분할된 광(LT4) 및 제4 분할된 광(LT5)으로 분할할 수 있다. 제3 분할된 광(LT4)은 제2 메모리 모듈(133)에 포함된 제2 전광 변환부(134)에 제공되고, 제4 분할된 광(LT5)은 제3 광 스플리터(213)에 제공될 수 있다. 또한, 제3 광 스플리터(213)는 제4 분할된 광(LT5)을 제5 분할된 광(LT6) 및 제6 분할된 광(LT7)으로 분할할 수 있다. 제5 분할된 광(LT6)은 제3 메모리 모듈(135)에 포함된 제3 전광 변환부(136)에 제공되고, 제6 분할된 광(LT7)은 제4 메모리 모듈(137)에 포함된 제4 전광 변환부(138)에 제공될 수 있다. 이에 따라, 제1 내지 제4 메모리 모듈들(131, 133, 135, 137)에 각각 포함된 제1 내지 제4 전광 변환부들(132, 134, 136, 138)은 광원(110)에서 생성된 광(LT1)으로부터 분할된 광들(LT2, LT4, LT6, LT7)을 각각 수신할 수 있고, 분할된 광들(LT2, LT4, LT6, LT7)을 이용하여 복수의 메모리 장치들로부터 출력된 전기 신호를 광 신호로 변환하여 메모리 컨트롤러에 제공할 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 광 메모리 시스템(100a)에서, 광원(110)에서 생성된 광(LT1)이 복수의 1:2 광 스플리터들(211, 212, 213)에 의해 복수의 메모리 모듈들(131, 133, 135, 137)에 분배됨으로써, 복수의 메모리 모듈들(131, 133, 135, 137)은 광원(110)을 공유할 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 광 메모리 시스템(100a)은 적은 수의 광원을 포함할 수 있다.
도 3은 본 발명의 다른 실시예에 따른 광 메모리 시스템을 나타내는 블록도이다.
도 3을 참조하면, 광 메모리 시스템(100b)은 광원(110), 제1 내지 제6 메모리 모듈들(131, 133, 135, 141, 143, 145) 및 광 분배부(200b)를 포함한다. 제1 내지 제6 메모리 모듈들(131, 133, 135, 141, 143, 145)은 제1 내지 제6 전광 변환부들(132, 134, 136, 142, 144, 146)을 각각 포함할 수 있다.
광 분배부(200b)는 광원(110)에서 생성된 광(LT1)을 제1 내지 제6 메모리 모듈들(131, 133, 135, 141, 143, 145)에 포함된 제1 내지 제6 전광 변환부들(132, 134, 136, 142, 144, 146)에 분배할 수 있다. 광 분배부(200b)는 광원(110)에서 생성된 광(LT1)을 분할하기 위한 적어도 하나의 1:2 광 스플리터(211, 212, 213, 216, 217), 및 분할된 광이 각 전광 변환부(132, 134, 136, 142, 144, 146)가 전광 변환을 수행하는 데에 필요한 임계 광 세기(threshold optical power) 이상의 광 세기를 가지도록 상기 분할된 광을 증폭하는 적어도 하나의 광 증폭기(optical amplifier, 215)를 포함할 수 있다.
예를 들어, 광 분배부(200b)는 제1 내지 제5 광 스플리터들(211, 212, 213, 216, 217) 및 광 증폭기(215)를 포함할 수 있다. 제1 광 스플리터(211)는 광원(110)에서 생성된 광(LT1)을 제1 분할된 광(LT2) 및 제2 분할된 광(LT3)으로 분할하여 제1 분할된 광(LT2)을 제1 메모리 모듈(131)에 포함된 제1 전광 변환부(132)에 제공할 수 있다. 제2 광 스플리터(212)는 제2 분할된 광(LT3)을 제3 분할된 광(LT4) 및 제4 분할된 광(LT5)으로 분할하여 제3 분할된 광(LT4)을 제2 메모리 모듈(133)에 포함된 제2 전광 변환부(134)에 제공할 수 있다. 또한, 제3 광 스플리터(213)는 제4 분할된 광(LT5)을 제5 분할된 광(LT6) 및 제6 분할된 광(LT7)으로 분할하여 제5 분할된 광(LT6)은 제3 메모리 모듈(135)에 포함된 제3 전광 변환부(136)에 제공할 수 있다.
제6 분할된 광(LT7)은 광원(110)에서 생성된 광(LT1)이 제1 내지 제3 광 스플리터들(211, 212, 213)에 의해 분할되어 생성되므로, 제6 분할된 광(LT7)은 광원(110)에서 생성된 광(LT1)에 비해 낮은 광 세기를 가질 수 있다. 또한, 제6 분할된 광(LT7)은 각 전광 변환부(132, 134, 136, 142, 144, 146)가 전광 변환을 수행하는 데에 필요한 임계 광 세기보다 낮은 광 세기를 가질 수 있다. 이 경우, 제6 분할된 광(LT7)가 상기 임계 광 세기 이상의 광 세기를 가지도록, 광 분배부(200b)는 제6 분할된 광(LT7)을 증폭하는 광 증폭기(215)를 포함할 수 있다. 광 증폭기(215)는 제6 분할된 광(LT7)을 증폭하여 증폭된 광(LT8)을 생성할 수 있다.
제4 광 스플리터(216)는 증폭된 광(LT8)을 제7 분할된 광(LT9) 및 제8 분할된 광(LT10)으로 분할하여 제7 분할된 광(LT9)을 제4 메모리 모듈(141)에 포함된 제4 전광 변환부(142)에 제공할 수 있다. 제5 광 스플리터(217)는 제8 분할된 광(LT10)을 제9 분할된 광(LT11) 및 제10 분할된 광(LT12)으로 분할하여 제9 분할된 광(LT11)을 제5 메모리 모듈(143)에 포함된 제5 전광 변환부(144)에 제공하고, 제10 분할된 광(LT12)을 제6 메모리 모듈(145)에 포함된 제6 전광 변환부(146)에 제공할 수 있다.
상술한 바와 같이, 본 발명의 다른 실시예에 따른 광 메모리 시스템(100b)은, 복수의 메모리 모듈들(131, 133, 135, 141, 143, 145)이 광원(110)을 공유함으로써, 적은 수의 광원을 포함할 수 있다. 또한, 광 메모리 시스템(100b)에 포함된 메모리 모듈들(131, 133, 135, 141, 143, 145)의 수가 증가되더라도, 광 분배부(200b)가 적어도 하나의 광 증폭기(215)를 포함함으로써 메모리 모듈들(131, 133, 135, 141, 143, 145)에 상기 임계 광 세기 이상의 광 세기를 가지는 광을 제공할 수 있다. 이에 따라, 본 발명의 다른 실시예에 따른 광 메모리 시스템(100b)은, 광 메모리 시스템(100b)에 포함된 메모리 모듈의 수를 용이하게 증가시킬 수 있고, 시스템 메모리 용량을 용이하게 확장시킬 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 광 메모리 시스템을 나타내는 블록도이다.
도 4를 참조하면, 광 메모리 시스템(100c)은 광원(110), 제1 내지 제4 메모리 모듈들(131, 133, 135, 137) 및 광 분배부(200c)를 포함한다. 제1 내지 제4 메모리 모듈들(131, 133, 135, 137)은 제1 내지 제4 전광 변환부들(132, 134, 136, 138)을 각각 포함할 수 있다.
광 분배부(200c)는 광원(110)에서 생성된 광(LT1)을 제1 내지 제4 메모리 모듈들(131, 133, 135, 137)에 포함된 제1 내지 제4 전광 변환부들(132, 134, 136, 138)에 분배할 수 있다. 광 분배부(200a)는 광원(110)에서 생성된 광(LT1)을 분할하기 위한 하나의 1:N 광 스플리터(220)를 포함할 수 있다.
광 스플리터(220)는 광원(110)에서 생성된 광(LT1)을 제1 분할된 광(LT2), 제2 분할된 광(LT3), 제3 분할된 광(LT4) 및 제4 분할된 광(LT5)으로 분할할 수 있다. 제1 분할된 광(LT2)은 제1 메모리 모듈(131)에 포함된 제1 전광 변환부(132)에 제공되고, 제2 분할된 광(LT3)은 제2 메모리 모듈(133)에 포함된 제2 전광 변환부(134)에 제공되며, 제3 분할된 광(LT4)은 제3 메모리 모듈(135)에 포함된 제3 전광 변환부(136)에 제공되고, 제4 분할된 광(LT5)은 제4 메모리 모듈(137)에 포함된 제4 전광 변환부(138)에 제공될 수 있다. 이에 따라, 제1 내지 제4 메모리 모듈들(131, 133, 135, 137)에 각각 포함된 제1 내지 제4 전광 변환부들(132, 134, 136, 138)은 광원(110)에서 생성된 광(LT1)으로부터 분할된 광들(LT2, LT3, LT4, LT5)을 각각 수신할 수 있고, 분할된 광들(LT2, LT3, LT4, LT5)을 이용하여 복수의 메모리 장치들로부터 출력된 전기 신호를 광 신호로 변환하여 메모리 컨트롤러에 제공할 수 있다.
상술한 바와 같이, 본 발명의 또 다른 실시예에 따른 광 메모리 시스템(100c)에서, 광원(110)에서 생성된 광(LT1)이 하나의 1:N 광 스플리터(220)에 의해 복수의 메모리 모듈들(131, 133, 135, 137)에 분배됨으로써, 복수의 메모리 모듈들(131, 133, 135, 137)은 광원(110)을 공유할 수 있다. 이에 따라, 본 발명의 또 다른 실시예에 따른 광 메모리 시스템(100c)은 적은 수의 광원을 포함할 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 광 메모리 시스템을 나타내는 블록도이다.
도 5를 참조하면, 광 메모리 시스템(100d)은 광원(110), 제1 내지 제4 메모리 모듈들(131, 133, 135, 137) 및 광 분배부(200d)를 포함한다. 제1 내지 제4 메모리 모듈들(131, 133, 135, 137)은 제1 내지 제4 전광 변환부들(132, 134, 136, 138)을 각각 포함할 수 있다.
광 분배부(200d)는 광원(110)에서 생성된 광(LT1)을 제1 내지 제4 메모리 모듈들(131, 133, 135, 137)에 포함된 제1 내지 제4 전광 변환부들(132, 134, 136, 138)에 분배할 수 있다. 광 분배부(200d)는 메모리 컨트롤러로부터 제공된 제어 신호에 응답하여 제1 내지 제4 메모리 모듈들(131, 133, 135, 137) 중 활성화된 메모리 모듈에 포함된 전광 변환부에 광원(110)에서 생성된 광(LT)을 선택적으로 제공하기 위한 적어도 하나의 1:2 광 스위치(231, 233, 235)를 포함할 수 있다.
예를 들어, 광 분배부(200d)는 제1 광 스위치(231), 제2 광 스위치(232) 및 제3 광 스플리터(235)를 포함할 수 있다. 제1 광 스위치(231)는 상기 제어 신호에 응답하여 광원(110)과 제1 광 스위치(231) 사이의 제1 광 전송로(241)를 제1 광 스위치(231)와 제1 전광 변환부(132) 사이의 제2 광 전송로(242) 또는 제1 광 스위치(231)와 제2 광 스위치(233) 사이의 제3 광 전송로(243)에 선택적으로 연결할 수 있다. 또한, 제2 광 스위치(233)는 상기 제어 신호에 응답하여 제3 광 전송로(243)를 제2 광 스위치(233)와 제2 전광 변환부(134) 사이의 제4 광 전송로(244) 또는 제2 광 스위치(233)와 제3 광 스위치(235) 사이의 제5 광 전송로(245)에 선택적으로 연결할 수 있다. 또한, 제3 광 스위치(235)는 상기 제어 신호에 응답하여 제5 광 전송로(245)를 제3 광 스위치(235)와 제3 전광 변환부(136) 사이의 제6 광 전송로(246) 또는 제3 광 스위치(235)와 제4 전광 변환부(138) 사이의 제7 광 전송로(248)에 선택적으로 연결할 수 있다.
일 실시예에서, 광 분배부(200d)는 상기 메모리 컨트롤러로부터 상기 제어 신호로서 각각이 상응하는 메모리 모듈 또는 상응하는 랭크(rank)가 활성화 상태인지 여부를 나타내는 칩 선택 신호들(CSS1, CSS2, CSS3, CSS4)을 수신할 수 있다. 예를 들어, 제1 광 스위치(231)는 상기 메모리 컨트롤러로부터 상기 제어 신호로서 제1 메모리 모듈(131) 또는 제1 메모리 모듈(131)에 포함된 랭크가 활성화 상태인지 여부를 나타내는 제1 칩 선택 신호(CSS1)를 수신하고, 제2 광 스위치(233)는 상기 메모리 컨트롤러로부터 상기 제어 신호로서 제2 메모리 모듈(133) 또는 제2 메모리 모듈(133)에 포함된 랭크가 활성화 상태인지 여부를 나타내는 제2 칩 선택 신호(CSS2)를 수신하며, 제3 광 스위치(235)는 상기 메모리 컨트롤러로부터 상기 제어 신호로서 제3 메모리 모듈(135) 또는 제3 메모리 모듈(135)에 포함된 랭크가 활성화 상태인지 여부를 나타내는 제3 칩 선택 신호(CSS3) 및/또는 제4 메모리 모듈(137) 또는 제4 메모리 모듈(137)에 포함된 랭크가 활성화 상태인지 여부를 나타내는 제4 칩 선택 신호(CSS4)를 수신할 수 있다. 광 분배부(200d)는 제1 칩 선택 신호(CSS1), 제2 칩 선택 신호(CSS2), 제3 칩 선택 신호(CSS3) 및/또는 제4 칩 선택 신호(CSS4)에 응답하여 제1 내지 제4 메모리 모듈들(131, 133, 135, 137) 중 활성화된 메모리 모듈 또는 활성화된 랭크를 포함하는 메모리 모듈에 광원(110)에서 생성된 광(LT)을 제공할 수 있다.
예를 들어, 제1 칩 선택 신호(CSS1)가 제1 메모리 모듈(131)이 활성화 상태인 것(또는 독출 동작을 수행하는 것)을 나타내는 제1 로직 레벨을 가지고, 제2 및 제3 칩 선택 신호들(CSS2, CSS3)이 제2 로직 레벨을 가지는 경우, 제1 광 스위치(231)는 제1 로직 레벨을 가지는 제1 칩 선택 신호(CSS1)에 응답하여 제1 광 전송로(241)를 제2 광 전송로(242)에 연결할 수 있다. 이에 따라, 광원(110)에서 생성된 광(LT)이 제1 광 전송로(241) 및 제2 광 전송로(242)를 통하여 활성화 상태인 (또는 독출 동작을 수행하는) 제1 메모리 모듈(131)에 포함된 제1 전광 변환부(132)에 제공될 수 있다.
또한, 제2 칩 선택 신호(CSS2)가 제2 메모리 모듈(133)이 활성화 상태인 것을 나타내는 제1 로직 레벨을 가지고, 제1 및 제3 칩 선택 신호들(CSS1, CSS3)이 제2 로직 레벨을 가지는 경우, 제1 광 스위치(231)는 제2 로직 레벨을 가지는 제1 칩 선택 신호(CSS1)에 응답하여 제1 광 전송로(241)를 제3 광 전송로(243)에 연결하고, 제2 광 스위치(233)는 제1 로직 레벨을 가지는 제2 칩 선택 신호(CSS2)에 응답하여 제3 광 전송로(243)를 제4 광 전송로(244)에 연결할 수 있다. 이에 따라, 광원(110)에서 생성된 광(LT)이 제1 광 전송로(241), 제3 광 전송로(243) 및 제4 광 전송로(244)를 통하여 활성화 상태인 제2 메모리 모듈(133)에 포함된 제2 전광 변환부(134)에 제공될 수 있다.
또한, 제3 칩 선택 신호(CSS3)가 제3 메모리 모듈(133)이 활성화 상태인 것을 나타내는 제1 로직 레벨을 가지고, 제1 및 제2 칩 선택 신호들(CSS1, CSS2)이 제2 로직 레벨을 가지는 경우, 제1 광 스위치(231)는 제2 로직 레벨을 가지는 제1 칩 선택 신호(CSS1)에 응답하여 제1 광 전송로(241)를 제3 광 전송로(243)에 연결하고, 제2 광 스위치(233)는 제2 로직 레벨을 가지는 제2 칩 선택 신호(CSS2)에 응답하여 제3 광 전송로(243)를 제5 광 전송로(245)에 연결하며, 제3 광 스위치(235)는 제1 로직 레벨을 가지는 제3 칩 선택 신호(CSS3)에 응답하여 제5 광 전송로(245)를 제6 광 전송로(246)에 연결할 수 있다. 이에 따라, 광원(110)에서 생성된 광(LT)이 제1 광 전송로(241), 제3 광 전송로(243), 제5 광 전송로(245) 및 제6 광 전송로(246)를 통하여 활성화 상태인 제3 메모리 모듈(135)에 포함된 제3 전광 변환부(136)에 제공될 수 있다.
또한, 제4 메모리 모듈(137)이 활성화 상태이거나 독출 동작을 수행하는 경우, 제1 내지 제3 칩 선택 신호들(CSS1, CSS2, CSS3)이 모두 제2 로직 레벨을 가질 수 있고, 제1 광 스위치(231)는 제2 로직 레벨을 가지는 제1 칩 선택 신호(CSS1)에 응답하여 제1 광 전송로(241)를 제3 광 전송로(243)에 연결하고, 제2 광 스위치(233)는 제2 로직 레벨을 가지는 제2 칩 선택 신호(CSS2)에 응답하여 제3 광 전송로(243)를 제5 광 전송로(245)에 연결하며, 제3 광 스위치(235)는 제2 로직 레벨을 가지는 제3 칩 선택 신호(CSS3)에 응답하여 제5 광 전송로(245)를 제7 광 전송로(247)에 연결할 수 있다. 이에 따라, 광원(110)에서 생성된 광(LT)이 제1 광 전송로(241), 제3 광 전송로(243), 제5 광 전송로(245) 및 제7 광 전송로(247)를 통하여 활성화 상태인 제4 메모리 모듈(137)에 포함된 제4 전광 변환부(138)에 제공될 수 있다.
상술한 바와 같이, 본 발명의 또 다른 실시예에 따른 광 메모리 시스템(100d)에서, 광원(110)에서 생성된 광(LT1)이 복수의 1:2 광 스위치들(231, 233, 235)에 의해 복수의 메모리 모듈들(131, 133, 135, 137)에 분배됨으로써, 복수의 메모리 모듈들(131, 133, 135, 137)은 광원(110)을 공유할 수 있다. 이에 따라, 본 발명의 또 다른 실시예에 따른 광 메모리 시스템(100d)은 적은 수의 광원을 포함할 수 있다. 또한, 복수의 1:2 광 스위치들(231, 233, 235)은 광원(110)을 복수의 메모리 모듈들(131, 133, 135, 137) 중 활성화 상태인 또는 독출 동작을 수행하는 메모리 모듈에 연결함으로써, 상기 활성화 상태인 메모리 모듈에만 광원(110)에서 생성된 광(LT)을 제공할 수 있다. 이에 따라, 비활성화 상태(예를 들어, 대기(ready) 또는 유휴(idle) 상태)인 메모리 모듈에도 광을 제공하는 종래의 광 메모리 시스템에 비하여, 본 발명의 또 다른 실시예에 따른 광 메모리 시스템(100d)은 상기 활성화 상태인 메모리 모듈에만 광(LT)을 제공함으로써 전력 소모를 감소시킬 수 있다. 게다가, 메모리 모듈들(131, 133, 135, 137)의 수가 증가하더라도 광원(110)의 수 또는 전력 소모가 증가하지 않으므로, 본 발명의 또 다른 실시예에 따른 광 메모리 시스템(100d)은 메모리 모듈의 수가 용이하게 증가될 수 있고, 시스템 메모리 용량이 용이하게 확장될 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 광 메모리 시스템을 나타내는 블록도이다.
도 6을 참조하면, 광 메모리 시스템(100e)은 광원(110), 제1 내지 제4 메모리 모듈들(131, 133, 135, 137) 및 광 분배부(200e)를 포함한다. 제1 내지 제4 메모리 모듈들(131, 133, 135, 137)은 제1 내지 제4 전광 변환부들(132, 134, 136, 138)을 각각 포함할 수 있다.
광 분배부(200e)는 광원(110)에서 생성된 광(LT1)을 제1 내지 제4 메모리 모듈들(131, 133, 135, 137)에 포함된 제1 내지 제4 전광 변환부들(132, 134, 136, 138)에 분배할 수 있다. 광 분배부(200e)는 메모리 컨트롤러로부터 제공된 제어 신호에 응답하여 제1 내지 제4 메모리 모듈들(131, 133, 135, 137) 중 활성화된 메모리 모듈에 포함된 전광 변환부에 광원(110)에서 생성된 광(LT)을 선택적으로 제공하기 위한 하나의 1:N 광 스위치(250)를 포함할 수 있다.
광 스위치(250)는 상기 제어 신호에 응답하여 광원(110)과 광 스위치(250) 사이의 제1 광 전송로(241)를 광 스위치(250)와 제1 전광 변환부(132) 사이의 제2 광 전송로(242), 광 스위치(250)와 제2 전광 변환부(134) 사이의 제3 광 전송로(244), 광 스위치(250)와 제3 전광 변환부(136) 사이의 제4 광 전송로(246) 또는 광 스위치(250)와 제4 전광 변환부(138) 사이의 제5 광 전송로(248)에 선택적으로 연결할 수 있다.
일 실시예에서, 광 스위치(250)는 상기 메모리 컨트롤러로부터 상기 제어 신호로서 칩 선택 신호(CSS)를 수신할 수 있다. 예를 들어, 광 스위치(250)는 상기 메모리 컨트롤러로부터 제1 메모리 모듈(131)이 활성화 상태인지 여부를 나타내는 제1 칩 선택 신호, 제2 메모리 모듈(133)이 활성화 상태인지 여부를 나타내는 제2 칩 선택 신호, 제3 메모리 모듈(135)이 활성화 상태인지 여부를 나타내는 제3 칩 선택 신호 및 제4 메모리 모듈(137)이 활성화 상태인지 여부를 나타내는 제4 칩 선택 신호를 수신할 수 있다. 광 스위치(250)는 상기 제1 내지 제4 칩 선택 신호들에 응답하여 제1 내지 제4 메모리 모듈들(131, 133, 135, 137) 중 활성화된 메모리 모듈에 광원(110)에서 생성된 광(LT)을 제공할 수 있다.
예를 들어, 상기 제1 칩 선택 신호가 제1 로직 레벨을 가지는 경우, 광 스위치(250)는 제1 광 전송로(241)를 제2 광 전송로(242)에 연결하여 광원(110)에서 생성된 광(LT)이 활성화 상태인 (또는 독출 동작을 수행하는) 제1 메모리 모듈(131)에 포함된 제1 전광 변환부(132)에 제공되도록 할 수 있다. 또한, 상기 제2 칩 선택 신호가 제1 로직 레벨을 가지는 경우, 광 스위치(250)는 제1 광 전송로(241)를 제3 광 전송로(244)에 연결하여 광원(110)에서 생성된 광(LT)이 활성화 상태인 제2 메모리 모듈(133)에 포함된 제2 전광 변환부(134)에 제공되도록 할 수 있다. 또한, 상기 제3 칩 선택 신호가 제1 로직 레벨을 가지는 경우, 광 스위치(250)는 제1 광 전송로(241)를 제4 광 전송로(246)에 연결하여 광원(110)에서 생성된 광(LT)이 활성화 상태인 제3 메모리 모듈(135)에 포함된 제3 전광 변환부(136)에 제공되도록 할 수 있다. 또한, 상기 제4 칩 선택 신호가 제1 로직 레벨을 가지는 경우, 광 스위치(250)는 제1 광 전송로(241)를 제5 광 전송로(248)에 연결하여 광원(110)에서 생성된 광(LT)이 활성화 상태인 제4 메모리 모듈(137)에 포함된 제4 전광 변환부(138)에 제공되도록 할 수 있다.
상술한 바와 같이, 본 발명의 또 다른 실시예에 따른 광 메모리 시스템(100d)에서, 광원(110)에서 생성된 광(LT1)이 하나의 1:N 광 스위치(250)에 의해 복수의 메모리 모듈들(131, 133, 135, 137)에 분배됨으로써, 복수의 메모리 모듈들(131, 133, 135, 137)은 광원(110)을 공유할 수 있다. 이에 따라, 본 발명의 또 다른 실시예에 따른 광 메모리 시스템(100e)은 적은 수의 광원을 포함할 수 있다. 또한, 광 스위치(250)가 광원(110)을 복수의 메모리 모듈들(131, 133, 135, 137) 중 활성화 상태인 또는 독출 동작을 수행하는 메모리 모듈에 연결함으로써, 상기 활성화 상태인 메모리 모듈에만 광원(110)에서 생성된 광(LT)을 제공할 수 있다. 이에 따라, 본 발명의 또 다른 실시예에 따른 광 메모리 시스템(100e)은 전력 소모를 감소시킬 수 있다. 게다가, 메모리 모듈들(131, 133, 135, 137)의 수가 증가하더라도 광원(110)의 수 또는 전력 소모가 증가하지 않으므로, 본 발명의 또 다른 실시예에 따른 광 메모리 시스템(100e)은 메모리 모듈의 수가 용이하게 증가될 수 있고, 시스템 메모리 용량이 용이하게 확장될 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 광 메모리 시스템을 나타내는 블록도이다.
도 7을 참조하면, 광 메모리 시스템(100f)은 광원(110a), 제1 내지 제4 메모리 모듈들(131, 133, 135, 137) 및 광 분배부(200f)를 포함한다. 제1 내지 제4 메모리 모듈들(131, 133, 135, 137)은 제1 내지 제4 전광 변환부들(132, 134, 136, 138)을 각각 포함할 수 있다.
광원(110a)은 광(LT)을 생성한다. 광원(110a)은 제어 신호에 응답하여 광(LT)의 파장을 변경하는 파장 가변 광원(tunable light source)일 수 있다. 일 실시예에서, 광원(110a)은 메모리 컨트롤러로부터 상기 제어 신호로서 제1 내지 제4 메모리 모듈들(131, 133, 135, 137) 중 활성화된 메모리 모듈을 나타내는 칩 선택 신호(CSS)를 수신하고, 칩 선택 신호(CSS)에 응답하여 광(LT)의 파장을 변경할 수 있다. 예를 들어, 칩 선택 신호(CSS)가 제1 메모리 모듈(131)이 활성화 상태인 것을 나타내는 경우, 광원(110a)은 광(LT)의 파장을 제1 파장(λ1)으로 변경할 수 있고, 칩 선택 신호(CSS)가 제2 메모리 모듈(133)이 활성화 상태인 것을 나타내는 경우, 광원(110a)은 광(LT)의 파장을 제2 파장(λ2)으로 변경할 수 있으며, 칩 선택 신호(CSS)가 제3 메모리 모듈(135)이 활성화 상태인 것을 나타내는 경우, 광원(110a)은 광(LT)의 파장을 제3 파장(λ3)으로 변경할 수 있고, 칩 선택 신호(CSS)가 제4 메모리 모듈(137)이 활성화 상태인 것을 나타내는 경우, 광원(110a)은 광(LT)의 파장을 제4 파장(λ4)으로 변경할 수 있다.
광 분배부(200f)는 광원(110)에서 생성된 광(LT)을 제1 내지 제4 메모리 모듈들(131, 133, 135, 137)에 포함된 제1 내지 제4 전광 변환부들(132, 134, 136, 138)에 분배할 수 있다. 광 분배부(200f)는 광원(110)에서 생성된 광(LT)을 파장에 따라 분할하여 서로 다른 파장들(λ1, λ2, λ3, λ4)을 가지는 복수의 광들(LT1, LT2, LT3, LT4)을 생성하고, 복수의 광들(LT1, LT2, LT3, LT4)을 복수의 메모리 모듈들(131, 133, 135, 137)에 각각 제공하는 파장 분할 다중(Wavelength Division Multiplexing; WDM) 디멀티플렉서(270)를 포함할 수 있다.
예를 들어, WDM 디멀티플렉서(270)는 광원(110)에서 생성된 광(LT)을 파장에 따라 제1 파장(λ1)을 가진 제1 광(LT1), 제2 파장(λ2)을 가진 제2 광(LT2), 제3 파장(λ3)을 가진 제3 광(LT3) 및 제4 파장(λ4)을 가진 제4 광(LT4)으로 분할하고, 제1 파장(λ1)을 가진 제1 광(LT1)을 제1 메모리 모듈(131)에 포함된 제1 전광 변환부(132)에 제공하고, 제2 파장(λ2)을 가진 제2 광(LT2)을 제2 메모리 모듈(133)에 포함된 제2 전광 변환부(134)에 제공하며, 제3 파장(λ3)을 가진 제3 광(LT3)을 제3 메모리 모듈(135)에 포함된 제3 전광 변환부(136)에 제공하고, 제4 파장(λ4)을 가진 제4 광(LT4)을 제4 메모리 모듈(137)에 포함된 제4 전광 변환부(138)에 제공할 수 있다.
이와 같이, 광원(110a)이 활성화된 메모리 모듈을 나타내는 칩 선택 신호(CSS)에 응답하여 상기 활성화된 메모리 모듈에 상응하는 파장을 가지는 광(LT)을 생성하고, WDM 디멀티플렉서(270)가 광원(110)에서 생성된 광(LT)을 파장 별로 분할하여 각 메모리 모듈(131, 133, 135, 137)에 상응하는 파장을 가지도록 분할된 광을 제공하므로, 광원(110)에서 생성된 광(LT)이 실질적으로 상기 활성화된 메모리 모듈에만 제공될 수 있다. 예를 들어, 칩 선택 신호(CSS)가 제3 메모리 모듈(135)이 활성화 상태인 것 또는 독출 동작을 수행하는 것을 나타내는 경우, 광원(110a)은 광(LT)의 파장을 제3 파장(λ3)으로 변경할 수 있고, WDM 디멀티플렉서(270)은 제3 광(LT3)으로서 광원(110a)에서 생성된 광(LT) 중 제3 파장(λ3)을 가진 부분, 즉 광원(110a)에서 생성된 광(LT)을 실질적으로 그대로 제3 메모리 모듈(135)에 제공할 수 있다. 이때, 광원(110a)에서 생성된 광(LT)은 제1, 제2 및 제4 파장(λ1, λ2, λ4) 영역에서 약 0의 광 세기를 가질 수 있고, 이에 따라, 제1, 제2 및 제4 메모리 모듈들(131, 133, 137)에 각각 제공되는 제1, 제2 및 제4 광들(LT1, LT2, LT4)은 약 0의 광 세기를 가질 수 있다. 즉, 비활성화 상태인 제1, 제2 및 제4 메모리 모듈들(131, 133, 137)에는 실질적으로 광이 제공되지 않을 수 있다.
상술한 바와 같이, 본 발명의 또 다른 실시예에 따른 광 메모리 시스템(100f)에서, 복수의 메모리 모듈들(131, 133, 135, 137)이 광원(110a)을 공유하므로, 본 발명의 또 다른 실시예에 따른 광 메모리 시스템(100f)은 적은 수의 광원을 포함할 수 있다. 또한, 본 발명의 또 다른 실시예에 따른 광 메모리 시스템(100f)에서, 상기 활성화 상태인 메모리 모듈에만 광원(110a)에서 생성된 광(LT)이 제공되므로, 본 발명의 또 다른 실시예에 따른 광 메모리 시스템(100f)은 전력 소모를 감소시킬 수 있다. 게다가, 메모리 모듈들(131, 133, 135, 137)의 수가 증가하더라도 광원(110a)의 수 또는 전력 소모가 증가하지 않으므로, 본 발명의 또 다른 실시예에 따른 광 메모리 시스템(100f)은 메모리 모듈의 수가 용이하게 증가될 수 있고, 시스템 메모리 용량이 용이하게 확장될 수 있다.
도 8은 본 발명의 실시예들에 따른 메모리 모듈에 포함된 전광 변환부의 일 예를 나타내는 블록도이다.
도 8을 참조하면, 전광 변환부(300)는 광 스플리터(310) 및 복수의 광 변조기(optical modulator)들(330)을 포함한다. 일 실시예에서, 도 1 내지 도 7에 도시된 각 메모리 모듈(131, 133, 135, 137, 141, 143, 145)에 포함된 전광 변환부(132, 134, 136, 138, 142, 144, 146)는 도 8의 전광 변환부(300)와 같이 구현될 수 있다.
광 스플리터(310)는 광원으로부터 광 분배부를 통하여 수신된 광(LT)을 복수의 광들로 분할하여, 상기 복수의 광들을 복수의 광 변조기들(330)에 각각 제공할 수 있다.
복수의 광 변조기들(330)은 전광 변환부(300)가 위치한 메모리 모듈에 포함된 메모리 장치들로부터 출력된 전기 신호들(SOUT)을 수신하고, 전기 신호들(SOUT)에 기초하여 상기 복수의 광들을 변조함으로써 복수의 광 신호들(OS)을 생성할 수 있다. 예를 들어, 각 광 변조기(330)는 상응하는 전기 신호(SOUT)의 로직 레벨에 따라 지속파(continuous wave; CW)인 광을 선택적으로 출력함으로써 광 신호(OS)로서 전기 신호(SOUT)의 상기 로직 레벨에 상응하는 광 펄스들을 생성할 수 있다. 복수의 광 변조기들(330)은 복수의 광 신호들(OS)을 메모리 컨트롤러에 제공할 수 있다.
일 실시예에서, 실리콘 포토닉스(silicon photonics) 기술이 채용될 수 있고, 상기 광원은 III-V족 반도체 레이저, 하이브리드 실리콘 레이저(hybrid silicon laser), 올-실리콘 레이저(all-silicon laser) 등으로 구현될 수 있고, 전광 변환부(300)는 일반적인 반도체 제조 공정을 이용하여 구현될 수 있으며, 상기 광원, 상기 광 분배부, 전광 변환부(300) 등과 같은 광 모듈들이 실리콘 도파로(silicon waveguide)를 통하여 서로 연결될 수 있다. 또한, 상기 광원이 전광 변환부(300)가 형성된 집적 회로의 외부에 위치하고, 전광 변환부(300)는 상기 외부 광원으로부터 수신된 광(LT)을 변조하여 광 신호(OS)를 생성할 수 있다. 다만, 본 발명의 실시예들은 실리콘 포토닉스 기술에 한정되지 않고, 다양한 포토닉스 기술들이 채용될 수 있다.
도 9는 본 발명의 실시예들에 따른 메모리 모듈에 포함된 전광 변환부의 다른 예를 나타내는 블록도이다.
도 9를 참조하면, 전광 변환부(400)는 직렬화기(410) 및 광 변조기 (430)를 포함한다. 일 실시예에서, 도 1 내지 도 7에 도시된 각 메모리 모듈(131, 133, 135, 137, 141, 143, 145)에 포함된 전광 변환부(132, 134, 136, 138, 142, 144, 146)는 도 9의 전광 변환부(400)와 같이 구현될 수 있다.
직렬화기(410)는 전광 변환부(300)가 위치한 메모리 모듈에 포함된 메모리 장치들로부터 출력된 전기 신호들(SOUT)을 직렬화하여 직렬화된 전기 신호를 광 변조기(430)에 제공할 수 있다.
광 변조기(430)는 직렬화기(410)로부터 상기 직렬화된 전기 신호를 수신하고, 광원으로부터 광 분배부를 통하여 광(LT)을 수신할 수 있다. 광 변조기(430)는 상기 직렬화된 전기 신호에 기초하여 수신된 광(LT)을 변조함으로써 광 신호(OS)를 생성할 수 있다. 예를 들어, 광 변조기(430)는 상기 직렬화된 전기 신호의 로직 레벨에 따라 지속파(continuous wave)인 광(LT)을 선택적으로 출력함으로써 광 신호(OS)로서 상기 직렬화된 전기 신호의 상기 로직 레벨에 상응하는 광 펄스들을 생성할 수 있다. 광 변조기(430)는 광 신호(OS)를 메모리 컨트롤러에 제공할 수 있다.
도 10은 본 발명의 실시예들에 따른 메모리 컨트롤러 및 광 메모리 시스템을 나타내는 블록도이다.
도 10을 참조하면, 광 메모리 시스템(100)은 메모리 컨트롤러(510)에 연결된다. 광 메모리 시스템(100)은 광원(110), 복수의 메모리 모듈들(131, 133, 135, 137) 및 광 분배부(200)를 포함할 수 있다.
메모리 컨트롤러(510)는 광 메모리 시스템(100)을 제어할 수 있다. 예를 들어, 메모리 컨트롤러(510)는 복수의 메모리 모듈들(131, 133, 135, 137)의 동작을 제어하도록 복수의 메모리 모듈들(131, 133, 135, 137)에 데이터 신호, 커맨드 신호 및 어드레스 신호를 송신할 수 있다. 일 실시예에서, 메모리 컨트롤러(510)는 상기 데이터 신호, 상기 커맨드 신호 또는 상기 어드레스 신호 중 적어도 하나를 광 신호(OS2)로 변환하여 복수의 메모리 모듈들(131, 133, 135, 137)에 포함된 복수의 광전 변환부들(152, 154, 156, 158)에 제공할 수 있다. 또한, 일 실시예에서, 각 메모리 모듈(131, 133, 135, 137)에 포함된 복수의 메모리 장치들(160)로부터 독출된 데이터 신호는 전광 변환부(132, 134, 136, 138)에 의해 광 신호(OS1)로 변환되고, 메모리 컨트롤러(510)는 광 메모리 시스템(100)으로부터 상기 독출된 데이터 신호로서 광 신호(OS1)를 수신할 수 있다. 실시예에 따라, 복수의 메모리 모듈들(131, 133, 135, 137)은 메모리 컨트롤러(510)에 멀티-드롭 방식 또는 데이지 체인 방식으로 연결될 수 있다.
각 메모리 모듈(131, 133, 135, 137)은 복수의 메모리 장치들(160) 및 전광 변환부(132, 134, 136, 138)를 포함한다. 예를 들어, 복수의 메모리 장치들(160)은 DRAM, SRAM, PRAM, FRAM, RRAM, MRAM 등으로 구현될 수 있다. 전광 변환부(132, 134, 136, 138)는 광원(100)으로부터 광 분배부(200)를 통하여 수신된 광(LT)을 이용하여 복수의 메모리 장치들(160)로부터 출력된 전기 신호, 예를 들어 상기 데이터 신호를 광 신호(OS1)로 변환하고, 광 신호(OS1)를 메모리 컨트롤러(510)에 제공할 수 있다. 메모리 컨트롤러(510)는 광 신호(OS1)를 전기 신호로 변환하여 상기 데이터 신호를 복원할 수 있다.
또한, 각 메모리 모듈(131, 133, 135, 137)은 광전 변환부(152, 154, 156, 168)를 더 포함할 수 있다. 각 광전 변환부(152, 154, 156, 168)는 메모리 컨트롤러(510)로부터 제공된 광 신호(OS2)를 검출하는 광 검출기(photo detector)를 포함할 수 있다. 예를 들어, 각 광전 변환부(152, 154, 156, 168)는 상기 광 검출기를 이용하여 메모리 컨트롤러(510)로부터 제공된 광 신호(OS2)의 펄스들을 검출함으로써 상기 펄스들에 상응하는 로직 레벨을 가지는 전기 신호를 생성할 수 있고, 상기 전기 신호를 복수의 메모리 장치들(160)에 제공할 수 있다.
실시예에 따라, 각 메모리 모듈(131, 133, 135, 137)에 포함된 전광 변환부(132, 134, 136, 138) 및 광전 변환부(152, 154, 156, 168)는 하나의 칩으로 구현되거나 서로 다른 칩들로 구현될 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 메모리 컨트롤러(510)와 광 메모리 시스템(100) 사이에서, 상기 데이터 신호, 상기 커맨드 신호 및/또는 상기 어드레스 신호가 광 신호(OS1, OS2)로 송수신되므로, 임피던스 부정합(impedance mismatch) 문제가 발생되지 않으며, 메모리 컨트롤러(510)에 연결되는 메모리 모듈들(131, 133, 135, 137)의 수가 증가하더라도 신호 충실도(signal integrity)가 저하되지 않는다. 게다가, 본 발명의 실시예들에 따른 광 메모리 시스템(100)에서, 복수의 메모리 모듈들(131, 133, 135, 137)이 광원(110)을 공유하므로, 메모리 모듈의 수가 용이하게 증가될 수 있고, 시스템 메모리 용량이 용이하게 확장될 수 있다.
도 11은 본 발명의 실시예들에 따른 메모리 컨트롤러와 복수의 메모리 모듈들의 광 연결을 설명하기 위한 도면이다.
도 11을 참조하면, 일 실시예에서, 복수의 메모리 모듈들(131, 133, 135, 137)이 메모리 컨트롤러(510)에 멀티-드롭 방식으로 연결될 수 있다. 복수의 메모리 모듈들(131, 133, 135, 137)이 광 커플러들(optical coupler, 521, 523, 525, 531, 533, 535)을 통하여 메모리 컨트롤러(510)에 연결될 수 있다.
예를 들어, 복수의 메모리 모듈들(131, 133, 135, 137)에 포함된 복수의 전광 변환부들(132, 134, 136, 138)로부터 출력된 제1 광 신호(OS1)가 적어도 하나의 광 결합기(optical combiner, 521, 523, 535)를 통하여 제1 광 전송로(optical transmission line, 520)로 인가되고, 메모리 컨트롤러(510)는 제1 광 전송로(520)를 통하여 제1 광 신호(OS1)를 수신할 수 있다. 또한, 메모리 컨트롤러(510)는 제2 광 전송로(530)에 제2 광 신호(OS2)를 인가하고, 복수의 메모리 모듈들(131, 133, 135, 137)에 포함된 복수의 광전 변환부들(152, 154, 156, 158)은 제2 광 전송로(530)로부터 적어도 하나의 광 스플리터(531, 533, 535)를 통하여 제2 광 신호(OS2)를 수신할 수 있다. 실시예에 따라, 제1 및 제2 광 전송로들(520, 530)은 광 섬유(optical fiber), 광 도파로(optical waveguide), 실리콘 도파로(silicon waveguide) 등으로 구현될 수 있다.
한편, 도 11에는 복수의 메모리 모듈들(131, 133, 135, 137)이 메모리 컨트롤러(510)에 멀티-드롭 방식으로 연결된 예가 도시되어 있으나, 실시예에 따라, 복수의 메모리 모듈들(131, 133, 135, 137)은 메모리 컨트롤러(510)에 다양한 방식으로 연결될 수 있다. 일 실시예에서, 복수의 메모리 모듈들(131, 133, 135, 137)이 메모리 컨트롤러(510)에 데이지-체인 방식으로 연결될 수 있다. 이 경우, 메모리 컨트롤러(510)와 복수의 메모리 모듈들(131, 133, 135, 137)은 광 커플러들(521, 523, 525, 531, 533, 535)을 대신하여 광 전송로들(520, 530)을 복수의 전광 변환부들(132, 134, 136, 138) 및 복수의 광전 변환부들(152, 154, 156, 158)에 선택적으로 연결하는 적어도 하나의 광 스위치를 통하여 연결될 수 있다. 이 때, 각 광 스위치는 상응하는 전광 변환부 또는 광전 변환부의 내부 또는 외부에 위치할 수 있다.
도 12는 본 발명의 실시예들에 따른 복수의 채널들을 가지는 메모리 컨트롤러 및 광 메모리 시스템의 일 예를 나타내는 블록도이다.
도 12를 참조하면, 메모리 컨트롤러(510)는 제1 채널(CH1) 및 제2 채널(CH2)을 가진다. 제1 채널(CH1)에는 복수의 제1 메모리 모듈들(131, 133, 135, 137)이 연결되고, 제2 채널(CH2)에는 복수의 제2 메모리 모듈들(181, 183, 185, 187)이 연결된다. 제1 광원(110)과 복수의 제1 메모리 모듈들(131, 133, 135, 137) 사이에는 제1 광 분배부(200)가 연결되고, 제2 광원(160)과 복수의 제2 메모리 모듈들(181, 183, 185, 187) 사이에는 제2 광 분배부(290)가 연결된다.
제1 광원(110)에서 생성된 제1 광(LT1)은 제1 광 분배부(200)를 통하여 제1 채널(CH1)에 연결된 복수의 제1 메모리 모듈들(131, 133, 135, 137)에 분배되고, 복수의 제1 메모리 모듈들(131, 133, 135, 137)은 제1 광원(110)에서 생성된 제1 광(LT1)을 이용하여 광 신호를 생성할 수 있다. 또한, 제2 광원(160)에서 생성된 제2 광(LT2)은 제2 광 분배부(290)를 통하여 제2 채널(CH2)에 연결된 복수의 제2 메모리 모듈들(181, 183, 185, 187)에 분배되고, 복수의 제2 메모리 모듈들(181, 183, 185, 187)은 제2 광원(160)에서 생성된 제2 광(LT2)을 이용하여 광 신호를 생성할 수 있다.
도 12에 도시된 바와 같이, 메모리 컨트롤러(510)는 복수의 채널들(CH1, CH2)을 가질 수 있고, 각 채널마다 하나의 광원이 구비될 수 있으며, 각 채널에 연결된 복수의 메모리 모듈들은 상기 광원을 공유할 수 있다.
도 13은 본 발명의 실시예들에 따른 복수의 채널들을 가지는 메모리 컨트롤러 및 광 메모리 시스템의 다른 예를 나타내는 블록도이다.
도 13을 참조하면, 메모리 컨트롤러(510)는 제1 채널(CH1) 및 제2 채널(CH2)을 가진다. 제1 채널(CH1)에는 복수의 제1 메모리 모듈들(131, 133, 135, 137)이 연결되고, 제2 채널(CH2)에는 복수의 제2 메모리 모듈들(181, 183, 185, 187)이 연결된다. 광원(110)은 광 스플리터(190)에 연결된다. 광 스플리터(190)와 복수의 제1 메모리 모듈들(131, 133, 135, 137) 사이에는 제1 광 분배부(200)가 연결되고, 광 스플리터(190)와 복수의 제2 메모리 모듈들(181, 183, 185, 187) 사이에는 제2 광 분배부(290)가 연결된다.
광 스플리터(190)는 광원(110)에서 생성된 광(LT)을 분할하여 분할된 광들을 제1 광 분배부(200) 및 제2 광 분배부(290)에 각각 제공할 수 있다. 제1 광 분배부(200)는 광원(110)으로부터 광 스플리터(190)를 통하여 수신된 광(LT)을 제1 채널(CH1)에 연결된 복수의 제1 메모리 모듈들(131, 133, 135, 137)에 분배하고, 제2 광 분배부(290)는 광원(110)으로부터 광 스플리터(190)를 통하여 수신된 광(LT)을 제2 채널(CH2)에 연결된 복수의 제2 메모리 모듈들(181, 183, 185, 187)에 분배할 수 있다.
도 13에 도시된 바와 같이, 하나의 광원(110)이 구비될 수 있으며, 복수의 메모리 모듈들(131, 133, 135, 137, 181, 183, 185, 187)은 하나의 광원(110)을 공유할 수 있다.
도 14은 본 발명의 실시예들에 따른 광 메모리 시스템을 포함하는 컴퓨팅 시스템을 나타내는 블록도이다.
도 14를 참조하면, 컴퓨팅 시스템(600)은 프로세서(610), 입출력 허브(620), 입출력 컨트롤러 허브(630), 그래픽 카드(650) 및 광 메모리 시스템(100)을 포함할 수 있다. 실시예에 따라, 컴퓨팅 시스템(600)은 개인용 컴퓨터(personal computer), 서버 컴퓨터(server computer), 워크스테이션(workstation), 노트북(laptop computer) 등과 같은 임의의 컴퓨팅 시스템일 수 있다.
프로세서(610)는 도 15의 보드(670) 상에 장착될 수 있다. 프로세서(610)는 특정 계산들 또는 태스크들을 수행할 수 있다. 예를 들어, 프로세서(610)는 마이크로프로세서 또는 중앙 처리 장치(Central Processing Unit; CPU)일 수 있다. 실시예에 따라, 프로세서(610)는 하나의 프로세서 코어(processor core)를 포함하거나, 복수의 프로세서 코어들을 포함할 수 있다. 예를 들어, 프로세서(610)는 듀얼 코어, 쿼드 코어, 헥사 코어 등의 멀티 코어를 포함할 수 있다. 한편, 도 15에는 하나의 프로세서(610)가 도시되어 있으나, 컴퓨팅 시스템(600)은 복수의 프로세서들을 포함할 수 있다.
프로세서(610)는 광 메모리 시스템(100)을 제어하는 메모리 컨트롤러(510)를 포함할 수 있다. 프로세서(610)에 포함된 메모리 컨트롤러(510)는 집적 메모리 컨트롤러(Integrated Memory Controller; IMC)라고 명명될 수 있다. 메모리 컨트롤러(510)와 광 메모리 시스템(100) 사이의 메모리 인터페이스는 적어도 하나의 광 전송로(540)를 포함하는 하나 이상의 채널들로 구현될 수 있다. 실시예에 따라, 메모리 컨트롤러(510)는 입출력 허브(620) 내에 위치할 수도 있는데, 메모리 컨트롤러(510)를 포함하는 입출력 허브(620)는 메모리 컨트롤러 허브(Memory Controller Hub; MCH)라고 명명될 수 있다.
광 메모리 시스템(100)은 적어도 하나의 광원(110), 광 분배부(200) 및 복수의 메모리 모듈들(131, 133, 135, 137)을 포함할 수 있다. 광 분배부(200)는 광원(110)에서 생성된 광을 복수의 메모리 모듈들(131, 133, 135, 137)에 분배할 수 있다. 복수의 메모리 모듈들(131, 133, 135, 137)은 광원(110)으로부터 광 분배부(200)를 통하여 수신된 광을 이용하여 광 신호를 생성하고, 광 전송로(540)를 통하여 상기 광 신호를 메모리 컨트롤러(510)에 제공할 수 있다. 실시예에 따라, 광원(110)은 도 15의 보드(670) 상에 장착되거나, 도 15의 보드(670)의 외부에 위치한 랙 타입의 광원으로 구현될 수 있다.
입출력 허브(620)는 그래픽 카드(650)와 같은 장치들과 프로세서(610) 사이의 데이터 전송을 관리할 수 있다. 입출력 허브(620)는 다양한 방식의 인터페이스를 통하여 프로세서(610)에 연결될 수 있다. 예를 들어, 입출력 허브(620)와 프로세서(610)는 프론트 사이드 버스(Front Side Bus; FSB), 시스템 버스(System Bus), 하이퍼트랜스포트(HyperTransport), 라이트닝 데이터 트랜스포트(Lightning Data Transport; LDT), 퀵패스 인터커넥트(QuickPath Interconnect; QPI), 공통 시스템 인터페이스(Common System Interface; CSI) 등의 다양한 표준의 인터페이스로 연결될 수 있다. 또한, 입출력 허브(620)는 장치들과의 다양한 인터페이스들을 제공할 수 있다. 예를 들어, 입출력 허브(620)는 가속 그래픽 포트(Accelerated Graphics Port; AGP) 인터페이스, 주변 구성요소 인터페이스-익스프레스(Peripheral Component Interface-Express; PCIe), 통신 스트리밍 구조(Communications Streaming Architecture; CSA) 인터페이스 등을 제공할 수 있다. 도 14에는 하나의 입출력 허브(620)가 도시되어 있으나, 컴퓨팅 시스템(600)은 복수의 입출력 허브들을 포함할 수 있다. 그래픽 카드(650)는 AGP 또는 PCIe를 통하여 입출력 허브(620)와 연결될 수 있다. 그래픽 카드(650)는 영상을 표시하기 위한 디스플레이 장치(미도시)를 제어할 수 있다.
입출력 컨트롤러 허브(630)는 다양한 시스템 인터페이스들이 효율적으로 동작하도록 데이터 버퍼링 및 인터페이스 중재를 수행할 수 있다. 입출력 컨트롤러 허브(630)는 내부 버스를 통하여 입출력 허브(620)와 연결될 수 있다. 예를 들어, 입출력 허브(620)와 입출력 컨트롤러 허브(630)는 다이렉트 미디어 인터페이스(Direct Media Interface; DMI), 허브 인터페이스, 엔터프라이즈 사우스브릿지 인터페이스(Enterprise Southbridge Interface; ESI), PCIe 등을 통하여 서로 연결될 수 있다. 입출력 컨트롤러 허브(630)는 주변 장치들과의 다양한 인터페이스들을 제공할 수 있다. 예를 들어, 입출력 컨트롤러 허브(630)는 범용 직렬 버스(Universal Serial Bus; USB) 포트, 직렬 ATA(Serial Advanced Technology Attachment; SATA) 포트, 범용 입출력(General Purpose Input/Output; GPIO), 로우 핀 카운트(Low Pin Count; LPC) 버스, 직렬 주변 인터페이스(Serial Peripheral Interface; SPI), PCI, PCIe 등을 제공할 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 컴퓨팅 시스템(600)에서, 메모리 컨트롤러(510)와 광 메모리 시스템(100)이 광 전송로(540)를 통하여 연결되므로, 광 메모리 시스템(100)에서 임피던스 부정합(impedance mismatch) 문제가 발생되지 않으며, 메모리 컨트롤러(510)에 연결되는 메모리 모듈들(131, 133, 135, 137)의 수가 증가하더라도 신호 충실도(signal integrity)가 저하되지 않는다. 게다가, 본 발명의 실시예들에 따른 컴퓨팅 시스템(600)에서, 복수의 메모리 모듈들(131, 133, 135, 137)이 광원(110)을 공유하므로, 메모리 모듈의 수가 용이하게 증가될 수 있고, 시스템 메모리 용량이 용이하게 확장될 수 있다.
도 15는 본 발명의 실시예들에 따른 광 메모리 시스템에 포함된 광원의 위치를 설명하기 위한 컴퓨팅 시스템의 일 예를 나타내는 도면이다.
도 15를 참조하면, 컴퓨팅 시스템(600a)은 보드(670), 프로세서(610) 및 광 메모리 시스템을 포함한다. 상기 광 메모리 시스템은 광원(110), 광 분배부(200) 및 복수의 메모리 모듈들(131, 133, 135, 137)을 포함할 수 있다.
예를 들어, 보드(670)는 마더 모드(mother board) 또는 메인 보드(main board)일 수 있다. 프로세서(610)는 보드(670) 상에 장착되고, 상기 광 메모리 시스템을 제어하는 메모리 컨트롤러를 포함할 수 있다. 광 분배부(200)는 광원(110)에서 생성된 광을 복수의 메모리 모듈들(131, 133, 135, 137)에 분배할 수 있다. 복수의 메모리 모듈들(131, 133, 135, 137)은 광원(110)으로부터 광 분배부(200)를 통하여 수신된 광을 이용하여 광 신호를 생성하고, 상기 광 신호를 상기 메모리 컨트롤러에 제공할 수 있다.
도 15에 도시된 바와 같이, 광원(110)은 복수의 메모리 모듈들(131, 133, 135, 137)의 외부에 위치하고, 보드(670) 상에 장착될 수 있다. 또한, 복수의 메모리 모듈들(131, 133, 135, 137)은 보드(670) 상에 장착된 광원(110)을 공유할 수 있다.
도 16은 본 발명의 실시예들에 따른 광 메모리 시스템에 포함된 광원의 위치를 설명하기 위한 서버 시스템의 일 예를 나타내는 도면이다.
도 16을 참조하면, 서버 시스템(700)은 각각 복수의 컴퓨팅 시스템들(600)이 장착된 복수의 랙들(710, 720) 및 복수의 광원들(110)이 장착된 랙(730)을 포함할 수 있다.
각 광원(110)은 상응하는 컴퓨팅 시스템(600)의 보드의 외부에 위치하고, 랙 타입으로 구현될 수 있다. 랙(730)에 장착된 복수의 광원들(110)에서 생성된 광들(LT)이 복수의 랙들(710, 720)에 장착된 복수의 컴퓨팅 시스템들(600)에 각각 제공될 수 있다.
도 17은 본 발명의 다른 실시예들에 따른 광 메모리 시스템을 나타내는 블록도이다.
도 17을 참조하면, 광 메모리 시스템(1100)은 복수의 광원들(1111, 1113, 1115, 1117) 및 복수의 메모리 모듈들(1131, 1133, 1135, 1137)을 포함한다.
복수의 광원들(1111, 1113, 1115, 1117)은 복수의 광들(LT1, LT2, LT3, LT4)을 각각 생성할 수 있다. 또한, 복수의 광원들(1111, 1113, 1115, 1117)은 복수의 메모리 모듈들(1131, 1133, 1135, 1137)에 각각 연결되고, 복수의 광들(LT1, LT2, LT3, LT4)을 복수의 메모리 모듈들(1131, 1133, 1135, 1137)에 각각 제공할 수 있다. 예를 들어, 제1 광원(1111)은 제1 메모리 모듈(1131)에 연결되고, 제1 광(LT1)을 제1 메모리 모듈(1131)에 포함된 제1 전광 변환부(1132)에 제공할 수 있다. 또한, 제2 광원(1113)은 제2 메모리 모듈(1133)에 연결되고, 제2 광(LT2)을 제2 메모리 모듈(1133)에 포함된 제2 전광 변환부(1134)에 제공할 수 있다. 또한, 제3 광원(1115)은 제3 메모리 모듈(1135)에 연결되고, 제3 광(LT3)을 제3 메모리 모듈(1135)에 포함된 제3 전광 변환부(1136)에 제공할 수 있다. 또한, 제4 광원(1117)은 제4 메모리 모듈(1137)에 연결되고, 제4 광(LT4)을 제4 메모리 모듈(1137)에 포함된 제4 전광 변환부(1138)에 제공할 수 있다. 이와 같이, 광 메모리 시스템(1100)은 복수의 메모리 모듈들(1131, 1133, 2135, 1137)에 각각 상응하는 복수의 광원들(1111, 1113, 1115, 1117)을 포함할 수 있다.
한편, 실시예에 따라, 복수의 전광 변환부들(1132, 1134, 1136, 1138) 각각은 도 8의 전광 변환부(300) 또는 도 9의 전광 변환부(400)와 같이 구현될 수 있다. 또한, 실시예에 따라, 각 광원(1111, 1113, 1115, 1117)은 상응하는 메모리 모듈 내에 위치하거나, 광 메모리 시스템(1100)이 장착된 보드 상에 장착되거나, 광 메모리 시스템(1100)이 장착된 보드의 외부에 위치할 수 있다.
도 18은 본 발명의 다른 실시예들에 따른 광 메모리 시스템에 포함된 광원의 위치를 설명하기 위한 메모리 모듈의 일 예를 나타내는 도면이다.
도 18을 참조하면, 메모리 모듈(1200)은 복수의 메모리 장치들(1230), 전광 변환부(1220) 및 광원(1210)을 포함할 수 있다. 일 실시예에서, 도 17의 각 메모리 모듈(1331, 1133, 1135, 1137)은 도 18의 메모리 모듈(2200)과 같이 구현될 수 있다.
광원(1210)은 광(LT)을 생성하고, 전광 변환부(1220)는 광원(1210)에서 생성된 광(LT)을 이용하여 복수의 메모리 장치들(1230)로부터 출력된 전기 신호를 광 신호(OS)로 변환할 수 있다. 도 18에 도시된 바와 같이, 광원(1210)은 상응하는 메모리 모듈(1200) 내에 위치할 수 있다.
도 19는 본 발명의 다른 실시예들에 따른 광 메모리 시스템에 포함된 광원의 위치를 설명하기 위한 컴퓨팅 시스템의 일 예를 나타내는 도면이다.
도 19를 참조하면, 컴퓨팅 시스템(1300)은 보드(1370), 프로세서(1310) 및 광 메모리 시스템을 포함한다. 상기 광 메모리 시스템은 복수의 광원들(1111, 1113, 1115, 1117) 및 복수의 메모리 모듈들(1131, 1133, 1135, 1137)을 포함할 수 있다.
프로세서(1310)는 보드(1370) 상에 장착되고, 상기 광 메모리 시스템을 제어하는 메모리 컨트롤러를 포함할 수 있다. 각 광원(1111, 1113, 1115, 1117)은 상응하는 메모리 모듈(1131, 1133, 1135, 1137)에 연결되고, 상응하는 메모리 모듈(1131, 1133, 1135, 1137)에 광을 제공할 수 있다.
일 실시예에서, 도 19에 도시된 바와 같이, 복수의 광원들(1111, 1113, 1115, 1117)은 복수의 메모리 모듈들(1131, 1133, 1135, 1137)의 외부에 위치하고, 보드(1370) 상에 장착될 수 있다. 다른 실시예에서, 도 16에 도시된 바와 같이, 복수의 광원들(1111, 1113, 1115, 1117)은 보드(1370)의 외부에 위치하고, 랙 타입으로 구현될 수 있다.
도 20은 본 발명의 또 다른 실시예들에 따른 광 메모리 시스템을 나타내는 블록도이다.
도 20을 참조하면, 광 메모리 시스템(2100)은 제1 광원(2110), 제2 광원(2115), 복수의 메모리 모듈들(2131, 2133, 2135, 2137), 제1 광 분배부(2200) 및 제2 광 분배부(2250)를 포함한다.
제1 광원(2110)은 제1 광(LT1)을 생성하고, 제2 광원(2115)은 제2 광(LT2)을 생성할 수 있다. 제1 광 분배부(2200)는 제1 광원(2110)과 복수의 메모리 모듈들(2131, 2133, 2135, 2137) 사이에 연결되어 제1 광원(2110)에서 생성된 제1 광(LT1)을 복수의 메모리 모듈들(2131, 2133, 2135, 2137)에 분배하고, 제2 광 분배부(2250)는 제2 광원(2115)과 복수의 메모리 모듈들(2131, 2133, 2135, 2137) 사이에 연결되어 제2 광원(2115)에서 생성된 제2 광(LT2)을 복수의 메모리 모듈들(2131, 2133, 2135, 2137)에 분배할 수 있다. 실시예에 따라, 제1 및 제2 광 분배부들(2200, 2250) 각각은 복수의 메모리 모듈들(2131, 2133, 2135, 2137) 중 하나의 메모리 모듈에만 광을 제공하는 도 5의 광 분배부(200d), 도 6의 광 분배부(200e) 또는 도 7의 광 분배부(200f)와 같이 구현될 수 있다.
제1 및 제2 광 분배부들(2200, 2250)은, 메모리 컨트롤러로부터 제공된 제어 신호에 응답하여 복수의 메모리 모듈들(2131, 2133, 2135, 2137) 중 현재 활성화된 메모리 모듈에 제1 광(LT1) 또는 제2 광(LT2) 중 하나를 제공하고, 복수의 메모리 모듈들(2131, 2133, 2135, 2137) 중 다음에 활성화될 메모리 모듈에 제1 광(LT1) 또는 제2 광(LT2) 중 다른 하나를 제공할 수 있다. 즉, 제1 및 제2 광 분배부들(2200, 2250)에 의해 제1 광(LT1) 또는 제2 광(LT2) 중 어느 하나가 상기 현재 활성화된 메모리 모듈에 제공되고, 제1 광(LT1) 또는 제2 광(LT2) 중 다른 하나가 상기 다음에 활성화될 메모리 모듈에 제공될 수 있다. 이에 따라, 광 분배부의 스위칭 속도가 메모리 모듈의 선택 속도보다 느리더라도 (또는 광 분배부의 스위칭 레이턴시가 메모리 모듈의 선택 레이턴시보다 길더라도), 활성화된 메모리 모듈에 광이 정확하게 제공될 수 있다.
예를 들어, 제2 메모리 모듈(2133)이 현재 활성화 상태이고 (또는 현재 독출 동작을 수행하고), 제4 메모리 모듈(2137)이 다음으로 활성화될 (또는 다음으로 독출 동작을 수행할) 경우, 제1 및 제2 광 분배부들(2200, 2250)은 상기 메모리 컨트롤러로부터 제2 메모리 모듈(2133)이 활성화 상태임을 나타내는 현재 칩 선택 신호(CCCS) 및 제4 메모리 모듈(2137)이 다음에 활성화됨을 나타내는 다음 칩 선택 신호(NCCS)를 수신할 수 있다. 제1 광 분배부(2200)는 제2 메모리 모듈(2133)을 나타내는 현재 칩 선택 신호(CCCS)에 응답하여 제1 광(LT1)을 제2 메모리 모듈(2133)에 제공하고, 제2 광 분배부(2250)는 제4 메모리 모듈(2137)을 나타내는 다음 칩 선택 신호(NCCS)에 응답하여 제2 광(LT2)을 제4 메모리 모듈(2137)에 미리 제공할 수 있다.
이어서, 제2 메모리 모듈(2133)이 독출 동작을 완료한 후 제4 메모리 모듈(2137)이 현재 활성화되고, 제4 메모리 모듈(2137)의 다음으로 제1 메모리 모듈(2131)이 활성화될 경우, 제1 및 제2 광 분배부들(2200, 2250)은 상기 메모리 컨트롤러로부터 제4 메모리 모듈(2137)이 활성화 상태임을 나타내는 현재 칩 선택 신호(CCCS) 및 제1 메모리 모듈(2131)이 다음에 활성화됨을 나타내는 다음 칩 선택 신호(NCCS)를 수신할 수 있다. 제2 광 분배부(2250)는 제4 메모리 모듈(2137)을 나타내는 현재 칩 선택 신호(CCCS)에 응답하여 제2 광(LT2)을 제4 메모리 모듈(2137)에 계속하여 제공하고, 제1 광 분배부(2200)는 제1 메모리 모듈(2131)을 나타내는 다음 칩 선택 신호(NCCS)에 응답하여 제1 광(LT1)을 제1 메모리 모듈(2131)에 미리 제공할 수 있다.
복수의 메모리 모듈들(2131, 2133, 2135, 2137) 각각은 복수의 메모리 장치들을 구비하고, 제1 광(LT1) 또는 제2 광(LT2)을 이용하여 상기 복수의 메모리 장치들로부터 출력된 전기 신호를 광 신호(OS)로 변환함으로써 상기 메모리 컨트롤러에 광 신호(OS)를 출력할 수 있다. 각 메모리 모듈(2131, 2133, 2135, 2137)은 전광 변환부(2132, 2134, 2136, 2138)를 포함할 수 있다. 각 전광 변환부(2132, 2134, 2136, 2138)는 제1 광(LT1) 또는 제2 광(LT2) 중 하나의 광을 수신하고, 상기 복수의 메모리 장치들로부터 출력된 상기 전기 신호에 응답하여 상기 수신된 광을 변조함으로써 광 신호(OS)를 생성할 수 있다. 각 전광 변환부(2132, 2134, 2136, 2138)로부터 출력된 광 신호(OS)는 광 전송로를 통하여 상기 메모리 컨트롤러에 제공될 수 있다.
상술한 바와 같이, 본 발명의 또 다른 실시예들에 따른 광 메모리 시스템(2100)에서, 제1 광원(2110)에서 생성된 제1 광(LT1) 또는 제2 광원(2115)에서 생성된 제2 광(LT2) 중 어느 하나가 상기 현재 활성화된 메모리 모듈에 제공되고, 다른 하나가 상기 다음에 활성화될 메모리 모듈에 제공될 수 있다. 이에 따라, 광 분배부의 스위칭 속도가 느리더라도, 활성화된 메모리 모듈에 광이 정확하게 제공될 수 있다.
도 21은 본 발명의 또 다른 실시예들에 따른 메모리 모듈에 포함된 전광 변환부의 일 예를 나타내는 블록도이다.
도 21을 참조하면, 전광 변환부(2300)는 광 결합기(2350), 광 스플리터(2310) 및 복수의 광 변조기들(2330)을 포함한다. 일 실시예에서, 도 20 에 도시된 각 메모리 모듈(2131, 2133, 2135, 2137)에 포함된 전광 변환부(2132, 2134, 2136, 2138)는 도 21의 전광 변환부(2300)와 같이 구현될 수 있다.
광 결합기(2350)는 제1 광 분배부를 통하여 제1 광원에서 생성된 제1 광(LT1)을 수신하고, 제2 광 분배부를 통하여 제2 광원에서 생성된 제2 광(LT2)을 수신할 수 있다. 광 결합기(2350)는 상기 제1 광원에서 생성된 제1 광(LT1) 및 상기 제2 광원에서 생성된 제2 광(LT2)을 결합하여 결합된 광을 생성하고, 상기 결합된 광을 광 스플리터(2310)에 제공할 수 있다. 이에 따라, 광 결합기(2350)가 광 스플리터(2310)에 제1 광(LT1) 및 제2 광(LT2)이 결합된 광을 제공하므로, 광 결합기(2350)에 상기 제1 광원에서 생성된 제1 광(LT1) 또는 상기 제2 광원에서 생성된 제2 광(LT2) 중 어느 하나의 광만이 제공되더라도, 광 스플리터(2310)에 제공되는 광은 원하는 광 세기를 가질 수 있다.
광 스플리터(2310)는 광 결합기(2350)로부터 수신된 상기 결합된 광을 복수의 광들로 분할하고, 상기 복수의 광들을 복수의 광 변조기들(2330)에 각각 제공할 수 있다. 복수의 광 변조기들(2330)은 전광 변환부(2300)가 위치한 메모리 모듈에 포함된 메모리 장치들로부터 출력된 전기 신호들(SOUT)을 수신하고, 전기 신호들(SOUT)에 기초하여 상기 복수의 광들을 변조함으로써 복수의 광 신호들(OS)을 생성할 수 있다.
도 22는 본 발명의 또 다른 실시예들에 따른 메모리 모듈에 포함된 전광 변환부의 다른 예를 나타내는 블록도이다.
도 22를 참조하면, 전광 변환부(2400)는 광 결합기(2450), 직렬화기(2410) 및 광 변조기(2430)를 포함한다. 일 실시예에서, 도 20 에 도시된 각 메모리 모듈(2131, 2133, 2135, 2137)에 포함된 전광 변환부(2132, 2134, 2136, 2138)는 도 21의 전광 변환부(2400)와 같이 구현될 수 있다.
광 결합기(2450)는 제1 광 분배부를 통하여 제1 광원에서 생성된 제1 광(LT1)을 수신하고, 제2 광 분배부를 통하여 제2 광원에서 생성된 제2 광(LT2)을 수신할 수 있다. 광 결합기(2450)는 상기 제1 광원에서 생성된 제1 광(LT1) 및 상기 제2 광원에서 생성된 제2 광(LT2)을 결합하여 결합된 광을 생성하고, 상기 결합된 광을 광 변조기(2430)에 제공할 수 있다. 이에 따라, 광 결합기(2450)가 광 변조기(2430)에 제1 광(LT1) 및 제2 광(LT2)이 결합된 광을 제공하므로, 광 결합기(2450)에 상기 제1 광원에서 생성된 제1 광(LT1) 또는 상기 제2 광원에서 생성된 제2 광(LT2) 중 어느 하나의 광만이 제공되더라도, 광 변조기(2430)에 제공되는 광은 원하는 광 세기를 가질 수 있다.
직렬화기(2410)는 전광 변환부(2300)가 위치한 메모리 모듈에 포함된 메모리 장치들로부터 출력된 전기 신호들(SOUT)을 직렬화하여 직렬화된 전기 신호를 광 변조기(2430)에 제공할 수 있다. 광 변조기(2430)는 직렬화기(2410)로부터 상기 직렬화된 전기 신호를 수신하고, 광 결합기(2450)로부터 상기 결합된 광을 수신할 수 있다. 광 변조기(2430)는 상기 직렬화된 전기 신호에 기초하여 상기 결합된 광을 변조함으로써 광 신호(OS)를 생성할 수 있다.
도 23은 본 발명의 또 다른 실시예들에 따른 광 메모리 시스템을 나타내는 블록도이다.
도 23을 참조하면, 광 메모리 시스템(1100)은 광원 모듈(3110), 복수의 메모리 모듈들(3131, 3133, 3135, 3137) 및 복수의 광 분배부들(3200, 3250)을 포함한다.
광원 모듈(3110)은 복수의 광원들(3111, 3113)을 포함한다. 복수의 광원들(3111, 3113)은 복수의 광들(LT1, LT2)을 각각 생성할 수 있다. 복수의 광 분배부들(3200, 3250) 각각은 복수의 광원들(3111, 3113) 중 상응하는 광원과 복수의 메모리 모듈들(3131, 3133, 3135, 3137) 사이에 연결되고, 상기 상응하는 광원에서 생성된 광을 복수의 메모리 모듈들(3131, 3133, 3135, 3137)에 분배할 수 있다. 예를 들어, 광원 모듈(3110)은 제1 광원(3111) 및 제2 광원(3113)을 포함하고, 복수의 광 분배부들(3200, 3250)은 제1 광 분배부(3200) 및 제2 광 분배부(3250)를 포함하며, 제1 광 분배부(3200)는 제1 광원(3111)과 복수의 메모리 모듈들(3131, 3133, 3135, 3137) 사이에 연결되어 제1 광원(3111)에서 생성된 제1 광(LT1)을 복수의 메모리 모듈들(3131, 3133, 3135, 3137)에 분배하고, 제2 광 분배부(3250)는 제2 광원(3113)과 복수의 메모리 모듈들(3131, 3133, 3135, 3137) 사이에 연결되어 제2 광원(3113)에서 생성된 제2 광(LT2)을 복수의 메모리 모듈들(3131, 3133, 3135, 3137)에 분배할 수 있다. 실시예에 따라, 복수의 광 분배부들(3200, 3250) 각각은 복수의 메모리 모듈들(3131, 3133, 3135, 3137) 중 하나의 메모리 모듈에만 광(LT1, LT2)을 제공하는 도 5의 광 분배부(200d), 도 6의 광 분배부(200e) 또는 도 7의 광 분배부(200f)와 같이 구현될 수 있다.
각 메모리 모듈(3131, 3133, 3135, 3137)은 복수의 메모리 장치들을 구비하고, 복수의 광원들(3111, 3113)에서 생성된 복수의 광들(LT1, LT2)을 이용하여 상기 복수의 메모리 장치들로부터 출력된 전기 신호를 광 신호(OS)로 변환함으로써 메모리 컨트롤러에 광 신호(OS)를 출력할 수 있다. 각 메모리 모듈(3131, 3133, 3135, 3137)은 전광 변환부(3132, 3134, 3136, 3138)를 포함할 수 있다. 각 전광 변환부(3132, 3134, 3136, 3138)는 복수의 광원들(3111, 3113)로부터 복수의 광 분배부들(3200, 3250)을 통하여 복수의 광들(LT1, LT2)을 수신하고, 상기 복수의 메모리 장치들로부터 출력된 상기 전기 신호에 응답하여 수신된 복수의 광들(LT1, LT2)을 변조함으로써 광 신호(OS)를 생성할 수 있다. 각 전광 변환부(3132, 3134, 3136, 3138)로부터 출력된 광 신호(OS)는 광 전송로를 통하여 상기 메모리 컨트롤러에 제공될 수 있다.
일 실시예에서, 각 메모리 모듈(3131, 3133, 3135, 3137)에 포함된 상기 복수의 메모리 장치들이 복수의 메모리 장치 그룹들로 그룹화되고, 복수의 광원들(3111, 3113)로부터 생성된 복수의 광들(LT1, LT2)은 상기 복수의 메모리 장치 그룹들로부터 각각 출력된 복수의 전기 신호들을 복수의 광 신호들로 변환하는 데에 각각 이용될 수 있다. 예를 들어, 각 메모리 모듈(3131, 3133, 3135, 3137)은 상기 복수의 메모리 장치들 중 일부를 포함하는 제1 메모리 장치 그룹 및 상기 복수의 메모리 장치들 중 다른 일부를 포함하는 제2 메모리 장치 그룹을 포함할 수 있고, 제1 광원(3111)에서 생성된 제1 광(LT1)은 상기 제1 메모리 장치 그룹으로부터 출력된 제1 전기 신호를 제1 광 신호로 변환하는 데에 이용되고, 제2 광원(3113)에서 생성된 제2 광(LT2)은 상기 제2 메모리 장치 그룹으로부터 출력된 제2 전기 신호를 제2 광 신호로 변환하는 데에 이용될 수 있다. 즉, 본 발명의 다른 실시예들에 따른 광 메모리 시스템(3100)은 하나의 메모리 모듈에 포함된 메모리 장치 그룹들의 수만큼의 광원들(3111, 3113)을 포함할 수 있고, 각 광원(3111, 3113)은 복수의 메모리 모듈들(3131, 3133, 3135, 3137)에 각각 포함된 상응하는 메모리 장치 그룹들에 의해 공유될 수 있다. 한편, 각 메모리 모듈(3131, 3133, 3135, 3137)은 적어도 하나의 랭크(rank)를 포함할 수 있고, 상기 랭크는 각각이 적어도 하나의 메모리 장치를 포함하는 복수의 서브-랭크들로 구분될 수 있으며, 상기 복수의 메모리 장치 그룹들은 상기 복수의 서브-랭크들에 상응할 수 있다. 즉, 광 메모리 시스템(3100)은 하나의 랭크 포함된 서브-랭크들의 수만큼의 광원들(3111, 3113)을 포함할 수 있고, 각 광원(3111, 3113)은 복수의 메모리 모듈들(3131, 3133, 3135, 3137)에 각각 포함된 상응하는 서브-랭크들에 의해 공유될 수 있다.
상술한 바와 같이, 본 발명의 또 다른 실시예들에 따른 광 메모리 시스템(3100)에서, 복수의 광원들(3111, 3113)에서 생성된 복수의 광들(LT1, LT2)이 광 분배부(3200)에 의해 복수의 메모리 모듈들(3131, 3133, 3135, 3137)에 분배됨으로써, 복수의 메모리 모듈들(3131, 3133, 3135, 3137)은 복수의 광원(3111, 3113)을 공유할 수 있다. 이에 따라, 본 발명의 다른 실시예들에 따른 광 메모리 시스템(3100)은, 각 메모리 모듈 마다 하나 이상의 광원을 포함하는 종래의 광 메모리 시스템에 비하여, 적은 수의 광원을 포함할 수 있고, 광 메모리 시스템(3100)의 비용 및 전력 소모를 감소시킬 수 있다.
도 24는 도 23의 광 메모리 시스템에 포함된 메모리 모듈의 일 예를 나타내는 블록도이다.
도 24를 참조하면, 메모리 모듈(3300)은 제1 내지 제4 메모리 장치들(3311, 3313, 3315, 3317)을 포함하는 제1 메모리 장치 그룹(3310), 제5 내지 제8 메모리 장치들(3321, 3323, 3325, 3327)을 포함하는 제2 메모리 장치 그룹(3320) 및 전광 변환부(3330)를 포함할 수 있다. 일 실시예에서, 도 23의 각 메모리 모듈(3331, 3133, 3135, 3137)은 도 24의 메모리 모듈(3300)과 같이 구현될 수 있다.
전광 변환부(3330)는 제1 메모리 장치 그룹(3310)으로부터 제1 전기 신호(SOUT1)를 수신하고, 제2 메모리 장치 그룹(3320)으로부터 제2 전기 신호(SOUT2)를 수신하며, 도 23의 제1 광원(3111)으로부터 제1 광 분배부(3200)를 통하여 제1 광(LT1)을 수신하고, 도 23의 제2 광원(3113)으로부터 제2 광 분배부(3250)를 통하여 제2 광(LT2)을 수신할 수 있다. 전광 변환부(3330)는 제1 메모리 장치 그룹(3310)으로부터 출력된 제1 전기 신호(SOUT1)에 기초하여 제1 광(LT1)을 변조함으로써 제1 전기 신호(SOUT1)에 상응하는 제1 광 신호(OS1)를 생성하고, 제2 메모리 장치 그룹(3320)으로부터 출력된 제2 전기 신호(SOUT2)에 기초하여 제2 광(LT2)을 변조함으로써 제2 전기 신호(SOUT2)에 상응하는 제2 광 신호(OS2)를 생성할 수 있다. 이와 같이, 도 23의 제1 광원(3111)에서 생성된 제1 광(LT1)은 제1 메모리 장치 그룹(3310)으로부터 출력된 제1 전기 신호(SOUT1)를 제1 광 신호(OS1)로 변환하는 데에 이용되고, 도 23의 제2 광원(3113)에서 생성된 제2 광(LT2)은 제2 메모리 장치 그룹(3320)으로부터 출력된 제2 전기 신호(SOUT2)를 제2 광 신호(OS2)로 변환하는 데에 이용될 수 있다. 한편, 복수의 메모리 장치 그룹들(3310, 3320)은 하나의 랭크에 포함된 복수의 서브-랭크들에 상응하고, 광 메모리 시스템은 하나의 랭크 포함된 서브-랭크들의 수만큼의 광원들을 포함하며, 각 광원은 복수의 메모리 모듈들에 각각 포함된 상응하는 서브-랭크들에 의해 공유될 수 있다.
한편, 도 24에는 각 메모리 모듈(3300)이 두 개의 메모리 장치 그룹들(3310, 3320)을 포함하는 예가 도시되어 있으나, 실시예에 따라, 각 메모리 모듈(3300)은 세 개 이상의 메모리 장치 그룹들을 포함할 수 있다. 이 경우, 도 23의 광원 모듈(3110)은 세 개 이상의 광원들을 포함할 수 있다.
도 25는 본 발명의 또 다른 실시예들에 따른 메모리 모듈에 포함된 전광 변환부의 일 예를 나타내는 블록도이다.
도 25를 참조하면, 전광 변환부(3330a)는 제1 광 스플리터(3331a), 제1 광 변조부(3333a), 제2 광 스플리터(3332a) 및 제2 광 변조부(3335a)를 포함한다. 제1 광 변조부(3333a)는 복수의 제1 광 변조기들(3334a)을 포함하고, 제2 광 변조부(3335a)는 복수의 제2 광 변조기들(3336a)을 포함할 수 있다. 일 실시예에서, 도 23 및 도 24에 도시된 각 메모리 모듈(3131, 3133, 3135, 3137, 3300)에 포함된 전광 변환부(3132, 3134, 3136, 3138, 3300)는 도 25의 전광 변환부(3330a)와 같이 구현될 수 있다.
제1 광 스플리터(3331a)는 도 23의 제1 광원(3111)으로부터 제1 광 분배부(3200)를 통하여 수신된 제1 광(LT1)을 복수의 제1 광들로 분할하여 상기 복수의 제1 광들을 제1 광 변조부(3333a)에 포함된 복수의 제1 광 변조기들(3334a)에 각각 제공할 수 있다. 복수의 제1 광 변조기들(3334a)은 도 24의 제1 메모리 장치 그룹(3310)으로부터 출력된 제1 전기 신호들(SOUT1)을 수신하고, 제1 전기 신호들(SOUT1)에 기초하여 상기 복수의 제1 광들을 변조함으로써 복수의 제1 광 신호들(OS1)을 생성할 수 있다. 복수의 제1 광 변조기들(3334a)은 복수의 제1 광 신호들(OS1)을 메모리 컨트롤러에 제공할 수 있다.
또한, 제2 광 스플리터(3332a)는 도 23의 제2 광원(3113)으로부터 제2 광 분배부(3250)를 통하여 수신된 제2 광(LT2)을 복수의 제2 광들로 분할하여 상기 복수의 제2 광들을 제2 광 변조부(3335a)에 포함된 복수의 제2 광 변조기들(3336a)에 각각 제공할 수 있다. 복수의 제2 광 변조기들(3336a)은 도 24의 제2 메모리 장치 그룹(3320)으로부터 출력된 제2 전기 신호들(SOUT2)을 수신하고, 제2 전기 신호들(SOUT2)에 기초하여 상기 복수의 제2 광들을 변조함으로써 복수의 제2 광 신호들(OS2)을 생성할 수 있다. 복수의 제2 광 변조기들(3336a)은 복수의 제2 광 신호들(OS2)을 상기 메모리 컨트롤러에 제공할 수 있다.
도 26은 본 발명의 또 다른 실시예들에 따른 메모리 모듈에 포함된 전광 변환부의 다른 예를 나타내는 블록도이다.
도 26을 참조하면, 전광 변환부(3330b)는 제1 직렬화기(3337b), 제1 광 변조기(3333b), 제2 직렬화기(3339b) 및 제2 광 변조기(3335b)를 포함한다. 일 실시예에서, 도 23 및 도 24에 도시된 각 메모리 모듈(3131, 3133, 3135, 3137, 3300)에 포함된 전광 변환부(3132, 3134, 3136, 3138, 3300)는 도 26의 전광 변환부(3330b)와 같이 구현될 수 있다.
제1 직렬화기(3337b)는 도 24의 제1 메모리 장치 그룹(3310)으로부터 출력된 제1 전기 신호들(SOUT1)을 직렬화하여 제1 직렬화된 전기 신호를 제1 광 변조기(3333b)에 제공할 수 있다. 제1 광 변조기(3333b)는 제1 직렬화기(3337b)로부터 상기 제1 직렬화된 전기 신호를 수신하고, 도 23의 제1 광원(3111)으로부터 제1 광 분배부(3200)를 통하여 제1 광(LT1)을 수신할 수 있다. 제1 광 변조기(3333b)는 상기 제1 직렬화된 전기 신호에 기초하여 제1 광(LT1)을 변조함으로써 제1 광 신호(OS1)를 생성할 수 있다. 제1 광 변조기(3333b)는 제1 광 신호(OS1)를 메모리 컨트롤러에 제공할 수 있다.
또한, 제2 직렬화기(3339b)는 도 24의 제2 메모리 장치 그룹(3320)으로부터 출력된 제2 전기 신호들(SOUT2)을 직렬화하여 제2 직렬화된 전기 신호를 제2 광 변조기(3335b)에 제공할 수 있다. 제2 광 변조기(3335b)는 제2 직렬화기(3339b)로부터 상기 제2 직렬화된 전기 신호를 수신하고, 도 23의 제2 광원(3113)으로부터 제2 광 분배부(3250)를 통하여 제2 광(LT2)을 수신할 수 있다. 제2 광 변조기(3335b)는 상기 제2 직렬화된 전기 신호에 기초하여 제2 광(LT2)을 변조함으로써 제2 광 신호(OS2)를 생성할 수 있다. 제2 광 변조기(3335b)는 제2 광 신호(OS2)를 상기 메모리 컨트롤러에 제공할 수 있다.
도 27은 본 발명의 또 다른 실시예들에 따른 광 메모리 시스템을 나타내는 블록도이다.
도 27을 참조하면, 광 메모리 시스템(4100)은 복수의 광원 모듈들(4110, 4115, 4120, 4125) 및 복수의 메모리 모듈들(4131, 4133, 4135, 4137)을 포함한다.
복수의 광원 모듈들(4110, 4115, 4120, 4125)은 복수의 메모리 모듈들(4131, 4133, 4135, 4137)에 각각 연결되고, 각 광원 모듈(4110, 4115, 4120, 4125)은 각 광원 모듈(4110, 4115, 4120, 4125)에 연결된 메모리 모듈에 복수의 광들을 제공할 수 있다. 또한, 각 광원 모듈(4110, 4115, 4120, 4125)은 하나의 메모리 모듈에 포함된 메모리 장치 그룹들의 수만큼 광원들(4111, 4113, 4116, 4118, 4121, 4123, 4126, 4128)을 포함할 수 있다. 예를 들어, 각 메모리 모듈(4131, 4133, 4135, 4137)이 2개의 메모리 장치 그룹들을 포함하는 경우, 각 광원 모듈(4110, 4115, 4120, 4125)은 2 개의 광들을 각각 생성하는 2 개의 광원들(4111, 4113, 4116, 4118, 4121, 4123, 4126, 4128)을 포함할 수 있다.
예를 들어, 제1 메모리 모듈(4131)이 제1 메모리 장치 그룹 및 제2 메모리 장치 그룹을 포함하고, 제1 광원 모듈(4110)이 제1 광원(4111) 및 제2 광원(4113)을 포함할 수 있다. 제1 광원 모듈(4110)은 제1 메모리 모듈(4131)에 포함된 제1 전광 변환부(4132)에 제1 광원(4111)에서 생성된 제1 광(LT11) 및 제2 광원(4113)에서 생성된 제2 광(LT12)을 제공할 수 있다. 제1 전광 변환부(4132)는 제1 광(LT11)을 이용하여 상기 제1 메모리 장치 그룹으로부터 출력된 제1 전기 신호를 제1 광 신호로 변환하고, 제2 광(LT12)을 이용하여 상기 제2 메모리 장치 그룹으로부터 출력된 제2 전기 신호를 제2 광 신호로 변환할 수 있다. 이와 유사하게, 제2 메모리 모듈(4133)에 포함된 제2 전광 변환부(4134)는 제2 광원 모듈(4115)에 포함된 제3 광원(4116)으로부터 수신된 제3 광(LT21)을 이용하여 제3 메모리 장치 그룹으로 출력된 제3 전기 신호를 제3 광 신호로 변환하고, 제2 광원 모듈(4115)에 포함된 제4 광원(4118)으로부터 수신된 제4 광(LT22)을 이용하여 제4 메모리 장치 그룹으로 출력된 제4 전기 신호를 제4 광 신호로 변환할 수 있다. 또한, 제3 메모리 모듈(4135)에 포함된 제3 전광 변환부(4136)는 제3 광원 모듈(4120)에 포함된 제5 광원(4121)으로부터 수신된 제5 광(LT31)을 이용하여 제5 메모리 장치 그룹으로 출력된 제5 전기 신호를 제5 광 신호로 변환하고, 제3 광원 모듈(4120)에 포함된 제6 광원(4123)으로부터 수신된 제6 광(LT32)을 이용하여 제6 메모리 장치 그룹으로 출력된 제6 전기 신호를 제6 광 신호로 변환할 수 있다. 또한, 제4 메모리 모듈(4137)에 포함된 제4 전광 변환부(4138)는 제4 광원 모듈(4125)에 포함된 제7 광원(4126)으로부터 수신된 제7 광(LT41)을 이용하여 제7 메모리 장치 그룹으로 출력된 제7 전기 신호를 제7 광 신호로 변환하고, 제4 광원 모듈(4125)에 포함된 제8 광원(4128)으로부터 수신된 제8 광(LT42)을 이용하여 제8 메모리 장치 그룹으로 출력된 제8 전기 신호를 제8 광 신호로 변환할 수 있다. 이와 같이, 광 메모리 시스템(4100)은 각 메모리 모듈마다 복수의 광원들을 가지는 광원 모듈을 포함할 수 있다. 이에 따라, 각 메모리 모듈이 복수의 광원들로부터 광을 수신하므로, 각 메모리 모듈에 충분한 광 세기의 광이 제공될 수 있다.
한편, 실시예에 따라, 복수의 전광 변환부들(4132, 4134, 4136, 4138) 각각은 도 25의 전광 변환부(3300a) 또는 도 26의 전광 변환부(3300b)와 같이 구현될 수 있다. 또한, 실시예에 따라, 각 광원 모듈(4110, 4115, 4120, 4125)은 상응하는 메모리 모듈 내에 위치하거나, 광 메모리 시스템(4100)이 장착된 보드 상에 장착되거나, 광 메모리 시스템(4100)이 장착된 보드의 외부에 위치할 수 있다.
도 28은 본 발명의 또 다른 실시예들에 따른 광 메모리 시스템을 나타내는 블록도이다.
도 28을 참조하면, 광 메모리 시스템(5100)은 제1 광원 모듈(5110), 제2 광원 모듈(5120), 복수의 메모리 모듈들(5131, 5133, 5135, 5137), 복수의 제1 광 분배부들(5200, 5210) 및 복수의 제2 광 분배부들(5250, 5260)을 포함한다.
제1 광원 모듈(5110)은 복수의 제1 광들(LT11, LT12)을 생성하는 복수의 제1 광원들(5111, 5113)을 포함하고, 제2 광원 모듈(5120)은 복수의 제2 광들(LT21, LT22)을 생성하는 복수의 제2 광원들(5121, 5123)을 포함할 수 있다. 일 실시예에서, 각 광원 모듈(5110, 5120)은 하나의 메모리 모듈에 포함된 메모리 장치 그룹들의 수만큼의 광원들을 포함할 수 있다. 복수의 제1 광 분배부들(5200, 5210)은 제1 광원 모듈(5110)과 복수의 메모리 모듈들(5131, 5133, 5135, 5137) 사이에 연결되어 제1 광원 모듈(5110)에서 생성된 복수의 제1 광들(LT11, LT12)을 복수의 메모리 모듈들(5131, 5133, 5135, 5137)에 분배하고, 복수의 제2 광 분배부들(5250, 5260)은 제2 광원 모듈(5120)과 복수의 메모리 모듈들(5131, 5133, 5135, 5137) 사이에 연결되어 제2 광원 모듈(5120)에서 생성된 복수의 제2 광들(LT21, LT22)을 복수의 메모리 모듈들(5131, 5133, 5135, 5137)에 분배할 수 있다. 실시예에 따라, 각 광 분배부(5200, 5210, 5250, 5260)는 복수의 메모리 모듈들(5131, 5133, 5135, 5137) 중 하나의 메모리 모듈에만 광을 제공하는 도 5의 광 분배부(200d), 도 6의 광 분배부(200e) 또는 도 7의 광 분배부(200f)와 같이 구현될 수 있다.
복수의 제1 광 분배부들(5200, 5210) 및 복수의 제2 광 분배부들(5250, 5260)은, 메모리 컨트롤러로부터 제공된 제어 신호에 응답하여 복수의 메모리 모듈들(5131, 5133, 5135, 5137) 중 현재 활성화된 메모리 모듈에 복수의 제1 광들(LT11, LT12) 또는 복수의 제2 광들(LT21, LT22)을 제공하고, 복수의 메모리 모듈들(5131, 5133, 5135, 5137) 중 다음에 활성화될 메모리 모듈에 복수의 제1 광들(LT11, LT12) 또는 복수의 제2 광들(LT21, LT22)을 제공할 수 있다. 즉, 복수의 제1 광 분배부들(5200, 5210) 및 복수의 제2 광 분배부들(5250, 5260)에 의해 복수의 제1 광들(LT11, LT12) 및 복수의 제2 광들(LT21, LT22)이 상기 현재 활성화된 메모리 모듈 및 상기 다음에 활성화될 메모리 모듈에 제공될 수 있다. 이에 따라, 광 분배부의 스위칭 속도가 메모리 모듈의 선택 속도보다 느리더라도 (또는 광 분배부의 스위칭 레이턴시가 메모리 모듈의 선택 레이턴시보다 길더라도), 활성화된 메모리 모듈에 복수의 광들이 정확하게 제공될 수 있다.
예를 들어, 제2 메모리 모듈(5133)이 현재 활성화 상태이고 (또는 현재 독출 동작을 수행하고), 제4 메모리 모듈(5137)이 다음으로 활성화될 (또는 다음으로 독출 동작을 수행할) 경우, 복수의 제1 광 분배부들(5200, 5210) 및 복수의 제2 광 분배부들(5250, 5260)은 상기 메모리 컨트롤러로부터 제2 메모리 모듈(5133)이 활성화 상태임을 나타내는 현재 칩 선택 신호(CCCS) 및 제4 메모리 모듈(5137)이 다음에 활성화됨을 나타내는 다음 칩 선택 신호(NCCS)를 수신할 수 있다. 복수의 제1 광 분배부들(5200, 5210)은 제2 메모리 모듈(5133)을 나타내는 현재 칩 선택 신호(CCCS)에 응답하여 복수의 제1 광들(LT11, LT12)을 제2 메모리 모듈(5133)에 제공할 수 있다. 제2 메모리 모듈(5133)은 복수의 메모리 장치 그룹들로부터의 전기 신호들을 복수의 제1 광들(LT11, LT12)을 각각 이용하여 광 신호들로 변환할 수 있다. 또한, 복수의 제2 광 분배부들(5250, 5260)은 제4 메모리 모듈(5137)을 나타내는 다음 칩 선택 신호(NCCS)에 응답하여 복수의 제2 광들(LT21, LT22)을 제4 메모리 모듈(5137)에 미리 제공할 수 있다.
이어서, 제2 메모리 모듈(5133)이 독출 동작을 완료한 후 제4 메모리 모듈(5137)이 현재 활성화되고, 제5 메모리 모듈(5137)의 다음으로 제1 메모리 모듈(5131)이 활성화될 경우, 복수의 제1 광 분배부들(5200, 5210) 및 복수의 제2 광 분배부들(5250, 5260)은 상기 메모리 컨트롤러로부터 제4 메모리 모듈(5137)이 활성화 상태임을 나타내는 현재 칩 선택 신호(CCCS) 및 제1 메모리 모듈(5131)이 다음에 활성화됨을 나타내는 다음 칩 선택 신호(NCCS)를 수신할 수 있다. 복수의 제2 광 분배부들(5250, 5260)은 제4 메모리 모듈(5137)을 나타내는 현재 칩 선택 신호(CCCS)에 응답하여 복수의 제2 광들(LT21, LT22)을 제4 메모리 모듈(5137)에 계속하여 제공하고, 복수의 제1 광 분배부들(5200, 5210)은 제1 메모리 모듈(5131)을 나타내는 다음 칩 선택 신호(NCCS)에 응답하여 복수의 제1 광들(LT11, LT12)을 제1 메모리 모듈(5131)에 미리 제공할 수 있다.
복수의 메모리 모듈들(5131, 5133, 5135, 5137) 각각은 복수의 메모리 장치 그룹들을 구비하고, 복수의 제1 광들(LT11, LT12) 또는 복수의 제2 광들(LT21, LT22)을 이용하여 상기 복수의 메모리 장치 그룹들로부터 출력된 전기 신호를 광 신호(OS)로 변환함으로써 상기 메모리 컨트롤러에 광 신호(OS)를 출력할 수 있다. 각 메모리 모듈(5131, 5133, 5135, 5137)은 전광 변환부(5132, 5134, 5136, 5138)를 포함할 수 있다. 각 전광 변환부(5132, 5134, 5136, 5138)는 복수의 제1 광들(LT11, LT12) 또는 복수의 제2 광들(LT21, LT22)을 수신하고, 상기 복수의 메모리 장치 그룹들로부터 출력된 상기 전기 신호에 응답하여 상기 수신된 광들을 변조함으로써 광 신호(OS)를 생성할 수 있다. 각 전광 변환부(5132, 5134, 5136, 5138)로부터 출력된 광 신호(OS)는 광 전송로를 통하여 상기 메모리 컨트롤러에 제공될 수 있다.
상술한 바와 같이, 본 발명의 또 다른 실시예들에 따른 광 메모리 시스템(5100)에서, 복수의 제1 광들(LT11, LT12) 및 복수의 제2 광들(LT21, LT22)이 상기 현재 활성화된 메모리 모듈 및 상기 다음에 활성화될 메모리 모듈에 제공될 수 있다. 이에 따라, 광 분배부의 스위칭 속도가 느리더라도, 활성화된 메모리 모듈에 복수의 광들이 정확하게 제공될 수 있다.
한편, 도 28에는 각 광원 모듈(5110, 5120)이 두 개의 광원들을 포함하는 예가 도시되어 있으나, 실시예에 따라, 각 메모리 모듈(5132, 5134, 5136, 5138)은 세 개 이상의 메모리 장치 그룹들을 포함할 수 있고, 각 광원 모듈(5110, 5120)은 세 개 이상의 광원들을 포함할 수 있다.
도 29는 본 발명의 또 다른 실시예들에 따른 메모리 모듈에 포함된 전광 변환부의 일 예를 나타내는 블록도이다.
도 29를 참조하면, 전광 변환부(5330a)는 제1 광 결합기(5337a), 제1 광 스플리터(5331a), 제1 광 변조부(5333a), 제2 광 결합기(5338a), 제2 광 스플리터(5332a) 및 제2 광 변조부(5335a)를 포함한다. 제1 광 변조부(5333a)는 복수의 제1 광 변조기들(5334a)을 포함하고, 제2 광 변조부(5335a)는 복수의 제2 광 변조기들(5336a)을 포함할 수 있다. 일 실시예에서, 도 28에 도시된 각 메모리 모듈(5131, 5133, 5135, 5137)에 포함된 전광 변환부(5132, 5134, 5136, 5138)는 도 29의 전광 변환부(5330a)와 같이 구현될 수 있다.
도 28 및 도 29를 참조하면, 제1 광 결합기(5337a)는 제1 광 분배기(5200)를 통하여 제1 광원 모듈(5110)에 포함된 제1 광원(5111)에서 생성된 제1 광(LT11)을 수신하고, 제3 광 분배기(5250)를 통하여 제2 광원 모듈(5120)에 포함된 제3 광원(5121)에서 생성된 제3 광(LT21)을 수신할 수 있다. 제1 광 결합기(5337a)는 제1 광(LT11) 및 제3 광(LT21)을 결합하여 제1 결합된 광을 생성하고, 상기 제1 결합된 광을 제1 광 스플리터(5331a)에 제공할 수 있다. 이에 따라, 제1 광 결합기(5337a)가 제1 광 스플리터(5331a)에 제1 광(LT11) 및 제3 광(LT21)이 결합된 광을 제공하므로, 제1 광 결합기(5337a)에 제1 광(LT11) 또는 제3 광(LT21)중 어느 하나의 광만이 제공되더라도, 제1 광 스플리터(5331a)에 제공되는 광은 원하는 광 세기를 가질 수 있다.
제1 광 스플리터(5331a)는 제1 광 결합기(5337a)으로부터 수신된 상기 제1 결합된 광을 복수의 광들로 분할하여 상기 복수의 광들을 제1 광 변조부(5333a)에 포함된 복수의 제1 광 변조기들(5334a)에 각각 제공할 수 있다. 복수의 제1 광 변조기들(5334a)은 제1 메모리 장치 그룹으로부터 출력된 제1 전기 신호들(SOUT1)을 수신하고, 제1 전기 신호들(SOUT1)에 기초하여 상기 복수의 광들을 변조함으로써 복수의 제1 광 신호들(OS1)을 생성할 수 있다. 복수의 제1 광 변조기들(5334a)은 복수의 제1 광 신호들(OS1)을 메모리 컨트롤러에 제공할 수 있다.
또한, 제2 광 결합기(5338a)는 제2 광 분배기(5210)를 통하여 제1 광원 모듈(5110)에 포함된 제2 광원(5113)에서 생성된 제2 광(LT12)을 수신하고, 제4 광 분배기(5260)를 통하여 제2 광원 모듈(5120)에 포함된 제4 광원(5123)에서 생성된 제4 광(LT22)을 수신할 수 있다. 제2 광 결합기(5338a)는 제2 광(LT12) 및 제4 광(LT22)을 결합하여 제2 결합된 광을 생성하고, 상기 제2 결합된 광을 제2 광 스플리터(5332a)에 제공할 수 있다. 이에 따라, 제2 광 결합기(5338a)가 제2 광 스플리터(5332a)에 제2 광(LT12) 및 제4 광(LT22)이 결합된 광을 제공하므로, 제2 광 결합기(5338a)에 제2 광(LT12) 또는 제4 광(LT22)중 어느 하나의 광만이 제공되더라도, 제2 광 스플리터(5332a)에 제공되는 광은 원하는 광 세기를 가질 수 있다.
제2 광 스플리터(5332a)는 제2 광 결합기(5338a)로부터 수신된 상기 제2 결합된 광을 복수의 광들로 분할하여 상기 복수의 광들을 제2 광 변조부(5335a)에 포함된 복수의 제2 광 변조기들(5336a)에 각각 제공할 수 있다. 복수의 제2 광 변조기들(5336a)은 제2 메모리 장치 그룹으로부터 출력된 제2 전기 신호들(SOUT2)을 수신하고, 제2 전기 신호들(SOUT2)에 기초하여 상기 복수의 광들을 변조함으로써 복수의 제2 광 신호들(OS2)을 생성할 수 있다. 복수의 제2 광 변조기들(5336a)은 복수의 제2 광 신호들(OS2)을 상기 메모리 컨트롤러에 제공할 수 있다.
이와 같이, 전광 변환부(5330a)는 제1 광원 모듈(5110)에서 생성된 광들(LT11, LT12)을 이용하여 상기 제1 및 제2 메모리 장치 그룹들로부터의 제1 및 제2 전기 신호들(SOUT1, SOUT2)를 제1 및 제2 광 신호들(OS1, OS2)로 변환하거나, 제2 광원 모듈(5120)에서 생성된 광들(LT21, LT22)을 이용하여 상기 제1 및 제2 메모리 장치 그룹들로부터의 제1 및 제2 전기 신호들(SOUT1, SOUT2)를 제1 및 제2 광 신호들(OS1, OS2)로 변환할 수 있다.
도 30은 본 발명의 또 다른 실시예들에 따른 메모리 모듈에 포함된 전광 변환부의 다른 예를 나타내는 블록도이다.
도 30을 참조하면, 전광 변환부(5330b)는 제1 광 결합기(5337b), 제1 직렬화기(5331b), 제1 광 변조기(5332b), 제2 광 결합기(5338b), 제2 직렬화기(5333b) 및 제2 광 변조기(5334b)를 포함한다. 일 실시예에서, 도 28에 도시된 각 메모리 모듈(5131, 5133, 5135, 5137)에 포함된 전광 변환부(5132, 5134, 5136, 5138)는 도 30의 전광 변환부(5330b)와 같이 구현될 수 있다.
도 28 및 도 30을 참조하면, 제1 광 결합기(5337b)는 제1 광 분배기(5200)를 통하여 제1 광원 모듈(5110)에 포함된 제1 광원(5111)에서 생성된 제1 광(LT11)을 수신하고, 제3 광 분배기(5250)를 통하여 제2 광원 모듈(5120)에 포함된 제3 광원(5121)에서 생성된 제3 광(LT21)을 수신할 수 있다. 제1 광 결합기(5337b)는 제1 광(LT11) 및 제3 광(LT21)을 결합하여 제1 결합된 광을 생성하고, 상기 제1 결합된 광을 제1 광 변조기(5332b)에 제공할 수 있다. 이에 따라, 제1 광 결합기(5337b)가 제1 광 변조기(5332b)에 제1 광(LT11) 및 제3 광(LT21)이 결합된 광을 제공하므로, 제1 광 결합기(5337b)에 제1 광(LT11) 또는 제3 광(LT21)중 어느 하나의 광만이 제공되더라도, 제1 광 변조기(5332b)에 제공되는 광은 원하는 광 세기를 가질 수 있다.
제1 직렬화기(5331b)는 제1 메모리 장치 그룹으로부터 출력된 제1 전기 신호들(SOUT1)을 직렬화하여 제1 직렬화된 전기 신호를 제1 광 변조기(5332b)에 제공할 수 있다. 제1 광 변조기(5332b)는 제1 직렬화기(5331b)로부터 상기 제1 직렬화된 전기 신호를 수신하고, 제1 광 결합기(5337b)로부터 상기 제1 결합된 광을 수신할 수 있다. 제1 광 변조기(5332b)는 상기 제1 직렬화된 전기 신호에 기초하여 상기 제1 결합된 광을 변조함으로써 제1 광 신호(OS1)를 생성할 수 있다. 제1 광 변조기(5332b)는 제1 광 신호(OS1)를 메모리 컨트롤러에 제공할 수 있다.
또한, 제2 광 결합기(5338b)는 제2 광 분배기(5210)를 통하여 제1 광원 모듈(5110)에 포함된 제2 광원(5113)에서 생성된 제2 광(LT12)을 수신하고, 제4 광 분배기(5260)를 통하여 제2 광원 모듈(5120)에 포함된 제4 광원(5123)에서 생성된 제4 광(LT22)을 수신할 수 있다. 제2 광 결합기(5338b)는 제2 광(LT12) 및 제4 광(LT22)을 결합하여 제2 결합된 광을 생성하고, 상기 제2 결합된 광을 제2 광 변조기(5334b)에 제공할 수 있다. 이에 따라, 제2 광 결합기(5338b)가 제2 광 변조기(5334b)에 제2 광(LT12) 및 제4 광(LT22)이 결합된 광을 제공하므로, 제2 광 결합기(5338b)에 제2 광(LT12) 또는 제4 광(LT22)중 어느 하나의 광만이 제공되더라도, 제2 광 변조기(5334b)에 제공되는 광은 원하는 광 세기를 가질 수 있다.
제2 직렬화기(5333b)는 제2 메모리 장치 그룹으로부터 출력된 제2 전기 신호들(SOUT2)을 직렬화하여 제2 직렬화된 전기 신호를 제2 광 변조기(5334b)에 제공할 수 있다. 제2 광 변조기(5334b)는 제2 직렬화기(5333b)로부터 상기 제2 직렬화된 전기 신호를 수신하고, 제2 광 결합기(5338b)로부터 상기 제2 결합된 광을 수신할 수 있다. 제2 광 변조기(5334b)는 상기 제2 직렬화된 전기 신호에 기초하여 상기 제2 결합된 광을 변조함으로써 제2 광 신호(OS2)를 생성할 수 있다. 제2 광 변조기(5334b)는 제2 광 신호(OS2)를 상기 메모리 컨트롤러에 제공할 수 있다.
이와 같이, 전광 변환부(5330b)는 제1 광원 모듈(5110)에서 생성된 광들(LT11, LT12)을 이용하여 상기 제1 및 제2 메모리 장치 그룹들로부터의 제1 및 제2 전기 신호들(SOUT1, SOUT2)를 제1 및 제2 광 신호들(OS1, OS2)로 변환하거나, 제2 광원 모듈(5120)에서 생성된 광들(LT21, LT22)을 이용하여 상기 제1 및 제2 메모리 장치 그룹들로부터의 제1 및 제2 전기 신호들(SOUT1, SOUT2)를 제1 및 제2 광 신호들(OS1, OS2)로 변환할 수 있다.
본 발명은 임의의 광-연결 메모리 모듈(optically-connected memory module) 및 이를 포함하는 컴퓨팅 시스템에 적용될 수 있다. 예를 들어, 본 발명은 개인용 컴퓨터(personal computer), 서버 컴퓨터(server computer), 워크스테이션(workstation), 노트북(laptop computer) 등과 같은 임의의 컴퓨팅 시스템에 적용될 수 있다.
상기에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
100, 100a, 100b, 100c, 100d, 100e, 100f, 1100, 2100, 3100, 4100, 5100: 광 메모리 시스템
110, 110a, 160, 1111, 1113, 1115, 1117, 2110, 2115, 3111, 3113, 4111, 4113, 4116, 4118, 4121, 4123, 4126, 4128, 5111, 5113, 5121, 5123: 광원
131, 133, 135, 137, 141, 143, 145, 181, 183, 185, 187, 1131, 1133, 1135, 1137, 2131, 2133, 2135, 2137, 3131, 3133, 3135, 3137, 4131, 4133, 4135, 4137, 5131, 5133, 5135, 5137: 메모리 모듈
200, 200a, 200b, 200c, 200d, 200e, 200f, 2200, 2250, 3200, 3250, 5200, 5210, 5250, 5260: 광 분배부

Claims (27)

  1. 광을 생성하는 광원;
    각각이 복수의 메모리 장치들을 구비하고, 상기 광원에서 생성된 광을 이용하여 상기 복수의 메모리 장치들로부터 출력된 전기 신호를 광 신호로 변환함으로써 메모리 컨트롤러에 상기 광 신호를 출력하는 복수의 메모리 모듈들; 및
    상기 광원과 상기 복수의 메모리 모듈들 사이에 연결되고, 상기 광원에서 생성된 광을 상기 복수의 메모리 모듈들에 분배하는 광 분배부를 포함하고,
    상기 복수의 메모리 모듈들 각각은,
    상기 광원으로부터 상기 광 분배부를 통하여 상기 광원에서 생성된 광을 수신하고, 상기 광원에서 생성된 광을 이용하여 상기 복수의 메모리 장치들로부터 출력된 상기 전기 신호를 상기 광 신호로 변환하는 전광 변환부를 포함하는 것을 특징으로 하는 광 메모리 시스템.
  2. 제1 항에 있어서, 상기 광 분배부는,
    상기 광원에서 생성된 광을 복수의 분할된 광들로 분할하여 상기 복수의 분할된 광들을 상기 복수의 메모리 모듈들에 각각 제공하는 적어도 하나의 광 스플리터를 포함하는 것을 특징으로 하는 광 메모리 시스템.
  3. 제2 항에 있어서, 상기 광 분배부는,
    상기 복수의 분할된 광들 각각이 상기 전기 신호를 상기 광 신호로 변환하는 데에 필요한 임계 광 세기 이상의 광 세기를 가지도록 상기 복수의 분할된 광들 중 적어도 일부를 증폭하는 적어도 하나의 광 증폭기를 더 포함하는 것을 특징으로 하는 광 메모리 시스템.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 광을 생성하는 광원;
    각각이 복수의 메모리 장치들을 구비하고, 상기 광원에서 생성된 광을 이용하여 상기 복수의 메모리 장치들로부터 출력된 전기 신호를 광 신호로 변환함으로써 메모리 컨트롤러에 상기 광 신호를 출력하는 복수의 메모리 모듈들; 및
    상기 광원과 상기 복수의 메모리 모듈들 사이에 연결되고, 상기 광원에서 생성된 광을 상기 복수의 메모리 모듈들에 분배하는 광 분배부를 포함하고,
    상기 광 분배부는,
    상기 메모리 컨트롤러로부터 제공된 제어 신호에 응답하여 상기 복수의 메모리 모듈들 중 활성화된 메모리 모듈에 상기 광원에서 생성된 광을 선택적으로 제공하는 적어도 하나의 광 스위치를 포함하는 것을 특징으로 하는 광 메모리 시스템.
  8. 삭제
  9. 삭제
  10. 광을 생성하는 광원;
    각각이 복수의 메모리 장치들을 구비하고, 상기 광원에서 생성된 광을 이용하여 상기 복수의 메모리 장치들로부터 출력된 전기 신호를 광 신호로 변환함으로써 메모리 컨트롤러에 상기 광 신호를 출력하는 복수의 메모리 모듈들; 및
    상기 광원과 상기 복수의 메모리 모듈들 사이에 연결되고, 상기 광원에서 생성된 광을 상기 복수의 메모리 모듈들에 분배하는 광 분배부를 포함하고,
    상기 광원은 상기 메모리 컨트롤러로부터 제공된 제어 신호에 응답하여 파장이 변경되는 광을 생성하고,
    상기 광 분배부는,
    상기 광원에서 생성된 광을 파장에 따라 분할하여 서로 다른 파장들을 가지는 복수의 광들을 생성하고, 상기 복수의 광들을 상기 복수의 메모리 모듈들에 각각 제공하는 파장 분할 다중(Wavelength Division Multiplexing; WDM) 디멀티플렉서를 포함하는 것을 특징으로 하는 광 메모리 시스템.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 데이터를 저장하는 광 메모리 시스템; 및
    상기 광 메모리 시스템을 제어하는 메모리 컨트롤러를 구비한 프로세서를 포함하고,
    상기 광 메모리 시스템은,
    광을 생성하는 광원;
    각각이 복수의 메모리 장치들을 구비하고, 상기 광원에서 생성된 광을 이용하여 상기 복수의 메모리 장치들로부터 출력된 전기 신호를 광 신호로 변환함으로써 상기 메모리 컨트롤러에 상기 광 신호를 출력하는 복수의 메모리 모듈들; 및
    상기 광원과 상기 복수의 메모리 모듈들 사이에 연결되고, 상기 광원에서 생성된 광을 상기 복수의 메모리 모듈들에 분배하는 광 분배부를 포함하고,
    상기 복수의 메모리 모듈들 각각은,
    상기 광원으로부터 상기 광 분배부를 통하여 상기 광원에서 생성된 광을 수신하고, 상기 광원에서 생성된 광을 이용하여 상기 복수의 메모리 장치들로부터 출력된 상기 전기 신호를 상기 광 신호로 변환하는 전광 변환부를 포함하는 것을 특징으로 하는 컴퓨팅 시스템.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 제1 광을 생성하는 제1 광원;
    제2 광을 생성하는 제2 광원;
    각각이 복수의 메모리 장치들을 구비하고, 상기 제1 광 또는 상기 제2 광을 이용하여 상기 복수의 메모리 장치들로부터 출력된 전기 신호를 광 신호로 변환함으로써 메모리 컨트롤러에 상기 광 신호를 출력하는 복수의 메모리 모듈들;
    상기 제1 광원과 상기 복수의 메모리 모듈들 사이에 연결되고, 상기 제1 광원에서 생성된 상기 제1 광을 상기 복수의 메모리 모듈들에 분배하는 제1 광 분배부; 및
    상기 제2 광원과 상기 복수의 메모리 모듈들 사이에 연결되고, 상기 제2 광원에서 생성된 상기 제2 광을 상기 복수의 메모리 모듈들에 분배하는 제2 광 분배부를 포함하고,
    상기 제1 및 제2 광 분배부들은, 상기 메모리 컨트롤러로부터 제공된 제어 신호에 응답하여 상기 복수의 메모리 모듈들 중 현재 활성화된 메모리 모듈에 상기 제1 광 또는 상기 제2 광 중 하나를 제공하고, 상기 복수의 메모리 모듈들 중 다음에 활성화될 메모리 모듈에 상기 제1 광 또는 상기 제2 광 중 다른 하나를 제공하는 것을 특징으로 하는 광 메모리 시스템.
  21. 삭제
  22. 삭제
  23. 복수의 광들을 각각 생성하는 복수의 광원들을 포함하는 광원 모듈;
    각각이 복수의 메모리 장치 그룹들로 그룹화된 복수의 메모리 장치들을 구비하고, 상기 복수의 메모리 장치 그룹들 각각으로부터 출력된 전기 신호를 상기 복수의 광들 중 상기 복수의 메모리 장치 그룹들 각각에 상응하는 광을 이용하여 광 신호로 변환함으로써 메모리 컨트롤러에 상기 광 신호를 출력하는 복수의 메모리 모듈들; 및
    각각이 상기 복수의 광원들 중 상응하는 광원과 상기 복수의 메모리 모듈들 사이에 연결되고, 상기 상응하는 광원에서 생성된 광을 상기 복수의 메모리 모듈들에 분배하는 복수의 광 분배부들을 포함하는 것을 특징으로 하는 광 메모리 시스템.
  24. 삭제
  25. 삭제
  26. 삭제
  27. 복수의 제1 광들을 각각 생성하는 복수의 제1 광원들을 포함하는 제1 광원 모듈;
    복수의 제2 광들을 각각 생성하는 복수의 제2 광원들을 포함하는 제2 광원 모듈;
    상기 제1 광원 모듈에 연결되고, 복수의 제1 메모리 장치 그룹들로 그룹화된 복수의 제1 메모리 장치들을 구비하고, 상기 복수의 제1 메모리 장치 그룹들 각각으로부터 출력된 전기 신호를 상기 복수의 제1 광들 중 상기 복수의 제1 메모리 장치 그룹들 각각에 상응하는 광을 이용하여 제1 광 신호로 변환함으로써 메모리 컨트롤러에 상기 제1 광 신호를 출력하는 제1 메모리 모듈; 및
    상기 제2 광원 모듈에 연결되고, 복수의 제2 메모리 장치 그룹들로 그룹화된복수의 제2 메모리 장치들을 구비하고, 상기 복수의 제2 메모리 장치 그룹들 각각으로부터 출력된 전기 신호를 상기 복수의 제2 광들 중 상기 복수의 제2 메모리 장치 그룹들 각각에 상응하는 광을 이용하여 제2 광 신호로 변환함으로써 메모리 컨트롤러에 상기 제2 광 신호를 출력하는 제2 메모리 모듈을 포함하는 광 메모리 시스템.
KR1020120053556A 2012-05-21 2012-05-21 광-연결 메모리 모듈을 포함하는 광 메모리 시스템 및 이를 포함하는 컴퓨팅 시스템 KR101990856B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120053556A KR101990856B1 (ko) 2012-05-21 2012-05-21 광-연결 메모리 모듈을 포함하는 광 메모리 시스템 및 이를 포함하는 컴퓨팅 시스템
US13/682,756 US9054805B2 (en) 2012-05-21 2012-11-21 Optical memory system including an optically connected memory module and computing system including the same
DE201310105027 DE102013105027A1 (de) 2012-05-21 2013-05-16 Optisches Speichersystem mit einem optisch verbundenen Speichermodul und Rechnersystem mit demselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120053556A KR101990856B1 (ko) 2012-05-21 2012-05-21 광-연결 메모리 모듈을 포함하는 광 메모리 시스템 및 이를 포함하는 컴퓨팅 시스템

Publications (2)

Publication Number Publication Date
KR20130129567A KR20130129567A (ko) 2013-11-29
KR101990856B1 true KR101990856B1 (ko) 2019-06-19

Family

ID=49581384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120053556A KR101990856B1 (ko) 2012-05-21 2012-05-21 광-연결 메모리 모듈을 포함하는 광 메모리 시스템 및 이를 포함하는 컴퓨팅 시스템

Country Status (2)

Country Link
US (1) US9054805B2 (ko)
KR (1) KR101990856B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120269514A1 (en) * 2011-04-25 2012-10-25 Fujitsu Limited High Speed IO with Coherent Detection
KR20130126795A (ko) * 2012-04-19 2013-11-21 삼성전자주식회사 서버 시스템 및 서버 시스템에서의 메모리 계층 제어 방법
KR102048251B1 (ko) * 2013-03-14 2019-11-25 삼성전자주식회사 메모리 칩 패키지, 그것을 포함하는 메모리 시스템, 그것의 구동 방법
US20140281071A1 (en) * 2013-03-15 2014-09-18 Jianping Jane Xu Optical memory extension architecture
KR20140142607A (ko) * 2013-06-04 2014-12-12 삼성전자주식회사 메모리 모듈과 이를 포함하는 메모리 시스템
US20150026397A1 (en) * 2013-07-20 2015-01-22 Samsung Electronics, Ltd. Method and system for providing memory module intercommunication
US10193377B2 (en) 2013-10-30 2019-01-29 Samsung Electronics Co., Ltd. Semiconductor energy harvest and storage system for charging an energy storage device and powering a controller and multi-sensor memory module
KR101985925B1 (ko) * 2013-11-26 2019-06-05 삼성전자주식회사 광전송 변환 장치 및 이를 포함하는 메모리 시스템
RU2016139691A (ru) * 2014-03-13 2018-04-13 Филипс Лайтинг Холдинг Б.В. Оптически пропускающий блок хранения информации
KR20160042234A (ko) * 2014-10-07 2016-04-19 삼성전자주식회사 광 연결 메모리 시스템
JP6648437B2 (ja) * 2015-07-29 2020-02-14 富士通株式会社 送受信システム、送信装置、受信装置及び送受信システムの制御方法
KR102338923B1 (ko) * 2017-07-06 2021-12-14 삼성전자주식회사 광 집적 회로 및 광 전송기
US10928585B2 (en) * 2018-10-26 2021-02-23 Micron Technology, Inc. Semiconductor devices having electro-optical substrates
US11024617B2 (en) 2018-10-26 2021-06-01 Micron Technology, Inc. Semiconductor packages having photon integrated circuit (PIC) chips
US12022247B2 (en) * 2020-04-21 2024-06-25 Nippon Telegraph And Telephone Corporation Data communication system, computer, data communication method, and program
US11880263B2 (en) 2021-05-13 2024-01-23 Meta Platforms, Inc. Systems having disaggregated components coupled by optical media
US20230297237A1 (en) * 2022-03-18 2023-09-21 Celestial Ai Inc. Photonic memory fabric for system memory interconnection

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090097851A1 (en) * 2007-10-16 2009-04-16 Hewlett-Packard Development Company, L.P. Optical interconnect system providing communication between computer system components
US20110141790A1 (en) * 2007-02-01 2011-06-16 Gwang-Man Lim Memory Module Having High Data Processing Rate

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10137344A1 (de) * 2001-07-31 2003-02-20 Infineon Technologies Ag Speicherschaltung mit einem optischen Ein-/Ausgang
JP3788945B2 (ja) * 2002-02-28 2006-06-21 株式会社東芝 多重化光伝送装置
US7200024B2 (en) * 2002-08-02 2007-04-03 Micron Technology, Inc. System and method for optically interconnecting memory devices
US7254331B2 (en) * 2002-08-09 2007-08-07 Micron Technology, Inc. System and method for multiple bit optical data transmission in memory systems
US7102907B2 (en) 2002-09-09 2006-09-05 Micron Technology, Inc. Wavelength division multiplexed memory module, memory system and method
US6793408B2 (en) * 2002-12-31 2004-09-21 Intel Corporation Module interface with optical and electrical interconnects
US7366423B2 (en) * 2002-12-31 2008-04-29 Intel Corporation System having multiple agents on optical and electrical bus
US6961259B2 (en) 2003-01-23 2005-11-01 Micron Technology, Inc. Apparatus and methods for optically-coupled memory systems
JP4225160B2 (ja) 2003-08-14 2009-02-18 ソニー株式会社 光バスシステム
US7343059B2 (en) * 2003-10-11 2008-03-11 Hewlett-Packard Development Company, L.P. Photonic interconnect system
US7366368B2 (en) * 2004-06-15 2008-04-29 Intel Corporation Optical add/drop interconnect bus for multiprocessor architecture
JP2007219852A (ja) 2006-02-16 2007-08-30 Fujitsu Ltd メモリシステム
US9166705B2 (en) * 2008-06-05 2015-10-20 Samsung Electronics Co., Ltd. Semiconductor apparatuses having optical connections between memory controller and memory module
JP5223629B2 (ja) 2008-11-28 2013-06-26 富士ゼロックス株式会社 記憶装置及び記憶システム
KR101548176B1 (ko) 2009-02-02 2015-08-31 삼성전자주식회사 메모리 시스템, 메모리 테스트 시스템 및 이의 테스트 방법
KR101077250B1 (ko) 2009-11-16 2011-10-27 한국과학기술원 광 입/출력 버스 시스템
KR101095030B1 (ko) 2009-11-16 2011-12-20 한국과학기술원 광 연결을 이용한 고속 대용량 저장 장치
JP4852642B2 (ja) 2009-11-18 2012-01-11 インターナショナル・ビジネス・マシーンズ・コーポレーション 光インターコネクトによって形成されるシステム、方法、ｉｏコントローラ、メモリユニット、光リンク及びその製造方法（２つのｘ型カップラーの間にループを形成した冗長化記憶）

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110141790A1 (en) * 2007-02-01 2011-06-16 Gwang-Man Lim Memory Module Having High Data Processing Rate
US20090097851A1 (en) * 2007-10-16 2009-04-16 Hewlett-Packard Development Company, L.P. Optical interconnect system providing communication between computer system components

Also Published As

Publication number Publication date
US9054805B2 (en) 2015-06-09
US20130308942A1 (en) 2013-11-21
KR20130129567A (ko) 2013-11-29

Similar Documents

Publication Publication Date Title
KR101990856B1 (ko) 광-연결 메모리 모듈을 포함하는 광 메모리 시스템 및 이를 포함하는 컴퓨팅 시스템
US11682879B2 (en) Multi-wavelength laser system for optical data communication links and associated methods
US9385809B2 (en) Optical interface module for coherent reception, optical memory module, and optical memory system comprising same
US8818203B2 (en) Optical modulator with reduced size and optical transmitter including the same
US20050276604A1 (en) Optical add/drop interconnect bus for multiprocessor architecture
US10203452B2 (en) Wide-angle, aliasing-free beam steering using aperiodic emitter arrays
KR101531981B1 (ko) 광학 메모리 확장
US9413465B2 (en) Optical transceiver and optical output level control method
CN111357299A (zh) 具有组合的光电开关的节点
JP2023513224A (ja) モノリシックインパッケージ光ｉ／ｏによって可能になるリモートメモリアーキテクチャ
US10374699B2 (en) Photonic integrated circuit and optical transmitter
JP2011176820A (ja) 光シリアライザ、光デシリアライザ、及びそれらを含むデータ処理システム
US20150260914A1 (en) Polarization-insensitive silicon-phototonic optical receiver
CN113805641B (zh) 一种光子神经网络
KR20060111639A (ko) 저 지연 광 메모리 버스
US8032033B2 (en) Synchronous optical bus providing communication between computer system components
JP2011517057A (ja) 光相互接続
US20110200335A1 (en) Data channel organization for a switched arbitrated on-chip optical network
Kanellos et al. WDM mid-board optics for chip-to-chip wavelength routing interconnects in the H2020 ICT-STREAMS
WO2008113273A1 (fr) Équipement de multiplexage en longueur d'ondes et procédé de mise en œuvre de la fonction de multiplexage en longueur d'ondes
KR101985925B1 (ko) 광전송 변환 장치 및 이를 포함하는 메모리 시스템
US20230375894A1 (en) Dual-facet distributed feedback laser in mach-zehnder modulator structure
JP2007004271A (ja) 半導体ディスク及び情報処理システム
KR20140112865A (ko) 전기적 광학적 메모리 시스템
JP2015195271A (ja) 半導体装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant