JP2921722B2 - チップ型サージアブソーバ - Google Patents

チップ型サージアブソーバ

Info

Publication number
JP2921722B2
JP2921722B2 JP17612492A JP17612492A JP2921722B2 JP 2921722 B2 JP2921722 B2 JP 2921722B2 JP 17612492 A JP17612492 A JP 17612492A JP 17612492 A JP17612492 A JP 17612492A JP 2921722 B2 JP2921722 B2 JP 2921722B2
Authority
JP
Japan
Prior art keywords
surge
electrode
electrode plate
surge absorbing
joined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP17612492A
Other languages
English (en)
Other versions
JPH05343210A (ja
Inventor
耕一 倉沢
隆明 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP17612492A priority Critical patent/JP2921722B2/ja
Priority to US08/071,751 priority patent/US5416662A/en
Publication of JPH05343210A publication Critical patent/JPH05343210A/ja
Application granted granted Critical
Publication of JP2921722B2 publication Critical patent/JP2921722B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/044—Physical layout, materials not provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thermistors And Varistors (AREA)
  • Emergency Protection Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、サージ電圧が発生する
可能性のある一般の電子機器の回路又はその他の箇所に
設けられ、サージ電圧による電子機器の故障及び誤動作
を回避する半導体サージ吸収素子を含むサージアブソー
バに関する。更に詳しくはプリント回路基板の表面に直
接実装するに適したチップ型サージアブソーバに関する
ものである。
【０００２】
【従来の技術】サージアブソーバは、通常通信用電子機
器の電子部品の一対の入力線路にこの電子部品に並列に
接続され、電子部品の使用電圧より高い電圧で動作する
ように構成される。即ち、サージアブソーバはその動作
電圧より低い電圧では抵抗値の高い抵抗体であるが、印
加電圧がその動作電圧以上のときには数１０Ω以下の抵
抗値の低い抵抗体になる。電子部品に雷サージ等のサー
ジ電圧が瞬間的に印加されると、サージアブソーバが動
作し、サージ電圧を吸収する。これによりサージ電圧が
電子部品に印加されず、サージ電圧による電子機器の故
障や誤動作が回避される。
【０００３】この種の半導体サージ吸収素子を用いたサ
ージアブソーバとして、表面実装方式のチップ型サージ
アブソーバが知られている。図３に示すように、例えば
このサージアブソーバ１はサイリスタ構造の１個の半導
体サージ吸収素子２と、このサージ吸収素子２の上下の
両電極面２ａ，２ｂに各一端を接続し各他端を互いに同
一平面上に位置するように形成した一対の電極板３，４
と、電極板３，４の各他端を露出した状態でサージ吸収
素子２を被包した樹脂体５とを備える。電極板３，４の
各他端が同一平面上に位置するため、このサージアブソ
ーバ１は基板６の表面に直接実装することができる。
【０００４】一方、電話回線等の通信線のサージ吸収回
路では、上記一対の入力線路の間に１個のサージアブソ
ーバを接続して、一方の入力線路に印加されたサージ電
圧だけを吸収するだけでなく、他方の入力線路に印加さ
れたサージ電圧をも吸収できるように、複数個のサージ
アブソーバが用いられている。例えば、図４に示すよう
に、電子部品１０に一対の入力線路８，９が接続する場
合、入力線路８とアースの間、及び入力線路９とアース
の間にそれぞれ前述したチップ型サージアブソーバ１が
接続される。また図５に示す場合、更に加えて入力線路
８，９間にチップ型サージアブソーバ１が接続される。
【０００５】
【発明が解決しようとする課題】従って、従来の単一の
半導体サージ吸収素子を内蔵するサージアブソーバを用
いてサージ吸収回路を構成した場合、図４又は図５に示
すサージ吸収回路では２個又は３個のサージアブソーバ
を基板上に実装しなければならない。基板に実装するサ
ージアブソーバの数が多くなると、基板に広い実装面積
と多くの実装工数を必要とする問題点を生じる。本発明
の目的は、サージ電圧の吸収を必要とする電子機器への
配線数が増大し、複数のサージ吸収素子を実装するとき
に、プリント回路基板への実装面積を広く必要とせず、
僅かな工数で実装できるチップ型サージアブソーバを提
供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、図１に示すように本願発明のチップ型サージアブソ
ーバ３０は、中央に膨出部１６ａを有する第１電極板１
６と、この第１電極板１６の両端上面にそれぞれ一方の
電極面１１ａ，１２ａが接合された第１及び第２半導体
サージ吸収素子１１，１２と、第１サージ吸収素子１１
の他方の電極面１１ｂに一端が接合され他端が前記膨出
部１６ａと同一平面上に位置するように形成された第２
電極板１７と、第２サージ吸収素子１２の他方の電極面
１２ｂに一端が接合され他端が膨出部１６ａと同一平面
上に位置するように形成された第３電極板１８と、第３
電極板１８の一端に一方の電極面１３ｂが接合された第
３半導体サージ吸収素子１３と、この第３サージ吸収素
子１３の他方の電極面１３ａと第２電極板１７の一端と
を接合する導電性部材１４と、第１電極板１６の膨出部
１６ａと第２電極板１７の他端と第３電極板１８の他端
とを露出した状態で第１、第２及び第３サージ吸収素子
１１，１２，１３と前記導電性部材１４とを被包した樹
脂体１９とを備えたものである。
【０００７】なお、図１に示したサージアブソーバは次
のように構成することもできる。即ち、第２電極板１７
の一端に第３半導体サージ吸収素子１３の一方の電極面
１３ｂを接合し、第３サージ吸収素子１３の他方の電極
面１３ａと第３電極板１８の一端とを導電性部材１４に
より接続する。この導電性部材１４としては、銅線等の
ワイヤ又は銅板等の金属板を用いることができる。本発
明の半導体サージ吸収素子は、比較的小型でサージ耐量
の大きなシリコンサージ吸収素子が好ましい。シリコン
サージ吸収素子には双方向型、単方向型、逆阻止型があ
るが、小型化を考慮した場合双方向型シリコンサージ吸
収素子が好ましい。複数個のサージ吸収素子と複数枚の
電極板を接合して、この接合体を樹脂体で被包する方法
としては、サージ吸収素子と電極板とをはんだで接合し
た後、この接合体を所定の型枠に入れ、型枠に封止用樹
脂を注入した上、熱硬化して、最後に型枠を取除く方法
が好適である。樹脂としては、エポキン系樹脂が好まし
い。サージ吸収素子と電極板との接合は、通常はんだ付
けで行うが、導電性接着剤で接合してもよい。
【０００８】
【作用】３個の半導体サージ吸収素子を３枚の電極板に
より一体化した後、樹脂モールドすることにより、各電
極板を表面に設けた３端子の単一のチップ型サージアブ
ソーバが作製される。この結果、複数のサージ吸収素子
を広いスペースを必要とせずに、また僅かな工数で実装
することができる。
【０００９】
【実施例】次に本発明の実施例を説明する。本発明はこ
の実施例に限るものではない。図１に示すように、それ
ぞれ長さ約３ｍｍ、幅約３ｍｍ、厚さ約１ｍｍの第１及
び第２双方向型半導体サージ吸収素子１１及び１２を用
意した。これらの素子１１及び１２はそれぞれシリコン
半導体で作られたサイリスタ構造をなす。これらの素子
１１及び１２の両面にはそれぞれ電極面１１ａ，１１ｂ
及び１２ａ，１２ｂが形成される。これらの素子１１及
び１２を、中央に膨出部１６ａを有する断面形状が逆ハ
ット状の第１電極板１６の両端上面にそれぞれ載せ、素
子１１の一方の電極面１１ａと素子１２の一方の電極面
１２ａを電極板１６の両端上面にはんだ付けにより接合
した。これらの素子が接合された第１電極板１６を図示
しない固定具により固定した後、第２電極板１７の一端
の下面を素子１１の他方の電極面１１ｂに、また第３電
極板１８の一端の下面を素子１２の他方の電極面１２ｂ
にそれぞれはんだ付けにより接合した。第２及び第３電
極板１７及び１８はそれぞれ第１電極板１６と同一幅を
有しかつサージ吸収素子と接合した状態でそれぞれ左右
対称になるように折曲げられる。また電極板１７及び１
８の各他端は第１電極板１６の膨出部１６ａと同一平面
上に位置するように形成される。次いで第３電極板１８
の一端の上面に第１及び第２サージ吸収素子と同一構成
の第３サージ吸収素子１３の一方の電極面１３ｂをはん
だ付けで接合し、第３サージ吸収素子１３の他方の電極
面１３ａと第２電極板１７の一端の上面とをワイヤであ
る導電性部材１４をボンディングすることにより接続し
た。
【００１０】続いて、３個のサージ吸収素子１１，１２
及び１３と３枚の電極板１６，１７，１８及び導電性部
材１４からなる接合体を、図示しない内寸が縦約５ｍｍ
×横約１０ｍｍ×高さ約３ｍｍの型枠に入れた後、型枠
内にエポキシ系樹脂を注入した。樹脂が硬化した後、型
枠を取除いて、サージアブソーバ３０を得た。図１に示
すように、樹脂体１９の両側面から底面にかけてそれぞ
れ端子電極Ａ及びＢが露出し、かつ樹脂体１９の底面の
中央部に中間電極Ｃが露出するように、予め型枠は形成
される。端子電極Ａ及びＢは第２及び第３電極板１７，
１８の各他端に、中間電極Ｃは膨出部１６ａにそれぞれ
相応する。図２に示すように電子部品１０に一対の入力
線路８，９が接続された回路にこのチップ型サージアブ
ソーバ３０を接続した。図示しない基板に端子電極Ａ及
びＢと、中間電極Ｃを接続するだけで図５に示されるサ
ージ吸収回路と等価な回路を形成することができた。
【００１１】
【発明の効果】以上述べたように、本発明によれば、表
面実装方式の単一のチップ型サージアブソーバに数個の
半導体サージ吸収素子を内蔵させ、かつその底面に両端
子電極と中間電極を露出させるようにしたため、例え
ば、電話回線等のサージ吸収回路のように２個或いは３
個のサージ吸収素子が必要となる場合でも、本発明のサ
ージアブソーバを１個実装するだけで済む。この結果、
従来のサージ吸収素子を複数個使用する場合に比べて、
基板上の部品実装面積を減少させることができるととも
に、部品実装の工数を削減することができる。
【図面の簡単な説明】
【図１】本発明の実施例のチップ型サージアブソーバの
断面図。
【図２】そのサージアブソーバを用いた図４と等価なサ
ージ吸収回路図。
【図３】従来例のチップ型サージアブソーバの断面図。
【図４】通信回線のサージ吸収回路図。
【図５】通信回線の別のサージ吸収回路図。
【符号の説明】
１０ 電子部品 １１ 第１半導体サージ吸収素子 １１ａ，１１ｂ 電極面 １２ 第２半導体サージ吸収素子 １２ａ，１２ｂ 電極面 １３ 第３半導体サージ吸収素子 １３ａ，１３ｂ 電極面 １４ 導電性部材 １６ 第１電極板 １６ａ 膨出部 １７ 第２電極板 １８ 第３電極板 １９ 樹脂体 ３０ チップ型サージアブソーバ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−211602（ＪＰ，Ａ) 特開 昭62−287584（ＪＰ，Ａ)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 中央に膨出部(16a)を有する第１電極板
    (16)と、 前記第１電極板(16)の両端上面にそれぞれ一方の電極面
    (11a,12a)が接合された第１及び第２半導体サージ吸収
    素子(11,12)と、 前記第１サージ吸収素子(11)の他方の電極面(11b)に一
    端が接合され他端が前記膨出部(16a)と同一平面上に位
    置するように形成された第２電極板(17)と、 前記第２サージ吸収素子(12)の他方の電極面(12b)に一
    端が接合され他端が前記膨出部(16a)と同一平面上に位
    置するように形成された第３電極板(18)と、 前記第２又は第３電極板(17,18)の一端に一方の電極面
    (13a)が接合された第３半導体サージ吸収素子(13)と、 前記第３サージ吸収素子(13)の他方の電極面(13b)と前
    記第３又は第２電極板(18,17)の一端とを接続する導電
    性部材(14)と、 前記第１電極板(16)の膨出部(16a)と前記第２電極板(1
    7)の他端と前記第３電極板(18)の他端とを露出した状態
    で前記第１、第２及び第３サージ吸収素子(16,17,18)と
    前記導電性部材(14)とを被包した樹脂体(19)とを備えた
    チップ型サージアブソーバ。
JP17612492A 1992-06-10 1992-06-10 チップ型サージアブソーバ Expired - Lifetime JP2921722B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP17612492A JP2921722B2 (ja) 1992-06-10 1992-06-10 チップ型サージアブソーバ
US08/071,751 US5416662A (en) 1992-06-10 1993-06-09 Chip-type surge absorber

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17612492A JP2921722B2 (ja) 1992-06-10 1992-06-10 チップ型サージアブソーバ

Publications (2)

Publication Number Publication Date
JPH05343210A JPH05343210A (ja) 1993-12-24
JP2921722B2 true JP2921722B2 (ja) 1999-07-19

Family

ID=16008097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17612492A Expired - Lifetime JP2921722B2 (ja) 1992-06-10 1992-06-10 チップ型サージアブソーバ

Country Status (2)

Country Link
US (1) US5416662A (ja)
JP (1) JP2921722B2 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69529677T2 (de) 1994-07-14 2004-03-25 Surgx Corp., Fremont Schutzstrukturen gegen veränderliche spannung und verfahren zur herstellung
US6064094A (en) * 1998-03-10 2000-05-16 Oryx Technology Corporation Over-voltage protection system for integrated circuits using the bonding pads and passivation layer
JP3764587B2 (ja) * 1998-06-30 2006-04-12 富士通株式会社 半導体装置の製造方法
US6549114B2 (en) * 1998-08-20 2003-04-15 Littelfuse, Inc. Protection of electrical devices with voltage variable materials
US6366713B1 (en) 1998-09-04 2002-04-02 Tellabs Operations, Inc. Strictly non-blocking optical switch core having optimized switching architecture based on reciprocity conditions
US20100044079A1 (en) * 1999-08-27 2010-02-25 Lex Kosowsky Metal Deposition
US7825491B2 (en) * 2005-11-22 2010-11-02 Shocking Technologies, Inc. Light-emitting device using voltage switchable dielectric material
US7695644B2 (en) 1999-08-27 2010-04-13 Shocking Technologies, Inc. Device applications for voltage switchable dielectric material having high aspect ratio particles
US20100044080A1 (en) * 1999-08-27 2010-02-25 Lex Kosowsky Metal Deposition
US7446030B2 (en) * 1999-08-27 2008-11-04 Shocking Technologies, Inc. Methods for fabricating current-carrying structures using voltage switchable dielectric materials
WO2001017320A1 (en) 1999-08-27 2001-03-08 Lex Kosowsky Current carrying structure using voltage switchable dielectric material
US6850662B1 (en) 2000-07-31 2005-02-01 Tellabs Operations, Inc. Optical switch for reciprocal traffic
US6363182B2 (en) 2000-07-31 2002-03-26 James D. Mills Optical switch for reciprocal traffic
US7183891B2 (en) * 2002-04-08 2007-02-27 Littelfuse, Inc. Direct application voltage variable material, devices employing same and methods of manufacturing such devices
DE10392524B4 (de) * 2002-04-08 2008-08-07 OTC Littelfuse, Inc., Des Plaines Vorrichtungen mit spannungsvariablem Material zur direkten Anwendung
US7132922B2 (en) * 2002-04-08 2006-11-07 Littelfuse, Inc. Direct application voltage variable material, components thereof and devices employing same
WO2007062122A2 (en) * 2005-11-22 2007-05-31 Shocking Technologies, Inc. Semiconductor devices including voltage switchable materials for over-voltage protection
US20100264225A1 (en) * 2005-11-22 2010-10-21 Lex Kosowsky Wireless communication device using voltage switchable dielectric material
US7968014B2 (en) * 2006-07-29 2011-06-28 Shocking Technologies, Inc. Device applications for voltage switchable dielectric material having high aspect ratio particles
US20080032049A1 (en) * 2006-07-29 2008-02-07 Lex Kosowsky Voltage switchable dielectric material having high aspect ratio particles
MY145875A (en) 2006-09-24 2012-05-15 Shocking Technologies Inc Formulations for voltage switchable dielectric material having a stepped voltage response and methods for making the same
US7793236B2 (en) * 2007-06-13 2010-09-07 Shocking Technologies, Inc. System and method for including protective voltage switchable dielectric material in the design or simulation of substrate devices
US8206614B2 (en) 2008-01-18 2012-06-26 Shocking Technologies, Inc. Voltage switchable dielectric material having bonded particle constituents
US8203421B2 (en) * 2008-04-14 2012-06-19 Shocking Technologies, Inc. Substrate device or package using embedded layer of voltage switchable dielectric material in a vertical switching configuration
US20100047535A1 (en) * 2008-08-22 2010-02-25 Lex Kosowsky Core layer structure having voltage switchable dielectric material
US9208930B2 (en) * 2008-09-30 2015-12-08 Littelfuse, Inc. Voltage switchable dielectric material containing conductive core shelled particles
US9208931B2 (en) * 2008-09-30 2015-12-08 Littelfuse, Inc. Voltage switchable dielectric material containing conductor-on-conductor core shelled particles
US8362871B2 (en) * 2008-11-05 2013-01-29 Shocking Technologies, Inc. Geometric and electric field considerations for including transient protective material in substrate devices
US8106502B2 (en) * 2008-11-17 2012-01-31 Stats Chippac Ltd. Integrated circuit packaging system with plated pad and method of manufacture thereof
US9226391B2 (en) 2009-01-27 2015-12-29 Littelfuse, Inc. Substrates having voltage switchable dielectric materials
US8272123B2 (en) 2009-01-27 2012-09-25 Shocking Technologies, Inc. Substrates having voltage switchable dielectric materials
US8399773B2 (en) 2009-01-27 2013-03-19 Shocking Technologies, Inc. Substrates having voltage switchable dielectric materials
WO2010110909A1 (en) 2009-03-26 2010-09-30 Shocking Technologies, Inc. Components having voltage switchable dielectric materials
US9053844B2 (en) * 2009-09-09 2015-06-09 Littelfuse, Inc. Geometric configuration or alignment of protective material in a gap structure for electrical devices
US9320135B2 (en) 2010-02-26 2016-04-19 Littelfuse, Inc. Electric discharge protection for surface mounted and embedded components
US9082622B2 (en) 2010-02-26 2015-07-14 Littelfuse, Inc. Circuit elements comprising ferroic materials
US9224728B2 (en) 2010-02-26 2015-12-29 Littelfuse, Inc. Embedded protection against spurious electrical events
JP2011228208A (ja) * 2010-04-22 2011-11-10 Nippon Telegr & Teleph Corp <Ntt> 心線保護方法
JP5652465B2 (ja) * 2012-12-17 2015-01-14 Tdk株式会社 チップバリスタ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4600960A (en) * 1979-09-17 1986-07-15 General Semiconductor Industries, Inc. Four terminal pulse suppressor
JPS63211602A (ja) * 1987-02-26 1988-09-02 日本電気株式会社 三端子型バリスタ
US5075759A (en) * 1989-07-21 1991-12-24 Motorola, Inc. Surface mounting semiconductor device and method
US5150271A (en) * 1990-08-21 1992-09-22 Texas Instruments Incorporated Telecommunication equipment protector

Also Published As

Publication number Publication date
US5416662A (en) 1995-05-16
JPH05343210A (ja) 1993-12-24

Similar Documents

Publication Publication Date Title
JP2921722B2 (ja) チップ型サージアブソーバ
US6538313B1 (en) IC package with integral substrate capacitor
JP5169353B2 (ja) パワーモジュール
US6238950B1 (en) Integrated circuit with tightly coupled passive components
JPH07273276A (ja) パワー素子とスナバ素子の接続構造及びその実装構造
JP3094486B2 (ja) オープン機構付き固体電解コンデンサ
JP3787037B2 (ja) 半導体モジュール
JPH09266125A (ja) 積層セラミック部品
JP4701779B2 (ja) 集積回路パッケージ組立構造
US6078092A (en) Resettable fuse integrated circuit package
JP6497942B2 (ja) 電子制御装置
JPH0262069A (ja) 半導体装置
JP3164182B2 (ja) 複合電子部品
JPH0371614A (ja) 面実装形複合部品
JP2006012956A (ja) 電子部品
JP3096536B2 (ja) 混成集積回路
JP2554040Y2 (ja) 電子部品取付構造
CN210142549U (zh) 一种贴片式并联压敏电阻器
JP2000200953A (ja) 電子部品の実装構造及び実装方法
JPS61189601A (ja) サ−ジ・ノイズ吸収器
JP2598820B2 (ja) 集積回路装置の実装構造
JP2577881Y2 (ja) 半導体装置
JPH05291481A (ja) 半導体装置
JP2736155B2 (ja) ハイブリッドモジュール回路装置
JPH11154781A (ja) リードレス部品を搭載した回路モジュール

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970527

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080430

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 11

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110430

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120430

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120430

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 14