KR20090109257A - 쉬프트 레지스터 - Google Patents

쉬프트 레지스터 Download PDF

Info

Publication number
KR20090109257A
KR20090109257A KR1020080034612A KR20080034612A KR20090109257A KR 20090109257 A KR20090109257 A KR 20090109257A KR 1020080034612 A KR1020080034612 A KR 1020080034612A KR 20080034612 A KR20080034612 A KR 20080034612A KR 20090109257 A KR20090109257 A KR 20090109257A
Authority
KR
South Korea
Prior art keywords
stage
turned
node
switching element
connects
Prior art date
Application number
KR1020080034612A
Other languages
English (en)
Other versions
KR101286539B1 (ko
Inventor
김빈
윤수영
장용호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080034612A priority Critical patent/KR101286539B1/ko
Priority to CN2008101831581A priority patent/CN101562046B/zh
Priority to US12/336,949 priority patent/US8253680B2/en
Publication of KR20090109257A publication Critical patent/KR20090109257A/ko
Application granted granted Critical
Publication of KR101286539B1 publication Critical patent/KR101286539B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)

Abstract

본 발명은 스테이지들의 출력순서를 변경할 수 있는 쉬프트 레지스터에 관한 것으로, 다수의 게이트 라인들을 구동시키기 위한 스캔펄스를 차례로 출력하는 다수의 스테이지를 갖는 쉬프트 레지스터에 있어서, 상기 각 스테이지가, 세트 노드; 상기 세트 노드의 논리 상태에 따라 상기 스캔펄스를 출력하는 풀업 스위칭소자; 적어도 2개의 리세트 노드들; 상기 각 리세트 노드에 접속되어 상기 각 리세트 노드의 전위에 따라 오프 전압을 출력하는 적어도 2개의 풀다운 스위칭소자들; 및, 자신에 구비된 노드들의 논리상태와 자신과 다른 스테이지에 구비된 노드들의 논리상태를 함께 제어함과 아울러, 서로 반전된 위상을 갖는 순방향전압 및 역방향전압에 따라 스테이지들의 스캔펄스의 출력순서를 제어하는 노드 제어부를 포함함을 그 특징으로 한다.
쉬프트 레지스터, 액정표시장치, 스테이지, 노드, 순방향, 역방향

Description

쉬프트 레지스터{SHIFT REGISTER}
본 발명은 쉬프트 레지스터에 관한 것으로, 특히 스테이지들의 출력순서를 변경할 수 있는 쉬프트 레지스터에 대한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게된다. 이를 위하여 액정표시장치는 화소영역들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.
상기 액정패널에는 다수개의 게이트 라인들과 다수개의 데이터 라인들이 교차하게 배열되고, 그 게이트 라인들과 데이터 라인들이 수직교차하여 정의되는 영역에 화소영역이 위치하게 된다. 그리고, 상기 화소영역들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 상기 액정패널에 형성된다.
상기 화소전극들 각각은 스위칭소자인 박막트랜지스터(TFT; Thin Film Transistor)의 소스단자 및 드레인단자를 경유하여 상기 데이터 라인에 접속된다. 상기 박막트랜지스터는 상기 게이트 라인을 경유하여 게이트단자에 인가되는 스캔펄스에 의해 턴-온되어, 상기 데이터 라인의 데이터 신호가 상기 화소전압에 충전되도록 한다.
한편, 상기 구동회로는 상기 게이트 라인들을 구동하기 위한 게이트 드라이버와, 상기 데이터 라인들을 구동하기 위한 데이터 드라이버와, 상기 게이트 드라이버와 데이터 드라이버를 제어하기 위한 제어신호를 공급하는 타이밍 콘트롤러와, 액정표시장치에서 사용되는 여러 가지의 구동전압들을 공급하는 전원공급부를 구비한다.
상기 게이트 드라이버는 스캔펄스를 게이트 라인들에 순차적으로 공급하여 액정패널상의 액정셀들을 1라인분씩 순차적으로 구동한다. 여기서, 상기 게이트 드라이버는 상술한 바와 같은 스캔펄스들을 순차적으로 출력할 수 있도록 쉬프트 레지스터를 구비한다.
종래의 쉬프트 레지스터는 차례로 스캔펄스를 출력하는 다수의 스테이지들을 포함한다. 상기 스테이지들은 한 방향, 즉 가장 상측에 위치한 스테이지부터 가장 하측에 위치한 스테이지 순서로 스캔펄스를 출력한다. 즉, 종래의 쉬프트 레지스터는 단 한 방향으로만 스캔펄스를 출력한다. 이에 따라 종래의 쉬프트 레지스터는 다양한 모델의 액정표시장치에 사용되기에는 많은 문제점을 나타낸다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 스캔펄스의 출력순서를 제어할 수 있는 쉬프트 레지스터를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 쉬프트 레지스터는, 다수 의 게이트 라인들을 구동시키기 위한 스캔펄스를 차례로 출력하는 다수의 스테이지를 갖는 쉬프트 레지스터에 있어서, 상기 각 스테이지가, 세트 노드; 상기 세트 노드의 논리 상태에 따라 상기 스캔펄스를 출력하는 풀업 스위칭소자; 적어도 2개의 리세트 노드들; 상기 각 리세트 노드에 접속되어 상기 각 리세트 노드의 전위에 따라 오프 전압을 출력하는 적어도 2개의 풀다운 스위칭소자들; 및, 자신에 구비된 노드들의 논리상태와 자신과 다른 스테이지에 구비된 노드들의 논리상태를 함께 제어함과 아울러, 서로 반전된 위상을 갖는 순방향전압 및 역방향전압에 따라 스테이지들의 스캔펄스의 출력순서를 제어하는 노드 제어부를 포함함을 그 특징으로 한다.
본 발명에 따른 쉬프트 레지스터에는 다음과 같은 효과가 있다.
본 발명에서의 쉬프트 레지스터는 스캔방향 제어부를 통해 스테이지들의 출력순서를 변경할 수 있다. 이에 따라, 본 발명에 따른 쉬프트 레지스터는 다양한 모델의 표시장치에 적용될 수 있다.
도 1은 본 발명의 실시예에 따른 쉬프트 레지스터를 나타낸 도면이고, 도 2는 순방향 구동시 도 1의 쉬프트 레지스터에 공급되는 각종 신호의 타이밍도이고, 도 3은 역방향 구동시 도 1의 쉬프트 레지스터에 공급되는 각종 신호의 타이밍도이다.
본 발명의 실시예에 따른 쉬프트 레지스터는, 도 1에 도시된 바와 같이, n개 의 스테이지들 및 두 개의 더미 스테이지들(ST0, STn+1)을 포함한다. 여기서, 각 스테이지(ST1 내지 STn)는 한 프레임 기간동안 한 번의 스캔펄스를 출력한다.
각 스테이지(ST1 내지 STn)는 상기 스캔펄스를 이용하여 자신에게 접속된 게이트 라인을 구동시키고, 자신으로부터 후단에 위치한 스테이지 및 자신으로부터 전단에 위치한 스테이지의 동작을 제어한다.
상기 상단 더미 스테이지(ST0) 및 하단 더미 스테이지(STn+1)를 포함한 전체 스테이지들(ST0 내지 STn+1)은 차례로 스캔펄스(Vout0 내지 Vout2n+1)를 출력한다.
이때, 상기 전체 스테이지들(ST0 내지 STn+1)은 순방향 전압(V_F) 및 역방향 전압(V_R)의 신호상태에 따라 순방향으로 구동되거나, 또는 역방향으로 구동된다.
먼저, 순방향 구동시 상기 스테이지들(ST0 내지 STn+1)은 상기 상단 더미 스테이지(ST0)부터 하단 더미 스테이지(STn+1) 순서로 차례로 스캔펄스를 출력한다.
즉, 상기 상단 더미 스테이지(ST0)가 제 1 더미 스캔펄스(Vout0)를 출력하고, 이어서 제 1 스테이지(ST1)가 제 1 스캔펄스(Vout1)를 출력하고, 이어서 제 2 스테이지(ST2)가 제 3 스캔펄스(Vout3)를 출력하고, 다음으로, 제 3 스테이지(ST3)가 제 5 스캔펄스(Vout5)를 출력하고, ...., 다음으로 제 n 스테이지(STn)가 제 n-1 스캔펄스(Voutn-1)를 출력하고, 마지막으로 하단 더미 스테이지(STn+1)가 제 2 더미 스캔펄스(Voutn+1)를 출력한다.
한편, 역방향 구동시 상기 스테이지들(ST0 내지 STn+1)은 상기 하단 더미 스테이지(STn+1)부터 상단 더미 스테이지(ST0) 순서로 차례로 스캔펄스를 출력한다.
즉, 상기 하단 더미 스테이지(STn+1)가 제 2 더미 스캔펄스(Voutn+1)를 출력 하고, 이어서 제 n 스테이지(STn)가 제 n 스캔펄스(Voutn)를 차례로 출력하고, 이어서 제 n-1 스테이지(STn-1)가 제 n-1 스캔펄스(Voutn-1)를 출력하고, 이어서 제 n-2 스테이지가 제 n-2 스캔펄스를 출력하고, ..., 제 1 스테이지(ST1)가 제 1 스캔펄스(Vout1)를 출력하고, 마지막으로 상단 더미 스테이지(ST0)가 제 1 더미 스캔펄스(Vout0)를 출력한다.
상기 상단 및 하단 더미 스테이지(ST0, STn+1)를 제외한 상기 스테이지들(ST1 내지 STn)로부터 출력된 스캔펄스(Vout1 내지 Vout2n)는 액정패널(도시되지 않음)의 게이트 라인들에 순차적으로 공급되어, 상기 게이트 라인들을 순차적으로 스캐닝하게 된다.
이러한 쉬프트 레지스터는 액정패널에 내장될 수 있다. 즉, 상기 액정패널은 화상을 표시하기 위한 표시부와 상기 표시부를 둘러싸는 비표시부를 갖는데, 상기 쉬프트 레지스터는 상기 비표시부에 내장된다.
이와 같이 구성된 쉬프트 레지스터에 구비된 스테이지들(ST1 내지 STn)은, 도 2 및 도 3에 도시된 바와 같이, 서로 순차적인 위상차를 갖고 순환하는 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)들 중 어느 하나의 클럭펄스와, 충전용 전압과, 제 1 및 제 2 교류 전압(Vac1, Vac2)들 중 어느 하나의 교류 전압과, 순방향 전압(V_F)과, 그리고 역방향 전압(V_R)을 공급받는다. 이때, 기수번째 스테이지들은 상기 제 1 교류 전압(Vac1)을 공급받으며, 우수번째 스테이지들은 상기 제 2 교류 전압(Vac2)을 공급받는다.
그리고, 상단 및 하단 더미 스테이지(ST0, STn+1)는, 상기 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)들 중 어느 하나의 클럭펄스와, 스타트 펄스(Vst)와, 충전용 전압과, 방전용 전압과, 순방향 전압(V_F)과, 그리고 역방향 전압(V_R)을 공급받는다.
상기 충전용 전압 및 방전용 전압은 모두 직류 전압으로서, 상기 충전용 전압은 정극성을 나타내며, 상기 방전용 전압은 부극성을 나타낸다. 한편, 상기 방전용 전압은 접지전압이 될 수 있다.
제 1 및 제 2 교류 전압(Vac1, Vac2)은 각 스테이지(ST1 내지 STn)의 노드들 중 리세트 노드들의 충전과 방전을 제어하기 위한 신호들로서, 상기 제 1 교류 전압(Vac1) 및 제 2 교류 전압(Vac2)은 모두 교류 전압이다. 상기 제 1 교류 전압(Vac1)은 제 2 교류 전압(Vac2)에 대하여 180도 위상 반전된 형태를 갖는다. 상기 제 1 및 제 2 교류 전압(Vac1, Vac2)의 하이상태에서의 전압값은 상기 충전용 전압의 전압값과 동일 할 수도 있으며, 상기 제 1 및 제 2 교류 전압(Vac1, Vac2)의 로우 상태에서의 전압값은 상기 방전용 전압의 전압값과 동일 할 수도 있다. 제 1 및 제 2 교류 전압(Vac1, Vac2)은 p 프레임 기간을 주기로 하여 그들의 상태가 반전된다. 여기서, p는 자연수이다.
상기 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)는 각 스테이지(ST1 내지 STn)의 스캔펄스를 생성하는데 사용되는 신호들로서, 각 스테이지(ST1 내지 STn)들은 이들 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)들 중 어느 하나의 클럭펄스를 공급받아 스캔펄스를 출력한다. 예를 들어, 제 4j+1 스테이지는 제 1 클럭펄스(CLK1)를 공급받아 스캔펄스를 출력하고, 제 4j+2 스테이지는 제 2 클럭펄 스(CLK2)를 공급받아 스캔펄스를 출력하고, 제 4j+3 스테이지는 제 3 클럭펄스(CLK3)를 공급받아 스캔펄스를 출력하고, 그리고 제 4j+4 스테이지는 제 4 클럭펄스(CLK4)를 공급받아 스캔펄스를 출력한다. 여기서, j는 0을 포함한 자연수이다. 한편, 상단 더미 스테이지(ST0)는 제 4 클럭펄스(CLK4)를 공급받아 제 1 더미 스캔펄스(Vout0)를 출력하고, 하단 더미 스테이지(STn+1)는 제 1 클럭펄스(CLK1)를 공급받아 제 2 더미 스캔펄스(Voutn+1)를 출력한다.
본 발명에서는 서로 다른 위상차를 갖는 4종의 클럭펄스를 사용하는 예를 나타내었지만, 상기 클럭펄스의 종류는 2개 이상이면 몇 개라도 사용할 수 있다.
상기 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)는 서로 위상차를 갖고 출력된다. 상기 제 2 클럭펄스(CLK2)는 상기 제 1 클럭펄스(CLK1)보다 위상지연되어 출력되고, 상기 제 3 클럭펄스(CLK3)는 상기 제 2 클럭펄스(CLK2)보다 위상지연되어 출력되고, 상기 제 4 클럭펄스(CLK4)는 상기 제 3 클럭펄스(CLK3)보다 위상지연되어 출력되고, 상기 제 1 클럭펄스(CLK1)는 상기 제 4 클럭펄스(CLK4)보다 위상지연되어 출력된다.
상기 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)들은 순차적으로 출력되며, 또한 순환하면서 출력된다. 즉, 제 1 클럭펄스(CLK1)부터 제 4 클럭펄스(CLK4)까지 순차적으로 출력된 후, 다시 제 1 클럭펄스(CLK1)부터 제 4 클럭펄스(CLK4)까지 순차적으로 출력된다. 따라서, 상기 제 1 클럭펄스(CLK1)는 상기 제 4 클럭펄스(CLK4)와 제 2 클럭펄스(CLK2) 사이에 해당하는 기간에서 출력된다.
상기 각 클럭펄스(CLK1 내지 CLK4)는 한 프레임 기간동안 여러 번 출력되지 만, 상기 스타트 펄스(Vst)는 한 프레임 기간동안 단 한번 출력된다. 다시 말하면, 각 클럭펄스(CLK1 내지 CLK4)는 한 프레임 기간동안 주기적으로 여러 번의 액티브 상태(하이 상태)를 나타내지만, 스타트 펄스(Vst)는 한 프레임 기간동안 단 한 번의 액티브상태를 나타낸다. 이 스타트 펄스(Vst)는 한 프레임 기간 중 어떠한 클럭펄스들(CLK1 내지 CLK4)보다도 가장 먼저 출력된다.
순방향 구동시, 도 2에 도시된 바와 같이, 상기 클럭펄스들(CLK1 내지 CLK4)은 제 1 클럭펄스(CLK1)부터 제 4 클럭펄스(CLK4) 순서로 출력된다. 반면, 역방향 구동시, 도 3에 도시된 바와 같이, 상기 클럭펄스들(CLK1 내지 CLK4)은 제 4 클럭펄스(CLK4)부터 제 1 클럭펄스(CLK1) 순서로 출력된다.
본 발명에서는, 도 2 및 도 3에 도시된 바와 같이 펄스폭 구간이 중첩된 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)가 사용될 수 있다.
즉, 도 2에 도시된 바와 같이, 제 i 클럭펄스(i는 2이상의 자연수)의 펄스폭 구간 중 전반 1/2 구간이 제 i-1 클럭펄스의 펄스폭 구간 중 후반 1/2 구간과 중첩되어 있으며, 상기 제 i 클럭펄스의 펄스폭 구간 중 후반 1/2 구간이 제 i+1 클럭펄스의 펄스폭 구간 중 전반 1/2 구간과 중첩되어 있다.
또한, 즉, 도 3에 도시된 바와 같이, 제 i 클럭펄스의 펄스폭 구간 중 전반 1/2 구간이 제 i+1 클럭펄스의 펄스폭 구간 중 후반 1/2 구간과 중첩되어 있으며, 상기 제 i 클럭펄스의 펄스폭 구간 중 후반 1/2 구간이 제 i+1 클럭펄스의 펄스폭 구간 중 후반 1/2 구간과 중첩되어 있다.
예를 들어, 도 2 및 도 3에 도시된 바와 같이, 제 1 내지 제 4 클럭펄 스(CLK1 내지 CLK4)가 각각 2수평기간(2H; 2 Hrizontal Time)에 해당하는 펄스폭 구간을 갖는다면, 인접한 클럭펄스들은 1수평기간에 해당하는 구간만큼 서로 중첩된다.
상기 충첩되는 펄스폭의 구간 길이는 상기 1/2 구간에 해당하는 길이에만 한정되지 않으며 얼마든지 조절될 수 있다.
이와 같이 중첩된 클럭펄스들(CLK1 내지 CLK4)이 사용될 경우, 도 2 및 도 3에 도시된 바와 같이, 각 스테이지(ST1 내지 STn)로부터 출력되는 스캔펄스의 펄스폭도 서로 중첩된다.
도 1에 도시된 상단 및 하단 더미 스테이지(ST0, STn+1), 그리고 스테이지들(ST1 내지 STn)은 상술된 특징을 갖는 각종 신호를 공급받아 동작한다.
각 스테이지(ST1 내지 STn)가 스캔펄스를 출력하기 위해서는 각 스테이지(ST1 내지 STn)의 인에이블 동작이 선행되어야 한다. 상기 스테이지가 인에이블된다는 것은, 상기 스테이지가 출력 가능한 상태, 즉 자신에게 공급되는 클럭펄스를 스캔펄스로서 출력할 수 있는 상태로 세트된다는 것을 의미한다.
순방향 구동시, 각 스테이지(ST1 내지 STn)는 자신으로부터 전단에 위치한 스테이지로부터의 스캔펄스를 공급받아 인에이블된다. 예를 들어, 제 j 스테이지는 제 j-2 스테이지로부터의 스캔펄스에 응답하여 인에이블된다.
단, 순방향 구동시, 가장 상측에 위치한 제 1 및 제 2 스테이지(ST1, ST2)는 상단 더미 스테이지(ST0)로부터의 제 1 더미 스캔펄스(Vout0)에 응답하여 인에이블된다. 그리고, 상단 더미 스테이지(ST0)는 스타트전송라인으로부터의 스타트 펄 스(Vst)를 공급받아 인에이블된다.
반면, 역방향 구동시, 각 스테이지(ST1 내지 STn)는 자신으로부터 다음단에 위치한 스테이지로부터의 스캔펄스를 공급받아 인에이블된다. 예를 들어, 제 j 스테이지는 제 j+2 스테이지로부터의 스캔펄스에 응답하여 인에이블된다.
단, 역방향 구동시, 가장 하측에 위치한 제 n 및 제 n-1 스테이지(STn, STn-1)는 하단 더미 스테이지(STn+1)로부터의 제 2 더미 스캔펄스(Vout2n+1)에 응답하여 인에이블된다. 그리고, 하단 더미 스테이지(STn+1)는 스타트전송라인으로부터의 스타트 펄스(Vst)를 공급받아 인에이블된다.
한편, 각 스테이지(ST1 내지 STn)는 상기 스캔펄스 출력 이후 디스에이블되는데, 상기 스테이지가 디스에이블된다는 것은, 상기 스테이지가 출력이 불가능한 상태, 즉 자신에게 공급되는 클럭펄스를 스캔펄스로서 출력할 수 없는 상태로 리세트된다는 것을 의미한다.
순방향 구동시, 각 스테이지(ST1 내지 STn)는 자신으로부터 후단에 위치한 스테이지로부터의 스캔펄스를 공급받아 디스에이블된다. 예를 들어, 제 j 스테이지는 제 j+2 스테이지로부터의 스캔펄스에 응답하여 디스에이블된다.
단, 순방향 구동시, 가장 하측에 위치한 제 n 스테이지(STn) 및 제 n-1 스테이지(STn-1)는 하단 더미 스테이지(STn+1)로부터의 제 2 더미 스캔펄스(Voutn+1)에 응답하여 디스에이블된다. 그리고, 하단 더미 스테이지(STn+1)는 스타트전송라인으로부터의 스타트 펄스(Vst)를 공급받아 디스에이블된다.
반면, 역방향 구동시, 각 스테이지(ST1 내지 STn)는 자신으로부터 전단에 위 치한 스테이지로부터의 스캔펄스를 공급받아 디스에이블된다. 예를 들어, 제 j 스테이지는 제 j-2 스테이지로부터의 스캔펄스에 응답하여 디스에이블된다.
단, 역방향 구동시, 가장 상측에 위치한 제 1 및 제 2 스테이지(ST1, ST2)는 상단 더미 스테이지(ST0)로부터의 제 1 더미 스캔펄스(Vout0)에 응답하여 디스에이블된다. 그리고, 상단 더미 스테이지(STn0)는 스타트전송라인으로부터의 스타트 펄스(Vst)를 공급받아 디스에이블된다.
이러한 각 스테이지(ST0 내지 STn+1)는 세트 노드(Q)와, 상기 세트 노드(Q)의 논리 상태에 따라 상기 스캔펄스를 출력하는 풀업 스위칭소자(Trpu)와, 제 1 리세트 노드(QB1)와, 상기 제 1 리세트 노드(QB1)에 접속된 제 1 풀다운 스위칭소자(Trpd1)와, 제 2 리세트 노드(QB2)와, 그리고 상기 제 2 리세트 노드(QB2)에 접속된 제 2 풀다운 스위칭소자(Trpd2)와, 자신에 구비된 노드들의 논리상태와 자신과 다른 스테이지에 구비된 노드들의 논리상태를 함께 제어함과 아울러, 서로 반전된 위상을 갖는 순방향 전압 및 역방향 전압에 따라 스테이지들(ST0 내지 STn+1)의 스캔펄스의 출력순서를 제어하는 노드 제어부를 포함한다.
이때, 제 2n-1 스테이지의 제 1 리세트 노드(QB1)와 제 2n 스테이지의 제 2 리세트 노드(QB2)가 서로 접속되고, 상기 제 2n-1 스테이지의 제 2 리세트 노드(QB2)와 상기 제 2n 스테이지의 제 1 리세트 노드(QB1)가 서로 접속되며; 제 2n-2 스테이지의 세트 노드(Q)가 상기 제 2n-1 스테이지에 구비된 스위칭소자의 게이트단자에 접속되며, 상기 제 2n-1 스테이지의 세트 노드(Q)가 상기 제 2n-2 스테이지에 구비된 스위칭소자의 게이트단자에 접속된다.
이와 같이 구성된 쉬프트 레지스터에서 상단 및 하단 더미 스테이지(ST0, STn+1)를 포함한 각 스테이지(ST1 내지 STn)의 구성을 좀 더 구체적으로 설명하면 다음과 같다.
도 4는 도 1에 구비된 상단 더미 스테이지(ST0)의 구성을 나타낸 도면이다.
상단 더미 스테이지(ST0)는, 도 4에 도시된 바와 같이, 노드 제어부 및 출력부를 갖는다.
노드 제어부(NC)는, 제 1 내지 제 18 스위칭소자(Tr1 내지 Tr18)를 포함한다.
제 1 스위칭소자(Tr1)는 외부로부터의 스타트 펄스(Vst)에 따라 턴-온/오프되며, 턴-온시 상기 순방향 전압(V_F)을 전송하는 순방향전원라인과 상기 상단 더미 스테이지(ST0)의 세트 노드(Q)간을 접속시킨다.
제 2 스위칭소자(Tr2)는 제 1 리세트 노드(QB1)의 전위에 따라 턴-온/오프되며, 턴-온시 상기 상단 더미 스테이지(ST0)의 세트 노드(Q)와 방전용 전압(VSS)을 전송하는 방전용전원라인간을 접속시킨다.
제 3 스위칭소자(Tr3)는 제 2 리세트 노드(QB2)의 전위에 따라 턴-온/오프되며, 턴-온시 상기 상단 더미 스테이지(ST0)의 세트 노드(Q)와 상기 방전용전원라인간을 접속시킨다.
제 4 스위칭소자(Tr4)는 제 2 스테이지(ST2)로부터의 스캔펄스에 따라 턴-온/오프되며, 턴-온시 상단 더미 스테이지(ST0)의 세트 노드(Q)와 역방향전원라인간을 접속시킨다.
제 5 스위칭소자(Tr5)는 상기 제 1 교류 전압(Vac1)에 따라 턴-온/오프되며, 턴-온시, 상기 제 1 교류 전압(Vac1)을 전송하는 제 1 교류전원라인과 상기 상단 더미 스테이지(ST0)의 제 1 공통 노드(CN1)간을 접속시킨다.
제 6 스위칭소자(Tr6)는 상기 스타트 펄스(Vst)에 따라 턴-온/오프되며, 턴-온시 역방향전원라인과 상단 더미 스테이지(ST0)의 제 1 리세트 노드(QB1)간을 접속시킨다.
제 7 스위칭소자(Tr7)는 상단 더미 스테이지(ST0)의 세트 노드(Q)의 전위에 따라 턴-온/오프되며, 턴-온시 상단 더미 스테이지(ST0)의 제 2 리세트 노드(QB2)와 방전용전원라인간을 접속시킨다.
제 8 스위칭소자(Tr8)는 제 2 스테이지(ST2)로부터의 스캔펄스에 따라 턴-온/오프되며, 턴-온시 상단 더미 스테이지(ST0)의 제 1 리세트 노드(QB1)와 순방향전원라인간을 접속시킨다.
제 9 스위칭소자(Tr9)는 상기 제 1 교류 전압(Vac1)에 따라 턴-온/오프되며, 턴-온시, 상단 더미 스테이지(ST0)의 제 2 리세트 노드(QB2)와 상기 방전용전원라인간을 접속시킨다.
제 10 스위칭소자(Tr10)는 상단 더미 스테이지(ST0)의 세트 노드(Q)의 전위에 따라 턴-온/오프되며, 턴-온시 상단 더미 스테이지(ST0)의 제 1 리세트 노드(QB1)와 상기 방전용전원라인간을 접속시킨다.
제 11 스위칭소자(Tr11)는 제 2 스테이지(ST2)로부터의 스캔펄스에 따라 턴-온/오프되며, 턴-온시 상단 더미 스테이지(ST0)의 제 2 리세트 노드(QB2)와 상기 순방향전원라인간을 접속시킨다.
제 12 스위칭소자(Tr12)는 상기 스타트 펄스(Vst)에 따라 턴-온/오프되며, 턴-온시 역방향전원라인과 상단 더미 스테이지(ST0)의 제 2 리세트 노드(QB2)간을 접속시킨다.
제 13 스위칭소자(Tr13)는 상기 상단 더미 스테이지(ST0)의 제 1 공통 노드(CN1)의 전위에 따라 턴-온/오프되며, 턴-온시 상기 제 1 교류전원라인과 상기 상단 더미 스테이지(ST0)의 제 1 리세트 노드(QB1)간을 접속시킨다.
제 14 스위칭소자(Tr14)는 상단 더미 스테이지(ST0)의 세트 노드(Q)의 전위에 따라 턴-온/오프되며, 턴-온시 상기 상단 더미 스테이지(ST0)의 제 1 공통 노드(CN1)와 방전용전원라인간을 접속시킨다.
제 15 스위칭소자(Tr15)는 상기 제 2 교류 전압(Vac2)에 따라 턴-온/오프되며, 턴-온시 상기 제 2 교류 전압(Vac2)을 전송하는 제 2 교류전원라인과 상기 상단 더미 스테이지(ST0)의 제 2 공통 노드(CN2)간을 접속시킨다.
제 16 스위칭소자(Tr16)는 상기 제 2 교류 전압(Vac2)에 따라 턴-온/오프되며, 턴-온시 상단 더미 스테이지(ST0)의 제 1 리세트 노드(QB1)와 상기 방전용전원라인간을 접속시킨다.
제 17 스위칭소자(Tr17)는 상기 상단 더미 스테이지(ST0)의 제 2 공통 노드(CN2)의 전위에 따라 턴-온/오프되며, 턴-온시 상기 제 2 교류전원라인과 상기 하단 더미 스테이지(STn+1)의 제 2 리세트 노드(QB2)간을 접속시킨다.
제 18 스위칭소자(Tr18)는 상단 더미 스테이지(ST0)의 세트 노드(Q)의 전위 에 따라 턴-온/오프되며, 턴-온시 상기 상단 더미 스테이지(ST0)의 제 2 공통 노드(CN2)와 방전용전원라인간을 접속시킨다.
여기서, 상기 상단 더미 스테이지(ST0)의 세트 노드(Q)는 제 1 스테이지(ST1)에 구비된 스위칭소자에 접속된다.
출력부는 풀업 스위칭소자(Trpu), 그리고 제 1 및 제 2 풀다운 스위칭소자(Trpd1, Trpd2)들을 포함한다.
풀업 스위칭소자(Trpu)는 제 1 세트 노드(Q1)의 신호상태에 따라 턴-온/오프되며, 턴-온시 클럭펄스들(CLK1 내지 CLK4)을 전송하는 클럭전송라인들 중 어느 하나와 출력단자(111)간을 접속시킨다.
제 1 풀다운 스위칭소자(Trpd1)는 제 1 리세트 노드(QB1)의 신호상태에 따라 턴-온/오프되며, 턴-온시 출력단자(111)와 방전용전원라인간을 접속시킨다.
제 2 풀다운 스위칭소자(Trpd2)는 제 2 리세트 노드(QB2)의 신호상태에 따라 턴-온/오프되며, 턴-온시 출력단자(111)와 방전용전원라인간을 접속시킨다.
도 5는 도 1에 구비된 하단 더미 스테이지(STn+1)의 구성을 나타낸 도면이다.
하단 더미 스테이지(STn+1)는, 도 5에 도시된 바와 같이, 노드 제어부 및 출를 갖는다.
노드 제어부(NC)는, 제 1 내지 제 18 스위칭소자(Tr1 내지 Tr18)를 포함한다.
제 1 스위칭소자(Tr1)는 제 n-1 스테이지로부터의 스캔펄스에 따라 턴-온/오 프되며, 턴-온시 상기 순방향 전압(V_F)을 전송하는 순방향전원라인과 상기 하단 더미 스테이지(STn+1)의 세트 노드(Q)간을 접속시킨다.
제 2 스위칭소자(Tr2)는 제 1 리세트 노드(QB1)의 전위에 따라 턴-온/오프되며, 턴-온시 상기 하단 더미 스테이지(STn+1)의 세트 노드(Q)와 방전용 전압을 전송하는 방전용전원라인간을 접속시킨다.
제 3 스위칭소자(Tr3)는 제 2 리세트 노드(QB2)의 전위에 따라 턴-온/오프되며, 턴-온시 상기 하단 더미 스테이지(STn+1)의 세트 노드(Q)와 상기 방전용전원라인간을 접속시킨다.
제 4 스위칭소자(Tr4)는 외부로부터의 스타트 펄스(Vst)에 따라 턴-온/오프되며, 턴-온시 하단 더미 스테이지(STn+1)의 세트 노드(Q)와 역방향 전압(V_R)을 전송하는 역방향전원라인간을 접속시킨다.
제 5 스위칭소자(Tr5)는 상기 제 1 교류 전압(Vac1)에 따라 턴-온/오프되며, 턴-온시, 상기 제 1 교류 전압(Vac1)을 전송하는 제 1 교류전원라인과 상기 하단 더미 스테이지(STn+1)의 제 1 공통 노드(CN1)간을 접속시킨다.
제 6 스위칭소자(Tr6)는 제 n-2 스테이지로부터의 스캔펄스에 따라 턴-온/오프되며, 턴-온시 역방향전원라인과 하단 더미 스테이지(STn+1)의 제 1 리세트 노드(QB1)간을 접속시킨다.
제 7 스위칭소자(Tr7)는 하단 더미 스테이지(STn+1)의 세트 노드(Q)의 전위에 따라 턴-온/오프되며, 턴-온시 하단 더미 스테이지(STn+1)의 제 2 리세트 노드(QB2)와 방전용전원라인간을 접속시킨다.
제 8 스위칭소자(Tr8)는 상기 스타트 펄스(Vst)에 따라 턴-온/오프되며, 턴-온시 하단 더미 스테이지(STn+1)의 제 1 리세트 노드(QB1)와 순방향전원라인간을 접속시킨다.
제 9 스위칭소자(Tr9)는 상기 제 1 교류 전압(Vac1)에 따라 턴-온/오프되며, 턴-온시, 하단 더미 스테이지(STn+1)의 제 2 리세트 노드(QB2)와 상기 방전용전원라인간을 접속시킨다.
제 10 스위칭소자(Tr10)는 하단 더미 스테이지(STn+1)의 세트 노드(Q)의 전위에 따라 턴-온/오프되며, 턴-온시 하단 더미 스테이지(STn+1)의 제 1 리세트 노드(QB1)와 상기 방전용전원라인간을 접속시킨다.
제 11 스위칭소자(Tr11)는 상기 스타트 펄스(Vst)에 따라 턴-온/오프되며, 턴-온시 하단 더미 스테이지(STn+1)의 제 2 리세트 노드(QB2)와 상기 순방향전원라인간을 접속시킨다.
제 12 스위칭소자(Tr12)는 제 n-2 스테이지로부터의 스캔펄스에 따라 턴-온/오프되며, 턴-온시 역방향전원라인과 하단 더미 스테이지(STn+1)의 제 2 리세트 노드(QB2)간을 접속시킨다.
제 13 스위칭소자(Tr13)는 상기 하단 더미 스테이지(STn+1)의 제 1 공통 노드(CN1)의 전위에 따라 턴-온/오프되며, 턴-온시 상기 제 1 교류전원라인과 상기 하단 더미 스테이지(STn+1)의 제 1 리세트 노드(QB1)간을 접속시킨다.
제 14 스위칭소자(Tr14)는 하단 더미 스테이지(STn+1)의 세트 노드(Q)의 전위에 따라 턴-온/오프되며, 턴-온시 상기 하단 더미 스테이지(STn+1)의 제 1 공통 노드(CN1)와 방전용전원라인간을 접속시킨다.
제 15 스위칭소자(Tr15)는 상기 제 2 교류 전압(Vac2)에 따라 턴-온/오프되며, 턴-온시 상기 제 2 교류 전압(Vac2)을 전송하는 제 2 교류전원라인과 상기 하단 더미 스테이지(STn+1)의 제 2 공통 노드(CN2)간을 접속시킨다.
제 16 스위칭소자(Tr16)는 상기 제 2 교류 전압(Vac2)에 따라 턴-온/오프되며, 턴-온시 하단 더미 스테이지(STn+1)의 제 1 리세트 노드(QB1)와 상기 방전용전원라인간을 접속시킨다.
제 17 스위칭소자(Tr17)는 상기 하단 더미 스테이지(STn+1)의 제 2 공통 노드(CN2)의 전위에 따라 턴-온/오프되며, 턴-온시 상기 제 2 교류전원라인과 상기 하단 더미 스테이지(STn+1)의 제 2 리세트 노드(QB2)간을 접속시킨다.
제 18 스위칭소자(Tr18)는 하단 더미 스테이지(STn+1)의 세트 노드(Q)의 전위에 따라 턴-온/오프되며, 턴-온시 상기 하단 더미 스테이지(STn+1)의 제 2 공통 노드(CN2)와 방전용전원라인간을 접속시킨다.
여기서, 상기 하단 더미 스테이지(STn+1)의 세트 노드(Q)는 제 n 스테이지(STn)에 구비된 스위칭소자에 접속된다.
출력부는 풀업 스위칭소자(Trpu), 그리고 제 1 및 제 2 풀다운 스위칭소자(Trpd1, Trpd2)들을 포함한다.
풀업 스위칭소자(Trpu)는 제 1 세트 노드(Q1)의 신호상태에 따라 턴-온/오프되며, 턴-온시 클럭펄스들(CLK1 내지 CLK4)을 전송하는 클럭전송라인들 중 어느 하나와 출력단자(111)간을 접속시킨다.
제 1 풀다운 스위칭소자(Trpd1)는 제 1 리세트 노드(QB1)의 신호상태에 따라 턴-온/오프되며, 턴-온시 출력단자(111)와 방전용전원라인간을 접속시킨다.
제 2 풀다운 스위칭소자(Trpd2)는 제 2 리세트 노드(QB2)의 신호상태에 따라 턴-온/오프되며, 턴-온시 출력단자(111)와 방전용전원라인간을 접속시킨다.
도 6은 도 1에 구비된 임의의 2개의 스테이지의 구성을 나타낸 도면이다.
각 스테이지(ST1 내지 STn)는, 도 6에 도시된 바와 같이, 노드 제어부 및 출력부를 갖는다.
제 k 스테이지에 구비된 노드 제어부는 제 1 내지 제 9 스위칭소자들(Tr1 내지 Tr9)을 포함한다. 여기서, k는 자연수이다.
제 1 스위칭소자(Tr1)는 제 k-2 스테이지로부터의 스캔펄스에 따라 턴-온/오프되며, 턴-온시 상기 순방향 전압(V_F)을 전송하는 순방향전원라인과 상기 제 k 스테이지의 세트 노드(Q)간을 접속시킨다.
제 2 스위칭소자(Tr2)는 제 1 리세트 노드(QB1)의 전위에 따라 턴-온/오프되며, 턴-온시 상기 제 k 스테이지의 세트 노드(Q)와 방전용 전압(VSS)을 전송하는 방전용전원라인간을 접속시킨다.
제 3 스위칭소자(Tr3)는 제 2 리세트 노드(QB2)의 전위에 따라 턴-온/오프되며, 턴-온시 상기 제 k 스테이지의 세트 노드(Q)와 상기 방전용전원라인간을 접속시킨다.
제 4 스위칭소자(Tr4)는 제 k+2 스테이지로부터의 스캔펄스에 따라 턴-온/오프되며, 턴-온시 제 k 스테이지의 세트 노드(Q)와 역방향전원라인간을 접속시킨다.
제 5 스위칭소자(Tr5)는 상기 제 1 및 제 2 교류 전압들(Vac1, Vac2) 중 어느 하나에 따라 턴-온/오프되며, 턴-온시, 상기 제 1 교류 전압(Vac1)을 전송하는 제 1 교류전원라인 및 제 2 교류 전압(Vac2)을 전송하는 제 2 교류전원라인들 중 어느 하나와 상기 제 k 스테이지의 제 1 리세트 노드(QB1)간을 접속시킨다.
제 6 스위칭소자(Tr6)는 제 k-2 및 제 k-3 스테이지로부터의 스캔펄스들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시 순방향전원라인과 제 k 스테이지의 제 1 리세트 노드(QB1)간을 접속시킨다.
제 7 스위칭소자(Tr7)는 제 k 스테이지의 세트 노드(Q)의 전위에 따라 턴-온/오프되며, 턴-온시 제 k 스테이지의 제 2 리세트 노드(QB2)와 방전용전원라인간을 접속시킨다.
제 8 스위칭소자(Tr8)는 제 k+2 및 제 k+3 스테이지로부터의 스캔펄스들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시 제 k 스테이지의 제 1 리세트 노드(QB1)와 순방향전원라인간을 접속시킨다.
제 9 스위칭소자(Tr9)는 상기 제 1 및 제 2 교류 전압(Vac1, Vac2)들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시, 제 k 스테이지의 제 2 리세트 노드(QB2)와 상기 방전용전원라인간을 접속시킨다.
제 10 스위칭소자(Tr10)는 제 k 스테이지의 세트 노드(Q)의 전위에 따라 턴-온/오프되며, 턴-온시 제 k 스테이지의 제 1 리세트 노드(QB1)와 상기 방전용전원라인간을 접속시킨다.
제 11 스위칭소자(Tr11)는 제 k-1 및 제 k+1 스테이지의 세트 노드(Q)들 중 어느 하나의 전위에 따라 턴-온/오프되며, 턴-온시 제 k 스테이지의 제 1 및 제 2 리세트 노드(QB1, QB2)들 중 어느 하나와 상기 방전용전원라인간을 접속시킨다.
제 12 스위칭소자(Tr12)는 제 k-1 및 제 k+1 스테이지의 세트 노드(Q)들 중 어느 하나의 전위에 따라 턴-온/오프되며, 턴-온시 제 k 스테이지의 제 1 및 제 2 리세트 노드(QB2)들 중 어느 하나와 상기 방전용전원라인간을 접속시킨다.
여기서, 제 2k-1 스테이지에 구비된 제 5 스위칭소자(Tr5)는 제 1 교류 전압(Vac1)을 공급받으며; 제 2k 스테이지에 구비된 제 5 스위칭소자(Tr5)는 제 2 교류 전압(Vac2)을 공급받으며; 제 2k-1 및 제 2k 스테이지에 구비된 제 6 스위칭소자(Tr6)는 제 2k-3 스테이지로부터의 스캔펄스를 공급받으며; 제 2k-1 및 제 2k 스테이지에 구비된 제 8 스위칭소자(Tr8)는 제 2k+2 스테이지로부터의 스캔펄스를 공급받으며; 제 2k-1 스테이지에 구비된 제 9 스위칭소자(Tr9)는 제 1 교류 전압(Vac1)을 공급받으며; 제 2k 스테이지에 구비된 제 9 스위칭소자(Tr9)는 제 2 교류 전압(Vac2)을 공급받으며; 제 2k-1 스테이지에 구비된 제 11 스위칭소자(Tr11)는 제 2k-2 스테이지의 세트 노드(Q)의 전위에 따라 턴-온/오프되며, 턴-온시 제 2k-1 스테이지의 제 1 리세트 노드(QB1)와 상기 방전용전원라인간을 접속시키며; 제 2k 스테이지에 구비된 제 11 스위칭소자(Tr11)는 제 2k+1 스테이지의 세트 노드(Q)의 전위에 따라 턴-온/오프되며, 턴-온시 제 2k 스테이지의 제 2 리세트 노드(QB2)와 상기 방전용전원라인간을 접속시키며; 제 2k-1 스테이지에 구비된 제 12 스위칭소자(Tr12)는 제 2k-2 스테이지의 세트 노드(Q)의 전위에 따라 턴-온/오프되며, 턴-온시 제 2k-1 스테이지의 제 2 리세트 노드(QB2)와 상기 방전용전원라인간 을 접속시키며; 그리고, 제 2k 스테이지에 구비된 제 12 스위칭소자는(Tr12) 제 2k+1 스테이지의 세트 노드(Q)의 전위에 따라 턴-온/오프되며, 턴-온시 제 2k 스테이지의 제 2 리세트 노드(QB2)와 상기 방전용전원라인간을 접속시킨다.
출력부는 풀업 스위칭소자(Trpu), 그리고 제 1 및 제 2 풀다운 스위칭소자(Trpd1, Trpd2)들을 포함한다.
풀업 스위칭소자(Trpu)는 제 1 세트 노드(Q1)의 신호상태에 따라 턴-온/오프되며, 턴-온시 클럭펄스들(CLK1 내지 CLK4)을 전송하는 클럭전송라인들 중 어느 하나와 출력단자(111)간을 접속시킨다.
제 1 풀다운 스위칭소자(Trpd1)는 제 1 리세트 노드(QB1)의 신호상태에 따라 턴-온/오프되며, 턴-온시 출력단자(111)와 방전용전원라인간을 접속시킨다.
제 2 풀다운 스위칭소자(Trpd2)는 제 2 리세트 노드(QB2)의 신호상태에 따라 턴-온/오프되며, 턴-온시 출력단자(111)와 방전용전원라인간을 접속시킨다.
이와 같이 구성된 쉬프트 레지스터의 동작을 설명하면 다음과 같다.
도 2, 도 4, 도 5 및 도 6을 참조하여 순방향 구동에 따른 쉬프트 레지스터의 동작을 설명하기로 한다.
순방향 구동이므로, 도 2에 도시된 바와 같이, 클럭펄스들(CLK1 내지 CLK4)은 제 1 클럭펄스(CLK1)부터 제 4 클럭펄스(CLK4) 순서로 출력되며, 순방향 전압(V_F)은 하이 상태이고, 역방향 전압(V_R)은 로우 상태이다.
먼저, 제 1 프레임 기간에서의 제 1 초기 기간(Ts)의 동작을 설명하면 다음과 같다.
상기 제 1 프레임 기간동안에는 제 1 교류 전압(Vac1)이 정극성을 나타내며, 제 2 교류 전압(Vac2)이 부극성을 나타낸다.
상기 제 1 초기 기간(Ts)동안에는, 도 2에 도시된 바와 같이, 타이밍 콘트롤러로부터 출력되는 스타트 펄스(Vst)만 하이상태를 유지하고, 나머지 클럭펄스는 로우상태를 유지한다.
상기 타이밍 콘트롤러로부터 출력된 스타트 펄스(Vst)는 상단 더미 스테이지(ST0) 및 하단 더미 스테이지(STn+1)에 공급된다.
즉, 도 4에 도시된 바와 같이, 상기 스타트 펄스(Vst)는 상기 상단 더미 스테이지(ST0)에 구비된 제 1, 제 6, 및 제 12 스위칭소자(Tr1, Tr6, Tr12)의 게이트단자에 공급된다. 이에 따라, 상기 제 1 스위칭소자(Tr1)가 턴-온되고, 이 턴-온된 제 1 스위칭소자(Tr1)를 통해 하이 상태의 순방향 전압(V_F)이 세트 노드(Q)에 공급된다. 그러면, 상기 세트 노드(Q)가 충전되고, 이 충전된 세트 노드(Q)에 게이트단자를 통해 접속된 상단 더미 스테이지(ST0)의 풀업 스위칭소자(Trpu) 및 제 3 스위칭소자(Tr3)가 턴-온된다. 또한, 이 상단 더미 스테이지(ST0)의 세트 노드(Q)는 제 1 스테이지(ST1)의 제 11 및 제 12 스위칭소자(Tr11, Tr12)의 게이트단자에도 연결되어 있기 때문에, 상기 제 1 스테이지(ST1)의 제 11 및 제 12 스위칭소자(Tr11, Tr12)도 턴-온된다.
또한, 상기 제 6 스위칭소자(Tr6)가 턴-온됨에 따라 로우상태의 역방향 전압(V_R)이 제 1 리세트 노드(QB1)에 공급되고, 이에 따라 상기 제 1 리세트 노드(QB1)가 방전된다. 또한, 상기 제 12 스위칭소자(Tr12)가 턴-온됨에 따라 로우상 태의 역방향 전압(V_R)이 제 2 리세트 노드(QB2)에 공급되고, 이에 따라 상기 제 2 리세트 노드(QB2)가 방전된다.
상기 충전된 세트 노드(Q)에 게이트단자를 통해 접속된 제 7, 제 10, 제 14 및 제 18 스위칭소자(Tr7, Tr10, Tr14, Tr18), 그리고 풀업 스위칭소자(Trpu)는 턴-온된다.
상기 방전된 제 1 리세트 노드(QB1)에 게이트단자를 통해 접속된 제 1 풀다운 스위칭소자(Trpd1) 및 상기 방전된 제 2 리세트 노드(QB2)에 게이트단자를 통해 접속된 제 2 풀다운 스위칭소자(Trpd2)는 턴-오프된다.
한편, 이 제 1 초기 기간(Ts)에 제 2 스테이지(ST2)로부터의 스캔펄스는 로우상태이므로, 이를 게이트단자를 통해 공급받는 제 4, 제 8, 및 제 11 스위칭소자(Tr4, Tr8, Tr11)는 턴-오프된다.
또한, 하이상태를 갖는 제 1 교류전압(Vac1)을 공급받는 제 5 및 제 9 스위칭소자(Tr5, Tr9)는 턴-온되며, 이 턴-온된 제 5 스위칭소자(Tr5)를 통해 제 1 교류전압(Vac1)이 제 1 공통 노드(CN1)에 공급된다. 이에 따라, 이 제 1 공통 노드(CN1)에는 두 개의 서로 다른 극성의 전압이 공급된다. 즉, 상기 제 1 공통 노드(CN1)에는 상기 턴-온된 제 14 스위칭소자(Tr14)를 통해 출력되는 로우상태의 방전용 전압(VSS)과 상기 턴-온된 제 5 스위칭소자(Tr5)를 통해 출력되는 하이상태의 제 1 교류전압(Vac1)이 공급된다. 그러나, 상기 제 14 스위칭소자(Tr14)의 채널면적이 상기 제 5 스위칭소자(Tr5)의 채널면적보다 크게 설정되기 때문에, 상기 제 1 공통 노드(CN1)는 상기 제 14 스위칭소자(Tr14)에 의해 공급된 방전용 전압(VSS)에 의해 방전상태로 유지된다. 따라서, 이 방전상태의 제 1 공통 노드(CN1)에 게이트단자를 통해 접속된 제 13 스위칭소자(Tr13)는 턴-오프된다.
상기 턴-온된 제 9 스위칭소자(Tr9)는 방전용 전압(VSS)을 제 2 리세트 노드(QB2)에 공급하여 상기 제 2 리세트 노드(QB2)를 방전시킨다.
로우상태를 갖는 제 2 교류전압(Vac2)을 공급받는 제 15 및 제 16 스위칭소자(Tr15, Tr16)는 턴-오프된다.
제 2 공통 노드(CN2)는 상기 턴-온된 제 18 스위칭소자(Tr18)를 통해 공급되는 방전용 전압(VSS)에 의해 방전되고, 이 방전된 제 2 공통 노드(CN2)에 게이트단자를 통해 접속된 제 17 스위칭소자(Tr17)은 턴-오프된다.
이와 같이 제 1 초기 기간(Ts)에 상기 상단 더미 스테이지(ST0)의 세트 노드(Q)는 충전되고, 제 1 및 제 2 리세트 노드(QB1, QB2)는 방전된다. 즉, 상기 제 1 초기기간에 상기 상단 더미 스테이지(ST0)는 세트된다.
한편, 이 제 1 초기 기간(Ts)에 스타트 펄스(Vst)를 공급받는 하단 더미 스테이지(STn+1)는 리세트 된다. 이를 좀 더 구체적으로 설명하면 다음과 같다.
즉, 도 5에 도시된 바와 같이, 상기 스타트 펄스(Vst)는 하단 더미 스테이지(STn+1)에 구비된 제 4, 제 8, 및 제 11 스위칭소자(Tr4, Tr8, Tr11)의 게이트단자에 공급된다. 이에 따라, 상기 제 4 스위칭소자(Tr4)가 턴-온되고, 이 턴-온된 제 4 스위칭소자(Tr4)를 통해 로우 상태의 역방향 전압(V_R)이 세트 노드(Q)에 공급된다. 그러면, 상기 세트 노드(Q)가 방전되고, 이 방전된 세트 노드(Q)에 게이트단자를 통해 접속된 제 7, 제 10, 제 14, 및 제 18 스위칭소자(Tr7, Tr10, Tr14, Tr18), 그리고 풀업 스위칭소자(Trpu)가 턴-오프된다. 또한, 이 하단 더미 스테이지(ST0)의 세트 노드(Q)는 제 n 스테이지(STn)의 제 11 및 제 12 스위칭소자(Tr11, Tr12)의 게이트단자에도 연결되어 있기 때문에, 상기 제 n 스테이지(STn)의 제 11 및 제 12 스위칭소자(Tr11, Tr12)도 턴-오프된다.
이 초기 기간(Ts) 동안 제 n-2 스테이지(STn-2)로부터의 스캔펄스는 로우상태이므로, 이를 게이트단자를 통해 공급받는 제 1, 제 6 및 제 12 스위칭소자(Tr1, Tr6, Tr12)는 턴-오프된다.
또한, 하이상태를 갖는 제 1 교류전압(Vac1)을 공급받는 제 5 및 제 9 스위칭소자(Tr5, Tr9)는 턴-온되며, 이 턴-온된 제 5 스위칭소자(Tr5)를 통해 제 1 교류전압(Vac1)이 제 1 공통 노드(CN1)에 공급된다. 이에 따라 상기 제 1 공통 노드(CN1)는 충전된다. 따라서, 이 충전상태의 제 1 공통 노드(CN1)에 게이트단자를 통해 접속된 제 13 스위칭소자(Tr13)는 턴-온된다. 이 턴-온된 제 13 스위칭소자(Tr13)을 통해 제 1 교류 전압(Vac1)이 제 1 리세트 노드(QB1)에 공급되어 상기 제 1 리세트 노드(QB1)가 충전된다.
상기 턴-온된 제 9 스위칭소자(Tr9)는 방전용 전압(VSS)을 제 2 리세트 노드(QB2)에 공급하여 상기 제 2 리세트 노드(QB2)를 방전시킨다.
로우상태를 갖는 제 2 교류전압(Vac2)을 공급받는 제 15 및 제 16 스위칭소자(Tr15, Tr16)는 턴-오프된다.
제 2 공통 노드(CN2)는 방전상태이므로 제 17 스위칭소자(Tr17)는 턴-오프된다.
상기 턴-온된 제 8 스위칭소자(Tr8)를 통해 순방향 전압(V_F)이 제 1 리세트 노드(QB1)에 공급되어 상기 제 1 리세트 노드(QB1)는 충전된다. 따라서, 이 충전된 제 1 리세트 노드(QB1)에 게이트단자를 통해 접속된 제 2 스위칭소자(Tr2) 및 제 1 풀다운 스위칭소자(Trpu1)가 턴-온된다. 상기 턴-온된 제 1 풀다운 스위칭소자(Trpd1)는 방전용 전압(VSS)을 출력하여 제 n-1 및 제 n 스테이지(STn-1, STn)에 공급한다.
반면, 상기 턴-온된 제 11 스위칭소자(Tr11)를 통해 순방향 전압(V_F) 상기 제 2 리세트 노드(QB2)에 공급되지만, 상기 제 2 리세트 노드(QB2)는 상기 턴-온된 제 12 및 제 9 스위칭소자(Tr12, Tr9)에 의해 공급되는 역방향 전압(V_R) 및 방전용 전압(VSS)에 의해서 방전상태로 유지된다. 따라서, 이 방전된 제 2 리세트 노드(QB2)에 게이트단자를 통해 접속된 제 3 스위칭소자(Tr3) 및 제 2 풀다운 스위칭소자(Trpd2)는 턴-오프된다.
이와 같이 상기 제 1 초기 기간(Ts)에는 상기 하단 더미 스테이지(STn+1)가 리세트된다.
이후, 제 2 초기 기간(T0)에 제 4 클럭펄스(CLK4)가 상기 상단 더미 스테이지(ST0)에 구비된 풀업 스위칭소자(Trpu)의 드레인단자에 공급된다. 이때, 상기 제 2 초기기간(T0)에 상기 상단 더미 스테이지(ST0)의 세트 노드(Q)가 플로팅 상태로 유지되기 때문에, 상기 풀업 스위칭소자(Trpu)에 공급되는 제 4 클럭펄스(CLK4)에 의해 상기 세트 노드(Q)에 유지되어 있던 전압이 부트스트랩핑된다. 상기 풀업 스위칭소자(Trpu)는 상기 제 4 클럭펄스(CLK4)를 제 1 더미 스캔펄스(Vout0)로서 출 력한다.
상기 제 1 더미 스캔펄스(Vout0)는 제 1 및 제 2 스테이지(ST1, ST2)에 공급되어 상기 제 1 및 제 2 스테이지(ST1, ST2)를 세트시킨다.
즉, 상기 상단 더미 스테이지(ST0)로부터 출력된 제 1 더미 스캔펄스(Vout0)는 제 1 스테이지(ST1)에 구비된 제 1 및 제 6 스위칭소자(Tr1, Tr6)의 각 게이트단자에 공급된다.
그러면, 상기 제 1 및 제 6 스위칭소자(Tr1, Tr6)는 턴-온되며, 이때, 상기 턴-온된 제 1 스위칭소자(Tr1)를 통해 하이상태의 순방향 전압(V_F)이 세트 노드(Q)에 인가된다. 이에 따라, 상기 세트 노드(Q)가 충전되며, 상기 충전된 세트 노드(Q1)에 게이트단자를 통해 접속된 풀업 스위칭소자(Trpu), 제 7 및 제 10 스위칭소자(Tr7, Tr10)가 턴-온된다.
여기서, 상기 턴-온된 제 6 및 10 스위칭소자(Tr6, Tr10)를 통해 로우상태의 역방향 전압(V_R) 및 방전용 전압(VSS)이 제 1 리세트 노드(QB1)에 공급되어 상기 제 1 리세트 노드(QB1)가 방전된다. 이에 따라 상기 제 1 리세트 노드(QB1)에 게이트단자를 통해 접속된 제 1 풀다운 스위칭소자(Trpd1) 및 제 2 스위칭소자(Tr2)가 턴-오프된다.
한편, 상기 제 1 프레임 기간동안 상기 제 1 교류 전압(Vac1)이 하이 상태로 유지되므로, 상기 제 1 교류 전압(Vac1)을 공급받는 제 5 및 제 9 스위칭소자(Tr5, Tr9)는 제 1 프레임 기간동안 턴-온 상태를 유지한다. 이 턴-온된 제 5 스위칭소자(Tr5)를 통해 제 1 교류 전압(Vac1)이 제 1 스테이지(ST1)의 제 1 리세트 노 드(QB1)에 공급된다. 이때, 상기 제 1 리세트 노드(QB1)에는 상기 턴-온된 제 10 스위칭소자(Tr10)를 통해 출력되는 방전용 전압(VSS)도 공급된다. 즉, 상기 제 1 리세트 노드(QB1)에는 하이 상태의 제 1 교류 전압(Vac1)과 로우 상태의 방전용 전압(VSS)이 함께 공급된다.
그런데, 상기 방전용 전압(VSS)을 공급하는 제 6 및 10 스위칭소자(Tr6, Tr10)의 사이즈가 상기 제 1 교류 전압(Vac1)을 공급하는 제 5 스위칭소자(Tr5)의 사이즈보다 더 크게 설정되므로, 상기 제 1 리세트 노드(QB1)는 상기 방전용 전압(VSS)으로 유지된다. 한편, 이 제 1 리세트 노드(QB1)에는 제 11 및 제 12 스위칭소자(Tr11, Tr12)에 의해 출력된 방전용 전압(VSS)이 더 공급된다. 이 제 1 스테이지(ST1)의 제 11 및 제 12 스위칭소자(Tr11, Tr12)는 상단 더미 스테이지(ST0)의 세트 노드(Q)에 접속되는데, 이 기간에 상기 세트 노드(Q)가 충전상태이므로 이 제 11 및 제 12 스위칭소자(Tr11, Tr12)는 턴-온 상태이다. 따라서, 상기 제 1 리세트 노드(QB1)는 방전되고, 이 방전된 제 1 리세트 노드(QB1)에 게이트단자를 통해 접속된 제 2 스위칭소자(Tr2) 및 제 1 풀다운 스위칭소자(Trpd1)는 턴-오프된다.
한편, 제 2 리세트 노드(QB2)는 상기 턴-온된 제 7, 제 9, 및 제 12 스위칭소자(Tr7, Tr9, Tr12)에 의해 공급되는 방전용 전압(VSS)에 의해 방전상태로 된다. 따라서, 이 방전된 제 2 리세트 노드(QB2)에 게이트단자를 통해 접속된 제 3 스위칭소자(Tr3) 및 제 2 풀다운 스위칭소자(Trpd2)는 턴-오프된다.
이와 같이 제 2 초기 기간(T0)에 상기 제 1 스테이지(ST1)의 세트 노드(Q)는 충전되고, 제 1 및 제 2 리세트 노드(QB1, QB2)는 방전된다. 즉, 상기 제 2 초기기 간에 상기 제 1 스테이지(ST1)는 세트된다.
한편, 이 제 2 초기 기간(T0)에 제 2 스테이지(ST2)도 상기 제 1 더미 스캔펄스(Vout0)에 응답하여 제 1 스테이지(ST1)와 같이 세트된다. 즉, 도면에 도시되지 않았지만, 상기 제 1 더미 스캔펄스(Vout0)는 제 2 스테이지(ST2)에 구비된 제 1 스위칭소자(Tr1)의 게이트단자에 공급된다.
이에 따라, 제 2 스테이지(ST2)의 세트 노드(Q)는 충전되고, 제 1 및 제 2 리세트 노드(QB1, QB2)는 리세트 된다. 이는 상기 제 2 스테이지(ST2)의 제 1 리세트 노드(QB1)이 상기 제 1 스테이지(ST1)의 제 2 리세트 노드(QB2)에 접속되어 있으며, 상기 제 2 스테이지(ST2)의 제 2 리세트 노드(QB2)가 제 1 스테이지(ST1)의 제 1 리세트 노드(QB1)에 접속되어 있기 때문이다.
한편, 이 제 2 초기 기간(T0)에 제 2 스테이지(ST2)의 제 5 및 제 9 스위칭소자(Tr5, Tr9)는 턴-오프 상태이다. 이는 상기 제 5 및 제 9 스위칭소자(Tr5, Tr9)의 게이트단자에 공급되는 제 2 교류 전압(Vac2)이 로우상태이기 때문이다.
이어서, 제 1 기간(T1) 동안의 동작을 설명하면 다음과 같다.
이 제 1 기간(T1)에는, 도 2에 도시된 바와 같이, 제 4 및 제 1 클럭펄스(CLK4, CLK1)만 하이 상태를 나타내고, 스타트 펄스(Vst)를 포함한 나머지 클럭펄스들이 로우 상태를 유지한다.
상기 제 4 클럭펄스(CLK4)에 의해 제 1 및 제 2 스테이지(ST1, ST2)는 상술한 바와 같은 세트 동작을 한번 더 반복한다.
또한, 제 1 기간(T1)에 상기 제 1 스테이지(ST1)의 풀업 스위칭소자(Trpu)에 제 1 클럭펄스(CLK1)가 공급됨에 따라, 상기 풀업 스위칭소자(Trpu)는 이 제 1 클럭펄스(CLK1)를 제 1 스캔펄스(Vout1)로서 출력하고, 이를 제 1 게이트 라인 및 제 3 스테이지(ST3)에 공급한다. 이때, 상기 제 1 기간(T1)에 상기 제 1 스테이지(ST1)의 세트 노드(Q)가 플로팅 상태로 유지되기 때문에, 상기 풀업 스위칭소자(Trpu)에 공급되는 제 1 클럭펄스(CLK1)에 의해 상기 세트 노드(Q)에 유지되어 있던 전압이 부트스트랩핑된다.
이어서, 제 2 기간(T2) 동안의 동작을 설명하면 다음과 같다.
이 제 2 기간(T2)에는 제 1 및 2 클럭펄스(CLK1, CLK2)만이 하이 상태를 나타내고, 스타트 펄스(Vst)를 포함한 나머지 클럭펄스들이 로우 상태를 유지한다.
상기 제 1 클럭펄스(CLK1)에 의해 상기 제 1 스테이지(ST1)에 구비된 풀업 스위칭소자(Trpu)는 완전한 형태의 제 1 스캔펄스(Vout1)를 출력한다. 이 제 2 기간(T2)에 상기 제 1 스캔펄스(Vout1)에 의해서 제 3 스테이지(ST3)는 세트된다.
또한, 상기 제 2 클럭펄스(CLK2)에 의해 상기 제 2 스테이지(ST2)에 구비된 풀업 스위칭소자(Trpu)가 제 2 스캔펄스(Vout2)를 출력하기 시작한다. 즉, 상기 풀업 스위칭소자(Trpu)는 이 제 2 클럭펄스(CLK2)를 제 2 스캔펄스(Vout2)로서 출력하고, 이를 제 2 게이트 라인, 제 4 스테이지(ST4), 및 상단 더미 스테이지(ST0)에 공급한다. 이때, 상기 제 2 기간(T2)에 상기 제 2 스테이지(ST2)의 세트 노드(Q)가 플로팅 상태로 유지되기 때문에, 상기 풀업 스위칭소자(Trpu)에 공급되는 제 2 클럭펄스(CLK2)에 의해 상기 세트 노드(Q)에 유지되어 있던 전압이 부트스트랩핑된다.
여기서, 상기 제 2 스테이지(ST2)로부터의 제 2 스캔펄스는 상기 상단 더미 스테이지(ST0)를 리세트시킨다.
이 상단 더미 스테이지(ST0)의 리세트 동작을 상세히 설명하면 다음과 같다.
즉, 상기 제 2 스캔펄스(Voutn2)는 상기 상단 더미 스테이지(STn+1)에 구비된 제 4, 제 8, 및 제 11 스위칭소자(Tr4, Tr8, Tr11)의 게이트단자에 공급된다. 이에 따라, 상기 제 4 스위칭소자(Tr4)가 턴-온되고, 이 턴-온된 제 4 스위칭소자(Tr4)를 통해 로우상태의 역방향 전압(V_R)이 세트 노드(Q)에 공급된다. 그러면, 상기 세트 노드(Q)가 방전되고, 이 방전된 세트 노드(Q)에 게이트단자를 통해 접속된 상단 더미 스테이지(ST0)의 풀업 스위칭소자(Trpu) 및 제 3 스위칭소자(Tr3)가 턴-오프된다. 또한, 이 상단 더미 스테이지(STn0)의 세트 노드(Q)는 제 1 스테이지(ST1)의 제 11 및 제 12 스위칭소자(Tr11, Tr12)의 게이트단자에도 연결되어 있기 때문에, 상기 제 n 스테이지(STn)의 제 11 및 제 12 스위칭소자(Tr11, Tr12)도 턴-오프된다.
또한, 상기 제 8 스위칭소자(Tr8)가 턴-온됨에 따라 하이상태의 순방향 전압(V_F)이 제 1 리세트 노드(QB1)에 공급되고, 이에 따라 상기 제 1 리세트 노드(QB1)가 충전된다. 이 제 1 리세트 노드(QB1)에는 턴-온된 제 13 스위칭소자(Tr13)을 통해 하이상태의 제 1 교류 전압(Vac1)도 공급된다. 따라서, 이 충전된 제 1 리세트 노드(QB1)에 게이트단자를 통해 접속된 제 2 스위칭소자(Tr2) 및 제 1 풀다운 스위칭소자(Trpd1)가 턴-온된다. 상기 턴-온된 제 1 풀다운 스위칭소자(Trpd1)는 방전용 전압(VSS)을 출력한다.
이와 같이 제 2 기간(T2)에 상기 상단 더미 스테이지(STn0)의 세트 노드(Q) 및 제 2 리세트 노드(QB2)는 방전되고, 제 1 리세트 노드(QB1)는 충전된다. 즉, 상기 제 2 기간(T2)에 상기 상단 더미 스테이지(STn0)는 리세트된다.
이어서, 제 3 기간(T3)동안의 동작을 설명하면 다음과 같다.
이 제 3 기간(T3)에는 제 2 및 제 3 클럭펄스(CLK3)만이 하이 상태를 나타내고, 스타트 펄스(Vst)를 포함한 나머지 클럭펄스들이 로우 상태를 유지한다.
상기 제 2 클럭펄스(CLK2)에 의해서 제 2 스테이지(ST1)에 구비된 풀업 스위칭소자(Trpu)는 완전한 형태의 제 2 스캔펄스(Vout2)를 출력하여 제 2 게이트 라인에 공급한다. 그리고, 상기 제 3 클럭펄스(CLK3)에 의해서 제 3 스테이지(ST3)에 구비된 풀업 스위칭소자(Trpu)가 제 3 스캔펄스(Vout3)를 출력하기 시작한다.
이 제 3 기간(T3)에 상기 제 3 스테이지(ST3)로부터의 제 3 스캔펄스(Vout3)는 제 3 게이트 라인에 공급되어 상기 제 3 게이트 라인을 구동하기 시작하고, 또한 제 5 스테이지(ST5)에 공급되어 상기 제 5 스테이지(ST5)를 세트시킴과 아울러 제 1 스테이지(ST1)에 공급되어 상기 제 1 스테이지(ST1)를 리세트시킨다.
한편, 제 3 기간(T3)에는 제 3 스테이지(ST3)로부터의 제 3 스캔펄스(Vout3)가 제 3 게이트 라인, 제 5 스테이지(ST5), 및 제 1 스테이지(ST1)에 공급된다. 이때, 상기 제 3 스캔펄스(Voutn3)에 의해서 상기 제 1 스테이지(ST1)는 리세트된다.
이 제 1 스테이지(ST1)의 리세트 동작을 설명하면 다음과 같다.
즉, 상기 제 3 스캔펄스(Vout3)는 상기 제 1 스테이지(ST1)에 구비된 제 4 스위칭소자(Tr4)의 게이트단자에 공급된다. 그러면, 제 4 스위칭소자(Tr4)는 턴-온 된다. 이 턴-온된 제 4 스위칭소자(Tr4)를 통해 로우상태의 역방향 전압(V_R)이 상기 제 1 스테이지(ST1) 세트 노드(Q)에 공급된다. 따라서, 상기 세트 노드(Q)는 방전되고, 상기 방전된 세트 노드(Q)에 게이트단자를 통해 접속된 제 7, 제 10, 제 14 및 제 18 스위칭소자(Tr7, Tr10, Tr14, Tr18), 그리고 풀업 스위칭소자(Trpu)는 턴-오프된다.
여기서, 상기 제 10 스위칭소자(Tr7)를 포함한 제 6, 제 8, 및 제 11 스위칭소자(Tr6, Tr8, Tr11)가 턴-오프 상태이므로, 이 기간에 상기 제 1 스테이지(ST1)의 제 1 리세트 노드(QB1)는 제 5 스위칭소자(Tr5)를 통해 공급되는 하이상태의 제 1 교류 전압(Vac1)에 의해 충전상태로 변경된다. 그러면, 이 충전된 제 1 리세트 노드(QB1)에 게이트단자를 통해 접속된 제 2 스위칭소자(Tr2) 및 제 1 풀다운 스위칭소자(Trpu1)가 턴-온된다. 상기 턴-온된 제 2 스위칭소자(Tr2)는 방전용 전압(VSS)을 제 1 스테이지(ST1)의 세트 노드(Q)에 공급한다. 그리고, 상기 턴-온된 제 1 풀다운 스위칭소자(Trpd1)는 방전용 전압(VSS)을 출력하여 제 1 게이트 라인 및 제 3 스테이지(ST3)에 공급한다.
이와 같이, 제 3 기간(T3)동안 상기 제 1 스테이지(ST1)의 세트 노드 및 제 2 리세트 노드(Q, QB2)가 방전되고, 제 1 리세트 노드(QB1)가 충전됨으로써 상기 제 1 스테이지(ST1)는 리세트된다.
이하 제 5 내지 하단 더미 스테이지(STn+1)들도 상술된 바와 같은 동작으로 세트 및 리세트 동작이 순차적으로 이루어진다.
한편, 제 2 프레임 기간에는 제 1 교류 전압(Vac1)이 부극성으로 유지되고 제 2 교류 전압(Vac2)이 정극성으로 유지되므로, 리세트되는 기간에 각 스테이지(ST0 내지 STn+1)의 제 1 리세트 노드(QB1)가 방전되고, 제 2 리세트 노드(QB2)가 충전된다. 이에 따라, 제 2 프레임 기간에는 디스에이블되는 기간에 각 스테이지(ST0 내지 STn+1)의 제 2 풀다운 스위칭소자(Trpd2)가 동작한다.
이어서, 도 3, 도 4, 도 5, 및 도 6을 참조하여 순방향 구동에 따른 쉬프트 레지스터의 동작을 설명하기로 한다.
역방향 구동이므로, 도 3에 도시된 바와 같이, 클럭펄스들은 제 4 클럭펄스(CLK4)부터 제 1 클럭펄스(CLK1) 순서로 출력되며, 순방향 전압(V_F)은 로우 상태이고, 역방향 전압(V_R)은 하이 상태이다.
먼저, 제 1 프레임 기간에서의 제 1 초기 기간(Ts)의 동작을 설명하면 다음과 같다.
상기 제 1 프레임 기간동안에는 제 1 교류 전압(Vac1)이 정극성을 나타내며, 제 2 교류 전압(Vac2)이 부극성을 나타낸다.
상기 제 1 초기 기간(Ts)동안에는, 도 3에 도시된 바와 같이, 타이밍 콘트롤러로부터 출력되는 스타트 펄스(Vst)만 하이상태를 유지하고, 나머지 클럭펄스는 로우상태를 유지한다.
상기 타이밍 콘트롤러로부터 출력된 스타트 펄스(Vst)는 상단 더미 스테이지(ST0) 및 하단 더미 스테이지(STn+1)에 공급된다.
즉, 도 5에 도시된 바와 같이, 상기 스타트 펄스(Vst)는 상기 하단 더미 스테이지(STn+1)에 구비된 제 4, 제 8, 및 제 11 스위칭소자(Tr4, Tr8, Tr11)의 게이 트단자에 공급된다. 이에 따라, 상기 제 4, 제 8 및 제 11 스위칭소자(Tr4, Tr8, Tr11)가 턴-온된다.
상기 턴-온된 제 4 스위칭소자(Tr4)를 통해 하이 상태의 역방향 전압(V_F)이 세트 노드(Q)에 공급된다. 그러면, 상기 세트 노드(Q)가 충전되고, 이 충전된 세트 노드(Q)에 게이트단자를 통해 접속된 하단 더미 스테이지(STn+1)의 풀업 스위칭소자(Trpu) 및 제 3 스위칭소자(Tr3)가 턴-온된다. 또한, 이 하단 더미 스테이지(ST0)의 세트 노드(Q)는 제 n 스테이지(STn)의 제 11 및 제 12 스위칭소자(Tr11, Tr12)의 게이트단자에도 연결되어 있기 때문에, 상기 제 n 스테이지(STn)의 제 11 및 제 12 스위칭소자(Tr11, Tr12)도 턴-온된다.
또한, 상기 제 8 스위칭소자(Tr8)가 턴-온됨에 따라 로우상태의 순방향 전압(V_F)이 제 1 리세트 노드(QB1)에 공급되고, 이에 따라 상기 제 1 리세트 노드(QB1)가 방전된다. 또한, 상기 제 11 스위칭소자(Tr11)가 턴-온됨에 따라 로우상태의 순방향 전압(V_F)이 제 2 리세트 노드(QB2)에 공급되고, 이에 따라 상기 제 2 리세트 노드(QB2)가 방전된다.
상기 충전된 세트 노드(Q)에 게이트단자를 통해 접속된 제 7, 제 10, 제 14 및 제 18 스위칭소자(Tr7, Tr10, Tr14, Tr18), 그리고 풀업 스위칭소자(Trpu)는 턴-온된다.
상기 방전된 제 1 리세트 노드(QB1)에 게이트단자를 통해 접속된 제 1 풀다운 스위칭소자(Trpd1) 및 상기 방전된 제 2 리세트 노드(QB2)에 게이트단자를 통해 접속된 제 2 풀다운 스위칭소자(Trpd2)는 턴-오프된다.
한편, 이 제 1 초기 기간에 제 n-2 스테이지(STn-2)로부터의 스캔펄스는 로우상태이므로, 이를 게이트단자를 통해 공급받는 제 1, 제 6, 및 제 12 스위칭소자(Tr1, Tr6, Tr12)는 턴-오프된다.
또한, 하이상태를 갖는 제 1 교류전압(Vac1)을 공급받는 제 5 및 제 9 스위칭소자(Tr5, Tr9)는 턴-온되며, 이 턴-온된 제 5 스위칭소자(Tr5)를 통해 제 1 교류전압(Vac1)이 제 1 공통 노드(CN1)에 공급된다. 이에 따라, 이 제 1 공통 노드(CN1)에는 두 개의 서로 다른 극성의 전압이 공급된다. 즉, 상기 제 1 공통 노드(CN1)에는 상기 턴-온된 제 14 스위칭소자(Tr14)를 통해 출력되는 로우상태의 방전용 전압(VSS)과 상기 턴-온된 제 5 스위칭소자(Tr5)를 통해 출력되는 하이상태의 제 1 교류전압(Vac1)이 공급된다. 그러나, 상기 제 14 스위칭소자(Tr14)의 채널면적이 상기 제 5 스위칭소자(Tr5)의 채널면적보다 크게 설정되기 때문에, 상기 제 1 공통 노드(CN1)는 상기 제 14 스위칭소자(Tr14)에 의해 공급된 방전용 전압(VSS)에 의해 방전상태로 유지된다. 따라서, 이 방전상태의 제 1 공통 노드(CN1)에 게이트단자를 통해 접속된 제 13 스위칭소자(Tr13)는 턴-오프된다.
상기 턴-온된 제 9 스위칭소자(Tr9)는 방전용 전압(VSS)을 제 2 리세트 노드(QB2)에 공급하여 상기 제 2 리세트 노드(QB2)를 방전시킨다.
로우상태를 갖는 제 2 교류전압(Vac2)을 공급받는 제 15 및 제 16 스위칭소자(Tr15, Tr16)는 턴-오프된다.
제 2 공통 노드(CN2)는 상기 턴-온된 제 18 스위칭소자(Tr18)를 통해 공급되는 방전용 전압(VSS)에 의해 방전되고, 이 방전된 제 2 공통 노드(CN2)에 게이트단 자를 통해 접속된 제 17 스위칭소자(Tr17)은 턴-오프된다.
이와 같이 제 1 초기 기간(Ts)에 상기 하단 더미 스테이지(STn+1)의 세트 노드(Q)는 충전되고, 제 1 및 제 2 리세트 노드(QB1, QB2)는 방전된다. 즉, 상기 제 1 초기기간(Ts)에 상기 하단 더미 스테이지(STn+1)는 세트된다.
한편, 이 제 1 초기 기간(Ts)에 스타트 펄스(Vst)를 공급받는 상단 더미 스테이지(ST0)는 리세트 된다. 이를 좀 더 구체적으로 설명하면 다음과 같다.
즉, 도 4에 도시된 바와 같이, 상기 스타트 펄스(Vst)는 상단 더미 스테이지(STn+1)에 구비된 제 1, 제 6, 및 제 12 스위칭소자(Tr1, Tr6, Tr12)의 게이트단자에 공급된다. 이에 따라, 상기 제 1, 제 6, 및 제 12 스위칭소자(Tr1, Tr6, Tr12)가 턴-온된다.
상기 턴-온된 제 1 스위칭소자(Tr1)를 통해 로우 상태의 순방향 전압(V_F)이 세트 노드(Q)에 공급된다. 그러면, 상기 세트 노드(Q)가 방전되고, 이 방전된 세트 노드(Q)에 게이트단자를 통해 접속된 제 7, 제 10, 제 14, 및 제 18 스위칭소자(Tr7, Tr10, Tr14, Tr18), 그리고 풀업 스위칭소자(Trpu)가 턴-오프된다. 또한, 이 상단 더미 스테이지(ST0)의 세트 노드(Q)는 제 1 스테이지(ST1)의 제 11 및 제 12 스위칭소자(Tr11, Tr12)의 게이트단자에도 연결되어 있기 때문에, 상기 제 1 스테이지(STn)의 제 11 및 제 12 스위칭소자(Tr11, Tr12)도 턴-오프된다.
이 초기 기간(Ts) 동안 제 2 스테이지(STn2)로부터의 스캔펄스는 로우상태이므로, 이를 게이트단자를 통해 공급받는 제 4, 제 8 및 제 11 스위칭소자(Tr4, Tr8, Tr11)는 턴-오프된다.
또한, 하이상태를 갖는 제 1 교류전압(Vac1)을 공급받는 제 5 및 제 9 스위칭소자(Tr5, Tr9)는 턴-온되며, 이 턴-온된 제 5 스위칭소자(Tr5)를 통해 제 1 교류전압(Vac1)이 제 1 공통 노드(CN1)에 공급된다. 이에 따라 상기 제 1 공통 노드(CN1)는 충전된다. 따라서, 이 충전상태의 제 1 공통 노드(CN1)에 게이트단자를 통해 접속된 제 13 스위칭소자(Tr13)는 턴-온된다. 이 턴-온된 제 13 스위칭소자(Tr13)을 통해 제 1 교류 전압(Vac1)이 제 1 리세트 노드(QB1)에 공급되어 상기 제 1 리세트 노드(QB1)가 충전된다.
상기 턴-온된 제 9 스위칭소자(Tr9)는 방전용 전압(VSS)을 제 2 리세트 노드(QB2)에 공급하여 상기 제 2 리세트 노드(QB2)를 방전시킨다. 이 방전된 제 2 리세트 노드(QB2)에 게이트단자를 통해 접속된 제 3 스위칭소자(Tr3) 및 제 2 풀다운 스위칭소자(Trpd2)는 턴-오프된다.
로우상태를 갖는 제 2 교류전압(Vac2)을 공급받는 제 15 및 제 16 스위칭소자(Tr15, Tr16)는 턴-오프된다.
제 2 공통 노드(CN2)는 방전상태이므로 제 17 스위칭소자(Tr17)는 턴-오프된다.
상기 턴-온된 제 1 풀다운 스위칭소자(Trpd1)는 방전용 전압(VSS)을 출력하여 제 1 및 제 2 스테이지(ST1, ST2)에 공급한다.
이와 같이 상기 제 1 초기 기간(Ts)에는 상기 상단 더미 스테이지(ST0)가 리세트된다.
이후, 제 2 초기 기간(T0)에 제 1 클럭펄스(CLK1)가 상기 하단 더미 스테이 지(STn+1)에 구비된 풀업 스위칭소자(Trpu)의 드레인단자에 공급된다. 이때, 상기 제 2 초기기간(T0)에 상기 하단 더미 스테이지(STn+1)의 세트 노드(Q)가 플로팅 상태로 유지되기 때문에, 상기 풀업 스위칭소자(Trpu)에 공급되는 제 1 클럭펄스(CLK1)에 의해 상기 세트 노드(Q)에 유지되어 있던 전압이 부트스트랩핑된다. 상기 풀업 스위칭소자(Trpu)는 상기 제 1 클럭펄스(CLK1)를 제 2 더미 스캔펄스(Voutn+1)로서 출력한다.
상기 제 2 더미 스캔펄스(Voutn+1)는 제 n 및 제 n-1 스테이지(STn, STn-2)에 공급되어 상기 제 n 및 제 n-1 스테이지(STn, STn-1)를 세트시킨다.
즉, 상기 하단 더미 스테이지(STn+1)로부터 출력된 제 2 더미 스캔펄스(Voutn+1)는 제 n 스테이지(STn)에 구비된 제 4 및 제 8 스위칭소자(Tr4, Tr8)의 게이트단자에 공급된다.
그러면, 상기 제 4 및 제 8 스위칭소자(Tr4, Tr8)는 턴-온되며, 이때, 상기 턴-온된 제 4 스위칭소자(Tr4)를 통해 하이 상태의 역방향 전압(V_R)이 세트 노드(Q)에 인가된다. 이에 따라, 상기 세트 노드(Q)가 충전되며, 상기 충전된 세트 노드(Q1)에 게이트단자를 통해 접속된 풀업 스위칭소자(Trpu), 제 7 및 제 10 스위칭소자(Tr7, Tr10)가 턴-온된다.
여기서, 상기 턴-온된 제 8 및 제 10 스위칭소자(Tr8, Tr10)를 통해 로우상태의 순전용 전압(V_F)이 제 1 리세트 노드(QB1)에 공급되어 상기 제 1 리세트 노드(QB1)가 방전된다. 이에 따라 상기 제 1 리세트 노드(QB1)에 게이트단자를 통해 접속된 제 1 풀다운 스위칭소자(Trpd1) 및 제 2 스위칭소자(Tr2)가 턴-오프된다.
한편, 상기 제 1 프레임 기간동안 상기 제 1 교류 전압(Vac1)이 하이 상태로 유지되므로, 상기 제 1 교류 전압(Vac1)을 공급받는 제 5 및 제 9 스위칭소자(Tr5, Tr9)는 제 1 프레임 기간동안 턴-온 상태를 유지한다. 이 턴-온된 제 5 스위칭소자(Tr5)를 통해 하이상태의 제 1 교류 전압(Vac1)이 제 n 스테이지(STn)의 제 1 리세트 노드(QB1)에 공급된다. 이때, 상기 제 1 리세트 노드(QB1)에는 상기 턴-온된 제 8 스위칭소자(Tr10)를 통해 출력되는 로우상태의 순방향 전압(V_F)도 공급된다. 즉, 상기 제 1 리세트 노드(QB1)에는 하이상태의 제 1 교류 전압(Vac1)과 로우상태의 순방향 전압(V_F)이 함께 공급된다.
그런데, 상기 순방향 전압(V_F)을 공급하는 제 8 및 제 10 스위칭소자(Tr8, Tr10)의 사이즈가 상기 제 1 교류 전압(Vac1)을 공급하는 제 5 스위칭소자(Tr5)의 사이즈보다 더 크게 설정되므로, 상기 제 1 리세트 노드(QB1)는 상기 방전용 전압(VSS)으로 유지된다. 한편, 이 제 1 리세트 노드(QB1)에는 제 11 및 제 12 스위칭소자(Tr11, Tr12)에 의해 출력된 방전용 전압(VSS)이 더 공급된다. 이 제 n 스테이지(STn)의 제 11 및 제 12 스위칭소자(Tr11, Tr12)는 하단 더미 스테이지(STn+1)의 세트 노드(Q)에 접속되는데, 이 기간에 상기 세트 노드(Q)가 충전상태이므로 이 제 11 및 제 12 스위칭소자(Tr11, Tr12)는 턴-온 상태이다. 따라서, 상기 제 1 리세트 노드(QB1)는 방전되고, 이 방전된 제 1 리세트 노드(QB1)에 게이트단자를 통해 접속된 제 2 스위칭소자(Tr2) 및 제 1 풀다운 스위칭소자(Trpd1)는 턴-오프된다.
한편, 제 2 리세트 노드(QB2)는 상기 턴-온된 제 7, 제 9, 및 제 12 스위칭 소자(Tr7, Tr9, Tr12)에 의해 공급되는 방전용 전압(VSS)에 의해 방전상태로 된다. 따라서, 이 방전된 제 2 리세트 노드(QB2)에 게이트단자를 통해 접속된 제 3 스위칭소자(Tr3) 및 제 2 풀다운 스위칭소자(Trpd2)는 턴-오프된다.
이와 같이 제 2 초기 기간(T0)에 상기 제 n 스테이지(STn)의 세트 노드(Q)는 충전되고, 제 1 및 제 2 리세트 노드(QB1, QB2)는 방전된다. 즉, 상기 제 2 초기기간에 상기 제 n 스테이지(STn)는 세트된다.
한편, 이 제 2 초기 기간(T0)에 제 n-1 스테이지(STn-1)도 상기 제 2 더미 스캔펄스(Voutn+1)에 응답하여 제 n 스테이지(ST1)와 같이 세트된다. 즉, 도면에 도시되지 않았지만, 상기 제 2 더미 스캔펄스(Voutn+1)는 제 n-1 스테이지(STn-1)에 구비된 제 4 스위칭소자(Tr4)의 게이트단자에 공급된다.
이에 따라, 제 n-1 스테이지(STn-1)의 세트 노드(Q)는 충전되고, 제 1 및 제 2 리세트 노드(QB1, QB2)는 리세트 된다. 이는 상기 제 n-1 스테이지(STn-1)의 제 1 리세트 노드(QB1)가 상기 제 n 스테이지(STn)의 제 2 리세트 노드(QB2)에 접속되어 있으며, 상기 제 n-1 스테이지(STn-1)의 제 2 리세트 노드(QB2)가 제 n 스테이지(STn)의 제 1 리세트 노드(QB1)에 접속되어 있기 때문이다.
한편, 이 제 2 초기 기간(T0)에 제 n-1 스테이지(STn-1)의 제 5 및 제 9 스위칭소자(Tr5, Tr9)는 턴-오프 상태이다. 이는 상기 제 5 및 제 9 스위칭소자(Tr5, Tr9)의 게이트단자에 공급되는 제 2 교류 전압(Vac2)이 로우상태이기 때문이다.
이어서, 제 1 기간(T1)의 동작을 설명하면 다음과 같다.
이 제 1 기간(T1)에는, 도 3에 도시된 바와 같이, 제 1 및 제 4 클럭펄 스(CLK1, CLK4)만 하이 상태를 나타내고, 스타트 펄스(Vst)를 포함한 나머지 클럭펄스들이 로우 상태를 유지한다.
상기 제 1 클럭펄스(CLK1)에 의해 제 n 및 제 n-1 스테이지(STn, STn-1)는 상술한 바와 같은 세트 동작을 한번 더 반복한다.
또한, 제 1 기간(T1)에 상기 제 n 스테이지(STn)의 풀업 스위칭소자(Trpu)에 제 4 클럭펄스(CLK4)가 공급됨에 따라, 상기 풀업 스위칭소자(Trpu)는 이 제 4 클럭펄스(CLK1)를 제 n 스캔펄스(Voutn)로서 출력하고, 이를 제 n 게이트 라인 및 제 n-2 스테이지(STn-2)에 공급한다. 이때, 상기 제 1 기간(T1)에 상기 제 n 스테이지(STn)의 세트 노드(Q)가 플로팅 상태로 유지되기 때문에, 상기 풀업 스위칭소자(Trpu)에 공급되는 제 4 클럭펄스(CLK4)에 의해 상기 세트 노드(Q)에 유지되어 있던 전압이 부트스트랩핑된다.
이어서, 제 2 기간(T2) 동안의 동작을 설명하면 다음과 같다.
이 제 2 기간(T2)에는 제 4 및 3 클럭펄스(CLK4, CLK3)만이 하이 상태를 나타내고, 스타트 펄스(Vst)를 포함한 나머지 클럭펄스들이 로우 상태를 유지한다.
상기 제 4 클럭펄스(CLK4)에 의해 상기 제 n 스테이지(STn)에 구비된 풀업 스위칭소자(Trpu)는 완전한 형태의 제 n 스캔펄스(Voutn)를 출력한다. 이 제 2 기간(T2)에 상기 제 n 스캔펄스(Voutn)에 의해서 제 n-2 스테이지(STn-2)는 세트된다.
또한, 상기 제 3 클럭펄스(CLK3)에 의해 상기 제 n-1 스테이지(STn-1)에 구비된 풀업 스위칭소자(Trpu)가 제 n-1 스캔펄스(Voutn-1)를 출력하기 시작한다. 즉, 상기 풀업 스위칭소자(Trpu)는 이 제 3 클럭펄스(CLK3)를 제 n-1 스캔펄스(Voutn-1)로서 출력하고, 이를 제 n-1 게이트 라인, 제 n-3 스테이지(STn-3), 및 하단 더미 스테이지(STn+1)에 공급한다. 이때, 상기 제 2 기간(T2)에 상기 제 n-1 스테이지(STn-1)의 세트 노드(Q)가 플로팅 상태로 유지되기 때문에, 상기 풀업 스위칭소자(Trpu)에 공급되는 제 3 클럭펄스(CLK3)에 의해 상기 세트 노드(Q)에 유지되어 있던 전압이 부트스트랩핑된다.
여기서, 상기 제 n-1 스테이지(STn-1)로부터의 제 n-1 스캔펄스는 상기 하단 더미 스테이지(STn+1)를 리세트시킨다.
이 하단 더미 스테이지(STn+1)의 리세트 동작을 상세히 설명하면 다음과 같다.
즉, 상기 제 n-1 스캔펄스(Voutn-1)는 상기 하단 더미 스테이지(STn+1)에 구비된 제 1, 제 6, 및 제 12 스위칭소자(Tr1, Tr6, Tr12)의 게이트단자에 공급된다. 이에 따라, 상기 제 1 스위칭소자(Tr1)가 턴-온되고, 이 턴-온된 제 1 스위칭소자(Tr1)를 통해 로우상태의 순방향 전압(V_F)이 세트 노드(Q)에 공급된다. 그러면, 상기 세트 노드(Q)가 방전되고, 이 방전된 세트 노드(Q)에 게이트단자를 통해 접속된 하단 더미 스테이지(STn+1)의 풀업 스위칭소자(Trpu) 및 제 3 스위칭소자(Tr3)가 턴-오프된다. 또한, 이 하단 더미 스테이지(STn+1)의 세트 노드(Q)는 제 n 스테이지(STn)의 제 11 및 제 12 스위칭소자(Tr11, Tr12)의 게이트단자에도 연결되어 있기 때문에, 상기 제 n 스테이지(STn)의 제 11 및 제 12 스위칭소자(Tr11, Tr12)도 턴-오프된다.
또한, 상기 제 6 스위칭소자(Tr6)가 턴-온됨에 따라 하이상태의 역방향 전압(VSS)이 제 1 리세트 노드(QB1)에 공급되고, 이에 따라 상기 제 1 리세트 노드(QB1)가 충전된다. 이 제 1 리세트 노드(QB1)에는 턴-온된 제 13 스위칭소자(Tr13)을 통해 하이상태의 제 1 교류 전압(Vac1)도 공급된다. 따라서, 이 충전되 제 1 리세트 노드(QB1)에 게이트단자를 통해 접속된 제 2 스위칭소자(Tr2) 및 제 1 풀다운 스위칭소자(Trpd1)가 턴-온된다. 상기 턴-온된 제 1 풀다운 스위칭소자(Trpd1)는 방전용 전압(VSS)을 출력한다.
이와 같이 제 2 기간(T2)에 상기 하단 더미 스테이지(STn+1)의 세트 노드(Q) 및 제 2 리세트 노드(QB2)는 방전되고, 제 1 리세트 노드(QB1)는 충전된다. 즉, 상기 제 2 기간에 상기 하단 더미 스테이지(STn+1)는 리세트된다.
한편, 제 3 기간(T3)에는 제 n-2 스테이지(STn-2)로부터의 제 n-2 스캔펄스(Voutn-2)가 제 n-2 게이트 라인, 제 n-4 스테이지(STn-4), 및 제 n 스테이지(STn)에공급된다. 이때, 상기 제 n-2 스캔펄스(Voutn-2)에 의해서 상기 제 n 스테이지(STn)는 리세트된다.
이 제 n 스테이지(STn)의 리세트 동작을 설명하면 다음과 같다.
즉, 상기 제 n-2 스테이지(STn-2)로부터의 제 n-2 스캔펄스(Voutn-2)는 상기 제 n 스테이지(STn)에 구비된 제 1 스위칭소자(Tr1)의 게이트단자에 공급된다.
그러면, 상기 제 1 스위칭소자(Tr1)는 턴-온되며, 이때, 상기 턴-온된 제 1 스위칭소자(Tr1)를 통해 로우상태의 순방향 전압(V_F)이 세트 노드(Q)에 인가된다. 이에 따라, 상기 세트 노드(Q)가 방전되며, 상기 방전된 세트 노드(Q)에 게이트단 자를 통해 접속된 풀업 스위칭소자(Trpu), 제 7 및 제 10 스위칭소자(Tr7, Tr10)가 턴-오프된다.
이후, 제 3 기간(T3)에 제 n-3 스테이지로부터의 제 n-3 스캔펄스가 상기 제 n 스테이지(STn)의 제 6 스위칭소자(Tr6)의 게이트단자에 공급됨으로써, 상기 제 n 스테이지(STn)에 구비된 제 1 풀다운 스위칭소자(Trpd1)는 방전용 전압(VSS)을 출력하게 된다.
한편, 본 발명의 각 스테이지에 구비된 노드 제어부는 다음과 같은 회로 구성을 가질 수 도 있다.
도 7은 본 발명의 각 스테이지에 구비된 노드 제어부의 또 다른 회로구성을 나타낸 도면이다.
각 스테이지의 제 k 스테이지에 구비된 노드 제어부는 다음과 같은 구성을 가질 수 있다.
제 1 스위칭소자(Tr1)는 제 k-2 번째 스테이지로부터의 스캔펄스에 따라 턴-온/오프되며, 턴-온시 상기 순방향전압을 전송하는 순방향전원라인과 상기 제 k 스테이지의 세트 노드(Q)간을 접속시킨다.
제 2 스위칭소자(Tr2)는 제 1 리세트 노드(QB1)의 전위에 따라 턴-온/오프되며, 턴-온시 상기 제 k 스테이지의 세트 노드(Q)와 방전용 전압을 전송하는 방전용전원라인간을 접속시킨다.
제 3 스위칭소자(Tr3)는 제 2 리세트 노드(QB2)의 전위에 따라 턴-온/오프되며, 턴-온시 상기 제 k 스테이지의 세트 노드(Q)와 상기 방전용전원라인간을 접속 시킨다.
제 4 스위칭소자(Tr4)는 제 k+2 스테이지로부터의 스캔펄스에 따라 턴-온/오프되며, 턴-온시 제 k 스테이지의 세트 노드(Q)와 역방향전원라인간을 접속시킨다.
제 5 스위칭소자(Tr5)는 상기 제 1 및 제 2 교류 전압(Vac1, Vac2)들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시, 상기 제 1 교류 전압(Vac1)을 전송하는 제 1 교류전원라인 및 제 2 교류 전압(Vac2)을 전송하는 제 2 교류전원라인들 중 어느 하나와 상기 제 k 스테이지의 공통 노드(CN)간을 접속시킨다.
제 6 스위칭소자(Tr6)는 제 k 스테이지의 세트 노드(Q)의 전위에 따라 턴-온/오프되며, 턴-온시 상기 제 k 스테이지의 공통 노드(CN)와 방전용전원라인간을 접속시킨다.
제 7 스위칭소자(Tr7)는 상기 제 k 스테이지의 공통 노드(CN)의 전위에 따라 턴-온/오프되며, 턴-온시 상기 제 1 및 제 2 교류전원라인 중 하나와 상기 제 k 스테이지의 제 1 리세트 노드(QB1)간을 접속시킨다.
제 8 스위칭소자(Tr8)는 제 k-2 및 제 k-3 스테이지로부터의 스캔펄스들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시 제 k 스테이지의 제 1 리세트 노드(QB1)와 역방향전원라인간을 접속시킨다.
제 9 스위칭소자(Tr9)는 제 k 스테이지의 세트 노드(Q)의 전위에 따라 턴-온/오프되며, 턴-온시 상기 제 k 스테이지의 제 1 리세트 노드(QB1)와 방전용전원라인간을 접속시킨다.
제 10 스위칭소자(Tr10)는 제 k 스테이지의 세트 노드(Q)의 전위에 따라 턴- 온/오프되며, 턴-온시 상기 제 k 스테이지의 제 2 리세트 노드(QB2)와 방전용전원라인간을 접속시킨다.
제 11 스위칭소자(Tr11)는 상기 제 1 및 제 2 교류 전압(Vac1, Vac2)들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시, 제 k 스테이지의 제 2 리세트 노드(QB2)와 상기 방전용전원라인간을 접속시킨다.
제 12 스위칭소자(Tr12)는 제 k-1 및 제 k+1 스테이지의 세트 노드(Q)들 중 어느 하나의 전위에 따라 턴-온/오프되며, 턴-온시 제 k 스테이지의 공통 노드(CN)와 방전용전원라인간을 접속시킨다.
제 13 스위칭소자(Tr13)는 제 k+1 및 제 k-1 스테이지의 세트 노드(Q)들 중 어느 하나의 전위에 따라 턴-온/오프되며, 턴-온시 제 k 스테이지의 공통 노드(CN)와 방전용전원라인간을 접속시킨다.
제 14 스위칭소자(Tr14)는 제 k+2 및 제 k+3 스테이지로부터의 스캔펄스들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시 제 k 스테이지의 제 1 리세트 노드(QB1)와 순방향전원라인간을 접속시킨다.
제 2k-1 스테이지에 구비된 제 5, 제 7, 및 제 11 스위칭소자(Tr5, Tr7, Tr11)는 제 1 교류 전압(Vac1)을 공급받으며;
여기서, 제 2k 스테이지에 구비된 제 5, 제 7, 및 제 11 스위칭소자(Tr5, Tr7, Tr11)는 제 2 교류 전압(Vac2)을 공급받으며; 제 2k-1 및 제 2k 스테이지에 구비된 제 8 스위칭소자는 제 2k-3 스테이지로부터의 스캔펄스를 공급받으며; 제 2k-1 스테이지에 구비된 제 12 스위칭소자(Tr12)는 제 2k-2 스테이지의 세트 노 드(Q)의 전위에 따라 턴-온/오프되며, 턴-온시 제 2k-1 스테이지의 공통 노드(CN)와 방전용전원라인간을 접속시키며; 제 2k 스테이지에 구비된 제 12 스위칭소자(Tr12)는 제 2k+1 스테이지의 세트 노드(Q)의 전위에 따라 턴-온/오프되며, 턴-온시 제 2k 스테이지의 공통 노드(CN)와 방전용전원라인간을 접속시키며; 제 2k-1 스테이지에 구비된 제 13 스위칭소자(Tr13)는 제 2k 스테이지의 세트 노드(Q)의 전위에 따라 턴-온/오프되며, 턴-온시 제 2k-1 스테이지의 공통 노드(CN)와 방전용전원라인간을 접속시키며; 제 2k 스테이지에 구비된 제 13 스위칭소자(Tr13)는 제 2k-1 스테이지의 세트 노드(Q)의 전위에 따라 턴-온/오프되며, 턴-온시 제 2k 스테이지의 공통 노드(CN)와 방전용전원라인간을 접속시키며; 그리고, 제 2k-1 및 제 2k 스테이지에 구비된 제 14 스위칭소자(Tr14)는 제 2k+2 스테이지로부터의 스캔펄스를 공급받는다.
한편, 도면에 도시되지 않았지만, 제 k 스테이지로부터 출력된 스캔펄스가 제 k+1 및 제 k+2 스테이지를 모두 세트시킬 수 도 있다. 즉, 상기 제 k 스테이지로부터 출력된 스캔펄스가 제 k+1 및 제 k+2 스테이지에 구비된 각 제 1 스위칭소자(Tr1)의 게이트단자에 공급될 수 도 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 본 발명의 실시예에 따른 쉬프트 레지스터를 나타낸 도면
도 2는 순방향 구동시 도 1의 쉬프트 레지스터에 공급되는 각종 신호의 타이밍도
도 3은 역방향 구동시 도 1의 쉬프트 레지스터에 공급되는 각종 신호의 타이밍도
도 4는 도 1에 구비된 상단 더미 스테이지의 구성을 나타낸 도면
도 5는 도 1에 구비된 하단 더미 스테이지의 구성을 나타낸 도면
도 6은 도 1에 구비된 임의의 2개의 스테이지의 구성을 나타낸 도면
도 7은 본 발명의 각 스테이지에 구비된 노드 제어부의 또 다른 회로구성을 나타낸 도면

Claims (8)

  1. 다수의 게이트 라인들을 구동시키기 위한 스캔펄스를 차례로 출력하는 다수의 스테이지를 갖는 쉬프트 레지스터에 있어서,
    상기 각 스테이지가,
    세트 노드;
    상기 세트 노드의 논리 상태에 따라 상기 스캔펄스를 출력하는 풀업 스위칭소자;
    적어도 2개의 리세트 노드들;
    상기 각 리세트 노드에 접속되어 상기 각 리세트 노드의 전위에 따라 오프 전압을 출력하는 적어도 2개의 풀다운 스위칭소자들; 및,
    자신에 구비된 노드들의 논리상태와 자신과 다른 스테이지에 구비된 노드들의 논리상태를 함께 제어함과 아울러, 서로 반전된 위상을 갖는 순방향전압 및 역방향전압에 따라 스테이지들의 스캔펄스의 출력순서를 제어하는 노드 제어부를 포함하여 구성됨을 특징으로 하는 쉬프트 레지스터.
  2. 제 1 항에 있어서,
    각 스테이지는 제 1 리세트 노드, 상기 제 1 리세트 노드에 접속된 제 1 풀다운 스위칭소자, 제 2 리세트 노드, 및, 상기 제 2 리세트 노드에 접속된 제 2 풀다운 스위칭소자를 포함하며,
    각 스테이지는 서로 다른 위상차를 갖는 다수의 클럭펄스들 중 어느 하나와, 방전용 전압과, 서로 반전된 위상을 갖는 제 1 및 제 2 교류전압들 중 어느 하나를 더 공급받으며;
    제 2k-1 스테이지의 제 1 리세트 노드와 제 2k 스테이지의 제 2 리세트 노드가 서로 접속되고, 상기 제 2k-1 스테이지의 제 2 리세트 노드와 상기 제 2k 스테이지의 제 1 리세트 노드가 서로 접속되며;
    제 2k-2 스테이지의 세트 노드가 상기 제 2k-1 스테이지에 구비된 스위칭소자의 게이트단자에 접속되며, 상기 제 2k-1 스테이지의 세트 노드가 상기 제 2k-2 스테이지에 구비된 스위칭소자의 게이트단자에 접속된 것을 특징으로 하는 쉬프트 레지스터.
  3. 제 2 항에 있어서,
    제 k 스테이지에 구비된 노드 제어부는,
    제 k-2 번째 스테이지로부터의 스캔펄스에 따라 턴-온/오프되며, 턴-온시 상기 순방향전압을 전송하는 순방향전원라인과 상기 제 k 스테이지의 세트 노드간을 접속시키는 제 1 스위칭소자;
    제 1 리세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 상기 제 k 스테이지의 세트 노드와 방전용 전압을 전송하는 방전용전원라인간을 접속시키는 제 2 스위칭소자;
    제 2 리세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 상기 제 k 스테이 지의 세트 노드와 상기 방전용전원라인간을 접속시키는 제 3 스위칭소자;
    제 k+2 스테이지로부터의 스캔펄스에 따라 턴-온/오프되며, 턴-온시 제 k 스테이지의 세트 노드와 역방향전원라인간을 접속시키는 제 4 스위칭소자;
    상기 제 1 및 제 2 교류전압들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시, 상기 제 1 교류전압을 전송하는 제 1 교류전원라인 및 제 2 교류전압을 전송하는 제 2 교류전원라인들 중 어느 하나와 상기 제 k 스테이지의 제 1 리세트 노드간을 접속시키는 제 5 스위칭소자;
    제 k-1 및 제 k-2 스테이지로부터의 스캔펄스들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시 순방향전원라인과 제 k 스테이지의 제 1 리세트 노드간을 접속시키는 제 6 스위칭소자;
    제 k 스테이지의 세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 제 k 스테이지의 제 2 리세트 노드와 방전용전원라인간을 접속시키는 제 7 스위칭소자;
    제 k+2 및 제 k+3 스테이지로부터의 스캔펄스들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시 제 k 스테이지의 제 1 리세트 노드와 순방향전원라인간을 접속시키는 제 8 스위칭소자;
    상기 제 1 및 제 2 교류전압들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시, 제 k 스테이지의 제 2 리세트 노드와 상기 방전용전원라인간을 접속시키는 제 9 스위칭소자;
    제 k 스테이지의 세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 제 k 스테이지의 제 1 리세트 노드와 상기 방전용전원라인간을 접속시키는 제 10 스위칭소 자;
    제 k-1 및 제 k+1 스테이지의 세트 노드들 중 어느 하나의 전위에 따라 턴-온/오프되며, 턴-온시 제 k 스테이지의 제 1 및 제 2 리세트 노드들 중 어느 하나와 상기 방전용전원라인간을 접속시키는 제 11 스위칭소자; 및,
    제 k-1 및 제 k+1 스테이지의 세트 노드들 중 어느 하나의 전위에 따라 턴-온/오프되며, 턴-온시 제 k 스테이지의 제 1 및 제 2 리세트 노드들 중 어느 하나와 상기 방전용전원라인간을 접속시키는 제 12 스위칭소자를 포함하며;
    제 2k-1 스테이지에 구비된 제 5 스위칭소자는 제 1 교류전압을 공급받으며;
    제 2k 스테이지에 구비된 제 5 스위칭소자는 제 2 교류전압을 공급받으며;
    제 2k-1 및 제 2k 스테이지에 구비된 제 6 스위칭소자는 제 2k-3 스테이지로부터의 스캔펄스를 공급받으며;
    제 2k-1 및 제 2k 스테이지에 구비된 제 8 스위칭소자는 제 2k+2 스테이지로부터의 스캔펄스를 공급받으며;
    제 2k-1 스테이지에 구비된 제 9 스위칭소자는 제 1 교류전압을 공급받으며;
    제 2k 스테이지에 구비된 제 9 스위칭소자는 제 2 교류전압을 공급받으며;
    제 2k-1 스테이지에 구비된 제 11 스위칭소자는 제 2k-2 스테이지의 세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 제 2k-1 스테이지의 제 1 리세트 노드와 상기 방전용전원라인간을 접속시키며;
    제 2k 스테이지에 구비된 제 11 스위칭소자는 제 2k+1 스테이지의 세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 제 2k 스테이지의 제 2 리세트 노드와 상 기 방전용전원라인간을 접속시키며;
    제 2k-1 스테이지에 구비된 제 12 스위칭소자는 제 2k-2 스테이지의 세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 제 2k-1 스테이지의 제 2 리세트 노드와 상기 방전용전원라인간을 접속시키며; 그리고,
    제 2k 스테이지에 구비된 제 12 스위칭소자는 제 2k+1 스테이지의 세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 제 2k 스테이지의 제 2 리세트 노드와 상기 방전용전원라인간을 접속시키는 것을 특징으로 하는 쉬프트 레지스터.
  4. 제 2 항에 있어서,
    제 k 스테이지에 구비된 노드 제어부는,
    제 k-2 번째 스테이지로부터의 스캔펄스에 따라 턴-온/오프되며, 턴-온시 상기 순방향전압을 전송하는 순방향전원라인과 상기 제 k 스테이지의 세트 노드간을 접속시키는 제 1 스위칭소자;
    제 1 리세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 상기 제 k 스테이지의 세트 노드와 방전용 전압을 전송하는 방전용전원라인간을 접속시키는 제 2 스위칭소자;
    제 2 리세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 상기 제 k 스테이지의 세트 노드와 상기 방전용전원라인간을 접속시키는 제 3 스위칭소자;
    제 k+2 스테이지로부터의 스캔펄스에 따라 턴-온/오프되며, 턴-온시 제 k 스테이지의 세트 노드와 역방향전원라인간을 접속시키는 제 4 스위칭소자;
    상기 제 1 및 제 2 교류전압들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시, 상기 제 1 교류전압을 전송하는 제 1 교류전원라인 및 제 2 교류전압을 전송하는 제 2 교류전원라인들 중 어느 하나와 상기 제 k 스테이지의 공통 노드간을 접속시키는 제 5 스위칭소자;
    제 k 스테이지의 세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 상기 제 k 스테이지의 공통 노드와 방전용전원라인간을 접속시키는 제 6 스위칭소자;
    상기 제 k 스테이지의 공통 노드의 전위에 따라 턴-온/오프되며, 턴-온시 상기 제 1 및 제 2 교류전원라인 중 하나와 상기 제 k 스테이지의 제 1 리세트 노드간을 접속시키는 제 7 스위칭소자;
    제 k-2 및 제 k-3 스테이지로부터의 스캔펄스들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시 제 k 스테이지의 제 1 리세트 노드와 역방향전원라인간을 접속시키는 제 8 스위칭소자;
    제 k 스테이지의 세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 상기 제 k 스테이지의 제 1 리세트 노드와 방전용전원라인간을 접속시키는 제 9 스위칭소자;
    제 k 스테이지의 세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 상기 제 k 스테이지의 제 2 리세트 노드와 방전용전원라인간을 접속시키는 제 10 스위칭소자;
    상기 제 1 및 제 2 교류전압들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시, 제 k 스테이지의 제 2 리세트 노드와 상기 방전용전원라인간을 접속시키는 제 11 스위칭소자;
    제 k-1 및 제 k+1 스테이지의 세트 노드들 중 어느 하나의 전위에 따라 턴-온/오프되며, 턴-온시 제 k 스테이지의 공통 노드와 방전용전원라인간을 접속시키는 제 12 스위칭소자;
    제 k+1 및 제 k-1 스테이지의 세트 노드들 중 어느 하나의 전위에 따라 턴-온/오프되며, 턴-온시 제 k 스테이지의 공통 노드와 방전용전원라인간을 접속시키는 제 13 스위칭소자;
    제 k+2 및 제 k+3 스테이지로부터의 스캔펄스들 중 어느 하나에 따라 턴-온/오프되며, 턴-온시 제 k 스테이지의 제 1 리세트 노드와 순방향전원라인간을 접속시키는 제 14 스위칭소자를 포함하며;
    제 2k-1 스테이지에 구비된 제 5, 제 7, 및 제 11 스위칭소자는 제 1 교류전압을 공급받으며;
    제 2k 스테이지에 구비된 제 5, 제 7, 및 제 11 스위칭소자는 제 2 교류전압을 공급받으며;
    제 2k-1 및 제 2k 스테이지에 구비된 제 8 스위칭소자는 제 2k-3 스테이지로부터의 스캔펄스를 공급받으며;
    제 2k-1 스테이지에 구비된 제 12 스위칭소자는 제 2k-2 스테이지의 세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 제 2k-1 스테이지의 공통 노드와 방전용전원라인간을 접속시키며;
    제 2k 스테이지에 구비된 제 12 스위칭소자는 제 2k+1 스테이지의 세트 노드 의 전위에 따라 턴-온/오프되며, 턴-온시 제 2k 스테이지의 공통 노드와 방전용전원라인간을 접속시키며;
    제 2k-1 스테이지에 구비된 제 13 스위칭소자는 제 2k 스테이지의 세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 제 2k-1 스테이지의 공통 노드와 방전용전원라인간을 접속시키며;
    제 2k 스테이지에 구비된 제 13 스위칭소자는 제 2k-1 스테이지의 세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 제 2k 스테이지의 공통 노드와 방전용전원라인간을 접속시키며; 그리고,
    제 2k-1 및 제 2k 스테이지에 구비된 제 14 스위칭소자는 제 2k+2 스테이지로부터의 스캔펄스를 공급받는 것을 특징으로 하는 쉬프트 레지스터.
  5. 제 1 항에 있어서,
    순방향 구동시 제 1 스테이지부터 마지막 스테이지인 제 m 스테이지까지 순차적으로 스캔펄스를 출력하고, 역방향 구동시 상기 제 m 스테이지부터 제 1 스테이지까지 순차적으로 스캔펄스를 출력하며;
    상기 제 1 및 제 2 스테이지를 세트 또는 리세트 시키기 위한 상단 더미 스테이지; 및,
    상기 제 m 및 제 m-1 스테이지를 세트 또는 리세트 시키기 위한 하단 더미 스테이지를 더 포함함을 특징으로 하는 쉬프트 레지스터.
  6. 제 5 항에 있어서,
    상기 상단 및 하단 더미 스테이지는 각각, 세트 노드, 상기 세트 노드의 논리 상태에 따라 상기 스캔펄스를 출력하는 풀업 스위칭소자, 제 1 리세트 노드, 상기 제 1 리세트 노드에 접속된 제 1 풀다운 스위칭소자, 제 2 리세트 노드, 및, 상기 제 2 리세트 노드에 접속된 제 2 풀다운 스위칭소자, 및 상기 노드들의 전위를 제어하기 위한 노드 제어부를 포함하며;
    상기 상단 및 하단 더미 스테이지는 서로 다른 위상차를 갖는 다수의 클럭펄스들 중 어느 하나와, 방전용 전압과, 서로 반전된 위상을 갖는 제 1 및 제 2 교류전압들 중 어느 하나를 공급받으며;
    상기 상단 더미 스테이지의 세트 노드가 제 1 스테이지에 구비된 스위칭소자에 접속되며; 그리고,
    상기 하단 더미 스테이지의 세트 노드가 제 m 스테이지에 구비된 스위칭소자에 접속되는 것을 특징으로 하는 쉬프트 레지스터.
  7. 제 6 항에 있어서,
    상기 상단 더미 스테이지에 구비된 노드 제어부는,
    외부로부터의 스타트 펄스에 따라 턴-온/오프되며, 턴-온시 상기 순방향전압을 전송하는 순방향전원라인과 상기 상단 더미 스테이지의 세트 노드간을 접속시키는 제 1 스위칭소자;
    제 1 리세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 상기 상단 더미 스테이지의 세트 노드와 방전용 전압을 전송하는 방전용전원라인간을 접속시키는 제 2 스위칭소자;
    제 2 리세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 상기 상단 더미 스테이지의 세트 노드와 상기 방전용전원라인간을 접속시키는 제 3 스위칭소자;
    제 2 스테이지로부터의 스캔펄스에 따라 턴-온/오프되며, 턴-온시 상단 더미 스테이지의 세트 노드와 역방향전원라인간을 접속시키는 제 4 스위칭소자;
    상기 제 1 교류전압에 따라 턴-온/오프되며, 턴-온시, 상기 제 1 교류전압을 전송하는 제 1 교류전원라인과 상기 상단 더미 스테이지의 제 1 공통 노드간을 접속시키는 제 5 스위칭소자;
    상기 스타트 펄스에 따라 턴-온/오프되며, 턴-온시 역방향전원라인과 상단 더미 스테이지의 제 1 리세트 노드간을 접속시키는 제 6 스위칭소자;
    상단 더미 스테이지의 세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 상단 더미 스테이지의 제 2 리세트 노드와 방전용전원라인간을 접속시키는 제 7 스위칭소자;
    제 2 스테이지로부터의 스캔펄스에 따라 턴-온/오프되며, 턴-온시 상단 더미 스테이지의 제 1 리세트 노드와 순방향전원라인간을 접속시키는 제 8 스위칭소자;
    상기 제 1 교류전압에 따라 턴-온/오프되며, 턴-온시, 상단 더미 스테이지의 제 2 리세트 노드와 상기 방전용전원라인간을 접속시키는 제 9 스위칭소자;
    상단 더미 스테이지의 세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 상단 더미 스테이지의 제 1 리세트 노드와 상기 방전용전원라인간을 접속시키는 제 10 스위칭소자;
    제 2 스테이지로부터의 스캔펄스에 따라 턴-온/오프되며, 턴-온시 상단 더미 스테이지의 제 2 리세트 노드와 상기 순방향전원라인간을 접속시키는 제 11 스위칭소자;
    상기 스타트 펄스에 따라 턴-온/오프되며, 턴-온시 역방향전원라인과 상단 더미 스테이지의 제 2 리세트 노드간을 접속시키는 제 12 스위칭소자;
    상기 상단 더미 스테이지의 제 1 공통 노드의 전위에 따라 턴-온/오프되며, 턴-온시 상기 제 1 교류전원라인과 상기 상단 더미 스테이지의 제 1 리세트 노드간을 접속시키는 제 13 스위칭소자;
    상단 더미 스테이지의 세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 상기 상단 더미 스테이지의 제 1 공통 노드와 방전용전원라인간을 접속시키는 제 14 스위칭소자;
    상기 제 2 교류전압에 따라 턴-온/오프되며, 턴-온시, 상기 제 2 교류전압을 전송하는 제 2 교류전원라인과 상기 상단 더미 스테이지의 제 2 공통 노드간을 접속시키는 제 15 스위칭소자;
    상기 제 2 교류전압에 따라 턴-온/오프되며, 턴-온시, 상단 더미 스테이지의 제 1 리세트 노드와 상기 방전용전원라인간을 접속시키는 제 16 스위칭소자;
    상기 상단 더미 스테이지의 제 2 공통 노드의 전위에 따라 턴-온/오프되며, 턴-온시 상기 제 2 교류전원라인과 상기 상단 더미 스테이지의 제 2 리세트 노드간을 접속시키는 제 17 스위칭소자;; 및,
    상단 더미 스테이지의 세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 상기 상단 더미 스테이지의 제 2 공통 노드와 방전용전원라인간을 접속시키는 제 18 스위칭소자를 포함하며; 그리고,
    상기 상단 더미 스테이지의 세트 노드는 제 1 스테이지에 구비된 스위칭소자에 접속된 것을 특징으로 하는 쉬프트 레지스터.
  8. 제 6 항에 있어서,
    상기 하단 더미 스테이지에 구비된 노드 제어부는,
    제 m-1 스테이지로부터의 스캔펄스에 따라 턴-온/오프되며, 턴-온시 상기 순방향전압을 전송하는 순방향전원라인과 상기 하단 더미 스테이지의 세트 노드간을 접속시키는 제 1 스위칭소자;
    제 1 리세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 상기 하단 더미 스테이지의 세트 노드와 방전용 전압을 전송하는 방전용전원라인간을 접속시키는 제 2 스위칭소자;
    제 2 리세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 상기 하단 더미 스테이지의 세트 노드와 상기 방전용전원라인간을 접속시키는 제 3 스위칭소자;
    외부로부터의 스타트 펄스에 따라 턴-온/오프되며, 턴-온시 하단 더미 스테이지의 세트 노드와 역방향전원라인간을 접속시키는 제 4 스위칭소자;
    상기 제 1 교류전압에 따라 턴-온/오프되며, 턴-온시, 상기 제 1 교류전압을 전송하는 제 1 교류전원라인과 상기 하단 더미 스테이지의 제 1 공통 노드간을 접 속시키는 제 5 스위칭소자;
    제 m-2 스테이지로부터의 스캔펄스에 따라 턴-온/오프되며, 턴-온시 역방향전원라인과 하단 더미 스테이지의 제 1 리세트 노드간을 접속시키는 제 6 스위칭소자;
    하단 더미 스테이지의 세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 하단 더미 스테이지의 제 2 리세트 노드와 방전용전원라인간을 접속시키는 제 7 스위칭소자;
    상기 스타트 펄스에 따라 턴-온/오프되며, 턴-온시 하단 더미 스테이지의 제 1 리세트 노드와 순방향전원라인간을 접속시키는 제 8 스위칭소자;
    상기 제 1 교류전압에 따라 턴-온/오프되며, 턴-온시, 하단 더미 스테이지의 제 2 리세트 노드와 상기 방전용전원라인간을 접속시키는 제 9 스위칭소자;
    하단 더미 스테이지의 세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 하단 더미 스테이지의 제 1 리세트 노드와 상기 방전용전원라인간을 접속시키는 제 10 스위칭소자;
    상기 스타트 펄스에 따라 턴-온/오프되며, 턴-온시 하단 더미 스테이지의 제 2 리세트 노드와 상기 순방향전원라인간을 접속시키는 제 11 스위칭소자;
    제 m-2 스테이지로부터의 스캔펄스에 따라 턴-온/오프되며, 턴-온시 역방향전원라인과 하단 더미 스테이지의 제 2 리세트 노드간을 접속시키는 제 12 스위칭소자;
    상기 하단 더미 스테이지의 제 1 공통 노드의 전위에 따라 턴-온/오프되며, 턴-온시 상기 제 1 교류전원라인과 상기 하단 더미 스테이지의 제 1 리세트 노드간을 접속시키는 제 13 스위칭소자;
    하단 더미 스테이지의 세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 상기 하단 더미 스테이지의 제 1 공통 노드와 방전용전원라인간을 접속시키는 제 14 스위칭소자;
    상기 제 2 교류전압에 따라 턴-온/오프되며, 턴-온시, 상기 제 2 교류전압을 전송하는 제 2 교류전원라인과 상기 하단 더미 스테이지의 제 2 공통 노드간을 접속시키는 제 15 스위칭소자;
    상기 제 2 교류전압에 따라 턴-온/오프되며, 턴-온시, 하단 더미 스테이지의 제 1 리세트 노드와 상기 방전용전원라인간을 접속시키는 제 16 스위칭소자;
    상기 하단 더미 스테이지의 제 2 공통 노드의 전위에 따라 턴-온/오프되며, 턴-온시 상기 제 2 교류전원라인과 상기 하단 더미 스테이지의 제 2 리세트 노드간을 접속시키는 제 17 스위칭소자; 및,
    하단 더미 스테이지의 세트 노드의 전위에 따라 턴-온/오프되며, 턴-온시 상기 하단 더미 스테이지의 제 2 공통 노드와 방전용전원라인간을 접속시키는 제 18 스위칭소자를 포함하며; 그리고,
    상기 하단 더미 스테이지의 세트 노드는 제 m 스테이지에 구비된 스위칭소자에 접속된 것을 특징으로 하는 쉬프트 레지스터.
KR1020080034612A 2008-04-15 2008-04-15 쉬프트 레지스터 KR101286539B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080034612A KR101286539B1 (ko) 2008-04-15 2008-04-15 쉬프트 레지스터
CN2008101831581A CN101562046B (zh) 2008-04-15 2008-12-12 移位寄存器
US12/336,949 US8253680B2 (en) 2008-04-15 2008-12-17 Shift register

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080034612A KR101286539B1 (ko) 2008-04-15 2008-04-15 쉬프트 레지스터

Publications (2)

Publication Number Publication Date
KR20090109257A true KR20090109257A (ko) 2009-10-20
KR101286539B1 KR101286539B1 (ko) 2013-07-17

Family

ID=41163583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080034612A KR101286539B1 (ko) 2008-04-15 2008-04-15 쉬프트 레지스터

Country Status (3)

Country Link
US (1) US8253680B2 (ko)
KR (1) KR101286539B1 (ko)
CN (1) CN101562046B (ko)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110110502A (ko) * 2010-04-01 2011-10-07 엘지디스플레이 주식회사 쉬프트 레지스터
KR101246042B1 (ko) * 2010-05-19 2013-03-26 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 시프트·레지스터 유닛, 디스플레이용 게이트 구동 장치 및 액정 디스플레이
KR20130117215A (ko) * 2012-04-18 2013-10-25 엘지디스플레이 주식회사 게이트 쉬프트 레지스터 및 이를 이용한 표시 장치
US8619070B2 (en) 2010-02-17 2013-12-31 Samsung Display Co., Ltd. Gate drive circuit and display apparatus having the same
KR101349781B1 (ko) * 2010-07-01 2014-01-09 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함하는 액정표시장치
KR101407740B1 (ko) * 2012-10-19 2014-06-13 하이디스 테크놀로지 주식회사 쉬프트 레지스터 및 이를 이용한 게이트 구동회로
KR20140095209A (ko) * 2013-01-24 2014-08-01 엘지디스플레이 주식회사 쉬프트 레지스터
KR20160055350A (ko) * 2014-11-07 2016-05-18 엘지디스플레이 주식회사 쉬프트 레지스터
US9406272B2 (en) 2011-05-18 2016-08-02 Samsung Display Co., Ltd. Gate driving circuit having forward and reverse scan directions and display apparatus implementing the gate driving circuit
KR20170127293A (ko) * 2016-05-11 2017-11-21 엘지디스플레이 주식회사 표시장치 및 이의 구동방법

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101350635B1 (ko) * 2009-07-03 2014-01-10 엘지디스플레이 주식회사 듀얼 쉬프트 레지스터
EP2455931A4 (en) * 2009-07-15 2013-05-15 Sharp Kk SCREEN SIGNAL PLANT DRIVE SWITCHING AND DISPLAY DEVICE THEREFOR
BR112012011605A2 (pt) * 2009-11-04 2016-06-28 Sharp Kk registrador de deslocamento, circuito de transmissão de linha de sinal de varredura fornecido com o mesmo, e dispositivo de exibição
KR101101105B1 (ko) * 2009-11-04 2012-01-03 삼성모바일디스플레이주식회사 발광제어선 구동부 및 이를 이용한 유기전계발광 표시장치
KR101752834B1 (ko) * 2009-12-29 2017-07-03 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
US8537094B2 (en) * 2010-03-24 2013-09-17 Au Optronics Corporation Shift register with low power consumption and liquid crystal display having the same
KR101747738B1 (ko) 2010-07-20 2017-06-16 엘지디스플레이 주식회사 쉬프트 레지스터
TWI426486B (zh) * 2010-12-16 2014-02-11 Au Optronics Corp 運用於電荷分享畫素的整合面板型閘極驅動電路
US8515001B2 (en) * 2010-12-24 2013-08-20 Lg Display Co., Ltd. Shift register
KR101768485B1 (ko) 2011-04-21 2017-08-31 엘지디스플레이 주식회사 쉬프트 레지스터
CN107195266B (zh) 2011-05-13 2021-02-02 株式会社半导体能源研究所 显示装置
KR101861350B1 (ko) * 2011-07-29 2018-05-29 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
KR101354365B1 (ko) * 2011-12-30 2014-01-23 하이디스 테크놀로지 주식회사 쉬프트 레지스터 및 이를 이용한 게이트 구동회로
KR101382108B1 (ko) * 2012-06-15 2014-04-08 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
CN103632641B (zh) * 2012-08-22 2016-01-20 瀚宇彩晶股份有限公司 液晶显示器及其移位寄存装置
KR101441958B1 (ko) * 2012-09-28 2014-09-18 엘지디스플레이 주식회사 박막트랜지스터 보상회로를 포함하는 액정표시장치
CN103035298B (zh) * 2012-12-14 2015-07-15 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示器件
CN103151075B (zh) * 2012-12-15 2015-09-09 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器及其扫描方法、显示器件
CN103915052B (zh) * 2013-01-05 2017-05-10 北京京东方光电科技有限公司 一种栅极驱动电路、方法及显示装置
CN103226979B (zh) * 2013-02-18 2016-03-09 合肥京东方光电科技有限公司 一种双向移位寄存器单元、双向移位寄存器及显示装置
CN104050935B (zh) * 2013-03-11 2016-12-28 瀚宇彩晶股份有限公司 移位寄存器、双向移位暂存装置及应用其的液晶显示面板
CN103198867A (zh) * 2013-03-29 2013-07-10 合肥京东方光电科技有限公司 移位寄存器、栅极驱动电路及显示装置
CN104347044B (zh) * 2013-08-06 2017-07-21 瀚宇彩晶股份有限公司 栅极驱动电路
CN103700355B (zh) 2013-12-20 2016-05-04 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示器件
CN104008740B (zh) 2014-05-20 2016-09-21 深圳市华星光电技术有限公司 一种扫描驱动电路和一种液晶显示装置
CN103996370B (zh) * 2014-05-30 2017-01-25 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
US10473958B2 (en) * 2014-09-22 2019-11-12 Sharp Kabushiki Kaisha Shift register, display device provided with same, and method for driving shift register
CN104318886B (zh) * 2014-10-31 2017-04-05 京东方科技集团股份有限公司 一种goa单元及驱动方法，goa电路和显示装置
CN104361875B (zh) * 2014-12-02 2017-01-18 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN104505049B (zh) * 2014-12-31 2017-04-19 深圳市华星光电技术有限公司 一种栅极驱动电路
CN106297624B (zh) * 2015-06-11 2020-03-17 南京瀚宇彩欣科技有限责任公司 移位寄存器和显示装置
CN105139825B (zh) 2015-10-20 2017-08-25 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动装置、显示装置、控制方法
KR102555084B1 (ko) * 2015-12-30 2023-07-13 엘지디스플레이 주식회사 게이트 구동 모듈 및 게이트 인 패널
CN105609076B (zh) * 2016-01-28 2017-09-15 武汉华星光电技术有限公司 一种基于栅极驱动电路及其液晶显示器
CN105845098B (zh) * 2016-06-20 2019-02-12 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路及显示装置
CN106023874B (zh) 2016-07-29 2023-08-18 上海中航光电子有限公司 一种双向扫描单元、驱动方法及栅极驱动电路
CN106023876B (zh) 2016-07-29 2023-06-16 上海中航光电子有限公司 一种双向扫描单元、驱动方法及栅极驱动电路
CN106157874B (zh) * 2016-09-12 2023-07-21 合肥鑫晟光电科技有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106548740A (zh) * 2016-12-02 2017-03-29 京东方科技集团股份有限公司 移位寄存电路及其驱动方法、栅极驱动电路及显示装置
CN107221298B (zh) * 2017-07-12 2019-08-02 深圳市华星光电半导体显示技术有限公司 一种goa电路及液晶显示器
CN107221299B (zh) * 2017-07-12 2019-06-07 深圳市华星光电半导体显示技术有限公司 一种goa电路及液晶显示器
US10204586B2 (en) 2017-07-12 2019-02-12 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Gate driver on array (GOA) circuits and liquid crystal displays (LCDs)
CN107154236B (zh) * 2017-07-24 2020-01-17 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、扫描驱动电路和显示装置
CN107256701B (zh) * 2017-08-16 2019-06-04 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN108364611B (zh) * 2018-01-29 2020-03-10 昆山国显光电有限公司 双向扫描电路、双向扫描方法及显示装置
CN110738953B (zh) * 2018-07-20 2022-12-06 深超光电（深圳）有限公司 栅极驱动器及具有栅极驱动器的显示装置
CN109686333A (zh) * 2019-02-01 2019-04-26 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、显示装置
CN110459190B (zh) * 2019-08-26 2021-11-05 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7595775B2 (en) * 2003-12-19 2009-09-29 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device with reverse biasing circuit
KR101057891B1 (ko) * 2004-05-31 2011-08-19 엘지디스플레이 주식회사 쉬프트 레지스터
KR101110133B1 (ko) * 2004-12-28 2012-02-20 엘지디스플레이 주식회사 액정표시장치 게이트 구동용 쉬프트레지스터
KR101166819B1 (ko) * 2005-06-30 2012-07-19 엘지디스플레이 주식회사 쉬프트 레지스터
KR101160836B1 (ko) 2005-09-27 2012-06-29 삼성전자주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
KR101192777B1 (ko) * 2005-12-02 2012-10-18 엘지디스플레이 주식회사 쉬프트 레지스터
US8344989B2 (en) * 2007-12-31 2013-01-01 Lg Display Co., Ltd. Shift register

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8619070B2 (en) 2010-02-17 2013-12-31 Samsung Display Co., Ltd. Gate drive circuit and display apparatus having the same
KR20110110502A (ko) * 2010-04-01 2011-10-07 엘지디스플레이 주식회사 쉬프트 레지스터
KR101246042B1 (ko) * 2010-05-19 2013-03-26 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 시프트·레지스터 유닛, 디스플레이용 게이트 구동 장치 및 액정 디스플레이
US9224498B2 (en) 2010-05-19 2015-12-29 Beijing Boe Optoelectronics Technology Co., Ltd. Shift register unit, gate driving device for display and liquid crystal display
KR101349781B1 (ko) * 2010-07-01 2014-01-09 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함하는 액정표시장치
US9165520B2 (en) 2010-07-01 2015-10-20 Lg Display Co., Ltd. Gate driving circuit and liquid crystal display device
US9406272B2 (en) 2011-05-18 2016-08-02 Samsung Display Co., Ltd. Gate driving circuit having forward and reverse scan directions and display apparatus implementing the gate driving circuit
KR20130117215A (ko) * 2012-04-18 2013-10-25 엘지디스플레이 주식회사 게이트 쉬프트 레지스터 및 이를 이용한 표시 장치
KR101407740B1 (ko) * 2012-10-19 2014-06-13 하이디스 테크놀로지 주식회사 쉬프트 레지스터 및 이를 이용한 게이트 구동회로
KR20140095209A (ko) * 2013-01-24 2014-08-01 엘지디스플레이 주식회사 쉬프트 레지스터
KR20160055350A (ko) * 2014-11-07 2016-05-18 엘지디스플레이 주식회사 쉬프트 레지스터
KR20170127293A (ko) * 2016-05-11 2017-11-21 엘지디스플레이 주식회사 표시장치 및 이의 구동방법

Also Published As

Publication number Publication date
CN101562046A (zh) 2009-10-21
KR101286539B1 (ko) 2013-07-17
CN101562046B (zh) 2012-06-27
US20090256794A1 (en) 2009-10-15
US8253680B2 (en) 2012-08-28

Similar Documents

Publication Publication Date Title
KR101286539B1 (ko) 쉬프트 레지스터
JP5140570B2 (ja) シフトレジスタ
KR101350635B1 (ko) 듀얼 쉬프트 레지스터
KR101341909B1 (ko) 쉬프트 레지스터
JP4512064B2 (ja) 表示装置の駆動回路
KR101385478B1 (ko) 게이트 드라이버
KR101319356B1 (ko) 액정표시장치의 쉬프트 레지스터 및 이의 구동방법
KR20090113738A (ko) 쉬프트 레지스터
KR101192799B1 (ko) 쉬프트 레지스터
KR101201308B1 (ko) 쉬프트 레지스터
KR20090057798A (ko) 쉬프트 레지스터
KR101166816B1 (ko) 쉬프트 레지스터 및 이의 구동방법
KR102113612B1 (ko) 쉬프트 레지스터
KR101243806B1 (ko) 쉬프트 레지스터
KR20090061527A (ko) 쉬프트 레지스터
KR101519912B1 (ko) 쉬프트 레지스터
KR101327840B1 (ko) 액정표시장치
KR101232155B1 (ko) 쉬프트 레지스터
KR101166820B1 (ko) 쉬프트 레지스터
KR20090015275A (ko) 쉬프트 레지스터
KR20070072011A (ko) 쉬프트 레지스터
KR101552987B1 (ko) 쉬프트 레지스터
KR101351375B1 (ko) 쉬프트 레지스터
KR101319308B1 (ko) 쉬프트 레지스터
KR20150033214A (ko) 표시장치용 게이트 드라이버

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 7