KR101192799B1 - 쉬프트 레지스터 - Google Patents

쉬프트 레지스터 Download PDF

Info

Publication number
KR101192799B1
KR101192799B1 KR1020060101735A KR20060101735A KR101192799B1 KR 101192799 B1 KR101192799 B1 KR 101192799B1 KR 1020060101735 A KR1020060101735 A KR 1020060101735A KR 20060101735 A KR20060101735 A KR 20060101735A KR 101192799 B1 KR101192799 B1 KR 101192799B1
Authority
KR
South Korea
Prior art keywords
stage
node
voltage source
response
switching device
Prior art date
Application number
KR1020060101735A
Other languages
English (en)
Other versions
KR20080035266A (ko
Inventor
박권식
윤수영
전민두
문태웅
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060101735A priority Critical patent/KR101192799B1/ko
Publication of KR20080035266A publication Critical patent/KR20080035266A/ko
Application granted granted Critical
Publication of KR101192799B1 publication Critical patent/KR101192799B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H03K19/01742—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by means of a pull-up or down element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/046—Dealing with screen burn-in prevention or compensation of the effects thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)

Abstract

본 발명은 풀다운 스위칭소자의 열화를 방지할 수 있는 쉬프트 레지스터에 관한 것으로, 서로 종속적으로 접속된 다수의 스테이지들을 포함하며; 제 n 스테이지(n은 자연수)가, 상기 제 n 스테이지에 구비된 제 1 노드의 논리상태에 따라, 출력단자를 통해 스캔펄스를 출력하는 풀업 스위칭소자; 상기 제 n 스테이지에 구비된 제 2 노드의 논리상태에 따라, 상기 출력단자를 통해 방전용 전압원을 출력하는 풀다운 스위칭소자; 상기 제 n 스테이지의 제 1 및 제 2 노드의 논리상태를 제어함과 아울러, 제 n+m 스테이지(m은 상기 n보다 더 큰 자연수)에 구비된 제 2 노드의 논리상태에 따라 상기 제 n 스테이지의 제 1 노드의 논리상태를 제어하는 노드 제어부; 및, 제 n+k 스테이지(k는 상기 n보다 더 큰 자연수)로부터의 스캔펄스에 응답하여 상기 제 n 스테이지의 출력단자를 상기 방전용 전압원으로 방전시키는 방전부를 포함하는 것이다.
액정표시장치, 쉬프트 레지스터, 노드 제어부, 스테이지

Description

쉬프트 레지스터{A shift register}
도 1은 종래의 쉬프트 레지스터에 구비된 하나의 스테이지를 나타낸 도면
도 2는 본 발명의 제 1 실시예에 따른 쉬프트 레지스터를 나타낸 도면
도 3은 도 2의 각 스테이지에 공급되는 각종 신호의 타이밍도를 나타낸 도면
도 4는 도 2의 제 3 스테이지의 회로 구성을 나타낸 도면
도 5는 도 4의 회로 구성을 갖는 제 1 내지 제 3 스테이지를 나타낸 도면
도 6은 본 발명의 제 2 실시예에 따른 쉬프트 레지스터를 나타낸 도면
＊도면의 주요부에 대한 부호 설명
CLK : 클럭펄스　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　266 : 출력단자
ST : 스테이지　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　Vst : 스타트 펄스
Vac : 교류 전압원　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　Vdc2 : 방전용 전압원
205 : 노드 제어부　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　Q, QB : 노드
Tru : 풀업 스위칭소자　　　　　　　　　　　　　　　　　　　　　　　　　　Trd : 풀다운 스위칭소자
Vout : 스캔펄스
본 발명은 쉬프트 레지스터에 관한 것으로, 특히 풀다운 스위칭소자의 열화를 방지할 수 있는 쉬프트 레지스터에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 화소영역들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.
상기 액정패널에는 다수개의 게이트 라인들과 다수개의 데이터 라인들이 교차하게 배열되고, 그 게이트 라인들과 데이터 라인들이 수직교차하여 정의되는 영역에 화소영역이 위치하게 된다. 그리고, 상기 화소영역들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 상기 액정패널에 형성된다.
상기 화소전극들 각각은 스위칭소자인 박막트랜지스터(TFT; Thin Film Transistor)의 소스단자 및 드레인단자를 경유하여 상기 데이터 라인에 접속된다. 상기 박막트랜지스터는 상기 게이트 라인을 경유하여 게이트단자에 인가되는 스캔펄스에 의해 턴-온되어, 상기 데이터 라인의 데이터 신호가 상기 화소전압에 충전되도록 한다.
한편, 상기 구동회로는 상기 게이트 라인들을 구동하기 위한 게이트 구동회로와, 상기 데이터 라인들을 구동하기 위한 데이터 구동회로와, 상기 게이트 구동회로와 데이터 구동회로를 제어하기 위한 제어신호를 공급하는 타이밍 콘트롤러와, 액정표시장치에서 사용되는 여러 가지의 구동전압들을 공급하는 전원공급부를 구비한다.
상기 게이트 구동회로는 스캔펄스를 게이트 라인들에 순차적으로 공급하여 액정패널상의 액정셀들을 1라인분씩 순차적으로 구동한다. 그리고, 상기 데이터 구동회로는 게이트 라인들 중 어느 하나에 스캔펄스가 공급될 때마다 데이터 라인들 각각에 화소 전압신호를 공급한다. 이에 따라, 액정표시장치는 액정셀별로 화소전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.
여기서, 상기 게이트 구동회로는 상술한 바와 같은 스캔펄스를 순차적으로 출력할 수 있도록 쉬프트 레지스터를 구비한다. 이러한 쉬프트 레지스터는 순차적으로 스캔펄스를 출력하는 다수의 스테이지를 구비한다.
도 1은 종래의 쉬프트 레지스터에 구비된 하나의 스테이지를 나타낸 도면이다.
종래의 쉬프트 레지스터에 구비된 스테이지는, 도 1에 도시된 바와 같이, 제 1 및 제 2 노드(Q, QB)의 충전 및 방전 상태를 제어하기 위한 노드 제어부(100)와, 상기 제 1 노드(Q)에 게이트단자가 접속된 풀업 스위칭소자(Tru)와, 상기 제 2 노드(QB)에 게이트단자가 접속된 풀다운 스위칭소자(QB)를 포함한다.
여기서, 상기 제 1 노드(Q)와 제 2 노드(QB)는 서로 교번적으로 충전 및 방전되는데, 구체적으로 상기 제 1 노드(Q)가 충전된 상태일 때에는 상기 제 2 노드(QB)가 방전된 상태를 유지하며, 상기 제 2 노드(QB)가 충전된 상태일 때에는 상기 제 1 노드(Q)가 방전된 상태를 유지하게 된다. 이때, 상기 각 스테이지는 한 프레임의 한 수평기간(1H)에만 스캔펄스를 출력하고, 나머지 기간동안에는 방전용 전압원을 출력하게 된다. 따라서, 상기 풀업 스위칭소자(Tru)는 한 수평기간만 턴-온 되며, 상기 풀다운 스위칭소자(Trd)는 상기 기간을 제외한 나머지 기간동안 턴-온상태를 유지한다. 즉, 상기 풀다운 스위칭소자(Trd)는 한 프레임 기간중 대부분의 기간동안 턴-온상태를 유지한다. 이로 인해, 상기 풀다운 스위칭소자(Trd)의 열화가 가속화된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 풀다운 스위칭소자가 접속된 노드를 매 주기마다 방전시킴으로써 상기 풀다운 스위칭소자의 열화를 방지할 수 있는 쉬프트 레지스터를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 쉬프트 레지스터는, 서로 종속적으로 접속된 다수의 스테이지들을 포함하며; 제 n 스테이지(n은 자연수)가, 상기 제 n 스테이지에 구비된 제 1 노드의 논리상태에 따라, 출력단자를 통해 스캔펄스를 출력하는 풀업 스위칭소자; 상기 제 n 스테이지에 구비된 제 2 노드의 논리상태에 따라, 상기 출력단자를 통해 방전용 전압원을 출력하는 풀다운 스위칭소자; 상기 제 n 스테이지의 제 1 및 제 2 노드의 논리상태를 제어함과 아울러, 제 n+m 스테이지(m은 상기 n보다 더 큰 자연수)에 구비된 제 2 노드의 논리상태에 따라 상기 제 n 스테이지의 제 1 노드의 논리상태를 제어하는 노드 제어부; 및, 제 n+k 스테이지(k는 상기 n보다 더 큰 자연수)로부터의 스캔펄스에 응답하여 상기 제 n 스테이지의 출력단자를 상기 방전용 전압원으로 방전시키는 방전부를 포함함을 그 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 쉬프트 레지스터를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 제 1 실시예에 따른 쉬프트 레지스터를 나타낸 도면이고, 도 3은 도 2의 각 스테이지에 공급되는 각종 신호의 타이밍도를 나타낸 도면이다.
본 발명의 제 1 실시예에 따른 쉬프트 레지스터는, 도 2에 도시된 바와 같이, 서로 종속적으로 접속된 다수의 스테이지들을 포함한다.
이 쉬프트 레지스터는 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4), 충전용 전압원(Vdc1), 방전용 전압원(Vdc2), 제 1 및 제 2 교류 전압원(Vac1, Vac2), 그리고 스타트 펄스(Vst)를 공급받아 차례로 스캔펄스를 출력한다.
충전용 전압원(Vdc1)은 정극성의 전압원이고, 방전용 전압원(Vdc2)는 부극성의 전압원을 의미한다. 이 충전용 전압원(Vdc1)은 스위칭소자를 턴-온시키는 전압이고, 방전용 전압원(Vdc2)은 스위칭소자를 턴-오프시키는 전압이다.
상기 제 1 교류 전압원(Vac1)과 제 2 교류 전압원(Vac2)은 프레임 기간 별로 서로 반전된 위상을 갖는다. 즉, 상기 제 1 및 제 2 교류 전압원(Vac1, Vac2)은 p프레임 기간(p는 자연수)을 단위로 하여 서로 다른 논리 상태를 나타낸다. 즉, 제 1 교류 전압원(Vac1)이 기수번째 프레임 기간동안 하이 상태로 유지되고 우수번째 프레임 기간동안 로우 상태로 유지된다면, 상기 제 2 교류 전압원(Vac2)은 상기 기수번째 프레임 기간동안 로우 상태로 유지되고 상기 우수번째 프레임 기간동안 하이 상태로 유지된다. 상기 각 교류 전압원(Vac1, Vac2)의 하이 상태는 상기 충전용 전압원(Vdc1)과 동일한 레벨이고, 상기 각 교류 전압원(Vac1, Vac2)의 로우 상태는 상기 방전용 전압원(Vdc2)과 동일한 레벨이다.
각 클럭펄스(CLK1 내지 CLK4)들은 서로 동일한 펄스폭 및 듀티율을 갖는다. 그리고, 인접한 기간에 출력되는 클럭펄스들은 일정 기간동안 서로 동시에 하이 상태를 유지한다. 예를 들어, 제 1 클럭펄스(CLK1)의 펄스폭(하이 상태의 펄스폭)과 제 2 클럭펄스(CLK2)의 펄스폭(하이 상태의 펄스폭)은 동일하며, 상기 제 1 클럭펄스(CLK1)의 후반부가 제 2 클럭펄스(CLK2)의 전반부와 중첩된다. 이때, 상기 제 1 클럭펄스(CLK1)의 펄스폭과 제 2 클럭펄스(CLK2)의 펄스폭간의 중첩 구간은 약1/2 펄스폭 구간에 해당한다.
스타트 펄스(Vst)는 클럭펄스(CLK1 내지 CLK4)의 1/2에 해당하는 펄스폭을 갖는다. 이 스타트 펄스(Vst)는 한 프레임 기간동안 한 번의 하이 상태를 갖는다.
각 스테이지(ST1, ST2, ST3, ..., STn)는 제 1 노드(Q)의 논리상태(충전 또는 방전상태)에 따라 턴-온 또는 턴-오프되며, 턴-온시 스캔펄스를 출력하는 풀업 스위칭소자(Tru)와, 그리고 제 2 노드(QB)의 논리상태에 따라 턴-온 또는 턴-오프되며, 턴-온시 방전용 전압원(Vdc2)을 출력하는 풀다운 스위칭소자(Trd)와, 상기 제 1 및 제 2 노드(n1, n2)의 논리상태를 제어하는 노드 제어부(205)와, 스테이지의 출력단자(266)를 방전상태로 만들기 위한 방전부(400)를 구비한다.
이 방전부(400)는 실질적으로 방전용 스위칭소자를 나타내며, 제 k 스테이지에 구비된 방전부(400)는 제 k+2 스테이지로부터의 스캔펄스에 응답하여 상기 출력단자를 방전용 전압원(Vdc2)으로 방전시킨다.
각 스테이지(ST1, ST2, ST3, ..., STn)는 제 1 내지 제 4 클럭펄스(CLK1 내 지 CLK4)들 중 어느 하나의 클럭펄스를 공급받고, 이를 스캔펄스로서 출력한다. 여기서, 상기 제 1 클럭펄스(CLK1)는 제 4k+1 스테이지에 공급되며, 제 2 클럭펄스(CLK2)는 제 4k+2 스테이지에 공급되며, 제 3 클럭펄스(CLK3)는 제 4k+3 스테이지에 공급되며, 그리고 제 4 클럭펄스(CLK4)는 제 4k+4 스테이지에 공급된다. 이때, 각 클럭펄스(CLK1 내지 CLK4)는 각 스테이지(ST1, ST2, ST3, ..., STn)의 풀업 스위칭소자(Tru)에 공급된다.
상기 스테이지들(ST1, ST2, ST3, ..., STn) 중 기수번째 스테이지(ST1, ST3, ST5, ..., STn-1), 즉 제 2k-1 스테이지는 제 1 교류 전압원(Vac1)을 공급받는다. 그리고, 상기 스테이지들 중 우수번째 스테이지(ST2, ST4, ST6, ..., STn-1), 즉 제 2k 스테이지는 제 2 교류 전압원(Vac2)을 공급받는다.
여기서, 각 스테이지(ST1, ST2, ST3, ..., STn)간의 접속관계를 좀 더 구체적으로 설명하면 다음과 같다.
제 k 스테이지는 제 k-2 스테이지로부터의 스캔펄스에 응답하여 자신의 제 2 노드(QB)를 방전용 전압원(Vdc2)으로 방전시킨다.
상기 제 k 스테이지는 제 k-1 스테이지로부터의 스캔펄스에 응답하여 자신의 제 1 노드(Q)를 충전용 전압원(Vdc1)으로 충전시킴과 아울러, 자신의 제 2 노드(QB)를 방전용 전압원(Vdc2)으로 방전시킨다.
상기 제 k 스테이지는 제 k+2 스테이지로부터의 스캔펄스에 응답하여 자신의 제 1 노드(Q)를 방전용 전압원(Vdc2)으로 방전시킴과 아울러, 자신의 제 2 노드(QB)를 제 1 교류 전압원(Vac1)(또는 제 2 교류 전압원(Vac2))으로 충전시킨다. 즉, 제 2k-1 스테이지는 제 2k+1 스테이지로부터의 스캔펄스에 응답하여 자신의 제 1 노드(Q)를 방전용 전압원(Vdc2)으로 방전시킴과 아울러, 자신의 제 2 노드(QB)를 제 1 교류 전압원(Vac1)으로 충전시킨다. 그리고, 제 2k 스테이지는 제 2k+2 스테이지로부터의 스캔펄스에 응답하여 자신의 제 1 노드(Q)를 방전용 전압원(Vdc2)으로 방전시킴과 아울러, 자신의 제 2 노드(QB)를 제 2 교류 전압원(Vac2)으로 충전시킨다.
상기 제 k 스테이지의 제 1 노드(Q)가 충전되면, 상기 제 1 노드(Q)에 접속된 풀업 스위칭소자(Tru)가 턴-온되며, 이때 상기 턴-온된 풀업 스위칭소자(Tru)는 자신의 드레인단자에 공급된 클럭펄스를 스캔펄스로서 출력한다. 그리고, 이 스캔펄스를 제 k 게이트 라인, 제 k+1 스테이지, 제 k+2 스테이지, 및 제 k-2 스테이지에 공급한다.
한편, 제 k 스테이지의 제 2 노드(QB)는 제 k-1 스테이지의 노드 제어부(205)와 연결되어 있다. 구체적으로, 상기 제 k 스테이지의 제 2 노드(QB)는 상기 제 k-1 스테이지에 구비된 스위칭소자의 게이트단자에 접속된다. 상기 스위칭소자는 상기 제 k-1 스테이지에 구비된 제 1 노드(Q)의 논리상태를 제어한다. 이에 따라, 상기 제 k-1 스테이지의 노드 제어부(205)는 상기 제 k 스테이지의 제 2 노드(QB)의 논리상태에 따라 상기 제 k-1 스테이지에 구비된 제 1 노드(Q)의 논리상태를 제어한다.
여기서, 각 스테이지의 회로 구성을 살펴보면 다음과 같다.
도 4는 도 2의 제 3 스테이지의 회로 구성을 나타낸 도면이다.
각 스테이지(ST1, ST2, ST3, ..., STn)의 노드 제어부(205)는 제 1 내지 제 11 스위칭소자(Tr1 내지 Tr11)를 포함한다.
제 k 스테이지의 노드 제어부(205)에 구비된 제 1 스위칭소자(Tr1)는, 제 k-1 스테이지의 출력단자로부터 제 k-1 스캔펄스에 응답하여, 충전용 전압원(Vdc1)을 상기 제 k 스테이지의 제 1 노드(Q)에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 제 1 스위칭소자(Tr1)의 게이트단자는 상기 제 k-1 스테이지의 출력단자에 접속되며, 드레인단자는 상기 충전용 전압원(Vdc1)을 전송하는 제 1 직류 전원라인에 접속되며, 그리고 소스단자는 상기 제 k 스테이지의 제 1 노드(Q)에 접속된다. 예를들어, 도 4의 제 3 스테이지(ST3)에 구비된 제 1 스위칭소자(Tr1)는 제 2 스테이지(ST2)로부터의 제 2 스캔펄스(Vout2)에 응답하여 상기 제 3 스테이지(ST3)의 제 1 노드(Q)를 충전용 전압원(Vdc1)으로 충전시킨다.
제 k 스테이지의 노드 제어부(205)에 구비된 제 2 스위칭소자(Tr2)는, 제 k-1 스테이지로부터의 제 k-1 스캔펄스에 응답하여 방전용 전압원(Vdc2)을 상기 제 k 스테이지의 제 2 노드(QB)에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 제 2 스위칭소자(Tr2)의 게이트단자는 상기 제 k-1 스테이지의 출력단자에 접속되며, 드레인단자는 상기 제 k 스테이지의 제 2 노드(QB)에 접속되며, 그리고 소스단자는 상기 방전용 전압원(Vdc2)을 전송하는 제 2 직류 전원라인에 접속된다. 예를들어, 도 4의 제 3 스테이지(ST3)에 구비된 제 2 스위칭소자(Tr2)는 제 2 스테이지(ST2)로부터의 제 2 스캔펄스(Vout2)에 응답하여 상기 제 3 스테이지(ST3)의 제 2 노드(Q)를 방전용 전압원(Vdc2)으로 방전시킨다.
제 k 스테이지의 노드 제어부(205)에 구비된 제 3 스위칭소자(Tr3)는 제 1 교류 전압원(Vac1)에 응답하여 상기 제 1 교류 전압원(Vac1)을 출력하고, 이를 제 k 스테이지에 구비된 제 6 스위칭소자(Tr6)의 게이트단자에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 제 3 스위칭소자(Tr3)의 게이트단자 및 드레인단자는 상기 제 1 교류 전압원(Vac1)을 전송하는 제 1 교류 전원라인에 접속되며, 소스단자는 상기 제 k 스테이지에 구비된 제 6 스위칭소자(Tr6)의 게이트단자에 접속된다. 예를들어, 도 4의 제 3 스테이지(ST3)에 구비된 제 3 스위칭소자(Tr3)는 제 1 교류 전압원(Vac1)에 응답하여 상기 제 1 교류 전압원(Vac1)을 출력하고, 이를 제 3 스테이지(ST3)에 구비된 제 6 스위칭소자(Tr6)의 게이트단자에 공급한다.
제 k 스테이지의 노드 제어부(205)에 구비된 제 4 스위칭소자(Tr4)는 제 k 스테이지의 제 1 노드(Q)에 공급된 충전용 전압원(Vdc1)에 응답하여 방전용 전압원(Vdc2)을 출력하고, 이를 제 k 스테이지에 구비된 제 6 스위칭소자(Tr6)의 게이트단자에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 제 4 스위칭소자(Tr4)의 게이트단자는 상기 제 k 스테이지의 제 1 노드(Q)에 접속되며, 드레인단자는 상기 제 2 직류 전원라인에 접속되며, 그리고 소스단자는 상기 제 k 스테이지에 구비된 제 6 스위칭소자(Tr6)의 게이트단자에 접속된다. 예를들어, 도 4의 제 3 스테이지(ST3)에 구비된 제 4 스위칭소자(Tr4)는 제 4 스테이지(ST4)의 제 1 노드(Q)에 공급된 충전용 전압원(Vdc1)에 응답하여 방전용 전압원(Vdc2)을 출력하고, 이를 제 3 스테이지(ST3)에 구비된 제 6 스위칭소자(Tr6)의 게이트단자에 공급한다.
제 k 스테이지의 노드 제어부(205)에 구비된 제 5 스위칭소자(Tr5)는 제 k-2 스테이지로부터의 제 k-2 스캔펄스에 응답하여 방전용 전압원(Vdc2)을 출력하고, 이를 상기 제 k 스테이지에 구비된 제 6 스위칭소자(Tr6)의 게이트단자에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 제 5 스위칭소자(Tr5)의 게이트단자는 상기 제 k-2 스테이지의 출력단자(266)에 접속되며, 드레인단자는 상기 제 k 스테이지에 구비된 제 6 스위칭소자(Tr6)의 게이트단자에 접속되며, 그리고 소스단자는 상기 제 2 직류 전원라인에 접속된다. 예를들어, 도 4의 제 3 스테이지(ST3)에 구비된 제 5 스위칭소자(Tr5)는 제 1 스테이지(ST1)로부터의 제 1 스캔펄스(Vout1)에 응답하여 방전용 전압원(Vdc2)을 출력하고, 이를 상기 제 3 스테이지(ST3)에 구비된 제 6 스위칭소자의 게이트단자에 공급한다.
제 k 스테이지의 노드 제어부(205)에 구비된 제 6 스위칭소자(Tr6)는 상기 제 3, 제 4, 및 제 5 스위칭소자(Tr3, Tr4, Tr5)로부터의 출력에 응답하여 상기 제 1 교류 전압원(Vac1)(또는 제 2 교류 전압원(Vac2))을 상기 제 k 스테이지의 제 2 노드(QB)에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 제 6 스위칭소자(Tr6)의 게이트단자는 상기 제 3 스위칭소자(Tr3)의 소스단자, 그리고 상기 제 4 및 제 5 스위칭소자(Tr4, Tr5)의 드레인단자에 접속된다. 그리고, 상기 제 6 스위칭소자(Tr6)의 드레인단자는 제 1 교류 전원라인에 접속되며, 소스단자는 상기 제 k 스테이지의 제 2 노드(QB)에 접속된다. 예를들어, 도 4의 제 3 스테이지(ST3)에 구비된 제 6 스위칭소자(Tr6)는 상기 제 3, 제 4, 및 제 5 스위칭소자(Tr3, Tr4, Tr5)로부터의 출력에 응답하여 상기 제 1 교류 전압원(Vac1)을 상기 제 3 스테이 지(ST3)의 제 2 노드(QB)에 공급한다.
제 k 스테이지의 노드 제어부(205)에 구비된 제 7 스위칭소자(Tr7)는 제 k 스테이지의 제 1 노드(Q)에 공급된 제 1 교류 전압원(Vac1)(또는 제 2 교류 전압원(Vac2))에 응답하여 방전용 전압원(Vdc2)을 상기 제 k 스테이지의 제 1 노드(Q)에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 제 7 스위칭소자(Tr7)의 게이트단자는 상기 제 k 스테이지의 제 2 노드(QB)에 접속되며, 드레인단자는 상기 제 k 스테이지의 제 1 노드(Q)에 접속되며, 그리고 소스단자는 제 2 직류 전원라인에 접속된다. 예를들어, 도 4의 제 3 스테이지(ST3)에 구비된 제 7 스위칭소자(Tr7)는 제 3 스테이지(ST3)의 제 2 노드(QB)에 공급된 제 1 교류 전압원(Vac1)(또는 제 2 교류 전압원(Vac2))에 응답하여 제 3 스테이지(ST3)의 제 1 노드(Q)를 방전용 전압원(Vdc2)으로 방전시킨다.
제 k 스테이지의 노드 제어부(205)에 구비된 제 8 스위칭소자(Tr8)는, 제 k+1 스테이지로부터의 제 2 노드(QB)에 공급된 제 1 교류 전압원(Vac1)(또는 제 2 교류 전압원(Vac2))에 응답하여 방전용 전압원(Vdc2)을 상기 제 k 스테이지의 제 1 노드(Q)에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 제 8 스위칭소자(Tr8)의 게이트단자는 상기 제 k+1 스테이지의 제 2 노드(QB)에 접속되며, 드레인단자는 상기 제 k 스테이지의 제 1 노드(Q)에 접속되며, 그리고 소스단자는 제 2 직류 전원라인에 접속된다. 예를들어, 도 4의 제 3 스테이지(ST3)에 구비된 제 8 스위칭소자(Tr8)는, 제 4 스테이지(ST4)의 제 2 노드(QB)에 공급된 제 1 교류 전압원(Vac1)(또는 제 2 교류 전압원(Vac2))에 응답하여 상기 제 3 스테이지(ST3)의 제 1 노드(Q)를 방전용 전압원(Vdc2)으로 방전시킨다.
제 k 스테이지의 노드 제어부(205)에 구비된 제 9 스위칭소자(Tr9)는, 제 k 스테이지의 제 1 노드(Q)에 공급된 충전용 전압원(Vdc1)에 응답하여 방전용 전압원(Vdc2)을 상기 제 k 스테이지의 제 2 노드(QB)에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 제 9 스위칭소자(Tr9)의 게이트단자는 상기 제 k 스테이지의 제 1 노드(Q)에 접속되며, 드레인단자는 상기 제 k 스테이지의 제 2 노드(QB)에 접속되며, 그리고 소스단자는 제 2 직류 전원라인에 접속된다. 예를들어, 도 4의 제 3 스테이지(ST3)에 구비된 제 9 스위칭소자(Tr9)는 제 3 스테이지(ST3)의 제 1 노드(Q)에 공급된 충전용 전압원(Vdc1)에 응답하여, 상기 제 3 스테이지(ST3)의 제 2 노드(QB)를 방전용 전압원(Vdc2)으로 방전시킨다.
제 k 스테이지의 노드 제어부(205)에 구비된 제 10 스위칭소자(Tr10)는 제 k-2 스테이지로부터의 제 k-2 스캔펄스에 응답하여, 방전용 전압원(Vdc2)을 상기 제 k 스테이지의 제 2 노드(QB)에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 제 10 스위칭소자(Tr10)의 게이트단자는 제 k-2 스테이지의 출력단자에 접속되며, 드레인단자는 상기 제 k 스테이지의 제 2 노드(QB)에 접속되며, 그리고 소스단자는 제 2 직류 전원라인에 접속된다. 예를들어, 도 4의 제 3 스테이지(ST3)에 구비된 제 10 스위칭소자(Tr10)는 제 1 스테이지(ST1)로부터의 제 1 스캔펄스(Vout1)에 응답하여 상기 제 3 스테이지(ST3)의 제 2 노드(QB)를 방전용 전압원(Vdc2)으로 방전시킨다.
제 k 스테이지의 노드 제어부(205)에 구비된 제 11 스위칭소자(Tr11)는 제 k+2 스테이지로부터의 제 k+2 스캔펄스에 응답하여, 방전용 전압원(Vdc2)을 상기 제 k 스테이지의 제 1 노드(Q)에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 제 11 스위칭소자(Tr11)의 게이트단자는 제 k+2 스테이지의 출력단자에 접속되며, 드레인단자는 상기 제 k 스테이지의 제 1 노드(Q)에 접속되며, 그리고 소스단자는 제 2 직류 전원라인에 접속된다. 예를들어, 도 4의 제 3 스테이지(ST3)에 구비된 제 11 스위칭소자(Tr11)는 제 5 스테이지(ST5)로부터의 제 5 스캔펄스(Vout5)에 응답하여 상기 제 3 스테이지(ST3)의 제 1 노드(Q)를 방전용 전압원(Vdc2)으로 방전시킨다.
이와 같이 구성된 본 발명의 실시예에 따른 쉬프트 레지스터의 동작을 설명하면 다음과 같다.
도 5는 도 4의 회로 구성을 갖는 제 1 내지 제 3 스테이지를 나타낸 도면이다.
먼저, 초기 기간(T0) 동안의 동작을 설명하면 다음과 같다. 한편, 상기 초기 기간 내지 제 n 기간을 포함하는 한 프레임 기간동안 제 1 교류 전압원(Vac1)이 하이 상태로 유지되고, 제 2 교류 전압원(Vac2)이 로우상태로 유지된다고 가정하면, 기수번째 스테이지(ST1, ST3, ST5, ..., STn-1)의 제 3 스위칭소자(Tr3)는 상기 한 프레임 기간동안 턴-온상태를 유지하고, 우수번째 스테이지(ST2, ST4, ST6, ..., STn)의 제 3 스위칭소자(Tr3)는 상기 한 프레임 기간동안 턴-오프상태를 유지한다.
상기 초기 기간(T0) 동안에는, 도 3에 도시된 바와 같이, 스타트 펄스(Vst)만 하이 상태로 유지되고, 나머지 클럭펄스들(CLK1 내지 CLK4)은 로우 상태로 유지 된다.
상기 스타트 펄스(Vst)는 제 1 스테이지(ST1)에 입력된다. 구체적으로, 도 5에 도시된 바와 같이, 상기 스타트 펄스(Vst)는 상기 제 1 스테이지(ST1)에 구비된 제 1, 제 2, 제 5, 및 제 10 스위칭소자(Tr1, Tr2, Tr5, Tr10)의 게이트단자에 공급된다. 따라서, 상기 제 1, 제 2, 제 5, 및 제 10 스위칭소자(Tr1, Tr2, Tr5, Tr10)가 턴-온된다.
상기 턴-온된 제 1 스위칭소자(Tr1)를 통해 충전용 전압원(Vdc1)이 상기 제 1 스테이지(ST1)의 제 1 노드(Q)에 공급된다. 이에 따라, 상기 제 1 스테이지(ST1)의 제 1 노드(Q)가 상기 충전용 전압원(Vdc1)에 의해 충전되며, 상기 충전된 제 1 노드(Q)에 게이트단자가 접속된 풀업 스위칭소자(Trpu), 제 4 스위칭소자(Tr4), 및 제 9 스위칭소자(Tr9)가 턴-온된다.
상기 턴-온된 제 2 스위칭소자(Tr2)를 통해 방전용 전압원(Vdc2)이 상기 제 1 스테이지(ST1)의 제 2 노드(QB)에 공급된다. 또한, 상기 턴-온된 제 9 및 제 10 스위칭소자(Tr9, Tr10)를 통해, 방전용 전압원(Vdc2)이 상기 제 2 노드(QB)에 공급된다. 이에 따라, 상기 제 1 스테이지(ST1)의 제 2 노드(QB)가 상기 방전용 전압원(Vdc2)에 의해 방전되며, 상기 방전된 제 2 노드(QB)에 게이트단자가 접속된 풀업 스위칭소자(Trpu) 및 제 7 스위칭소자(Tr7)가 턴-오프된다.
상기 턴-온된 제 4 및 제 5 스위칭소자(Tr4, Tr5)를 통해 출력된 방전용 전압원(Vdc2)은 제 6 스위칭소자(Tr6)의 게이트단자에 공급된다. 또한, 상기 한 프레임 기간동안 턴-온상태를 유지하는 제 3 스위칭소자(Tr3)를 통해, 하이 상태의 제 1 교류 전압원(Vac1)이 상기 제 6 스위칭소자(Tr6)의 게이트단자에 공급된다. 이에 따라, 상기 제 6 스위칭소자(Tr6)의 게이트단자에는 두 개의 스위칭소자를 통해 방전용 전압원(Vdc2)이 공급되고, 한 개의 스위칭소자를 통해 하이 상태의 제 1 교류 전압원(Vac1)이 공급된다. 상기 방전용 전압원(Vdc2)을 공급하는 스위칭소자의 수가 상기 하이 상태의 제 1 교류 전압원(Vac1)을 공급하는 스위칭소자의 수보다 많기 때문에, 상기 제 6 스위칭소자(Tr6)의 게이트단자는 로우 상태로 유지된다. 따라서, 상기 제 6 스위칭소자(Tr6)는 턴-오프상태를 유지한다.
　한편, 상기 스타트 펄스(Vst)는 제 2 스테이지(ST2)에도 입력된다. 구체적으로, 도 5에 도시된 바와 같이, 상기 스타트 펄스(Vst)는 상기 제 2 스테이지(ST2)에 구비된 제 5 및 제 10 스위칭소자(Tr5, Tr10)의 게이트단자에 공급된다. 이에 따라, 상기 제 2 스테이지(ST2)의 제 5 및 제 10 스위칭소자(Tr5, Tr10)가 턴-온된다.
상기 턴-온된 제 5 스위칭소자(Tr1)를 통해 방전용 전압원(Vdc2)이 상기 제 2 스테이지(ST2)에 구비된 제 6 스위칭소자(Tr6)의 게이트단자에 공급된다. 이에 따라, 상기 제 6 스위칭소자(Tr6)는 턴-오프된다.
상기 턴-온된 제 10 스위칭소자(Tr10)를 통해 방전용 전압원(Vdc2)이 상기 제 2 스테이지의 제 2 노드(QB)에 공급된다. 이에 따라, 상기 제 2 노드(QB)가 방전되고, 이 방전된 제 2 스테이지(ST2)의 제 7 스위칭소자(Tr7)가 턴-오프된다. 또한, 상기 제 2 스테이지(ST2)의 제 2 노드(QB)가 상기 제 1 스테이지(ST1)에 구비된 제 8 스위칭소자(Tr8)의 게이트단자에 접속되어 있기 때문에, 상기 제 8 스위칭 소자(Tr8)도 턴-오프된다. 이 제 8 스위칭소자(Tr8)가 턴-오프됨에 따라, 상기 제 1 스테이지(ST1)의 제 1 노드(Q)가 방전되는 것이 방지된다.
이어서, 제 1 기간(T1) 동안의 동작을 설명하면 다음과 같다.
제 1 기간(T1)동안에는, 도 3에 도시된 바와 같이, 제 1 클럭펄스(CLK1)만 하이 상태로 유지되고, 상기 스타트 펄스(Vst)를 포함한 나머지 클럭펄스들(CLK2, CLK3, CLK4)은 로우 상태로 유지된다.
따라서, 로우 상태의 스타트 펄스(Vst)에 응답하여 상기 제 1 스테이지(ST1)의 제 1 스위칭소자(Tr1) 및 제 5 스위칭소자(Tr5)가 턴-오프된다.
이때, 상기 제 1 스위칭소자(Tr1)가 턴-오프됨에 따라, 상기 제 1 스테이지(ST1)의 제 1 노드(Q)가 플로팅 상태로 유지된다.
상기 제 1 스테이지(ST1)의 제 1 노드(Q)가 상기 초기 기간(T0)동안 인가되었던 충전용 전압원(Vdc1)에 의해 계속 충전 상태로 유지됨에 따라, 상기 제 1 노드(Q)에 게이트단자가 접속된 제 1 스테이지(ST1)의 풀업 스위칭소자(Tru)가 턴-온상태로 유지된다.
이때, 상기 턴-온된 풀업 스위칭소자(Tru)의 드레인단자에 상기 제 1 클럭펄스(CLK1)가 공급된다. 그러면,상기 제 1 스테이지(ST1)의 제 1 노드(Q)에 충전된 충전용 전압원(Vdc1)이 증폭된다(부트스트래핑 현상 bootstrapping). 이와 같은 증폭은 상기 제 1 노드(Q)가 플로팅 상태이기 때문에 발생한다.
따라서, 상기 제 1 스테이지(ST1)에 구비된 풀업 스위칭소자(Tru)의 드레인단자에 공급된 제 1 클럭펄스(CLK1)는 상기 풀업 스위칭소자(Tru)의 소스단자를 통 해 안정적으로 출력된다. 상기 풀업 스위칭소자(Tru)로부터 출력된 제 1 클럭펄스(CLK1)가 제 1 스캔펄스(Vout1)이다.
이 출력된 제 1 스캔펄스(Vout1)는 제 1 게이트 라인(GL1)에 공급되어 상기 제 1 게이트 라인(GL1)을 구동시킨다.
한편, 상기 제 1 스테이지(ST1)의 풀업 스위칭소자(Tru)로부터 출력된 제 1 스캔펄스(Vout1)는 상기 제 2 스테이지(ST2)에 공급되어 상기 제 2 스테이지(ST2)의 제 1 노드(Q)를 충전시키고, 제 2 노드(QB)를 방전시키기 위한 스타트 펄스(Vst)로서 작용한다. 즉, 상기 제 1 스캔펄스(Vout1)는 상기 제 2 스테이지(ST2)에 구비된 제 1 및 제 2 스위칭소자(Tr1, Tr2)의 게이트단자에 공급되어, 상기 제 2 스테이지(ST2)의 제 1 노드(Q)를 충전시키고, 제 2 노드(QB)를 방전시킨다.
또한, 상기 제 1 스캔펄스(Vout1)는 제 3 스테이지(ST3)에 구비된 제 5 및 제 10 스위칭소자(Tr5, Tr10)의 게이트단자에 공급되어, 상기 제 5 및 제 10 스위칭소자(Tr5, Tr10)를 턴-온시킨다. 이 제 3 스테이지(ST3)에 구비된 제 10 스위칭소자(Tr10)는 턴-온됨으로써, 상기 제 2 스테이지(ST2)에 구비된 제 8 스위칭소자가 턴-온되는 것을 방지한다. 즉, 이 제 1 기간(T1)에 상기 제 2 스테이지(ST2)는 인에이블상태를 가져야 하는데(즉 제 1 노드(Q)가 충전상태로 유지되어야 하는데), 상기 제 3 스테이지(ST3)의 제 10 스위칭소자(Tr10)는 상기 제 8 스위칭소자(Tr8)를 턴-오프시킴으로써 상기 제 2 스테이지(ST2)의 제 1 노드(Q)가 방전되는 것을 방지한다.
구체적으로, 상기 턴-온된 제 10 스위칭소자(Tr10)를 통해 방전용 전압 원(Vdc2)이 상기 제 3 스테이지(ST3)의 제 2 노드(QB)에 공급된다. 이에 따라, 상기 제 2 노드(QB)가 방전상태로 된다. 이 제 2 노드(QB)는 제 2 스테이지(QB)에 구비된 제 8 스위칭소자(Tr8)의 게이트단자와 연결되어 있으므로, 상기 제 8 스위칭소자(Tr8)는 턴-오프된다.
이어서, 제 2 기간(T2)동안의 동작을 설명하면 다음과 같다.
상기 제 2 기간(T2)동안에는, 도 3에 도시된 바와 같이, 제 1 및 제 2 클럭펄스(CLK1, CLK2)가 하이 상태로 유지된다. 반면, 상기 스타트 펄스(Vst)를 포함함 나머지 클럭펄스들(CLK3, CLK4)이 로우 상태로 유지된다.
따라서, 상기 제 1 스테이지(ST1)는 제 1 기간(T1)과 동일한 방식으로 동작한다. 즉, 상기 제 1 스테이지(ST1)는 제 1 스캔펄스(Vout1)를 출력한다. 이 제 2 기간에 상기 제 1 스캔펄스(Vout1)에 의해서 상기 제 1 게이트 라인이 완전히 충전된다.
또한, 상기 제 1 스캔펄스(Vout1)에 의해서 제 2 스테이지(ST2)는 상술한 제 1 기간(T1)과 동일한 방식으로 인에이블된다. 이 제 2 기간(T2)에 상기 제 2 스테이지(ST2)의 제 1 노드(Q)가 완전히 충전된다. 이와 동시에, 상기 제 2 스테이지(ST2)에 구비된 풀업 스위칭소자(Tru)에 상기 제 2 클럭펄스(CLK2)가 공급됨에 따라, 상기 제 2 스테이지(ST2)는 상술한 바와 같은 상태(즉, 제 1 기간(T1)에서의 제 1 스테이지(ST1)의 상태)에서 제 2 스캔펄스(Vout2)를 출력한다.
이 제 2 스캔펄스(Vout2)는 제 2 게이트 라인, 제 3 스테이지(ST3), 제 4 스테이지(ST4)에 공급된다. 그러면, 상기 제 3 스테이지(ST3)의 제 1 노드(Q)가 충전 되고, 제 3 스테이지(ST3)에 구비된 제 8 스위칭소자(Tr8)는 상기 제 4 스테이지(ST4)에 구비된 제 10 스위칭소자(Tr10)에 의해 턴-오프된다.
이어서, 제 3 기간(T3)동안의 동작을 설명하면 다음과 같다.
상기 제 3 기간(T3)동안에는, 도 3에 도시된 바와 같이, 제 2 및 제 3 클럭펄스(CLK2, CLK3)가 하이 상태로 유지된다. 반면, 상기 스타트 펄스(Vst)를 포함한 나머지 클럭펄스들(CLK1, CLK4)이 로우 상태로 유지된다.
상기 제 3 기간(T3)에는 제 2 스테이지(ST2)가 제 2 스캔펄스(Vout2)를 계속 출력하여 제 2 게이트 라인을 완전히 충전시킨다. 이 제 2 스캔펄스(Vout2)에 의해서 제 3 스테이지(ST3)의 제 1 노드(Q)가 완전히 충전되고, 이와 동시에 상기 제 3 스테이지(ST3)는 제 3 클럭펄스(CLK3)를 제 3 스캔펄스(Vout3)로서 출력한다.
상기 제 3 스캔펄스(Vout3)는 제 3 게이트 라인, 제 4 스테이지(ST4), 제 5 스테이지(ST5), 및 제 1 스테이지(ST1)에 공급된다. 그러면, 상기 제 4 스테이지(ST4)의 제 1 노드(Q)가 충전되고, 제 4 스테이지(ST4)에 구비된 제 8 스위칭소자(Tr8)는 상기 제 5 스테이지(ST5)에 구비된 제 10 스위칭소자(Tr10)에 의해 턴-오프된다.
한편, 상기 제 1 스테이지(ST1)는 상기 제 3 스캔펄스(Vout3)에 의해서 디스에이블된다. 이 제 1 스테이지(ST1)의 디스에이블 동작을 다음과 같다.
즉, 상기 제 3 스캔펄스(Vout3)는 상기 제 1 스테이지(ST1)에 구비된 제 11 스위칭소자(Tr11) 및 방전부(400)에 공급된다. 이에 따라, 제 11 스위칭소자(Tr11) 및 방전부(400)가 턴-온된다. 그러면, 상기 턴-온된 제 11 스위칭소자(Tr11)를 통 해 방전용 전압원(Vdc2)이 상기 제 1 스테이지(ST1)의 제 1 노드(Q)에 공급된다. 이에 따라, 상기 제 1 노드(Q)가 방전되고, 이 방전된 제 1 노드(Q)에 게이트단자가 접속된 제 4, 제 9, 및 풀업 스위칭소자(Tr4, Tr9, Tru)가 턴-오프된다.
한편, 상기 제 3 기간(T3)동안에 상기 스타트 펄스(Vst)는 로우 상태이므로, 이 로우 상태의 스타트 펄스(Vst)를 공급받는 제 1 스테이지(ST1)의 제 5 및 제 10 스위칭소자(Tr5, Tr10)는 턴-오프상태이다. 그리고, 제 1 교류 전압원(Vac1)을 공급받는 제 1 스테이지(ST1)의 제 3 스위칭소자(Tr3)는 턴-온상태이다.
이와 같이, 상기 제 1 스테이지(ST1)의 제 4 및 제 5 스위칭소자(Tr4, Tr5)가 턴-오프상태이고 상기 제 3 스위칭소자(Tr3)가 턴-온상태이므로, 상기 제 1 스테이지(ST1)에 구비된 제 6 스위칭소자(Tr6)는 턴-온된다.
이 턴-온된 제 6 스위칭소자(Tr6)를 통해 하이 상태의 제 1 교류 전압원(Vac1)이 상기 제 1 스테이지(ST1)의 제 2 노드(QB)에 공급된다. 이에 따라, 상기 제 2 노드(QB)가 충전되고, 이 충전된 제 2 노드(QB)에 게이트단자가 접속된 제 1 스테이지(ST1)의 제 7 스위칭소자(Tr7) 및 풀다운 스위칭소자(Trd)가 턴-온된다. 상기 턴-온된 제 7 스위칭소자(Tr7)를 통해 방전용 전압원(Vdc2)이 상기 제 1 스테이지(ST1)의 제 1 노드(Q)에 공급된다. 그리고, 상기 턴-온된 풀다운 스위칭소자(Trd)를 통해 방전용 전압원(Vdc2)이 제 1 게이트 라인에 공급된다. 이에 따라, 상기 제 1 게이트 라인이 방전된다.
또한, 방전부(400)를 통해 방전용 전압원(Vdc2)이 상기 제 1 게이트 라인에 공급됨에 따라, 상기 제 1 게이트 라인의 방전속도가 가속화된다.
한편, 우수번째 스테이지(ST2, ST4, ST6, ..., STn), 즉 제 2 스테이지(ST2)는 제 4 스테이지(ST4)로부터의 제 4 스캔펄스(Vout4)에 의해 디스에이블되는데, 이 제 2 스테이지(ST2)에는 로우 상태의 제 2 교류 전압원(Vac2)이 공급되기 때문에 상기 제 2 스테이지(ST2)의 제 2 노드(QB)는 충전되지 않고 방전된 상태를 유지한다.
이와 같이 스테이지들(ST1, ST2, ST3, ..., STn)이 디스에이블될 때, 한 프레임 기간에는 기수번째 스테이지(ST1, ST3, ST5, ..., STn-1)의 제 2 노드(QB)가 충전되고, 다음 프레임 기간에는 우수번째 스테이지(ST2, ST4, ST6, ..., STn)의 제 2 노드(QB)가 충전된다. 이에 따라, 기수번째 스테이지(ST1, ST3, ST5, ..., STn-1)의 풀다운 스위칭소자(Trd)와 우수번째 스테이지(ST2, ST4, ST6, ..., STn)의 풀다운 스위칭소자(Trd)가 프레임 기간별로 동작한다. 따라서, 풀다운 스위칭소자(Trd)의 열화를 방지할 수 있다.
그런데, 한 프레임 기간에 기수번째 스테이지(ST1, ST3, ST5, ..., STn-1)의 풀다운 스위칭소자(Trd)가 동작할 때 우수번째 스테이지(ST2, ST4, ST6, ..., STn)의 풀다운 스위칭소자(Trd)가 동작하지 않으므로, 우수번째 스테이지(ST2, ST4, ST6, ..., STn)에 접속된 게이트 라인에는 방전용 전압원(Vdc2)이 공급되지 않는다. 이를 방지하기 위해, 각 스테이지(ST1, ST2, ST3, ..., STn)의 방전부(400)는 각 스테이지가 디스에이블되는 기간에 해당 게이트 라인에 방전용 전압원(Vdc2)을 공급한다.
예를들어, 상기 로우 상태의 제 2 교류 전압원(Vac2)을 공급받는 제 2 스테 이지(ST2)에 구비된 풀다운 스위칭소자(Trd)는 디스에이블 기간에 턴-오프상태이므로, 상기 풀다운 스위칭소자(Trd)로부터는 방전용 전압원(Vdc2)이 출력되지 않는다. 그러나, 상기 제 2 스테이지(ST2)에 구비된 방전부(400)가 제 4 스테이지(ST4)로부터의 제 4 스캔펄스(Vout4)를 공급받아 방전용 전압원(Vdc2)을 출력하고, 이를 제 2 게이트 라인에 공급함으로써 상기 제 2 게이트 라인을 방전상태로 유지시킨다.
다음 프레임 기간에는 제 1 교류 전압원(Vac1)이 로우 상태로 유지되고, 제 2 교류 전압원(Vac2)이 하이 상태로 유지됨에 따라, 상기 제 1 교류 전압원(Vac1)을 공급받는 기수번째 스테이지(ST1, ST3, ST5, ..., STn-1)의 풀다운 스위칭소자(Trd)가 동작하고, 상기 제 2 교류 전압원(Vac2)을 공급받는 우수번째 스테이지(ST2, ST4, ST6, ..., STn)의 풀다운 스위칭소자(Trd)가 동작하지 않는다.
이와 같이 구성된 쉬프트 레지스터는 액정패널상에 형성된다. 구체적으로, 상기 액정패널은 상기 게이트 라인들과 데이터 라인들에 의해서 둘러싸인 다수의 화소영역들을 갖는 표시부와, 상기 표시부의 둘레에 형성된 비표시부를 갖는데, 상기 쉬프트 레지스터는 상기 비표시부에 형성된다.
상기 비표시부는 상기 표시부의 좌측에 위치한 제 1 비표시부와, 상기 표시부의 우측에 위치한 제 2 비표시부로 구분할 수 있는데, 일반적으로, 상기 제 1 비표시부가 제 2 비표시부의 면적보다 더 크다.
상기 쉬프트 레지스터는 상기 제 1 비표시부에 형성되는데, 상기 쉬프트 레지스터에 포함된 방전부(400)를 상기 제 2 비표시부에 위치시킴으로써 비표시부의 면적을 효율적으로 사용할 수 있다.
도 6은 본 발명의 제 2 실시예에 따른 쉬프트 레지스터를 나타낸 도면이다.
도 6에 도시된 바와 같이, 제 1 비표시부, 즉 게이트 라인들(GL1, GL2, GL3, ..., GLn)의 일측에는 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)를 전송하는 제 1 내지 제 4 클럭전송라인들과, 스타트 펄스(Vst)를 전송하는 스타트 펄스 전송라인과, 충전용 전압원(Vdc1)을 전송하는 제 1 직류 전원라인과, 그리고 방전용 전압원(Vdc2)을 전송하는 제 2 직류 전원라인이 형성된다.
그리고, 상기 제 2 비표시부, 즉 상기 게이트 라인들(GL1, GL2, GL3, ..., GLn)의 타측에는 방전부(400) 및 방전용 전압원(Vdc2)을 전송하는 제 2 직류 전원라인이 형성된다.
제 n 스테이지에 대응되는 제 n 방전부(400)는 제 n+2 게이트 라인을 통해 출력된 스캔펄스를 공급받아 동작한다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같은 본 발명에 따른 쉬프트 레지스터에는 다음과 같은 효과가 있다.
본 발명은 풀다운 스위칭소자가 접속된 노드를 매 주기마다 방전시킴으로써 상기 풀다운 스위칭소자의 열화를 방지할 수 있다.

Claims (10)

  1. 서로 종속적으로 접속된 다수의 스테이지들을 포함하며;
    제 n 스테이지(n은 자연수)가,
    상기 제 n 스테이지에 구비된 제 1 노드의 논리상태에 따라, 출력단자를 통해 스캔펄스를 출력하는 풀업 스위칭소자;
    상기 제 n 스테이지에 구비된 제 2 노드의 논리상태에 따라, 상기 출력단자를 통해 방전용 전압원을 출력하는 풀다운 스위칭소자;
    상기 제 n 스테이지의 제 1 및 제 2 노드의 논리상태를 제어함과 아울러, 제 n+m 스테이지(m은 상기 n보다 더 큰 자연수)에 구비된 제 2 노드의 논리상태에 따라 상기 제 n 스테이지의 제 1 노드의 논리상태를 제어하는 노드 제어부; 및,
    제 n+k 스테이지(k는 상기 n보다 더 큰 자연수)로부터의 스캔펄스에 응답하여 상기 제 n 스테이지의 출력단자를 상기 방전용 전압원으로 방전시키는 방전부를 포함함을 특징으로 하는 쉬프트 레지스터.
  2. 제 1 항에 있어서,
    각 스테이지의 풀업 스위칭소자는, 서로 다른 위상차를 갖는 적어도 2개의 클럭펄스들 중 어느 하나를 공급받아 이를 스캔펄스로서 출력하며; 그리고,
    각 클럭펄스의 액티브 구간이 일정 기간동안 서로 중첩된 것을 특징으로 하는 쉬프트 레지스터.
  3. 제 2 항에 있어서,
    제 p 클럭펄스(p는 자연수)의 전반 1/2 액티브 구간이 제 p+1 클럭펄스의 후반 1/2 액티브 구간과 중첩하며; 그리고,
    상기 제 p 클럭펄스의 후반 1/2 액티브 구간이 제 p-1 클럭펄스의 전반 1/2 액티브 구간과 중첩하는 것을 특징으로 하는 쉬프트 레지스터.　　
  4. 제 2 항에 있어서,
    제 n 스테이지의 노드 제어부는,
    제 n-2 스테이지로부터의 스캔펄스에 응답하여 상기 제 n 스테이지의 제 2 노드를 방전상태로 만들며;
    제 n-1 스테이지로부터의 스캔펄스에 응답하여 상기 제 n 스테이지의 제 1 노드를 충전상태로 만들고, 상기 제 n 스테이지의 제 2 노드를 방전상태로 만들며; 그리고,
    제 n+2 스테이지로부터의 스캔펄스에 응답하여 상기 제 n 스테이지의 제 1 노드를 방전상태로 만들고, 상기 제 n 스테이지의 제 2 노드를 충전상태 및 방전상태 중 어느 하나의 상태로 만드는 것을 특징으로 하는 쉬프트 레지스터.
  5. 제 4 항에 있어서,
    제 2t-1 프레임 기간(t는 자연수)에,
    제 2n-1 스테이지의 노드 제어부는 제 2n+1 스테이지로부터의 스캔펄스에 응답하여 상기 제 2n-1 스테이지의 제 2 노드를 충전상태로 만들고; 제 2n 스테이지의 노드 제어부는 제 2n+2 스테이지로부터의 스캔펄스에 응답하여 상기 제 2n 스테이지의 제 2 노드를 충전상태로 만들며; 그리고,
    제 2t 프레임 기간에,
    상기 제 2n-1 스테이지의 노드 제어부는 제 2n+1 스테이지로부터의 스캔펄스에 응답하여 상기 제 2n-1 스테이지의 제 2 노드를 방전상태로 만들고; 상기 제 2n 스테이지의 노드 제어부는 상기 제 2n+2 스테이지로부터의 스캔펄스에 응답하여 상기 제 2n 스테이지의 제 2 노드를 충전상태로 만드는 것을 특징으로 하는 쉬프트 레지스터.
  6. 제 5 항에 있어서,
    제 2n-1 스테이지에 구비된 노드 제어부는,
    외부로부터의 스타트 펄스 또는 제 2n-2 스테이지로부터의 스캔펄스에 응답하여 상기 제 2n-1 스테이지의 제 1 노드에 충전용 전압원을 공급하는 제 1 스위칭소자;
    상기 스타트 펄스 또는 제 2n-2 스테이지로터의 스캔펄스에 응답하여 상기 제 2n-1 스테이지의 제 2 노드에 방전용 전압원을 공급하는 제 2 스위칭소자;
    제 1 교류 전압원에 응답하여 상기 제 1 교류 전압원을 출력하는 제 3 스위칭소자;
    상기 제 2n-1 스테이지의 제 1 노드에 공급된 충전용 전압원에 응답하여 방전용 전압원을 출력하는 제 4 스위칭소자;
    제 2n-3 스테이지로부터의 스캔펄스에 응답하여 상기 방전용 전압원을 출력하는 제 5 스위칭소자;
    상기 제 3, 제 4, 및 제 5 스위칭소자로부터 공급된 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2n-1 스테이지의 제 2 노드에 제 1 교류 전압원을 공급하는 제 6 스위칭소자;
    상기 제 2n-1 스테이지의 제 2 노드에 공급된 제 1 교류 전압원에 응답하여 상기 제 2n-1 스테이지의 제 1 노드 및 제 2n-2 스테이지의 노드 제어부에 방전용 전압원을 공급하는 제 7 스위칭소자;
    제 2n 스테이지의 제 2 노드에 공급된 제 2 교류 전압원에 응답하여 상기 제 2n-1 스테이지의 제 1 노드에 방전용 전압원을 공급하는 제 8 스위칭소자;
    제 2n-1 스테이지의 제 1 노드에 공급된 충전용 전압원에 응답하여, 상기 제 2n-1 스테이지의 제 2 노드에 방전용 전압원을 공급하는 제 9 스위칭소자;
    제 2n-3 스테이지로부터의 스캔펄스에 응답하여 제 2n-1 스테이지의 제 2 노드에 방전용 전압원을 공급하는 제 10 스위칭소자; 및,
    제 2n+1 스테이지로부터의 스캔펄스에 응답하여 제 2n-1 스테이지의 제 1 노드에 방전용 전압원을 공급하는 제 11 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  7. 제 6 항에 있어서,
    제 2n 스테이지에 구비된 노드 제어부는,
    외부로부터의 제 2 스타트 펄스 또는 제 2n-1 스테이지로부터의 스캔펄스에 응답하여 상기 제 2n 스테이지의 제 1 노드에 충전용 전압원을 공급하는 제 1 스위칭소자;
    상기 제 1 스타트 펄스 또는 제 2n-1 스테이지로터의 스캔펄스에 응답하여 상기 제 2n 스테이지의 제 2 노드에 방전용 전압원을 공급하는 제 2 스위칭소자;
    제 2 교류 전압원에 응답하여 상기 제 2 교류 전압원을 상기 제 2n 스테이지의 공통노드에 공급하는 제 3 스위칭소자;
    상기 제 2n 스테이지의 제 1 노드에 공급된 충전용 전압원에 응답하여 방전용 전압원을 출력하는 제 4 스위칭소자;
    제 2n-2 스테이지로부터의 스캔펄스에 응답하여 상기 방전용 전압원을 출력하는 제 5 스위칭소자;
    상기 제 3, 제 4, 및 제 5 스위칭소자로부터 공급된 전압원에 응답하여 턴-온 또는 턴-오프되며, 턴-온시 상기 제 2n 스테이지의 제 2 노드에 제 2 교류 전압원을 공급하는 제 6 스위칭소자;
    상기 제 2n 스테이지의 제 2 노드에 공급된 제 2 교류 전압원에 응답하여 상기 제 2n 스테이지의 제 1 노드 및 제 2n-1 스테이지의 노드 제어부에 방전용 전압원을 공급하는 제 7 스위칭소자;
    제 2n+1 스테이지의 제 2 노드에 공급된 제 2 교류 전압원에 응답하여 상기 제 2n 스테이지의 제 1 노드에 방전용 전압원을 공급하는 제 8 스위칭소자;
    제 2n 스테이지의 제 1 노드에 공급된 충전용 전압원에 응답하여, 상기 제 2n 스테이지의 제 2 노드에 방전용 전압원을 공급하는 제 9 스위칭소자;
    제 2n-2 스테이지로부터의 스캔펄스에 응답하여 제 2n 스테이지의 제 2 노드에 방전용 전압원을 공급하는 제 10 스위칭소자; 및,
    제 2n+2 스테이지로부터의 스캔펄스에 응답하여 제 2n 스테이지의 제 1 노드에 방전용 전압원을 공급하는 제 11 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  8. 제 1 항에 있어서,
    제 n 스테이지에 구비된 방전부는,
    제 n+2 스테이지로부터의 스캔펄스에 응답하여 상기 출력단자에 방전용 전압원을 공급하는 방전용 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  9. 제 1 항에 있어서,
    상기 각 스테이지의 노드 제어부, 풀업 스위칭소자, 풀다운 스위칭소자. 제 1 노드, 및 제 2 노드는 게이트 라인들의 일측에 위치하며, 상기 방전부는 상기 게이트 라인들의 타측에 위치하는 것을 특징으로 하는 쉬프트 레지스터.
  10. 제 9 항에 있어서,
    제 n 스테이지에 대응되는 제 n 방전부는 제 n+2 게이트 라인을 통해 출력된 스캔펄스를 공급받아 동작하는 것을 특징으로 하는 쉬프트 레지스터.
KR1020060101735A 2006-10-19 2006-10-19 쉬프트 레지스터 KR101192799B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060101735A KR101192799B1 (ko) 2006-10-19 2006-10-19 쉬프트 레지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060101735A KR101192799B1 (ko) 2006-10-19 2006-10-19 쉬프트 레지스터

Publications (2)

Publication Number Publication Date
KR20080035266A KR20080035266A (ko) 2008-04-23
KR101192799B1 true KR101192799B1 (ko) 2012-10-18

Family

ID=39574284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060101735A KR101192799B1 (ko) 2006-10-19 2006-10-19 쉬프트 레지스터

Country Status (1)

Country Link
KR (1) KR101192799B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101658153B1 (ko) * 2009-12-31 2016-09-21 엘지디스플레이 주식회사 쉬프트 레지스터
KR101658150B1 (ko) * 2010-04-14 2016-09-30 엘지디스플레이 주식회사 쉬프트 레지스터
CN103000151B (zh) * 2012-11-29 2014-09-10 京东方科技集团股份有限公司 一种栅极驱动装置及显示设备
KR102104979B1 (ko) * 2013-12-17 2020-04-27 엘지디스플레이 주식회사 쉬프트 레지스터 및 그를 이용한 표시 장치
KR102268965B1 (ko) * 2014-12-04 2021-06-24 엘지디스플레이 주식회사 게이트 쉬프트 레지스터 및 이를 이용한 표시 장치
KR102296787B1 (ko) * 2014-12-05 2021-09-01 엘지디스플레이 주식회사 표시장치 구동방법
KR102566782B1 (ko) * 2016-03-09 2023-08-16 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030043104A1 (en) 2001-09-03 2003-03-06 Samsung Electronics Co., Ltd. Liquid crystal display apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030043104A1 (en) 2001-09-03 2003-03-06 Samsung Electronics Co., Ltd. Liquid crystal display apparatus

Also Published As

Publication number Publication date
KR20080035266A (ko) 2008-04-23

Similar Documents

Publication Publication Date Title
KR101296645B1 (ko) 쉬프트 레지스터
KR101568249B1 (ko) 쉬프트 레지스터
KR101350635B1 (ko) 듀얼 쉬프트 레지스터
KR101286539B1 (ko) 쉬프트 레지스터
KR101511547B1 (ko) 쉬프트 레지스터
KR101319356B1 (ko) 액정표시장치의 쉬프트 레지스터 및 이의 구동방법
KR101192799B1 (ko) 쉬프트 레지스터
KR101201308B1 (ko) 쉬프트 레지스터
KR20140014746A (ko) 쉬프트 레지스터
KR101182323B1 (ko) 쉬프트 레지스터
KR20090057798A (ko) 쉬프트 레지스터
KR101166816B1 (ko) 쉬프트 레지스터 및 이의 구동방법
KR20070000832A (ko) 쉬프트 레지스터 및 이의 구동방법
KR101243806B1 (ko) 쉬프트 레지스터
KR20150047038A (ko) 쉬프트 레지스터
KR101232171B1 (ko) 쉬프트 레지스터
KR101232155B1 (ko) 쉬프트 레지스터
KR20090061527A (ko) 쉬프트 레지스터
KR101327840B1 (ko) 액정표시장치
KR101055208B1 (ko) 쉬프트 레지스터
KR20090015275A (ko) 쉬프트 레지스터
KR101166820B1 (ko) 쉬프트 레지스터
KR20070072011A (ko) 쉬프트 레지스터
KR20100065523A (ko) 쉬프트 레지스터
KR20100074933A (ko) 쉬프트 레지스터

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 7