KR20150033214A - 표시장치용 게이트 드라이버 - Google Patents

표시장치용 게이트 드라이버 Download PDF

Info

Publication number
KR20150033214A
KR20150033214A KR20130112910A KR20130112910A KR20150033214A KR 20150033214 A KR20150033214 A KR 20150033214A KR 20130112910 A KR20130112910 A KR 20130112910A KR 20130112910 A KR20130112910 A KR 20130112910A KR 20150033214 A KR20150033214 A KR 20150033214A
Authority
KR
South Korea
Prior art keywords
stage
voltage
power supply
supply line
scan
Prior art date
Application number
KR20130112910A
Other languages
English (en)
Other versions
KR102056676B1 (ko
Inventor
박종신
오대석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130112910A priority Critical patent/KR102056676B1/ko
Publication of KR20150033214A publication Critical patent/KR20150033214A/ko
Application granted granted Critical
Publication of KR102056676B1 publication Critical patent/KR102056676B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 순차주사방식 및 비월주사방식으로 구동 가능한 표시장치용 게이트 드라이버에 관한 것으로, 서로 다른 위상의 클럭펄스들 중 적어도 하나를 공급받아 스캔펄스를 출력하는 다수의 스테이지들; 및, 상기 클럭펄스들이 인가되는 다수의 클럭전송라인들과 상기 다수의 스테이지들 사이에 접속되어, 외부로부터의 주사제어신호에 따라 상기 클럭전송라인들과 상기 다수의 스테이지들간의 접속 여부를 제어하는 접속제어부를 포함함을 특징으로 한다.

Description

표시장치용 게이트 드라이버{GATE DRIVER FOR DISPLAY DEVICE}
본 발명은 게이트 드라이버에 관한 것으로, 특히 순차주사방식 및 비월주사방식으로 구동 가능한 표시장치용 게이트 드라이버에 대한 것이다.
종래의 게이트 드라이버는 순차주사방식 및 비월주사방식 중 어느 하나의 방식만으로 구동된다.
순차주사방식에서는 게이트 드라이버가 매 프레임 기간 마다 모든 게이트 라인들로 스캔펄스를 출력하여야 하기 때문에 소비전력이 높은 반면, 모든 게이트 라인들이 매 프레임 기간 마다 구동되므로 동 영상의 표시에 적합하다.
한편, 비월주사방식은 매 프레임 마다 홀수 번째 게이트 라인들과 짝수 번째 게이트 라인들을 번갈아 가며 구동하므로, 매 프레임 기간 마다 전체 게이트 라인들 중 1/2에 해당하는 게이트 라인들만이 구동된다. 이 비월주사방식은 순차주사방식에 비하여 동 영상의 화질이 떨어지는 반면, 매 프레임 기간 마다 게이트 드라이버가 구동하여야 하는 라인들의 수가 상대적으로 적어 소비전력을 줄어드는 효과가 있다. 또한, 이 비월주사방식은 정지 영상의 표현에 적합하다.
그런데, 종래, 특히 GIP(Gate In Panel) 방식의 게이트 드라이버는 순차구동방식 및 비월주사방식 중 어느 하나의 방식으로만 구동되도록 설계되어 있어, 예를 들어 정지 영상 표시 중에도 순차주사방식으로 구동되기 때문에 소비전력을 줄일 수 없는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 순차구동방식 및 비월주사방식으로 모두 구동 가능한 표시장치용 게이트 드라이버를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시장치용 게이트 드라이버는, 서로 다른 위상의 클럭펄스들 중 적어도 하나를 공급받아 스캔펄스를 출력하는 다수의 스테이지들; 및, 상기 클럭펄스들이 인가되는 다수의 클럭전송라인들과 상기 다수의 스테이지들 사이에 접속되어, 외부로부터의 주사제어신호에 따라 상기 클럭전송라인들과 상기 다수의 스테이지들간의 접속 여부를 제어하는 접속제어부를 포함함을 특징으로 한다.
상기 주사제어신호는 순차주사제어신호, 제 1 비월주사제어신호 및 제 2 비월주사제어신호로 구성되며; 상기 주사제어신호에 포함된 제어신호들 중 순차주사제어신호만이 액티브 상태이고 나머지 신호들이 비액티브 상태일 때, 상기 접속제어부는 상기 다수의 스테이지들 모두와 상기 다수의 클럭전송라인들을 서로 연결시키며; 상기 주사제어신호에 포함된 제어신호들 중 제 1 비월주사제어신호만이 액티브 상태이고 나머지 신호들이 비액티브 상태일 때, 상기 접속제어부는 상기 다수의 스테이지들 중 홀수 번째 스테이지들과 상기 다수의 클럭전송라인들을 서로 연결시키며; 그리고, 상기 주사제어신호에 포함된 제어신호들 중 제 2 비월주사제어신호만이 액티브 상태이고 나머지 신호들이 비액티브 상태일 때, 상기 접속제어부는 상기 다수의 스테이지들 중 짝수 번째 스테이지들과 상기 다수의 클럭전송라인들을 서로 연결시킴을 특징으로 한다.
상기 접속제어부는, 상기 주사제어신호에 따라 제어되며, 상기 다수의 클럭전송라인들과 다수의 스테이지들 사이에 접속된 다수의 접속제어 스위칭소자들을 포함함을 특징으로 한다.
상기 다수의 접속제어 스위칭소자들은, 해당 클럭전송라인과 각 스테이지의 클럭입력단자 사이에 접속된 다수의 순차구동용 스위칭소자들; 해당 클럭전송라인과 홀수 번째 스테이지의 클럭입력단자 사이에 접속된 다수의 제 1 비월구동용 스위칭소자들; 및, 해당 클럭전송라인과 짝수 번째 스테이지의 클럭입력단자 사이에 접속된 다수의 제 2 비월구동용 스위칭소자들을 포함함을 특징으로 한다.
상기 다수의 스테이지들 중 n번째 스테이지는, n-2번째 스테이지로부터의 스캔펄스에 따라 제어되며, 제 1 교류전압을 전송하는 제 1 교류전원라인과 세트 노드 사이에 접속된 제 1 스위칭소자; n-1번째 스테이지로부터의 스캔펄스에 따라 제어되며, 제 2 교류전압을 전송하는 제 2 교류전원라인과 상기 세트 노드 사이에 접속된 제 2 스위칭소자; 상기 n-2번째 스테이지로부터의 스캔펄스에 따라 제어되며, 리세트 노드와 방전용전압을 전송하는 방전원전원라인 사이에 접속된 제 3 스위칭소자; 상기 n-1번째 스테이지로부터의 스캔펄스에 따라 제어되며, 상기 리세트 노드와 상기 방전원전원라인 사이에 접속된 제 4 스위칭소자; n+1번째 스테이지로부터의 스캔펄스에 따라 제어되며, 상기 방전용전원라인과 상기 세트 노드 사이에 접속된 제 5 스위칭소자; n+2번째 스테이지로부터의 스캔펄스에 따라 제어되며, 상기 방전용전원라인과 상기 세트 노드 사이에 접속된 제 6 스위칭소자; 상기 리세트 노드의 전압에 따라 제어되며, 상기 세트 노드와 상기 방전용전원라인 사이에 접속된 제 7 스위칭소자; 상기 세트 노드의 전압에 따라 제어되며, 상기 리세트 노드와 상기 방전용전원라인 사이에 접속된 제 8 스위칭소자; 충전용전원라인으로부터의 충전용전압에 따라 제어되며, 상기 충전용전원라인과 공통 노드 사이에 접속된 제 9 스위칭소자; 상기 공통 노드의 전압에 따라 제어되며, 상기 충전용전원라인과 상기 리세트 노드 사이에 접속된 제 10 스위칭소자; 상기 세트 노드의 전압에 따라 제어되며, 그 n번째 스테이지의 클럭입력단자와 스캔출력단자 사이에 접속된 풀업 스위칭소자; 및, 상기 리세트 노드의 전압에 따라 제어되며, 그 n번째 스테이지의 스캔출력단자와 상기 방전용전원라인 사이에 접속된 풀다운 스위칭소자를 포함함을 특징으로 한다.
상기 주사제어신호에 포함된 제어신호들 중 순차주사제어신호만이 액티브 상태이고 나머지 신호들이 비액티브 상태일 때, 상기 제 1 교류전압 및 제 2 교류전압이 모두 액티브 상태로 유지되며; 상기 주사제어신호에 포함된 제어신호들 중 제 1 비월주사제어신호만이 액티브 상태이고 나머지 신호들이 비액티브 상태일 때, 상기 제 1 교류전압이 액티브 상태로 유지되고 제 2 교류전압이 비액티브 상태로 유지되며; 그리고, 상기 주사제어신호에 포함된 제어신호들 중 제 2 비월주사제어신호만이 액티브 상태이고 나머지 신호들이 비액티브 상태일 때, 상기 제 2 교류전압이 액티브 상태로 유지되고 제 1 교류전압이 비액티브 상태로 유지됨을 특징으로 한다.
상기 다수의 스테이지들에 포함된 홀수 번째 스테이지들 중 가장 첫 번째로 동작하는 1번째 스테이지를 세트시키기 위한 제 1 더미펄스를 생성하는 제 1 더미 스테이지; 및, 상기 다수의 스테이지들에 포함된 짝수 번째 스테이지들 중 가장 첫 번째로 동작하는 2번째 스테이지를 세트시키기 위한 제 2 더미펄스를 생성하는 제 2 더미 스테이지를 더 포함함을 특징으로 한다.
상기 제 1 더미 스테이지는, 제 1 스타트 펄스 및 제 2 스타트 펄스에 따라 세트되어 어느 하나의 클럭전송라인으로부터의 클럭펄스를 상기 제 1 더미펄스로서 생성하며; 그리고, 상기 제 2 더미 스테이지는, 제 3 스타트 펄스 및 제 4 스타트 펄스에 따라 세트되어 어느 하나의 다른 클럭전송라인으로부터의 클럭펄스를 상기 제 2 더미펄스로서 생성함을 특징으로 한다.
상기 주사제어신호는 순차주사제어신호, 제 1 비월주사제어신호 및 제 2 비월주사제어신호로 구성되며; 상기 주사제어신호에 포함된 제어신호들 중 순차주사제어신호만이 액티브 상태이고 나머지 신호들이 비액티브 상태일 때, 상기 제 1 내지 제 4 스타트 펄스가 제 1 및 제 2 더미 스테이지들로 순차적으로 공급되며; 상기 주사제어신호에 포함된 제어신호들 중 제 1 비월주사제어신호만이 액티브 상태이고 나머지 신호들이 비액티브 상태일 때, 상기 제 1 및 제 2 스타트 펄스가 액티브 상태로 유지되고 상기 제 3 및 제 4 스타트 펄스가 비액티브 상태로 유지되며; 그리고, 상기 주사제어신호에 포함된 제어신호들 중 제 2 비월주사제어신호만이 액티브 상태이고 나머지 신호들이 비액티브 상태일 때, 상기 제 3 및 제 4 스타트 펄스가 액티브 상태로 유지되고 상기 제 1 및 제 2 스타트 펄스가 비액티브 상태로 유지됨을 특징으로 한다.
상기 제 1 더미 스테이지는, 상기 제 1 스타트 펄스에 따라 제어되며, 제 2 교류전압을 전송하는 제 2 교류전원라인과 세트 노드 사이에 접속된 제 2 스위칭소자; 상기 제 2 스타트 펄스에 따라 제어되며, 제 1 교류전압을 전송하는 제 1 교류전원라인과 상기 세트 노드 사이에 접속된 제 2 스위칭소자; 상기 제 1 스타트 펄스에 따라 제어되며, 리세트 노드와 방전용전압을 전송하는 방전원전원라인 사이에 접속된 제 3 스위칭소자; 상기 제 2 스타트 펄스에 따라 제어되며, 상기 리세트 노드와 상기 방전원전원라인 사이에 접속된 제 4 스위칭소자; 상기 제 2 더미 스테이지로부터의 제 2 더미펄스에 따라 제어되며, 상기 방전용전원라인과 상기 세트 노드 사이에 접속된 제 5 스위칭소자; 1번째 스테이지로부터의 스캔펄스에 따라 제어되며, 상기 방전용전원라인과 상기 세트 노드 사이에 접속된 제 6 스위칭소자; 상기 리세트 노드의 전압에 따라 제어되며, 상기 세트 노드와 상기 방전용전원라인 사이에 접속된 제 7 스위칭소자; 상기 세트 노드의 전압에 따라 제어되며, 상기 리세트 노드와 상기 방전용전원라인 사이에 접속된 제 8 스위칭소자; 충전용전원라인으로부터의 충전용전압에 따라 제어되며, 상기 충전용전원라인과 공통 노드 사이에 접속된 제 9 스위칭소자; 상기 공통 노드의 전압에 따라 제어되며, 상기 충전용전원라인과 상기 리세트 노드 사이에 접속된 제 10 스위칭소자; 상기 세트 노드의 전압에 따라 제어되며, 그 n번째 스테이지의 클럭입력단자와 스캔출력단자 사이에 접속된 풀업 스위칭소자; 및, 상기 리세트 노드의 전압에 따라 제어되며, 그 n번째 스테이지의 스캔출력단자와 상기 방전용전원라인 사이에 접속된 풀다운 스위칭소자를 포함함을 특징으로 한다.
상기 제 2 더미 스테이지는, 상기 제 3 스타트 펄스에 따라 제어되며, 제 2 교류전압을 전송하는 제 2 교류전원라인과 세트 노드 사이에 접속된 제 2 스위칭소자; 상기 제 4 스타트 펄스에 따라 제어되며, 제 1 교류전압을 전송하는 제 1 교류전원라인과 상기 세트 노드 사이에 접속된 제 2 스위칭소자; 상기 제 3 스타트 펄스에 따라 제어되며, 리세트 노드와 방전용전압을 전송하는 방전원전원라인 사이에 접속된 제 3 스위칭소자; 상기 제 4 스타트 펄스에 따라 제어되며, 상기 리세트 노드와 상기 방전원전원라인 사이에 접속된 제 4 스위칭소자; 1번째 스테이지로부터의 스캔펄스에 따라 제어되며, 상기 방전용전원라인과 상기 세트 노드 사이에 접속된 제 5 스위칭소자; 2번째 스테이지로부터의 스캔펄스에 따라 제어되며, 상기 방전용전원라인과 상기 세트 노드 사이에 접속된 제 6 스위칭소자; 상기 리세트 노드의 전압에 따라 제어되며, 상기 세트 노드와 상기 방전용전원라인 사이에 접속된 제 7 스위칭소자; 상기 세트 노드의 전압에 따라 제어되며, 상기 리세트 노드와 상기 방전용전원라인 사이에 접속된 제 8 스위칭소자; 충전용전원라인으로부터의 충전용전압에 따라 제어되며, 상기 충전용전원라인과 공통 노드 사이에 접속된 제 9 스위칭소자; 상기 공통 노드의 전압에 따라 제어되며, 상기 충전용전원라인과 상기 리세트 노드 사이에 접속된 제 10 스위칭소자; 상기 세트 노드의 전압에 따라 제어되며, 그 n번째 스테이지의 클럭입력단자와 스캔출력단자 사이에 접속된 풀업 스위칭소자; 및, 상기 리세트 노드의 전압에 따라 제어되며, 그 n번째 스테이지의 스캔출력단자와 상기 방전용전원라인 사이에 접속된 풀다운 스위칭소자를 포함함을 특징으로 한다.
본 발명에 따른 표시장치용 게이트 드라이버에는 다음과 같은 효과가 있다.
첫째, 본 발명에 따른 게이트 드라이버는 외부로부터의 순차주사방식 및 비월주사방식으로 모두 구동 가능하므로, 소비전력을 줄이기 위해 영상 특성에 따라 주사방식을 변경할 필요가 있는 표시장치에 사용 가능하다.
둘째, 본 발명에 따른 게이트 드라이버는 한 세트의 클럭펄스만을 이용하여 순차주사방식과 비월주사방식을 모두 구현하므로 클럭펄스의 수 및 클럭전송라인의 수를 크게 줄일 수 있다.
도 1은 본 발명의 실시예에 따른 표시장치용 게이트 드라이버를 나타낸 도면
도 2는 주사제어신호에 포함된 제어신호들 중 순차주사제어신호만이 액티브 상태이고 나머지 제어신호들이 비액티 상태일 때의 접속제어부의 동작을 설명하기 위한 도면
도 3은 주사제어신호에 포함된 제어신호들 중 제 1 비월주사제어신호만이 액티브 상태이고 나머지 제어신호들이 비액티 상태일 때의 접속제어부의 동작을 설명하기 위한 도면
도 4는 주사제어신호에 포함된 제어신호들 중 제 2 비월주사제어신호만이 액티브 상태이고 나머지 제어신호들이 비액티 상태일 때의 접속제어부의 동작을 설명하기 위한 도면
도 5는 도 1의 쉬프트 레지스터에 구비된 스테이지들간의 접속 관계를 나타낸 도면
도 6은 도 1에 구비된 임의의 n번째 스테이지의 구성을 나타낸 도면
도 7은 순차주사방식에 따라 구동되는 쉬프트 레지스터로 공급되는 각종 신호들을 나타낸 도면
도 8a 내지 도 8e는 쉬프트 레지스터가 순차주사방식으로 구동될 때 n번째 스테이지의 동작을 설명하기 위한 도면
도 9는 제 1 비월주사방식에 따라 구동되는 쉬프트 레지스터로 공급되는 각종 신호들을 나타낸 도면
도 10은 쉬프트 레지스터가 제 1 비월주사방식으로 구동될 때 n번째 스테이지의 동작을 설명하기 위한 도면
도 11은 제 2 비월주사방식에 따라 구동되는 쉬프트 레지스터로 공급되는 각종 신호들을 나타낸 도면
도 12는 쉬프트 레지스터가 제 2 비월주사방식으로 구동될 때 n번째 스테이지의 동작을 설명하기 위한 도면
도 13은 제 1 및 제 2 더미 스테이지들과 제 1 및 제 2 스테이지들간의 접속 관계를 설명하기 위한 도면
도 14는 도 13에 구비된 제 1 더미 스테이지의 구성을 나타낸 도면
도 15는 도 13에 구비된 제 2 더미 스테이지의 구성을 나타낸 도면
도 16 내지 도 19는 순차주사방식, 제 1 비월주사방식, 제 2 비월주사방식, 그리고 이들의 조합 방식에 따른 쉬프트 레지스터의 출력 방식을 설명하기 위한 도면
도 20은 순차주사방식에 따른 스캔펄스들의 파형과 제 1 비월주사방식에 따른 스캔펄스들의 파형을 나타낸 도면
도 1은 본 발명의 실시예에 따른 표시장치용 게이트 드라이버를 나타낸 도면이다.
본 발명의 실시예에 따른 게이트 드라이버는, 도 1에 도시된 바와 같이, 다수의 스캔펄스들을 순차적으로 출력하는 쉬프트 레지스터(SR)와, 이 쉬프트 레지스터(SR)와 클럭전송라인들(CTL1 내지 CTL4)간의 접속을 제어하는 접속제어부(CCU)를 포함한다.
쉬프트 레지스터(SR)는, 도 1에 도시된 바와 같이, 서로 다른 위상의 클럭펄스들(CLK1 내지 CLK4) 중 적어도 하나를 공급받아 스캔펄스들(..., SPn-2 내지 SPn+2, ...)을 출력하는 다수의 스테이지들(..., STn-2 내지 STn+2, ...)을 포함한다. 이들 스테이지들(..., STn-2 내지 STn+2, ...)은 순차적으로 스캔펄스들(..., SPn-2 내지 SPn+2, ...)을 출력한다. 즉, 첫 번째 스테이지부터 마지막 번째 스테이지(이하, m번째 스테이지)까지 순차적으로 출력펄스들을 출력한다. 구체적으로, 각 스테이지(..., STn-2 내지 STn+2, ...)는 스캔출력단자(OT)를 포함하는 바, 각 스테이지(..., STn-2 내지 STn+2, ...)는 자신의 스캔출력단자(OT)를 통해 한 프레임 기간 동안 한 번의 스캔펄스를 순차적으로 출력한다. 이때, 게이트 드라이버의 구동 방식에 따라 전술된 바와 같이 모든 스테이지들이 순차적으로 스캔펄스들을 출력하거나, 또는 그 전체 스테이지들 중 일부분들만이 순차적으로 스캔펄스들을 출력할 수도 있다.
한 프레임 기간을 기준으로, 첫 번째 내지 m번째 스테이지들 중 첫 번째 스테이지가 가장 먼저 스캔펄스를 출력하며, m번째 스테이지가 가장 늦게 스캔펄스를 출력한다. 여기서, 앞으로 설명될 용어 “i번째 스테이지”에서 i는 그 스테이지가 놓인 위치적인 순서를 의미하는 것이 아니라, 그 스테이지로부터 출력되는 스캔펄스의 출력 순서가 i번째임을 의미한다. 예를 들어, 2번째(두 번째) 스테이지는, 한 프레임 기간에서 전체 스테이지들 중 2번째로 스캔펄스를 출력하는 스테이지로서, 이 2번째 스테이지로부터의 스캔펄스의 출력 타이밍은 1번째(첫 번째) 스테이지의 그것보다 더 늦고 3번째 스테이지의 그것보다 더 빠르다.
하나의 스테이지로부터 출력되는 스캔펄스는 클럭펄스를 근거로 생성된 것으로, 이 클럭펄스들(CLK1 내지 CLK4)은 접속제어부(CCU)를 통해 해당 스테이지의 클럭입력단자(IT)로 입력된다.
각 스테이지(..., STn-2 내지 STn+2, ...)는 스캔펄스를 이용하여 자신에게 접속된 게이트 라인을 구동시킨다. 아울러, 각 스테이지(..., STn-2 내지 STn+2, ...)는 그 스캔펄스를 이용하여 자신보다 출력 순서가 늦은 후단 스테이지 및 자신보다 출력 순서가 빠른 전단 스테이지 중 적어도 하나의 동작을 제어한다. 예를 들어, n번째 스테이지(STn)는 n번째 스캔펄스(SPn)를 생성하고, 이를 자신보다 출력 순서가 늦은 n+1번째 스테이지(STn+1)의 세트단자 및 n+2번째 스테이지(STn+2)의 세트단자로 제공하며, 또한 그 n번째 스캔펄스를 자신보다 출력 순서가 빠른 n-1번째 스테이지(STn-1)의 리세트단자 및 n-2번째 스테이지(STn-2)의 리세트단자로 공급한다. 이 n번째 스캔펄스(SPn)에 의해 n+1번째 및 n+2번째 스테이지(STn+1, STn+2)는 세트되는 반면, n-1번째 및 n-2번째 스테이지(STn-1, STn-2)는 리세트된다.
단, 1번째 스테이지(ST1)는 별도의 제 1 더미 스테이지(도 13의 DST1)로부터의 제 1 더미펄스(DP1)에 따라 세트되며, 그리고 2번째 스테이지(ST2)는 별도의 제 2 더미 스테이지(도 13의 DST2)로부터의 제 2 더미펄스(DP2)에 따라 세트된다. 여기서, 제 1 더미 스테이지(DST1)는 타이밍 컨트롤러(도시되지 않음)로부터의 제 1 및 제 2 스타트 펄스(도 10의 Vst1, Vst2)에 따라 세트되며, 그리고 제 2 더미 스테이지(DST2)는 제 3 및 제 4 스타트 펄스(도 10의 Vst3, Vst4)에 따라 세트된다. 여기서, 제 1 더미 스테이지(DST1)는 1번째 스테이지(ST1)로부터의 1번째 스캔펄스(SP1)에 따라 리세트되며, 그리고 제 2 더미 스테이지(DST2)는 2번째 스테이지(ST2)로부터의 2번째 스캔펄스(SP2)에 따라 리세트된다.
쉬프트 레지스터(SR)의 구성에 따라, 이 제 1 및 제 2 더미 스테이지들(DST1, DST2)은 게이트 라인에 연결될 수도 있고 그렇지 않을 수도 있다.
한편, 도시되지 않았지만, 이 쉬프트 레지스터(SR)는 m번째 스테이지 및 m-1번째 스테이지를 리세트시키기 더미펄스들을 출력하는 다수의 더미 스테이지들(도시되지 않음; 이하, 하단 더미 스테이지들)을 더 포함할 수 있는 바, 이들 하단 더미 스테이지들은 제 1 내지 제 4 스타트 펄스(Vst1 내지 Vst4)에 따라 리세트된다. 또한, 이 하단 더미 스테이지들 없이, m-1번째 스테이지로 제 1 및 제 2 스타트 펄스(Vst1, Vst2)를 공급하고, 그리고 m번째 스테이지로 제 3 및 제 4 스타트 펄스(Vst3, Vst4)를 공급할 수도 있다. 이와 같은 경우, m-1번째 스테이지는 제 1 및 제 2 스타트 펄스(Vst1, Vst2)에 의해 리세트되며, 그리고 m번째 스테이지는 제 3 및 제 4 스타트 펄스(Vst3, Vst4)에 의해 리세트된다.
접속제어부(CCU)는, 전술된 클럭펄스들(CLK1 내지 CLK4)이 인가되는 다수의 클럭전송라인들(CTL1 내지 CTL4)과 스테이지들 사이에 접속되어, 외부로부터의 주사제어신호에 따라 클럭전송라인들(CTL1 내지 CTL4)과 스테이지들간의 접속 여부를 제어한다. 이 주사제어신호는, 예를 들어 타이밍 컨트롤러로부터 생성될 수 있다.
이 접속제어부(CCU)는 순차주사제어신호(PS)에 응답하여, 그 쉬프트 레지스터(SR)가 순차구동방식(progressive scan)으로 게이트 라인들을 구동할 수 있도록, 그러한 구동에 필요한 클럭펄스들을 그 쉬프트 레지스터(SR)로 공급한다. 또한, 이 접속제어부(CCU)는 제 1 비월주사제어신호(I1S) 및 제 2 비월주사제어신호(I2S)에 응답하여, 그 쉬프트 레지스터(SR)가 비월주사방식(interlaced scan)으로 게이트 라인들을 구동할 수 있도록, 그러한 구동에 필요한 클럭펄스들을 그 쉬프트 레지스터(SR)로 공급한다.
전술된 순차주사방식은 매 프레임 마다 모든 게이트 라인들이 순차적으로 구동되는 방식이다. 예를 들어, 이 순차주사방식에 따라 동작하는 쉬프트 레지스터(SR)는, 매 프레임 기간 마다 전체 게이트 라인들을 순차적으로 구동한다. 이를 위해, 전술된 주사제어신호에 포함된 제어신호들 중 순차주사제어신호(PS)만이 액티브 상태이고 나머지 신호들이 비액티브 상태일 때, 접속제어부(CCU)는 스테이지들(..., STn-2 내지 STn+2, ...) 모두와 클럭전송라인들(CTL1 내지 CTL4)을 서로 연결시킨다.
전술된 비월주사방식은 프레임 단위로 홀수 번째 게이트 라인들과 짝수 번째 게이트 라인들이 번갈아가며 구동되는 방식이다. 예를 들어, 이 비월주사방식에 따라 동작하는 쉬프트 레지스터(SR)는, 홀수 번째 프레임 기간에는 홀수 번째 게이트 라인들만을 선택하여 이들을 순차적으로 구동하는 반면, 짝수 번째 프레임에는 짝수 번째 게이트 라인들만을 선택하여 이들을 순차적으로 구동한다. 물론, 그 반대의 경우도 가능하다. 이를 위해, 주사제어신호에 포함된 제어신호들 중 제 1 비월주사제어신호(I1S)만이 액티브 상태이고 나머지 신호들이 비액티브 상태일 때, 접속제어부(CCU)는 그 전체 스테이지들 중 홀수 번째 스테이지들(..., STn-2, STn, STn+2, ...)과 클럭전송라인들(CTL1 내지 CTL4)을 서로 연결시킨다. 그리고, 주사제어신호에 포함된 제어신호들 중 제 2 비월주사제어신호(I2S)만이 액티브 상태이고 나머지 신호들이 비액티브 상태일 때, 접속제어부(CCU)는 그 전체 스테이지들 중 짝수 번째 스테이지들(..., STn-1 내지 STn+1, ...)과 클럭전송라인들(CTL1 내지 CTL4)을 서로 연결시킨다.
한편, 전술된 비월주사방식으로 쉬프트 레지스터(SR)가 구동될 때 하나의 프레임 기간은 스캔펄스들이 출력되는 스캔 기간 및 이 스캔펄스들이 출력되지 않는 스킵 기간으로 구분될 수 있다. 여기서, 스캔 기간 및 스킵 기간은 각각 1/2 프레임 기간에 해당한다. 이때, 전술된 비월주사방식에 따라 동작하는 쉬프트 레지스터(SR)는 매 프레임 기간의 스캔 기간에 해당 게이트 라인들을 구동한다. 다시 말하여, 스킵 기간에는 스캔펄스들이 발생되지 않으며, 또한 그 스킵 기간에는 데이터 드라이버(도시되지 않음)내에 포함된 출력 버퍼(buffer)들이 동작을 멈추므로 소비전력이 감소된다. 한편, 스캔 기간 동안 그 데이터 드라이버의 출력 버퍼들은 동작 상태를 유지한다.
전술된 접속제어부(CCU)는, 도 1에 도시된 바와 같이, 다수의 접속제어 스위칭소자들(P-Tr, I-Tr1, I-Tr2)을 포함한다. 이들 접속제어 스위칭소자들(P-Tr, I-Tr1, I-Tr2) 각각은 주사제어신호에 포함된 제어신호들 중 어느 하나에 따라 제어되며, 클럭전송라인들(CTL1 내지 CTL4)과 스테이지들(..., STn-2 내지 STn+2, ...) 사이에 접속된다. 각 접속제어 스위칭소자(P-Tr, I-Tr1, I-Tr2)는 주사제어신호에 포함된 어느 하나의 제어신호에 따라 턴-온 또는 턴-오프되며, 턴-온시 해당 클럭전송라인과 해당 스테이지의 클럭입력단자(IT)를 서로 연결시킨다.
이 접속제어 스위칭소자들(P-Tr, I-Tr1, I-Tr2)은, 순차구동용 스위칭소자(P-Tr)들, 제 1 비월구동용 스위칭소자(I-Tr1)들 및 제 2 비월구동용 스위칭소자(I-Tr2)들로 구분될 수 있다.
각 순차구동용 스위칭소자(P-Tr)는 순차주사제어신호(PS)에 따라 제어되며, 해당 클럭전송라인과 해당 스테이지의 클럭입력단자 사이에 접속된다. 이 순차구동용 스위칭소자(P-Tr)는 순차구동제어신호에 따라 턴-온 또는 턴-오프되며, 턴-온시 해당 클럭전송라인으로부터의 클럭펄스를 해당 스테이지의 클럭입력단자로 공급한다. 예를 들어, n번째 스테이지(STn)와 연관된 순차구동용 스위칭소자(P-Tr)는, 제 3 클럭펄스를 전송하는 제 3 클럭전송라인과 n번째 스테이지(STn)의 클럭입력단자(IT) 사이에 접속된다.
각 제 1 비월구동용 스위칭소자(I-Tr1)는 제 1 비월주사제어신호(I1S)에 따라 제어되며, 해당 클럭전송라인과 홀수 번째 스테이지의 클럭입력단자 사이에 접속된다. 이 제 1 비월구동용 스위칭소자(I-Tr1)는 제 1 비월주사제어신호(I1S)에 따라 턴-온 또는 턴-오프되며, 턴-온시 해당 클럭전송라인으로부터의 클럭펄스를 홀수 번째 스테이지의 클럭입력단자로 공급한다. 예를 들어, n번째 스테이지(STn)와 연관된 제 1 비월구동용 스위칭소자(I-Tr1)는, 제 1 클럭펄스를 전송하는 제 1 클럭전송라인과 n번째 스테이지(STn)의 클럭입력단자(IT) 사이에 접속된다.
각 제 2 비월구동용 스위칭소자(I-Tr2)는 제 2 비월주사제어신호(I2S)에 따라 제어되며, 해당 클럭전송라인과 짝수 번째 스테이지의 클럭입력단자 사이에 접속된다. 이 제 2 비월구동용 스위칭소자(I-Tr2)는 제 2 비월주사제어신호(I2S)에 따라 턴-온 또는 턴-오프되며, 턴-온시 해당 클럭전송라인으로부터의 클럭펄스를 짝수 번째 스테이지의 클럭입력단자로 공급한다. 예를 들어, n+1번째 스테이지와 연관된 제 2 비월구?용 스위칭소자는, 제 2 클럭펄스를 전송하는 제 2 클럭전송라인과 n번째 스테이지(STn)의 클럭입력단자(IT) 사이에 접속된다.
이와 같이 접속제어 스위칭소자들의 구성에 따라, 하나의 스테이지 당 2개의 접속제어 스위칭소자들(1개의 순차구동용 스위칭소자(P-Tr) 및 1개의 비월구동용 스위칭소자)을 구비하는 바, 여기서 그 2개 중 하나는 순차구동용 스위칭소자(P-Tr)이고, 그리고 나머지 다른 하나는 제 1 비월구동용 스위칭소자(I-Tr1) 및 제 2 비월구동용 스위칭소자(I-Tr2) 중 하나이다. 즉, 그 하나의 스테이지가 홀수 번째 스테이지일 경우 그 나머지 다른 하나의 접속제어 스위칭소자는 제 1 비월구동용 스위칭소자(I-Tr1)가 되며, 반면 그 하나의 스테이지가 짝수 번째 스테이지일 경우 그 나머지 다른 하나의 접속제어 스위칭소자는 제 2 비월구동용 스위칭소자(I-Tr2)가 된다.
이하, 도 2 내지 도 4를 참조로, 주사제어신호에 따른 접속제어부(CCU)의 동작을 구체적으로 설명하면 다음과 같다.
도 2는 주사제어신호에 포함된 제어신호들 중 순차주사제어신호(PS)만이 액티브 상태(예를 들어, 하이 상태)이고 나머지 제어신호들이 비액티 상태(예를 들어, 로우 상태)일 때의 접속제어부(CCU)의 동작을 설명하기 위한 도면이다. 한편, 도 2 내지 도 4에서, 원형의 점선으로 강조된 스위칭소자들(순차구동용 스위칭소자(P-Tr) 또는 비월구동용 스위칭소자)은 턴-온된 상태를 의미하며, 나머지 강조되지 않은 스위칭소자들은 턴-오프된 상태를 의미한다.
도 2에 도시된 바와 같이 순차주사제어신호(PS)만이 액티브 상태일 때에는 그 신호를 공급받는 스위칭소자들만이 선택적으로 턴-온되고, 나머지 제 1 및 제 2 비월구동용 스위칭소자(I-Tr1, I-Tr2)들은 모두 턴-오프된다. 이에 따라, n-2번째 내지 n+2번째 스테이지들(STn-2 내지 STn+2)을 포함한 전체 스테이지들이 빠짐없이 해당 클럭전송라인에 접속된다. 예를 들어, 도 2에 도시된 바와 같이, n-2번째 스테이지(STn-2)는 턴-온된 순차구동용 스위칭소자(P-Tr)를 통해 제 1 클럭전송라인(CTL1)에 접속되며, n-1번째 스테이지(STn-1)는 턴-온된 순차구동용 스위칭소자(P-Tr)를 통해 제 2 클럭전송라인(CTL2)에 접속되며, n번째 스테이지(STn)는 턴-온된 순차구동용 스위칭소자(P-Tr)를 통해 제 3 클럭전송라인(CTL3)에 접속되며, n+1번째 스테이지(STn+1)는 턴-온된 순차구동용 스위칭소자(P-Tr)를 통해 제 4 클럭전송라인(CTL4)에 접속되며, 그리고 n+2번째 스테이지(STn+2)는 턴-온된 순차구동용 스위칭소자(P-Tr)를 통해 제 1 클럭전송라인(CTL1)에 접속된다.
한편, 도 3은 주사제어신호에 포함된 제어신호들 중 제 1 비월주사제어신호(I1S)만이 액티브 상태(예를 들어, 하이 상태)이고 나머지 제어신호들이 비액티 상태(예를 들어, 로우 상태)일 때의 접속제어부(CCU)의 동작을 설명하기 위한 도면이다.
도 3에 도시된 바와 같이 제 1 비월주사제어신호(I1S)만이 액티브 상태일 때에는 그 신호를 공급받는 제 1 비월구동용 스위칭소자(I-Tr1)들만이 선택적으로 턴-온되고, 나머지 순차구동용 스위칭소자(P-Tr)들 및 제 2 비월구동용 스위칭소자(I-Tr2)들은 모두 턴-오프된다. 이에 따라, n-2번째 내지 n+2번째 스테이지들(STn-2 내지 STn+2)을 포함한 전체 스테이지들 중 홀수 번째 스테이지들(..., STn-2, STn, ST+2, ...)만이 해당 클럭전송라인에 접속된다. 예를 들어, 도 3에 도시된 바와 같이, n-2번째 스테이지(STn-2)는 턴-온된 제 1 비월구동용 스위칭소자(I-Tr1)를 통해 제 4 클럭전송라인(CTL4)에 접속되며, n번째 스테이지(STn)는 턴-온된 제 1 비월구동용 스위칭소자(I-Tr1)를 통해 제 1 클럭전송라인(CTL1)에 접속되며, 그리고 n+2번째 스테이지(STn+2)는 턴-온된 제 1 비월구동용 스위칭소자(I-Tr1)를 통해 제 2 클럭전송라인(CTL2)에 접속된다.
한편, 도 4는 주사제어신호에 포함된 제어신호들 중 제 2 비월주사제어신호(I2S)만이 액티브 상태(예를 들어, 하이 상태)이고 나머지 제어신호들이 비액티 상태(예를 들어, 로우 상태)일 때의 접속제어부(CCU)의 동작을 설명하기 위한 도면이다.
도 4에 도시된 바와 같이 제 2 비월주사제어신호(I2S)만이 액티브 상태일 때에는 그 신호를 공급받는 제 2 비월구동용 스위칭소자(I-Tr2)들만이 선택적으로 턴-온되고, 나머지 순차구동용 스위칭소자(P-Tr)들 및 제 1 비월구동용 스위칭소자(I-Tr1)들은 모두 턴-오프된다. 이에 따라, n-2번째 내지 n+2번째 스테이지들(STn-2 내지 STn+2)을 포함한 전체 스테이지들 중 짝수 번째 스테이지들(..., STn-1, STn+1, ...)만이 해당 클럭전송라인에 접속된다. 예를 들어, 도 4에 도시된 바와 같이, n-1번째 스테이지(STn-1)는 턴-온된 제 2 비월구동용 스위칭소자(I-Tr2)를 통해 제 1 클럭전송라인(CTL1)에 접속되며, 그리고 n+1번째 스테이지(STn+1)는 턴-온된 제 2 비월구동용 스위칭소자(I-Tr2)를 통해 제 2 클럭전송라인(CTL2)에 접속된다.
여기서, 도 5를 참조하여, 도 1의 쉬프트 레지스터(SR)에 구비된 스테이지들간의 접속 관계를 설명하면 다음과 같다.
도 5는 도 1의 쉬프트 레지스터(SR)에 구비된 스테이지들간의 접속 관계를 나타낸 도면이다.
도 5에 도시된 바와 같이, n번째 스테이지(STn)는 n-2번째 스테이지(STn-2)로부터의 n-2번째 스캔펄스(SPn-2)에 따라 1차로 세트되며, 이어서 n-1번째 스테이지(STn-1)로부터의 n-1번째 스캔펄스(SPn-1)에 따라 2차로 세트된다. 그리고, 이 n번째 스테이지(STn)는 n+1번째 스테이지(STn+1)로부터의 n+1번째 스캔펄스(SPn+1)에 따라 1차로 리세트되며, 이어서 n+2번째 스테이지(STn+2)로부터의 n+2번째 스캔펄스(SPn+2)에 따라 2차로 리세트된다.
또한, 이 n번째 스테이지(STn)로부터 출력된 n번째 스캔펄스(SPn)는, n번째 게이트 라인으로 공급되어 이 n번째 게이트 라인을 구동시키며, n-2번째 스테이지(STn-2)로 공급되어 이 n-2번째 스테이지(STn-2)를 2차로 리세트시키고, 아울러 n-1번째 스테이지(STn-1)로 공급되어 이 n-1번째 스테이지(STn-1)를 1차로 리세트시킨다. 그리고, 이 n번째 스테이지(STn)로부터 출력된 n번째 스캔펄스(SPn)는, n+1번째 스테이지(STn+1)로 공급되어 이 n+1번째 스테이지(STn+1)를 2차로 세트시키고, 아울러 n+2번째 스테이지(STn+2)로 공급되어 이 n+2번째 스테이지(STn+2)를 1차로 세트시킨다.
한편, 나머지 스테이지들 역시 전술된 n번째 스테이지(STn)와 같은 방식으로 자신으로부터 전단 및 후단에 위치한 스테이지들에 의해 세트 또는 리세트 되며, 또한 자신에게 접속된 해당 게이트 라인을 구동함과 아울러, 자신으로부터 전단 및 후단에 위치한 스테이지들의 동작을 제어한다.
도 5에 도시된 스테이지들의 접속 관계는 하나의 예로서, 본 발명에 따른 쉬프트 레지스터(SR)는 도 5에 도시된 바와 같은 구조 외에도 다양한 구조를 가질 수 있다.
이러한 스테이지들 각각은 다음과 같은 구성을 가질 수 있다.
도 6은 도 1에 구비된 임의의 n번째 스테이지(STn)의 구성을 나타낸 도면이다.
n번째 스테이지(STn)는, 도 6에 도시된 바와 같이, 제 1 내지 제 10 스위칭소자들, 풀업 스위칭소자 및 풀다운 스위칭소자를 포함한다.
n번째 스테이지(STn)에 구비된 제 1 스위칭소자(Tr1)는 n-2번째 스테이지(STn-2)로부터의 스캔펄스(SPn-2)에 따라 제어되며, 제 1 교류전압(Vac1)을 전송하는 제 1 교류전원라인(ACL1)과 세트 노드(Q) 사이에 접속된다. 이 제 1 스위칭소자(Tr1)는 n-2번째 스테이지(STn-2)로부터의 스캔펄스(SPn-2)에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 교류전압(Vac1)을 세트 노드(Q)로 공급한다.
n번째 스테이지(STn)에 구비된 제 2 스위칭소자(Tr2)는 n-1번째 스테이지(STn-1)로부터의 스캔펄스(SPn-1)에 따라 제어되며, 제 2 교류전압(Vac2)을 전송하는 제 2 교류전원라인(ACL2)과 세트 노드(Q) 사이에 접속된다. 이 제 2 스위칭소자(Tr2)는 n-1번째 스테이지(STn-1)로부터의 스캔펄스(SPn-1)에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 2 교류전압(Vac2)을 세트 노드(Q)로 공급한다.
n번째 스테이지(STn)에 구비된 제 3 스위칭소자(Tr3)는 n-2번째 스테이지(STn-2)로부터의 스캔펄스(SPn-2)에 따라 제어되며, 리세트 노드(QB)와 방전용전압(VSS)을 전송하는 방전원전원라인(VSL) 사이에 접속된다. 이 제 3 스위칭소자(Tr3)는 n-2번째 스테이지(STn-2)로부터의 스캔펄스(SPn-2)에 따라 턴-온 또는 턴-오프되며, 턴-온시 리세트 노드(QB)로 방전용전압을 공급한다.
n번째 스테이지(STn)의 구비된 제 4 스위칭소자(Tr4)는 n-1번째 스테이지(STn-1)로부터의 스캔펄스(SPn-1)에 따라 제어되며, 리세트 노드(QB)와 방전원전원라인(VSL) 사이에 접속된다. 이 제 4 스위칭소자(Tr4)는 n-1번째 스테이지(STn-1)로부터의 스캔펄스(SPn-1)에 따라 턴-온 또는 턴-오프되며, 턴-온시 리세트 노드(QB)로 방전용전압(VSS)을 공급한다.
n번째 스테이지(STn)에 구비된 제 5 스위칭소자(Tr5)는 n+1번째 스테이지(STn+1)로부터의 스캔펄스(SPn+1)에 따라 제어되며, 방전용전원라인(VSL)과 세트 노드(Q) 사이에 접속된다. 이 제 5 스위칭소자(Tr5)는 n+1번째 스테이지(STn+1)로부터의 스캔펄스(SPn+1)에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드(Q)로 방전용전압(VSS)을 공급한다.
n번째 스테이지(STn)에 구비된 제 6 스위칭소자(Tr6)는 n+2번째 스테이지(STn+2)로부터의 스캔펄스(SPn+2)에 따라 제어되며, 방전용전원라인(VSL)과 세트 노드(Q) 사이에 접속된다. 이 제 6 스위칭소자(Tr6)는 n+2번째 스테이지(STn+2)로부터의 스캔펄스(SPn+2)에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드(Q)로 방전용전압(VSS)을 공급한다.
n번째 스테이지(STn)에 구비된 제 7 스위칭소자(Tr7)는 리세트 노드(QB)의 전압에 따라 제어되며, 세트 노드(Q)와 방전용전원라인(VSL) 사이에 접속된다. 이 제 7 스위칭소자(Tr7)는 리세트 노드(QB)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드(Q)로 방전용전압(VSS)을 공급한다.
n번째 스테이지(STn)에 구비된 제 8 스위칭소자(Tr8)는 세트 노드(Q)의 전압에 따라 제어되며, 리세트 노드(QB)와 방전용전원라인(VSL) 사이에 접속된다. 이 제 8 스위칭소자(Tr8)는 세트 노드(Q)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 리세트 노드(QB)로 방전용전압(VSS)을 공급한다.
n번째 스테이지(STn)에 구비된 제 9 스위칭소자(Tr9)는 충전용전원라인(VDL)으로부터의 충전용전압(VDD)에 따라 제어되며, 그 충전용전원라인(VDL)과 공통 노드(CN) 사이에 접속된다. 이 제 9 스위칭소자(Tr9)는 충전용전압(VDD)에 따라 턴-온되어 공통 노드(CN)로 충전용전압(VDD)을 공급한다.
n번째 스테이지(STn)에 구비된 제 10 스위칭소자(Tr10)는 공통 노드(CN)의 전압에 따라 제어되며, 충전용전원라인(VDL)과 리세트 노드(QB) 사이에 접속된다. 이 제 10 스위칭소자(Tr10)는 공통 노드(CN)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 리세트 노드(QB)로 충전용전원압(VDD)을 공급한다.
n번째 스테이지(STn)에 구비된 풀업 스위칭소자(Trpu)는 세트 노드(Q)의 전압에 따라 제어되며, 그 n번째 스테이지(STn)의 클럭입력단자(IT)와 스캔출력단자(OTn) 사이에 접속된다. 이 풀업 스위칭소자(Trpu)는 세트 노드(Q)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 n번째 스테이지(STn)의 스캔출력단자(OTn)로 클럭펄스(CLK)를 공급한다. 즉, 이 클럭펄스(CLK)는 해당 클럭전송라인 및 접속제어부(CCU)를 통해 n번째 스테이지(STn)의 클럭입력단자(IT)로 제공된다.
n번째 스테이지(STn)에 구비된 풀다운 스위칭소자(Trpd)는 리세트 노드(QB)의 전압에 따라 제어되며, 그 n번째 스테이지(STn)의 스캔출력단자(OTn)와 방전용전원라인(VSL) 사이에 접속된다. 이 풀다운 스위칭소자(Trpd)는 리세트 노드(QB)의 전압에 따라 턴-온 또는 턴-오프되며, 턴-온시 n번째 스테이지(STn)의 스캔출력단자(OTn)로 방전용전압(VSS)을 공급한다.
이와 같이 구성된 n번째 스테이지(STn)의 동작을 상세히 설명하면 다음과 같다.
도 7은 순차주사방식에 따라 구동되는 쉬프트 레지스터(SR)로 공급되는 각종 신호들을 나타낸 도면이다.
제 1 및 제 2 더미 스테이지들을 포함한 전체 스테이지들(..., STn-2 내지 STn+2, ...)은 충전용전압(도 6의 VDD), 방전용전압(도 6의 VSS), 제 1 교류전압(Vac1), 제 2 교류전압(Vac2), 그리고 서로 순차적인 위상차를 갖고 순환하는 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)들 중 어느 하나를 인가받는다. 한편, 1번째 스테이지는 상기 열거된 신호들 외에 제 1 및 제 2 스타트 펄스(Vst1, Vst2)를 더 공급받으며, 그리고 2번째 스테이지는 상기 열거된 신호들 외에 제 3 및 제 4 스타트 펄스(Vst3, Vst4)를 더 공급받는다.
충전용전압(VDD)은 각 스테이지(제 1 더미 스테이지, 제 2 더미 스테이지, ..., STn-2 내지 STn+2, ...)의 노드들을 충전시키는데 사용되며, 방전용전압(VSS)은 각 스테이지(제 1 더미 스테이지, 제 2 더미 스테이지, ..., STn-2 내지 STn+2, ...)의 노드들 및 스캔출력단자(OT)를 방전시키는데 사용된다.
충전용전압(VDD) 및 방전용전압(VSS)은 모두 직류 전압으로서, 충전용전압(VDD)은 정극성을 나타내는 반면, 방전용전압(VSS)은 부극성을 나타낸다. 한편, 방전용전압(VSS)은 접지전압이 될 수 있다.
제 1 및 제 2 교류전압(Vac1, Vac2)은 각 스테이지(제 1 더미 스테이지, 제 2 더미 스테이지, ..., STn-2 내지 STn+2, ...)의 세트 노드(Q)들의 충전과 방전을 제어하기 위한 교류 신호들로서, 이 교류 신호들은 하이 상태에서 전술된 충전용전압(VDD)의 레벨을 갖고, 로우 상태에서 전술된 방전용전압(VSS)의 레벨을 가질 수 있다. 한편, 쉬프트 레지스터(SR)가 순차주사방식으로 구동되는 기간 동안, 이 제 1 교류전압(Vac1)과 제 2 교류전압(Vac2)은 모두 하이 상태를 갖는다. 예를 들어, 순차주사방식으로 구동되는 기간 동안, 제 1 및 제 2 교류전압(Vac1, Vac2)은 모두 충전용전압(VDD)과 동일한 레벨을 갖는 정전압으로 유지될 수 있다.
제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)는 각 스테이지(제 1 더미 스테이지, 제 2 더미 스테이지, ..., STn-2 내지 STn+2, ...)의 스캔펄스(제 1 더미펄스, 제 2 더미펄스, ..., SPn-2 내지 SPn+2)를 생성하는데 사용되는 신호들로서, 각 스테이지는 이들 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)들 중 어느 하나를 공급받아 스캔펄스들을 생성하여 출력한다.
본 발명에서는 서로 다른 위상차를 갖는 4종의 클럭펄스를 사용하는 예를 나타내었지만, 이 클럭펄스의 종류는 2개 이상이면 몇 개라도 사용할 수 있다.
도 7에 도시된 바와 같이, 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)는 서로 위상차를 갖고 순차적으로 출력된다. 이때, 도면에 도시되지 않았지만, 서로 인접한 기간에 출력되는 클럭펄스들은 그 펄스폭들이 중첩되게 출력될 수 있다.
또한, 제 1 내지 제 4 클럭펄스들(CLK1 내지 CLK4)은 순차적으로 출력됨과 아울러 순환하면서 출력된다. 즉, 제 1 클럭펄스(CLK1)부터 제 4 클럭펄스(CLK4)까지 순차적으로 출력된 후, 다시 제 1 클럭펄스(CLK1)부터 제 4 클럭펄스(CLK4)까지 순차적으로 반복하여 출력된다. 따라서, 현재 순환 주기에서의 제 1 클럭펄스(CLK1)는 그 이전 순환 주기의 제 4 클럭펄스(CLK4)와 현재 순환 주기에서의 제 2 클럭펄스(CLK2) 사이에 해당하는 기간에서 출력된다.
제 1 내지 제 4 스타트 펄스(Vst1 내지 Vst4)는, 도 7에 도시된 바와 같이, 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)에 앞서 출력된다. 이 제 1 내지 제 4 스타트 펄스(Vst1 내지 Vst4)는 하이 상태에서 전술된 충전용전압(VDD)의 레벨을 갖고, 로우 상태에서 전술된 방전용전압(VSS)의 레벨을 가질 수 있다.
제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)는 한 프레임 기간 동안 여러 번 출력되지만, 제 1 내지 제 4 스타트 펄스(Vst1 내지 Vst4)는 한 프레임 기간 동안 단 한번 출력된다. 다시 말하여, 각 클럭펄스(CLK1 내지 CLK4)는 한 프레임 기간 동안 주기적으로 여러 번의 액티브 상태(하이 상태)를 나타내지만, 제 1 내지 제 4 스타트 펄스(Vst1 내지 Vst4)는 한 프레임 기간 동안 단 한 번의 액티브 상태를 나타낸다.
전술된 도 7, 그리고 도 8a 내지 도 8e를 참조로 하여, 순차주사방식에 따른 n번째 스테이지(STn)의 동작을 상세히 설명하면 다음과 같다.
도 8a 내지 도 8e는 쉬프트 레지스터(SR)가 순차주사방식으로 구동될 때 n번째 스테이지(STn)의 동작을 설명하기 위한 도면이다.
1) 제 1 기간 ( T1 )
제 1 기간(T1)은 n번째 스테이지(STn)의 1차 세트 기간(또는 프리-세트(pre-set) 기간)에 해당하는 기간이다. 이 기간 동안(T1)에, 도 7 및 도 8a에 도시된 바와 같이, n-2번째 스테이지(STn-2)로부터 출력된 하이 상태의 스캔펄스(SPn-2)가 n번째 스테이지(STn)로 입력된다.
즉, 이 n-2번째 스캔펄스(SPn-2)는 n번째 스테이지(STn)에 구비된 제 1 스위칭소자(Tr1)의 게이트전극 및 제 3 스위칭소자(Tr3)의 게이트전극에 공급된다. 그러면, 제 1 스위칭소자(Tr1) 및 제 3 스위칭소자(Tr3)가 턴-온되며, 이때 이 턴-온된 제 1 스위칭소자(Tr1)를 통해 하이 상태의 제 1 교류전압(Vac1)이 세트 노드(Q)에 인가된다. 이에 따라, 이 세트 노드(Q)가 충전되며, 이 충전된 세트 노드(Q)에 게이트전극이 접속된 풀업 스위칭소자(Trpu) 및 제 8 스위칭소자(Tr8)가 턴-온된다.
여기서, 턴-온된 제 3 스위칭소자(Tr3) 및 제 8 스위칭소자(Tr8)를 각각 통해 방전용전압(VSS)이 리세트 노드(QB)로 공급되어 이 리세트 노드(QB)가 방전된다.
이에 따라 이 방전된 리세트 노드(QB)에 게이트전극이 접속된 제 7 스위칭소자(Tr7) 및 풀다운 스위칭소자(Trpd)가 턴-오프된다.
한편, 항상 정극성으로 유지되는 충전용전압(VDD)이 제 9 스위칭소자(Tr9)의 게이트전극으로 인가되는 바, 이에 따라 이 제 9 스위칭소자(Tr9)는 항상 턴-온된 상태를 유지한다. 이 충전용전압(VDD)은 턴-온 상태의 제 9 스위칭소자(Tr9)를 통해 공통 노드(CN), 즉 제 10 스위칭소자(Tr10)의 게이트전극으로 인가된다. 따라서, 이 제 10 스위칭소자(Tr10) 역시 제 9 스위칭소자(Tr9)와 같이 항상 턴-온 상태이다. 이에 따라, 리세트 노드(QB)로는 상기 턴-온된 제 10 스위칭소자(Tr10)를 통해 출력된 충전용전압(VDD)도 공급된다. 즉, 이 리세트 노드(QB)에는 정극성의 충전용전압(VDD)과 부극성의 방전용전압(VSS)이 함께 공급된다. 그런데, 방전용전압(VSS)을 공급하는 제 3 스위칭소자(Tr3) 및 제 8 스위칭소자(Tr8)의 사이즈가 충전용전압(VDD)을 공급하는 제 10 스위칭소자(Tr10)보다 더 크게 설정되므로, 리세트 노드(QB)의 전압은 방전용전압(VSS)으로 유지된다. 따라서, 제 7 스위칭소자(Tr7) 및 풀다운 스위칭소자(Trpd)는 턴-오프된다.
결국, 제 1 기간(T1)에 n번째 스테이지(STn)는 자신의 세트 노드(Q)를 충전시키는 반면, 자신의 리세트 노드(QB)를 방전시킨다. 즉, 그 기간(T1)에 n번째 스테이지(STn)는 세트(프리-세트)된다. 즉, 도 7의 제 1 기간(T1)에 나타난 바와 같이, 세트 노드(Q)의 전압(V_Qn)이 하이 상태인 반면, 리세트 노드(QB)의 전압(V_Qbn)의 전압이 로우 상태인 것을 알 수 있다.
2) 제 2 기간 ( T2 )
제 2 기간(T2)은 n번째 스테이지(STn)의 2차 세트 기간에 해당하는 기간이다. 이 기간 동안(T2)에는, 도 7 및 도 8b에 도시된 바와 같이, n-1번째 스테이지(STn-1)로부터 출력된 하이 상태의 스캔펄스(SPn-1)가 n번째 스테이지(STn)로 입력된다.
즉, 이 n-1번째 스캔펄스(SPn-1)는 n번째 스테이지(STn)에 구비된 제 2 스위칭소자(Tr2)의 게이트전극 및 제 4 스위칭소자(Tr4)의 게이트전극에 공급된다. 그러면, 제 2 스위칭소자(Tr2) 및 제 4 스위칭소자(Tr4)가 턴-온되며, 이때 이 턴-온된 제 2 스위칭소자(Tr2)를 통해 하이 상태의 제 2 교류전압(Vac2)이 세트 노드(Q)에 인가된다. 이에 따라, 이 세트 노드(Q)가 충전되며, 이 충전된 세트 노드(Q)에 게이트전극이 접속된 풀업 스위칭소자(Trpu) 및 제 8 스위칭소자(Tr8)가 턴-온된다.
여기서, 턴-온된 제 4 스위칭소자(Tr4) 및 제 8 스위칭소자(Tr8)를 각각 통해 방전용전압(VSS)이 리세트 노드(QB)로 공급되어 이 리세트 노드(QB)가 방전된다.
이에 따라 이 방전된 리세트 노드(QB)에 게이트전극이 접속된 제 7 스위칭소자(Tr7) 및 풀다운 스위칭소자(Trpd)가 턴-오프된다.
한편, 항상 정극성으로 유지되는 충전용전압(VDD)이 제 9 스위칭소자(Tr9)의 게이트전극으로 인가되는 바, 이에 따라 이 제 9 스위칭소자(Tr9)는 항상 턴-온된 상태를 유지한다. 이 충전용전압(VDD)은 턴-온 상태의 제 9 스위칭소자(Tr9)를 통해 공통 노드(CN), 즉 제 10 스위칭소자(Tr10)의 게이트전극으로 인가된다. 따라서, 이 제 10 스위칭소자(Tr10) 역시 제 9 스위칭소자(Tr9)와 같이 항상 턴-온 상태이다. 이에 따라, 리세트 노드(QB)로는 상기 턴-온된 제 10 스위칭소자(Tr10)를 통해 출력된 충전용전압(VDD)도 공급된다. 즉, 이 리세트 노드(QB)에는 정극성의 충전용전압(VDD)과 부극성의 방전용전압(VSS)이 함께 공급된다. 그런데, 방전용전압(VSS)을 공급하는 제 4 스위칭소자(Tr4) 및 제 8 스위칭소자(Tr8)의 사이즈가 충전용전압(VDD)을 공급하는 제 10 스위칭소자(Tr10)보다 더 크게 설정되므로, 리세트 노드(QB)의 전압은 방전용전압(VSS)으로 유지된다. 따라서, 제 7 스위칭소자(Tr7) 및 풀다운 스위칭소자(Trpd)는 턴-오프된다.
결국, 제 2 기간(T2)에 n번째 스테이지(STn)는 자신의 세트 노드(Q)를 다시 한 번 충전시키는 반면, 자신의 리세트 노드(QB)를 다시 한 번 방전시킨다. 즉, 그 기간(T2)에 n번째 스테이지(STn)는 세트상태로 유지된다. 즉, 도 7의 제 2 기간(T2)에 나타난 바와 같이, 세트 노드(Q)의 전압(V_Qn)이 하이 상태인 반면, 리세트 노드(QB)의 전압(V_Qbn)의 전압이 로우 상태인 것을 알 수 있다.
3) 제 3 기간 ( T3 )
제 3 기간(T3)은 n번째 스테이지(STn)의 출력 기간에 해당하는 기간이다. 이 제 3 기간(T3)에는, 도 7 및 도 8c에 도시된 바와 같이, 하이 상태의 제 3 클럭펄스(CLK3)가 n번째 스테이지(STn)로 입력된다.
여기서, n번째 스테이지(STn)의 세트 노드(Q)가 제 1 및 제 2 기간(T1, T2) 동안 인가되었던 충전용전압(VDD)에 의해 충전상태로 계속 유지됨에 따라, n번째 스테이지(STn)의 풀업 스위칭소자(Trpu)는 턴-온 상태를 유지한다. 이 제 3 기간(T3)에 이 턴-온된 풀업 스위칭소자(Trpu)의 드레인전극으로 제 3 클럭펄스(CLK3)가 인가됨에 따라, 이 풀업 스위칭소자(Trpu)는 스캔펄스(SPn)를 출력한다.
여기서, 풀업 스위칭소자(Trpu)를 통해 출력된 하이 상태의 제 3 클럭펄스(CLK3)가 n번째 스캔펄스(SPn)이다. 이 n번째 스캔펄스(SPn)는 n번째 게이트 라인으로 인가되어 이 n번째 게이트 라인을 구동시키고, 또한 n-2번째 스테이지(STn-2)에 구비된 제 6 스위칭소자(Tr6)의 게이트전극으로 공급되어 이 n-2번째 스테이지(STn-2)를 2차로 리세트시키고, 또한 n-1번째 스테이지(STn-1)에 구비된 제 5 스위칭소자(Tr5)의 게이트전극으로 공급되어 이 n-1번째 스테이지(STn-1)를 1차로 리세트시키고, 또한 n+1번째 스테이지(STn+1)에 구비된 제 2 스위칭소자(Tr2)의 게이트전극으로 공급되어 이 n+1번째 스테이지(STn+1)를 2차로 세트시키고, 또한 n+2번째 스테이지(STn+2)에 구비된 제 1 스위칭소자(Tr1)의 게이트전극으로 공급되어 이 n+2번째 스테이지(STn+2)를 1차로 세트시킨다.
이때, 이 기간(T3)에 제 1 및 제 2 스위칭소자(Tr1, Tr2)가 턴-오프되어 세트 노드(Q)가 플로팅 상태로 유지되기 때문에, 그 기간(T3)에 인가된 하이 상태의 제 3 클럭펄스(CLK3)에 따른 커플링 현상에 의해 그 세트 노드(Q)의 전압이 부트스트랩핑(bootstrapping)되는 바, 이에 따라 스캔펄스(SPn)가 안정적으로 출력된다. 즉, 도 7의 제 3 기간(T3)에 나타난 바와 같이, 세트 노드(Q)의 전압(V_Qn)이 큰 폭으로 상승하였음을 알 수 있다.
4) 제 4 기간 ( T4 )
다음으로, 제 4 기간(T4) 동안의 동작을 설명하면 다음과 같다.
제 4 기간(T4)은 n번째 스테이지(STn)의 1차 리세트 기간에 해당한다. 이 제 4 기간(T4)에는, 도 7 및 도 8d에 도시된 바와 같이, n+1번째 스테이지(STn+1)로부터 발생된 하이 상태의 n+1번째 스캔펄스(SPn+1)가 n번째 스테이지(STn)로 입력되어, 이 n번째 스테이지(STn)를 1차로 리세트시킨다. 이 리세트 동작을 좀 더 구체적으로 설명하면 다음과 같다.
즉, n+1번째 스캔펄스(SPn+1)는 n번째 스테이지(STn)에 구비된 제 5 스위칭소자(Tr5)의 게이트전극으로 공급된다. 그러면, 이 제 5 스위칭소자(Tr2)는 턴-온되고, 이 턴-온된 제 5 스위칭소자(Tr5)를 통해 방전용전압(VSS)이 세트 노드(Q)로 공급된다. 따라서, 그 세트 노드(Q)는 방전되고, 이 방전된 세트 노드(Q)에 게이트전극이 접속된 제 8 스위칭소자(Tr8) 및 풀업 스위칭소자(Trpu)가 턴-오프된다. 한편, 이 기간(T4)에 n-2번째 스캔펄스(SPn-2) 및 n-1번째 스캔펄스(SPn-1)가 모두 로우 상태이므로, 이들을 공급받는 제 3 및 제 4 스위칭소자(Tr3, Tr4) 역시 턴-오프 상태이다.
여기서, 전술된 바와 같이, 제 3, 제 4 및 제 8 스위칭소자(Tr3, Tr4, Tr8)가 모두 턴-오프됨에 따라, 리세트 노드(QB)가 턴-온된 제 10 스위칭소자(Tr10)을 통해 공급되는 하이 상태의 충전용전압(VDD)으로 충전될 수 있으며, 그 충전된 리세트 노드(QB)에 게이트전극이 접속된 제 7 스위칭소자(Tr7) 및 풀다운 스위칭소자(Trpd)가 턴-온된다.
여기서, 턴-온된 제 7 스위칭소자(Tr7)를 통해 방전용전압(VSS)이 세트 노드(Q)에 공급됨으로써, 그 세트 노드(Q)의 방전상태가 더욱 안정적으로 유지된다.
이와 같이 제 4 기간(T4) 동안 n번째 스테이지(STn)의 풀다운 스위칭소자(Trpd)가 턴-온됨에 따라, 이를 통해 방전용전압(VSS)이 출력된다. 즉, 턴-온된 풀다운 스위칭소자(Trpd)는 스캔출력단자(OT)를 통해 방전용전압(VSS)을 출력한다. 이 풀다운 스위칭소자(Trpd)를 통해 출력된 방전용전압(VSS)은 게이트 라인, n-2번째 스테이지(STn-2)에 구비된 제 6 스위칭소자(Tr6)의 게이트전극, n-1번째 스테이지(STn-1)에 구비된 제 5 스위칭소자(Tr5)의 게이트전극, n+1번째 스테이지(STn+1)에 구비된 제 2 스위칭소자(Tr2)의 게이트전극, n+2번째 스테이지(STn+2)에 구비된 제 1 스위칭소자(Tr1)의 게이트전극으로 공급된다.
결국, 제 4 기간(T4)에 n번째 스테이지(STn)는 자신의 세트 노드(Q)를 방전시키는 반면, 자신의 리세트 노드(QB)를 충전시킨다. 즉, 그 기간(T4)에 n번째 스테이지(STn)는 1차로 리세트된다. 즉, 도 7의 제 4 기간(T4)에 나타난 바와 같이, 세트 노드(Q)의 전압(V_Qn)이 로우 상태인 반면, 리세트 노드(QB)의 전압(V_Qbn)의 전압이 하이 상태인 것을 알 수 있다.
5) 제 5 기간 ( T5 )
다음으로, 제 5 기간(T5) 동안의 동작을 설명하면 다음과 같다.
제 5 기간(T5)은 n번째 스테이지(STn)의 2차 리세트 기간에 해당한다. 이 제 5 기간(T5)에는, 도 7 및 도 8e에 도시된 바와 같이, n+2번째 스테이지(STn+2)로부터 발생된 하이 상태의 n+2번째 스캔펄스(SPn+2)가 n번째 스테이지(STn)로 입력되어, 이 n번째 스테이지(STn)를 2차로 리세트시킨다. 이 리세트 동작을 좀 더 구체적으로 설명하면 다음과 같다.
즉, n+2번째 스캔펄스(SPn+2)는 n번째 스테이지(STn)에 구비된 제 6 스위칭소자(Tr6)의 게이트전극으로 공급된다. 그러면, 이 제 6 스위칭소자(Tr6)는 턴-온되고, 이 턴-온된 제 6 스위칭소자(Tr6)를 통해 방전용전압(VSS)이 세트 노드(Q)로 공급된다. 따라서, 그 세트 노드(Q)는 방전되고, 이 방전된 세트 노드(Q)에 게이트전극이 접속된 제 8 스위칭소자(Tr8) 및 풀업 스위칭소자(Trpu)가 턴-오프된다. 한편, 이 기간(T5)에 n-2번째 스캔펄스(SPn-2) 및 n-1번째 스캔펄스(SPn-1)가 모두 로우 상태이므로, 이들을 공급받는 제 3 및 제 4 스위칭소자(Tr3, Tr4) 역시 턴-오프 상태이다.
제 5 기간(T5)에서의 n번째 스테이지(STn)의 동작은 실질적으로 전술된 제 4 기간(T4)에서의 동작과 동일하므로, 나머지 설명은 제 4 기간(T4)에서의 동작을 참조한다.
이와 같은 방식으로 나머지 스테이지들이 동작한다. 즉, 순차주사방식이 적용될 때에는, 모든 스테이지들이 순차적으로 스캔펄스를 출력한다. 이는 도 7에 도시된 바와 같이 4개의 스타트 펄스들(Vst1 내지 Vst4)이 모두 출력되어 제 1 및 제 2 더미 스테이지(도 13의 DST1, DST2)가 모두 동작하기 때문이다. 이에 대해서는 차후 도 13을 통해 상세히 설명하기로 한다.
도 9는 제 1 비월주사방식에 따라 구동되는 쉬프트 레지스터(SR)로 공급되는 각종 신호들을 나타낸 도면이다.
쉬프트 레지스터(SR)가 제 1 비월주사방식에 의해 동작되는 기간에는, 도 9에 도시된 바와 같이, 제 3 및 제 4 스타트 펄스(Vst3, Vst4)가 출력되지 않는다. 즉, 제 3 및 제 4 스타트 펄스(Vst3, Vst4)가 로우 상태로 유지된다.
또한, 쉬프트 레지스터(SR)가 제 1 비월주사방식에 의해 동작되는 기간에는, 제 1 교류전압(Vac1)이 하이 상태를 유지되는 반면, 제 2 교류전압(Vac2)이 로우 상태로 유지된다. 즉, 제 2 교류전압(Vac2)은 제 1 교류전압(Vac1)에 대하여 180도 반전된 형태를 갖는다.
한편, 이 제 1 비월주사방식의 기간에서의 충전용전압(VDD), 방전용전압(VSS), 그리고 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)는 전술된 순차구동방식에 따른 기간에서의 그것들과 동일하므로, 이들에 대한 설명은 앞선 설명을 참조한다.
전술된 도 9 및 도 10을 참조로 하여, 제 1 비월주사방식에 따른 n번째 스테이지(STn)의 동작을 상세히 설명하면 다음과 같다.
도 10은 쉬프트 레지스터(SR)가 제 1 비월주사방식으로 구동될 때 n번째 스테이지(STn)의 동작을 설명하기 위한 도면이다.
1) 제 1 기간 ( T1 )
제 1 기간(T1)은 n번째 스테이지(STn)의 세트 기간에 해당하는 기간이다. 이 기간 동안(T1)에, 도 9 및 도 10에 도시된 바와 같이, n-2번째 스테이지(STn-2)로부터 출력된 하이 상태의 스캔펄스(SPn-2)가 n번째 스테이지(STn)로 입력된다.
즉, 이 n-2번째 스캔펄스(SPn-2)는 n번째 스테이지(STn)에 구비된 제 1 스위칭소자(Tr1)의 게이트전극 및 제 3 스위칭소자(Tr3)의 게이트전극에 공급된다. 그러면, 제 1 스위칭소자(Tr1) 및 제 3 스위칭소자(Tr3)가 턴-온되며, 이때 이 턴-온된 제 1 스위칭소자(Tr1)를 통해 하이 상태의 제 1 교류전압(Vac1)이 세트 노드(Q)에 인가된다. 이에 따라, 이 세트 노드(Q)가 충전되며, 이 충전된 세트 노드(Q)에 게이트전극이 접속된 풀업 스위칭소자(Trpu) 및 제 8 스위칭소자(Tr8)가 턴-온된다.
여기서, 턴-온된 제 3 스위칭소자(Tr3) 및 제 8 스위칭소자(Tr8)를 각각 통해 방전용전압(VSS)이 리세트 노드(QB)로 공급되어 이 리세트 노드(QB)가 방전된다.
이에 따라 이 방전된 리세트 노드(QB)에 게이트전극이 접속된 제 7 스위칭소자(Tr7) 및 풀다운 스위칭소자(Trpd)가 턴-오프된다.
한편, 항상 정극성으로 유지되는 충전용전압(VDD)이 제 9 스위칭소자(Tr9)의 게이트전극으로 인가되는 바, 이에 따라 이 제 9 스위칭소자(Tr9)는 항상 턴-온된 상태를 유지한다. 이 충전용전압(VDD)은 턴-온 상태의 제 9 스위칭소자(Tr9)를 통해 공통 노드(CN), 즉 제 10 스위칭소자(Tr10)의 게이트전극으로 인가된다. 따라서, 이 제 10 스위칭소자(Tr10) 역시 제 9 스위칭소자(Tr9)와 같이 항상 턴-온 상태이다. 이에 따라, 리세트 노드(QB)로는 상기 턴-온된 제 10 스위칭소자(Tr10)를 통해 출력된 충전용전압(VDD)도 공급된다. 즉, 이 리세트 노드(QB)에는 정극성의 충전용전압(VDD)과 부극성의 방전용전압(VSS)이 함께 공급된다. 그런데, 방전용전압(VSS)을 공급하는 제 3 스위칭소자(Tr3) 및 제 8 스위칭소자(Tr8)의 사이즈가 충전용전압(VDD)을 공급하는 제 10 스위칭소자(Tr10)보다 더 크게 설정되므로, 리세트 노드(QB)의 전압은 방전용전압(VSS)으로 유지된다. 따라서, 제 7 스위칭소자(Tr7) 및 풀다운 스위칭소자(Trpd)는 턴-오프된다.
결국, 제 1 기간(T1)에 n번째 스테이지(STn)는 자신의 세트 노드(Q)를 충전시키는 반면, 자신의 리세트 노드(QB)를 방전시킨다. 즉, 그 기간(T1)에 n번째 스테이지(STn)는 세트된다. 즉, 도 8의 제 1 기간(T1)에 나타난 바와 같이, 세트 노드(Q)의 전압(V_Qn)이 하이 상태인 반면, 리세트 노드(QB)의 전압(V_Qbn)의 전압이 로우 상태인 것을 알 수 있다.
2) 제 2 기간 ( T2 )
제 2 기간(T2)은 n번째 스테이지(STn)의 출력 기간에 해당하는 기간이다. 이 제 2 기간(T2)에는, 도 9 및 도 10에 도시된 바와 같이, 하이 상태의 제 1 클럭펄스(CLK1)가 n번째 스테이지(STn)로 입력된다.
여기서, n번째 스테이지(STn)의 세트 노드(Q)가 제 1 기간(T1) 동안 인가되었던 충전용전압(VDD)에 의해 충전상태로 계속 유지됨에 따라, n번째 스테이지(STn)의 풀업 스위칭소자(Trpu)는 턴-온 상태를 유지한다. 이 제 2 기간(T2)에 이 턴-온된 풀업 스위칭소자(Trpu)의 드레인전극으로 제 1 클럭펄스(CLK1)가 인가됨에 따라, 이 풀업 스위칭소자(Trpu)는 스캔펄스(SPn)를 출력한다.
여기서, 풀업 스위칭소자(Trpu)를 통해 출력된 하이 상태의 제 1 클럭펄스(CLK1)가 n번째 스캔펄스(SPn)이다. 이 n번째 스캔펄스(SPn)는 n번째 게이트 라인으로 인가되어 이 n번째 게이트 라인을 구동시키고, 또한 n-2번째 스테이지(STn-2)에 구비된 제 6 스위칭소자(Tr6)의 게이트전극으로 공급되어 이 n-2번째 스테이지(STn-2)를 리세트시키고, 또한 n-1번째 스테이지(STn-1)에 구비된 제 5 스위칭소자(Tr5)의 게이트전극으로 공급되어 이 n-1번째 스테이지(STn-1)를 리세트시키고, 또한 n+1번째 스테이지(STn+1)에 구비된 제 2 스위칭소자(Tr2)의 게이트전극으로 공급되고, 또한 n+2번째 스테이지(STn+2)에 구비된 제 1 스위칭소자(Tr1)의 게이트전극으로 공급되어 이 n+2번째 스테이지(STn+2)를 세트시킨다. 여기서, 전술된 n번째 스캔펄스(SPn)가 n+1번째 스테이지(STn+1)로 공급되면 그 n+1번째 스테이지(STn+1)내의 제 2 스위칭소자(Tr2)가 턴-온되는 바, 이때 이 턴-온된 제 2 스위칭소자(Tr2)는 로우 상태의 제 2 교류전압(Vac2)을 그 n+1번째 스테이지(STn+1)로 공급한다. 따라서, 이 제 2 기간(T2)에 n+1번째 스테이지(STn+1)는 세트되지 않는다. 즉, 이 제 1 비월주사방식으로 구동되는 기간 동안에 홀수 번째 스테이지들만이 세트되고, 나머지 짝수 번째 스테이지들은 세트되지 않는다.
이때, 이 기간(T2)에 제 1 및 제 2 스위칭소자(Tr1, Tr2)가 턴-오프되어 세트 노드(Q)가 플로팅 상태로 유지되기 때문에, 그 기간(T3)에 인가된 하이 상태의 제 3 클럭펄스(CLK3)에 따른 커플링 현상에 의해 그 세트 노드(Q)의 전압이 부트스트랩핑(bootstrapping)되는 바, 이에 따라 스캔펄스(SPn)가 안정적으로 출력된다. 즉, 도 8의 제 2 기간(T2)에 나타난 바와 같이, 세트 노드(Q)의 전압(V_Qn)이 큰 폭으로 상승하였음을 알 수 있다.
3) 제 3 기간 ( T3 )
다음으로, 제 3 기간(T3) 동안의 동작을 설명하면 다음과 같다.
제 3 기간(T3)은 n번째 스테이지(STn)의 리세트 기간에 해당한다. 이 제 3 기간(T3)에는, 도 9 및 도 10에 도시된 바와 같이, n+2번째 스테이지(STn+2)로부터 발생된 하이 상태의 n+2번째 스캔펄스(SPn+2)가 n번째 스테이지(STn)로 입력되어, 이 n번째 스테이지(STn)를 리세트시킨다. 이 리세트 동작을 좀 더 구체적으로 설명하면 다음과 같다.
즉, n+2번째 스캔펄스(SPn+2)는 n번째 스테이지(STn)에 구비된 제 6 스위칭소자(Tr6)의 게이트전극으로 공급된다. 그러면, 이 제 6 스위칭소자(Tr6)는 턴-온되고, 이 턴-온된 제 6 스위칭소자(Tr6)를 통해 방전용전압(VSS)이 세트 노드(Q)로 공급된다. 따라서, 그 세트 노드(Q)는 방전되고, 이 방전된 세트 노드(Q)에 게이트전극이 접속된 제 8 스위칭소자(Tr8) 및 풀업 스위칭소자(Trpu)가 턴-오프된다. 한편, 이 기간(T5)에 n-2번째 스캔펄스(SPn-2) 및 n-1번째 스캔펄스(SPn-1)가 모두 로우 상태이므로, 이들을 공급받는 제 3 및 제 4 스위칭소자(Tr3, Tr4) 역시 턴-오프 상태이다.
제 3 기간(T3)에서의 n번째 스테이지(STn)의 동작은 실질적으로 전술된 제 4 기간(T4)에서의 동작과 동일하므로, 나머지 설명은 제 4 기간(T4)에서의 동작을 참조한다.
이와 같은 방식으로 나머지 스테이지들이 동작한다. 즉, 제 1 비월주사방식이 적용될 때에는, 홀수 번째 스테이지들(..., STn-2, STn, STn+2, ...)만이 스캔펄스를 출력하며, 짝수 번째 스테이지들(..., STn-1, STn+1, ...)은 스캔펄스를 출력하지 않는다. 이는 도 9에 도시된 바와 같이 4개의 스타트 펄스들(Vst1 내지 Vst4) 중 제 1 및 제 2 스타트 펄스(Vst1, Vst2)만이 출력되어 2개의 더미 스테이지들 중 제 1 더미 스테이지(도 13의 DST1)만이 동작하기 때문이다. 이에 대해서는 차후 도 13을 통해 상세히 설명하기로 한다.
도 11은 제 2 비월주사방식에 따라 구동되는 쉬프트 레지스터(SR)로 공급되는 각종 신호들을 나타낸 도면이다.
쉬프트 레지스터(SR)가 제 2 비월주사방식에 의해 동작되는 기간에는, 도 11에 도시된 바와 같이, 제 1 및 제 2 스타트 펄스(Vst1, Vst2)가 출력되지 않는다. 즉, 제 1 및 제 2 스타트 펄스(Vst1, Vst2)가 로우 상태로 유지된다.
또한, 쉬프트 레지스터(SR)가 제 2 비월주사방식에 의해 동작되는 기간에는, 제 1 교류전압(Vac1)이 하이 상태로 유지되는 반면, 제 2 교류전압(Vac2)이 로우 상태로 유지된다. 즉, 제 2 교류전압(Vac2)은 제 1 교류전압(Vac1)에 대하여 180도 반전된 형태를 갖는다.
한편, 이 제 2 비월주사방식의 기간에서의 충전용전압(VDD), 방전용전압(VSS), 그리고 제 1 내지 제 4 클럭펄스(CLK1 내지 CLK4)는 전술된 순차구동방식에 따른 기간에서의 그것들과 동일하므로, 이들에 대한 설명은 앞선 설명을 참조한다.
전술된 도 11 및 도 12를 참조로 하여, 제 2 비월주사방식에 따른 n번째 스테이지(STn)의 동작을 상세히 설명하면 다음과 같다.
도 12는 쉬프트 레지스터(SR)가 제 2 비월주사방식으로 구동될 때 n번째 스테이지(STn)의 동작을 설명하기 위한 도면이다.
1) 제 1 기간 ( T1 )
이 제 1 기간 동안(T1)에, 도 11 및 도 12에 도시된 바와 같이, n-2번째 스테이지(STn-2)로부터 출력된 로우 상태의 스캔펄스(SPn-2)가 n번째 스테이지(STn)로 입력된다.
즉, 이 로우 상태의 n-2번째 스캔펄스(SPn-2)는 n번째 스테이지(STn)에 구비된 제 1 스위칭소자(Tr1)의 게이트전극 및 제 3 스위칭소자(Tr3)의 게이트전극에 공급된다. 그러면, 제 1 스위칭소자(Tr1) 및 제 3 스위칭소자(Tr3)가 턴-오프된다.
2) 제 2 기간 ( T2 )
제 2 기간 동안(T2)에는, 도 11 및 도 12에 도시된 바와 같이, n-1번째 스테이지(STn-1)로부터 출력된 하이 상태의 스캔펄스(SPn-1)가 n번째 스테이지(STn)로 입력된다.
즉, 이 n-1번째 스캔펄스(SPn-1)는 n번째 스테이지(STn)에 구비된 제 2 스위칭소자(Tr2)의 게이트전극 및 제 4 스위칭소자(Tr4)의 게이트전극에 공급된다. 그러면, 제 2 스위칭소자(Tr2) 및 제 4 스위칭소자(Tr4)가 턴-온되며, 이때 이 턴-온된 제 2 스위칭소자(Tr2)를 통해 로우 상태의 제 2 교류전압(Vac2)이 세트 노드(Q)에 인가된다. 이에 따라, 이 세트 노드(Q)가 방전되며, 이 방전된 세트 노드(Q)에 게이트전극이 접속된 풀업 스위칭소자(Trpu) 및 제 8 스위칭소자(Tr8)가 턴-오프된다.
여기서, 턴-온된 제 4 스위칭소자(Tr4)를 통해 방전용전압(VSS)이 리세트 노드(QB)로 공급되어 이 리세트 노드(QB)가 방전된다.
이에 따라 이 방전된 리세트 노드(QB)에 게이트전극이 접속된 제 7 스위칭소자(Tr7) 및 풀다운 스위칭소자(Trpd)가 턴-오프된다.
3) 제 3 기간 ( T3 )
다음으로, 제 3 기간(T3) 동안의 동작을 설명하면 다음과 같다.
이 제 3 기간(T3)에는, 도 11 및 도 12에 도시된 바와 같이, n+2번째 스테이지(STn+2)로부터 발생된 로우 상태의 n+2번째 스캔펄스(SPn+2)가 n번째 스테이지(STn)로 입력된다. 즉, 로우 상태의 n+2번째 스캔펄스(SPn+2)는 n번째 스테이지(STn)에 구비된 제 6 스위칭소자(Tr6)의 게이트전극으로 공급된다. 그러면, 이 제 6 스위칭소자(Tr6)는 턴-오프된다.
한편, 이 기간(T3)에는 n-1번째 스캔펄스(SPn-1)가 로우 상태로 천이하여 제 4 스위칭소자(Tr3)가 턴-오프되며, 이에 따라 그 n번째 스테이지(STn)의 리세트 노드(QB)의 전압이 턴-온된 제 10 스위칭소자(Tr3)를 통해 공급되는 충전용전압(VDD)에 의해 충전된다.
이와 같은 방식으로 나머지 스테이지들이 동작한다. 즉, 제 2 비월주사방식이 적용될 때에는, 짝수 번째 스테이지들(..., STn-1, STn+1, ...)만이 스캔펄스를 출력하며, 홀수 번째 스테이지들(..., STn-2, STn, STn+2, ...)은 스캔펄스를 출력하지 않는다. 이는 도 11에 도시된 바와 같이 4개의 스타트 펄스들(Vst1 내지 Vst4) 중 제 3 및 제 4 스타트 펄스(Vst3, Vst4)만이 출력되어 2개의 더미 스테이지들 중 제 2 더미 스테이지(도 13의 DST2)만이 동작하기 때문이다. 이에 대해서는 차후 도 13을 통해 상세히 설명하기로 한다.
도 13은 제 1 및 제 2 더미 스테이지들과 제 1 및 제 2 스테이지들간의 접속 관계를 설명하기 위한 도면이다.
본 발명에 따른 쉬프트 레지스터(SR)는, 도 13에 도시된 바와 같이, 제 1 및 제 2 더미 스테이지(DST1, DST2)를 더 포함하는 바, 여기서 제 1 더미 스테이지(DST1)는 1번째 스테이지(ST1)를 1차로 세트시키기 위한 제 1 더미펄스(DP1)를 생성하며, 그리고 제 2 더미 스테이지(DST2)는 그 1번째 스테이지(ST1)를 2차로 세트시킴과 아울러 2번째 스테이지(ST2)를 1차로 세트시키기 위한 제 2 더미펄스(DP2)를 생성한다. 즉, 제 1 더미 스테이지(DST1)의 더미출력단자(OTd1)를 통해 출력된 제 1 더미펄스(DP1)는 1번째 스테이지(ST1)에 구비된 제 1 스위칭소자(Tr1)의 게이트전극으로 공급되며, 그리고 제 2 더미 스테이지(DST2)의 더미출력단자(OTd2)를 통해 출력된 제 2 더미펄스(DP2)는 그 1번째 스테이지(ST1)에 구비된 제 2 스위칭소자(Tr2)의 게이트전극과 2번째 스테이지(ST2)에 구비된 제 1 스위칭소자(Tr1)의 게이트전극으로 공급된다.
여기서, 제 1 더미 스테이지(DST1)는 제 1 및 제 2 스타트 펄스(Vst1, Vst2)에 따라 세트된 후, 이어서 자신에게 공급된 해당 클럭펄스(예를 들어, 제 3 클럭펄스(CLK3))를 제 1 더미펄스(DP1)로서 출력한다. 이와 유사하게, 제 2 더미 스테이지(DST2)는 제 3 및 제 4 스타트 펄스(Vst3, Vst4)에 응답하여 세트된 후, 이어서 자신에게 공급된 해당 클럭펄스(예를 들어, 제 4 클럭펄스(CLK4))를 제 2 더미펄스(DP2)로서 출력한다. 따라서, 제 1 내지 제 4 스타트 펄스(Vst1 내지 Vst4)가 모두 출력됨과 아울러 교류전압들이 모두 하이 상태의 정전압으로 유지될 때에는 제 1 및 제 2 더미 스테이지(DST1, DST2)가 모두 동작하므로, 그 더미 스테이지들(DST1, DST2)에 의해 동작하기 시작하는 하위 스테이지들(..., STn-2 내지 STn+2, ...)이 모두 스캔펄스를 순차적으로 출력한다. 반면, 제 1 및 제 2 스타트 펄스(Vst1, Vst2)가 출력됨과 아울러 교류전압들(Vac1, Vac2)이 상반된 극성으로 유지될 때에는 제 1 더미 스테이지(DST1)만이 동작하므로, 그 제 1 더미 스테이지(DST1)에 의해 동작하기 시작하는 홀수 번째 스테이지들(..., STn-2, STn, STn+2, ...)이 스캔펄스를 순차적으로 출력한다. 또한, 제 3 및 제 4 스타트 펄스(Vst3, Vst4)가 출력됨과 아울러 교류전압들(Vac1, Vac2)이 상반된 극성으로 유지될 때에는 제 2 더미 스테이지(DST2)만이 동작하므로, 그 제 2 더미 스테이지(DST2)에 의해 동작하기 시작하는 짝수 번째 스테이지들(..., STn-1, STn+1, ...)이 스캔펄스를 순차적으로 출력한다.
한편, 제 1 더미 스테이지(DST1)는 1번째 스테이지(ST1)로부터의 스캔펄스(SP1)에 따라 2차로 리세트된다. 즉, 1번째 스테이지(ST1)로부터의 스캔펄스(SP1)는 제 1 더미 스테이지(DST1)에 구비된 제 6 스위칭소자(Tr6)의 게이트전극으로 공급된다. 그리고, 제 2 더미 스테이지(DST2)는 2번째 스테이지(ST2)로부터의 스캔펄스(SP2)에 의해 2차로 리세트된다. 이때, 제 1 더미 스테이지(DST1)에 구비된 제 5 스위칭소자(Tr5) 역시 스캔펄스(SP1)를 공급받을 수 있으며, 제 2 더미 스테이지(DST2)에 구비된 제 5 스위칭소자(Tr5) 역시 스캔펄스(SP2)를 공급받을 수 있다. 또 다른 방법으로, 제 2 더미 스테이지(DST2)로부터의 제 2 더미펄스(DP2)가 제 1 더미 스테이지(DST1)에 구비된 제 5 스위칭소자(Tr5)의 게이트전극으로 공급되어 이 제 1 더미 스테이지(DST1)가 1차로 리세트되고, 그리고 1번째 스테이지(ST1)로부터의 스캔펄스(SP1)가 제 2 더미 스테이지(DST2)에 구비된 제 5 스위칭소자(Tr5)의 게이트전극으로 공급되어 이 제 2 더미 스테이지(DST2)가 1차로 리세트될 수도 있다.
한편, 도 13에는 제 1 및 제 2 더미 스테이지(DST1, DST2)가 접속제어부(CCU)를 거치지 않고 직접 클럭전송라인에 고정적으로 접속된 예가 나타나 있지만, 이 제 1 및 제 2 더미 스테이지(DST1, DST2) 역시 전술된 n번째 스테이지(STn)와 마찬가지로 접속제어부(CCU)에 의해 선택적으로 클럭펄스를 공급받을 수 있다. 예를 들어, 순차주사제어신호(PS) 및 제 1 비월주사제어신호(I1S)에 따라 제어되며, 이들 신호들 중 어느 하나가 하이 상태일 때 턴-온되어 해당 클럭전송라인(예를 들어, 제 3 클럭전송라인(CTL3))과 제 1 더미 스테이지(DST1)의 클럭입력단자(ITd1)를 연결하는 또 다른 접속제어 스위칭소자가 더 추가될 수 있다. 마찬가지로, 순차주사제어신호(PS) 및 제 2 비월주사제어신호(I2S)에 따라 제어되며, 이들 신호들 중 어느 하나가 하이 상태일 때 턴-온되어 해당 클럭전송라인(예를 들어, 제 4 클럭전송라인(CTL4))과 제 2 더미 스테이지(DST2)의 클럭입력단자(ITd2)를 연결하는 또 다른 접속제어 스위칭소자가 더 추가될 수 있다.
이러한 제 1 및 제 2 더미 스테이지(DST1, DST2)는 전술된 n번째 스테이지(STn)와 거의 동일한 회로 구성을 갖는다. 다만, 제 1 및 제 2 더미 스테이지(DST1, DST2)에서의 교류전압들의 인가 방식이 n번째 스테이지(STn)에서의 그것과 다르다. 이를 도 14 및 도 15를 참조로 하여 구체적으로 설명한다.
도 14는 도 13에 구비된 제 1 더미 스테이지의 구성을 나타낸 도면이다.
제 1 더미 스테이지(DST1)는, 도 14에 도시된 바와 같이, 제 1 내지 제 10 스위칭소자들(Tr1 내지 Tr10), 풀업 스위칭소자(Trpu) 및 풀다운 스위칭소자(Trpd)를 포함한다.
여기서, 도 14의 제 5 내지 제 10 스위칭소자들(Tr5 내지 Tr10), 풀업 스위칭소자(Trpu) 및 풀다운 스위칭소자(Trpd)는 전술된 도 6의 그것들과 실질적으로 동일하므로, 이들에 대한 설명은 앞서 설명된 도 6 및 그에 관련된 기재를 참조한다.
제 1 더미 스테이지(DST1)에 구비된 제 1 스위칭소자(Tr1)는 타이밍 컨트롤러로부터의 제 1 스타트 펄스(Vst1)에 따라 제어되며, 제 2 교류전압(Vac2)을 전송하는 제 2 교류전원라인(ACL2)과 세트 노드(Q) 사이에 접속된다. 이 제 1 스위칭소자(Tr1)는 제 1 스타트 펄스(Vst1)에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 2 교류전압(Vac2)을 세트 노드(Q)로 공급한다.
제 1 더미 스테이지(DST1)에 구비된 제 2 스위칭소자(Tr2)는 타이밍 컨트롤러로부터의 제 2 스타트 펄스(Vst2)에 따라 제어되며, 제 1 교류전압(Vac1)을 전송하는 제 1 교류전원라인(ACL1)과 세트 노드(Q) 사이에 접속된다. 이 제 2 스위칭소자(Tr2)는 제 2 스타트 펄스(Vst2)에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 교류전압(Vac1)을 세트 노드(Q)로 공급한다.
제 1 더미 스테이지(DST2)에 구비된 제 3 스위칭소자(Tr3)는 타이밍 컨트롤러로부터의 제 3 스타트 펄스(Vst3)에 따라 제어되며, 세트 노드(Q)와 방전용전원라인(VSL) 사이에 접속된다. 이 제 3 스위칭소자(Tr3)는 제 3 스타트 펄스(Vst3)에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드(Q)로 방전용전압(VSS)을 공급한다.
제 1 더미 스테이지(DST2)에 구비된 제 4 스위칭소자(Tr4)는 타이밍 컨트롤러로부터의 제 4 스타트 펄스(Vst4)에 따라 제어되며, 세트 노드(Q)와 방전용전원라인(VSL) 사이에 접속된다. 이 제 4 스위칭소자(Tr4)는 제 4 스타트 펄스(Vst4)에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드(Q)로 방전용전압(VSS)을 공급한다.
이와 같은 구성으로 인해, 순차주사방식이 적용되는 기간 동안 제 1 더미 스테이지(DST1)의 세트 노드(Q)는, 제 1 및 제 2 스타트 펄스(Vst1, Vst2)에 의해 차례로 턴-온된 제 1 및 제 2 스위칭소자(Tr1, Tr2)로부터 순차적으로 공급되는 하이 상태의 제 1 및 제 2 교류전압(Vac1, Vac2)에 의해 충전된다. 반면, 제 1 비월주사방식이 적용되는 기간 동안 제 1 더미 스테이지(DST1)의 세트 노드(Q)는, 제 1 및 제 2 스타트 펄스(Vst1, Vst2)에 의해 차례로 턴-온된 제 1 및 제 2 스위칭소자(Tr1, Tr2)로부터 순차적으로 공급되는 로우 상태의 제 2 교류전압(Vac2) 및 하이 상태의 제 1 교류전압(Vac1)에 의해 최종적으로 충전상태를 유지한다. 그러나, 제 2 비월주사방식이 적용되는 기간 동안 제 1 및 제 2 스타트 펄스(Vst1, Vst2)는 출력되지 않으므로, 따라서 그 기간에 제 1 및 제 2 스위칭소자(Tr1, Tr2)가 턴-온되지 않아 세트 노드(Q)가 충전될 수 없다. 즉, 이 세트 노드(Q)는 이전의 방전 상태를 유지한다. 따라서, 그 제 2 비월주사방식이 적용되는 기간 동안 제 1 더미 스테이지(DST1)는 제 1 더미펄스(DP1)를 생성하지 않는다.
도 15는 도 13에 구비된 제 2 더미 스테이지의 구성을 나타낸 도면이다.
제 2 더미 스테이지(DST2)는, 도 15에 도시된 바와 같이, 제 1 내지 제 10 스위칭소자들(Tr1 내지 Tr10), 풀업 스위칭소자(Trpu) 및 풀다운 스위칭소자(Trpd)를 포함한다.
여기서, 도 15의 제 5 내지 제 10 스위칭소자들(Tr5 내지 Tr10), 풀업 스위칭소자(Trpu) 및 풀다운 스위칭소자(Trpd)는 전술된 도 6의 그것들과 실질적으로 동일하므로, 이들에 대한 설명은 앞서 설명된 도 6 및 그에 관련된 기재를 참조한다.
제 2 더미 스테이지(DST2)에 구비된 제 1 스위칭소자(Tr1)는 타이밍 컨트롤러로부터의 제 3 스타트 펄스(Vst3)에 따라 제어되며, 제 2 교류전압(Vac2)을 전송하는 제 2 교류전원라인(ACL2)과 세트 노드(Q) 사이에 접속된다. 이 제 1 스위칭소자(Tr1)는 제 3 스타트 펄스(Vst3)에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 2 교류전압(Vac2)을 세트 노드(Q)로 공급한다.
제 2 더미 스테이지(DST2)에 구비된 제 2 스위칭소자(Tr2)는 타이밍 컨트롤러로부터의 제 4 스타트 펄스(Vst4)에 따라 제어되며, 제 1 교류전압(Vac1)을 전송하는 제 1 교류전원라인(ACL1)과 세트 노드(Q) 사이에 접속된다. 이 제 2 스위칭소자(Tr2)는 제 4 스타트 펄스(Vst4)에 따라 턴-온 또는 턴-오프되며, 턴-온시 제 1 교류전압(Vac1)을 세트 노드(Q)로 공급한다.
제 2 더미 스테이지(DST2)에 구비된 제 3 스위칭소자(Tr3)는 타이밍 컨트롤러로부터의 제 3 스타트 펄스(Vst3)에 따라 제어되며, 세트 노드(Q)와 방전용전원라인(VSL) 사이에 접속된다. 이 제 3 스위칭소자(Tr3)는 제 3 스타트 펄스(Vst3)에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드(Q)로 방전용전압(VSS)을 공급한다.
제 2 더미 스테이지(DST2)에 구비된 제 4 스위칭소자(Tr4)는 타이밍 컨트롤러로부터의 제 4 스타트 펄스(Vst4)에 따라 제어되며, 세트 노드(Q)와 방전용전원라인(VSL) 사이에 접속된다. 이 제 4 스위칭소자(Tr4)는 제 4 스타트 펄스(Vst4)에 따라 턴-온 또는 턴-오프되며, 턴-온시 세트 노드(Q)로 방전용전압(VSS)을 공급한다.
이와 같은 구성으로 인해, 순차주사방식이 적용되는 기간 동안 제 2 더미 스테이지(DST2)의 세트 노드는, 제 3 및 제 4 스타트 펄스(Vst3, Vst4)에 의해 차례로 턴-온된 제 1 및 제 2 스위칭소자(Tr1, Tr2)로부터 순차적으로 공급되는 하이 상태의 제 1 및 제 2 교류전압(Vac1, Vac2)에 의해 충전된다. 반면, 제 2 비월주사방식이 적용되는 기간 동안 제 2 더미 스테이지(DST2)의 세트 노드(Q)는, 제 3 및 제 4 스타트 펄스(Vst3, Vst4)에 의해 차례로 턴-온된 제 1 및 제 2 스위칭소자(Tr1, Tr2)로부터 순차적으로 공급되는 로우 상태의 제 2 교류전압(Vac2) 및 하이 상태의 제 1 교류전압(Vac1)에 의해 최종적으로 충전상태를 유지한다. 그러나, 제 1 비월주사방식이 적용되는 기간 동안 제 3 및 제 4 스타트 펄스(Vst3, Vst4)는 출력되지 않으므로, 따라서 그 기간에 제 1 및 제 2 스위칭소자(Tr1, Tr2)가 턴-온되지 않아 세트 노드(Q)가 충전될 수 없다. 즉, 이 세트 노드(Q)는 이전의 방전 상태를 유지한다. 따라서, 그 제 1 비월주사방식이 적용되는 기간 동안 제 2 더미 스테이지(DST2)는 제 2 더미펄스(DP2)를 생성하지 않는다.
도 16 내지 도 19는 순차주사방식, 제 1 비월주사방식, 제 2 비월주사방식, 그리고 이들의 조합 방식에 따른 쉬프트 레지스터(SR)의 출력 방식을 설명하기 위한 도면이다. 여기서, 쉬프트 레지스터(SR)에 총 10개의 스테이지들이 구비된 것으로 가정한다.
도 16에 따르면, 매 프레임 기간 마다 순차주사방식에 따라 쉬프트 레지스터(SR)가 구동되어 그 매 프레임 기간 마다 10개의 전체 스테이지들(ST1 내지 ST10)이 순차적으로 스캔펄스를 출력한다. 도 16에서와 같은 구동 방식은 60Hz의 구동 주파수를 갖는 쉬프트 레지스터(SR)에 적용될 수 있다.
도 17에 따르면, 서로 인접한 2개의 프레임 기간들 중 어느 한 프레임 기간에만 순차주사방식에 따라 쉬프트 레지스터(SR)가 구동됨에 따라, 그 하나의 프레임 기간 마다 10개의 전체 스테이지들(ST1 내지 ST10)이 순차적으로 스캔펄스를 출력한다. 한편, 다른 하나의 프레임 기간 동안에는, 소비전력을 줄이기 위해 게이트 드라이버 및 데이터 드라이버가 휴지 상태로 진입한다. 도 17에서와 같은 구동 방식은 30Hz의 구동 주파수를 갖는 쉬프트 레지스터(SR)에 적용될 수 있다.
도 18에 따르면, 서로 인접한 2개의 프레임 기간들 중 하나의 프레임 기간 동안 제 1 비월주사방식에 따라 쉬프트 레지스터(SR)가 구동됨에 따라, 그 하나의 프레임 기간 중 스캔 기간 동안 홀수 번째 스테이지들(ST1, ST3, ..., ST9)이 순차적으로 스캔펄스를 출력한다. 그리고, 그 인접한 2개의 프레임 기간들 중 다른 하나의 프레임 기간 동안 제 2 비월주사방식에 따라 쉬프트 레지스터(SR) 구동됨에 따라 그 다른 하나의 프레임 기간 중 스캔 기간 동안 짝수 번째 스테이지들(ST2, ST4, ..., ST10)이 순차적으로 스캔펄스를 출력한다. 한편, 각 프레임 기간 중 스킵 기간 동안에는, 소비전력을 줄이기 위해 게이트 드라이버 및 데이터 드라이버가 휴지 상태로 진입한다. 도 18에서와 같은 구동 방식은 30Hz의 구동 주파수를 갖는 쉬프트 레지스터(SR)에 적용될 수 있다.
도 19에 따르면, 서로 인접한 2개의 프레임 기간들 중 하나의 프레임 기간 동안 제 1 및 제 2 비월주사방식에 따라 순차적으로 쉬프트 레지스터(SR)가 구동됨에 따라, 그 하나의 프레임 기간의 전반 1/2 기간 동안 홀수 번째 스테이지들(ST1, ST3, ..., ST9)이 순차적으로 스캔펄스를 출력하고, 이어서 그 하나의 프레임 기간의 후반 1/2 기간 동안 짝수 번째 스테이지들(ST2, ST4, ..., ST10)이 순차적으로 스캔펄스를 출력한다. 한편, 다른 하나의 프레임 기간 동안에는, 소비전력을 줄이기 위해 게이트 드라이버 및 데이터 드라이버가 휴지 상태로 진입한다. 도 18에서와 같은 구동 방식은 30Hz의 구동 주파수를 갖는 쉬프트 레지스터(SR)에 적용될 수 있다.
도 20은 순차주사방식에 따른 스캔펄스들의 파형과 제 1 비월주사방식에 따른 스캔펄스들의 파형을 나타낸 도면이다.
즉, 순차주사방식에 따르면, 도 20의 (a)와 같이 상대적으로 더 많은 수의 스캔펄스들이 더 긴 기간 동안 출력된다. 반면, 제 1 비월주사방식에 따르면, 도 20의 (b)와 같이 상대적으로 더 적은 수의 스캔펄스들이 더 짧은 기간 동안 출력된다.
한편, 본 발명의 게이트 드라이버는 액정표시장치, 플라즈마 표시장치, 발광다이오드 표시장치 등과 같은 표시장치에 사용될 수 있는 바, 이때 이 게이트 드라이버를 구성하는 스위칭소자들(스테이지 내부의 스위칭소자들 및 접속제어부내의 스위칭소자들)은 그 표시장치의 기판 상에 GIP(Gate In Panel) 방식으로 형성될 수 있다. 이때 그 스위칭소자들의 반도체층은 비정질 실리콘 또는 옥사이드로 제조될 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
ST#: #번째 스테이지 CTL#: 제 # 클럭전송라인
CLK#: 제 # 클럭펄스 P-Tr: 순차구동용 스위칭소자
I-Tr#: 제 # 비월구동용 스위칭소자 CCU: 접속제어부
PS: 순차주사제어신호 I#S: 제 # 비월주사제어신호
SR: 쉬프트 레지스터 SP#: #번째 스캔펄스
IT: 클럭입력단자 OT: 스캔출력단자

Claims (11)

  1. 서로 다른 위상의 클럭펄스들 중 적어도 하나를 공급받아 스캔펄스를 출력하는 다수의 스테이지들; 및,
    상기 클럭펄스들이 인가되는 다수의 클럭전송라인들과 상기 다수의 스테이지들 사이에 접속되어, 외부로부터의 주사제어신호에 따라 상기 클럭전송라인들과 상기 다수의 스테이지들간의 접속 여부를 제어하는 접속제어부를 포함함을 특징으로 하는 표시장치용 게이트 드라이버.
  2. 제 1 항에 있어서,
    상기 주사제어신호는 순차주사제어신호, 제 1 비월주사제어신호 및 제 2 비월주사제어신호로 구성되며;
    상기 주사제어신호에 포함된 제어신호들 중 순차주사제어신호만이 액티브 상태이고 나머지 신호들이 비액티브 상태일 때, 상기 접속제어부는 상기 다수의 스테이지들 모두와 상기 다수의 클럭전송라인들을 서로 연결시키며;
    상기 주사제어신호에 포함된 제어신호들 중 제 1 비월주사제어신호만이 액티브 상태이고 나머지 신호들이 비액티브 상태일 때, 상기 접속제어부는 상기 다수의 스테이지들 중 홀수 번째 스테이지들과 상기 다수의 클럭전송라인들을 서로 연결시키며; 그리고,
    상기 주사제어신호에 포함된 제어신호들 중 제 2 비월주사제어신호만이 액티브 상태이고 나머지 신호들이 비액티브 상태일 때, 상기 접속제어부는 상기 다수의 스테이지들 중 짝수 번째 스테이지들과 상기 다수의 클럭전송라인들을 서로 연결시킴을 특징으로 하는 표시장치용 게이트 드라이버.
  3. 제 2 항에 있어서,
    상기 접속제어부는,
    상기 주사제어신호에 따라 제어되며, 상기 다수의 클럭전송라인들과 다수의 스테이지들 사이에 접속된 다수의 접속제어 스위칭소자들을 포함함을 특징으로 하는 표시장치용 게이트 드라이버.
  4. 제 3 항에 있어서,
    상기 다수의 접속제어 스위칭소자들은,
    해당 클럭전송라인과 각 스테이지의 클럭입력단자 사이에 접속된 다수의 순차구동용 스위칭소자들;
    해당 클럭전송라인과 홀수 번째 스테이지의 클럭입력단자 사이에 접속된 다수의 제 1 비월구동용 스위칭소자들; 및,
    해당 클럭전송라인과 짝수 번째 스테이지의 클럭입력단자 사이에 접속된 다수의 제 2 비월구동용 스위칭소자들을 포함함을 특징으로 하는 표시장치용 게이트 드라이버.
  5. 제 4 항에 있어서,
    상기 다수의 스테이지들 중 n번째 스테이지는,
    n-2번째 스테이지로부터의 스캔펄스에 따라 제어되며, 제 1 교류전압을 전송하는 제 1 교류전원라인과 세트 노드 사이에 접속된 제 1 스위칭소자;
    n-1번째 스테이지로부터의 스캔펄스에 따라 제어되며, 제 2 교류전압을 전송하는 제 2 교류전원라인과 상기 세트 노드 사이에 접속된 제 2 스위칭소자;
    상기 n-2번째 스테이지로부터의 스캔펄스에 따라 제어되며, 리세트 노드와 방전용전압을 전송하는 방전원전원라인 사이에 접속된 제 3 스위칭소자;
    상기 n-1번째 스테이지로부터의 스캔펄스에 따라 제어되며, 상기 리세트 노드와 상기 방전원전원라인 사이에 접속된 제 4 스위칭소자;
    n+1번째 스테이지로부터의 스캔펄스에 따라 제어되며, 상기 방전용전원라인과 상기 세트 노드 사이에 접속된 제 5 스위칭소자;
    n+2번째 스테이지로부터의 스캔펄스에 따라 제어되며, 상기 방전용전원라인과 상기 세트 노드 사이에 접속된 제 6 스위칭소자;
    상기 리세트 노드의 전압에 따라 제어되며, 상기 세트 노드와 상기 방전용전원라인 사이에 접속된 제 7 스위칭소자;
    상기 세트 노드의 전압에 따라 제어되며, 상기 리세트 노드와 상기 방전용전원라인 사이에 접속된 제 8 스위칭소자;
    충전용전원라인으로부터의 충전용전압에 따라 제어되며, 상기 충전용전원라인과 공통 노드 사이에 접속된 제 9 스위칭소자;
    상기 공통 노드의 전압에 따라 제어되며, 상기 충전용전원라인과 상기 리세트 노드 사이에 접속된 제 10 스위칭소자;
    상기 세트 노드의 전압에 따라 제어되며, 그 n번째 스테이지의 클럭입력단자와 스캔출력단자 사이에 접속된 풀업 스위칭소자; 및,
    상기 리세트 노드의 전압에 따라 제어되며, 그 n번째 스테이지의 스캔출력단자와 상기 방전용전원라인 사이에 접속된 풀다운 스위칭소자를 포함함을 특징으로 하는 표시장치용 게이트 드라이버.
  6. 제 5 항에 있어서,
    상기 주사제어신호에 포함된 제어신호들 중 순차주사제어신호만이 액티브 상태이고 나머지 신호들이 비액티브 상태일 때, 상기 제 1 교류전압 및 제 2 교류전압이 모두 액티브 상태로 유지되며;
    상기 주사제어신호에 포함된 제어신호들 중 제 1 비월주사제어신호만이 액티브 상태이고 나머지 신호들이 비액티브 상태일 때, 상기 제 1 교류전압이 액티브 상태로 유지되고 제 2 교류전압이 비액티브 상태로 유지되며; 그리고,
    상기 주사제어신호에 포함된 제어신호들 중 제 2 비월주사제어신호만이 액티브 상태이고 나머지 신호들이 비액티브 상태일 때, 상기 제 2 교류전압이 액티브 상태로 유지되고 제 1 교류전압이 비액티브 상태로 유지됨을 특징으로 하는 표시장치용 게이트 드라이버.
  7. 제 1 항에 있어서,
    상기 다수의 스테이지들에 포함된 홀수 번째 스테이지들 중 가장 첫 번째로 동작하는 1번째 스테이지를 세트시키기 위한 제 1 더미펄스를 생성하는 제 1 더미 스테이지; 및,
    상기 다수의 스테이지들에 포함된 짝수 번째 스테이지들 중 가장 첫 번째로 동작하는 2번째 스테이지를 세트시키기 위한 제 2 더미펄스를 생성하는 제 2 더미 스테이지를 더 포함함을 특징으로 하는 표시장치용 게이트 드라이버.
  8. 제 7 항에 있어서,
    상기 제 1 더미 스테이지는, 제 1 스타트 펄스 및 제 2 스타트 펄스에 따라 세트되어 어느 하나의 클럭전송라인으로부터의 클럭펄스를 상기 제 1 더미펄스로서 생성하며; 그리고,
    상기 제 2 더미 스테이지는, 제 3 스타트 펄스 및 제 4 스타트 펄스에 따라 세트되어 어느 하나의 다른 클럭전송라인으로부터의 클럭펄스를 상기 제 2 더미펄스로서 생성함을 특징으로 하는 표시장치용 게이트 드라이버.
  9. 제 8 항에 있어서,
    상기 주사제어신호는 순차주사제어신호, 제 1 비월주사제어신호 및 제 2 비월주사제어신호로 구성되며;
    상기 주사제어신호에 포함된 제어신호들 중 순차주사제어신호만이 액티브 상태이고 나머지 신호들이 비액티브 상태일 때, 상기 제 1 내지 제 4 스타트 펄스가 제 1 및 제 2 더미 스테이지들로 순차적으로 공급되며;
    상기 주사제어신호에 포함된 제어신호들 중 제 1 비월주사제어신호만이 액티브 상태이고 나머지 신호들이 비액티브 상태일 때, 상기 제 1 및 제 2 스타트 펄스가 액티브 상태로 유지되고 상기 제 3 및 제 4 스타트 펄스가 비액티브 상태로 유지되며; 그리고,
    상기 주사제어신호에 포함된 제어신호들 중 제 2 비월주사제어신호만이 액티브 상태이고 나머지 신호들이 비액티브 상태일 때, 상기 제 3 및 제 4 스타트 펄스가 액티브 상태로 유지되고 상기 제 1 및 제 2 스타트 펄스가 비액티브 상태로 유지됨을 특징으로 하는 표시장치용 게이트 드라이버.
  10. 제 8 항에 있어서,
    상기 제 1 더미 스테이지는,
    상기 제 1 스타트 펄스에 따라 제어되며, 제 2 교류전압을 전송하는 제 2 교류전원라인과 세트 노드 사이에 접속된 제 2 스위칭소자;
    상기 제 2 스타트 펄스에 따라 제어되며, 제 1 교류전압을 전송하는 제 1 교류전원라인과 상기 세트 노드 사이에 접속된 제 2 스위칭소자;
    상기 제 1 스타트 펄스에 따라 제어되며, 리세트 노드와 방전용전압을 전송하는 방전원전원라인 사이에 접속된 제 3 스위칭소자;
    상기 제 2 스타트 펄스에 따라 제어되며, 상기 리세트 노드와 상기 방전원전원라인 사이에 접속된 제 4 스위칭소자;
    상기 제 2 더미 스테이지로부터의 제 2 더미펄스에 따라 제어되며, 상기 방전용전원라인과 상기 세트 노드 사이에 접속된 제 5 스위칭소자;
    1번째 스테이지로부터의 스캔펄스에 따라 제어되며, 상기 방전용전원라인과 상기 세트 노드 사이에 접속된 제 6 스위칭소자;
    상기 리세트 노드의 전압에 따라 제어되며, 상기 세트 노드와 상기 방전용전원라인 사이에 접속된 제 7 스위칭소자;
    상기 세트 노드의 전압에 따라 제어되며, 상기 리세트 노드와 상기 방전용전원라인 사이에 접속된 제 8 스위칭소자;
    충전용전원라인으로부터의 충전용전압에 따라 제어되며, 상기 충전용전원라인과 공통 노드 사이에 접속된 제 9 스위칭소자;
    상기 공통 노드의 전압에 따라 제어되며, 상기 충전용전원라인과 상기 리세트 노드 사이에 접속된 제 10 스위칭소자;
    상기 세트 노드의 전압에 따라 제어되며, 그 n번째 스테이지의 클럭입력단자와 스캔출력단자 사이에 접속된 풀업 스위칭소자; 및,
    상기 리세트 노드의 전압에 따라 제어되며, 그 n번째 스테이지의 스캔출력단자와 상기 방전용전원라인 사이에 접속된 풀다운 스위칭소자를 포함함을 특징으로 하는 표시장치용 게이트 드라이버.
  11. 제 8 항에 있어서,
    상기 제 2 더미 스테이지는,
    상기 제 3 스타트 펄스에 따라 제어되며, 제 2 교류전압을 전송하는 제 2 교류전원라인과 세트 노드 사이에 접속된 제 2 스위칭소자;
    상기 제 4 스타트 펄스에 따라 제어되며, 제 1 교류전압을 전송하는 제 1 교류전원라인과 상기 세트 노드 사이에 접속된 제 2 스위칭소자;
    상기 제 3 스타트 펄스에 따라 제어되며, 리세트 노드와 방전용전압을 전송하는 방전원전원라인 사이에 접속된 제 3 스위칭소자;
    상기 제 4 스타트 펄스에 따라 제어되며, 상기 리세트 노드와 상기 방전원전원라인 사이에 접속된 제 4 스위칭소자;
    1번째 스테이지로부터의 스캔펄스에 따라 제어되며, 상기 방전용전원라인과 상기 세트 노드 사이에 접속된 제 5 스위칭소자;
    2번째 스테이지로부터의 스캔펄스에 따라 제어되며, 상기 방전용전원라인과 상기 세트 노드 사이에 접속된 제 6 스위칭소자;
    상기 리세트 노드의 전압에 따라 제어되며, 상기 세트 노드와 상기 방전용전원라인 사이에 접속된 제 7 스위칭소자;
    상기 세트 노드의 전압에 따라 제어되며, 상기 리세트 노드와 상기 방전용전원라인 사이에 접속된 제 8 스위칭소자;
    충전용전원라인으로부터의 충전용전압에 따라 제어되며, 상기 충전용전원라인과 공통 노드 사이에 접속된 제 9 스위칭소자;
    상기 공통 노드의 전압에 따라 제어되며, 상기 충전용전원라인과 상기 리세트 노드 사이에 접속된 제 10 스위칭소자;
    상기 세트 노드의 전압에 따라 제어되며, 그 n번째 스테이지의 클럭입력단자와 스캔출력단자 사이에 접속된 풀업 스위칭소자; 및,
    상기 리세트 노드의 전압에 따라 제어되며, 그 n번째 스테이지의 스캔출력단자와 상기 방전용전원라인 사이에 접속된 풀다운 스위칭소자를 포함함을 특징으로 하는 표시장치용 게이트 드라이버.
KR1020130112910A 2013-09-23 2013-09-23 표시장치용 게이트 드라이버 KR102056676B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130112910A KR102056676B1 (ko) 2013-09-23 2013-09-23 표시장치용 게이트 드라이버

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130112910A KR102056676B1 (ko) 2013-09-23 2013-09-23 표시장치용 게이트 드라이버

Publications (2)

Publication Number Publication Date
KR20150033214A true KR20150033214A (ko) 2015-04-01
KR102056676B1 KR102056676B1 (ko) 2019-12-17

Family

ID=53030600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130112910A KR102056676B1 (ko) 2013-09-23 2013-09-23 표시장치용 게이트 드라이버

Country Status (1)

Country Link
KR (1) KR102056676B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108447450A (zh) * 2018-03-05 2018-08-24 昆山龙腾光电有限公司 栅极驱动电路、显示装置以及驱动方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220129152A (ko) 2021-03-15 2022-09-23 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101108165B1 (ko) 2010-02-04 2012-01-31 삼성모바일디스플레이주식회사 스캔 드라이버 및 이를 포함하는 평판 디스플레이 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108447450A (zh) * 2018-03-05 2018-08-24 昆山龙腾光电有限公司 栅极驱动电路、显示装置以及驱动方法
CN108447450B (zh) * 2018-03-05 2021-01-29 昆山龙腾光电股份有限公司 栅极驱动电路、显示装置以及驱动方法

Also Published As

Publication number Publication date
KR102056676B1 (ko) 2019-12-17

Similar Documents

Publication Publication Date Title
KR101296645B1 (ko) 쉬프트 레지스터
KR101568249B1 (ko) 쉬프트 레지스터
KR102066083B1 (ko) 쉬프트 레지스터
KR101511547B1 (ko) 쉬프트 레지스터
KR101341909B1 (ko) 쉬프트 레지스터
KR101768485B1 (ko) 쉬프트 레지스터
KR101568258B1 (ko) 쉬프트 레지스터
KR20090109257A (ko) 쉬프트 레지스터
KR101137859B1 (ko) 쉬프트 레지스터
KR101859471B1 (ko) 쉬프트 레지스터
KR20120011765A (ko) 쉬프트 레지스터
KR101908508B1 (ko) 쉬프트 레지스터
KR102034046B1 (ko) 쉬프트 레지스터
KR101192799B1 (ko) 쉬프트 레지스터
KR20090057798A (ko) 쉬프트 레지스터
KR102113612B1 (ko) 쉬프트 레지스터
KR20070002713A (ko) 쉬프트 레지스터
KR20140095209A (ko) 쉬프트 레지스터
KR101658153B1 (ko) 쉬프트 레지스터
KR102056676B1 (ko) 표시장치용 게이트 드라이버
KR101481661B1 (ko) 쉬프트 레지스터
KR101232171B1 (ko) 쉬프트 레지스터
KR101243806B1 (ko) 쉬프트 레지스터
KR101747738B1 (ko) 쉬프트 레지스터
KR101630324B1 (ko) 쉬프트 레지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant