KR20090104870A - 성능 개선과 신뢰도 향상을 위한 하이브리드 상호연결 구조 - Google Patents

성능 개선과 신뢰도 향상을 위한 하이브리드 상호연결 구조 Download PDF

Info

Publication number
KR20090104870A
KR20090104870A KR1020097017293A KR20097017293A KR20090104870A KR 20090104870 A KR20090104870 A KR 20090104870A KR 1020097017293 A KR1020097017293 A KR 1020097017293A KR 20097017293 A KR20097017293 A KR 20097017293A KR 20090104870 A KR20090104870 A KR 20090104870A
Authority
KR
South Korea
Prior art keywords
dielectric
dielectric material
interconnect structure
conductive material
diffusion barrier
Prior art date
Application number
KR1020097017293A
Other languages
English (en)
Inventor
즈-챠오 양
토마스 엠 샤
키스 궝 혼 웡
하이닝 에스 양
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20090104870A publication Critical patent/KR20090104870A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은, 고밀도(즉, 비 다공성) 유전체 스페이서가 유전체 물질의 측벽들 상에 존재하는, 상호연결 구조(단일 또는 이중 다마신 형태의)와 그 상호연결 구조를 형성하는 방법을 제공한다. 더 구체적으로는, 본 발명의 구조는 유전체 물질을 포함하고, 이 유전체 물질은 도전성 물질을 가지며, 이 도전성 물질은 상기 유전체 물질에 있는 적어도 하나의 개구부 내에 매립되며, 상기 도전성 물질은 확산 장벽, 고밀도 유전체 스페이서 및, 선택적으로, 에어 갭에 의해서 상기 유전체 물질로부터 측면으로 공간 분리된다. 상기 고밀도 유전체 스페이서의 존재는 하이브리드 상호연결 구조를 형성하여 그러한 고밀도 유전체 스페이서들을 포함하지 않는 기존의 선행 기술의 상호연결 구조들과 비교할 때 신뢰도와 성능을 개선한다. 더욱이, 본 발명의 하이브리드 상호연결 구조는 더 나은 프로세스 컨트롤을 제공하여 대량 제조를 위한 잠재력을 가져온다.

Description

성능 개선과 신뢰도 향상을 위한 하이브리드 상호연결 구조{HYBRID INTERCONNECT STRUCTURE FOR PERFORMANCE IMPROVEMENT AND RELIABILITY ENHANCEMENT}
본 발명은 반도체 구조(a semiconductor structure)와 이를 제조하는 방법(a method of fabricating)에 관한 것이다. 좀더 구체적으로 설명하면, 본 발명은 신뢰도 향상뿐만 아니라 성능의 개선을 달성하는 하이브리드 상호연결 구조에 관한 것이다.
일반적으로, 반도체 장치들(devices)은 반도체 기판 상에 제조된 집적 회로(IC)를 형성하는 다수의 회로들 포함한다. 기판의 표면상에 분포된(distributed) 회로 부품들(the circuit elements)을 접속하기 위해 신호 경로들의 복잡한 네트워크(a complex network)가 통상적으로 라우트(routed)될 것이다. 장치를 가로지르는 이들 신호들의 효율적인 라우팅은 멀티레벨(multilevel) 또는 다층 배선 구조들(multilayered schemes), 예를 들어 단일 혹은 이중의 다마신 배선 구조들(single or dual damascene wiring structures)의 형성을 요구한다. 상기 와이어링 구조(wiring structure)는 통상적으로 구리, 즉 Cu를 포함한다. 왜냐하면, Cu에 기초한 상호연결들(interconnects)은 알루미늄, 즉 Al에 기초한 상호연결들과 비교 하여 복합 반도체 칩 상의 다수의 트랜지스터들 사이에 더 높은 속도의 신호 전송을 제공하기 때문이다.
통상적인 상호연결 구조(a typical interconnect structure) 내에서, 금속 비아들(metal vias)은 반도체기판과 수직으로 배치(run)되고 금속 라인들은 반도체 기판과 평행으로 배치(run)된다. 신호의 속도를 좀 더 향상시키고 인접 금속 라인들의 신호들(“크로스토크”로 알려짐)을 감소시키기 위해서 오늘날 IC 칩들에서는 금속 라인들과 금속 비아들 즉, 도전성 구조들(conductive features)을 유전 상수가 4.0 이하인 유전 물질 내에 매립(embedding) 시킴으로써 달성된다.
다시 말하면, 회로 상호연결에서의 지연을 감소시키기 위해서, 유전상수가 약 4.0 혹은 그보다 큰 종래의 유전체 물질, 예를 들어, 이산화 실리콘과 같은 물질은 유전 상수가 4.0 보다 작은, 바람직하기는 3.5 보다 작은 고밀도 저 유전 상수 유전체 물질(dense lower-k dielectric materials)로 대체하여 왔다. 이 출원 전체에 걸쳐서 언급된 모든 유전 상수는 진공을 기준으로 표시한 것이다. 성능을 더욱 향상시키기 위해서 고급 장치들(advanced devices)에서는 유전 용량(캐패시던스)을 더 감소시킬 것이 요구된다.
용량(캐패시던스)의 개선은 상기 고밀도 저 유전 상수 유전체 물질들을 다공성 저 유전 상수 유전체 물질들(porous low-k dielectric materials)로 대체함으로써 달성될 수 있다. 캐패시턴스에서의 개선에도 불구하고 다공성 저 유전 상수 유전체 물질들은 고밀도 저 유전 상수 유전체와 비교해서 상대적으로 약한 기계적 성질을 갖는다. 또한, 다른 모듈 프로세스들과 다공성 저 유전 상수 유전 물질들을 통합(integrate)하는 것은 지금의 상호연결 프로세싱 때문에 심각한 도전이다.
예를 들어, 종래의 화학 기계 폴리싱(CMP) 프로세스는 낮은 기계적-모듈 다공성 유전체를 평탄하게 하는데(planarizing) 어려움이 있었다. 그리고 종래의 물리적 증착(physical vapor deposition ; PVD) 확산 장벽 증착 기술(diffusion barrier deposition technology)은 상기 다공성 저 유전 상수 유전체 물질의 표면상에 적절한 커버리지(reasonable coverage)를 제공할 수 없었다. 다시 말하면, 종래의 PVD 프로세스는 상기 다공성 저 유전 상수 유전체 물질의 노출된 표면상에 불연속 PVD 라이너(a discontinuous PVD liner)를 제공한다. 다공성 저 유전 상수 유전체 물질에 매립된 도전성 구조(the conductive feature) 주변에 불연속 PVD 라이너의 존재는 심각한 회로 신뢰도 문제를 야기시킨다.
고밀도 저 유전 상수 유전체 물질들을 다시 살펴볼 때, 고밀도 저 유전 상수 유전체 물질과 산화물 포함 하드 마스크 물질 사이에서의 에칭 속도의 차이로 인하여, 도 1A에서 보는 바와 같이, 언더컷 프로파일(undercut profile)이 존재함이 관찰되었다. 이와 비슷한 결과는 다공성 저 유전 상수 유전체 물질들에게서도 마찬가지로 존재할 수 있다. 도 1을 좀 더 자세히 살펴보면, 부분적으로 형성된 종래의 상호연결 구조(10)를 볼 수 있다. 이 상호연결 구조는 유전체 캐핑 층(20)에 의해서 분리된 하부 상호연결 레벨(a lower interconnect level)(12A)와 상부 상호연결 레벨(a upper interconnect level)(12B)을 포함한다. 상기 하부 상호연결 레벨(12A)은 제 1 유전 물질(14A)을 포함하는데, 이 유전 물질 내에는 매립된 도전성 물질(18A)로 표시된 적어도 하나의 도전성 구조(conductive feature)를 갖는다. 확 산 장벽(diffusion barrier)(16A)은 상기 도전성 물질(18A)을 상기 제 1의 유전체 물질(14A)로부터 분리한다. 상기 유전체 캐핑 층(20)의 위에는 상기 상부 상호연결 레벨(12B)이 위치하고, 이 상호연결 레벨은, 종래 프로세스의 이 단계에서는, 패턴된 고밀도 저 유전 상수 유전체 물질(14B)과 이 유전체 물질(14B)의 표면 위에 패턴된 산화물 포함 하드 마스크(22)를 포함한다. 상기 언더컷 영역은 도 1A에서(24)로 표시되었다.
이 언더컷 프로파일은 상기 최종 상호연결 구조 내에 도체 채우기 특성(conductor fill property)을 나쁘게(poor)하는 결과를 초래하여 상기 확산 장벽과 상기 상호연결 도전성 물질 사이에 빈 공간들(voids)을 남긴다. 이것은 도 1B(앞서 설명한 상호연결 구조의 실제 단면도 사진)와 1C(실제의 탑다운 뷰이다)에서 뚜렷하게 보인다. 용어 ILD는 앞서 언급한 상기 제2의 유전체 물질(14B)을 뜻하고 장벽은 상기 패턴된 ILD의 개구부(opening)에 형성된 제 2의 확산 장벽을 뜻하며, Cu 는 상기 빈자리를 채우는데 사용된 도전성 물질을 뜻한다. 신뢰도와 관련된 이슈들은 상기 상호연결 구조 내부에 존재하는 빈공간(voids)들 때문에 발생될 수 있다.
위에서 살펴본 바와 같이 위에서 언급된 상기 모든 약점들을 극복하는 새롭고 향상된 상호연결 구조의 공급이 필요하다. 다시 말하면, 기존의 물질 혹은 프로세스 흐름을 크게 변화시키지 않고 향상된 신뢰성뿐만 아니라 개선된 성능을 갖는 새롭고 개선된 상호연결 구조의 공급이 필요하다.
본 발명은 유전체 물질의 측벽상에 고밀도(즉, 비침투성의) 유전체 스페이서(a dense(i.e. non-porous) dielectric spacer)가 존재하는 상호연결 구조(단일 또는 이중 다마신 형태의)와 그러한 상호연결 구조를 형성하는 방법을 제공한다. 고밀도 유전체 스페이서의 존재는 하이브리드 상호연결 구조를 가능하게 하여 그러한 고밀도 유전체 스페이서들이 없는 기존의 종래 상호연결구조들과 비교하여 신뢰도와 성능을 개선한다. 게다가, 본 발명의 하이브리드 상호연결 구조는 좀 더 나은 프로세스 컨트롤을 제공하므로 제조 능력을 높일 수 있다.
본 발명의 하이브리드 상호연결 구조가 장벽 커버리지(barrier coverage)를 개선하고 도체/장벽부착(adhesion)을 개선하였다는 것은 신뢰도가 개선되었음을 뜻한다. 장벽 커버리지가 개선되었다는 것은 본 발명의 상호연결 구조 내 누설전류(leakage)가 더 적어졌다는 것을 의미하며, 한편 부착이 개선되었다는 것은 본 발명의 상호연결 구조 내 전자이동이 더 적어졌다는 것을 의미한다.
본 발명은 상기 최종 상호연결 구조 내에 언더 컷 영역을 유지하는 것을 피하게 해 주는 상호연결 유전체 물질의 패턴된 측벽들 상에 위치한 고밀도 유전체 스페이서를 포함하는 하이브리드 상호연결 구조를 제공한다. 본 발명은 또한, 다른 실시 예들에서, 전체적인 상호연결 캐패시던스를 낮추고 회로 성능을 향상시키기 위해서 도움이 되는 매립된 에어 갭(an embedded air gap)을 상기 상호연결 구조 내에 제공한다.
한 실시 예에서, 본 발명의 하이브리드 상호연결 구조는 :
유전체 물질을 포함하고, 이 유전체 물질은 도전성 물질을 가지며, 이 도전성 물질은 상기유전체 물질에 있는 적어도 하나의 개구부(opening)내에 매립되며, 상기 도전성 물질은 확산 장벽과 고밀도 유전체 스페이서에 의해서 상기 유전체 물질로부터 측면으로(laterally) 공간 분리되고, 상기 확산 장벽은 상기 도전성 물질과 접촉되는 구성을 포함한다.
다른 실시 예에서, 상기 본 발명의 하이브리드 상호연결 구조는 :
유전체 물질을 포함하고, 이 유전체 물질은 도전성 물질을 가지며, 이 도전성 물질은 상기유전체 물질에 있는 적어도 하나의 개구부(opening)내에 매립되며, 상기 도전성 물질은 확산 장벽, 고밀도 유전체 스페이서 및 에어 갭에 의해서 상기 유전체 물질로부터 측면으로(laterally) 공간 분리되고, 상기 확산 장벽은 상기 도전성 물질과 접촉되는 구성을 포함한다 .
또 다른 실시 예에서, 본 발명의 상호연결 구조는 :
제1의 유전체 물질을 포함하는 하부 상호연결 레벨(a lower interconnect level)과 ; 제2의 유전체 물질을 포함하는 상부 상호연결 레벨(an upper interconnect level)을 포함하되, 상기 제1의 유전체 물질은 그 속에 매립된 제1의 도전성 물질을 갖고,
상기 제2의 유전체 물질은 상기 하부 상호연결 레벨의 제1의 도전성 물질과 접촉하는 적어도 하나의 개구부를 가지며, 상기 제2의 유전체 물질은 확산 장벽 및 고밀도 유전체 스페이서에 의하여 상기 제2의 유전체 물질과 측면으로 공간 분리된 상기 적어도 하나의 개구부 내에 매립된 제2의 도전성 물질을 갖고, 상기 확산 장벽은 상기 제2의 도전성 물질과 접촉하는 구성을 갖는다.
다른 실시 예들에서, 선택 가능한 에어 갭이 상부 상호연결 레벨에 제공될 수 있다.
위에서 언급한 실시 예들 모두에서, 상기 유전체 물질은 상호연결 구조의 어떠한 유전체 레벨도 포함한다. 상기 유전체 물질은 고밀도 혹은 다공성이 될 수 있으며, 다공성이 아주 바람직하다. 본 발명의 모든 실시 예들에 채용된 상기 유전체 물질은 약 4.0 혹은 그 이하의 유전 상수를 갖는다. 본 발명에서 채용될 수 있는 일부 유전체 물질들의 예들에는 SiO2, 실세스퀴옥산(silsesquioxanes), C 도프된 산화물들(C doped oxides)(예를 들어, 오가노실리케이트(organosilicates)이 포함될 수 있으며, 이들은 Si, C, O 및 H, SiC(N,H)의 원자들, 열경화성 폴리아릴렌(polyarylene) 에테르들(ethers), 또는 관련 다층(multilayers)을 포함한다. 가급적, 실리콘 산화물보다 낮은 유전 상수를 갖는 유전체 물질을 채용하는 것이 바람직하다.
본 발명에서 채용된 상기 유전체 스페이서는 어떤 유전체 물질도 포함할 수 있는데, 그 조성(composition)은 통상적으로 매립된 도전성 물질을 포함하는 상기 유전체 물질의 그것과는 다르지만, 반드시 다를 필요는 없다. 본 발명에서 사용될 수 있는 유전체 스페이서들의 예들에는 : SiO2, Si3N4, SiC, 실세스퀴옥산(silsesquioxanes), C 도프된 산화물들(C doped oxides)(예를 들어, 오가노실리케이트(organosilicates)이 포함될 수 있으며, 이들은 Si, C, O 및 H, SiC(N,H) 의 원자들, 열경화성 폴리아릴렌(polyarylene), 에테르들(ethers)을 포함하지만, 여기에 한정되는 것은 아니다. 다층으로된 고밀도 유전체 스페이서들도 또한 본 발명의 범위 내에 포함된다.
위에서 언급한 상기 하이브리드 상호연결 구조에 추가하여, 본 발명은 또한 하이브리드 상호연결 구조의 제조 방법도 제공한다. 본 발명의 방법은 제조 방법과 관련하여 큰 비용의 증가 없이도 현재의 상호연결 프로세싱과 호환될 수 있다. 더 나아가서, 본 발명의(상호연결 구조뿐만 아니라) 제조 방법은 ILD 물질에 대한 가능한 선택들에 관하여 어떠한 제한도 두지 않는다. 이것은 본 발명의(상호연결 구조뿐만 아니라) 제조 방법은 더 나은 기술적 확장성을 제공한다는 것을 의미한다.
본 발명의 방법은 다음의 단계들을 포함한다.
하나의 마스크로서 유전체 물질의 표면상에 위치한 패턴된 하드 마스크를 이용하여 상기 유전체 물질에 적어도 하나의 개구부(opening)을 형성하는 단계 - 언더 커트는 상기 패턴된 하드 마스크 아래에 존재함 - ;
상기 유전체 물질의 노출된 측벽 상에 상기 적어도 하나의 개구부에 고밀도 유전체 스페이서를 형성하는 단계 ;
적어도 상기 고밀도 유전체 스페이서 상의 상기 적어도 하나의 개구부 내에 확산 장벽을 형성하는 단계 ; 및
상기 확산 장벽 상의 상기 적어도 하나의 개구부 내에 도전성 물질을 형성하는 단계를 포함한다.
본 발명의 방법의 다른 실시 예들은 상기 고밀도 유전체 스페이서와 상기 유전체 물질 사이에 에어 갭을 포함한다. 상기 에어 갭은 통상적으로 위에서 언급한 언더컷 영역 부근에 위치한다.
도 1A는 산화물 포함 하드 마스크와 로우-케이 유전물질 사이에 언더컷들을 포함하는 종래 기술의 상호연결구조를 부분적으로 형성한 것을 표시하는 도면(단면도)이다.
도 1B는 도 1A에서 보여준 언더컷들로부터 생성된 빈공간들(voids)을 포함하는 종래 기술의 상호연결구조의 단면도 사진이다.
도 1C는 도 1B에서 보여준 단면도를 갖는 종래 기술의 상호연결구조의 톱다운 사진이다.
도 2A-2B는 본 발명의 제 1 실시 예와 제 2 실시 예에 따른 하이브리드 상호연결 구조를 보여주는 도면(단면도)이다.
도 3A-3F는 도면 2A에서 보여준 본 발명의 상호연결 구조 제조를 위해 본 발명 내에 채용된 기본 프로세싱 단계들 보여주는 도면(단면도)이다.
패턴된 유전체 물질의 측벽 상에 고밀도 유전체 스페이서를 포함하는 하이브리드 상호연결 구조와 이에 관한 제조 방법을 제공하는 본 발명은 지금부터 아래의 첨부된 도면들과 상세한 설명을 참조하여 상세하게 설명될 것이다. 본 발명에서 참조하는 도면들은 설명의 목적으로 제공되는 것이며, 실제 크기로 작성된 것은 아니다.
아래의 설명에서, 본 발명의 이해를 돕기 위하여, 특정 구조, 구성요소들, 물질들, 치수들(dimensions), 프로세싱 단계들과 기법들(techniques)과 같은, 다수 의 구체적인 내용들이 상세히 설명될 것이다. 하지만, 본 발명은 이러한 구체적인 상세한 설명이 없이도 실시될 수 있음을 당업자는 이해할 수 있을 것이다. 본 발명을 설명하는데 방해를 피하기 위해서 잘 알려진 구조들 또는 프로세싱 단계들은 상세하게 설명되지 않았다.
층(a layer), 영역(a region), 혹은 기판(substrate)이 다른 부품(another element) “상(on)”혹은 “위(over)”에 존재한다고 할 때, 그 말의 의미는 다른 부품 상에 직접적으로 존재할 수 있거나 혹은 중간에 개재하는(intervening) 부품들이 존재할 수 있음을 의미하는 것으로 이해될 수 있다. 이와 대조적으로, 어떤 부품이 다른 부품 “상에 직접적으로(directly on)” 혹은 “위에 직접적으로(directly over)” 존재한다고 말할 때, 그것의 의미는 중간에 개재하는 부품들이 존재하지 않는다는 것을 의미한다.
일반적으로, 본 발명은 하이브리드 상호연결 구조를 제공하기 위한 것으로 그 구조는 다음과 같다(예를 들어, 도 2A-B를 참조할 것). 이 구조는 유전체 물질(56B)을 포함하며, 이 유전체 물질은 도전성 물질(60B)을 포함하는데 이 도전성 물질은 상기 유전성 물질(56B)의 적어도 하나의 개구부 내에 매립된다. 여기서, 상기 도전성 물질(60B)은 확산 장벽(58B), 고밀도 유전체 스페이서(66’) 및, 선택적으로 , 에어 갭(68)에 의해서 상기 유전체 물질(56B)과 측면으로 공간 분리된다.
도 2A 및 2B는 본 발명의 다양한 실시 예들을 더 상세하게 보여준다. 도 2A는 에어 갭을 포함하는 실시 예이며, 도 2B는 에어 갭을 포함하지 않는 실시 예이다. 도면에서 보여진 두 실시 예들 모두 다음의 부품들을 포함한다 : 즉, 하부 상 호연결 레벨(52A)을 포함하며 이 레벨은 제1 유전체 물질(56A)을 포함하며 이 물질은 제1의 도전성 물질(60A)을 가지며 이 도전성 물질은 상기 유전 물질 내에 매립되어 있다. 상부 상호연결 레벨(52A)도 또한 상기 두 개의 예시된 실시 예들에 포함된다. 더 구체적으로, 상기 상부 상호연결 레벨(52A)은 제2의 유전체 물질(56B)을 포함하며 이 물질은 적어도 하나의 개구부를 가지며 이 개구부는 상기 하부 상호연결 레벨(52A)의 상기 제1의 도전성 물질(60A)과 접촉하고 있다. 상기 제2의 유전체 물질(56B)은 상기 적어도 하나의 개구부 내에 매립된 제2의 도전성 물질(60B)을 가지며 상기 도전성 물질(60B)은 확산 장벽(58B), 고밀도 유전체 스페이서(66’) 및 , 선택적으로, 에어 갭(68)에 의해서 상기 제2의 유전체 물질(56B)과 측면으로 공간 분리된다. 만일 상기 에어 갭이 존재한다면, 상기 에어 갭(68)은 상기 제2의 유전체 물질(56B)을 패터닝 하는데 사용되었던 하드 마스크의 아래에 생성된 언더컷 영역에 위치한다.
도 2A-2B에 예시되고 참조된 기타 부품들은 다음의 프로세스 플로우에서 상세히 설명될 것이다.
지금부터 도 3A-3F를 참조하여 설명한다. 이 도면들은 도 2A에서 보여준 본 발명의 구조를 제조하기 위해 본 발명에 채용된 기초 프로세싱 단계들을 보여준다.이들 기초 프로세싱 단계들이 도 2A에서 보여준 본 발명의 상호연결 구조를 형성하는데 사용될 수 있다 하더라도, 이들은 다만, 언더 컷 구조(the undercut feature)(64)를 완전하게 메우기 위해서 고밀도 유전체 라이너(66)의 형성 동안 더 좋은 정각 증착 기법(a better conformal deposition technique)이 채용된다는 점 을 제외하고는 도 2B에서 보여준 본 발명의 상호연결 구조를 형성하는 데에도 또한 똑같이 사용될 수 있다. 에어 갭(68)의 크기를 더 크게 하기 위한 대체 방법은 에칭 프로세스 후/동안 상기 언더컷 구조(64)를 의도적으로 확장하는(exaggerate) 것이다.
본 발명에 따르면, 프로세스 플로우는 도 3A에서 보여주는 초기 상호연결 구조(50)을 제공하는 것으로 시작한다. 도 3A에서 보여준 초기 상호연결 구조(50)를 더 구체적으로 살펴보면, 멀티레벨(multilevel)의 상호연결을 포함하며 이 멀티레벨 상호연결은 하부 상호연결 레벨(52A)과 상부 상호연결 레벨(52B)을 포함하며 이들은 유전체 캐핑 층(54)에 의하여 통상적으로, 반드시 그럴 필요는 없지만, 분리 된다. 하나 혹은 그 이상의 반도체 장치들을 포함하는 반도체 기판 위에 위치될 수 있는, 상기 하부 상호연결 레벨(52A)은, 제1의 유전체 물질(56A)을 포함하며 이 유전체 물질은 적어도 하나의 도전성 구조(제1의 도전성 물질(60A)로 표시된다)를 가지며 이 도전성 구조는 제1의 확산 장벽(58A)에 의하여 상기 제1의 유전체 물질(56A)과 분리된다. 상기 상부 상호연결 레벨(52B)은 제2의 유전체 물질(56B)을 포함하며 이 유전체 물질은 그 안에 위치한 적어도 하나의 개구부를 갖는다. 도 3A는 또한 상기 제2의 유전체 물질 위에 위치한 패턴된 하드 마스크(62)와 상기 패턴된 하드 마스크(62)의 아래에 위치한 언더컷 영역(64)를 보여준다.
도 3A에서, 두 개의 개구부가 보여진다; 참조 번호(106)는 단일의 다마신 구조(a single damascene structure)를 위한 라인 개구부(a line opening)를 나타내며, 참조번호(108)는 이중(dual) 다마신 구조를 위해 조합된 비아 및 라인 개구 부(a combined via and a line opening)를 나타낸다. 그러한 구조가 도면에서 보여졌다 하더라도, 본 출원의 발명은 그러한 구조에 한정되는 것은 아니다. 그보다 더 나아가서, 본 출원의 발명은 상기 아래의 도전성 구조(underlying conductive feature), 즉 제1의 도전성 물질(60A)에 대하여 적어도 하나의 개구부를 포함하는 구조들까지 고려하고 있다. 통상적으로 상기 적어도 하나의 개구부는 라인 개구부 아래에 위치한 비아 개구부이다.
도 3에 보여진 초기 상호연결 구조(50)는 선행 기술에서 잘 알려진 표준 상호연결 프로세싱을 이용하여 만들어진다. 예를 들어, 상기 초기 상호연결 구조(50)는 1차로 상기 제1의 유전체 물질(56A)을 기판(도시하지 않음)의 표면에 도포함으로서(applying) 형성될 수 있다. 도시되 않은 상기 기판은 반도체 물질, 절연 물질, 도전성 물질 혹은 이들의 어떤 조합으로 구성될 수 있다. 상기 기판이 반도체 물질로 구성된다고 할 때, Si, SiGe, SiGeC, SiC, Ge합금들, GaAs, InAs, InP 및 기타 III/V 혹은 II/VI 컴파운드 반도체들과 같은 종류의 반도체들이 사용될 수 있다. 상기 열거한 종류의 반도체 물질들 외에도, 본 발명은 또한 상기 반도체 기판이 층으로 된 반도체, 예를 들어 Si/SiGe, Si/SiC, 실리콘-온-인슐레이터들(SOIs) 혹은 실리콘게르마늄-온-인슐레이터들(SGOIs)인 경우도 고려한다.
상기 기판이 절연 물질이면, 그 절연 물질로는 유기 절연물(an organic insulator), 무기 절연물(an inorganic insulator), 혹은 다층들(multilayers)을 포함하는 이들의 조합이 될 수 있다. 상기 기판이 도전성 물질이면, 그러한 기판은, 예를 들어 폴리Si, 엘리멘탈 금속들, 엘리멘털 금속들의 합금, 메탈 실리사이 드, 메탈 질화물, 혹은 다층들을 포함하는 그들의 조합들을 포함할 수 있다. 만일 상기 기판이 반도체 물질로 구성된다면, 하나 혹은 그 이상의 반도체 장치들, 예를 들어 상보형 금속 산화물 반도체(CMOS)들이 그 위에 제조될 수 있다.
상기 하부 상호연결 레벨(52A)의 제1의 유전체 물질(56A)은 무기 유전체 혹은 유기 유전체를 포함하는 모든 인터레벨(interlevel) 혹은 인트라레벨(intralevel) 유전체로 구성될 수 있다. 또한 상기 제1의 유전체 물질(56A)은 다공성(porous) 혹은 비다공성(non-porous)일 수 있다. 상기 제1의 유전체 물질(56A)로서 사용될 수 있는 적합한 유전체 물질들의 예로는 SiO2, 실세스퀴옥산(silsesquioxanes), C 도프된 산화물들(C doped oxides)(예를 들어, 오가노실리케이트(organosilicates)이 포함될 수 있으며, 이들로 한정되는 것은 아니다. 이 들은 Si, C, O 및 H, SiC(N,H) 의 원자들, 열경화성 폴리아릴렌(polyarylene) 에테르들(ethers), 또는 관련 다층(multilayers)을 포함한다. 여기서, “폴리아릴렌(polyarylene)”이라는 용어는 이 출원에서는, 예를 들어 산소(oxygen), 유황(sulfur), 유황산화물(sulfuroxide), 카르보닐(carbonyl) 및 이와 유사한 것들과 같은, 본드들(bonds), 퓨즈가 있는 링들(fused rings) 혹은 불활성 결합 그룹들(inert linking groups)에 의해서 서로 결합된 아릴 모이어티들(aryl moieties) 혹은 불활성으로 치환된(inertly substituted) 아릴 모이어티를 표시하기 위해 사용된다.
상기 제1의 유전체 물질(56A)는 통상적으로 약 4.0 혹은 그 이하의 유전 상수를 갖고 있는데, 유전 상수가 약 2.8 혹은 그 이하인 것이 더 일반적이다. 로우- 케이 유전체들(유전 상수가 4.0 이하인)이 일반적으로 유전 상수가 4.0 보다 더 높은 유전체 물질과 비교하여 더 낮은 기생 누설(a lower parasitic crosstalk)을 갖는다. 상기 제1의 유전체 물질(56A) 의 두께는 상기 하부 상호연결 레벨(52A) 내 유전체들의 정확한 수(the exact number of dielectics)뿐만 아니라 사용된 유전체 물질에 따라서 변화할 수 있다. 통상적으로, 그리고 보통의 상호연결 구조들에서 상기 제1의 유전체 물질(52A)는 약 200에서 450nm의 두께를 갖는다.
상기 하부 상호연결 레벨(52A)는 또한 상기 제1의 유전체 물질(56A)에 매립된(즉, 내에 위치된) 적어도 하나의 도전성 구조를 갖는다. 상기 도전성 구조는 제1의 도전성 물질(60A)를 포함하며, 이 도전성 물질은 제1의 확산 장벽(58A)에 의해 상기 제1의 유전체 물질(56A)와 분리된다. 상기 도전성 구조는 리쏘그러피 프로세스(즉, 상기 제1의 유전체 물질(56A)에 포토레지스트를 도포하고, 상기 포토레지스트를 원하는 패턴의 광조사(radiation)에 노출시키며, 그리고 종래의 레지스트 디벨럽퍼를 이용하여 상기 노출된 레지스트를 현상하는 프로세스)와, 상기 제1의 유전체 물질(56A)의 개구부를 에칭(건식에칭 혹은 습식에칭)하는 프로세스와, 그리고 상기 에칭된 영역을 상기 제1의 확산 장벽(58A)으로 채우고 그 다음 상기 도전성 영역을 형성하는 제1의 도전성 물질(60A)으로 채우는 프로세스에 의해서 만들어진다. 상기 제1의 확산 장벽(58A)은 도전성 물질이 확산장벽을 지나 확산하는 것을 방지하기 위한 장벽으로서 기능할 수 있는 Ta, TaN, Ti, TiN, Ru, Ir(Ta), Ir(TaN), Ru(Ta), Ru(TaN),W, WN, 혹은 기타 물질로 구성될 수 있으며, 증착 프로세스(deposition process), 예를 들어 원자층 증착(atomic layer deposition ; ALD), 화학 증착(chemical vapor deposition ; CVD), 플라즈마 고급 화학 증착(plasma enhanced chemical vapor deposition ; PECVD), 물리적 증착(physical vapor deposition : PVD), 스퍼터링(sputtering), 화학 용해 증착 혹은 플레이팅(chemical solution deposion, or plating)과 같은 프로세스에 의해 형성될 수 있다.
상기 제1의 확산 장벽(58A)의 두께는 채용된 물질 및 증착 프로세스의 정확한 수단에 따라 달라질 수 있다. 통상적으로, 상기 제1의 확산 장벽(58A)은 약 4에서 40nm 정도의 두께를 갖는데, 약 7에서 20nm의 두께가 더 일반적이다.
상기 제1의 확산 장벽(58A)의 형성 프로세스는 다음과 같다. 상기 제1의 유전체 물질(56A) 내의 상기 개구부의 나머지 영역(the remaining region)은 제1의 도전성 물질(60A)로 채워진다. 상기 도전성 물질(60A)은, 예를 들어, 폴리Si, 도전성 금속, 적어도 하나의 도전성 금속을 포함하는 합금, 도전성 금속 실리사이드 혹은 그들의 조합들을 포함한다. 상기 도전성 물질(60A)는 도전성 금속, 예를 들어, Cu, W, 혹은 Al이 바람직하며, Cu 혹은 Cu 합금(예를 들어 AlCu)이 본 발명에서 가장 바람직하다. 상기 도전성 물질(60A)은 상기 제1의 유전체 물질(56A) 내의 상기 남아있는 개구부(the remaining opening)를 채우는데, 이 채우기는 CVD, PECVD, 스퍼터링, 화학 용해 증착 혹은 플레이팅(이에 한정되는 것은 아니다)과 같은 종래의 증착 프로세스를 이용하여 채운다. 증착 후, 상기 제1의 확산 장벽(58A) 및 상기 도전성 물질(60A) 각각이 상기 제1의 유전체 물질(56A)의 상부표면과 실질적으로 동일 평면상의 상부 표면을 갖는 그러한 구조를 제공하기 위해서, 종래의 평탄화 프로세스(planarization process), 예를 들어, 화학 기계적 연마(CMP) 프로세스가 사용될 수 있다.
이하에서 아주 상세히 설명할 본 발명의 유전체 스페이서(66’)는 상기 하부 상호연결 레벨(52A)에 형성될 수 있음을 주목해야 한다. 만일 그렇게 된다면, 상기 유전체 스페이서(66’)은 제1의 도전성 물질(60A)를 포함하는 상기 적어도 하나의 개구부의 측벽들을 라인하게 될 것이다.
상기 적어도 하나의 도전성 구조(60A)를 형성한 후, 상기 유전체 캐핑 층(54)는 상기 하부 상호연결 레벨(52A)의 표면상에 형성되는데, 이는 종래의 증착 프로세스, 예를 들어, CVD, PECVD, 화학적 용해 혹은 증착 혹은 이베프레이션(evaporation)을 이용하여 행해진다. 상기 유전체 캐핑 층이 모든 경우에서 반드시 요구되는 것은 아니다. 상기 유전체 캐핑 층(54)은 어떠한 적합한 유전체 캐핑 물질, 예를 들어, SiC, Si4NH3, SiO2, Si3N4, 카본 도프된 산화물, 질소 및 수소 도프된 실리콘 카바이드 SiC(N,H) 혹은 관련 다층들을 포함할 수 있다. 상기 유전체 캐핑 층(54)의 두께는 상기 층의 물질 메이크업(make-up) 뿐만 아니라 그것을 형성하기 위해 사용된 기법(technique)에 따라 달라 진다. 통상적으로, 상기 유전체 캐핑 층(54)은 약 15nm에서 55nm의 두께를 갖는데, 약 25nm에서 45nm의 두께를 갖는 것이 더 일반적이다.
다음으로, 상기 상부 상호연결 레벨(52B)은 상기 제2의 유전체 물질(56B)을 상기 유전체 캐핑 층(54)의 상부 노출된 표면에 도포함으로써 형성된다. 상기 제2의 유전체 물질(56B)은 상기 하부 상호연결 레벨(52A)의 상기 제1의 유전체 물 질(56A)과 동일 혹은 다른 물질로 구성될 수 있는데, 동일 물질이 바람직하다. 한 실시 예에서, 상기 제2의 유전체 물질(56B)로는 유전 상수가 4.0 이하인 유전체 물질을 이용하는 것이 대단히 바람직하다. 다공성 및 비다공성 유전체들이 사용될 수 있는데, 다공성 유전체들이 아주 바람직하다. 상기 제1의 유전체 물질(56A)에 대한 프로세싱 기법 및 두께 범위는 또한 상기 제2의 유전체 물질(56B)를 위해 여기서 사용할 수 있다.
그 다음 산화물 포함 물질 같은 하드 마스크 물질의 담요 층(blanket layer)은 상기 제2의 유전체 물질(56B) 위에 형성되는데, 이것은 표준 증착 프로세스, 예를 들어, 화학 증착, 플라즈마 고급 화학 증착, 화학 용해 증착 및 원자 층 증착을 포함하는 프로세스를 이용하여 행해진다. 다른 방법으로, 상기 하드 마스크 물질은 열 프로세스, 예를 들어 산화(oxidation)에 의하여 형성될 수도 있다.
그 다음은, 위에서 설명한 리쏘그러피와 에칭을 이용하여 적어도 하나의 개구부가 상기 제2의 유전체 물질(56B)에 형성된다. 상기 하드 마스크 물질들은 상기 에칭 단계 동안 패턴된 마스크로서 사용된다. 상기 리쏘그래피 단계는 상기 하드 마스크 물질 위에 포토레지스트를 도포하는 단계, 상기 포토레지스트를 광조사의 패턴(a pattern of radiation)에 노출시키는 단계 및 상기 노출된 레지스트를 현상하는 단계를 포함한다. 레지스트 현상 후, 상기 패턴은 상기 하드 마스크 물질 내로 먼저 전달되고(즉 패턴된 하드 마스크(62)가 형성되고) 그 다음 상기 제2의 유전체 물질(56B)로 전달된다. 상기 리쏘그래피 프로세스로 패턴된 레지스트는, 반드시 그래야할 필요는 없지만, 통상적으로 상기 패턴이 상기 하드 마스크 물질로 전 달된 후에는 제거된다. 상기 에칭은 건식 에칭 프로세스, 습식 화학적 에칭 프로세스 혹은 이들의 조합으로 구성될 수 있다.”건식 에칭”이라는 용어는 여기서 리액티브 이온 에칭(reactive-ion etching), 이온 빔 에칭, 플라즈마 에칭 혹은 레이저 절제술(laser ablation)과 같은 하나의 에칭 기법을 나타내기 위해 사용된다.
상기 설명한 에칭 단계 동안 그리고 상기 하드 마스크 물질 및 상기 제2의 유전체 물질(56B) 사이의 다른 에칭 속도 때문에 언더컷 영역(64)는 상기 패턴된 하드 마스크(62) 아래에 형성된다.
도 3A에서 보여준 상기 초기 상호연결 구조(50)을 제공한 후, 상기 구조의 노출된 표면, 즉 상기 패턴된 하드 마스크(62), 상기 제2의 유전체 물질의 노출된 측벽들, 및 상기 유전체 캐핑 층(54)은 유전체 라이너(liner)와 일렬로 정렬된다. 유전체 라이너(66)를 포함하는 결과적인 구조는 도 3B에서 예로서 보여준다.
상기 유전체 라이너(66)는 고밀도 유전체 물질, 예를 들어, 상기 제1 및 제2의 유전체 물질들을 위해서 위에서 언급한 유전체 물질이면 아무것이라도 가능하다. 상기 유전체 라이너(66)는, 반드시 그럴 필요가 있는 것은 아니지만, 통상적으로 상기 제2의 유전체 물질(56B)과는 다른 조성(composition)을 갖는다. 라이너(66)로 사용될 수 있는 유전체 물질들의 예에는 실세스퀴옥산(silsesquioxanes), C 도프된 산화물들(C doped oxides)(예를 들어, 오가노실리케이트(organosilicates)가 포함될 수 있으며, 이들은 Si, C, O 및 H, SiC(N,H) 의 원자들, 열경화성 폴리아릴렌(polyarylene) 에테르들(ethers), 또는 관련 다층(multilayers)을 포함한다.
상기 유전체 라이너(66)은 증착 프로세스, 예를 들어, 화학 증착 프로세스 및 플라즈마 고급 화학 증착 프로세스를 이용하여 형성된다. 증착되는 상기 유전체 라이너(66)의 두께는 통상적으로 약 100에서 약 2000옹스트롬이며, 약 300에서 약 800옹스트롬이 더 일반적이다.
보통의 증착 조건들 하에서, 에어 갭(68)은 상기 유전체 라이너(66)의 증착 후에도 상기 구조에 남아있다. 에어 갭(68)의 존재는 상기 상호연결 구조의 전체 캐패시턴스를 낮추어 주므로 바람직하다. 도면에서 보듯이, 상기 에어 갭(68)은 상기 패턴된 하드 마스크(62) 아래에 그리고 상기 라이너(66) 및 상기 패턴된 제2의 유전체 물질(56B) 사이에 위치한다.
도 3B에서 보여준 상기 유전체 라이너(66)은 그 다음에 이방성(anisotropic) 에칭 프로세스를 거치게 되는데, 이 프로세스는 유전체 스페이서(66’)(예를 들어, 도 3C를 참조)를 제공하며, 이 유전체 스페이서는 상기 패턴된 제2의 유전체 물질(56B)의 노출된 측벽 부분에 존재한다. 여기서 상기 이방성 에칭 프로세스는 상기(상호연결) 구조 내의 모든 수평적 표면들 상에 존재하는 유전체 물질들을 제거한다.
상기 언급한 이방성 에칭 동안, 상기 유전체 캐핑 층(54)의 부분이 통상적으로 제거된다는 것이 중요하다. 만일 상기 유전체 스페이서(66’)를 형성하는데 사용된 상기 에칭이 상기 아래에 있는(underlying) 유전체 캐핑 층(54)을 제거하지 못하면, 상기 유전체 캐핑 층(54)의 노출된 부분을 선택적으로 제거하기 위해서 따로 에칭 프로세스가 사용될 수 있다.
그 다음, 제2의 확산 장벽(58B)은 이전에 형성된 유전체 스페이서(66’)를 포함하는 노출된 표면들 상에 형성함으로써 제공된다. 이러한 프로세스의 결과로 만들어진 구조가 도 3D에 예로서 보여진다. 상기 제2의 확산 장벽(58B)은 TaN, Ta, TiN, Ir(Ta), Ir(TaN), Ru(Ta), Ru(TaN), W 및 WN 중에서 적어도 하나로 구성된다. 상기 제2의 확산 장벽(58B)는 증착 프로세스, 예를 들어, 원자 층 증착(ALD), 화학 증착(CVD), 플라즈마 고급 화학 증착(PECVD), 물리적 증착(PVD), 스퍼터링, 화학 용해 증착 혹은 도금술(plating)을 이용하여 형성된다.
상기 제2의 확산 장벽(58B)의 두께는 상기 제2의 확산 장벽(58B) 그 자체의 물질뿐만 아니라, 물질 층들의 수, 그 장벽을 형성하는데 사용된 기법에 따라 다를 수 있다. 통상적으로, 상기 제2의 확산 장벽(58B)은 약 4에서 40nm의 두께를 갖는데, 약 7에서 약 20nm의 두께가 더욱 일반적이다.
상기 고밀도 유전체 스페이서(66’)가 상기 제2의 확산 장벽(58B)가 연속적이 되는데 도움을 준다는 사실을 주목할 필요가 있다.
본 발명의 이 단계에서, 선택적 플레이팅 시드 층(an optional plating seed layer)(도시하지 않음)이 상기 제2의 확산 장벽(58B) 위의 개구부 내에 적어도 형성될 수 있다. 비록 선택적이라고 하지만, 상기 도전성 물질의 성장을 돕기 위해서 상기 구조 내에 하나의 플레이팅 시드 층을 포함하는 것이 바람직하다. 이것은 특히 도전성 금속 혹은 금속 합금을 그 다음 프로세스에서 상기 적어도 하나의 개구부 내에 형성하려고 할 때 필요하다. 상기 플레이팅 시드 층이 존재할 때, 이 층은 나중에 자세하게 설명할 도전성 물질을 형성하는데 사용되는 그러한 도전성 금속 혹은 금속 합금으로 구성된다. 통상적으로, 그리고 상기 도전성 물질이 Cu를 포함할 때, 상기 플레이팅 시드 층은 Cu, CuAl, CuIr, CuTa, CuRh, Ru, Ir, CuRu, 혹은 기타 Cu 합금들, 즉 Cu 함유 합금들로 구성된다.
상기 플레이팅 시드 층은 종래의 증착 프로세스, 예를 들어, ALD, CVD, PECVD, PVD, 화학 용해 증착 및 기타 증착 프로세스들에 의해서 형성된다. 상기 플레이팅 시드 층의 두께는 변동될 수 있는데 그것은 당업자들에게 알려진 범위 내에 있다. 통상적으로 상기 플레이팅 시드 층은 약 2에서 80nm의 두께를 가지고 있다.
그 다음, 제2의 도전성 물질(60B)는 상기 제1의 도전성 물질(60A)와 같거나 다르며 상기 적어도 하나의 개구부 내에 형성된다. 상기 제2의 도전성 물질(60B)는 상기 구조(the structure) 내에 제2의 도전성 구조(feature)를 형성한다. 바람직하게는 Cu, AL, W, 혹은 이들의 합금들이 사용되는데, Cu 혹은 AlCu가 가장 바람직하다. 상기 제2의 도전성 물질(60B)는 상기 제1의 도전성 물질(60A)를 형성하는데 있어서 위에서 설명한 프로세스와 동일한 증착 프로세스를 이용하여 형성되고 상기 제2의 도전성 물질(60B)의 증착 프로세스 다음에, 상기 구조는 평탄화 프로세스를 거치게 된다. 도 3E는 도전성 물질(60B)의 증착 후 상기 상호연결 구조를 보여준다. 한편 도 3F는 평탄화 프로세스 후의 상기 상호연결 구조를 보여준다. 상기 평탄화 프로세스는, 그라인딩(grinding) 및/또는 화학 기계 폴리싱(CMP)를 포함하며, 이 프로세스는 상기 구조로부터 상기 패턴된 하드 마스크(62)를 제거한다.
상기 평탄화 프로세스 다음에는, 제2의 유전체 캐핑 층(54B)이 위에 설명대로 형성되어 도 2A에서 도시한 상기 구조를 제공한다.
상기 유전체 라이너(66)의 더 나은 정각 증착(a better conformal deposition) 프로세스가 상기 구조 내에 에어 갭이 존재하지 않도록 수행된다는 점을 제외하고는 위에서 설명한 상기 동일의 기초 프로세싱 단계들이 도 2B에 도시한 구조를 형성하는데 사용될 수 있다. 에어 갭(68)이 더 크게 하기 위해서는 다른 방법이 사용되는데, 이는 상기 에칭 프로세스 후/동안 의도적으로 상기 언더컷 구조(64)를 확장함으로서(exaggerate) 그렇게 할 수 있다.
위에서 설명한 실시 예는 닫힌 비아 바닥 구조(a closed via-bottom structure)를 위한 것이다. 본 발명의 다른 실시 예에서, 열린 비아 바닥 구조(an open via- bottom structure)가 제공될 수 있다. 열린 비아 바닥 구조에서는, 상기 제2의 도전성 물질(60B)는 상기 제1의 도전성 물질(60A)의 표면과 직접 접촉한다. 상기 열린 비아 바닥 구조는 이온 충격(ion bombardment) 혹은 지향성 에칭 프로세스(directional etching process)와 같은 다른 프로세스를 이용하여 비아의 바닥으로부터 상기 제2의 확산 장벽을 제거함으로써 형성된다. 본 발명은 또한 고착된 비아 바닥 구조(anchored-via bottom structure)도 포함한다. 고착된 비아 바닥 구조는 선택적 에칭 프로세스를 이용하여 상기 제1의 유전체 물질(56A)의 도전성 구조 내로 후미(a recess)를 먼저 에칭함으로써 만들어진다. 상기 제2의 확산 장벽의 형성 후, 지향성 에칭 프로세스에 의하여 통상적으로 그 장벽은 상기 비아 및 후미의 바닥 부분으로부터 제거된다. 그 다음, 상기 제2의 도전성 물질은 위에서 설명한대로 형성된다.
지금까지 본 발명은 바람직한 실시 예들에 관하여 상세히 설명되었지만, 본 발명의 정신과 범위를 벗어남이 없이 형식과 상세한 내용에서 일부를 제거하거나 다른 변경을 하는 것이 당업자들에게는 가능할 것이다. 따라서, 본 발명은 위에서 설명하고 예시한 정확한 실시 예들 및 상세한 설명 내용에 한정되지 않으며, 첨부된 청구항들의 범위 내 기재된 모든 내용을 포함한다.

Claims (10)

  1. 상호연결 구조(an interconnect structure)에 있어서 :
    유전체 물질을 포함하되, 이 유전체 물질은 도전성 물질을 가지며, 이 도전성 물질은 상기 유전체 물질에 있는 적어도 하나의 개구부(opening) 내에 매립되며(embedded), 상기 도전성 물질은 확산 장벽(a diffusion barrier) 및 고밀도 유전체 스페이서(a dense dielectric spacer)에 의해 상기 유전체 물질로부터 측면으로(laterlly) 공간 분리(spaced apart)되며, 상기 확산 장벽은 상기 도전성 물질과 접촉하는
    상호연결 구조.
  2. 제 1항에서, 상기 유전체 물질은 약 4.0 혹은 그 이하의 유전 상수를 갖는
    상호연결 구조.
  3. 제 1항에서, 상기 고밀도 유전체 스페이서는 SiO2, Si3N4, SiC, 실세스퀴옥산(silsesquioxanes), Si, C, O 및 H, SiC(N,H) 의 원자들을 포함하는 C 도프된 산화물(a C doped oxide), 열경화성 폴리아릴렌에테르(thermosetting polyarylene ether) 혹은 관련 다층들(multilayers thereof)로 구성된
    상호연결 구조.
  4. 제 1항에서, 상기 도전성 물질은 폴리Si, 도전성 금속, 적어도 하나의 도전성 금속을 포함하는 합금, 도전성 금속 실리사이드 혹은 그들의 조합들로 구성되는
    상호연결 구조.
  5. 상호연결 구조에 있어서,
    유전체 물질을 포함하되, 이 유전체 물질은 도전성 물질을 가지며, 이 도전성 물질은 상기 유전체 물질에 있는 적어도 하나의 개구부(opening) 내에 매립되며(embedded), 상기 도전성 물질은 확산 장벽(a diffusion barrier), 고밀도 유전체 스페이서(a dense dielectric spacer) 및 에어 갭(an air gap)에 의해 상기 유전체 물질로부터 측면으로(laterlly) 공간 분리(spaced apart)되며, 상기 확산 장벽은 상기 도전성 물질과 접촉하는
    상호연결 구조.
  6. 상호연결 구조에 있어서 :
    내부에(therein) 매립된 제1의 도전성 물질을 갖는 제1의 유전체 물질로 구성되는 하부 상호연결 레벨(a lower interconnect level); 및
    상기 하부 상호연결 레벨의 상기 제1의 도전성 물질과 접촉하는 적어도 하나의 개구부를 갖는 제2의 유전체 물질을 포함하는 상부 상호연결 레벨(an upper interconnect level)을 포함하되,
    상기 제2의 유전체 물질은 확산 장벽 및 고밀도 유전체 스페이서에 의해 측 면으로 공간 분리된 상기 적어도 하나의 개구부 내에 매립된 제2의 도전성 물질을 가지며, 상기 확산 장벽은 적어도 상기 제2의 도전성 물질과 접촉하는
    상호연결 구조.
  7. 제 6항에서, 상기 고밀도 유전체 스페이서와 상기 제2의 유전체 물질의 상부 부분 사이에 위치한 에어 갭을 더 포함하는
    상호연결 구조.
  8. 상호연결 구조를 형성하는 방법에 있어서,
    하나의 마스크로서 유전체 물질의 표면상에 위치하고 패턴된(patterned) 하드 마스크를 이용하여 상기 유전체 물질 내에 적어도 하나의 개구부를 형성하는 단계 - 상기 패턴된 하드 마스크 아래에 언더컷이 존재함 ;
    상기 유전체 물질의 노출된 측벽들 상의 상기 적어도 하나의 개구부에 고밀도 유전체 스페이서를 형성하는 단계;
    상기 고밀도 유전체 스페이서 상의 상기 적어도 하나의 개구부 내에 확산 장벽을 형성하는 단계; 및
    상기 확산 장벽 상의 상기 적어도 하나의 개구부 내에 도전성 물질을 형성하는 단계를 포함하는
    상호연결 구조 형성 방법.
  9. 제 8항에 있어서,
    상기 고밀도 유전체 스페이서를 형성하는 동안 에어 갭이 상기 언더컷에 남아있는
    상호연결 구조 형성 방법.
  10. 제 8항에 있어서, 상기 확산 장벽 상에 플레이팅 시드 층(a plating seed layer)을 형성하는 단계를 더 포함하되, 상기 도전성 물질을 형성하는 상기 단계는 플레이팅에 의해서 되는
    상호연결 구조 형성 방법.
KR1020097017293A 2007-01-22 2008-01-22 성능 개선과 신뢰도 향상을 위한 하이브리드 상호연결 구조 KR20090104870A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/625,576 US7973409B2 (en) 2007-01-22 2007-01-22 Hybrid interconnect structure for performance improvement and reliability enhancement
US11/625,576 2007-01-22
PCT/US2008/000740 WO2008091558A1 (en) 2007-01-22 2008-01-22 Hybrid interconnect structure for performance improvement and reliability enhancement

Publications (1)

Publication Number Publication Date
KR20090104870A true KR20090104870A (ko) 2009-10-06

Family

ID=39640455

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097017293A KR20090104870A (ko) 2007-01-22 2008-01-22 성능 개선과 신뢰도 향상을 위한 하이브리드 상호연결 구조

Country Status (4)

Country Link
US (5) US7973409B2 (ko)
KR (1) KR20090104870A (ko)
TW (1) TWI412104B (ko)
WO (1) WO2008091558A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013109481A1 (en) * 2012-01-20 2013-07-25 International Business Machines Corporation Semiconductor device with a low-k spacer and method of forming the same

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7973409B2 (en) 2007-01-22 2011-07-05 International Business Machines Corporation Hybrid interconnect structure for performance improvement and reliability enhancement
US8445913B2 (en) 2007-10-30 2013-05-21 Spansion Llc Metal-insulator-metal (MIM) device and method of formation thereof
KR101461633B1 (ko) * 2008-12-26 2014-11-13 삼성전자주식회사 이미지 센서 및 그의 제조방법
DE102009010845B4 (de) * 2009-02-27 2016-10-13 Advanced Micro Devices, Inc. Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten und wieder aufgefüllten Luftspaltausschließungszonen
US8471346B2 (en) * 2009-02-27 2013-06-25 Infineon Technologies Ag Semiconductor device including a cavity
US8436473B2 (en) * 2009-05-06 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits including air gaps around interconnect structures, and fabrication methods thereof
US8456009B2 (en) 2010-02-18 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having an air-gap region and a method of manufacturing the same
JP2012038961A (ja) * 2010-08-09 2012-02-23 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US8575000B2 (en) * 2011-07-19 2013-11-05 SanDisk Technologies, Inc. Copper interconnects separated by air gaps and method of making thereof
JP6035520B2 (ja) * 2012-04-26 2016-11-30 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
KR101983219B1 (ko) * 2012-05-31 2019-05-29 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
US9105634B2 (en) 2012-06-29 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Voids in interconnect structures and methods for forming the same
US8633108B1 (en) * 2012-10-31 2014-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Dual damascene process
US8871639B2 (en) * 2013-01-04 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
KR102021988B1 (ko) * 2013-03-12 2019-09-17 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US9312204B2 (en) * 2013-09-27 2016-04-12 Intel Corporation Methods of forming parallel wires of different metal materials through double patterning and fill techniques
US20150162277A1 (en) * 2013-12-05 2015-06-11 International Business Machines Corporation Advanced interconnect with air gap
US9564355B2 (en) 2013-12-09 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for semiconductor devices
US9437572B2 (en) * 2013-12-18 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive pad structure for hybrid bonding and methods of forming same
US9390965B2 (en) * 2013-12-20 2016-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Air-gap forming techniques for interconnect structures
US20150194305A1 (en) * 2014-01-09 2015-07-09 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US9343294B2 (en) * 2014-04-28 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure having air gap and method of forming the same
US9679852B2 (en) * 2014-07-01 2017-06-13 Micron Technology, Inc. Semiconductor constructions
US9425094B2 (en) 2014-12-26 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd Mechanisms for forming semiconductor device structure with feature opening
US10186453B2 (en) * 2015-06-15 2019-01-22 United Micorelectronics Corp. Semiconductor structure and process thereof
KR102403741B1 (ko) 2015-06-16 2022-05-30 삼성전자주식회사 반도체 장치
WO2017111854A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Methods of forming low capacitance interconnect structures utilizing low dielectric materials
US9793206B1 (en) 2016-09-29 2017-10-17 International Business Machines Corporation Heterogeneous metallization using solid diffusion removal of metal interconnects
KR102217242B1 (ko) 2017-03-08 2021-02-18 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US10276505B2 (en) * 2017-03-08 2019-04-30 Samsung Electronics Co., Ltd. Integrated circuit device and method of manufacturing the same
US9911652B1 (en) 2017-03-29 2018-03-06 International Business Machines Corporation Forming self-aligned vias and air-gaps in semiconductor fabrication
US10366982B2 (en) 2017-11-30 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Structure with embedded memory device and contact isolation scheme
DE102018102448B4 (de) 2017-11-30 2023-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Bildung und Struktur leitfähiger Merkmale
US10361120B2 (en) 2017-11-30 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive feature formation and structure
US10559530B2 (en) 2017-12-27 2020-02-11 International Business Machines Corporation Forming dual metallization interconnect structures in single metallization level
US11004794B2 (en) 2018-06-27 2021-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Partial barrier free vias for cobalt-based interconnects and methods of fabrication thereof
TWI801614B (zh) * 2019-06-21 2023-05-11 聯華電子股份有限公司 半導體元件及其製作方法
CN110491833B (zh) * 2019-08-30 2021-12-03 上海华力微电子有限公司 金属互连线填充方法
US11361987B2 (en) 2020-05-14 2022-06-14 International Business Machines Corporation Forming decoupled interconnects
US11876047B2 (en) * 2021-09-14 2024-01-16 International Business Machines Corporation Decoupled interconnect structures

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5814555A (en) * 1996-06-05 1998-09-29 Advanced Micro Devices, Inc. Interlevel dielectric with air gaps to lessen capacitive coupling
US5759913A (en) * 1996-06-05 1998-06-02 Advanced Micro Devices, Inc. Method of formation of an air gap within a semiconductor dielectric by solvent desorption
US5949143A (en) * 1998-01-22 1999-09-07 Advanced Micro Devices, Inc. Semiconductor interconnect structure with air gap for reducing intralayer capacitance in metal layers in damascene metalization process
US6104077A (en) * 1998-04-14 2000-08-15 Advanced Micro Devices, Inc. Semiconductor device having gate electrode with a sidewall air gap
KR100286126B1 (ko) * 1999-02-13 2001-03-15 윤종용 다층의 패시배이션막을 이용한 도전층 사이에 공기 공간을 형성하는 방법
US6217418B1 (en) * 1999-04-14 2001-04-17 Advanced Micro Devices, Inc. Polishing pad and method for polishing porous materials
US6433436B1 (en) * 1999-05-26 2002-08-13 International Business Machines Corporation Dual-RIE structure for via/line interconnections
US6440839B1 (en) * 1999-08-18 2002-08-27 Advanced Micro Devices, Inc. Selective air gap insulation
US6211057B1 (en) * 1999-09-03 2001-04-03 Taiwan Semiconductor Manufacturing Company Method for manufacturing arch air gap in multilevel interconnection
US6159845A (en) * 1999-09-11 2000-12-12 United Microelectronics Corp. Method for manufacturing dielectric layer
US20010045608A1 (en) * 1999-12-29 2001-11-29 Hua-Chou Tseng Transister with a buffer layer and raised source/drain regions
US6815329B2 (en) * 2000-02-08 2004-11-09 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
US6329279B1 (en) * 2000-03-20 2001-12-11 United Microelectronics Corp. Method of fabricating metal interconnect structure having outer air spacer
US6423629B1 (en) * 2000-05-31 2002-07-23 Kie Y. Ahn Multilevel copper interconnects with low-k dielectrics and air gaps
US6445072B1 (en) * 2000-07-17 2002-09-03 Advanced Micro Devices, Inc. Deliberate void in innerlayer dielectric gapfill to reduce dielectric constant
US6501180B1 (en) * 2000-07-19 2002-12-31 National Semiconductor Corporation Structure and method for controlling copper diffusion and for utilizing low K materials for copper interconnects in integrated circuit structures
US20030176055A1 (en) * 2000-07-24 2003-09-18 United Microelectronics Corp. Method and structure for reducing capacitance between interconnect lines
US6524948B2 (en) * 2000-10-13 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
TW476135B (en) * 2001-01-09 2002-02-11 United Microelectronics Corp Manufacture of semiconductor with air gap
US6437401B1 (en) * 2001-04-03 2002-08-20 Infineon Technologies Ag Structure and method for improved isolation in trench storage cells
DE10140754A1 (de) * 2001-08-20 2003-03-27 Infineon Technologies Ag Leiterbahnanordnung und Verfahren zum Herstellen einer Leiterbahnanordnung
JP4574145B2 (ja) * 2002-09-13 2010-11-04 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． エアギャップ形成
US6867125B2 (en) * 2002-09-26 2005-03-15 Intel Corporation Creating air gap in multi-level metal interconnects using electron beam to remove sacrificial material
US6861332B2 (en) * 2002-11-21 2005-03-01 Intel Corporation Air gap interconnect method
US7202162B2 (en) * 2003-04-22 2007-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Atomic layer deposition tantalum nitride layer to improve adhesion between a copper structure and overlying materials
US6967143B2 (en) * 2003-04-30 2005-11-22 Freescale Semiconductor, Inc. Semiconductor fabrication process with asymmetrical conductive spacers
US7361991B2 (en) * 2003-09-19 2008-04-22 International Business Machines Corporation Closed air gap interconnect structure
US7071532B2 (en) * 2003-09-30 2006-07-04 International Business Machines Corporation Adjustable self-aligned air gap dielectric for low capacitance wiring
US7071091B2 (en) * 2004-04-20 2006-07-04 Intel Corporation Method of forming air gaps in a dielectric material using a sacrificial film
US6960519B1 (en) * 2004-06-25 2005-11-01 International Business Machines Corporation Interconnect structure improvements
US7094689B2 (en) * 2004-07-20 2006-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Air gap interconnect structure and method thereof
DE102004050391B4 (de) * 2004-10-15 2007-02-08 Infineon Technologies Ag Verfahren zum Herstellen einer Schicht-Anordnung und Schicht-Anordnung
KR100641362B1 (ko) * 2005-01-13 2006-10-31 삼성전자주식회사 이중 확산방지막을 갖는 배선구조 및 그 제조방법
US8415799B2 (en) * 2005-06-30 2013-04-09 Taiwan Semiconductor Manufacturing Co., Ltd. Dual damascene interconnect in hybrid dielectric
US7973409B2 (en) * 2007-01-22 2011-07-05 International Business Machines Corporation Hybrid interconnect structure for performance improvement and reliability enhancement
US7485567B2 (en) * 2007-02-02 2009-02-03 International Business Machines Corporation Microelectronic circuit structure with layered low dielectric constant regions and method of forming same
US20080185722A1 (en) * 2007-02-05 2008-08-07 Chung-Shi Liu Formation process of interconnect structures with air-gaps and sidewall spacers
US20090072409A1 (en) * 2007-09-14 2009-03-19 International Business Machines Corporation Interconnect Structures Incorporating Air-Gap Spacers
US20090075470A1 (en) * 2007-09-14 2009-03-19 International Business Machines Corporation Method for Manufacturing Interconnect Structures Incorporating Air-Gap Spacers
DE102008026134A1 (de) * 2008-05-30 2009-12-17 Advanced Micro Devices, Inc., Sunnyvale Mikrostrukturbauelement mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
US7811924B2 (en) * 2008-06-16 2010-10-12 Applied Materials, Inc. Air gap formation and integration using a patterning cap
US7790542B2 (en) * 2008-06-18 2010-09-07 International Business Machines Corporation CMOS devices having reduced threshold voltage variations and methods of manufacture thereof
DE102008059650B4 (de) * 2008-11-28 2018-06-21 Globalfoundries Inc. Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013109481A1 (en) * 2012-01-20 2013-07-25 International Business Machines Corporation Semiconductor device with a low-k spacer and method of forming the same
GB2512008A (en) * 2012-01-20 2014-09-17 Ibm Semiconductor device with low-k spacer and method of forming the same
GB2512008B (en) * 2012-01-20 2015-03-04 Ibm Semiconductor device with a low-k spacer and method of forming the same
US9034701B2 (en) 2012-01-20 2015-05-19 International Business Machines Corporation Semiconductor device with a low-k spacer and method of forming the same
US9583628B2 (en) 2012-01-20 2017-02-28 Globalfoundries Inc. Semiconductor device with a low-K spacer and method of forming the same

Also Published As

Publication number Publication date
US20080174017A1 (en) 2008-07-24
US20110260323A1 (en) 2011-10-27
TW200837881A (en) 2008-09-16
US20130221529A1 (en) 2013-08-29
US20130228925A1 (en) 2013-09-05
US8754526B2 (en) 2014-06-17
TWI412104B (zh) 2013-10-11
US8456006B2 (en) 2013-06-04
WO2008091558A1 (en) 2008-07-31
US8796854B2 (en) 2014-08-05
US8753979B2 (en) 2014-06-17
US7973409B2 (en) 2011-07-05
US20130230983A1 (en) 2013-09-05

Similar Documents

Publication Publication Date Title
US8456006B2 (en) Hybrid interconnect structure for performance improvement and reliability enhancement
JP5274475B2 (ja) エレクトロマイグレーションに対する向上した信頼度を有する相互接続構造体及びその製造方法
KR101072152B1 (ko) 배리어 향상을 위한 산소/질소 전이 영역을 포함하는 도금시드층
US7666787B2 (en) Grain growth promotion layer for semiconductor interconnect structures
US8802559B2 (en) Interconnect structure with an electromigration and stress migration enhancement liner
JP5651168B2 (ja) 半導体構造体及びその形成方法
JP5462807B2 (ja) 高い漏れ抵抗を有する相互接続構造体
US7867895B2 (en) Method of fabricating improved interconnect structure with a via gouging feature absent profile damage to the interconnect dielectric
US8288276B2 (en) Method of forming an interconnect structure including a metallic interfacial layer located at a bottom via portion
US20090072406A1 (en) Interconnect structure with improved electromigration resistance and method of fabricating same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20111111

Effective date: 20130219

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)