JP4574145B2 - エアギャップ形成 - Google Patents

エアギャップ形成 Download PDF

Info

Publication number
JP4574145B2
JP4574145B2 JP2003320111A JP2003320111A JP4574145B2 JP 4574145 B2 JP4574145 B2 JP 4574145B2 JP 2003320111 A JP2003320111 A JP 2003320111A JP 2003320111 A JP2003320111 A JP 2003320111A JP 4574145 B2 JP4574145 B2 JP 4574145B2
Authority
JP
Japan
Prior art keywords
sacrificial material
meth
layer
material layer
overlay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003320111A
Other languages
English (en)
Other versions
JP2004266244A5 (ja
JP2004266244A (ja
Inventor
マイケル・ケー・ギャラガー
ダナ・エー・グロンベック
ティモシー・ジー・アダムス
ジェフリー・エム・カルバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm and Haas Electronic Materials LLC
Original Assignee
Rohm and Haas Electronic Materials LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm and Haas Electronic Materials LLC filed Critical Rohm and Haas Electronic Materials LLC
Publication of JP2004266244A publication Critical patent/JP2004266244A/ja
Publication of JP2004266244A5 publication Critical patent/JP2004266244A5/ja
Application granted granted Critical
Publication of JP4574145B2 publication Critical patent/JP4574145B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0315—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102—Surface micromachining
    • B81C2201/0105—Sacrificial layer
    • B81C2201/0108—Sacrificial polymer, ashing of organics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24628—Nonplanar uniform thickness material

Description

本発明は一般に、電子デバイス製造の分野に関する。特に本発明は、そのようなデバイスにおける導体間の静電結合を低減するためにエアギャップを使用する電子デバイスの製造に関する。
集積回路技術の進歩は、集積回路の所与の平面上の金属線間の間隔を削減してきた。そのような間隔は今や、サブミクロン範囲にある。集積回路の導電性部材間の間隔を削減することは、付近の導電性トレース間の静電結合の上昇を生じる。静電結合のこの上昇は、より大きいクロストークやより高い静電容量損失などの問題を引き起こす。
従来の誘電材料は３．５〜４．２の範囲の誘電定数を持つ。たとえば二酸化ケイ素は４．２の誘電定数を持つ。低い誘電係数（「低ｋ」）材料は、所与の層上の導体間および層間で使用される従来の誘電材料の代替品として開発されている。これらの低ｋ材料は、従来の誘電材料と比較して、導体間の静電結合を低下させる。そのような低ｋ材料は多孔質二酸化ケイ素、すなわちフィルム内に細孔または空隙を持つ二酸化ケイ素フィルムである。細孔または空隙は真空を含むか、空気または他のガスによって充填してもよい。通常、低ｋ材料は１．８〜３．０の範囲の誘電定数を持つ。しかし低ｋ材料は、厳しい加工、価格および材料の問題を持つことがあるため、あらゆる用途に使用されているわけではない。
最も低い、考えられるまたは理想的な誘電定数は、真空の誘電定数である１．０である。空気は誘電定数１．００１とほぼ同等である。したがって、導電性部材間の静電結合を低下させるために、金属導線間にエアギャップを備えた半導体デバイスを製造する試みが行われてきた。開発されたエアギャップ形成技法は、各種の複雑さの度合いを持つが、通常は、エアギャップを提供するために次に除去される、金属線の間に配置される材料を使用する。しかしながら、これらの技術に問題がないわけではない。
米国特許第５，４６１，００３号（Ｈａｖｅｍａｎｎら）は、多層配線構造にエアギャップを形成する方法を開示している。本方法は、フォトレジストなどの除去可能な固体層を金属線の間に配置し、次に除去可能な固体層の上に多孔質層を配置する。除去可能な固体層は次に分解され、分解生成物は多孔質層を通過する。除去可能な層は通常、酸素含有雰囲気中で、特に酸素プラズマ中で分解される。本方法は構造内の他の層、特に構造内の別の場所で使用される有機低ｋ誘電材料にとって有害である。さらにフォトレジストは、分解温度の制御を困難にする各種の成分を含む。したがってフォトレジストは完全に除去されるのに長時間かかるか、および／またはすべてのフォトレジストを成分の完全な除去を確保するために厳しい条件が必要となることがある。本特許は、固体材料の除去後のすべての残留物レベルに言及していない。
米国特許第６，１６５，８９０号（Ｋｏｈｌら）は、ポリノルボルネンポリマーなどのポリシクロオレフィンポリマーをエアギャップ形成材料として使用した、電気配線におけるエアギャップ形成の方法を開示している。しかしそのようなポリシクロオレフィンポリマーは作成するのに高価であり、比較的高い分解温度、たとえば３８０〜４５０℃を必要とすることがある。そのような温度は電気配線の製造に使用される他の材料に有害なことがある。さらにポリシクロオレフィンポリマーは通常、ポリマーを汚染し、これらのポリマーから形成されるエアギャップ中に金属イオン汚染を生じさせる金属触媒を使用して調製される。
米国特許第５，４６１，００３号明細書 米国特許第６，１６５，８９０号明細書
構造に容易に利用可能であり、残留物をほとんどまたは全く残さずに除去可能であり、広範囲にわたる材料と適合性である穏やかな条件下で除去可能であるエアギャップ形成材料に対して、継続する要求がある。
本発明は、ａ）犠牲材料層（ｓａｃｒｉｆｉｃｉａｌ ｍａｔｅｒｉａｌ ｌａｙｅｒ）をデバイス基体上に配置するステップと；ｂ）多孔質オーバーレイ材料を犠牲材料層上に配置するステップと；次に、ｃ）エアギャップを形成するために犠牲材料層を除去するステップとを含み、犠牲材料層が架橋ポリマーを含む、デバイスにエアギャップを形成する方法を提供する。
本発明は、ａ）犠牲材料層を電子または光電子デバイス基体上に配置するステップと；ｂ）多孔質オーバーレイ材料を犠牲材料層上に配置するステップと；次に、ｃ）エアギャップを形成するために犠牲材料層を除去するステップとを含み、犠牲材料層が架橋ポリマーを含む、電子または光電子デバイスを製造する方法も提供する。
本発明はさらに、ａ）犠牲材料組成物を含む組成物を電子または光電子デバイス基体上に配置するステップと；ｂ）犠牲材料層を形成するために犠牲材料組成物を硬化させるステップと；ｃ）多孔質オーバーレイ材料を犠牲材料層上に配置するステップと；次に、ｄ）エアギャップを形成するために犠牲材料層を除去するステップとを含む、電子または光電子デバイスを製造する方法を提供する。
さらに本発明は、金属線および犠牲材料層を含む第一の層と、金属線および犠牲材料上に配置された第二の層とを含み；犠牲材料層が架橋ポリマーを含む、電子デバイス構造を提供する。
本明細書を通じて使用されるように、以下の略語は、文脈が明確に別途記載しない限り、以下の意味を持つものとする：℃＝摂氏温度；μｍ＝ミクロン＝マイクロメートル；ＵＶ＝紫外線；ｒｐｍ＝１分間当たりの回転数；ｎｍ＝ナノメートル；Ａ＝オングストローム；ｇ＝グラム；％ｗｔ＝重量％；Ｌ＝リットル；ｍＬ＝ミリリットル；ｍｉｎ．＝分；ＨＥＭＡ＝ヒドロキシメチルメタクリレート；ＨＰＭＡ＝ヒドロキシプロピルメタクリレート；ＡＬＭＡ＝アリルメタクリレート；ＰＥＴＡ＝ペンタエリスリトールトリアクリレート；ＰＥＴＭＡ＝ペンタエリスリトールトリメタクリレート；ＴＭＰＴＡ＝トリメチロールプロパントリアクリレート；ＴＭＰＴＭＡ＝トリメチロールプロパントリメタクリレート；およびＭＭＡ＝メチルメタクリレート。
用語「（メタ）アクリル酸の」は、アクリル酸およびメタクリル酸の両方を含み、用語「（メタ）アクリレート」はアクリレートおよびメタクリレートの両方を含む。同様に、用語「（メタ）アクリルアミド」はアクリルアミドとメタクリルアミドの両方を指す。「アルキル」は直鎖、分岐および環状アルキル基を含む。用語「ポリマー」はホモポリマーとコポリマーの両方を含む。用語「オリゴマー」と「オリゴマーの」はダイマー、トリマー、テトラマーなどを指す。「モノマー」は重合されることが可能なすべてのエチレン性またはアセチレン性不飽和化合物を指す。そのようなモノマーは１以上の二重または三重結合を含むことがある。「橋掛け剤」および「架橋剤」は、本明細書中で互換的に使用され、重合されることが可能な２以上の基を持つ化合物を指す。本明細書で使用するように、用語「硬化する」および「硬化」は、重合、縮合または化合物の分子量を増加させる他のすべての反応を指す。溶媒除去のみのステップは、本明細書で使用されるような「硬化」とは見なされない。しかし、溶媒除去とたとえば重合の両方を含むステップは、本明細書で使用されるような用語「硬化」に含まれる。「ハロ」はフルオロ、クロロ、ブロモおよびヨードを指す。同様に、「ハロゲン化」はフルオロ化、塩素化、臭素化およびヨウ化を指す。
別途記載しない限り、すべての量は重量パーセントであり、すべての比は重量による。すべての数値範囲は、そのような数値範囲が合計１００％になるという制約を受ける場合を除き、両端の値を含み、組合せ自在である。
本発明は、固体構造内にエアギャップを形成する方法、エアギャップを形成するために有用な犠牲材料、およびエアギャップを含む電子または光電子デバイスを製造する方法に関する。犠牲材料を含む構造も本発明により検討される。適切な電子デバイスはこれに限定されるわけではないが、インターコネクト構造、半導体、半導体パッケージング、プリント配線基板などを含む。本明細書で使用されるように、「電子デバイス」という用語は、マイクロ電気機械デバイス（「ＭＥＭＳ」）およびナノ電気機械デバイス（「ＮＥＭＳ」）を含む。適切なＭＥＭＳは制限なく、ギヤ、可動面、発振器、バネなどを含む。用語「光電子デバイス」は本明細書で使用されるように、光子デバイスも含むものとされる。適切な光電子デバイスは制限なく、導波管、分配器、アレイ導波管、連結器、スペクトルフィルタ、偏向器、アイソレーター（ｉｓｏｌａｔｏｒ）、波長分割多重構造、光学スイッチ、回折格子、配線、減衰器、増幅器などを含む。
１つの形態において、本発明は、ａ）犠牲材料層をデバイス基体上に配置するステップと；ｂ）オーバーレイ材料を犠牲材料層上に配置するステップと；次に、ｃ）エアギャップを形成するために犠牲材料層を除去するステップとを含み、犠牲材料層が架橋ポリマーを含む、デバイス中にエアギャップを形成する方法を提供する。「エアギャップ」は、犠牲材料が除去前にあった場所に形成される。本方法にしたがって形成できるデバイスは、制限なく電子および光電子デバイスを含む。
犠牲材料はどの適切な架橋ポリマーでもよい。架橋ポリマーの例は制限なく、（メタ）アクリル酸、（メタ）アクリルアミド、アルキル（メタ）アクリレート、アルケニル（メタ）アクリレート、芳香族（メタ）アクリレート、ビニル芳香族モノマー、窒素含有化合物およびそのチオ類似体、置換エチレンモノマー、環状オレフィン、置換環状オレフィンなどの１以上のモノマーを重合単位として含むポリマーと、１以上の架橋剤を含む。
特に適切なポリマーは、１以上の（メタ）アクリル酸モノマー、（メタ）アクリレートモノマー、（メタ）アクリルアミドモノマーまたはこれらのモノマーの任意の組合せを重合単位として含むポリマーである。そのようなポリマーは上述のような１以上の他のモノマーを、重合単位として含むこともある。（メタ）アクリレートモノマーは、アルキル（メタ）アクリレート、アルケニル（メタ）アクリレート、および芳香族（メタ）アクリレートを含む。（メタ）アクリルアミドモノマーは、（メタ）アクリルアミドおよびアルキル（メタ）アクリルアミドを含む。通常、本発明で有用なアルキル（メタ）アクリレートは、（Ｃ１−Ｃ２４）アルキル（メタ）アクリレートである。好適なアルキル（メタ）アクリレートはこれに限定されるわけではないが、「ローカット」アルキル（メタ）アクリレート、「ミッドカット」アルキル（メタ）アクリレートおよび「ハイカット」アルキル（メタ）アクリレートを含む。
「ローカット」アルキル（メタ）アクリレートは通常、アルキル基が１〜６の炭素原子を含むアルキル（メタ）アクリレートである。好適な「ローカット」アルキル（メタ）アクリレートはこれに限定されるわけではないが、メチルメタクリレート、メチルアクリレート、エチルアクリレート、プロピルメタクリレート、ブチルメタクリレート、ブチルアクリレート、イソブチルメタクリレート、ヘキシルメタクリレート、シクロヘキシルメタクリレート、シクロヘキシルアクリレートおよびその混合物を含む。
「ミッドカット」アルキル（メタ）アクリレートは通常、アルキル基が７〜１５の炭素原子を含むアルキル（メタ）アクリレートである。好適な「ミッドカット」アルキル（メタ）アクリレートはこれに限定されるわけではないが、２−エチルヘキシルアクリレート、２−エチルヘキシルメタクリレート、オクチルメタクリレート、デシルメタクリレート、イソデシルメタクリレート（分岐（Ｃ１０）アルキル異性体混合物をベースとする）、ウンデシルメタクリレート、ドデシルメタクリレート（ラウリルメタクリレートとしても知られる）、トリデシルメタクリレート、テトラデシルメタクリレート（ミリスチルメタクリレートとしても知られる）、ペンタデシルメタクリレートおよびその混合物を含む。
「ハイカット」アルキル（メタ）アクリレートは通常、アルキル基が１６〜２４の炭素原子を含むアルキル（メタ）アクリレートである。好適な「ハイカット」アルキル（メタ）アクリレートはこれに限定されるわけではないが、ヘキサデシルメタクリレート、ヘプタデシルメタクリレート、オクタデシルメタクリレート、ノナデシルメタクリレート、コシルメタクリレート、エイコシルメタクリレートおよびその混合物を含む。
上述のミッドカットおよびハイカットアルキル（メタ）アクリレートモノマーは一般に市販されているか、または技術グレードの長鎖脂肪族アルコールを用いて、標準エステル化手順によって調製できる。これら市販のアルコールは、アルキル基中に１０〜１５または１６〜２０の炭素原子を含む、各種の鎖長のアルコールの混合物である。
アルキル（メタ）アクリレートおよびアルケニル（メタ）アクリレートは本明細書で使用されるように、指定した個々のアルキルまたはアルケニル（メタ）アクリレート生成物を含むだけでなく、アルキルまたはアルケニル（メタ）アクリレートと、圧倒的な量の指定した特定のアルキルまたはアルケニル（メタ）アクリレートとの混合物も含むものとする。したがって、本発明で有用なアルキル（メタ）アクリレートモノマーは、単一のモノマーまたはアルキル部に異なる数の炭素原子を持つ混合物である。また本発明で有用な（メタ）アクリルアミドおよびアルキル（メタ）アクリレートモノマーは、ヒドロキシ、ジアルキルアミノまたはジアルキルアミノアルキル基などによって、場合により置換できる。
適切なヒドロキシアルキル（メタ）アクリレートモノマーはこれに限定されるわけではないが、２−ヒドロキシエチルメタクリレート、２−ヒドロキシエチルアクリレート、２−ヒドロキシプロピルメタクリレート、１−メチル−２−ヒドロキシエチルメタクリレート、２−ヒドロキシ−プロピルアクリレート、１−メチル−２−ヒドロキシエチルアクリレート、２−ヒドロキシブチルメタクリレート、２−ヒドロキシブチルアクリレートおよびその混合物を含む。本発明で有用な他の置換（メタ）アクリレートおよび（メタ）アクリルアミドモノマーは、アルキルラジカル中のジアルキルアミノ基またはジアルキルアミノアルキル基によって置換されたものである。そのような（メタ）アクリレートおよび（メタ）アクリルアミドはこれに限定されるわけではないが、ジメチルアミノエチルメタクリレート、ジメチルアミノエチルアクリレート、Ｎ，Ｎ−ジメチルアミノエチルメタクリルアミド、Ｎ，Ｎ−ジメチル−アミノプロピルメタクリルアミド、Ｎ，Ｎ−ジメチルアミノブチルメタクリルアミド、Ｎ，Ｎ−ジエチルアミノエチルメタクリルアミド、Ｎ，Ｎ−ジエチルアミノプロピルメタクリルアミド、Ｎ，Ｎ−ジエチルアミノブチルメタクリルアミド、Ｎ−（１，１−ジメチル−３−オキソブチル）アクリルアミド、Ｎ−（１，３−ジフェニル−１−エチル−３−オキソブチル）アクリルアミド、Ｎ−（１−メチル−１−フェニル−３−オキソブチル）メタクリルアミド、および２−ヒドロキシエチルアクリルアミド、アミノエチルエチレン尿素のＮ−メタクリルアミド、Ｎ−メタクリロキシエチルモルホリン、ジメチルアミノプロピルアミンのＮ−マレイミドおよびその混合物を含む。
本発明で不飽和モノマーとして有用なビニル芳香族モノマーは、これに限定されるわけではないが、スチレン、ヒドロキシスチレン、α−メチルスチレン、ｐ−メチルスチレン、エチルビニルベンゼン、ビニルナフタレン、ビニルキシレン、およびその混合物を含む。ビニル芳香族モノマーは、ハロゲン化誘導体などの、すなわちフッ素、塩素または臭素などの１以上のハロゲン基を含む誘導体；およびニトロ、シアノ、（Ｃ１−Ｃ１０）アルコキシ、ハロ（Ｃ１−Ｃ１０）アルキル、炭素（Ｃ１−Ｃ１０）アルコキシ、カルボキシ、アミノ、（Ｃ１−Ｃ１０）アルキルアミノ誘導体などの、その対応する置換相対物も含む。
本発明の不飽和モノマーとして有用な窒素含有化合物およびそのチオ類似体は、これに限定されるわけではないが：２−ビニルピリジンまたは４−ビニルピリジンなどのビニルピリジン；２−メチル−５−ビニル−ピリジン、２−エチル−５−ビニルピリジン、３−メチル−５−ビニルピリジン、２，３−ジメチル−５−ビニル−ピリジン、および２−メチル−３−エチル−５−ビニルピリジンなどの（Ｃ１−Ｃ８）アルキル置換Ｎ−ビニルピリジン；メチル置換キノリンおよびイソキノリン；Ｎ−ビニルカプロラクタム；Ｎ−ビニルブチロラクタム；Ｎ−ビニルピロリドン；ビニルイミダゾール；Ｎ−ビニルカルバゾール；Ｎ−ビニル−スクシンイミド；（メタ）アクリロニトリル；ｏ−、ｍ−、またはｐ−アミノスチレン；マレイミド；Ｎ−ビニル−オキサゾリドン；Ｎ，Ｎ−ジメチルアミノエチル−ビニル−エーテル；エチル−２−シアノアクリレート；ビニルアセトニトリル；Ｎ−ビニルフタルイミド；Ｎ−ビニル−チオ−ピロリドン、３−メチル−１−ビニル−ピロリドン、４−メチル−１−ビニル−ピロリドン、５−メチル−１−ビニル−ピロリドン、３−エチル−１−ビニル−ピロリドン、３−ブチル−１−ビニル−ピロリドン、３，３−ジメチル−１−ビニル−ピロリドン、４，５−ジメチル−１−ビニル−ピロリドン、５，５−ジメチル−１−ビニル−ピロリドン、３，３，５−トリメチル−１−ビニル−ピロリドン、４−エチル−１−ビニル−ピロリドン、５−メチル−５−エチル−１−ビニル−ピロリドンおよび３，４，５−トリメチル−１−ビニル−ピロリドンなどのＮ−ビニル−ピロリドン；ビニルピロール；ビニルアニリン；およびビニルピペリジンを含む。
本発明で不飽和モノマーとして有用な置換エチレンモノマーは、これに限定されるわけではないが、酢酸ビニル、ビニルホルムアミド、塩化ビニル、フッ化ビニル、臭化ビニル、塩化ビニリデン、フッ化ビニリデン、臭化ビニリデン、テトラフルオロエチレン、トリフルオロエチレン、トリフルオロメチル酢酸ビニルおよびビニルエーテルを含む。
加えて、本ポリマーは重合単位として、１以上のポリ（アルキレンオキシド）モノマーを含む。本明細書で使用されるように、用語「ポリ（アルキレンオキシド）モノマー」とは、式Ｘ−（Ｏ−Ｒ）ｎ−Ｙ（式中、Ｘ＝水素、Ｒ＝（Ｃ１−Ｃ４）アルキル、Ｙ＝ヒドロキシまたは（Ｃ１−Ｃ４）アルコキシおよびｎ≧２およびさらに通例はｎ＝２〜５０である）。適切なポリ（アルキレンオキシド）モノマーは、これに限定されるわけではないが、ポリ（プロピレンオキシド）モノマー、ポリ（エチレンオキシド）モノマー、ポリ（エチレンオキシド／プロピレンオキシド）モノマー、ポリ（ブチレンオキシド）モノマーおよびその組合せを含む。ポリ（エチレンオキシド／プロピレンオキシド）モノマーは、エチレンオキシド基のブロックおよびプロピレンオキシド基のブロックを含むか、エチレンオキシドおよびプロピレンオキシド基はランダムに分布されていることもある。そのようなモノマーは通常、１〜５０、さらに通常は２〜５０の重合度を持つ。別の形態において、ポリ（アルキレンオキシド）モノマーは、（メタ）アクリル酸またはアルキル（メタ）アクリレートなどの別のモノマーと反応して、複合モノマーを形成する。そのような複合モノマーは制限なく、ポリ（プロピレングリコール）（メタ）アクリレート、ポリ（プロピレングリコール）アルキルエーテル（メタ）アクリレート、ポリ（プロピレングリコール）フェニルエーテル（メタ）アクリレート、ポリ（プロピレングリコール）４−ノニルフェノールエーテル（メタ）アクリレート、ポリ（エチレングリコール）（メタ）アクリレート、ポリ（エチレングリコール）アルキルエーテル（メタ）アクリレート、ポリ（エチレングリコール）フェニルエーテル（メタ）アクリレート、ポリ（プロピレン／エチレングリコール）アルキルエーテル（メタ）アクリレートおよびその混合物を含む。複合モノマーの例は、トリメチロールプロパンエトキシレートトリ（メタ）アクリレート、トリメチロールプロパンプロポキシレートトリ（メタ）アクリレート、およびポリ（プロピレングリコール）メチルエーテルアクリレートを含む。これらの複合モノマーは、本発明において架橋剤として特に有用である。
別の形態において、本ポリマーは重合単位として、１以上のケイ素含有モノマーを含みうる。適切なケイ素含有モノマーは、これに限定されるわけではないが、ビニルトリメチルシラン、ビニルトリエチルシラン、ビニルトリメトキシシラン、ビニルトリエトキシシラン、ジビニルシラン、トリビニルシラン、ジメチルジビニルシラン、ジビニルメチルシラン、メチルトリビニルシラン、ジフェニルジビニルシラン、ジビニルフェニルシラン、トリビニルフェニルシラン、ジビニルメチルフェニルシラン、テトラビニルシラン、ジメチルビニルジシロキサン、ポリ（メチルビニルシロキサン）、ポリ（ビニルヒドロシロキサン）、ポリ（フェニルビニルシロキサン）、アリルオキシ−ｔｅｒｔ−ブチルジメチルシラン、アリルオキシトリメチルシラン、アリルトリエトキシシラン、アリルトリ−イソ−プロピルシラン、アリルトリメトキシシラン、アリルトリメチルシラン、アリルトリフェニルシラン、ジエトキシメチルビニルシラン、ジエチルメチルビニルシラン、ジメチルエトキシビニルシラン、ジメチルフェニルビニルシラン、エトキシジフェニルビニルシラン、メチルビス（トリメチルシリルオキシ）ビニルシラン、トリアセトキシビニルシラン、トリエトキシビニルシラン、トリエチルビニルシラン、トリフェニルビニルシラン、トリス（トリメチルシリルオキシ）ビニルシラン、ビニルオキシトリメチルシラン、γ−トリメトキシシリルプロピル（メタ）アクリレートなどのγ−プロピルトリ（Ｃ１−Ｃ６）アルコキシシリル（メタ）アクリレート、γ−プロピルトリ（Ｃ１−Ｃ６）アルキルシリル（メタ）アクリレート、γ−プロピルジ（Ｃ１−Ｃ６）アルコキシ（Ｃ１−Ｃ６）アルキルシリル（メタ）アクリレート、γ−プロピルジ（Ｃ１−Ｃ６）アルキル（Ｃ１−Ｃ６）アルコキシシリル（メタ）アクリレート、ビニルトリ（Ｃ１−Ｃ６）アルコキシシリル（メタ）アクリレート、ビニルジ（Ｃ１−Ｃ６）アルコキシ（Ｃ１−Ｃ６）アルキルシリル（メタ）アクリレート、ビニル（Ｃ１−Ｃ６）アルコキシジ（Ｃ１−Ｃ６）アルキルシリル（メタ）アクリレート、ビニルトリ（Ｃ１−Ｃ６）アルキルシリル（メタ）アクリレート、２−プロピルシルセスキオキサン（メタ）アクリレートおよびその混合物を含む。
本発明のポリマーは架橋されている。本発明での使用にはどの量の橋掛け剤も適切である。通常、本ポリマーはポリマーの重量に基づいて、少なくとも１重量％の橋掛け剤を含む。ポリマーの重量に基づいて、１００％を含むまでの架橋剤が本発明のポリマーにおいて有効に使用されうる。橋掛け剤の量は５％〜１００％、そしてさらに好ましくは１０％〜９０％であることが好ましい。橋掛け剤の他の適切な量は５〜７５％、１０〜７５％、および１０〜５０％である。１つの形態において、架橋ポリマーは重合単位として唯一の架橋モノマーを含むか、１以上の他のモノマーを含みうる。たとえば、トリメチロールプロパントリアクリレートおよびトリメチロールプロパントリメタクリレートを含む架橋ポリマーが特に有用である。
本発明では、各種の架橋剤が使用できる。適切な橋掛け剤は、これに限定されるわけではないが、ジ−、トリ−、テトラ−またはより多い多官能性エチレン性またはアセチレン性不飽和モノマー、およびさらに好ましくは多官能性（メタ）アクリレートモノマーを含む。架橋剤の例としては制限なく、トリビニルベンゼン、ジビニルトルエン、ジビニルピリジン、ジビニルナフタレン、ジビニルキシレン、エチレングリコールジアクリレート、トリメチロールプロパントリアクリレート、ジエチレングリコールジビニルエーテル、トリビニルシクロヘキサン、アリルメタクリレート、エチレングリコールジメタクリレート（「ＥＧＤＭＡ」）、ジエチレングリコールジメタクリレート（「ＤＥＧＤＭＡ」）、プロピレングリコールジメタクリレート、プロピレングリコールジアクリレート、トリメチロールプロパントリメタクリレート、ジビニルベンゼン（「ＤＶＢ」）、グリシジルメタクリレート、１，３−ブチレングリコールジアクリレート、１，３−ブチレングリコールジメタクリレート、１，４−ブタンジオールジアクリレート、ジエチレングリコールジアクリレート、１，６−ヘキサンジオールジアクリレート、１，６−ヘキサンジオールジメタクリレート、トリプロピレングリコールジアクリレート、トリエチレングリコールジメタクリレート、テトラエチレングリコールジアクリレート、テトラエチレングリコールジメタクリレート、ポリエチレングリコールジメタクリレート、エトキシ化ビスフェノールＡジアクリレート、エトキシ化ビスフェノールＡジメタクリレート、ポリ（ブタンジオール）ジアクリレート、ペンタエリトリトールトリアクリレート、トリメチロールプロパントリエトキシトリアクリレート、グリセリルプロポキシトリアクリレート、ペンタエリトリトールテトラアクリレート、ペンタエリトリトールテトラメタクリレート、ジペンタエリトリトールモノヒドロキシペンタアクリレート、１，４−ベンゼンジオールジアクリレート、１，４−ベンゼンジオールジメタクリレート、ビス−（アクリロキシエチル）ホスフェート、ビスフェノール−Ａジアクリレート、ビスフェノール−Ａジメタクリレート、１，４−ブタンジオールジアクリレート、１，４−ブタンジオールジメタクリレート、２−ブテン−１，４−ジオールジアクリレート、２−ブテン−１，４−ジオールジメタクリレート、ブチレングリコールジメタクリレート、１，２，４−ブタントリオールトリメタクリレート、クロチルアクリレート、クロチルメタクリレート、１，４−シクロヘキサンジオールジアクリレート、１，４−シクロヘキサンジオールジメタクリレート、デカメチレングリコールジアクリレート、デカメチレングリコールジメタクリレート、ジアリルイソシアヌレート、ジアリルイタコネート、ビスフェノール−Ａのジ−（３−アクリロキシエチル）エーテル、ビスフェノール−Ａのジ−（アクリロキシ−２−ヒドロキシプロピル）エーテル、ジアリルフマレート、ジイソプロプレニルベンゼン、ビスフェノールＡのジ−（３−メタクリロキシエチル）エーテル、ビスフェノールＡのジ−（３−メタクリロキシ−２−ヒドロキシプロピル）エーテル、テトラクロロビスフェノールＡのジ（３−メタクリロキシ−２−ヒドロキシプロピル）エーテル、テトラブロモビスフェノールＡのジ−（３−メタクリロキシ−２−ヒドロキシプロピル）エーテル、１，４−ブタンジオールのジ−（３−メタクリロキシ−２−ヒドロキシプロピル）エーテル、ジフェノール酸のジ−（３−メタクリロキシ−２−ヒドロキシプロピル）エーテル、２，２−ジメチル−１，３−プロパンジオールジアクリレート；２，２−ジメチル−１，３−プロパンジオールジメタクリレート、ジプロピレングリコールジメタクリレート、グリセロールトリアクリレート、グリセロールトリメタクリレート、ヘキサメチレングリコールジアクリレート、ヘキサメチレングリコールジメタクリレート、水素化ビスフェノールＡジメタクリレート、メラミンアクリレート、Ｎ，Ｎ'−メチレンビスアクリルアミド、１，９−ノナンジオールジメタクリレート、１，５−ペンタンジオールジアクリレート、１，５−ペンタンジオールジメタクリレート、ペンタエリトリトールトリメタクリレート、１−フェニル−１，２−エタンジオールジメタクリレート、ポリオキシエチル−２，２−ジ（ｐ−ヒドロキシフェニル）プロパンジアクリレート、ポリオキシエチル−２，２−ジ（ｐ−ヒドロキシフェニル）プロパンジメタクリレート、ポリオキシプロピルトリメチロールプロパントリアクリレート、１，３−プロパンジオールジアクリレート、１，３−プロパンジオールジメタクリレート、プロポキシ化ビスフェノールＡジメタクリレート、１，３，５−トリアクリロイルヘキサヒドロ−ｓ−トラジン、トリエチレングリコールジアクリレート、１，３，５−イソプロペニルベンゼン、トリメチロールエタントリアクリレート、トリメチロールプロパンジアリルエーテルモノ−メタクリレート、２，２，４−トリメチル−１，３−ペンタンジオールジメタクリレート、トリス−（２−アクリロキシエチル）イソシアヌレート、トリス−（２−メタクリロキシエチル）イソシアヌレート、ジビニルシラン、トリビニルシラン、ジメチルジビニルシラン、ジビニルメチルシラン、メチルトリビニルシラン、ジフェニルジビニルシラン、ジビニルフェニルシラン、トリビニルフェニルシラン、ジビニルメチルフェニルシラン、テトラビニルシラン、ジメチルビニルジシロキサン、ポリ（メチルビニルシロキサン）、ポリ（ビニルヒドロシロキサン）、ポリ（フェニルビニルシロキサン）およびその混合物を含む。他の適切な架橋剤は、当業者に周知であり、本発明において使用してもよい。
本発明で有用なポリマーは一般に、ペンシルバニア州フィラデルフィアのローム・アンド・ハース・カンパニーなどから市販されているか、エマルジョン、溶液または懸濁重合などの任意の既知の手段によって調製できる。たとえば米国特許第６，４２０，４４１Ｂ１号（Ａｌｌｅｎら）は、エマルジョンおよび溶液重合技法の両方を用いた、ある架橋ポリマー粒子の調製を開示している。
本発明で犠牲材料として有用なポリマーは通常、約１０００〜１０，０００，０００の、さらに通常は１０，０００〜５，０００，０００の、およびさらになお通常は１０，０００〜１，０００，０００の範囲の重量平均分子量を持つ。架橋ポリマー粒子が使用される場合、そのようなポリマー粒子は通常、１〜１０００ｎｍの範囲などの、１，０００ｎｍまでの平均粒径を持つ。他の適切な粒径範囲は、１〜２００ｎｍ、１〜５０ｎｍ、および１〜２０ｎｍである。当業者によって、広範囲にわたる粒径が使用されることが認識されるであろう。これらのポリマー粒子の粒径の多分散性は１．０００１〜１０、さらに通常は１．００１〜５、およびさらになお通常は１．０１〜３である。１つの形態において、犠牲材料層は重合単位として１以上のメタクリレートモノマーを含む。そのようなメタクリレートモノマーは、単官能性モノマー、架橋剤または両方として犠牲材料中に存在しうる。
犠牲材料は基体の上に配置されて、犠牲材料層を形成する。そのような層は架橋ポリマーを含む組成物を基体上に配置することによって形成される。あるいはそのような犠牲材料層は、１以上の架橋剤を含む組成物を基体上に配置して、次に基体上に架橋ポリマーを形成するために１以上の架橋剤を硬化させることによって形成されうる。場合により、１以上の架橋剤を含むそのような組成物は、１以上のモノマー、１以上の非架橋ポリマー、１以上の架橋ポリマー、または上述のいずれかの混合物も含むことがある。したがって本発明は：ａ）犠牲材料組成物を含む組成物を電子または光電子デバイス基体上に配置するステップと；ｂ）犠牲材料層を形成するために犠牲材料組成物を硬化させるステップと；ｃ）オーバーレイ材料を犠牲材料層上に配置するステップと；次に、ｄ）エアギャップを形成するために犠牲材料層を除去するステップとを含む、デバイスを製造する方法も提供する。犠牲材料層は、架橋ポリマー粒子のフィルムを配置することによって、１以上の架橋剤を含む組成物を配置し、続いて硬化することによって、架橋剤粒子および１以上の架橋剤を含む組成物を配置し、続いて硬化することによって、または非架橋ポリマーおよび１以上の架橋剤を含む組成物を配置し、続いて硬化することによって、基体上に配置されることが好ましい。
犠牲材料層は、溶融物として、乾燥フィルムとして、化学蒸着によって、または溶媒中の組成物として基体上に配置されうる。広範囲にわたる溶媒が使用できる。溶媒の選択は特定の用途およびポリマーの組成によって変わる。適切な溶媒はこれに限定されるわけではないが：メチルイソブチルケトン、メチルイソアミルケトン、ジイソブチルケトン、シクロヘキサノン、および２−へプタノンなどのケトン；γ−ブチロラクトンおよびγ−カプロラクトンなどのラクトン；エチルラクテート、プロピレングリコールモノメチルエーテルアセテート、ｎ−アミルアセテート、およびｎ−ブチルアセテートなどのエステル；プロピレングリコールモノメチルエーテル、ジフェニルエーテル、エーテルアニソールなどのエーテル；Ｎ−メチル−２−ピロリドン；Ｎ，Ｎ'−ジメチルプロピレン尿素；メシチレン、トルエンおよびキシレンなどの芳香族溶媒；アルコール；炭化水素；酸またはその混合物を含む。犠牲材料溶融物または組成物を基体上に配置するために、スピンコーティング、浸漬、ローラーコーティング、カーテンコーティングなどの、どの適切な手段を使用してもよい。
場合により、犠牲材料層は多機能性である、すなわち１以上の機能を果たしうる。たとえば犠牲材料層が染料を含み、そうでなければ光活性でない場合、そのような犠牲材料層は有機反射防止層としても機能しうる。
さらに犠牲材料層は、流動助剤、増粘剤などの１以上の添加剤を含みうる。そのような添加剤は通常、≦５重量％さらに通常は≦３％などの少量で存在する。
犠牲材料組成物が犠牲材料層を形成するために基体上で硬化される場合、そのような効果は、組成物中の１以上の組成物の分子量を増加させるどの方法によってでもよい。通常、そのような方法は重合である。そのような重合はディールス・アルダー、アニオン、カチオン、および好ましくはフリーラジカル重合などのどの方法によってでもよい。重合は熱的に、光化学的に、またはその２つの組合せによって開始されうる。次に熱酸発生剤、熱塩基発生剤、光酸発生剤、光塩基発生剤、フリーラジカル開始剤などの、どの適切な重合触媒を犠牲材料組成物に添加してもよい。そのような触媒の混合物が利用できる。適切な光酸および光塩基発生剤は当業者に周知である。１つの形態において、基体上で硬化される犠牲材料組成物は、１以上のフリーラジカル重合開始剤を含む。
適切な重合触媒の例は、これに限定されるわけではないが、米国特許第４，３４３，８８５号の１３列、２６行から１７列、１８号に記載されているようなアゾ化合物、硫黄含有化合物、金属塩および錯体、オキシム、アミン、多核化合物、有機カルボニル化合物およびその混合物；および９，１０−アントラキノン；１−クロロアントラキノン；２−クロロアントラキノン；２−メチルアントラキノン；２−エチルアントラキノン；２−ｔｅｒｔ−ブチルアントラキノン；オクタメチルアントラキノン；１，４−ナフトキノン；９，１０−フェナントレンキノン；１，２−ベンズアントラキノン；２，３−ベンズアントラキノン；２−メチル−１，４−ナフトキノン；２，３−ジクロロナフトキノン；１，４−ジメチルアントラキノン；２，３−ジメチルアントラキノン；２−フェニルアントラキノン；２，３−ジフェニルアントラキノン；３−クロロ−２−メチルアントラキノン；レテンキノン；７，８，９，１０−テトラヒドロナフタレンキノン；および１，２，３，４−テトラヒドロベンズ（ａ）アントラセン−７，１２−ジオンを含む。また有用な他の重合開始剤は米国特許第２，７６０，８６３号に述べられており、ベンゾイン、ピバロイン、アシロインエーテル、たとえばベンゾインメチルおよびエチルエーテルなどのビシナルケタルドニルアルコール；アルファ−メチルベンゾイン、アルファ−アリルベンゾインおよびアルファ−フェニルベンゾインを含むアルファ炭化水素置換芳香族アシロインなどを含む。米国特許第２，８５０，４４５号；第２，８７５，０４７号；第３，０９７，０９６号；第３，０７４，９７４号；第３，０９７，０９７号および第３，１４５，１０４号に開示されている光還元性染料および還元剤は、米国特許第３，４２７，１６１号；第３，４７９，１８５号および３，５４９，３６７号に述べられたフェナジン、オキサジンおよびキノンクラスの染料；ベンゾフェノン、水素供与体を備えた２，４，５−トリフェニルイミダゾリルダイマー、およびその混合物と同様に、光開始剤としても使用できる。米国特許第４，１６２，１６２号に開示されている増感剤も光開始剤とともに有用である。トリフェニルホスフィンはフリーラジカル発生剤ではないが、触媒として光活性化学系に含まれることがある。そのようなフリーラジカル発生剤は、ネガ型光描画（ｐｈｏｔｏｉｍａｇｅａｂｌｅ）組成物との使用に特に適している。
特に適した光開始剤は：３−フェニル−５−イソオキサゾロン／ベンゾアントロン；２−ｔ−ブチルアントラキノン；２，２−ジメトキシ−２−フェニルアセトフェノン；１−ヒドロキシシクロヘキシルフェニルケトン、およびジエトキシアセトフェノンを含む。他の適切な光開始剤はＮｉｐｐｏｎ Ｋａｇａｋｕ Ｋａｉｓｈａ Ｎｏ．１１９２−１９９（１９８４）に開示され、２，４，６−トリス（トリクロロメチル）−１，３，５−トリアジンと３，３'−カルボニルビス（７−ジエチルアミノクマリン）、１−メチル−２−ベンジルメチレン−１，２−ジヒドロナフトール（１，２ｄ）チアゾール、または９−フェニルアクリジン；２−メルカプトベンズイミダゾールと９−フェニルアクリジン；および３−フェニル−５−イソオキサゾリンと９−フルオレノンまたは１−メチル−２−ベンジルメチレン−１，２−ジヒドロナフト（１，２ｄ）チアゾールとを含む。
光開始剤の例は、米国特許第４，５８２，８６２号（Ｂｅｒｎｅｒら）に開示されているような、モルホリノおよびｓ−フェニル基を持つケトンである。好ましい光活性成分は、２−メチル−１−［４−（メチルチオ）フェニル］−２−モルホリノプロパン−１−オンである。
光活性成分の混合物は場合により使用してもよい。２つの光活性成分を使用する場合、それらは９９：１〜１：９９などのどの比でも使用できる。通常、そのような光活性成分は、組成物の総重量に基づいて０．０５〜１０重量％、さらに通常は０．１〜５重量％、およびさらになお通常は０．１〜２重量％の量で存在する。
本発明の犠牲材料は基体から除去可能でなければならない。そのような除去を行うために、熱、圧力、真空またはこれに限定されるわけではないが、化学線、ＩＲ、マイクロ波、ＵＶ、Ｘ線、ガンマ線、アルファ粒子、中性子ビーム、および電子ビームなどの放射線への暴露、溶解、化学エッチング、プラズマエッチングなどを制限なく含む、広範囲にわたる条件を用いることができる。熱と化学線照射の組合せなどの、犠牲材料を除去する１以上の方法が使用できることが認識されるであろう。熱と組合せた化学線照射の使用は、犠牲材料の除去に必要な温度を低下させうる。１つの形態において、化学線照射はＵＶ光である。ＵＶ光源の例は、マサチューセッツ州ウォバーンのゼノン社から入手できるような、パルス化広帯域ＵＶ光源である。
オーバーレイ材料は、犠牲材料層の上に堆積される。オーバーレイ材料は、犠牲材料層がそれを通じて除去されるために十分な多孔性を持つどの材料の層でもよい。そのようなオーバーレイ材料は、有機、無機または有機−無機材料でありうる。オーバーレイ材料は誘電材料層であることが好ましく、低ｋ誘電材料であることがさらに好ましい。オーバーレイ材料の例は制限なく：カーバイド、ケイ素、ホウ素、アルミニウム、または炭化物、酸化物、窒化物およびオキシフッ化物などの無機材料；有機ポリシリカ材料；シリコーン；ケイ酸塩；シラザン；およびベンゾシクロブテン、ポリ（アリールエステル）、ポリ（エーテルケトン）、ポリカーボネート、ポリイミド、フッ化ポリイミド、ポリノルボルネン、ポリ（アリーレンエーテル）、ポリナフタレン、ポリキノキサリンなどのポリ芳香族炭化水素、ポリ（テトラフルオロエチレン）などのポリ（過フッ化炭化水素）、およびポリベンゾオキサゾールなどの有機材料を含む。適切なオーバーレイ材料は、Ｚｉｒｋｏｎ ＨＭ２８００、ＴＥＦＬＯＮ、ＡＶＡＴＲＥＬ、ＢＣＢ、ＡＥＲＯＧＥＬ、ＸＥＲＯＧＥＬ、ＰＡＲＹＬＥＮＥ ＦおよびＰＡＲＹＬＥＮＥ Ｎの商標名で市販されている。
「有機ポリシリカ材料」（またはオルガノシロキサン）は、ケイ素、炭素、酸素および水素原子を含む化合物を指す。１つの形態において、適切な有機ポリシリカ材料は、式（Ｉ）または（ＩＩ）の１以上のシランの加水分解物または部分縮合物を含む：
Figure 0004574145
式中、Ｒは水素、（Ｃ１−Ｃ８）アルキル、（Ｃ７−Ｃ１２）アリールアルキル、置換（Ｃ７−Ｃ１２）アリールアルキル、アリール、および置換アリールであり；Ｙは任意の加水分解性基であり；ａは０〜２の整数であり、Ｒ１、Ｒ２、Ｒ４およびＲ５は水素、（Ｃ１−Ｃ６）アルキル、（Ｃ７−Ｃ１２）アリールアルキル、置換（Ｃ７−Ｃ１２）アリールアルキル、アリール、および置換アリールから独立に選択され；Ｒ３は（Ｃ１−Ｃ１０）アルキル、−（ＣＨ２）ｈ−、−（ＣＨ２）ｈ１−Ｅｋ−（ＣＨ２）ｈ２−、−（ＣＨ２）ｈ−Ｚ、アリーレン、置換アリーレン、およびアリーレンエーテルから選択され；Ｅは酸素、ＮＲ６およびＺから選択され；Ｚはアリールおよび置換アリールから選択され；Ｒ６は水素、（Ｃ１−Ｃ６）アルキル、アリールおよび置換アリールから選択され；ｂおよびｄはそれぞれ０〜２の整数であり；ｅは０〜６の整数であり；ｈ、ｈ１、ｈ２およびｋは独立に１〜６の整数であり；Ｒ、Ｒ１、Ｒ３およびＲ５の少なくとも１つが水素でないという条件である。一般にａ＝０であるとき、式（ＩＩ）の化合物は、少なくともＲ１、Ｒ３およびＲ５の少なくとも１つが水素でない場合に加水分解物または部分縮合物中に存在する。通常、加水分解物または部分縮合物は、Ｒ、Ｒ１、Ｒ３およびＲ５の有機基を持つ式（Ｉ）または（ＩＩ）のどちらかの少なくとも１つのシランを含む。「置換アリールアルキル」、「置換アリール」および「置換アリーレン」は、シアノ、ヒドロキシ、メルカプト、ハロ、（Ｃ１−Ｃ６）アルキル、（Ｃ１−Ｃ６）アルコキシなどの別の置換基によって置換された１以上の水素を持つアリールアルキル、アリールまたはアリーレン基を指す。
Ｒは（Ｃ１−Ｃ４）アルキル、ベンジル、ヒドロキシベンジル、フェネチルまたはフェニルであり、さらに好ましくはメチル、エチル、イソブチル、ｔ−ブチルまたはフェニルであることが好ましい。適切なＹの加水分解性基は、これに限定されるわけではないが、ハロ、（Ｃ１−Ｃ６）アルコキシ、アクリロキシなどを、好ましくはクロロおよび（Ｃ１−Ｃ２）アルコキシを含む。式（Ｉ）の適切な有機シランは、これに限定されるわけではないが、メチルトリメトキシシラン、メチルトリエトキシシラン、フェニルトリメトキシシラン、フェニルトリエトキシシラン、トリルトリメトキシシラン、トリルトリエトキシシラン、プロピルトリプロポキシシラン、イソプロピルトリエトキシシラン、イソプロピルトリプロポキシシラン、エチルトリメトキシシラン、エチルトリエトキシシラン、イソブチルトリエトキシシラン、イソブチルトリメトキシシラン、ｔｅｒｔ−ブチルトリエトキシシラン、ｔｅｒｔ−ブチルトリメトキシシラン、シクロヘキシルトリメトキシシラン、シクロヘキシルトリエトキシシラン、ベンジルトリメトキシシラン、ベンジルトリエトキシシラン、フェネチルトリメトキシシラン、ヒドロキシベンジルトリメトキシシラン、ヒドロキシフェニルエチルトリメトキシシランおよびヒドロキシフェニルエチルトリエトキシシランを含む。
式（ＩＩ）の有機シランは好ましくは、Ｒ１およびＲ５が独立に（Ｃ１−Ｃ４）アルキル、ベンジル、ヒドロキシベンジル、フェネチルまたはフェニルであるものを含む。好ましくはＲ１およびＲ５は、メチル、エチル、ｔｅｒｔ−ブチル、イソブチルおよびフェニルである。好ましくは、Ｒ３は（Ｃ１−Ｃ１０）アルキル、−（ＣＨ２）ｈ−、アリーレン、アリーレンエーテルおよび−（ＣＨ２）ｈ１−Ｅ−（ＣＨ２）ｈ２である。式（ＩＩ）の適切な化合物は、これに限定されるわけではないが、Ｒ３がメチレン、エチレン、プロピレン、ブチレン、ヘキシレン、ノルボルニレン、シクロへキシレン、フェニレン、フェニレンエーテル、ナフチレンおよび−ＣＨ２−Ｃ６Ｈ４−ＣＨ２−であるものを含む。ｃが１〜４であることがさらに好ましい。
式（ＩＩ）の適切な有機シランは、これに限定されるわけではないが、ビス（ヘキサメトキシシリル）メタン、ビス（ヘキサエトキシシリル）メタン、ビス（ヘキサフェノキシシリル）メタン、ビス（ジメトキシメチルシリル）メタン、ビス（ジエトキシメチルシリル）メタン、ビス（ジメトキシフェニルシリル）メタン、ビス（ジエトキシフェニルシリル）メタン、ビス（メトキシジメチルシリル）メタン、ビス（エトキシジメチルシリル）メタン、ビス（メトキシジフェニルシリル）メタン、ビス（エトキシジフェニルシリル）メタン、ビス（ヘキサメトキシシリル）エタン、ビス（ヘキサエトキシシリル）エタン、ビス（ヘキサフェノキシシリル）エタン、ビス（ジメトキシメチルシリル）エタン、ビス（ジエトキシメチルシリル）エタン、ビス（ジメトキシフェニルシリル）エタン、ビス（ジエトキシフェニルシリル）エタン、ビス（メトキシジメチルシリル）エタン、ビス（エトキシジメチルシリル）エタン、ビス（メトキシジフェニルシリル）エタン、ビス（エトキシジフェニルシリル）エタン、１，３−ビス（ヘキサメトキシシリル））プロパン、１，３−ビス（ヘキサエトキシシリル）プロパン、１，３−ビス（ヘキサフェノキシシリル）プロパン、１，３−ビス（ジメトキシメチルシリル）プロパン、１，３−ビス（ジエトキシメチルシリル）プロパン、１，３−ビス（ジメトキシフェニルシリル）プロパン、１，３−ビス（ジエトキシフェニルシリル）プロパン、１，３−ビス（メトキシジメチルシリル）プロパン、１，３−ビス（エトキシジメチルシリル）プロパン、１，３−ビス（メトキシジフェニルシリル）プロパン、１，３−ビス（エトキシジフェニルシリル）プロパンなどを含む。
有機ポリシリカ材料が式（ＩＩ）の有機シランの加水分解物または部分縮合物を含む場合、Ｒ１およびＲ５のうちの少なくとも１つが水素でないという条件で、ｃは０でもよい。別の形態において、有機ポリシリカ材料は式（Ｉ）および（ＩＩ）の両方の共加水分解物または部分共縮合物を含むことがある。そのような共加水分解物または部分共縮合物において、Ｒ、Ｒ１およびＲ５のうちの少なくとも１つが水素でないという条件で、式（ＩＩ）のｃは０となることがある。
１つの形態において、適切な有機ポリシリカ材料は式（Ｉ）の化合物の加水分解物または部分縮合物である。そのような有機ポリシリカは式（ＩＩＩ）を持つ：
Figure 0004574145
式中、Ｒ７、Ｒ８、Ｒ９およびＲ１０は水素、（Ｃ１−Ｃ６）アルキル、（Ｃ７−Ｃ１２）アリールアルキル、置換（Ｃ７−Ｃ１２）アリールアルキル、アリール、および置換アリールから独立に選択され；ｅ、ｇおよびｒは独立に０〜１の数であり；ｆは０．２〜１の数であり；ｎは３〜１０，０００の整数であり；ｅ＋ｆ＋ｇ＋ｒ＝１という条件であり；Ｒ７、Ｒ８およびＲ９の少なくとも１つが水素でないという条件である。上の式（ＩＩＩ）において、ｅ、ｆ、ｇおよびｒは各成分のモル比を表す。そのようなモル比は０と１の間で変化しうる。上の式において、ｎは材料中の反復単位の数を指す。
適切な有機ポリシリカ材料は、これに限定するわけではないが、シルセスキオキサン（ｓｉｌｓｅｓｑｕｉｏｘａｎｅｓ）、５００〜２０，０００の数平均分子量を持つ制御加水分解テトラエトキシシランによって部分縮合されたような、部分縮合ハロシランまたはアルコキシシラン、組成ＲＳｉＯ３、Ｏ３ＳｉＲＳｉＯ３、Ｒ２ＳｉＯ２およびＯ２ＳｉＲ３ＳｉＯ２を持つ有機改質シリケート（式中、Ｒは有機置換基である）、およびモノマー単位としてＳｉ（ＯＲ）４を持つ部分縮合オルトシリケートを含む。シルセスキオキサンはＲＳｉＯ1.5型の重合シリケート材料である（式中、Ｒは有機置換基である）。適切なシルセスキオキサンはアルキルシルセスキオキサン；アリールシルセスキオキサン；アルキル／アリールシルセスキオキサン混合物；およびアルキルシルセスキオキサンの混合物である。シルセスキオキサン材料は、シルセスキオキサンのホモポリマー、シルセスキオキサンのコポリマーまたはその混合物を含む。そのような材料は一般に市販されているか、既知の方法により調製されうる。
別の形態において有機ポリシリカ材料は、上述のケイ素含有モノマーに加えて広範囲にわたる他のモノマーも含むことがある。たとえば有機ポリシリカ材料はさらに架橋剤、およびカルボシラン部分を含むことがある。そのような架橋剤は本明細書の別の箇所で述べたどの架橋剤でも、またはケイ素含有材料用の他の既知の橋掛け剤でもよい。橋掛け剤の組合せが使用されうることは、当業者によって認識されるであろう。カルボシラン部分は、（Ｓｉ−Ａ）ｘ構造（式中、Ａは、ＳｉＲ３ＣＨ２−、−ＳｉＲ２ＣＨ２−、
Figure 0004574145
 などの、置換または未置換アルキレンまたはアリーレンであり、Ｒは通例水素であるが、どの有機または無機ラジカルでもよい）などの、（Ｓｉ−Ｃ）ｘ構造を持つ部分を指す。適切な無機ラジカルは有機ケイ素、シロキシル、またはシラニル部分を含む。これらのカルボシラン部分は通常、「頭−尾」接続されている、すなわち複雑な分岐構造が生じるような方法でＳｉ−Ｃ−Ｓｉ結合を持つ。特に有用なカルボシラン部分は、反復単位（ＳｉＨｘＣＨ２）および（ＳｉＨｙ−１（ＣＨ＝ＣＨ２）ＣＨ２）（式中、ｘ＝０〜３およびｙ＝１〜３である）を持つものである。これらの反復単位は、１〜１００，０００、および好ましくは１〜１０，０００の任意の数で有機ポリシリカ樹脂中に存在しうる。適切なカルボシラン前駆体は、米国特許第５，１５３，２９５号（Ｗｈｉｔｍａｒｓｈら）および第６，３９５，６４９号（Ｗｕ）で開示されているものである。
さらなる形態において、有機ポリシリカオーバーレイ材料は、スピンオンカルボシラン部分またはカルボシラン前駆体を用いて塗布される。カルボシラン前駆体が使用される場合、そのような前駆体の層が塗布され、次にそのような前駆体が、熱、光またはその組合せの使用などによってカルボシランに変換される。
他の適切な有機ポリシリカ材料は、式（Ｉ）および／または（ＩＩ）の１以上の有機シランおよび式ＳｉＹ４（式中、Ｙは上で定義した任意の加水分解性基である）を持つ、１以上の四官能性シランの、共加水分解物または部分縮合物である。式ＳｉＹ４の適切な四官能性シランは、これに限定されるわけではないが、テトラメトキシシラン、テトラエトキシシラン、テトラクロロシランなどである。そのような有機シランの四官能性シランに対する比は通常９９：１〜１：９９、好ましくは９５：５〜５：９５、さらに好ましくは９０：１０〜１０：９０、およびなおさらに好ましくは８０：２０〜２０：８０である。
有機材料がオーバーコート層として使用される場合、犠牲材料を除去するために使用される条件下で安定であるように選択されるべきである。１つの形態において、オーバーレイ材料は、有機ポリシリカ材料などの無機材料で構成され、特にシルセスキオキサンを含む。特に有用なシルセスキオキサンは、メチルシルセスキオキサン、エチルシルセスキオキサン、プロピルシルセスキオキサン、イソブチルシルセスキオキサン、ｔｅｒｔ−ブチルシルセスキオキサン、フェニルシルセスキオキサン、トリルシルセスキオキサン、ベンジルシルセスキオキサンまたはその混合物である。メチルシルセスキオキサン、フェニルシルセスキオキサンおよびその混合物は特に適している。他の有用なシルセスキオキサン混合物は、ヒドリドシルセスキオキサンとアルキル、アリールまたはアルキル／アリールシルセスキオキサンとの混合物を含む。
上述のようにオーバーレイ材料は、犠牲材料が通じて除去されるために十分な多孔性を持つ必要がある。そのような多孔性は、シリカベースのキセロゲルまたはエアロゲルの場合などに使用される材料に固有であるか、他の手段によって付与されうる。多孔性を付与するための適切な手段は、「ポロジェン」すなわち孔形成材料の使用を含む。ポロジェンの例は、これに限定されるわけではないが、除去可能な溶媒、除去可能なモノマーまたはポリマーなどを含む。ポロジェンを使用した多孔質誘電材料を作成する方法については、たとえば米国特許第５，７００，８４４号、第５，７７６，９９０号、第５，８９５，２６５号（Ｃａｒｔｅｒら）、第６，２７１，２７３号（Ｙｏｕら）、第６，３９１，９３２号（Ｇｏｒｅら）および第６，４２０，４４１ Ｂ１号（Ａｌｌｅｎら）を参照。多孔質オーバーレイ材料を調製するのにポロジェンが使用される場合、それらは通常１〜５０重量％の量で使用される。ポロジェンの他の適切な量は１〜２０重量％、１〜１０重量％および１〜５重量％である。一般に多孔質層中の多孔性のレベルは、多孔質層を形成するのに使用されたポロジェンの量とほぼ同等である。したがって５重量％のポロジェンを含むオーバーレイは、ポロジェン除去後に約５％の多孔性を持つオーバーレイを提供する。オーバーレイからのポロジェンの除去のための代表的な条件は、犠牲材料の除去について上述した条件を含む。特に、ポロジェンは熱、化学線照射または熱および化学線照射の組合せによって除去されうる。特に適切な化学線照射はＵＶ光である。
特に適切なオーバーレイ材料は多孔質有機ポリシリカ材料である。通常、そのような多孔質有機ポリシリカオーバーレイ材料は、有機ポリシリカオーバーレイ材料からのポリマーの除去によって形成される。そのような工程が使用される場合、有機ポリシリカオーバーレイ材料を形成するために使用されたポロジェンは、犠牲材料を除去するのに使用された条件と同じ条件下で、あるいは犠牲材料を除去しない条件下で、有機ポリシリカ材料から除去される。１つの形態において、犠牲材料の除去と同時に多孔質オーバーレイ材料を形成するために、どのポロジェンも有機ポリシリカオーバーレイ材料から除去されうる。あるいは、多孔質オーバーレイ材料を形成するためにどのポロジェンも、有機ポリシリカオーバーレイ材料から除去され、次に犠牲材料が除去されうる。また別の形態において、オーバーレイ材料が、犠牲材料の除去を可能にするために十分な固有多孔性を持ち、ポロジェンを含む場合、そのようなポロジェンは、犠牲材料除去の前、犠牲材料除去と同時に、またはその後にオーバーレイ材料から除去することができる。そのような場合、ポロジェンはオーバーレイ層から全く除去する必要はない。
本犠牲材料は、他のデバイス製造技法などによってと同様に、ダマシンまたはデュアルダマシン工程などの各種の方法によって作成されたデバイス内にエアギャップを形成するために使用できる。一般に犠牲材料は、上述の手段のいずれかによって基体上に配置される。多孔質オーバーレイは次に、犠牲材料上に配置される。オーバーレイ材料は、スピンコーティング、ローラーコーティング、カーテンコーティング、化学蒸着、ラミネーションなどを制限なく含む、どの適切な手段によっても犠牲材料上に配置できる。そのような方法は、誘電材料を堆積する当業者には周知である。
犠牲材料は次に、犠牲材料を劣化、分解させる、またはそうでなければ犠牲材料に、多孔質オーバーレイ材料を次に通過できる揮発性断片または成分を形成させる条件にさらすことによって除去される。１つの形態において、犠牲材料は加熱によって除去される。そのような加熱は空気などの酸素含有雰囲気中でも、または窒素またはアルゴンなどの不活性雰囲気中でもよい。一般に本犠牲材料は、１５０℃〜４５０℃の範囲またはそれ以上の温度で加熱されるときに除去される。さらに通常は、犠牲材料は２２５℃〜４００℃の温度にて加熱されるときに除去される。別の形態において、犠牲材料は熱とＵＶ光などの化学線照射の組合せによって除去される。本発明の利点は、犠牲材料の特定の除去温度が、使用されるモノマー、使用される架橋剤の選択によって、および使用されるモノマーおよび架橋剤の量によって制御できることである。そのような選択は当業者の能力の十分に範囲内である。通常、本発明の犠牲材料は、≦１０重量％、好ましくは≦５重量％およびさらに好ましくは≦２重量％などの、非常に少ない残留物を残す。
別の形態において、犠牲材料はパターン形成金属線を持つ基体上に配置される。図１Ａ〜１Ｄは、基体上に犠牲材料を配置する前に金属線が形成される、エアギャップ形成の第一の形態を示す（縮尺は異なる）。図１Ａにおいて、基体５上に配置された誘電層１０および誘電層１０上に配置された金属線１５を持つ基体を含む構造が提供される。犠牲材料は次に、図１Ｂの構造を形成するために図１Ａの構造上に配置され、そこで犠牲材料２０は誘電層１０上および金属線１５の間に配置される。図１Ｃに示すように、多孔質オーバーレイ２５は次に犠牲材料２０および金属線１５の両方の上に配置される。図１Ｃの構造は次に、熱などの犠牲材料２０を劣化、分解させる、またはそうでなければ犠牲材料２０に、多孔質オーバーレイ２５を通じて次に除去される揮発性断片または成分を形成させる条件にさらされる。このことは、図１Ｄに示すように、犠牲材料２０が存在していたところへのエアギャップ２１の形成を生じさせる。
別の形態において、犠牲材料は、構造のこの特定のレベルでの金属線の形成前に基体上に配置してもよい。図２Ａ〜２Ｄは、ダマシン工程における犠牲材料を用いたエアギャップ形成を示す（縮尺は異なる）。犠牲材料３５は図２Ａに示すように、最初に基体３０上に配置される。犠牲材料３５は次にパターン形成される。そのようなパターン形成は、犠牲材料上にフォトレジストを配置し、続いて描画、現像およびエッチングすることなどによる、各種の手段によって実現される。あるいは犠牲材料自体は、光描画してもよい。光描画犠牲材料が使用される場合、マスクを通じてそれを適切な波長の化学線照射に露光し、続いて現像することによって、直接描画してもよい。そのようなリソグラフィ工程は当業者に周知である。パターン形成の後、金属線４０は図２Ｂに示すように、犠牲材料３５内に形成される。次に多孔質オーバーレイ４５は図２Ｃに示すように、犠牲材料３５および金属線４０の両方の上に配置される。図２Ｃの構造は次に、熱などの犠牲材料３５を劣化、分解させる、またはそうでなければ犠牲材料３５に、多孔質オーバーレイ材料４５を通じて次に除去される揮発性断片または成分を形成させる条件にさらされる。このことは、図２Ｄに示すように、犠牲材料３５が存在していたところへのエアギャップ３６の形成を生じさせる。
ダマシン工程の別の形態において、多孔質オーバーレイが犠牲材料および銅線の両方の上に配置される前に、バリア層を銅線上に配置してもよい。この任意のステップから生じるそのような構造を図３に示す。ここでは銅線４０は基体３０上に配置され、銅移動バリア層４１は銅線４０上に配置され、多孔質オーバーレイ材料４５はバリア層４１上に配置され、エアギャップ３６は犠牲材料の除去後に形成される。したがって本発明は、その上に配置された１以上の銅拡散バリアを持つ、基体上に形成された銅線と、銅線および銅拡散バリアの、少なくとも一部の間に形成されたエアギャップと、銅拡散バリアとエアギャップの上に配置された多孔質オーバーレイ材料とを含む電子デバイスを提供する。
ダマシン工程のまた別の形態において、多孔質オーバーレイ材料は、金属線の形成前に犠牲材料上に配置される。図４Ａにおいて、犠牲材料５５は基体５０上に配置される。多孔質オーバーレイ材料６０は次に、図４Ｂに示すように、犠牲材料５５上に配置される。多孔質オーバーレイ材料６０および犠牲材料５５の両方がパターン形成される。これはフォトレジストを多孔質オーバーレイ６０上に配置し、続いて描画、現像およびエッチングすることによって実現される。別法として、多孔質オーバーレイ、または多孔質オーバーレイと犠牲材料の両方が光描画であってもよい。光描画性多孔質オーバーレイが使用される場合、マスクを通じてそれを適切な波長の化学線照射に露光し、続いて現像し、エッチングすることによって、直接描画してもよい。そのようなリソグラフィ工程は当業者に周知である。パターン形成の後、金属線６５は図４Ｃに示すように、気相蒸着、無電解金属めっきまたは電解金属めっきによって、犠牲材料３５および多孔質オーバーレイ６０内に形成される。図４Ｃの構造は次に、熱などの犠牲材料５５を劣化、分解させる、またはそうでなければ犠牲材料５５に、多孔質オーバーレイ材料６０を通じて次に除去される揮発性断片または成分を形成させる条件にさらされる。このことは、図４Ｄに示すように、犠牲材料５５が存在していたところへのエアギャップ５６の形成を生じさせる。したがって本発明は、基体上に配置された金属線および犠牲材料と、犠牲材料上にかつ金属線に隣接して配置されたオーバーレイ材料とを含む電子デバイス構造も提供する。本発明は、基体上に配置された金属線と、金属線の少なくとも一部と、エアギャップ上にかつ金属線に隣接して配置されたオーバーレイ材料の間に形成されたエアギャップを含む、電子デバイスも提供する。そのような構造の１つの形態において、金属線は銅線である。別の形態において、銅拡散バリアは銅イオン上に配置される。また別の形態において、オーバーレイ材料は銅拡散バリア層として機能する。そのような構造において、オーバーレイ材料は金属線上に配置されていない。
用語「金属線」が、ビアおよびトレンチなどの電気信号を伝導するのに適したすべての金属蒸着物を指すことは、当業者によって認識されるであろう。
本犠牲材料がダマシン工程で使用される場合、バリア層の堆積が発生するための活性部位を提供することも重要である。そのような部位は表面上に均一に分布させるべきである。このことは物理蒸着法にとってはあまり重要でないが、化学蒸着（「ＣＶＤ」）にとって、特に原子層蒸着（「ＡＬＤ」）にとっては重要である。原子層堆積において、バリア層は、金属とポリマー表面上の官能基との反応により金属原子の単層の堆積を可能にする真空チャンバ内で、エッチングされた表面を反応性ガスに最初にさらすことによって堆積される。そのような堆積の前駆体として使用される代表的な分子は、ＴａＣｌ５、Ｗ（ＣＯ）６およびＴｉＢｒ４を含む他の反応性金属種も使用できるが、四塩化チタンである。次のステップにおいて、過剰な金属前駆体がチャンバから除去され、次にアンモニアなどの別のガスが表面に導入されて、表面に存するＴｉＣｌ３およびＴｉＣｌ２と反応する。反応は、Ｔｉ−Ｎ結合の形成を生じ、次に過剰なアンモニアが除去されて、工程は、銅拡散を防止するために十分に厚いバリアが形成されるまで反復される。メチルアミンなどの、他のアミンも使用できる。アンモニアとの反応により形成される窒化チタン層の代わりに炭窒化チタンまたは炭化チタン層を作成するために、炭素誘導体もアミンと組合せて、または単独で使用できる。同様の組合せは、タングステン、タンタル、またはバリア層形成の技術で既知の他の金属前駆体の使用により生成することができる。
犠牲材料において十分な表面官能性を生じさせる１つの方法は、エッチング後に反応性金属種を犠牲材料と均一に反応させ、それによってバリア層に必要な厚さを最小限にする、カルボキシル、アミン、イミン、オキシム、ヒドロキシ、アルデヒド、ジスルフィド、またはチオール基あるいはそのいずれかの組合せなどの、反応性官能基を犠牲材料に包含させることである。均一バリアを作成する別の態様は、反応性金属種の良好な表面被覆を供給するために十分な数の表面シラノール基をエッチング後に提供する、ケイ素含有モノマーまたは他の酸化物またはセラミックあるいはチタンまたはアルミニウムを含むモノマーなどの他の金属含有モノマーを重合単位として含む、犠牲ポリマーを使用するものである。そのような別の方法は、ケイ素−酸素−金属結合が極めて安定であり、バリア層の犠牲材料への良好な付着を提供するため好ましい。表面官能基を作成するまた別の方法は、既存の官能基をＣＶＤまたはＡＬＤ金属前駆体と反応する官能基に変換する反応溶液またはプラズマに犠牲材料をさらすことである。１つの形態において、四塩化チタンに対して非反応性である（メタ）アクリレート部分で構成される犠牲材料は、表面官能基をヒドロキシルおよび／またはカルボキシル基などの部分に変換するために酸素含有プラズマにさらされる。これらの基はこれで、非プラズマ処理基よりもチタン前駆体に対してより反応性である。
本発明の架橋ポリマー犠牲材料は、従来の犠牲材料よりもエアギャップ形成において多くの利点を提供する。そのような架橋ポリマーは、所望の温度範囲で除去可能であり、従来の材料と比較して低い温度で除去可能であり、従来の材料よりも少ない量の残留物を残し、光描画性として作成可能であり、平滑金属線の均質な側壁を作成可能であり、他のバリア材料を堆積するための手段となりうる材料を提供するように調整することができる。
また別の形態において、本犠牲材料はＭＥＭＳおよびＮＥＭＳの製造に有用である。そのようなデバイスの１つの重要な側面は、デバイス基体からの一部のパターン形成された形状の部分的または完全な物理的分離である。そのような分離は、そのような電子機械デバイスにおける機械運動を可能にする。
本発明は、デバイス基体に犠牲材料層を配置するステップと、犠牲材料層上に上部材料層を配置するステップと、所望の機械的特性を提供するために場合により上部材料層を硬化するステップと、所望の電気機械形状を形成するために犠牲材料層をパターン形成するステップと、犠牲材料層を除去するステップとを含む、電気機械デバイスを製造する方法を提供する。犠牲材料層は上述の方法のいずれによっても基体上に配置できる。上部材料層の適用の前にすべての溶媒を除去するために、犠牲材料層は通常、ベークされる。場合により犠牲材料層は、上部材料層の適用の前に硬化される。一般に犠牲材料層は、そのような材料がパターン形成される前に硬化される。犠牲材料は上述の方法のいずれによってもパターン形成できる。上部材料層は通常、蒸着技法によって、またはスピンオン技法によって犠牲材料層上に配置されるが、他の適切な技法も使用できる。上部材料層はこれに限定されるわけではないが、炭化ケイ素、窒化ケイ素、シリカ、アルミニウム、窒化チタン、チタニア、高抵抗材料、金属、合金などを含む。特に有用な金属はタングステン、タンタル、チタン、銅、銀、金、およびプラチナを含む。特に有用な合金は、１以上の上述の金属を含む合金である。広範囲にわたる他の材料も、犠牲材料層の劣化を引き起こさずに適用および処理可能であるという条件で、上部材料層として使用できる。上部材料層がプレセラミック材料層である場合、上部材料層に所望の特性を提供するために、加熱または他の適切な手段などによって通常は硬化される。適切な所望の機械的特性はこれに限定されるわけではないが、引っ張り強度、硬度、弾性、耐摩耗性、および破壊靱性を含む。上部材料層を硬化するのに使用されるどの加熱ステップの温度も通常は、犠牲材料層の劣化または除去温度より低くなるように選択される。それに続く犠牲材料フィルムの除去の後、初期硬化ステップにより設定された所望の機械的特性を最大限にするために、上部材料層はさらに硬化されることがある。
本発明により、デバイス基体に犠牲材料を配置するステップと、犠牲材料層をパターン形成するステップと、犠牲材料層に上部材料層を配置するステップと、所望の機械的特性を提供するために場合により上部材料層を硬化するステップと、犠牲材料層を除去するステップとを含む、電子機械デバイスを製造する方法も提供される。
犠牲材料層の除去は、物理移動のためにデバイスの形状を解放する。犠牲材料層はたとえば、熱、光、プラズマを用いた乾式現像、塩基または他の剥離剤などの化学薬品を用いた湿式現像などの、上述の方法のいずれによっても除去できる。適切な電子機械形状はこれに限定されるわけではないが、ギア、アクチュエータ、バイブレーションアーム、スライディングブロック、デフォーマブルプレート、レバーなどを含む。本発明は、クロマトグラフィー技法のためなどのＳｏＣデバイスの空隙を形成するのに有用である。
以下の実施例は、本発明のさらなる各種側面を例示することを期待されているが、本発明の範囲をどの側面においても制限するものではない。
実施例１〜２８
架橋ポリマー粒子は、米国特許第６，４２０，４４１ Ｂ１号（Ａｌｌｅｎら）で開示された溶液重合技法を用いて調製する。架橋ポリマーの組成は表１に示す。
Figure 0004574145
実施例３０
プロピレングリコールモノメチルエーテルアセテートなどのスピンコーティング用の適切な溶媒中に、実施例１〜２９のいずれか１つの架橋ポリマーを含む組成物を調製する。これらの組成物を次に犠牲材料フィルムを形成するために、一連のウェーハ上にスピンコートする。ウェーハは次に溶媒を除去するために、１５０℃にて１分間、ソフトベークする。メチルシルセスキオキサンおよびフェニルシルセスキオキサン並びに除去性ポロジェンとして架橋ポリマー粒子を含む有機ポリシリカ材料を次に、犠牲材料の表面上にオーバーレイ材料として配置する。有機ポリシリカ材料を硬化するために、有機ポリシリカは９０℃にて１０分間、ソフトベークし、続いて１３０℃にてベークする。次いで市販のフォトレジストを有機ポリシリカに塗布する。フォトレジストを次にベーク、描画および現像する。パターンを形成するために、有機ポリシリカ材料および犠牲材料を次にエッチングして、フォトレジストを次に除去し、タンタル／窒化タンタルバリアおよび銅シード層を公知の蒸着工程を用いて形成する。次に、マサチューセッツ州マルボロのシップレーカンパニーから入手できるＵｌｔｒａｆｉｌｌ ２００１銅電気めっき浴および標準めっき条件を用いて、銅線をパターン内に形成する。めっきの後、デラウェア州ニューアークのロデル社からどちらも入手できる市販のスラリーおよびモデルＩＣ １０１０パッドを用いた化学的機械的平坦化を使用して、次にウェーハを平坦化する。平坦化の後、多孔質有機ポリシリカオーバーレイ材料を形成するために、ウェーハを２５０℃にて１時間加熱することによって、有機ポリシリカ材料中の除去性ポロジェンを除去する。次に、犠牲材料を除去してエアギャップを形成するために、ウェーハを４００〜４５０℃で１時間加熱する。
実施例３１
ステップの順序を変更することを除いて、実施例３０の手順を反復する。犠牲材料をウェーハ上に配置して乾燥した後、公知のリソグラフ技法を用いてパターン形成し、続いてエッチングとバリア層堆積を行う。次に銅をウェーハ上のエッチング済み形状内に堆積し、次にウェーハを平坦化する。平坦化の後、メチルシルセスキオキサンおよびフェニルシルセスキオキサン並びに除去性ポロジェンとして架橋ポリマー粒子を含む有機ポリシリカ材料を次に、犠牲材料および銅線の表面上にオーバーレイ材料として配置する。有機ポリシリカ材料を硬化するために、有機ポリシリカを９０℃にて１０分間、ソフトベークし、続いて１３０℃にてベークする。次に、多孔質有機ポリシリカオーバーレイ材料を形成するために、ウェーハを２５０℃にて１時間加熱することによって、有機ポリシリカ材料中の除去性ポロジェンを除去する。次に、犠牲材料を除去してエアギャップを形成するために、ウェーハを４００〜４５０℃で１時間加熱する。
実施例３２
プロピレングリコールモノメチルエーテルアセテート中にＴＭＰＴＭＡおよびフリーラジカル重合触媒を含む犠牲材料組成物をウェーハ上にスピンコートする。溶媒を除去するために、次にウェーハをソフトベークする。ＴＭＰＴＭＡの重合を引き起こして犠牲材料フィルムを形成するために、生じた犠牲材料層を次に、適切な波長の化学線照射にブランケット露光する。このフィルムは次に、実施例３０または実施例３１のどちらかの手順にしたがって処理する。
実施例３３
犠牲材料組成物がＴＭＰＴＭＡ、フリーラジカル重合触媒、スチレンおよびＰＥＴＭＡを７０／３０の重量比で重合単位として含むポリマー、並びにプロピレングリコールモノメチルエーテルアセテートを含むことを除いて、実施例３２の手順を反復する。
実施例３４
感光性の熱除去性組成物は、成分を表に示す量で組合せることによって調製する。組成物の総固形分含有量は≧６０％である。
Figure 0004574145
本組成物は半導体ウェーハに次のようにスピンコートされる。組成物をスタティックウェーハの中央に施し、組成物をウェーハ全体に広げるためにウェーハを２５００ｒｐｍにて１分間スピンする。次にウェーハの上側および裏側の両方からエッジビーズを除去する。組成物を次にホットプレート上（オフコンタクト）で１００℃にてベーク（１分）し、次いで冷却させた。
コーティング済みウェーハは次にマスクを通じて３６５ｎｍにて描画する。描画組成物は次に、パターン形成感光性組成物を提供するために、乳酸によって現像する。
タンタル／窒化タンタルバリア層を次にウェーハ上に堆積する。次に銅をバリア層上に堆積する。シップレーカンパニーから市販されているＵｌｔｒａｆｉｌｌ ２００１をはじめとする銅電気めっき浴を使用して、次に形状に銅を充填する。次に、犠牲材料上面の銅およびバリア堆積物を除去するために、化学的機械的研磨を用いてウェーハを平坦化する。無電解銅（ＣｏＷＰ）拡散バリアを銅上に単独で堆積し、銅層をシールする。次に、マサチューセッツ州マルボロのシップレーカンパニーから入手できるＺｉｒｋｏｎ ＬＫ２７００誘電材料などの、１０重量％のポロジェンを含む有機ポリシリカ誘電組成物をウェーハにスピンコートする。有機ポリシリカ誘電組成物は、２５０℃に加熱することによって少なくとも部分的に硬化させ、続いてポロジェンを除去するのに十分な温度にウェーハを加熱し、さらに犠牲材料を除去するためにウェーハを３５０〜４５０℃に加熱する。
実施例３５
有機溶媒を含むフラスコに、実施例７のポリマー粒子組成物７０ｇを加える。メタクリル酸無水物をポリマー粒子中のヒドロキシル基のレベルよりも低いモル比でフラスコに加える。溶液を２時間攪拌し、次に１０ｇのイオン交換樹脂（ＩＲＡ−４００、ローム・アンド・ハース・カンパニーより入手可能）を溶液に添加する。次に溶液を濾過してイオン交換樹脂を除去する。続いてこの溶液に、ＴＭＰＴＭＡ３０ｇおよびフリーラジカル開始剤（チバガイギーより入手可能なＩＲＧＡＣＵＲＥ ５００）を加える。混合物を次に電子デバイス基体にコートして、３００〜３５０℃にて硬化する。生じたフィルムは安定である。有機ポリシリカオーバーレイ材料を硬化混合物に塗布する。硬化したポリマー混合物を除去し、エアギャップを形成するために、デバイスを次に窒素雰囲気下で４００℃に加熱する。
実施例３６
Ｄｏｗａｎｏｌ ＰＭ中のスチレン／２−ヒドロキシエチルメタクリレート／メチルメタクリレート／ｎ−ブチルメタクリレート（固形分２７％）４０．３ｇ、エチルラクテート中のグルコウリル架橋剤（Ｐｏｗｄｅｒｌｉｎｋ １１７４）の溶液（固体１０％）４５ｇ、ｐ−トルエンスルホン酸０．１５ｇ、およびＤｏｗａｎｏｌ ＰＭアセテート１６．５ｇを組合せることによって溶液を調製する。生成物の固体成分の重量比はポリマー６９％、架橋剤３０％、および酸触媒１％であり、総固形分含有量１５％である。次に材料を濾過（０．０５μｍフィルタ）して、２００ｍｍシリコンウェーハに２５００ｒｐｍでコートして、次に１５０℃にてソフトベークし、厚さ約６００ｎｍのフィルムを生成する。材料を窒素雰囲気下で４５０℃にて６０分間分解し、生じたフィルム厚の差を測定する（以下の表３を参照）。
実施例３７
Ｄｏｗａｎｏｌ ＰＭアセテート中のヒドロキシポリプロピレングリコールメタクリレート／トリメチロールプロピルトリメタクリレート（９０／１０）（固体１４．５％）４７．６ｇ、エチルラクテート中のグルコウリル架橋剤（Ｐｏｗｄｅｒｌｉｎｋ １１７４）の溶液（固体１０％）３０ｇ、ｐ−トルエンスルホン酸０．１ｇ、およびＤｏｗａｎｏｌ ＰＭアセテート２２．３ｇを組合せることによって溶液を調製する。生成物の固形成分の重量比はポリマー６９％、架橋剤３０％、および酸触媒１％であり、総固形分含有量１０％である。次に材料を濾過（０．０５μｍフィルタ）して、２００ｍｍシリコンウェーハに２５００ｒｐｍでコートして、次に１５０℃にてソフトベークし、厚さ約８０ｎｍのフィルムを生成する。材料を窒素雰囲気下で４５０℃にて６０分間分解し、生じたフィルム厚の差を測定する（以下の表３を参照）。
Figure 0004574145
表３において、用語「ＦＴＬ」は４５０℃でのベーク後のフィルム厚損失を指す。これらのデータは、フィルム厚の８０％超がベーク後に失われることを明確に示している。
本発明によるエアギャップ形成の１つの形態を示す（縮尺は異なる）。 本発明によるエアギャップ形成の１つの形態を示す（縮尺は異なる）。 本発明によるエアギャップ形成の１つの形態を示す（縮尺は異なる）。 本発明によるエアギャップ形成の１つの形態を示す（縮尺は異なる）。 本発明によるエアギャップ形成の別の形態を示す（縮尺は異なる）。 本発明によるエアギャップ形成の別の形態を示す（縮尺は異なる）。 本発明によるエアギャップ形成の別の形態を示す（縮尺は異なる）。 本発明によるエアギャップ形成の別の形態を示す（縮尺は異なる）。 本発明により生成されたエアギャップを持つ別の構造を示す（縮尺は異なる）。 本発明によるエアギャップ形成のさらなる形態を示す（縮尺は異なる）。 本発明によるエアギャップ形成のさらなる形態を示す（縮尺は異なる）。 本発明によるエアギャップ形成のさらなる形態を示す（縮尺は異なる）。 本発明によるエアギャップ形成のさらなる形態を示す（縮尺は異なる）。
符号の説明
５ 基体
１０ 誘電層
１５ 金属線
２０ 犠牲材料
２１ エアギャップ
２５ 多孔質オーバーレイ
３０ 基体
３５ 犠牲材料
３６ エアギャップ
４０ 金属線
４１ バリア層
４５ 多孔質オーバーレイ
５０ 基体
５５ 犠牲材料
５６ エアギャップ
６０ 多孔質オーバーレイ材料
６５ 金属線

Claims (9)

  1. ａ）犠牲材料層をデバイス基体上に配置するステップと；ｂ）オーバーレイ材料を犠牲材料層上に配置するステップと；次に、ｃ）エアギャップを形成するために犠牲材料層を除去するステップとを含み；犠牲材料層が（メタ）アクリル酸、（メタ）アクリルアミド、アルキル（メタ）アクリレート、アルケニル（メタ）アクリレート、芳香族（メタ）アクリレート、ビニル芳香族モノマー、窒素含有化合物およびそのチオ類似体、置換エチレンモノマー、環状オレフィン、ならびに置換環状オレフィンから選択される１以上のモノマーを重合単位として含む架橋ポリマーを含む、電子、光電子または電子機械デバイスを製造する方法。
  2. 犠牲材料が光描画性である、請求項１に記載の方法。
  3. デバイス基体が金属線を含む、請求項１〜２のいずれか一項に記載の方法。
  4. ｉ）形状を形成するためにオーバーレイ材料および犠牲材料層をパターン形成するステップと；ｉｉ）金属を形状内に堆積するステップとをさらに含み、ステップｉ）およびｉｉ）がステップｂ）の後かつステップｃ）の前に実施される、請求項１〜３のいずれか一項に記載の方法。
  5. オーバーレイ材料が十分な多孔質を持ち、犠牲材料がそれを通じて除去されるようにする、請求項１〜４のいずれか一項に記載の方法。
  6. 所望の機械的特性を提供するために場合によりオーバーレイ材料を硬化するステップと、所望の電気機械形状を形成するために犠牲材料をパターン形成するステップと、犠牲材料層を除去するステップとを含む、請求項１〜５のいずれか一項に記載の方法。
  7. 金属線および金属線の間に配置された犠牲材料層とを含む第一の層と、金属線および犠牲材料の上に配置された第二の層とを含み；犠牲材料層が（メタ）アクリル酸、（メタ）アクリルアミド、アルキル（メタ）アクリレート、アルケニル（メタ）アクリレート、芳香族（メタ）アクリレート、ビニル芳香族モノマー、窒素含有化合物およびそのチオ類似体、置換エチレンモノマー、環状オレフィン、ならびに置換環状オレフィンから選択される１以上のモノマーを重合単位として含む架橋ポリマーを含む、電子デバイス。
  8. 第二の層が金属線に隣接して配置された、請求項７に記載の電子デバイス。
  9. 金属線が基体上に形成された銅線であって、その上に配置された１以上の銅拡散バリアを持つ銅線であり、および第二の層が多孔質オーバーレイ材料である、請求項７または８に記載の電子デバイス。
JP2003320111A 2002-09-13 2003-09-11 エアギャップ形成 Expired - Fee Related JP4574145B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US41485702P 2002-09-13 2002-09-13
US44216203P 2003-01-23 2003-01-23

Publications (3)

Publication Number Publication Date
JP2004266244A JP2004266244A (ja) 2004-09-24
JP2004266244A5 JP2004266244A5 (ja) 2006-10-05
JP4574145B2 true JP4574145B2 (ja) 2010-11-04

Family

ID=31891552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003320111A Expired - Fee Related JP4574145B2 (ja) 2002-09-13 2003-09-11 エアギャップ形成

Country Status (6)

Country Link
US (2) US7256127B2 (ja)
EP (1) EP1398831A3 (ja)
JP (1) JP4574145B2 (ja)
KR (1) KR101032003B1 (ja)
CN (1) CN1312754C (ja)
TW (1) TWI255003B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11527477B2 (en) 2020-03-16 2022-12-13 Kioxia Corporation Semiconductor device and method of manufacturing semiconductor device

Families Citing this family (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6454003B1 (en) * 2000-06-14 2002-09-24 Ondeo Nalco Energy Services, L.P. Composition and method for recovering hydrocarbon fluids from a subterranean reservoir
US7150789B2 (en) * 2002-07-29 2006-12-19 Micron Technology, Inc. Atomic layer deposition methods
US6890596B2 (en) * 2002-08-15 2005-05-10 Micron Technology, Inc. Deposition methods
US6753271B2 (en) * 2002-08-15 2004-06-22 Micron Technology, Inc. Atomic layer deposition methods
US6673701B1 (en) * 2002-08-27 2004-01-06 Micron Technology, Inc. Atomic layer deposition methods
US6867125B2 (en) * 2002-09-26 2005-03-15 Intel Corporation Creating air gap in multi-level metal interconnects using electron beam to remove sacrificial material
US7799516B2 (en) * 2002-10-16 2010-09-21 Georgia Tech Research Corporation Polymers, methods of use thereof, and methods of decomposition thereof
US7052821B2 (en) * 2002-11-01 2006-05-30 Georgia Tech Research Corporation Sacrificial compositions, methods of use thereof, and methods of decomposition thereof
US7404990B2 (en) * 2002-11-14 2008-07-29 Air Products And Chemicals, Inc. Non-thermal process for forming porous low dielectric constant films
US20060264065A1 (en) * 2003-02-05 2006-11-23 So Ying H Sacrificial styrene benzocyclobutene copolymers for making air gap semiconductor devices
US7435074B2 (en) * 2004-03-13 2008-10-14 International Business Machines Corporation Method for fabricating dual damascence structures using photo-imprint lithography, methods for fabricating imprint lithography molds for dual damascene structures, materials for imprintable dielectrics and equipment for photo-imprint lithography used in dual damascence patterning
US7030041B2 (en) * 2004-03-15 2006-04-18 Applied Materials Inc. Adhesion improvement for low k dielectrics
US8476096B2 (en) * 2004-03-15 2013-07-02 Georgia Tech Research Corporation Packaging for micro electro-mechanical systems and methods of fabricating thereof
US8263316B2 (en) * 2004-10-01 2012-09-11 Rohm And Haas Electronic Materials Llc Electronic device manufacture
US7064066B1 (en) * 2004-12-07 2006-06-20 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric and a titanium carbide gate electrode
US7217648B2 (en) * 2004-12-22 2007-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Post-ESL porogen burn-out for copper ELK integration
JP4679193B2 (ja) * 2005-03-22 2011-04-27 株式会社東芝 半導体装置の製造方法及び半導体装置
US20060273065A1 (en) * 2005-06-02 2006-12-07 The Regents Of The University Of California Method for forming free standing microstructures
US7629225B2 (en) * 2005-06-13 2009-12-08 Infineon Technologies Ag Methods of manufacturing semiconductor devices and structures thereof
JP2009515354A (ja) * 2005-11-08 2009-04-09 エヌエックスピー ビー ヴィ 一時的なキャップ層を用いる、覆われた、基板を貫通するビアの製造
US7482265B2 (en) * 2006-01-10 2009-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. UV curing of low-k porous dielectrics
FR2897198B1 (fr) * 2006-02-08 2008-09-19 Commissariat Energie Atomique Structure d'interconnexions et procede de realisation
US8399349B2 (en) 2006-04-18 2013-03-19 Air Products And Chemicals, Inc. Materials and methods of forming controlled void
KR100772835B1 (ko) * 2006-07-12 2007-11-01 동부일렉트로닉스 주식회사 에어갭을 포함하는 반도체 소자 및 그 제조방법
US8003537B2 (en) * 2006-07-18 2011-08-23 Imec Method for the production of planar structures
US7759241B2 (en) * 2006-09-15 2010-07-20 Intel Corporation Group II element alloys for protecting metal interconnects
JP2008091600A (ja) * 2006-10-02 2008-04-17 Sony Corp 半導体装置の製造方法
KR100861839B1 (ko) * 2006-12-28 2008-10-07 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
US7973409B2 (en) * 2007-01-22 2011-07-05 International Business Machines Corporation Hybrid interconnect structure for performance improvement and reliability enhancement
KR100843233B1 (ko) * 2007-01-25 2008-07-03 삼성전자주식회사 배선층의 양측벽에 인접하여 에어갭을 갖는 반도체 소자 및그 제조방법
FR2913816B1 (fr) * 2007-03-16 2009-06-05 Commissariat Energie Atomique Procede de fabrication d'une structure d'interconnexions a cavites pour circuit integre
FR2916303B1 (fr) * 2007-05-15 2009-07-31 Commissariat Energie Atomique Procede de fabrication de cavites d'air utilisant des nanotubes
US20090087562A1 (en) * 2007-09-27 2009-04-02 Long Hua Lee Method of preparing cross-linked organic glasses for air-gap sacrificial layers
US7829268B2 (en) * 2007-10-17 2010-11-09 Tokyo Electron Limited Method for air gap formation using UV-decomposable materials
US7666754B2 (en) * 2007-10-18 2010-02-23 Tokyo Electron Limited Method and system for forming an air gap structure
US8159056B1 (en) 2008-01-15 2012-04-17 Rf Micro Devices, Inc. Package for an electronic device
US8851442B2 (en) 2008-01-22 2014-10-07 Honeywell International Inc. Aerogel-bases mold for MEMS fabrication and formation thereof
JP2009194286A (ja) * 2008-02-18 2009-08-27 Panasonic Corp 半導体装置及びその製造方法
US7838389B2 (en) * 2008-05-30 2010-11-23 Freescale Semiconductor, Inc. Enclosed void cavity for low dielectric constant insulator
US7919388B2 (en) * 2008-05-30 2011-04-05 Freescale Semiconductor, Inc. Methods for fabricating semiconductor devices having reduced gate-drain capacitance
JP5342811B2 (ja) * 2008-06-09 2013-11-13 東京エレクトロン株式会社 半導体装置の製造方法
DE102009010845B4 (de) * 2009-02-27 2016-10-13 Advanced Micro Devices, Inc. Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten und wieder aufgefüllten Luftspaltausschließungszonen
US7855123B2 (en) * 2009-03-31 2010-12-21 Tokyo Electron Limited Method of integrating an air gap structure with a substrate
US7952174B2 (en) * 2009-05-28 2011-05-31 Micron Technology, Inc. Method and apparatus providing air-gap insulation between adjacent conductors using nanoparticles
EP2266919A1 (en) * 2009-06-25 2010-12-29 Nxp B.V. Mems devices
US8198133B2 (en) * 2009-07-13 2012-06-12 International Business Machines Corporation Structures and methods to improve lead-free C4 interconnect reliability
DE102009044645A1 (de) * 2009-11-25 2011-05-26 Fachhochschule Bielefeld Verfahren zur Herstellung wenigstens einer Kavität in einer mikroelektronischen und/oder mikromechanischen Struktur und Sensor oder Aktor mit einer solchen Kavität
KR20120025315A (ko) * 2010-09-07 2012-03-15 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8765573B2 (en) * 2010-09-20 2014-07-01 Applied Materials, Inc. Air gap formation
US8293657B2 (en) * 2010-11-05 2012-10-23 Honeywell International Inc. Sacrificial layers made from aerogel for microelectromechanical systems (MEMS) device fabrication processes
JP2012174843A (ja) * 2011-02-21 2012-09-10 Tokyo Electron Ltd 金属薄膜の成膜方法、半導体装置及びその製造方法
JP6299058B2 (ja) * 2011-03-02 2018-03-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
KR102054264B1 (ko) 2012-09-21 2019-12-10 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US8795774B2 (en) * 2012-09-23 2014-08-05 Rohm And Haas Electronic Materials Llc Hardmask
KR20140095120A (ko) 2013-01-16 2014-08-01 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US10053597B2 (en) 2013-01-18 2018-08-21 Basf Se Acrylic dispersion-based coating compositions
KR20140094880A (ko) * 2013-01-23 2014-07-31 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
FR3002219B1 (fr) 2013-02-19 2015-04-10 Commissariat Energie Atomique Procede de fabrication d'une structure micromecanique et/ou nanomecanique comportant une surface poreuse
US9414557B1 (en) 2013-02-21 2016-08-16 Agrigenetics, Inc. Canola inbred restorer line CE185952R
US8921235B2 (en) * 2013-03-04 2014-12-30 Applied Materials, Inc. Controlled air gap formation
US9698153B2 (en) 2013-03-12 2017-07-04 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and self-aligned landing pad
US9515080B2 (en) 2013-03-12 2016-12-06 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and landing pad
US8946023B2 (en) 2013-03-12 2015-02-03 Sandisk Technologies Inc. Method of making a vertical NAND device using sequential etching of multilayer stacks
US9230987B2 (en) 2014-02-20 2016-01-05 Sandisk Technologies Inc. Multilevel memory stack structure and methods of manufacturing the same
US9449982B2 (en) 2013-03-12 2016-09-20 Sandisk Technologies Llc Method of making a vertical NAND device using a sacrificial layer with air gap and sequential etching of multilayer stacks
CN104051331B (zh) * 2013-03-13 2016-10-19 旺宏电子股份有限公司 3d阵列的大马士革半导体装置及其形成方法
CN104701238B (zh) 2013-11-14 2019-10-08 罗门哈斯电子材料有限公司 间隙填充方法
US9312168B2 (en) * 2013-12-16 2016-04-12 Applied Materials, Inc. Air gap structure integration using a processing system
US9390965B2 (en) 2013-12-20 2016-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Air-gap forming techniques for interconnect structures
JP6014110B2 (ja) 2013-12-23 2016-10-25 ダウ グローバル テクノロジーズ エルエルシー ギャップ充填方法
US9246134B2 (en) 2014-01-20 2016-01-26 3M Innovative Properties Company Lamination transfer films for forming articles with engineered voids
TWI555119B (zh) * 2014-03-21 2016-10-21 力晶科技股份有限公司 具有氣隙的結構的形成方法
KR102312269B1 (ko) * 2014-04-01 2021-10-12 어플라이드 머티어리얼스, 인코포레이티드 집적된 금속 스페이서 및 에어 갭 인터커넥트
KR102190654B1 (ko) * 2014-04-07 2020-12-15 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR101572045B1 (ko) * 2014-04-14 2015-11-27 한국과학기술원 소자 패키징 방법 및 이를 이용한 소자 패키지
JP6237429B2 (ja) 2014-04-14 2017-11-29 富士通株式会社 化合物半導体装置及びその製造方法
US9401304B2 (en) * 2014-04-24 2016-07-26 Sandisk Technologies Llc Patterning method for low-k inter-metal dielectrics and associated semiconductor device
KR102129602B1 (ko) * 2014-05-15 2020-07-03 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9324604B2 (en) 2014-07-04 2016-04-26 Rohm And Haas Electronic Materials Llc Gap-fill methods
TWI556504B (zh) * 2014-08-21 2016-11-01 國立中山大學 懸浮式全相位正交耦合器及其製作方法
US9312167B1 (en) * 2014-10-03 2016-04-12 Applied Materials, Inc. Air-gap structure formation with ultra low-k dielectric layer on PECVD low-k chamber
US9986702B1 (en) 2014-12-05 2018-06-05 Agrigenetics, Inc. Canola inbred restorer line G1934899R
US10165751B2 (en) 2014-12-05 2019-01-01 Agrigenetics, Inc. Canola inbred line G30853A
US9968047B2 (en) 2015-03-24 2018-05-15 Agrigenetics, Inc. Canola hybrid cultivar CL2562968H
US10314270B2 (en) 2015-04-01 2019-06-11 Agrigenetics, Inc. Canola hybrid cultivar G3697124H
US10306852B2 (en) 2015-04-15 2019-06-04 Agrigenetics, Inc. Canola inbred line G1992650A
US9974262B2 (en) 2015-04-15 2018-05-22 Agrigenetics, Inc. Canola inbred restorer line CL134904R
US9968050B2 (en) 2015-04-15 2018-05-15 Agrigenetics, Inc. Canola inbred restorer line G175274R
US9968051B2 (en) 2015-04-15 2018-05-15 Agrigenetics, Inc. Canola hybrid cultivar G2537376H
US9627403B2 (en) 2015-04-30 2017-04-18 Sandisk Technologies Llc Multilevel memory stack structure employing support pillar structures
US9853043B2 (en) 2015-08-25 2017-12-26 Sandisk Technologies Llc Method of making a multilevel memory stack structure using a cavity containing a sacrificial fill material
US9502471B1 (en) 2015-08-25 2016-11-22 Sandisk Technologies Llc Multi tier three-dimensional memory devices including vertically shared bit lines
WO2017116991A1 (en) 2015-12-28 2017-07-06 3M Innovative Properties Company Article with microstructured layer
WO2017116996A1 (en) 2015-12-28 2017-07-06 3M Innovative Properties Company Article with microstructured layer
KR102460075B1 (ko) * 2016-01-27 2022-10-31 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US9881929B1 (en) 2016-10-27 2018-01-30 Sandisk Technologies Llc Multi-tier memory stack structure containing non-overlapping support pillar structures and method of making thereof
US10056399B2 (en) 2016-12-22 2018-08-21 Sandisk Technologies Llc Three-dimensional memory devices containing inter-tier dummy memory cells and methods of making the same
US20180331117A1 (en) 2017-05-12 2018-11-15 Sandisk Technologies Llc Multilevel memory stack structure with tapered inter-tier joint region and methods of making thereof
US10510738B2 (en) 2018-01-17 2019-12-17 Sandisk Technologies Llc Three-dimensional memory device having support-die-assisted source power distribution and method of making thereof
US10283493B1 (en) 2018-01-17 2019-05-07 Sandisk Technologies Llc Three-dimensional memory device containing bonded memory die and peripheral logic die and method of making thereof
US10381322B1 (en) 2018-04-23 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device containing self-aligned interlocking bonded structure and method of making the same
JP7065741B2 (ja) * 2018-09-25 2022-05-12 東京エレクトロン株式会社 半導体装置の製造方法
US10748812B1 (en) 2019-02-26 2020-08-18 International Business Machines Corporation Air-gap containing metal interconnects
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
JP7169910B2 (ja) * 2019-03-11 2022-11-11 東京エレクトロン株式会社 半導体装置の製造方法
US11251261B2 (en) * 2019-05-17 2022-02-15 Micron Technology, Inc. Forming a barrier material on an electrode
US10950493B1 (en) 2019-09-19 2021-03-16 International Business Machines Corporation Interconnects having air gap spacers
CN112563143B (zh) * 2019-09-25 2022-03-22 长鑫存储技术有限公司 半导体结构制造方法
US20210213650A1 (en) * 2020-01-15 2021-07-15 GM Global Technology Operations LLC Mold having near-surface channels formed therein and method of making the same
JP7390194B2 (ja) 2020-01-17 2023-12-01 東京エレクトロン株式会社 エアギャップ形成方法
JP2022065303A (ja) * 2020-10-15 2022-04-27 東京エレクトロン株式会社 基板処理方法および基板処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1195432A (ja) * 1997-09-24 1999-04-09 Hitachi Chem Co Ltd ネガ型レジスト組成物及びネガ型レジスト像の製造法
JP2001514798A (ja) * 1997-01-21 2001-09-11 ザ ビー．エフ．グッドリッチ カンパニー 超低静電容量配線のためのエアギャップを備える半導体装置の製造
JP2002124513A (ja) * 2000-10-13 2002-04-26 Fujitsu Ltd 基板の平坦化方法、半導体装置及びその製造方法

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4265794A (en) * 1976-01-07 1981-05-05 Ford Motor Company Moldable mixture of sacrificial binder and sinterable particulate solids
JPS5412500A (en) 1977-06-30 1979-01-30 Matsushita Electric Ind Co Ltd Film material providing high electrostatic capacitance
US4667004A (en) * 1985-12-23 1987-05-19 Shell Oil Company Olefinic benzocyclobutene polymers
JPS647540U (ja) 1987-06-30 1989-01-17
JPS647540A (en) * 1987-06-30 1989-01-11 Fujitsu Ltd Manufacture of semiconductor device
JPH01235254A (ja) * 1988-03-15 1989-09-20 Nec Corp 半導体装置及びその製造方法
US4987101A (en) * 1988-12-16 1991-01-22 International Business Machines Corporation Method for providing improved insulation in VLSI and ULSI circuits
CA2037801C (en) * 1990-04-16 2001-04-24 Thomas E. Orlowski Fibrillated pultruded electrical component
JPH05145094A (ja) * 1991-11-22 1993-06-11 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5489865A (en) * 1992-02-28 1996-02-06 Media Vision, Inc. Circuit for filtering asynchronous metastability of cross-coupled logic gates
US5324683A (en) * 1993-06-02 1994-06-28 Motorola, Inc. Method of forming a semiconductor structure having an air region
US5420441A (en) * 1993-11-23 1995-05-30 Eastman Kodak Company Automated technique for calibrating a storage phosphor reader
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
US5567982A (en) * 1994-09-30 1996-10-22 Bartelink; Dirk J. Air-dielectric transmission lines for integrated circuits
US5877895A (en) * 1995-03-20 1999-03-02 Catalina Coatings, Inc. Multicolor interference coating
KR100440418B1 (ko) * 1995-12-12 2004-10-20 텍사스 인스트루먼츠 인코포레이티드 저압,저온의반도체갭충전처리방법
US5994776A (en) * 1996-01-11 1999-11-30 Advanced Micro Devices, Inc. Interlevel dielectric with multiple air gaps between conductive lines of an integrated circuit
US5909637A (en) * 1996-09-20 1999-06-01 Sharp Microelectronics Technology, Inc. Copper adhesion to a diffusion barrier surface and method for same
US5923074A (en) * 1996-12-03 1999-07-13 Texas Instruments Incorporated Low capacitance interconnect structure for integrated circuits using decomposed polymers
US6150010A (en) * 1997-03-04 2000-11-21 Texas Instruments Incorporated Integrated circuit insulator
US6141072A (en) * 1997-04-04 2000-10-31 Georgia Tech Research Corporation System and method for efficient manufacturing of liquid crystal displays
JP2962272B2 (ja) * 1997-04-18 1999-10-12 日本電気株式会社 半導体装置の製造方法
US6492732B2 (en) * 1997-07-28 2002-12-10 United Microelectronics Corp. Interconnect structure with air gap compatible with unlanded vias
US6333255B1 (en) * 1997-08-21 2001-12-25 Matsushita Electronics Corporation Method for making semiconductor device containing low carbon film for interconnect structures
CN1278308A (zh) * 1997-09-17 2000-12-27 佛姆法克特股份有限公司 通过适度热处理金属沉积物制造材料性能得到改善的结构的方法
US6016000A (en) * 1998-04-22 2000-01-18 Cvc, Inc. Ultra high-speed chip semiconductor integrated circuit interconnect structure and fabrication method using free-space dielectrics
US6124198A (en) * 1998-04-22 2000-09-26 Cvc, Inc. Ultra high-speed chip interconnect using free-space dielectrics
US6284675B1 (en) * 1998-05-27 2001-09-04 Texas Instruments Incorporated Method of forming integrated circuit dielectric by evaporating solvent to yield phase separation
RU2195050C2 (ru) * 1998-06-05 2002-12-20 Джорджиэ Тек Рисеч Копэрейшн Способ получения пористой изоляционной композиции (варианты), композиция, используемая для получения пористого изоляционного материала (варианты), и полупроводниковое устройство
US6528426B1 (en) * 1998-10-16 2003-03-04 Texas Instruments Incorporated Integrated circuit interconnect and method
US6211561B1 (en) * 1998-11-16 2001-04-03 Conexant Systems, Inc. Interconnect structure and method employing air gaps between metal lines and between metal layers
US6078088A (en) * 1999-01-05 2000-06-20 Advanced Micro Devices, Inc. Low dielectric semiconductor device with rigid lined interconnection system
US6071805A (en) * 1999-01-25 2000-06-06 Chartered Semiconductor Manufacturing, Ltd. Air gap formation for high speed IC processing
US6342722B1 (en) * 1999-08-05 2002-01-29 International Business Machines Corporation Integrated circuit having air gaps between dielectric and conducting lines
US6420441B1 (en) * 1999-10-01 2002-07-16 Shipley Company, L.L.C. Porous materials
US6231743B1 (en) * 2000-01-03 2001-05-15 Motorola, Inc. Method for forming a semiconductor device
US6261942B1 (en) * 2000-01-24 2001-07-17 Chartered Semiconductor Manufacturing Ltd. Dual metal-oxide layer as air bridge
US6423465B1 (en) * 2000-01-28 2002-07-23 International Business Machines Corporation Process for preparing a patterned continuous polymeric brush on a substrate surface
US6815329B2 (en) * 2000-02-08 2004-11-09 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
US6329062B1 (en) * 2000-02-29 2001-12-11 Novellus Systems, Inc. Dielectric layer including silicalite crystals and binder and method for producing same for microelectronic circuits
US6287979B1 (en) * 2000-04-17 2001-09-11 Chartered Semiconductor Manufacturing Ltd. Method for forming an air gap as low dielectric constant material using buckminsterfullerene as a porogen in an air bridge or a sacrificial layer
TW452921B (en) 2000-05-30 2001-09-01 Taiwan Semiconductor Mfg Method for forming etching stop layer in dual damascene processing
US6423629B1 (en) * 2000-05-31 2002-07-23 Kie Y. Ahn Multilevel copper interconnects with low-k dielectrics and air gaps
US6271273B1 (en) 2000-07-14 2001-08-07 Shipley Company, L.L.C. Porous materials
MY128644A (en) * 2000-08-31 2007-02-28 Georgia Tech Res Inst Fabrication of semiconductor devices with air gaps for ultra low capacitance interconnections and methods of making same
US6413852B1 (en) * 2000-08-31 2002-07-02 International Business Machines Corporation Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material
TWI227043B (en) * 2000-09-01 2005-01-21 Koninkl Philips Electronics Nv Method of manufacturing a semiconductor device
EP1197998A3 (en) 2000-10-10 2005-12-21 Shipley Company LLC Antireflective porogens
US6380106B1 (en) * 2000-11-27 2002-04-30 Chartered Semiconductor Manufacturing Inc. Method for fabricating an air gap metallization scheme that reduces inter-metal capacitance of interconnect structures
TW462122B (en) * 2000-12-18 2001-11-01 United Microelectronics Corp Air gap semiconductor structure and the manufacturing method thereof
EP1260863A1 (en) * 2001-05-23 2002-11-27 Scandinavian Micro Biodevices Micropatterning of plasma polymerized coatings
US6958123B2 (en) * 2001-06-15 2005-10-25 Reflectivity, Inc Method for removing a sacrificial material with a compressed fluid
US7119418B2 (en) * 2001-12-31 2006-10-10 Advanced Technology Materials, Inc. Supercritical fluid-assisted deposition of materials on semiconductor substrates
US6835616B1 (en) * 2002-01-29 2004-12-28 Cypress Semiconductor Corporation Method of forming a floating metal structure in an integrated circuit
JP4531400B2 (ja) * 2002-04-02 2010-08-25 ダウ グローバル テクノロジーズ インコーポレイティド エアギャップ含有半導体デバイスの製造方法及び得られる半導体デバイス
US6734094B2 (en) * 2002-04-29 2004-05-11 Intel Corporation Method of forming an air gap within a structure by exposing an ultraviolet sensitive material to ultraviolet radiation
US6798029B2 (en) * 2003-05-09 2004-09-28 International Business Machines Corporation Method of fabricating micro-electromechanical switches on CMOS compatible substrates
US7838072B2 (en) * 2005-01-26 2010-11-23 Tokyo Electron Limited Method and apparatus for monolayer deposition (MLD)

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001514798A (ja) * 1997-01-21 2001-09-11 ザ ビー．エフ．グッドリッチ カンパニー 超低静電容量配線のためのエアギャップを備える半導体装置の製造
JPH1195432A (ja) * 1997-09-24 1999-04-09 Hitachi Chem Co Ltd ネガ型レジスト組成物及びネガ型レジスト像の製造法
JP2002124513A (ja) * 2000-10-13 2002-04-26 Fujitsu Ltd 基板の平坦化方法、半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11527477B2 (en) 2020-03-16 2022-12-13 Kioxia Corporation Semiconductor device and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US7256127B2 (en) 2007-08-14
US7723850B2 (en) 2010-05-25
US20040137728A1 (en) 2004-07-15
KR20040024524A (ko) 2004-03-20
CN1312754C (zh) 2007-04-25
US20080038518A1 (en) 2008-02-14
CN1495877A (zh) 2004-05-12
KR101032003B1 (ko) 2011-05-02
TW200414413A (en) 2004-08-01
EP1398831A3 (en) 2008-02-20
JP2004266244A (ja) 2004-09-24
EP1398831A2 (en) 2004-03-17
TWI255003B (en) 2006-05-11

Similar Documents

Publication Publication Date Title
JP4574145B2 (ja) エアギャップ形成
EP1632956A1 (en) Compositions comprising an organic polysilica and an arylgroup-capped polyol, and methods for preparing porous organic polysilica films
US7018678B2 (en) Electronic device manufacture
EP1172823B1 (en) Porous materials
JP4758949B2 (ja) 多孔性有機ポリシリカ誘電体形成用の組成物
KR20110014540A (ko) 전자 디바이스 제조
JP4594988B2 (ja) 金属間誘電体として用いられる低ｋ及び超低ｋの有機シリケート膜の疎水性の回復
JP4894153B2 (ja) 多孔質膜の前駆体組成物及びその調製方法、多孔質膜及びその作製方法、並びに半導体装置
TW200428632A (en) Repair and restoration of damaged dielectric materials and films
JP2004186610A (ja) 絶縁膜
US8263316B2 (en) Electronic device manufacture

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060823

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090330

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090629

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090629

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100728

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100818

R150 Certificate of patent or registration of utility model

Ref document number: 4574145

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140827

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees