KR20090035383A - 플라즈마 디스플레이 장치 - Google Patents

플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR20090035383A
KR20090035383A KR1020070100639A KR20070100639A KR20090035383A KR 20090035383 A KR20090035383 A KR 20090035383A KR 1020070100639 A KR1020070100639 A KR 1020070100639A KR 20070100639 A KR20070100639 A KR 20070100639A KR 20090035383 A KR20090035383 A KR 20090035383A
Authority
KR
South Korea
Prior art keywords
period
signal
sustain
reset
reset signal
Prior art date
Application number
KR1020070100639A
Other languages
English (en)
Inventor
이선홍
서정익
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020070100639A priority Critical patent/KR20090035383A/ko
Publication of KR20090035383A publication Critical patent/KR20090035383A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/066—Adjustment of display parameters for control of contrast
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0666—Adjustment of display parameters for control of colour parameters, e.g. colour temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 장치에 관한 것으로, 서로 나란한 스캔 전극과 서스테인 전극이 배치되는 플라즈마 디스플레이 패널과, 프레임(Frame)의 제 1 서브필드(Sub-Field)의 리셋 기간에서는 스캔 전극으로 제 1 리셋 신호를 공급하고, 제 2 서브필드의 리셋 기간에는 스캔 전극으로 제 2 리셋 신호를 공급하고, 제 2 서브필드의 리셋 기간의 서스테인 기간에서는 스캔 전극 또는 서스테인 전극 중 적어도 하나에 서스테인 신호를 공급하는 구동부를 포함하고, 제 1 리셋 신호와 제 2 리셋 신호는 각각 전압이 점진적으로 상승하는 상승 램프 신호가 공급되는 셋업 기간, 상승 램프 신호의 최대 전압이 유지되는 평탄 기간 및 전압이 점진적으로 하강하는 하강 램프 신호가 공급되는 셋다운 기간을 포함하고, 서스테인 신호는 전압이 점진적으로 상승하는 상승 기간, 최대 전압을 유지하는 유지 기간 및 전압이 점진적으로 하강하는 하강 기간을 포함하고, 제 2 리셋 신호의 최대 전압은 제 1 리셋 신호의 최대 전압보다 더 낮고, 제 2 리셋 신호의 평탄 기간의 길이는 제 1 리셋 신호의 평탄 기간의 길이보다 길고, 제 2 리셋 신호의 평탄 기간의 길이는 유지 기간의 길이의 5배 이상 52배 이하일 수 있다.

Description

플라즈마 디스플레이 장치{Plasma Display Apparatus}
본 발명은 플라즈마 디스플레이 장치에 관한 것이다.
플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널을 포함한다.
플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성되고, 아울러 복수의 전극(Electrode)이 형성된다.
플라즈마 디스플레이 패널의 전극에 구동 신호를 공급하면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.
본 발명의 일면은 오방전의 발생을 방지하며 콘트라스트(Contrast) 특성을 향상시키는 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.
본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 서로 나란한 스캔 전극과 서스테인 전극이 배치되는 플라즈마 디스플레이 패널과, 프레임(Frame)의 제 1 서브필드(Sub-Field)의 리셋 기간에서는 스캔 전극으로 제 1 리셋 신호를 공급하고, 제 2 서브필드의 리셋 기간에는 스캔 전극으로 제 2 리셋 신호를 공급하고, 제 2 서브필드의 리셋 기간의 서스테인 기간에서는 스캔 전극 또는 서스테인 전극 중 적어도 하나에 서스테인 신호를 공급하는 구동부를 포함하고, 제 1 리셋 신호와 제 2 리셋 신호는 각각 전압이 점진적으로 상승하는 상승 램프 신호가 공급되는 셋업 기간, 상승 램프 신호의 최대 전압이 유지되는 평탄 기간 및 전압이 점진적으로 하강하는 하강 램프 신호가 공급되는 셋다운 기간을 포함하고, 서스테인 신호는 전압이 점진적으로 상승하는 상승 기간, 최대 전압을 유지하는 유지 기간 및 전압이 점진적으로 하강하는 하강 기간을 포함하고, 제 2 리셋 신호의 최대 전압은 제 1 리셋 신호의 최대 전압보다 더 낮고, 제 2 리셋 신호의 평탄 기간의 길이는 제 1 리셋 신호의 평탄 기간의 길이보다 길고, 제 2 리셋 신호의 평탄 기간의 길이는 유지 기간의 길이의 5배 이상 52배 이하일 수 있다.
또한, 제 2 리셋 신호의 평탄 기간의 길이는 유지 기간의 길이의 11배 이상 29배 이하일 수 있다.
또한, 제 2 서브필드는 제 1 서브필드에 비해 시간상으로 뒤로 배치될 수 있다.
또한,제 1 리셋 신호는 복수개일 수 있다.
또한, 제 2 리셋 신호의 최대 전압은 서스테인 신호의 최대 전압보다 낮거나 같을 수 있다.
본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 오방전의 발생을 방지하며 콘트라스트 특성을 개선함으로써, 영상의 화질을 향상시키는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 장치의 실시예를 상세히 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 구성에 대해 설명하기 위한 도면이다.
도 1을 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널(100)과 구동부(110)를 포함한다.
플라즈마 디스플레이 패널(100)은 서로 나란한 스캔 전극(Y1~Yn)과 서스테인 전극(Z1~Zn)을 포함하고, 아울러 스캔 전극 및 서스테인 전극과 교차하는 어드레스 전극(X1~Xm)을 포함할 수 있다.
구동부(110)는 플라즈마 디스플레이 패널(100)의 스캔 전극, 서스테인 전극 또는 어드레스 전극 중 적어도 하나로 구동신호를 공급하여, 플라즈마 디스플레이 패널(100)의 화면에 영상이 구현되도록 할 수 있다.
여기, 도 1에서는 구동부(110)가 하나의 보드(Board) 형태로 이루어지는 경우만 도시하고 있지만, 본 발명에서 구동부(110)는 플라즈마 디스플레이 패널(100)에 형성된 전극에 따라 복수개의 보드 형태로 나누어지는 것도 가능하다. 예를 들면, 구동부(110)는 플라즈마 디스플레이 패널(100)의 스캔 전극을 구동시키는 제 1 구동부(미도시)와, 서스테인 전극을 구동시키는 제 2 구동부와, 어드레스 전극을 구동시키는 제 3 구동부(미도시)로 나누어질 수 있는 것이다.
도 2는 플라즈마 디스플레이 패널의 구조에 대해 설명하기 위한 도면이다.
도 2를 살펴보면, 플라즈마 디스플레이 패널(100)은 서로 나란한 스캔 전극(202, Y)과 서스테인 전극(203, Z)이 형성되는 전면 기판(201)과, 스캔 전극(202, Y) 및 서스테인 전극(203, Z)과 교차하는 어드레스 전극(213, X)이 형성되는 후면 기판(211)을 포함할 수 있다.
스캔 전극(202, Y)과 서스테인 전극(203, Z)이 형성된 전면 기판(201)에는 스캔 전극(202, Y) 및 서스테인 전극(203, Z)의 방전 전류를 제한하며 스캔 전극(202, Y)과 서스테인 전극(203, Z) 간을 절연시키는 상부 유전체 층(204)이 배치될 수 있다.
상부 유전체 층(204)이 형성된 전면 기판(201)에는 방전 조건을 용이하게 하기 위한 보호 층(205)이 형성될 수 있다. 이러한 보호 층(205)은 2차 전자 방출 계수가 높은 재질, 예컨대 산화마그네슘(MgO) 재질을 포함할 수 있다.
후면 기판(211) 상에는 어드레스 전극(213, X)이 형성되고, 이러한 어드레스 전극(213, X)이 형성된 후면 기판(211)의 상부에는 어드레스 전극(213, X)을 덮으며 어드레스 전극(213, X)을 절연시키는 하부 유전체 층(215)이 형성될 수 있다.
하부 유전체 층(215)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(212)이 형성될 수 있다. 이에 따라, 전면 기판(201)과 후면 기판(211)의 사이에서 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 방전 셀 등이 형성될 수 있다.
또한, 적색(R), 녹색(G), 청색(B) 방전 셀 이외에 백색(White : W) 또는 황색(Yellow : Y) 방전 셀이 더 형성되는 것도 가능하다.
한편, 적색(R), 녹색(G) 및 청색(B) 방전 셀의 폭은 실질적으로 동일할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 하나의 폭이 다른 방전 셀의 폭과 다르게 할 수도 있다.
예컨대, 적색(R) 방전 셀의 폭이 가장 작고, 녹색(G) 및 청색(B) 방전 셀의 폭을 적색(R) 방전 셀의 폭보다 크게 할 수 있다. 그러면, 구현되는 영상의 색온도 특성이 향상될 수 있다. 한편, 녹색(G) 방전 셀의 폭은 청색(B) 방전 셀의 폭과 실질적으로 동일하거나 상이할 수 있다.
또한, 도 2에 도시된 격벽(212)의 구조뿐만 아니라, 다양한 형상의 격벽의 구조도 가능할 것이다. 예컨대, 격벽(212)은 제 1 격벽(212b)과 제 2 격벽(212a)을 포함하고, 여기서, 제 1 격벽(212b)의 높이와 제 2 격벽(212a)의 높이가 서로 다른 차등형 격벽 구조, 제 1 격벽(212b) 또는 제 2 격벽(212a) 중 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 제 1 격벽(212b) 또는 제 2 격벽(212a) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다.
여기서, 차등형 격벽 구조인 경우에는 제 1 격벽(212b)의 높이가 제 2 격벽(212a)의 높이보다 더 낮을 수 있다. 아울러, 채널형 격벽 구조인 경우에는 제 1 격벽(212b)에 채널이 형성될 수 있다.
또한, 적색(R), 녹색(G) 및 청색(B) 방전 셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, 적색(R), 녹색(G) 및 청색(B) 방전 셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전 셀의 형상도 사각형상뿐만 아니라 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.
또한, 여기 도 2에서는 후면 기판(211)에 격벽(212)이 형성된 경우만을 도시하고 있지만, 격벽(212)은 전면 기판(201) 또는 후면 기판(211) 중 적어도 어느 하나에 형성될 수 있다.
격벽(212)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채워질 수 있다.
아울러, 격벽(212)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(214)이 형성될 수 있다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 형성될 수 있다.
또한, 적색(R), 녹색(G), 청색(B) 형광체 이외에 백색(White : W) 및/또는 황색(Yellow : Y) 형광체 층이 더 형성되는 것도 가능하다.
또한, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 어느 하나의 방전 셀에서의 형광체 층(214)의 두께가 다른 방전 셀과 상이할 수 있다. 예를 들면, 녹색(G) 방전 셀의 형광체 층, 즉 녹색(G) 형광체 층 또는 청색(B) 방전 셀에서의 형광체 층, 즉 청색(B) 형광체 층의 두께가 적색(R) 방전 셀에서의 형광체 층, 즉 적색(R) 형광체 층의 두께보다 더 두꺼울 수 있다. 여기서, 녹색(G) 형광체 층의 두께는 청색(B) 형광체 층의 두께와 실질적으로 동일하거나 상이할 수 있다.
또한, 이상의 설명에서는 번호 204의 상부 유전체 층 및 번호 215의 하부 유전체 층이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 이러한 상부 유전체 층 및 하부 유전체 층 중 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.
아울러, 번호 212의 격벽으로 인한 외부 광의 반사를 방지하기 위해 격벽(212)의 상부에 외부 광을 흡수할 수 있는 블랙 층(미도시)을 더 배치하는 것도 가능하다.
또한, 격벽(212)과 대응되는 전면 기판(201) 상의 특정 위치에 또 다른 블랙 층(미도시)이 더 형성되는 것도 가능하다.
또한, 후면 기판(211) 상에 형성되는 어드레스 전극(213)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 폭이나 두께와 다를 수도 있을 것이다. 예컨대, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있을 것이다.
도 3은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에서 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면이다.
도 3을 살펴보면 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에서 영상의 계조(Gray Level)를 구현하기 위한 영상 프레임은 발광횟수가 다른 복수의 서브필드로 나누어질 수 있다.
아울러, 도시하지는 않았지만 복수의 서브필드 중 하나 이상의 서브필드는 다시 방전 셀을 초기화시키기 위한 리셋 기간(Reset Period), 방전될 방전 셀을 선택하기 위한 어드레스 기간(Address Period) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(Sustain Period)으로 나누어 질 수 있다.
예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 예컨대 하나의 영상 프레임은, 도 3과 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어질 수 있다.
한편, 서스테인 기간에 공급되는 서스테인 신호의 개수를 조절하여 해당 서브필드의 계조 가중치를 설정할 수 있다. 즉, 서스테인 기간을 이용하여 각각의 서브필드에 소정의 계조 가중치를 부여할 수 있다. 예를 들면, 제 1 서브필드의 계조 가중치를 20 으로 설정하고, 제 2 서브필드의 계조 가중치를 21 으로 설정하는 방법으로 각 서브필드의 계조 가중치가 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가되도록 각 서브필드의 계조 가중치를 결정할 수 있다. 이와 같이 각 서브필드에서 계조 가중치에 따라 각 서브필드의 서스테인 기간에서 공급되는 서스테인 신호의 개수를 조절함으로써, 다양한 영상의 계조를 구현하게 된다.
본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 영상을 구현하기 위해, 예컨대 1초의 영상을 표시하기 위해 복수의 영상 프레임을 사용한다. 예를 들면, 1초의 영상을 표시하기 위해 60개의 영상 프레임을 사용하는 것이다. 이러한 경우에 하나의 영상 프레임의 길이(T)는 1/60 초, 즉 16.67ms일 수 있다.
여기, 도 3에서는 하나의 영상 프레임이 8개의 서브필드로 이루어진 경우만으로 도시하고 설명하였지만, 이와는 다르게 하나의 영상 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제 1 서브필드부터 제 12 서브필드까지의 12개의 서브필드로 하나의 영상 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 영상 프레임을 구성할 수도 있는 것이다.
또한, 여기 도 3에서는 하나의 영상 프레임에서 계조 가중치의 크기가 증가하는 순서에 따라 서브필드들이 배열되었지만, 이와는 다르게 하나의 영상 프레임에서 서브필드들이 계조 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 계조 가중치에 관계없이 서브필드들이 배열될 수도 있는 것이다.
도 4는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 동작의 일례를 설명하기 위한 도면이다. 이하에서 설명될 구동 신호들은 앞선 도 1의 번호 110의 구동부가 공급하는 것이다.
도 4를 살펴보면, 제 1 서브필드(SF 1)의 초기화를 위한 리셋 기간(Reset- Period, RP)에서는 스캔 전극(Y)으로 제 1 리셋 신호(RS1)가 공급될 수 있다. 제 1 리셋 신호는 상승 램프(RU) 신호와 하강 램프(RD) 신호를 포함할 수 있다.
예를 들어, 리셋 기간에서는 스캔 전극으로 상승 램프 신호가 공급된 이후에 하강 램프 신호가 순차적으로 공급될 수 있다.
그러면, 리셋 기간에서는 상승 램프 신호에 의해 방전 셀 내에는 약한 암방전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓일 수 있다.
이후에, 하강 램프 신호에 의해 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류될 수 있다.
또한, 상승 램프 신호는 제 1 상승 램프 신호(RU1)와 제 2 상승 램프 신호(RU2)를 포함할 수 있다.
또한, 제 1 상승 램프 신호의 기울기는 제 2 상승 램프 신호의 기울기보다 더 클 수 있다. 그러면, 셋업 방전이 발생하기 이전에는 스캔 전극의 전압을 신속히 상승시키고, 셋업 방전이 발생하는 동안에는 스캔 전극의 전압을 상대적으로 천천히 상승시키는 효과를 획득할 수 있어서, 리셋 기간의 길이가 과도하게 증가하는 것을 방지하는 것이 가능하며, 아울러 셋업 방전을 더욱 안정시키는 것이 가능하다.
리셋 기간에서 스캔 전극에 제 1 리셋 신호가 공급되는 동안 서스테인 전 극(Z)에는 스캔 전극과 서스테인 전극 사이에서 과도하게 강한 방전이 발생하는 것을 방지할 수 있는 돌출신호(Z IDC)가 공급될 수 있다.
리셋 기간 이후의 어드레스 기간(Address-Period, AP)에서는 하강 램프 신호의 최저 전압보다는 높은 전압을 실질적으로 유지하는 제 1 스캔 바이어스 신호(Vsc1)가 스캔 전극에 공급될 수 있다.
또한, 제 1 스캔 바이어스 신호와 하강 램프 신호의 사이에서 제 1 상승 신호(rs1)가 스캔 전극에 공급될 수 있다. 제 1 상승 신호가 공급되면, 인접하는 전극들의 커플링(Coupling) 효과를 감소시켜 노이즈(Noise)의 발생을 저감시킬 수 있다.
또한, 어드레스 기간에서는 제 1 스캔 바이어스 신호로부터 하강하는 제 1 스캔 신호(Scan1)가 스캔 전극에 공급될 수 있다.
한편, 적어도 하나의 서브필드의 어드레스 기간에서 스캔 전극으로 공급되는 스캔 신호의 펄스폭은 다른 서브필드의 스캔 신호의 펄스폭과 다를 수 있다. 예컨대, 시간상 뒤에 위치하는 서브필드에서의 스캔 신호의 폭이 앞에 위치하는 서브필드에서의 스캔 신호의 폭보다 작을 수 있다. 또한, 서브필드의 배열 순서에 따른 스캔 신호 폭의 감소는 2.6㎲(마이크로초), 2.3㎲, 2.1㎲, 1.9㎲ 등과 같이 점진적으로 이루어질 수 있거나 2.6㎲, 2.3㎲, 2.3㎲, 2.1㎲......1.9㎲, 1.9㎲ 등과 같이 이루어질 수도 있다.
이와 같이, 스캔 신호가 스캔 전극으로 공급될 때, 스캔 신호에 대응되게 어드레스 전극(X)에 데이터 신호(Data)가 공급될 수 있다.
이러한 스캔 신호와 데이터 신호가 공급되면, 스캔 신호와 데이터 신호 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 신호가 공급되는 방전 셀 내에는 어드레스 방전이 발생될 수 있다.
어드레스 기간에서 서스테인 전극의 간섭에 의해 어드레스 방전이 불안정해지는 것을 방지하기 위해 서스테인 전극(Z)에 제 1 서스테인 바이어스 신호(Vzb1)가 공급될 수 있다.
어드레스 기간 이후의 서스테인 기간(Sustain-Period, SP)에서는 스캔 전극 또는 서스테인 전극 중 적어도 하나에 서스테인 신호가 공급될 수 있다. 예를 들면, 스캔 전극과 서스테인 전극에 교번적으로 서스테인 신호가 공급될 수 있다.
이러한 서스테인 신호가 공급되면, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호의 서스테인 전압(Vs)이 더해지면서 서스테인 신호가 공급될 때 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시방전이 발생될 수 있다.
한편, 적어도 하나의 서브필드에서는 서스테인 기간에서 복수의 서스테인 신호가 공급되고, 복수의 서스테인 신호 중 적어도 하나의 서스테인 신호의 펄스폭은 다른 서스테인 신호의 펄스폭과 다를 수 있다. 예를 들면, 복수의 서스테인 신호 중 가장 먼저 공급되는 서스테인 신호의 펄스폭이 다른 서스테인 신호의 펄스폭보다 클 수 있다. 그러면, 서스테인 방전이 더욱 안정될 수 있다.
제 2 서브필드(SF 2)의 리셋 기간에서는 스캔 전극(Y)으로 제 2 리셋 신호(RS2)가 공급될 수 있다. 제 2 리셋 신호는 제 1 리셋 신호와 유사하게 상승 램 프(RU) 신호와 하강 램프(RD) 신호를 포함할 수 있다.
리셋 기간 이후의 어드레스 기간에서는 스캔 전극으로 제 2 상승 신호(rs2), 제 2 스캔 바이어스 신호(Vsc2) 및 제 2 스캔 신호(Scan 2)가 공급될 수 있다. 여기서, 제 2 스캔 바이어스 신호(Vsc2)의 전압은 제 1 서브필드의 제 1 스캔 바이어스 신호(Vsc1)의 전압과 실질적으로 동일할 수도 있고, 서로 상이한 것도 가능하다.
또한, 제 2 상승 신호(rs2)에 대응하여 서스테인 전극에 제 3 상승 신호(rs3)가 공급될 수 있다. 그러면, 인접하는 전극간의 커플링 효과를 더욱 약화시켜 노이즈의 발생을 더욱 저감시킬 수 있다.
또한, 어드레스 기간에서는 서스테인 전극에 제 2 서스테인 바이어스 신호(Vzb2)가 공급될 수 있다. 여기서, 제 2 서스테인 바이어스 신호(Vzb2)의 전압은 제 1 서브필드의 제 1 서스테인 바이어스 신호(Vzb1)의 전압과 상이한 것도 가능하고 실질적으로 동일한 것도 가능하다.
어드레스 기간 이후의 서스테인 기간에서는 서스테인 신호가 스캔 전극 또는 서스테인 전극 중 적어도 하나로 공급될 수 있다.
도 5는 제 1 리셋 신호와 제 2 리셋 신호를 비교하기 위한 도면이다.
도 5를 살펴보면, 제 1 리셋 신호와 제 2 리셋 신호는 상승 램프 신호가 공급되는 셋업 기간(Set-Up Period, SU), 상승 램프 신호의 최대 전압을 유지하는 평탄 기간(M) 및 하강 램프 신호가 공급되는 셋다운 기간(Set-Down Period, SD)을 포함할 수 있다.
또한, 도 5에서와 같이, (a)와 같이 제 1 서브필드의 리셋 기간에서 스캔 전극으로 공급되는 제 1 리셋 신호의 최대 전압은 Vst1이고, (b)와 같이 제 2 서브필드의 리셋 기간에서 스캔 전극으로 공급되는 제 2 리셋 신호의 최대 전압은 Vst1보다 낮은 Vst2이다.
(a)의 제 1 리셋 신호와 (b)의 제 2 리셋 신호를 비교해보면, 제 1 리셋 신호는 그 최대 전압이 상대적으로 높기 때문에 방전 셀 내에서 상대적으로 강한 리셋 방전을 발생시키고 이에 따라, 방전 셀들 간의 벽 전하의 차이를 효과적으로 줄임으로써 벽 전하의 분포를 매우 균일하게 할 수 있다.
한편, (a)의 제 1 리셋 신호를 제 2 서브필드에서도 사용한다면, 벽 전하의 분포를 매우 균일하게 하는 것은 가능하지만, 리셋 기간에서 발생하는 광량이 증가함으로써 콘트라스트(Contrast) 특성이 악화될 수 있다. 또한, 제 1 서브필드의 서스테인 기간 이후에 과도한 양의 벽 전하가 방전 셀 내에 남아있을 경우에는 제 2 서브필드의 리셋 기간에서 순간적으로 강한 리셋 방전이 발생할 수 있고, 이러한 강한 방전은 시청자의 눈에는 번쩍이는 휘점으로서 감지될 수 있다. 이를 휘점 오방전이라 하겠다.
따라서 콘트라스트 특성의 과도한 악화를 방지하며 휘점 오방전의 발생을 방지하기 위해서는 제 2 서브필드의 리셋 기간에서 공급되는 제 2 리셋 신호의 최대 전압을 Vst2로 낮추는 것이 바람직한 것이다. 이러한 경우에는 제 2 서브필드의 리셋 기간에서 발생하는 광량을 줄일 수 있어서 콘트라스트 특성을 향상시킬 수 있고, 휘점 오방전의 발생을 방지할 수 있다.
그러나 제 2 리셋 신호를 사용하게 되면 제 2 리셋 신호의 전압이 상대적으로 낮기 때문에, 콘트라스트 특성은 향상시킬 수 있으나 벽 전하의 분포가 상대적으로 불균일해질 가능성이 증가한다.
이러한 제 2 리셋 신호의 사용에 따른 벽 전하의 불균일을 방지하기 위해 제 2 리셋 신호의 평탄 기간의 길이를 제 1 리셋 신호의 평탄 기간의 길이에 비해 더 길게 할 수 있다. 그러면, 셋업 방전의 지속 시간이 상대적으로 길어지고 또한, 셋업 방전이 안정됨으로써 벽 전하의 분포를 균일하게 할 수 있는 것이다.
즉, 벽 전하 분포를 균일하게 하기 위해 제 1 서브필드에서는 상대적으로 높은 전압을 갖는 제 1 리셋 신호를 사용하면서 제 2 서브필드에서는 상대적으로 낮은 전압을 갖는 제 2 리셋 신호를 사용하여 콘트라스트 특성을 향상시키고, 또한 제 2 리셋 신호의 사용에 따른 벽 전하의 불균일을 방지하기 위해 제 1 신호를 사용하는 것이다.
도 6은 제 2 리셋 신호의 평탄 기간의 길이와 서스테인 신호의 유지 기간의 길이에 대해 설명하기 위한 도면이다.
도 6을 살펴보면, (a)와 같이 제 2 리셋 신호(RS2)는 상승 램프 신호의 최대 전압이 유지되는 평탄 기간(M)을 포함하고, 서스테인 신호(SUS)는 (b)와 같이 전압이 점진적으로 상승하는 상승 기간(d1), 최대 전압이 유지되는 유지 기간(d2) 및 전압이 점진적으로 하강하는 하강 기간(d3)을 포함할 수 있다.
서스테인 기간에서는 다수의 서스테인 신호가 공급되기 때문에 하나의 서스테인 신호의 유지 기간의 길이는 상대적으로 짧다. 반면에, 제 2 리셋 신호의 상승 램프 신호는 그 최대 전압이 상대적으로 작기 때문에 제 2 리셋 신호의 평탄 기간의 길이는 상대적으로 길어야 바람직할 수 있다. 이를 고려하면, 제 2 리셋 신호의 평탄 기간의 길이는 서스테인 신호의 유지 기간의 길이보다 더 긴 것이 바람직할 수 있다.
이하의 표 1을 참조하여 제 2 리셋 신호의 평탄 기간의 길이와 서스테인 신호의 유지 기간의 길이의 관계에 대해 설명한다.
Figure 112007071803864-PAT00001
- 표 1 -
표 1은 제 2 리셋 신호의 평탄 기간의 길이(M)와 서스테인 신호의 유지 기간의 길이(d2)의 비율(M/d2)이 2부터 59사이에서 오방전의 발생을 관찰하고, 구동 마 진을 예측한 데이터이다.
오방전의 발생을 관찰할 때는 암실에서 화면상에 윈도우(Window) 패턴의 영상을 표시하는 상태에서 다수의 관찰자가 화면의 어두운 영역에서 휘점이 보이는지의 여부를 관능적으로 평가하였다. 여기서, 화면의 어두운 영역에서 휘점이 보이는 경우에는 오방전이 발생한 것으로 판단하였다.
표 1에서 X 표시는 휘점이 과도하게 발생하거나 구동 마진이 부족하여 매우 불량함을 나타내고, ○ 표시는 상대적으로 양호함을 나타내고, ◎ 표시는 휘점이 충분히 방지되고 구동 마진이 충분히 넓어서 매우 양호함을 나타낸다.
표 1을 살펴보면, 휘점의 측면에서는 M/d2가 2이상 3이하인 경우에는 매우 불량함을 알 수 있다.
M/d2거 2이상 3이하인 평탄 기간의 길이(M)가 유지 기간의 길이(d2)에 비해 과도하게 짧을 수 있고, 이에 따라 제 2 서브필드의 리셋 기간에서 벽 전하의 분포가 불균일해질 수 있다. 그러면 데이터 신호가 공급되지 않는 방전 셀에서 어드레스 방전이 발생하거나 또는 어드레스 방전이 발생하지 않은 방전 셀에서 서스테인 방전이 발생하는 등의 오방전이 발생할 수 있다. 따라서 화면의 어두운 영역에서 번쩍이는 휘점이 보이게 되고, 이로 인해 오방전의 측면에서 불량한 것이다.
M/d2가 5이상 9이하인 경우에는 상대적으로 양호함을 알 수 있다.
반면에, M/d2가 11이상인 매우 양호함을 알 수 있다. 이는 M/d2가 11이상인 경우에는 평탄 기간의 길이(M)가 충분히 길 수 있고, 이에 따라 제 2 리셋 기간에서 벽 전하가 충분히 균일하게 될 수 있어서 오방전의 발생이 충분히 방지될 수 있 기 때문이다.
한편, 구동 마진의 측면에서는 M/d2가 2이상 29이하인 경우에는 평탄 기간의 길이가 충분히 짧을 수 있고, 이에 따라 구동 시간이 충분히 확보됨으로써 구동 마진이 매우 양호함을 알 수 있다.
또한, M/d2가 32이상 52이하인 경우에는 상대적으로 양호함을 알 수 있다.
반면에, M/d2가 59인 경우에는 매우 불량함을 알 수 있다. 이는 평탄 기간의 길이가 과도하게 길어짐으로써, 구동 시간이 부족하게 되고, 이에 따라 구동 마진이 과도하게 작아지기 때문일 수 있다.
이상의 도 6 및 표 1의 내용을 고려할 때, 제 2 리셋 신호의 평탄 기간의 길이(M)는 서스테인 신호의 유지 기간의 길이(d2)의 5배 이상 52배 이하인 것이 바람직할 수 있고, 더욱 바람직하게는 11배 이상 29배 이하일 수 있다.
도 7은 제 2 리셋 신호의 다른 형태의 일례에 대해 설명하기 위한 도면이다.
도 7을 살펴보면, 제 2 리셋 신호는 그라운드 레벨(GND)의 전압으로부터 제 1 전압(V1)까지 점진적으로 상승하는 상승 램프 신호와 제 1 전압(V1)보다 낮은 전압으로부터 점진적으로 하강하는 하강 램프 신호를 포함할 수 있다.
즉, 제 2 신호의 상승 램프 신호의 전압 변화율은 그라운드 레벨의 전압으로부터 최대 전압(V1)까지 상승하는 동안 변동하지 않고 실질적으로 일정하게 유지될 수 있다.
또한, 이러한 경우에서도 제 2 리셋 신호의 평탄 기간의 길이(M)는 서스테인 신호의 유지 기간의 길이의 5배 이상 52배 이하인 것이 바람직할 수 있고, 더욱 바 람직하게는 11배 이상 29배 이하일 수 있다. 이때, 제 2 리셋 신호의 최대 전압(V1)은 서스테인 신호의 최대 전압(Vs)과 실질적으로 동일하거나 더 낮은 것이 바람직할 수 있다.
즉, 제 2 리셋 신호의 최대 전압(V1)이 서스테인 신호의 최대 전압(Vs)보다 낮거나 같은 경우에 제 2 리셋 신호의 평탄의 길이를 상대적으로 길게 하는 것이다. 그 이유는, 제 2 리셋 신호의 최대 전압(V1)이 서스테인 신호의 최대 전압(Vs)보다 낮거나 같은 경우에는 제 2 리셋 신호에 의해 발생하는 방전의 세기가 상대적으로 약해짐으로써 콘트라스트 특성은 향상시킬 수 있으나, 벽 전하의 분포가 불안정해질 가능성이 급격히 증가할 수 있기 때문이다.
도 8은 셋다운 기간에서 서스테인 전극으로 공급될 수 있는 구동 신호에 대해 설명하기 위한 도면이다.
도 8을 살펴보면, 리셋 기간의 셋다운 기간에서는 서스테인 전극으로 제 1 서스테인 바이어스 신호(Vzb1)를 공급할 수 있다. 그러면, 벽 전하가 보다 균일하게 소거됨으로써 벽 전하의 분포를 더욱 균일하게 할 수 있다.
또한, 리셋 기간 이후의 어드레스 기간에서는 서스테인 전극으로 제 2 서스테인 바이어스 신호(Vzb2)를 공급할 수 있다. 그러면, 어드레스 기간에서 서스테인 전극에 의한 간섭을 줄일 수 있어서 어드레스 방전을 안정시킬 수 있다.
제 1 서스테인 바이어스 신호(Vzb1)의 전압과 제 2 서스테인 바이어스 신호(Vzb2)의 전압은 Vz로 실질적으로 동일할 수 있다.
또한, 제 1 서스테인 바이어스 신호(Vzb1)와 제 2 서스테인 바이어스 신 호(Vzb2)의 사이에서 서스테인 전극으로 하강 신호(fs)를 더 공급할 수 있다. 그러면, 셋다운 기간의 끝단에서 강방전이 발생하는 것을 방지함으로써 콘트라스트(Contrast) 특성을 향상시킬 수 있다. 하강 신호의 시간당 전압 변화율의 크기는 하강 램프 신호의 시간당 전압 변화율의 크기와 실질적으로 동일할 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 플라즈마 디스플레이 장치의 동작을 설명하기 위한 도면이다.
도 9를 살펴보면 제 1 서브필드의 리셋 기간에서는 스캔 전극(Y)으로 제 1 리셋 신호(RS1)가 공급되고, 리셋 기간 이후에는 서스테인 기간이 생략될 수 있다. 즉, 제 1 서브필드에서는 서스테인 신호가 공급되지 않는 것이다.
이와 같이, 서스테인 신호가 공급되지 않으면 보다 작은 계조를 구현할 수 있기 때문에 영상의 계조 구현력이 향상될 수 있다. 이에 대해 살펴보면 다음과 같다.
예를 들어, 제 1 서브필드의 서스테인 기간에 스캔 전극과 서스테인 전극에 각각 하나씩 서스테인 신호가 공급되는 경우를 가정하자. 이러한 경우에는, 리셋 기간, 어드레스 기간 및 서스테인 기간에서 발생하는 광이 합산됨으로써 계조가 구현될 수 있다.
여기서, 하나의 서스테인 신호에 의해 발생하는 광의 계조가 0.5계조이고, 데이터 신호와 스캔 신호에 의해 발생하는 광의 계조도 0.5계조라고 가정하자. 또한, 리셋 기간에서 발생하는 광은 무시한다. 이러한 가정은 설명의 편의를 위해 임의로 설정한 것이다.
이러한 경우에, 3×3 총 9개의 방전 셀로 이루어지는 영역에서 0.5계조 영상을 구현하고자 하면, 9개의 방전 셀 중 3개의 방전 셀을 온 시킬 수 있다.
그러면, 9개의 방전 셀로 이루어지는 영역에서 발생하는 광의 계조가 총 1.5×3, 즉 4.5계조가 되고, 이에 따라 9개의 방전 셀 각각이 구현하는 영상의 계조는 0.5인 것으로 인식될 수 있다. 이러한 방법에서는 화면에 특정 패턴이 보이는 등 영상의 화질이 악화될 수 있다.
한편, 서스테인 신호를 공급하지 않는 경우에는, 제 1 서브필드가 구현할 수 있는 영상의 계조는 0.5계조가 된다.
따라서 3×3 총 9개의 방전 셀로 이루어지는 영역에서 0.5계조 영상을 구현하고자 하면, 총 9개의 방전 셀을 모두 온 시키면 된다. 이에 따라, 특정 패턴 등이 발생하지 않아 영상의 화질이 향상될 수 있다.
이상에서 설명한 제 1 서브필드와 연속되고 시간적으로 늦은 제 2 서브필드의 리셋 기간에서는 복수의 리셋 신호가 공급될 수 있다. 예를 들면, 제 2 서브필드의 리셋 기간에서는 제 1 리셋 신호(RS1)와 제 2 리셋 신호(RS2)가 공급될 수 있다.
이와 같이, 제 2 서브필드의 리셋 기간에서 스캔 전극에 복수의 리셋 신호를 공급하는 이유에 대해 살펴보면 다음과 같다.
제 2 서브필드에 앞선 제 1 서브필드에서는 서스테인 기간이 생략되거나 서스테인 신호가 공급되지 않기 때문에 제 1 서브필드의 끝단에서는 벽 전하의 분포 상태가 매우 불안정할 수 있다.
예를 들어, 제 1 서브필드에서 제 1 방전 셀에서는 어드레스 방전이 발생하고, 제 2 방전 셀에서는 어드레스 방전이 발생하지 않는 것을 가정하자.
이러한 경우에는, 제 1 방전 셀에는 서스테인 신호가 공급될 때 서스테인 방전이 발생할 수 있을 만큼의 벽 전하가 충분히 쌓이고, 제 2 방전 셀에는 서스테인 신호가 공급되더라도 서스테인 방전이 발생하지 않을 만큼 충분히 적은 양의 벽 전하가 남아있게 된다.
여기서, 서스테인 신호가 공급되어 서스테인 방전이 발생한다면 제 1 방전 셀에서의 벽 전하의 분포를 흔들어 주기 때문에 이후의 제 2 서브필드의 리셋 기간에서 원활한 리셋이 가능할 수 있다.
그러나 제 1 서브필드에서는 서스테인 신호가 공급되지 않기 때문에 어드레스 기간에서의 벽 전하의 분포 상태가 제 2 서브필드의 리셋 기간까지 유지될 수 있고, 이로 인해 제 1 방전 셀과 제 2 방전 셀 간의 벽 전하의 차이로 인해 제 2 서브필드의 리셋 방전이 불안정해지고, 이에 따라 제 2 서브필드의 어드레스 방전까지 불안정해질 수 있다.
반면에, 제 2 서브필드의 리셋 기간에서 복수개의 리셋 신호를 스캔 전극에 공급하게 되면, 리셋 방전을 안정시킬 수 있으며 벽 전하의 분포를 균일하게 할 수 있다. 따라서, 제 1 방전 셀과 제 2 방전 셀의 벽 전하의 차이를 감소시킬 수 있으며 이후의 어드레스 방전까지 안정시킬 수 있는 것이다.
제 2 서브필드와 연속되며 시간적으로 뒤에 배치되는 제 3 서브필드의 리셋 기간에서는 스캔 전극으로 앞선 도 7에서 상세히 설명한 형태의 리셋 신호가 공급 될 수 있다.
제 3 서브필드의 앞에 배치되는 제 2 서브필드의 리셋 기간에서는 제 1 서브필드에서 서스테인 신호가 공급되지 않음으로 인해 발생할 수 있는 벽 전하의 불균일을 방지하기 위해 복수의 리셋 신호를 사용하고 있다. 그러면, 제 2 서브필드에서는 전반적으로 벽 전하의 분포가 안정적일 수 있고, 이러한 안정적인 벽 전하의 분포가 제 3 서브필드의 리셋 기간까지 지속될 수 있다.
따라서, 리셋 신호가 복수개인 제 2 서브필드에 이어지는 제 3 서브필드의 리셋 기간에서는 리셋 신호의 전압의 크기를 낮추어도 리셋 방전이 급격하게 불안정해지는 것은 아니며, 오히려 리셋 방전에 의해 발생하는 광량의 감소시켜 콘트라스트 특성을 향상시킬 수 있다.
따라서, 제 2 서브필드와 연속되는 제 3 서브필드에서는 리셋 기간에 도 7에서와 같은 리셋 신호를 사용하는 것이 바람직할 수 있는 것이다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 구성에 대해 설명하기 위한 도면.
도 2는 플라즈마 디스플레이 패널의 구조에 대해 설명하기 위한 도면.
도 3은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에서 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 설명하기 위한 도면.
도 4는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 동작의 일례를 설명하기 위한 도면.
도 5는 제 1 리셋 신호와 제 2 리셋 신호를 비교하기 위한 도면.
도 6은 제 2 리셋 신호의 평탄 기간의 길이와 서스테인 신호의 유지 기간의 길이에 대해 설명하기 위한 도면.
도 7은 제 2 리셋 신호의 다른 형태의 일례에 대해 설명하기 위한 도면.
도 8은 셋다운 기간에서 서스테인 전극으로 공급될 수 있는 구동 신호에 대해 설명하기 위한 도면.
도 9는 본 발명의 또 다른 실시예에 따른 플라즈마 디스플레이 장치의 동작을 설명하기 위한 도면.

Claims (5)

  1. 서로 나란한 스캔 전극과 서스테인 전극이 배치되는 플라즈마 디스플레이 패널과,
    프레임(Frame)의 제 1 서브필드(Sub-Field)의 리셋 기간에서는 상기 스캔 전극으로 제 1 리셋 신호를 공급하고, 제 2 서브필드의 리셋 기간에는 상기 스캔 전극으로 제 2 리셋 신호를 공급하고, 상기 제 2 서브필드의 리셋 기간의 서스테인 기간에서는 상기 스캔 전극 또는 서스테인 전극 중 적어도 하나에 서스테인 신호를 공급하는 구동부
    를 포함하고,
    상기 제 1 리셋 신호와 제 2 리셋 신호는 각각 전압이 점진적으로 상승하는 상승 램프 신호가 공급되는 셋업 기간, 상기 상승 램프 신호의 최대 전압이 유지되는 평탄 기간 및 전압이 점진적으로 하강하는 하강 램프 신호가 공급되는 셋다운 기간을 포함하고,
    상기 서스테인 신호는 전압이 점진적으로 상승하는 상승 기간, 최대 전압을 유지하는 유지 기간 및 전압이 점진적으로 하강하는 하강 기간을 포함하고,
    상기 제 2 리셋 신호의 최대 전압은 상기 제 1 리셋 신호의 최대 전압보다 더 낮고,
    상기 제 2 리셋 신호의 평탄 기간의 길이는 제 1 리셋 신호의 평탄 기간의 길이보다 길고,
    상기 제 2 리셋 신호의 평탄 기간의 길이는 상기 유지 기간의 길이의 5배 이상 52배 이하인 플라즈마 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 제 2 리셋 신호의 평탄 기간의 길이는 상기 유지 기간의 길이의 11배 이상 29배 이하인 플라즈마 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 제 2 서브필드는 상기 제 1 서브필드에 비해 시간상으로 뒤로 배치되는 플라즈마 디스플레이 장치.
  4. 제 1 항에 있어서,
    상기 제 1 리셋 신호는 복수개인 플라즈마 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 제 2 리셋 신호의 최대 전압은 상기 서스테인 신호의 최대 전압보다 낮거나 같은 플라즈마 디스플레이 장치.
KR1020070100639A 2007-10-05 2007-10-05 플라즈마 디스플레이 장치 KR20090035383A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070100639A KR20090035383A (ko) 2007-10-05 2007-10-05 플라즈마 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070100639A KR20090035383A (ko) 2007-10-05 2007-10-05 플라즈마 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20090035383A true KR20090035383A (ko) 2009-04-09

Family

ID=40760834

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070100639A KR20090035383A (ko) 2007-10-05 2007-10-05 플라즈마 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR20090035383A (ko)

Similar Documents

Publication Publication Date Title
JP5081618B2 (ja) プラズマディスプレイパネル装置とその駆動方法
US7129912B2 (en) Display device, and display panel driving method
KR100705277B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의구동 방법
KR20090035384A (ko) 플라즈마 디스플레이 장치
KR100775383B1 (ko) 플라즈마 디스플레이 장치
KR20090035383A (ko) 플라즈마 디스플레이 장치
KR100896048B1 (ko) 플라즈마 디스플레이 장치
US20120081418A1 (en) Driving method for plasma display panel, and plasma display device
KR100705822B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의구동 방법
KR20090036881A (ko) 플라즈마 디스플레이 장치
KR20090041508A (ko) 플라즈마 디스플레이 패널 및 그를 포함하는 플라즈마디스플레이 장치
KR20090069693A (ko) 플라즈마 디스플레이 패널의 구동방법 및 플라즈마디스플레이 장치
KR100793064B1 (ko) 플라즈마 디스플레이 장치
KR100634695B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 방법
KR20090043311A (ko) 플라즈마 디스플레이 장치
KR20090044458A (ko) 플라즈마 디스플레이 장치
KR20090117418A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100862570B1 (ko) 플라즈마 디스플레이 장치
KR20090042444A (ko) 플라즈마 디스플레이 장치
KR20080043674A (ko) 플라즈마 디스플레이 장치
KR20090044461A (ko) 플라즈마 디스플레이 장치
KR20100058277A (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR20090067764A (ko) 플라즈마 디스플레이 패널의 구동방법 및 플라즈마디스플레이 장치
KR20100056030A (ko) 플라즈마 디스플레이 장치
KR20080093589A (ko) 플라즈마 디스플레이 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid