KR20080112237A - 범프형성방법 및 범프형성장치 - Google Patents

범프형성방법 및 범프형성장치 Download PDF

Info

Publication number
KR20080112237A
KR20080112237A KR1020087022747A KR20087022747A KR20080112237A KR 20080112237 A KR20080112237 A KR 20080112237A KR 1020087022747 A KR1020087022747 A KR 1020087022747A KR 20087022747 A KR20087022747 A KR 20087022747A KR 20080112237 A KR20080112237 A KR 20080112237A
Authority
KR
South Korea
Prior art keywords
fluid
electrode
wiring board
substrate
bump
Prior art date
Application number
KR1020087022747A
Other languages
English (en)
Other versions
KR101257977B1 (ko
Inventor
야스시 다니구치
세이이치 나카타니
세이지 가라시마
다카시 기타에
스스무 마츠오카
마사요시 고야마
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20080112237A publication Critical patent/KR20080112237A/ko
Application granted granted Critical
Publication of KR101257977B1 publication Critical patent/KR101257977B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H01L2224/11522—Auxiliary means therefor, e.g. for self-assembly activation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0776—Uses of liquids not otherwise provided for in H05K2203/0759 - H05K2203/0773
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/087—Using a reactive gas
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/532—Conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/532—Conductor
    • Y10T29/53204—Electrode

Abstract

배선기판(31)의 전극(32) 상에 범프(19)를 형성하는 방법이다. 우선, 배선기판(31) 중 전극(32)을 포함하는 제 1 영역(17) 상에, 도전성 입자(16)와 기포발생제를 함유한 유동체(14)를 공급한 후, 제 1 영역(17)보다 넓은 면적을 갖는 기판(40) 주면(18) 상에, 제 1 영역(17)과 같은 면적을 갖는 돌기면(13)이 형성된 기판(40)을, 당해 돌기면(13)이 배선기판(31)의 제 1 영역(17)에 대향하도록 배치된다. 이어서, 유동체(14)를 가열하여, 유동체(14) 중에 함유된 기포발생제로부터 기포(30)를 발생시킨다.
Figure 112008065625613-PCT00001
도전성 입자, 유동체, 기포발생제, 자기집합, 범프

Description

범프형성방법 및 범프형성장치{BUMP FORMING METHOD AND BUMP FORMING APPARATUS}
본 발명은, 배선기판의 전극 상에 범프를 형성하는 방법에 관한 것이다. 본 발명은 또, 범프형성장치에 관한 것이다.
근래, 전자기기에 사용되는 반도체집적회로(LSI)의 고밀도, 고집적화에 따라, LSI칩 전극단자의 다핀, 협피치화가 급속하게 진행되고 있다. 이들 LSI칩의 배선기판에의 실장에는, 배선 지연을 적게 하기 위하여 플립 칩 실장이 널리 이용되고 있다. 그리고, 이 플립 칩 실장에서는, LSI칩의 전극단자 상에 땜 범프를 형성하고, 당해 땜 범프를 통해 배선기판 상에 형성된 전극에 일괄 접합되는 것이 일반적이다.
종래, 범프 형성기술로는, 도금법이나 스크린 인쇄법 등이 개발되었다. 도금법은 협피치에 적합하기는 하나, 공정이 복잡해지는 점, 생산성에 문제가 있으며, 또, 스크린 인쇄법은 생산성에는 우수하나 마스크를 이용하는 점에서 협피치에는 적합하지 않다.
이러한 중에 최근에는, LSI칩이나 배선기판 전극 상에 땜 범프를 선택적으로 형성하는 기술이 몇 가지 개발되었다. 이들 기술은, 미세 범프 형성에 적합할 뿐 아니라, 범프의 일괄 형성이 가능하므로 생산성에도 우수하여, 차세대 LSI 배선기판에의 실장에 적응 가능한 기술로서 주목되고 있다.
그 하나로, 솔더페이스트법이라 불리는 기술(예를 들어 특허문헌1; 일본 특허공개 2000-94179호 공보)이 있다. 이 기술은, 땜가루와 플럭스 혼합물에 의한 솔더페이스트를, 표면에 전극이 형성된 기판 상에 도포하고, 기판을 가열함으로써 땜가루를 용융시켜 습윤성 높은 전극 상에 선택적으로 땜 범프를 형성시키는 것이다.
또, 수퍼 솔더링법이라 불리는 기술(예를 들어 특허문헌2; 일본 특허공개 평성 1-157796호 공보)은, 유기산 납염과 금속주석을 주요성분으로 하는 페이스트 상태 조성물(화학반응 석출형 땜)을, 전극이 형성된 기판 상에 도포하고, 기판을 가열함으로써 Pb와 Sn의 치환반응을 일으켜, Pb/Sn합금을 기판 전극 상에 선택적으로 석출시키는 것이다.
또한, 수퍼저피트법(super juffit method)이라 불리는 기술(예를 들어 특허문헌3; 일본특허공개 평성 7-74459호 공보 참조)은, 표면에 전극이 형성된 기판을 약제에 침지시키고 전극 표면에만 점착성 피막을 형성한 후, 당해 점착성 피막에 땜가루를 접촉시켜 전극 상에 땜가루를 부착시키고, 그 후 기판을 가열함으로써 용융된 땜을 전극 상에 선택적으로 집합시키는 것이다.
[발명의 개시]
[발명이 해결하고자 하는 과제]
전술한 솔더페이스트법은, 원래 기판에 형성된 전극 상에 땜을 선택적으로 프리 코팅하는 기술로서 개발된 것으로, 플립칩 실장에 필요한 범프형성에 적용하기 위해서는 다음과 같은 과제가 있다.
솔더페이스트법은, 모두 페이스트상 조성물을 기판 상에 도포로써 공급하므로, 국소적인 두께나 농도의 차이가 생기고, 그 때문에 전극별 땜 석출량이 달라 균일한 범프를 얻기가 어렵다. 또 이들 방법은, 표면에 전극이 형성된 요철이 있는 배선기판 상에 페이스트상 조성물을 도포로써 공급하므로, 볼록부인 전극 상에는, 충분한 땜량을 안정되게 공급하기가 어렵다는 문제도 있다.
또, 수퍼솔더링법에서 사용되는 화학반응 석출형 땜의 재료는, 특정 화학반응을 이용하므로 땜 조성의 선택 자유도가 낮아 Pb프리(Pb-free)화에의 대응에도 과제를 남기고 있다.
한편, 수퍼저피트법은, 땜가루가 균일하게 전극 상에 부착되므로, 균일한 땜 범프를 얻을 수 있으며, 또, 땜 조성의 선택 자유도가 크므로, Pb프리화에의 대응도 용이한 점에서 우수하다. 그러나, 수퍼저피트법에서는, 전극 표면에 점착성 피막을 선택적으로 형성하는 공정이 필수인데, 이 공정에서는 화학반응을 이용한 특수한 약제처리를 실시할 필요가 있으므로, 공정이 복잡해짐과 더불어 원가상승으로도 이어져 양산 공정에의 적용에는 과제를 갖고 있다.
따라서, 범프 형성기술은, 도금법이나 스크린 인쇄법과 같은, 보급된 기술만이 아닌 새로 개발된 기술도 과제를 안고 있다. 본원 발명자는, 기존의 범프 형성기술에 사로잡히지 않고 신규 범프형성방법을 개발하는 것이, 최종적으로는 높은 장벽의 기술로 이어질 것으로 생각하여 연구 개발을 거듭하였다.
본 발명은, 이러한 점에 감안하여 이루어진 것으로, 그 주된 목적은, 생산성 우수한 범프 형성방법 및 범프 형성장치를 제공하는 데 있다.
[과제를 해결하기 위한 수단]
본 발명의 범프형성방법은, 배선기판의 전극 상에 범프를 형성하는 방법으로서, 배선기판 중 전극을 포함하는 제 1 영역 상에, 도전성 입자와 기포발생제를 함유한 유동체를 공급하는 공정(a)과, 주면 상에 돌기면이 형성된 기판을, 당해 돌기면이 배선기판의 제 1 영역에 대향하도록 배치하는 공정(b)과, 유동체를 가열하고, 이 유동체 중에 함유된 기포발생제로부터 기포를 발생시키는 공정(c)과, 유동체를 가열하고, 이 유동체 중에 함유된 도전성 입자를 용융하는 공정(d)을 포함하며, 공정(c)에 있어서, 유동체는, 기포발생제로부터 발생한 기포에 의하여 전극 상에 자기집합하고, 공정(d)에 있어서, 전극 상에 자기집합한 유동체 중에 함유된 도전성 입자가 용융됨으로써, 전극 상에 범프를 형성하는 것을 특징으로 한다.
본 발명의 범프형성방법은, 배선기판의 전극 상에 범프를 형성하는 방법이며, 배선기판의 일부 중 전극을 포함하는 제 1 영역 상에, 도전성 입자와 기포발생제를 함유한 유동체를 공급하는 공정(a)과, 주면 상에 오목부가 형성된 기판을, 당해 오목부가 배선기판의 제 1 영역 주위를 둘러싸도록 배치하는 공정(b)과, 유동체를 가열하고, 이 유동체 중에 함유된 기포발생제로부터 기포를 발생시키는 공정(c)과, 유동체를 가열하고, 이 유동체 중에 함유된 도전성 입자를 용융하는 공정(d)을 포함하며, 공정(c)에 있어서 유동체는, 기포발생제로부터 발생한 기포에 의하여 전극 상에 자기집합하고, 공정(d)에 있어서, 전극 상에 자기집합한 유동체 중에 함유된 도전성 입자가 용융됨으로써, 전극 상에 범프를 형성하는 것을 특징으로 한다.
본 발명의 범프형성장치는, 상기 범프형성방법으로 배선기판의 전극 상에 범프를 형성하는 장치로서, 배선기판을 탑재하는 스테이지와, 주면 상에 돌기면 또는 오목부가 형성된 기판을 유지하는 헤더와, 스테이지 또는 유지부를 가열하는 가열기구를 구비하며, 스테이지에 탑재된 배선기판의 전극을 포함하는 제 1 영역 상에, 도전성 입자 및 기포발생제를 함유한 유동체가 공급되고, 헤더에 유지된 기판이, 돌기면이 배선기판의 제 1 영역에 대향하도록, 또는 오목부가 배선기판의 제 1 영역 주위를 둘러싸도록 배치되며, 가열기구에 의해 유동체가 가열되고, 이 유동체 중에 함유된 기포발생제로부터 발생한 기포에 의하여 유동체가 전극 상에 자기집합하고, 가열기구에 의하여 유동체가 다시 가열되어, 전극 상에 자기집합한 유동체 중에 함유된 도전성 입자가 용융됨으로써 전극 상에 범퍼가 형성되는 것을 특징으로 한다.
본 발명의 범프형성장치는, 배선기판의 전극 상에 범프를 형성하는 범프형성장치로서, 배선기판을 탑재하는 스테이지와, 스테이지에 대향하여 배치되는 판상부재를 유지하는 헤더와, 스테이지 또는 헤더를 가열하는 가열기구를 구비하며, 헤더는, 스테이지에 대하여 상하운동 가능한 기구를 구비하고, 스테이지에 탑재된 배선기판 상에, 도전성 입자 및 기포발생제를 함유한 유동체가 공급되며, 헤더로 유지된 판상부재가, 배선기판 상에 공급된 유동체에 접촉하여 배치되고, 가열기구에 의하여 유동체가 가열되고, 이 유동체 중에 함유된 기포발생제로부터 발생한 기포에 의하여 유동체가 전극 상에 자기집합하며, 가열기구로 유동체가 다시 가열되어, 전극 상에 자기집합한 유동체 중에 함유된 도전성 입자가 용융됨으로써 전극 상에 범프가 형성되는 것을 특징으로 한다.
[발명의 효과]
본 발명의 범프형성방법에 의하면, 배선기판 중 전극을 포함하는 제 1 영역 상에 도전성 입자와 기포발생제를 함유한 유동체를 공급한 후, 돌기면이 형성된 기판을, 당해 돌기면이 배선기판의 제 1 영역에 대향하도록 배치하고, 이어서, 유동체를 가열하여 기포발생제로부터 기포를 발생시키므로, 제 1 영역 내에 선택적으로 범프를 형성하기가 가능해진다. 특히, 유동체를 가열하여 기포발생제로부터 기포를 발생시킴으로써 도전성 입자를 전극 상에 자기집합시킬 수 있다. 그 결과, 생산성이 우수한 범프형성방법을 제공할 수 있다.
도 1의 (a)∼(d)는, 수지의 자기집합을 이용한 범프형성방법의 기본 공정을 나타낸 공정단면도이다.
도 2의 (a)∼(d)는, 수지의 자기집합을 이용한 범프형성방법의 기본 공정을 나타낸 공정단면도이다.
도 3의 (a), (b)는 수지의 자기집합 메커니즘을 설명하는 도이다.
도 4는, 범프형성에서의 수지 이동기구를 설명하기 위한 도이다.
도 5는, 일부 영역에서 범프형성을 실행하는 예의 배선패턴을 설명하기 위한 현미경 사진이다.
도 6은, 일부 영역에서 범프형성을 실행하는 예의 배선패턴을 설명하기 위한 현미경 사진이다.
도 7은, 수지 이동이 관찰된 예를 설명하기 위한 현미경 사진이다.
도 8은, 수지 이동이 관찰된 예를 설명하기 위한 현미경 사진이다.
도 9는, 수지 이동이 관찰된 예를 설명하기 위한 현미경 사진이다.
도 10은, 범프형성에서의 수지 이동기구를 설명하기 위한 도이다.
도 11의 (a)∼(c)는, 본 발명의 실시형태에 관한 범프형성방법을 나타낸 공정단면도이다.
도 12의 (a)∼(d)는, 본 발명의 실시형태에 관한 범프형성방법을 나타낸 공정단면도이다.
도 13의 (a) 및 (b)는, 각각 본 발명의 실시형태에 관한 범프형성방법을 나타낸 공정상면도 및 공정단면도이다.
도 14는, 전극의 주변 배치를 나타낸 평면도이다.
도 15는, 전극의 영역배열 배치를 나타낸 평면도이다.
도 16은, 범프형성의 실험결과를 나타낸 현미경사진이다.
도 17은, 범프형성의 실험결과를 나타낸 현미경사진이다.
도 18은, 범프형성의 실험결과를 나타낸 현미경사진이다.
도 19는, 범프형성의 실험결과를 나타낸 현미경사진이다.
도 20은, 범프형성의 실험결과를 나타낸 SEM사진이다.
도 21은, 범프형성의 실험결과를 나타낸 현미경사진이다.
도 22는, 범프형성의 실험결과를 나타낸 현미경사진이다.
도 23은, 본 발명의 실시형태 개변예의 구성을 나타낸 도이다.
도 24의 (a)∼(c)는, 본 발명의 실시형태 개변예를 나타낸 공정단면도이다.
도 25는, 본 발명의 실시형태에 관한 도전성 입자의 재료를 나타낸 도이다.
도 26은, 본 발명의 실시형태에 관한 기포발생제의 재료를 나타낸 도이다.
도 27은, 본 발명의 실시형태에 관한 기포발생제 가루의 재료를 나타낸 도이다.
도 28은, 본 발명의 실시형태에 관한 범프형성장치를 모식적으로 나타낸 단면도이다.
도 29의 (a)∼(c)는, 본 발명의 실시형태에 관한 범프형성장치의 동작을 설명하기 위한 공정단면도이다.
도 30의 (a) 및 (b)는, 본 발명의 실시형태에 관한 범프형성장치의 동작을 설명하기 위한 공정단면도이다.
도 31의 (a) 및 (b)는, 본 발명의 실시형태에 관한 범프형성장치의 동작을 설명하기 위한 공정단면도이다.
도 32의 (a) 및 (b)는, 본 발명의 실시형태에 관한 범프형성장치의 동작을 설명하기 위한 공정단면도이다.
도 33의 (a) 및 (b)는, 본 발명의 실시형태에 관한 범프형성장치의 동작을 설명하기 위한 공정단면도이다.
도 34의 (a) 및 (b)는, 바늘부재를 이용한 페이스트 공급방법을 설명하는 도이다.
도 35는, 페이스트 공급방법을 설명하기 위한 단면도이다.
도 36은, 페이스트 공급방법을 설명하기 위한 단면도이다.
도 37은, 본 발명의 실시형태에 관한 범프형성장치의 개변예를 모식적으로 나타낸 상면도이다.
도 38의 (a)는, 배선기판을 하측에 배치한 구성을 나타낸 단면도, (b)는, 배선기판을 상측에 배치한 구성을 나타낸 단면도이다.
[부호의 설명]
13 : 돌기면 14 : 유동체(수지)
16 : 도전성 입자(땜가루) 17 : 제 1 영역
18 : 주면 19 : 범프
20 : 오목부(홈) 30 : 기포
31 : 배선기판 32 : 전극
40 : 기판(판상부재) 41 : 전극패턴
50 : 스테이지 52 : 헤더
53 : 흡착기구 60 : 가열기구(히터)
70 : 디스펜서 72 : 바늘부재
74 : 스퀴지(squeegee) 75 : 블레이드장치
80 : 세정장치 100 : 범프형성장치
본원 출원인은, 배선기판이나 반도체칩 등의 전극 상에, 도전성 입자(예를 들어 땜가루)를 자기집합시켜 범프를 형성하는 방법, 혹은, 배선기판과 반도체칩의 전극 사이에 도전성 입자를 자기집합시켜 전극간 접속체를 형성하여 플립칩 실장하는 방법에 대하여, 각종 검토를 실시하여 종래에 없는 신규 범프형성방법, 플립칩 실장방법을 제안하였다(일본 특허출원 2004-257206호, 일본 특허출원 2004-365684호, 일본 특허출원 2005-094232호). 여기서 이러한 특허출원을 본원 명세서에 참고로 원용한다.
도 1의 (a)∼(d), 및 도 2의 (a)∼(d)는, 본원 출원인이 상기 특허출원 명세서에 개시한 범프형성방법의 기본공정을 나타낸 도이다.
우선, 도 1의 (a)에 나타낸 바와 같이, 복수의 전극(32)을 갖는 배선기판(31) 상에, 땜가루(16)와 기포발생제(도시 생략)를 함유한 수지(14)를 공급한다. 다음으로 도 1의 (b)에 나타낸 바와 같이, 수지(14) 표면에 기판(40)을 배치한다.
이 상태에서 수지(14)를 가열하면, 도 1의 (c)에 나타낸 바와 같이, 수지(14) 중에 함유된 기포발생제로부터 기포(30)가 발생한다. 그리고 도 1의 (d)에 나타낸 바와 같이, 수지(14)는 발생한 기포(30)가 성장함으로써 그 기포(30) 외측으로 밀려난다.
밀려난 수지(14)는 도 2의 (a)에 나타낸 바와 같이, 배선기판(31)의 전극(32)과의 계면, 및 기판(40)과의 계면에 기둥형상으로 자기집합 한다. 다음으로, 수지(14)를 다시 가열하면, 도 2의 (b)에 나타낸 바와 같이 수지(14) 중에 함유된 땜가루(16)가 용융되어, 전극(32) 상에 자기집합한 수지(14) 중에 함유된 땜가루(16)끼리 서로 용융 결합한다.
전극(32)은, 용융 결합된 땜가루(16)에 대하여 습윤성이 높으므로, 도 2의 (c)에 나타낸 바와 같이, 전극(32) 상에 융융 땜가루에 의해 이루어지는 범프(19)를 형성한다. 마지막으로, 도 2의 (d)에 나타낸 바와 같이, 수지(14)와 기판(40)을 제거함으로써, 전극(32) 상에 범프(19)가 형성된 배선기판(31)이 얻어진다.
이 방법의 특징은, 배선기판(31)과 기판(40)의 틈새에 공급된 수지(14)를 가열함으로써, 기포발생제로부터 기포(30)를 발생시키고, 기포(30)가 성장함에 따라 수지(14)를 기포 외측으로 밀어냄으로써 수지(14)를 배선기판(31)의 전극(32)과 기판(40) 사이에 자기 집합시키는 점이다.
수지(14)가 전극(32) 상에 자기집합하는 현상은, 도 3의 (a), (b)에 나타낸 바와 같은 메커니즘으로 일어나는 것으로 생각된다.
도 3의 (a)는, 성장한 기포(도시 생략)에 의하여 수지(14)가 배선기판(31)의 전극(32) 상으로 밀려난 상태를 나타낸 도이다. 전극(32)에 접한 수지(14)는, 그 계면에서의 계면장력(이른바 수지의 습윤확장에 기인하는 힘)(Fs)이, 수지 점성도 (η)로부터 발생하는 응력(Fη)보다 크므로, 전극(32) 전면에 걸쳐 확장되고, 최종적으로 전극(32)의 단부를 경계로 한 기둥형상 수지가 전극(32)과 기판(40) 사이에 형성된다.
여기서, 전극(32) 상에 자기집합하여 형성된 기둥형상의 수지(14)에는, 도 3의 (b)에 나타낸 바와 같이, 기포(30)의 성장(또는 이동)에 의한 응력(Fb)이 가해지나, 수지 점성도(η)로부터 발생하는 응력(Fη)의 작용에 의하여 그 형상을 유지할 수 있어, 일단 자기집합한 수지(14)가 소멸하는 일은 없다.
또한, 자기집합한 수지(14)가 일정 형상을 유지할 수 있는지 여부는, 상기 계면장력(Fs) 외에, 전극(32)의 면적(S) 및 전극(32)과 기판(40)의 틈새 거리(L)나, 수지(14) 점도(η)에도 의존한다. 수지(14)를 일정 형상으로 유지시키는 기준을 T로 하면, 정성적으로는 다음과 같은 관계가 성립되는 것으로 생각된다.
T=K·(S/L)·η·Fs(K는 상수)
상기 설명한 바와 같이 이 방법은, 수지(14)의 계면장력에 의한 자기집합을 이용하여, 전극(32) 상에 수지(14)를 자기정합적으로 형성하는 것인데, 이러한 계면장력에 의한 자기집합은, 배선기판(31) 표면에 형성된 전극(32)이 볼록형상으로 형성된 이유에서, 배선기판(31)과 기판(40) 사이에 형성된 갭 중에서 좁아진 전극(32) 상에서 일어나는 현상을 이용한 것이라 할 수 있다.
본원 출원인이 제안한 상기 방법을 이용하면, 수지 중에 분산된 땜가루를 효율적으로 전극 상에 자기집합시킬 수 있으며, 또 균일성도 우수하면서 생산성 높은 범프형성을 실현할 수 있다. 또, 수지 중에 분산된 땜가루를, 수지가 공급된 기판 상의 복수 전극 상에 균일하게 자기집합시킬 수 있으므로, 상기 방법은 수지가 공급된 배선기판 상의 모든 전극 상에 일괄적으로 범프를 형성할 때 특히 유용하다.
본원 출원인은, 상기 방법을 더욱 깊이 검토했을 때, 배선기판의 일부 영역에 범프를 형성할 경우의 어떤 현상을 관찰하였다. 이하, 그 현상에 대하여 설명한다.
배선기판의 구조에 따라서는, 배선기판 중의 일부 전극 상에만 범프를 형성하면 되는 경우도 있다. 예를 들어, 도 4에 나타낸 배선기판(31)에서는, 배선의 선단부분인 전극(32) 상에 범프를 형성하는 경우이다.
도 4에 나타낸 배선기판의 경우, 전극(32)을 포함하는 영역(117)에, 땜가루와 기포발생제(도시 생략)를 함유한 수지(14)를 도포한다. 이 도포된 수지(14)를 가열하면, 영역(117) 내의 전극(32) 상에 자기집합적인 범프가 형성되게 된다. 그러나 이 경우에 있어서, 도 4에 나타낸 바와 같이, 영역(117)이외의 영역(119)에까지 수지(14) 및 땜가루가 이동하여 전극(32)만이 아닌 배선(32e)의 범위에도 땜이 습윤 확장되거나, 그 배선(32e)에 땜가루의 집합이 안되거나 하는 현상이 발견됐다. 또, 약간의 균형 차에 따라서는 땜가루가 편이 집합하는 예도 보였다. 여기서, 도 4 중의 치수(a)는 약 1mm이고 치수(b)는 약 1.25mm이다.
또한, 도 5에 나타낸 바와 같은 배선패턴의 중앙 12개 전극(랜드)에 범프를 형성하고자 하는 경우에 대하여 설명한다. 도 5의 중앙부분을 갖는 배선패턴의 다른 예로서 도 6을 나타낸다.
이 경우에 있어서, 본원 발명자는, 다음과 같은 현상을 관측하였다. 우선, 도 7에 나타낸 바와 같이, 땜 범프가 랜드 부위를 초과하여 퍼진 예가 있다. 또는, 도 8 및 도 9에 나타낸 바와 같이, 땜가루가 랜드부위와는 관계없는 곳에서 집합한 예도 발견되었다. 이 관계없는 개소에 땜가루가 집합한 것은, 도 10에 나타낸 바와 같이 수지(14)가 기판(40)을 타고 다른 부분까지 이동하여(수지(14a, 14b), 화살표(50) 참조), 범프형성을 상정하지 않은 전극(33) 상으로 땜가루(16)가 이동한 것에 기인한 것으로 추측된다. 또, 경우에 따라서는 수지가 배선간을 타고 멀리까지 흘러나가 땜가루가 이동하는 현상도 관찰되었다.
수지(14)의 이동을 소정 영역 내에 머물게 할 수 있는 범프 형성 조건을 그때마다 실험 등에 의해 찾아내고, 그 조건을 엄밀하게 제어하거나, 혹은 소정 영역 이외를 마스킹하거나 하는 것도 가능하나, 모두 본 범프형성방법의 간편성이 손상되어버린다.
그래서, 본원 발명자는, 땜가루(16)와 기포발생제를 함유한 유동체(유동체)(14)를, 배선기판 전면에 부여하여 이용하는 경우에 한정됨 없이, 배선기판의 일부 영역에 부여해도 땜 범프를 간편하게 형성할 수 있는 수법을 예의 검토하여 본 발명에 이르렀다.
이하, 본 발명의 실시형태에 대하여, 도면을 참조하면서 설명한다. 이하의 도면에서는, 설명을 간략하게 하기 위하여 실질적으로 동일 기능을 갖는 구성요소를 동일 참조부호로 나타낸다. 본 발명은 이하의 실시형태에 한정되지 않는다.
도 11의 (a)∼(c)는, 본 발명의 실시형태에서의 범프형성방법을 설명하기 위한 공정단면도이다.
우선, 도 11의 (a)에 나타낸 바와 같이, 배선기판(31) 중 전극(32)을 포함하는 제 1 영역(17) 상에 도전성 입자(16)와 기포발생제(도시 생략)를 함유한 유동체(14)를 공급한다. 본 실시형태에서의 유동체(14)는 수지이다. 여기서, 도전성 입자(16), 기포발생제의 구체예는 후술한다.
제 1 영역(17)은, 배선기판(31)의 일부 범위 내의 영역인 경우가 많으나, 배선기판(31) 전체(또는 거의 전부) 영역이라도 된다. 제 1 영역(17)은, 전형적으로는 범프가 형성되는 영역과 동일 또는 그보다 넓은 영역이다. 제 1 영역(17)은 전형적으로 범프가 형성되는 영역에 대응하며, 거기에 유동체(14)가 공급되는 점에서, 제 1 영역(17)은 면적이나 형상 등에 제약을 받지 않고, 배선패턴이나 전극(랜드)의 배치에 따라 결정되는 것이다. 도 4에 나타낸 영역(117)이, 본 실시형태의 제 1 영역(17)에 대응하는 경우, 제 1 영역은, 치수(a)×치수(b)에 대응한 범위이며, 예를 들어 1mm×1.25mm 또는 그와 같은 정도의 면적 범위이다.
다음으로, 도 11의 (b)에 나타낸 바와 같이, 유동체(14) 상에, 제 1 영역(17)과 같은 면적을 갖는 돌기면(13)이 주면(18) 상에 형성된 기판(판상부재)(40)을 배치한다. 구체적으로는, 기판(40)의 돌기면(13)이, 배선기판(31)의 제 1 영역(17)에 대향하도록 배치한다. 기판(40)의 치수 및 형상, 그리고 돌기면(13)의 치수, 높이(13h), 형상은, 범프형성 조건에 맞추어 그때마다 구체적으로 결정할 수 있다. 그리고, 본 실시형태의 일례에서, 기판(40)은 1cm×1cm의 정방형이며, 돌기면(13)은 4mm×4mm의 정방형이고 400㎛의 높이(13h)이다. 단, 이 예는 어디까지나 일례이며 그 치수나 형상에 제한되지 않는다.
기판(판상부재)(40)은, 예를 들어 유리기판이다. 또, 유리기판에 한정됨 없이, 세라믹기판, 반도체기판(실리콘기판 등)을 이용할 수도 있다. 기판(40)으로서, 투광성 기판을 이용하면, 프로세스의 진척상황 및 범프형성 확인이 용이하다는 이점이 있다. 또, 기판(40)으로서 평탄성이 우수하며 가공이 용이한 기판(예를 들어 유리기판)을 이용하는 것도 바람직하다. 물론, 기판(40)이 저가라면, 그만큼 제조프로세스 상의 원가 이점도 늘어난다.
도 11의 (b)에 나타낸 상태에서 유동체(14)를 가열하면, 도 11의 (c)에 나타낸 바와 같이, 유동체(14) 중에 함유된 기포발생제로부터 기포(30)가 발생한다. 본 실시형태에서, 유동체(14)는 기판(40)의 돌기면(13)에 접촉시키면서 가열된다. 또, 배선기판(31) 상에 형성된 전극(32)과 기판(40)의 돌기면(13) 사이에는, 일정 틈새가 형성되며, 당해 일정 틈새는, 도전성 입자(16)의 입경보다 넓다. 또한, 여기서 기판(40)은 고정 또는 유지되며 유동체는 가열된다.
도 11의 (b) 및 (c)에 나타낸 바와 같이, 기판(40)에는 돌기면(13)이 형성되므로, 제 1 영역(17)에 공급된 유동체(14)를, 돌기면(13)과 사이의 표면장력에 의하여 제 1 영역(17)에 머물게 할 수 있다. 즉, 유동체(14)는, 제 1 영역(17)에 유지되므로, 유동체(14)가 제 1 영역(17)을 크게 초과하여 퍼지는 일이 없고, 그 결과 국소적인 범프형성을 간편하게 실행할 수 있는 효과적인 프로세스가 된다.
다음으로, 도 12의 (a)∼(d)도 참조하여, 기포(30) 발생 후의 과정에 대하여 설명을 계속한다.
도 12의 (a)에 나타낸 바와 같이, 유동체(14)는 발생한 기포(30)가 성장함으 로써, 그 기포(30)의 외측으로 밀려난다. 여기서, 유동체(14) 중의 기포발생제로부터 발생한 기포(30)는, 기판(40)과 배선기판(31) 사이에 형성된 틈새의 주변부로부터 외부로 배출된다.
밀려난 유동체(14)는 도 12의 (b)에 나타낸 바와 같이, 배선기판(31)의 전극(32)과의 계면, 및 기판(40) 돌기면(13)과의 계면에 기둥형상으로 집합한다. 그와 함께, 유동체(14) 중의 도전성 입자(16)는 전극(32) 상에 집합한다.
다음으로, 유동체(14)를 다시 가열하면, 도 12의 (c)에 나타낸 바와 같이 유동체(14) 중에 함유된 도전성 입자(16)가 용융되고, 그 결과, 도전성 입자(16)의 자기집합이 완료된다. 즉, 전극(32) 상에 용융된 도전성 입자로 이루어지는 범프(19)가 형성된다.
또한, 범프 형성 후, 적절한 양만큼 기판(40)을 상하 방향으로 이동시킴으로써, 형성된 범프의 높이 불균일을 억제할 수 있다. 이로써, 범프 형성 후에 실시되는, 예를 들어 플립칩 실장 시의 금속접합 시에 평행도를 높일 수 있어 접속신뢰성을 높일 수 있다.
마지막으로, 도 12의 (d)에 나타낸 바와 같이, 기판(40)을 분리하면 전극(32) 상에 범프(19)가 형성된 배선기판(31)이 얻어진다. 기판(40) 제거와 함께 유동체(14)를 제거해도 된다.
여기서, 기판(40)을 제거한 후, 유동체(수지)(14)를 남겨두어도 상관없으나, 범프형성 후, 미소한 도전성 입자(땜가루)가 유동체(14) 상에 잔재로 남을 경우도 있으므로, 신뢰성 면을 고려하여 도 12의 (d)에 나타낸 바와 같이, 잔재와 함께 유 동체(14)를 제거하는 것도 적합하다.
본 실시형태의 범프형성방법에서는, 제 1 영역(17) 상에 공급된 유동체(14)의 표면에, 제 1 영역(17)에 대향하도록 돌기면(13)을 배치하므로, 유동체(14)를 표면장력에 의해 제 1 영역(17) 상에 머물게 할 수 있다. 따라서, 유동체(14)를 가열하여 기포발생제로부터 기포(30)를 발생시켰을 때, 유동체(14)가 제 1 영역(17)을 초과하여 그 이외의 영역으로 이동하는 것을 억제할 수 있다. 이로써, 제 1 영역(17) 내에 선택적으로 범프(19)를 형성하고자 할 경우에, 제 1 영역(17) 이외로 이동한 땜가루(16)를 사후처리로 제거하거나, 미리 마스킹을 실시하는 등의 번거로움을 생략하고 간단한 방법으로 확실하게, 선택적으로 범프를 형성하기가 가능해진다. 또, 유동체(14)는 표면장력에 의하여 적극적으로 제 1 영역(17) 내에 머물게 할 수 있음으로써, 범프(19)를 제 1 영역(17) 내에 선택적으로 형성하기 위한 조건도 완화되어 프로세스 조건의 자유도도 커진다.
또한, 본 실시형태의 방법에서는, 기포(30)가 성장함으로써 유동체(14)를 기포 외측으로 밀어내고, 그 효과에 의하여 유동체(14)를 제 1 영역(17)의 전극(32) 상에 자기 집합시킬 수 있으며, 이어서, 전극(32) 상에 자기집합한 유동체(14) 중에 함유된 도전성 입자(16)를 용융시킴으로써, 습윤성 높은 전극(32) 상에, 용융된 도전성 입자로 이루어지는 범프(19)를 자기정합적으로 형성할 수 있다. 이로써, 유동체(14) 중에 분산된 도전성 입자(16)를 효율적으로 전극(32) 상에 자기집합 시킬 수 있어 균일성이 뛰어나며 또 생산성 높은 범프를 전극 상에 형성할 수 있다.
도 11의 (b)에 나타낸 상태를, 도 4에 나타낸 것과 마찬가지의 전극(32)을 포함하는 배선기판에 적용하면, 도 13의 (a) 및 (b)에 나타낸 바와 같이 된다. 도 13의 (a)는, 도 4와 마찬가지 상면도이며, 도 13의 (b)는 도 11의 (b)와 마찬가지 단면(측면)도이다.
도 13의 (a) 및 (b)에서도 알 수 있는 바와 같이, 본 실시형태의 구성에서는, 기판(40)의 돌기면(13)에 의해 유동체(14)를 제 1 영역(17)에 머물게 할 수 있으므로, 도 4에 나타낸 예의 경우와 달리, 범프(19)는 확실하게 전극(랜드)(32) 상에 자기집합적으로 형성된다. 즉, 본 실시형태의 구성에서는, 돌기면(13)에 의한 표면장력으로 유동체(14)는 제 1 영역(17) 내에 유지되므로, 배선(32e)의 개소나 또는, 제 1 영역(17) 이외의 다른 전극패턴 일부에 도전성 입자가 집합하고 그것이 쇼트의 원인이 되거나 하는 것을 방지할 수 있다.
여기서, 전술한 실시형태에서는, 배선기판(31) 상에 유동체(14)를 공급한 후 기판(40)을 배치하였으나, 이에 한정됨 없이, 먼저 제 1 영역(17)과 돌기면(13)을, 일정 틈새를 형성하고 서로 대향시켜 배치한 후, 도전성 입자(16)와 기포발생제를 함유한 유동체(14)를 그 틈새에 공급하도록 해도 된다.
전술한 바와 같이, 본 실시형태의 방법에서는, 기포(30)가 성장함으로써, 도전성 입자(16)를 함유하는 유동체(14)를 기포 외측으로 밀어내고, 그 작용에 의하여 전극(32) 상에 기둥형상으로 집합한 유동체(14) 중에 함유된 도전성 입자(16)를 용융시켜, 전극(32) 상에 용융된 도전성 입자(16)로 이루어지는 범프(19)를 자기정합적으로 형성할 수 있다.
따라서, 단순히 습윤성만을 이용하여 전극 상에 자기집합시키고자 시도해도 실현되지 않았던 경우라도, 본 실시형태의 방법에 의하면, 전극(32) 상에 용융된 도전성 입자(16)로 이루어지는 범프(19)를 자기집합적으로 형성할 수 있다. 또, 효율적으로 도전성 입자(16)를 전극(32) 상에 자기집합 시킬 수 있으므로, 과잉된 도전성 입자(16)를 유동체(14) 중에 함유시키는 일없이, 적량의 도전성 입자(16)로 전극(32) 상에 필요한 범프(19)를 형성하기가 가능해진다. 도전성 입자(16)의 최적 함유량은, 예를 들어 다음과 같이 설정할 수 있다.
배선기판(13) 상에 공급되는 유동체(예를 들어 수지)(14)의 체적(VB) 중에 함유된 도전성 입자(16) 모두가, 배선기판(31) 전극(32) 상의 범프(19) 형성에 기여했다 한다면, 범프(19)의 총 체적(VA)과 유동체(14)의 체적(VB)은 다음과 같은 관계식(1)이 성립된다.
VA:VB≒SA:SB ............ (1)
여기서, SA는 배선기판(31)의 전극(32) 총 면적, SB는 배선기판(31)의 소정영역(구체적으로는 전술한 제 1 영역(17))의 면적을 각각 나타낸다. 이로써, 수지(14) 중에 함유된 도전성 입자(16)의 함유량은 다음과 같은 식(2)으로 표시된다.
(도전성 입자(16)의 함유량)=SA/SB×100[체적%] ....... (2)
따라서, 수지(14) 중에 함유된 도전성 입자(16)의 최적 함유량은, 대략 다음과 같은 식(3)에 기초하여 설정할 수 있다.
(도전성 입자(16)의 함유량)=SA/SB×100±α[체적%] ....... (2)
여기서, 상기 파라미터(±α)는, 도전성 입자(16)가 배선기판(31)의 전극(32) 상에 자기집합할 때의 과부족분을 조정하기 위한 것으로, 여러 가지 조건에 의하여 결정할 수 있다.
배선기판(31)의 전극(32) 배치는 여러 가지 형태를 취할 수 있으나, 도 14, 도 15에 나타낸 바와 같은 전형적인 전극(32)의 배치에 대하여, 식(3)에 의해 최적의 도전성 입자(16) 함유량을 구하면, 대략 다음과 같은 값이 된다.
도 14에 나타낸 배치(주변배치(peripheral arrangement))...0.5∼5체적%
도 15에 나타낸 배치(영역배열배치(area array arrangement))...15∼30체적%
이 점에서, 전극(32) 상에 필요한 범프(19)를 형성하는 데는, 수지(14) 중에 분산된 도전성 입자(16)는, 0.5∼30체적%의 비율로 수지(14) 중에 함유되면 충분해진다.
특히, 본 실시형태의 범프형성방법에 의하면, 돌기면(13)이 형성된 기판(40)을 이용하여 유동체(14)를 표면장력에 의해 제 1 영역(17) 상에 머물게 할 수 있음으로써, 유동체(14)가 제 1 영역(17)을 초과하여 그 이외의 영역으로 이동하는 것을 억제할 수 있으므로, 도전성 입자(16)를 더욱 효율적인 양으로 억제할 수 있다. 즉, 제 1 영역(17)을 초과 이동하여 손실되어버리는 만큼의(즉, 여분의) 도전성 입자(16)를 고려하지 않아도 되거나, 혹은 이를 고려하는 비율을 적게 할 수 있다.
일반적으로, 도전성 입자(16)와 수지(14)의 중량비는 약 7 정도이므로, 상기 0.5∼30체적%의 비율은 대략 4∼75중량%의 비율에 상당한다.
또, 유동체를 돌기면과 배선기판의 전극간에 자기집합시키는 공정에 있어서, 돌기면과 배선기판의 갭을 변동시키면서 실시해도 된다. 이와 같이 함으로써, 유동체를 돌기면과 전극간에 효율적으로 자기집합시킬 수 있다.
다음으로, 도 16에서 도 22를 참조하면서, 본 실시형태의 범프형성방법의 실험결과 예를 설명한다.
도 16 및 도 17은, 6개×6개의 주변 전극배치의 배선기판(FR-4기판) 상에, 도전성 입자와 기포발생제를 함유한 유동체(수지페이스트)를 도포하여 가열한 예이다.
도 16은, 돌기면(13)이 형성되지 않은 평탄한 기판(평판)을 이용하여 실행한 실험예로서, 도 16에서 알 수 있는 바와 같이, 범프의 형성은 완성했지만 유동체(수지)는 광범위하게 흐르고 있다. 이 흘러나온 범위에, 다른 전극이나 배선이 있으면, 거기에 도전성 입자의 집합이 생겨버릴 가능성이 있다. 도 16의 예에서 사용한 기판은 1cm×1cm의 정방형 유리기판이다.
한편, 도 17은, 돌기면(13)을 형성한 기판을 이용하여 실행한 실험예이다. 여기서 이 실험은, 도전성 입자를 함유하지 않은 유동체(수지)에 대하여 예비적으로 행한 것이며, 도 17에서 알 수 있는 바와 같이 유동체(수지)가 전극 상에 자기집합 하였다. 도 17의 예에서 사용한 기판은, 1cm×1cm의 정방형 유리기판에 돌기면(13)이 될 볼록형 가공부분을 4mm×4mm의 정방형이며 400㎛ 높이로 형성한 것이다.
도 18은, 도 17의 실험예와 같은 기판을 이용하여 도전성 입자를 함유한 유동체(수지)에 대하여 실시한 것이며, 도 18에서 알 수 있는 바와 같이, 범프의 형성은 완료되었고, 또 유동체(수지)는 돌기면의 표면장력 효과에 의해 소정 범위(구체적으로는 제 1 영역)에 머물러 있다.
도 19에 나타낸 실험예는, 도 18에 나타낸 실험예로부터 수지를 제거하고, 자기집합적으로 형성된 범프를 노출시킨 것이다. 도 19에서도, 본 실시형태의 범프형성방법에 의하여 균일한 범프가 깨끗하게 형성되어 있음을 알 수 있다. 또, 도 20은, 본 실험예에서 형성된 범프의 SEM(주사성 전자현미경)사진이다.
도 21은, 전극 수가 많은(30개×30개) 배선기판 상에 범프를 형성한 실험결과 예를 나타낸다. 도 21에서 알 수 있는 바와 같이, 범프가 형성되기는 했으나 일부 도전성 입자의 편이가 보인다. 또, 유동체(수지)의 흐름도 관찰된다.
한편, 도 22는, 도 21과 같은 배선기판에서, 돌기면(13)을 형성한 기판을 이용하여 실행한 실험결과 예이다. 도 22에서 알 수 있는 바와 같이, 이 예에서도 범프의 형성은 완료되고, 또 도 21에서 보인 도전성 입자의 편이도 보이지 않는다. 더불어, 돌기면(13)의 표면장력 효과에 의하여 유동체는 소정 범위(구체적으로는 제 1 영역(17)) 안에 머물러 있음을 알 수 있다. 또, 도 21에서 보인 도전성 입자의 편이도, 도 21의 예에서 사용한 기판을 이용하여 조건을 엄선함으로써 해소하는 것은 가능하나, 도 22의 예에 의하면 그 조건을 완화할 수 있어 프로세스의 선택 자유도를 올릴 수 있다.
또, 도 21 및 도 22의 예에서도 알 수 있는 바와 같이 본 실시형태의 범프형성방법은, 배선기판의 일부에 유동체를 공급하는 경우만이 아닌 배선기판 전체(또는 거의 전부)에 유동체를 공급하는 경우에도 효과가 있음을 이해할 수 있다.
전술한 본 실시형태의 범프형성방법은, 또한 다음과 같은 개변을 행할 수도 있다. 상기 실시형태에서, 기판(40)의 돌기면(13)은 그 표면이 평탄한 것을 사용 했으나 이에 한정되지 않는다. 예를 들어, 도 23에 나타낸 바와 같이, 제 1 영역(17) 상에 형성된 복수의 전극(32)과 대향하는 위치에, 전극(32)과 거의 동일 형상의 볼록형 패턴 또는 전극패턴(41)을 형성한 돌기면(13)을 이용해도 된다. 이와 같이 돌기면(13)의 소정 개소에 볼록형 패턴이나 전극패턴(41)을 형성하면, 땜가루의 자기집합을 보다 용이하게 할 수 있는 경우가 있다. 또, 제 1 영역(17)과 돌기면(13)의 간격(거리)은, 각종 조건(예를 들어, 수지의 점도, 땜가루의 입경, 전극의 크기 등)에 기초하여 결정할 수 있다. 그리고, 볼록형 패턴 또는 전극패턴(41)의 적어도 표면에, 금속을 형성해두는 것도 바람직하다. 금속으로 이루어지는 전극패턴(41)은, 인쇄 등의 방법으로 간단히 형성할 수 있다.
본 실시형태의 범프형성방법과 마찬가지 효과는, 기판(40) 상에 돌기면(13)을 형성하는 것만이 아닌, 기판(40) 중 제 1 영역에 대향하는 영역(15)의 주위에 오목부(또는 홈)(20)를 형성함으로써도 얻을 수 있다. 도 24(a)∼(c)를 참조하면서 간단히 설명한다.
우선, 도 11의 (a)와 마찬가지로, 도 24의 (a)에 나타낸 바와 같이 배선기판(31)의 일부 중 전극(32)을 포함하는 제 1 영역(17) 상에, 도전성 입자(16)와 기포발생제(도시 생략)를 함유한 유동체(14)를 공급한다. 이어서, 도 24의 (b)에 나타낸 바와 같이, 배선기판(31)의 제 1 영역(17)에 대향하는 영역(15)의 주위에 오목부(20)가 형성된 기판(40)을, 배선기판(31)의 제 1 영역(17)에 대향하도록 배치하고, 기판(40)과 배선기판(31) 사이에 유동체(14)가 오도록 한다. 여기서, 유동체(14) 주위는, 오목부(20)의 저부(20b)에 의해 둘러싸인다. 이 상태에서, 유동 체(14)를 가열하면, 도 24의 (c)에 나타낸 바와 같이, 유동체(14) 중에 함유하는 기포발생제로부터 기포(30)가 발생한다.
도 11의 (b) 및 (c)에 나타낸 경우와 마찬가지로, 도 24의 (b) 및 (c)에 나타낸 경우에도, 유동체(14)는 표면장력에 의하여 제 1 영역(17) 상에 멎게 할 수 있다. 이후는, 도 12의 (a)부터 (d)에서 설명한 과정과 마찬가지로 진행하여 전극(32) 상에 자기집합적으로 범프(19)가 형성되게 된다.
또, 도 24의 (b) 및 (c)에서 이용한 기판(40)에 있어서도, 도 23에 나타낸 기판과 마찬가지로, 기판(40) 표면(배선기판(31)에 대향하는 면)에 볼록형 패턴 또는 전극패턴(41)을 형성하는 것도 가능하다.
여기서, 본 실시형태에 사용하는 유동체(14), 도전성 입자(16), 및 기포발생제는, 특별히 한정되지 않으나, 각각 이하와 같은 재료를 사용할 수 있다.
유동체(14)로는, 실온에서 도전성 입자(16)의 용융온도 범위 내에서 유동 가능한 정도의 점도를 갖는 것이라면 되고, 또, 가열함으로써 유동 가능한 점도로 저하되는 것도 포함한다. 대표적인 예로는, 에폭시수지, 페놀수지, 실리콘수지, 디아릴프탈레이트수지, 퓨란수지, 멜라민수지 등의 열경화성 수지, 폴리에스터 엘라스토머, 불소수지, 폴리이미드수지, 폴리아미드수지, 아라미드수지 등의 열가소성 수지, 또는 광(자외선)경화수지 등, 혹은 이들을 조합한 재료를 사용할 수 있다. 수지 이외에도, 고비등점 용제, 오일 등도 사용할 수 있다.
또, 도전성 입자(16) 및 기포발생제로는, 도 25 및 도 26에 나타낸 바와 같은 재료로 적절히 조합하여 사용할 수 있다. 또한, 도전성 입자(16)의 융점을, 기 포발생제의 끓는점보다 높은 재료를 이용하면, 유동체(14)를 가열하여 기포발생제로부터 기포를 발생시켜, 유동체를 자기집합시킨 후, 다시 유동체(14)를 가열하여 자기집합한 유동체 중의 도전성 입자를 용융시켜 도전성 입자끼리를 금속 결합시킬 수 있다.
또, 기포발생제는, 끓는점이 서로 다른 2종류 이상의 재료로 이루어지는 것이라도 된다. 끓는점이 다르면 기포의 발생 및 성장 타이밍에 차가 생기고, 그 결과,기포의 성장에 따른 유동체(14)의 압출이 단계적으로 이루어지므로, 유동체(14)의 자기집합 과정이 균일화되며, 이로써 균일성이 좋은 도전패턴을 형성할 수 있다.
여기서, 기포발생제로는 도 26에 열거한 재료 이외에, 유동체(14)가 가열될 때, 기포발생제가 열분해함으로써 기포를 발생하는 재료도 사용할 수 있다. 이와 같은 기포발생제로는, 도 27에 열거한 재료를 사용할 수 있다. 예를 들어, 결정수를 포함하는 화합물(수산화 알루미늄)을 사용할 경우, 유동체(14)가 가열되었을 때 열분해하고, 수증기가 기포로 발생한다.
다음으로, 본 실시형태의 범프형성방법을 실행하기 위한 적합한 범프형성장치에 대하여 도 28 내지 도 37을 참조하면서 설명한다.
도 28은, 본 발명의 실시형태에서 범프형성장치(100)를 모식적으로 나타낸다. 본 실시형태의 범프형성장치(100)는, 배선기판(31) 상에 범프를 형성하는 장치이며, 배선기판(31)을 탑재하기 위한 스테이지(50)와, 스테이지(50)에 대향하여 배치되는 헤더(52)로 구성된다.
헤더(52)는, 스테이지(50) 위쪽에 배치되는 기판(판상부재)(40)의 흡착이 가능한 흡착기구(53)를 구비하며, 판상부재(40)를 흡착한 상태에서 상하운동 가능한 기구(도시 생략)를 갖는다. 또한, 헤더(52) 및 스테이지(50)의 적어도 한쪽에는 가열기구가 설치되며, 도 28에 나타낸 예에서는 스테이지(50)에 가열기구(60)가 설치된 것을 나타낸다. 본 실시형태에서의 가열기구(60)는, 배선기판(31)을 가열할 수 있는 히터이다. 가열기구는, 스테이지(50)와 함께, 헤더(52)에도 설치되어 상하 양쪽에서 가열시키도록 하는 것도 가능하다.
본 실시형태의 구성에서는, 가열기구(60)에 의해 배선기판(31)을 가열할 수 있으며, 가열 시 헤더(52)는, 스테이지(50)를 기준으로 소정 간격(제 1 간격)으로 판상부재(40)를 유지할 수 있다.
이어서, 도 29의 (a) 내지 도 33의 (b)를 참조하면서 본 실시형태의 범프형성장치(100) 동작 일례에 대하여 설명한다.
우선, 도 29의 (a)에 나타낸 바와 같이, 헤더(52)의 흡착기구(53)에 의하여 판상부재(40)를 흡착하고 이 상태에서 헤더(52)를 위쪽으로 이동시킨다(화살표(55)). 헤더(52)의 이동은, 모터와 같은 가동기구를 이용하면 된다.
한편, 스테이지(50) 상에는, 전극(32)이 형성된 배선기판(31)을 탑재시켜둔다. 스테이지(50)는, 배선기판(31)을 흡착시켜 고정 가능한 기구를 구비하며, 이로써 배선기판(31)을 스테이지(50) 상에 고정시킬 수 있다. 배선기판(31)은, 수지제 배선기판(예를 들어 FR-4기판), 세라믹기판 등을 이용할 수 있다. 또, 경질(rigid)기판에 한하지 않고 플렉시블기판을 사용하는 것도 가능하다. 그리고, 본 실시형태의 배선기판(31)은, BGA(Ball Grid Array)에 이용되는 중간기판(interposer)이라도 된다.
헤더(52)를 이동시키면, 도 29의 (b)에 나타낸 바와 같이 된다. 그 후, 도 29의 (c)에 나타낸 바와 같이 디스펜서(70)를 이용하여, 배선기판(31) 상의 전극(32)을 포함하는 영역에 유동체(14)를 도포한다. 디스펜서(70) 내에는 유동체(예를 들어 수지페이스트)(14)가 충전되어 있다.
본 실시형태의 유동체(14)는, 도전성 입자와 기포발생제를 함유한다. 본 실시형태의 유동체(14)는 수지이다. 여기서, 본 실시형태에 있어서, 유동체(14)를 페이스트라 칭하는 경우도 있다.
또, 본 실시형태에서는, 도 29의 (a)에 나타낸 상태에서 설명했으나, 물론 도 29의 (b)에 나타낸 상태에서 프로세스를 개시하는 것도 가능하다. 더불어, 유동체(수지페이스트)(14)의 부여방법은 디스펜서(70)에 의한 도포에 한하지 않고 다른 방법을 이용하는 것도 가능하다.
다음으로, 도 30의 (a)에 나타낸 바와 같이, 헤더(52)를 하강시켜(화살표(56)) 판상부재(40)를 스테이지(50) 쪽에 가까워지게 한다. 이어서, 도 30의 (b)에 나타낸 바와 같이, 판상부재(40)와 스테이지(50) 상에 배치된 배선기판(31) 사이에 페이스트(14)가 오게 한다. 바꾸어 말하면, 페이스트(14)를 개재하고 배선기판(31)과 판상부재(40) 사이에 소정의 간격(제 1 간격)이 생기도록 헤더(52)를 이동시킨다. 이 소정 간격(틈새)은, 페이스트 중에 함유된 도전성 입자의 입경보다 넓다.
다음으로, 도 31의 (a)에 나타낸 바와 같이 히터(60)를 이용하여 스테이지(50)를 가열하고(가열 시의 스테이지를 [50a]로 표시), 배선기판(31) 상에 부여된 페이스트(14)를 가열한다. 그러면, 도 31의 (b)에 나타낸 바와 같이, 페이스트(14)에 함유된 기포발생제로부터 기포(30)가 발생한다.
이 가열 시에 있어서 헤더(52)는, 스테이지(50)를 기준으로 소정 간격을 두고 판상부재(40)를 유지한다. 판상부재(40)를 헤더(52)로 고정시킴으로써, 기포발생제로부터 기포(30)는, 판상부재(40)와 배선기판(31) 사이의 주로 틈새가 넓은 곳(예를 들어 배선기판(31) 중의 전극(32)이 형성되지 않은 곳)을 통과하여 판상부재(40) 둘레부로부터 뿜어져 배출되어간다.
가열프로세스가 진행되면, 도 32의 (a)에 나타낸 바와 같이 전극(32) 상에 범프(19)가 형성되어간다. 즉, 기포발생제의 기포(30) 작용에 기초한 수지의 자기집합 및 그에 이은 땜의 자기정합적인 자기집합을 통하여 배선기판(31)의 전극(32) 상에 범프(19)가 형성된다.
여기서, 스테이지(50)를 기준으로 한 헤더(52)와의 소정 간격(제 1 간격)은, 가열 시에 견고하게 고정되도록 헤더(52)를 제어해도 되고, 수지의 자기집합 및 땜의 자기집합이 형성되기 쉽도록, 가열공정의 프로파일에 맞추어 간격을 약간 넓히는 미상승동작(화살표(56))을 행하도록 헤더(52)를 제어해도 된다. 또, 넓히는 것만이 아닌, 그 간격을 조금씩 변동시키도록 헤더(52)를 제어해도 된다. 이와 같은 간격제어는, 범프높이를 높이거나, 범프높이를 균일하게 하는 효과를 얻을 경우에 행해질 수 있다. 가열 시에 간격을 변동시키는 경우는, 프로세스에도 의존하나, 예를 들어 제 1 간격에 대하여 10% 이하 정도의 변동거리를 목표로 하면 된다.
또, 페이스트(14)의 가열공정은, 스테이지(50)로부터의 가열만이 아닌 헤더(52)로부터 판상부재(40)를 통한 가열을 병용 실시하는 것도 가능하다. 그 경우에, 판상부재(40)는, 열전도율이 좋은 것(예를 들어 세라믹재료)을 이용하도록 하는 것이 바람직하다.
기포발생제의 기포(30) 작용에 기초한 수지의 자기집합 및 그에 이은 땜의 자기정합적인 자기집합을 통하여, 배선기판(31)의 전극(32) 상에 범프(19)가 형성된 후는, 히터(60)의 가열을 멈추고 도 32의 (b)에 나타낸 바와 같이 헤더(52)를 상승시킨다(화살표(57)). 이 때, 도 32의 (b)에 나타낸 바와 같이 판상부재(40)를 남기고 헤더(52)를 상승시켜도 되고, 판상부재(40)을 흡착한 채로 헤더(52)를 상승시켜도 된다. 여기서, 범프형성을 마친 후의 판상부재(40)는, 새로운 것으로 교환되거나 혹은 세정한 후 재이용된다.
또, 범프(19) 형성 후에, 적절한 양만큼 판상부재(40)를 상하방향으로 이동시킴으로써, 형성된 범프(19)의 높이 불균일을 억제할 수 있다. 이로써, 범프형성 후에 실시되는, 예를 들어 플립칩 실장 시의 금속 접합 시에 평행도를 높일 수 있어 접속신뢰성을 높일 수 있다.
마지막으로, 도 33의 (a)에 나타낸 바와 같이 판상부재(40)를 분리하고, 다시 도 33의 (b)에 나타낸 바와 같이 배선기판(31)을 스테이지(50)로부터 떼어내 제거하면, 전극(32) 상에 범프(19)가 형성된 배선기판(31)을 얻을 수 있다.
또, 판상부재(40)를 떼어낸 후, 유동체(수지)(14)를 남겨두어도 상관없으나, 범프형성 후, 미소한 도전성 입자(땜가루)가 유동체(14) 상에 잔재로 남을 경우도 있으므로, 신뢰성 면을 고려하여 잔재와 함께 유동체(14)를 제거하는 것을 채용하는 것도 바람직하다.
더불어, 판상부재(40)로서, 예를 들어 반도체칩을 이용할 경우에는, 본 실시형태의 범프형성방법을 이용하여 플립칩 실장을 행할 수도 있다. 즉, 판상부재(40)를 제거하지 않고 그대로, 배선기판(31) 상에 플립칩 실장된 반도체 실장체(모듈)를 형성할 수도 있다. 이 경우, 유동체(14)가 경화수지일 경우는, 그 유동체(14)를 경화시켜 언더 필로서 사용할 수도 있다. 그리고 유동체(14)를 제거한 후 언더 필을 주입해도 된다.
또, 스테이지(50)를 이동식으로 하여, 도 29(a)부터 도 33(b)에 나타낸 공정을 차례로 행하는 것도 가능하다. 예를 들어, 도 32(a)(혹은 도 32(b))에 나타낸 상태에서 판상부재(40)를 위쪽으로 이동시킴과 더불어, 범프형성 후의 배선기판(31)을 제거하여 도 29(b)에 나타낸 상태로 하며, 도 29(b)에 나타낸 상태에서 스테이지(50)를 이동시켜 디스펜서(70) 아래쪽으로 오게 하고, 다시 페이스트 부여 후에 스테이지(50)를 이동시켜 도 30(a)부터 도 31(b)까지의 공정(혹은 그 후의 도 32(a) 또는 (b)까지의 공정)을 실행시킬 수도 있다.
본 발명의 실시형태에 관한 범프형성장치(100)에 의하면, 배선기판(31)을 탑재하기 위한 스테이지(50)와, 판상부재(40)가 흡착 가능하고 상하운동 가능한 기구를 가진 헤더(52)와의 적어도 한쪽에 가열기구(히터)(60)가 설치되어, 가열기구(60)에 의한 가열 시에, 헤더(52)가 판상부재(40)를 유지할 수 있으므로, 스테이 지(50) 상에 배선기판(31)을 개재하고, 도전성 입자와 기포발생제를 함유한 유동체(페이스트)(14)를 공급한 경우에, 가열기구(히터)(60)의 가열에 의하여 기포발생제로부터 기포(30)를 발생시키고, 그 발생한 기포(30)에 의하여 도전성 입자를 배선기판(31)의 전극(32) 상에 자기집합시킬 수 있다. 그 결과, 생산성이 우수한 범프형성을 실시할 수 있다.
전술한 실시형태에서는, 유동체(14)인 페이스트 공급에 디스펜서(70)를 이용했는데, 디스펜서는 에어펄스식, 젯트식, 스크류식, 메카니컬식 등의 여러 가지를 적절히 사용할 수 있다. 또, 페이스트(14)의 공급은, 디스펜서를 이용한 것에 한정됨 없이, 다른 수법을 이용할 수 있다. 예를 들어, 도 34(a) 및 (b)에 나타낸 바와 같이, 페이스트(14)를 딥핑 가능한 바늘부재(72)를 이용하여 페이스트(14)를 배선기판(31) 상에 부여하는 것도 가능하다.
좀더 설명하면, 도 34(a)에 나타낸 바와 같이, 바늘부재(72)를 하강시켜(화살표(76)) 페이스트(14)가 저장된 개소에 삽입하고, 바늘부재(72)의 표면장력을 이용하여 페이스트(14)의 일부(14a)를 취해낸다(화살표(77)).
다음으로, 도 34의 (b)에 나타낸 바와 같이, 페이스트(14)의 일부(14)를 유지한 바늘부재(72)를 배선기판(31) 상에 부여하고(화살표(78)), 그 후 바늘부재(72)를 끌어올린다(화살표(79)).
이와 같이 하여, 페이스트(14)를 배선기판(31) 상에 공급할 수 있다. 배선기판(31) 상에 필요한 페이스트(14)가 소량일 경우(또는 극소량일 경우), 디스펜서(70)에 의한 공급에서는 공급량의 조정이 어려울 경우가 있을 수 있으나, 바늘부 재(72)를 이용한 페이스트(14) 공급에서는 소량의 공급에도 용이하게 대응할 수 있다. 또, 디스펜서(70)를 설치하면, 원가 높은 범프장치가 돼버릴 가능성이 있으나, 바늘부재(72)는 간편한 기구이므로, 바늘부재(72)를 이용하면 그와 같은 문제를 비교적 용이하게 회피할 수 있다.
또, 바늘부재(72)를 이용하는 것에 한정됨 없이, 도 35에 나타낸 바와 같이, 마스크(73)와 스퀴지(74)를 이용하여 페이스트(14)를 인쇄로써 공급해도 되며, 도 36에 나타낸 바와 같이 블레이드장치(75)를 이용하여 블레이드에 의하여 페이스트(14)를 공급해도 된다.
또한, 본 실시형태의 범프형성장치(100)에 있어서, 판상부재(40)를 회전시키는 기구를 배치하는 것도 가능하다. 도 37은, 범프형성장치(100)를 위쪽에서 본 구성을 나타낸다. 도 37에 나타낸 예에서 범프형성장치(100)는, 판상부재(40)의 회전이 가능한 기구를 가지며, 헤더(52)와는 다른 영역에, 세정장치(80)가 배치된다. 도시된 범프형성장치(100)에서는, 헤더(52)의 개소에서 범프를 형성한 후, 판상부재(40)를 회전시켜(화살표(82)) 세정장치(80)의 개소로 오게 한 후 판상부재(40)를 세정하고, 이어서 판상부재(40)를 다시 회전시켜(화살표(83)), 재차 헤더(52)에서 범프형성을 행할 수 있다. 이 회전기구는 헤더(52)에 설치해도 되고, 혹은 헤더(52)와 다른 개소에 설치해도 된다.
본원 발명자가, 협피치의 배열형식(예를 들어, 전극(32) 피치가 500㎛ 정도 또는 그 이하)의 범프(19)를 형성하는 실험을 한 바, 배선기판(31)을 판상부재(40)에 대하여 수직 상방 및 하방 어느 쪽에 배치하는가에 따라 차이가 나는 예가 관찰 되었음을 알았다. 협피치의 것이 아니라면, 그 차는 무시할 수 있는 것이나, 배선기판(31)을 하방에 배치한 경우(즉, 스테이지(50) 쪽)에는, 밑에서 가열하거나(스테이지(50) 쪽에서의 가열), 위에서 가열해도(판상부재(40) 쪽에서의 가열), 쇼트 등의 문제없이 범프(19)를 형성할 수 있다. 한편, 배선기판(31)을 위쪽에 배치한 경우(즉, 헤더(52) 쪽)에는, 밑에서 가열하거나(스테이지(50) 쪽에서의 가열), 위에서 가열해도(판상부재(40) 쪽에서의 가열), 형성되는 범프(19) 사이에 쇼트가 발생한 경우가 관찰되었다.
이는, 판상부재(40)의 계면장력에 의한 유동체(수지)(14)의 확장과 중력이 영향을 미치는 것으로 추측된다. 다시 설명하면, 도 38의 (a)에 나타낸 바와 같이 배선기판(31)을 하방에 배치한 경우에는, 유동체(14)의 확장을 어느 정도 범위 내에서 멎게 할 수 있어 쇼트 문제는 발생하기 어려우나, 도 38의 (b)에 나타낸 바와 같이 배선기판(31)을 상방에 배치한 경우에는, 유동체(14)가 예상 이상으로 확장되며, 따라서 쇼트(35)의 문제가 발생하기 쉬워지는 경향이 강해지는 것으로 생각된다. 때문에, 배선기판(31)은, 하방에 배치하는 것이, 특히 협피치의 경우(예를 들어, 범프(19)가 형성되는 전극이 될 랜드 간격이 500㎛ 이하인 경우)에 바람직하다.
또한, 범프형성을 위한 가열 시의 가열속도에 대하여 실험한 바, 100℃/초 이상(바람직하게는, 150℃/초 이상)의 승온 가열을 행하면, 사용하는 재료에 맞추어 프로세스 조건을 엄밀하게 제어하지 않고 어느 정도 완화해도 범프(19)를 형성할 수 있음을 알았다. 예를 들어, 수지제의 배선기판(31)을 아래쪽에 배치하고, 310℃/초, 155℃/초, 103℃/초의 승온 속도를 가진 가열프로세스를 실행했을 때(가열시간은 30초), 쇼트 등의 문제없이 범프(19)를 형성할 수 있었다. 가열기구(60)는 예를 들어 세라믹 히터를 이용할 수 있다.
여기서, 승온속도를 프로세스의 최적화를 위해 특별히 상승시킨다는 것은, 그만큼 고가의 가열장치(히터)(60)를 이용한다는 것이 되므로, 가능한 한 그 조건(승온속도)을 완화시키고자 한다. 이 경우, 배선기판(31) 쪽과 판상부재(40) 쪽 양쪽에서 가열을 실행하는 것이 바람직하다. 예를 들어, 배선기판(31) 쪽의 가열은, 일정 온도에서의 일정 가열을 행하고(바꾸어 말하면, 보조가열 또는 예비가열), 판상부재(40) 쪽의 가열은, 온도 상승을 동반한 승온 가열을 행할 수 있다. 판상부재(40) 쪽의 가열을 행할 경우에는, 유리기판보다 열전도율이 높은 기판(예를 들어, 세라믹기판)을 이용하는 것이 바람직하다. 또, 배선기판(31)으로서, 세라믹제의 배선기판을 이용하면, 하측 가열(스테이지(50) 쪽으로부터의 가열)의 효율을 높일 수 있다.
전술한 바와 같이, 본 실시형태의 방법에서는, 기포(30)가 성장함으로써, 도전성 입자(16)를 함유하는 유동체(14)를 기포 외측으로 밀어내고, 그 작용에 따라 전극(32) 상에 기둥형으로 집합한 유동체(14) 중에 함유된 도전성 입자를 용융시켜, 전극(32) 상에 용융된 도전성 입자(16)로 이루어지는 범프(19)를 자기정합적으로 형성할 수 있다.
따라서, 단순히 습윤성만을 이용하여 전극상에 자기 집합시키고자 시도하여도 실현할 수 없었던 경우라도, 본 실시형태의 방법에 의하면, 전극(32) 상에 용융 된 도전성 입자로 이루어지는 범프(19)를 자기집합적으로 형성할 수 있다. 또, 효율적으로 도전성 입자를 전극(32) 상에 자기집합 시킬 수 있으므로, 과잉 도전성 입자를 유동체(14) 중에 함유시키는 일없이, 적량의 도전성 입자를 갖고 전극(32) 상에 필요한 범프(19)를 형성하기가 가능해진다.
이상, 본 발명을 적합한 실시형태에 의해 설명했으나, 이러한 기술은 한정사항이 아니며, 물론 각종 개변이 가능하다.
본 발명에 의하면, 간단한 방법에 의하여 선택적으로 범프를 형성하는 방법을 제공할 수 있다.

Claims (20)

  1. 배선기판의 전극 상에 범프를 형성하는 방법에 있어서,
    배선기판 중 전극을 포함하는 제 1 영역 상에, 도전성 입자와 기포발생제를 함유한 유동체를 공급하는 공정(a)과,
    주면 상에 돌기면이 형성된 기판을, 당해 돌기면이 상기 배선기판의 제 1 영역에 대향하도록 배치하는 공정(b)과,
    상기 유동체를 가열하고, 이 유동체 중에 함유된 상기 기포발생제로부터 기포를 발생시키는 공정(c)과,
    상기 유동체를 가열하고, 이 유동체 중에 함유된 상기 도전성 입자를 용융하는 공정(d)을 포함하며,
    상기 공정(c)에 있어서, 상기 유동체는, 상기 기포발생제로부터 발생한 기포에 의하여 상기 전극 상에 자기집합하고,
    상기 공정(d)에 있어서, 상기 전극 상에 자기집합한 상기 유동체 중에 함유된 도전성 입자가 용융됨으로써, 상기 전극 상에 범프를 형성하는 범프형성방법.
  2. 제 1 항에 있어서,
    상기 공정(a)에 있어서, 상기 유동체가 공급되는 상기 제 1 영역은, 상기 배선기판 일부 영역인 범프형성방법.
  3. 제 1 항에 있어서,
    상기 기판은 투광성 기판인 범프형성방법.
  4. 제 3 항에 있어서,
    상기 투광성 기판은 유리기판인 범프형성방법.
  5. 제 1 항에 있어서,
    상기 기판의 돌기면에는, 상기 전극에 대향하는 위치에 볼록형 패턴 또는 전극패턴이 형성되는 범프형성방법.
  6. 제 1 항에 있어서,
    상기 유동체에 함유된 상기 기포발생제는, 상기 공정(c)에서 상기 유동체가 가열됐을 때 비등하는 재료, 또는 열 분해됨으로써 기체를 발생하는 재료로 이루어지는 범프형성방법.
  7. 제 1 항에 있어서,
    상기 공정(c)에서, 상기 배선기판 상에 공급된 상기 유동체를 상기 기판의 상기 돌기면에 접촉시키면서 상기 유동체를 가열하는 범프형성방법.
  8. 제 7 항에 있어서,
    상기 공정(c)에서, 상기 배선기판 상에 형성된 상기 전극과 상기 기판의 상기 돌기면과의 사이에 틈새가 형성되는 범프형성방법.
  9. 제 8 항에 있어서,
    상기 공정(c)에서 상기 틈새의 크기가 변동하는 범프형성방법.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 틈새는 상기 도전성 입자의 입경보다 넓은 범프형성방법.
  11. 제 1 항에 있어서,
    상기 공정(c)에서 상기 기포발생제로부터 발생한 기포는, 상기 기판과 상기 배선기판 사이에 형성된 틈새의 주변부로부터 외부로 배출되는 범프형성방법.
  12. 제 1 항에 있어서,
    상기 공정(d) 후,상기 기판을 제거하는 공정을 추가로 포함하는 범프형성방법.
  13. 제 1 항에 있어서,
    상기 기판은, 상기 배선기판의 수직 상방에 배치되는 범프형성방법.
  14. 배선기판의 전극 상에 범프를 형성하는 방법에 있어서,
    배선기판의 일부 중 전극을 포함하는 제 1 영역 상에, 도전성 입자와 기포발생제를 함유한 유동체를 공급하는 공정(a)과,
    주면 상에 오목부가 형성된 기판을, 당해 오목부가 상기 배선기판의 제 1 영역 주위를 둘러싸도록 배치하는 공정(b)과,
    상기 유동체를 가열하고, 이 유동체 중에 함유된 상기 기포발생제로부터 기포를 발생시키는 공정(c)과,
    상기 유동체를 가열하고, 이 유동체 중에 함유된 상기 도전성 입자를 용융하는 공정(d)을 포함하며,
    상기 공정(c)에 있어서, 상기 유동체는, 상기 기포발생제로부터 발생한 기포에 의하여 상기 전극 상에 자기집합하고,
    상기 공정(d)에 있어서, 상기 전극 상에 자기집합한 상기 유동체 중에 함유된 도전성 입자가 용융됨으로써, 상기 전극 상에 범프를 형성하는 범프형성방법.
  15. 제 14 항에 있어서,
    상기 공정(a)에서 상기 유동체가 공급되는 상기 제 1 영역은, 상기 배선기판의 일부 영역인 범프형성방법.
  16. 제 1 항 또는 제 14 항에 기재된 범프형성방법으로 배선기판의 전극 상에 범프를 형성하는 장치에 있어서,
    상기 배선기판을 탑재하는 스테이지와,
    주면 상에 돌기면 또는 오목부가 형성된 기판을 유지하는 헤더와,
    상기 스테이지 또는 상기 유지부를 가열하는 가열기구를 구비하며,
    상기 스테이지에 탑재된 상기 배선기판의 전극을 포함하는 제 1 영역 상에, 도전성 입자 및 기포발생제를 함유한 유동체가 공급되고,
    상기 헤더에 유지된 상기 기판이, 상기 돌기면이 상기 배선기판의 제 1 영역에 대향하도록, 또는 상기 오목부가 상기 배선기판의 제 1 영역 주위를 둘러싸도록 배치되며,
    상기 가열기구에 의해 상기 유동체가 가열되고, 이 유동체 중에 함유된 상기 기포발생제로부터 발생한 기포에 의하여 상기 유동체가 상기 전극 상에 자기집합하고,
    상기 가열기구에 의하여 상기 유동체가 다시 가열되어, 상기 전극 상에 자기집합한 상기 유동체 중에 함유된 상기 도전성 입자가 용융됨으로써 상기 전극 상에 범퍼가 형성되는 범프형성장치.
  17. 배선기판의 전극 상에 범프를 형성하는 범프형성장치에 있어서,
    상기 배선기판을 탑재하는 스테이지와,
    상기 스테이지에 대향하여 배치되는 판상부재를 유지하는 헤더와,
    상기 스테이지 또는 상기 헤더를 가열하는 가열기구를 구비하며,
    상기 헤더는, 상기 스테이지에 대하여 상하운동 가능한 기구를 구비하고,
    상기 스테이지에 탑재된 상기 배선기판 상에, 도전성 입자 및 기포발생제를 함유한 유동체가 공급되며,
    상기 헤더로 유지된 상기 판상부재가, 상기 배선기판 상에 공급된 상기 유동체에 접촉하여 배치되고,
    상기 가열기구에 의하여 상기 유동체가 가열되고, 이 유동체 중에 함유된 상기 기포발생제로부터 발생한 기포에 의하여 상기 유동체가 상기 전극 상에 자기집합하며,
    상기 가열기구로 상기 유동체가 다시 가열되어, 상기 전극 상에 자기집합한 상기 유동체 중에 함유된 상기 도전성 입자가 용융됨으로써 상기 전극 상에 범프가 형성되는 범프형성장치.
  18. 제 17 항에 있어서,
    상기 도전성 입자 및 기포발생제를 함유한 유동체를 부여하는 디스펜서를 추가로 구비하며,
    상기 유동체는, 상기 디스펜서에 의하여 상기 배선기판 상에 공급되는 범프형성장치.
  19. 제 17 항에 있어서,
    상기 가열기구는, 상기 스테이지 및 상기 헤더에 배치되며,
    상기 가열기구에 의하여 상기 유동체를 가열할 때, 상기 스테이지는 일정 온도로 가열되고, 상기 헤더는 승온 가열되는 범프형성장치.
  20. 제 17 항에 있어서,
    상기 헤더는, 100℃/sec 이상의 승온 속도로 가열되는 범프형성장치.
KR1020087022747A 2006-03-16 2007-02-22 범프형성방법 및 범프형성장치 KR101257977B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2006072316 2006-03-16
JPJP-P-2006-00072316 2006-03-16
JPJP-P-2006-00084569 2006-03-27
JP2006084569 2006-03-27
PCT/JP2007/053866 WO2007108290A1 (ja) 2006-03-16 2007-02-22 バンプ形成方法およびバンプ形成装置

Publications (2)

Publication Number Publication Date
KR20080112237A true KR20080112237A (ko) 2008-12-24
KR101257977B1 KR101257977B1 (ko) 2013-04-24

Family

ID=38522325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087022747A KR101257977B1 (ko) 2006-03-16 2007-02-22 범프형성방법 및 범프형성장치

Country Status (6)

Country Link
US (1) US7905011B2 (ko)
EP (1) EP1996002B1 (ko)
JP (1) JP5002583B2 (ko)
KR (1) KR101257977B1 (ko)
CN (1) CN101401494B (ko)
WO (1) WO2007108290A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7640659B2 (en) * 2005-09-02 2010-01-05 Panasonic Corporation Method for forming conductive pattern and wiring board
CN101401494B (zh) * 2006-03-16 2010-12-22 松下电器产业株式会社 凸块形成方法及凸块形成装置
JP5159273B2 (ja) 2007-11-28 2013-03-06 ルネサスエレクトロニクス株式会社 電子装置の製造方法
JP5106457B2 (ja) * 2009-03-24 2012-12-26 パナソニック株式会社 電子部品接合方法とバンプ形成方法およびその装置
US9627254B2 (en) * 2009-07-02 2017-04-18 Flipchip International, Llc Method for building vertical pillar interconnect
KR101940237B1 (ko) * 2012-06-14 2019-01-18 한국전자통신연구원 미세 피치 ｐｃｂ 기판에 솔더 범프 형성 방법 및 이를 이용한 반도체 소자의 플립 칩 본딩 방법
JP7014307B2 (ja) * 2018-11-22 2022-02-01 株式会社村田製作所 伸縮性配線基板及び伸縮性配線基板の製造方法
US11812562B2 (en) * 2021-08-30 2023-11-07 International Business Machines Corporation Creating a standoff for a low-profile component without adding a process step

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0747233B2 (ja) 1987-09-14 1995-05-24 古河電気工業株式会社 半田析出用組成物および半田析出方法
JPH06125169A (ja) 1992-10-13 1994-05-06 Fujitsu Ltd 予備はんだ法
JP3537871B2 (ja) 1993-07-05 2004-06-14 昭和電工株式会社 はんだコートおよびその形成方法
JPH11112133A (ja) * 1997-10-03 1999-04-23 Nippon Avionics Co Ltd はんだバンプの平坦化方法
US20030148024A1 (en) * 2001-10-05 2003-08-07 Kodas Toivo T. Low viscosity precursor compositons and methods for the depositon of conductive electronic features
JP3996276B2 (ja) 1998-09-22 2007-10-24 ハリマ化成株式会社 ソルダペースト及びその製造方法並びにはんだプリコート方法
JP2002026070A (ja) 2000-07-04 2002-01-25 Toshiba Corp 半導体装置およびその製造方法
JP2002223065A (ja) * 2001-01-24 2002-08-09 Ibiden Co Ltd プリント配線板の製造方法
JP2003218161A (ja) * 2002-01-25 2003-07-31 Kyocera Corp 半田バンプ平坦化用プレス治具およびこれを用いた配線基板の製造方法
JP3769688B2 (ja) 2003-02-05 2006-04-26 独立行政法人科学技術振興機構 端子間の接続方法及び半導体装置の実装方法
JP3698704B2 (ja) 2003-02-28 2005-09-21 株式会社加藤建設 地盤改良機械
JP4024194B2 (ja) 2003-09-16 2007-12-19 沖電気工業株式会社 遠隔試験システムおよびゲートウエイ装置
JP2005217264A (ja) * 2004-01-30 2005-08-11 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法および製造装置
JP4736355B2 (ja) 2004-06-08 2011-07-27 パナソニック株式会社 部品実装方法
JP3964911B2 (ja) 2004-09-03 2007-08-22 松下電器産業株式会社 バンプ付き基板の製造方法
JP3955302B2 (ja) * 2004-09-15 2007-08-08 松下電器産業株式会社 フリップチップ実装体の製造方法
WO2006076603A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Printable electrical conductors
WO2006103948A1 (ja) * 2005-03-29 2006-10-05 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法およびバンプ形成方法
WO2006123478A1 (ja) * 2005-05-17 2006-11-23 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法とフリップチップ実装装置及びフリップチップ実装体
US7640659B2 (en) * 2005-09-02 2010-01-05 Panasonic Corporation Method for forming conductive pattern and wiring board
CN101401494B (zh) * 2006-03-16 2010-12-22 松下电器产业株式会社 凸块形成方法及凸块形成装置
US8297488B2 (en) * 2006-03-28 2012-10-30 Panasonic Corporation Bump forming method using self-assembling resin and a wall surface

Also Published As

Publication number Publication date
CN101401494B (zh) 2010-12-22
WO2007108290A1 (ja) 2007-09-27
EP1996002B1 (en) 2017-07-05
CN101401494A (zh) 2009-04-01
US7905011B2 (en) 2011-03-15
EP1996002A1 (en) 2008-11-26
EP1996002A4 (en) 2011-06-15
US20090229120A1 (en) 2009-09-17
JPWO2007108290A1 (ja) 2009-08-06
KR101257977B1 (ko) 2013-04-24
JP5002583B2 (ja) 2012-08-15

Similar Documents

Publication Publication Date Title
KR101257977B1 (ko) 범프형성방법 및 범프형성장치
JP4084834B2 (ja) フリップチップ実装方法およびバンプ形成方法
JP4084835B2 (ja) フリップチップ実装方法および基板間接続方法
KR101139050B1 (ko) 범프 형성 방법 및 땜납 범프
JP4477062B2 (ja) フリップチップ実装方法
JP4227659B2 (ja) フリップチップ実装方法及びバンプ形成方法
US8297488B2 (en) Bump forming method using self-assembling resin and a wall surface
JPWO2007099866A1 (ja) 電子部品実装体、ハンダバンプ付き電子部品、ハンダ樹脂混合物、電子部品の実装方法、および電子部品の製造方法
JP5368299B2 (ja) 電子部品実装体及びハンダバンプ付き電子部品の製造方法
JP4710513B2 (ja) フリップチップ実装方法および基板間接続方法
JP4276550B2 (ja) はんだ供給方法並びにこれを用いたはんだバンプの形成方法及び装置
JP2004087756A (ja) 金属ボールの配列方法及びこれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190319

Year of fee payment: 7