JP5106457B2 - 電子部品接合方法とバンプ形成方法およびその装置 - Google Patents
電子部品接合方法とバンプ形成方法およびその装置 Download PDFInfo
- Publication number
- JP5106457B2 JP5106457B2 JP2009071064A JP2009071064A JP5106457B2 JP 5106457 B2 JP5106457 B2 JP 5106457B2 JP 2009071064 A JP2009071064 A JP 2009071064A JP 2009071064 A JP2009071064 A JP 2009071064A JP 5106457 B2 JP5106457 B2 JP 5106457B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive particles
- electrode
- amount
- substrate
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29344—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/759—Means for monitoring the connection process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
- H01L2224/83874—Ultraviolet [UV] curing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving monitoring, e.g. feedback loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
図9(d)では、回路基板1および電子部品5を半田粉3の融点以下に冷却することで、電極2と電極6の間に自己集合した溶融半田12は凝固し、電極2と電極6が半田金属接合20される。11は流動体4の中の硬化した樹脂成分を示しており、半田接合後の電子部品5と回路基板1との接合部の保護、および接合強度を確保するアンダーフィルの役割を果たす。
本発明のバンプ形成装置は、基板と平板状のツールとの間に導電性粒子を含んだ流動体を介在させるとともに、前記基板の電極と前記ツールとの間の隙間に保持した状態で加熱された前記流動体が流動して溶融した前記導電性粒子が前記電極と前記ツールの間に自己集合し、その後に前記ツールを前記基板から離間させるとともに前記導電性粒子の固化温度以下に冷却して、前記電極にバンプを形成するバンプ形成装置であって、前記基板に供給された流動体を撮像して導電性粒子の量を画像認識により計測するカメラと、前記計測した実際の導電性粒子の量に基づき適切な目標隙間の値を決定して前記隙間が前記目標隙間に近づくように制御する処理装置とを設けたことを特徴とする。
図1(a)は本発明の電子部品接合方法を実行する電子部品接合装置を示す。
ステップS1では、回路基板1の上へ図3(a)(b)に示すように流動体4を電極2を覆う形状に供給するように供給装置21を運転する。この例では回路基板1の上に9個の電極2が所定間隔で設けられている。供給装置21は、ディスペンサ、印刷等の一般的な粘性材料の供給手段である。流動体4には、接合に寄与する導電性粒子としての半田粉3が含有されている。
処理装置20は、回路基板1の上に形成された電極2を、図3(d)に示すように電極2毎に等ピッチで9個の分割エリアE1〜E9に分割し、分割エリア毎に半田粉画像データ15の面積を算出する。半田粉画像データ15の面積計算は、抽出した半田粉画像データ15が占める画素数をカウントする手法により行う。
ここでは図5(a)に示すように回路基板1には、ピッチP=200μm、電極サイズL=100μm□、電極高さ18μmの電極2を484ピン、エリア配置形状に形成した。電子部品5には、回路基板1と対向する位置に回路基板1の電極2と同様のピッチ、電極サイズ、電極配置により高さ15μmの電極6を形成した。流動体4には、平均粒径20μmの半田粉3が50wt%、エポキシ樹脂22wt%、硬化剤22wt%、活性剤5wt%、硬化促進剤1wt%、含有された組成比のものを用いた。
比較例では、回路基板1の電極2と電子部品5の電極6との隙間Hを20μm一定で接合処理した場合の図5(b)に示す分割エリアE1の接合結果を確認した。その確認結果が図5(c)である。これは半田粉3の量を横軸にプロットし、縦軸に分割エリアE1の電極のショート、オープン不良率をプロットしたものである。
次に図5と同様の回路基板1、電子部品5、流動体4の構成のもと、図6(a)に示すように、分割エリアE1の半田粉3の量を0.3mm2と一定にし、前記隙間Hを変動させて接合を実施した。
図7は、分割エリアE1の半田粉3量と隙間Hを因子とし、マトリクス的に接合実験を行い、オープン不良、ショート不良が発生しない、隙間Hと半田粉3の量の相関関係をプロットした図である。流動体4の供給量は、2.0mg±0.1mgとした。
また、各実施の形態では複数の分割エリアごとの半田粉3の量の計測値の平均値を、前記隙間Hの制御にフィードバックす場合を例に挙げて説明したが、複数の分割エリアごとの半田粉3の量の計測値の最小値と最大値を計算し、この最大値と最小値に基づいて前記供給された半田粉3の過不足を判定して、それに応じて適正の半田量に対する目標隙間H0をデータベース23から読み出して、この目標隙間H0に前記隙間Hが近づくようにステップS3で昇降装置24を制御しながらステップS4の前記接合動作を実施することもできる。
その有効な一つの分割エリアの半田粉3の量、
またはその有効な複数の分割エリアの平均値、
またはその有効な複数の分割エリアの最大値、
またはその有効な複数の分割エリアの最小値など
に基づいて、前記隙間Hの制御にフィードバックすることによっても実施できる。つまりこの場合も、回路基板1に供給された流動体4を撮像して半田粉の量を画像認識により計測するステップS2では、電極2毎の領域に分割、もしくは電極2を含む複数の領域に分割し、複数の領域の内の予め設定した特定の領域の半田粉3の量に基づいて前記供給された半田粉3の過不足を判定するに含まれる。
先ず、バンプ形成方法を実行するバンプ形成装置は、基板と平板状のツールとの間に半田粉を含んだ流動体を介在させるとともに、基板の電極と前記ツールとの間の隙間に保持した状態で加熱された前記流動体が流動して溶融した前記半田粉が前記電極と前記ツールの間に自己集合し、その後に前記ツールを前記基板から離間させるとともに前記半田粉の固化温度以下に冷却して、前記電極にバンプを形成するバンプ形成装置であって、前記基板に供給された流動体を撮像して半田粉の量を画像認識により計測するカメラと、前記計測した実際の半田粉の量に基づき適切な目標隙間の値を決定して前記隙間が前記目標隙間に近づくように制御する処理装置とを設けて構成されている。
2,6 電極
3 半田粉(導電性粒子)
4 流動体
5 電子部品
7 電子部品吸着ツール
7a 加熱ツール
H 電極2と電極6の隙間
8,10 加熱ヒータ
9 加熱ステージ
11 流動体4の中の硬化した樹脂成分
12 溶融半田
15 半田粉画像データ
20 処理装置
21 供給装置
22 カメラ
23 データベース
24 昇降装置
E1〜E9 分割エリア
31 バンプ
Claims (14)
- 基板と電子部品の間に導電性粒子を含んだ流動体を介在させるとともに、前記基板の第1電極と前記電子部品の第2電極との間の隙間に保持した状態で加熱された前記流動体が流動して前記第1電極と前記第2電極の間に溶融した前記導電性粒子が自己集合し、その後に前記導電性粒子の凝固温度以下に冷却して前記電子部品を前記基板に実装するに際し、
前記基板または前記電子部品に供給された流動体を撮像して導電性粒子の量を画像認識により計測する工程と、
前記計測した実際の導電性粒子の量に基づき前記隙間の値を決定して制御する工程と、
前記計測した実際の導電性粒子の量に基づき適切な目標隙間の値を決定して前記隙間が前記目標隙間に近づくように制御する工程と
を含んでいることを特徴とする
電子部品接合方法。 - 前記基板または前記電子部品に供給された流動体を撮像して導電性粒子の量を画像認識により計測する工程では、
導電性粒子を画像認識により識別、色抽出した後、画素数をカウントし面積に換算することにより実施する
請求項1記載の電子部品接合方法。 - 前記基板または前記電子部品に供給された流動体を撮像して半田粉の量を画像認識により計測する工程では、
前記第1電極または前記第2電極毎の領域に分割、もしくは前記第1電極または前記第2電極を含む複数の領域に分割し、
前記領域毎の導電性粒子の量に基づいて前記供給された導電性粒子の過不足を判定する
請求項1記載の電子部品接合方法。 - 前記領域毎の導電性粒子の量に基づいて前記供給された導電性粒子の過不足を判定するとは、
前記領域毎に計測した導電性粒子の量の平均値に基づいて前記供給された導電性粒子の過不足を判定することである
請求項3記載の電子部品接合方法。 - 前記領域毎の導電性粒子の量に基づいて前記供給された導電性粒子の過不足を判定するとは、
前記領域毎に計測した導電性粒子の量の最大値と最小値に基づいて前記供給された導電性粒子の過不足を判定することである
請求項3記載の電子部品接合方法。 - 前記基板または前記電子部品に供給された流動体を撮像して導電性粒子の量を画像認識により計測する工程では、
前記第1電極または前記第2電極毎の領域に分割、もしくは前記第1電極または前記第2電極を含む複数の領域に分割し、
複数の前記領域の内の予め設定した特定の領域の導電性粒子の量に基づいて前記供給された導電性粒子の過不足を判定する
請求項1記載の電子部品接合方法。 - 基板と電子部品の間に導電性粒子を含んだ流動体を介在させるとともに、前記基板の第1電極と前記電子部品の第2電極との間の隙間に保持した状態で加熱された流動体が流動して溶融した前記導電性粒子が前記第1電極と前記第2電極の間に自己集合し、その後に前記導電性粒子の凝固温度以下に冷却して前記電子部品を前記基板に実装する電子部品接合装置であって、
前記基板または前記電子部品に供給された流動体を撮像して導電性粒子の量を画像認識により計測するカメラと、
前記計測した実際の導電性粒子の量に基づき適切な目標隙間の値を決定して前記隙間が前記目標隙間に近づくように制御する処理装置と
を設けた電子部品接合装置。 - 基板と平板状のツールとの間に導電性粒子を含んだ流動体を介在させるとともに、前記基板の電極と前記ツールとの間の隙間に保持した状態で加熱された前記流動体が流動して溶融した前記導電性粒子が前記電極と前記ツールの間に自己集合し、その後に前記ツールを前記基板から離間させるとともに前記導電性粒子の固化温度以下に冷却して、前記電極にバンプを形成するに際し、
前記基板に供給された流動体を撮像して導電性粒子の量を画像認識により計測する工程と、
前記計測した実際の導電性粒子の量に基づき適切な目標隙間の値を決定して前記隙間が前記目標隙間に近づくように制御する工程
とを含んでいるバンプ形成方法。 - 前記基板に供給された流動体を撮像して導電性粒子の量を画像認識により計測する工程では、
導電性粒子を画像認識により識別、色抽出した後、画素数をカウントし面積に換算することにより実施する請求項8記載のバンプ形成方法。 - 前記基板に供給された流動体を撮像して導電性粒子の量を画像認識により計測する工程では、
前記電極毎の領域に分割、もしくは前記電極を含む複数の領域に分割し、
前記領域毎の導電性粒子の量に基づいて前記供給された導電性粒子の過不足を判定する
請求項8記載のバンプ形成方法。 - 前記領域毎の導電性粒子の量に基づいて前記供給された導電性粒子の過不足を判定するとは、
前記領域毎に計測した導電性粒子の量の平均値に基づいて前記供給された導電性粒子の過不足を判定することである
請求項10記載のバンプ形成方法。 - 前記領域毎の導電性粒子の量に基づいて前記供給された導電性粒子の過不足を判定するとは、
前記領域毎に計測した導電性粒子の量の最大値と最小値に基づいて前記供給された導電性粒子の過不足を判定することである
請求項10記載のバンプ形成方法。 - 前記基板に供給された流動体を撮像して導電性粒子の量を画像認識により計測する工程では、
前記電極毎の領域に分割、もしくは前記電極を含む複数の領域に分割し、
複数の前記領域の内の予め設定した特定の領域の導電性粒子の量に基づいて前記供給された導電性粒子の過不足を判定する
請求項8記載のバンプ形成方法。 - 基板と平板状のツールとの間に導電性粒子を含んだ流動体を介在させるとともに、前記基板の電極と前記ツールとの間の隙間に保持した状態で加熱された前記流動体が流動して溶融した前記導電性粒子が前記電極と前記ツールの間に自己集合し、その後に前記ツールを前記基板から離間させるとともに前記導電性粒子の固化温度以下に冷却して、前記電極にバンプを形成するバンプ形成装置であって、
前記基板に供給された流動体を撮像して導電性粒子の量を画像認識により計測するカメラと、
前記計測した実際の導電性粒子の量に基づき適切な目標隙間の値を決定して前記隙間が前記目標隙間に近づくように制御する処理装置と
を設けたバンプ形成装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009071064A JP5106457B2 (ja) | 2009-03-24 | 2009-03-24 | 電子部品接合方法とバンプ形成方法およびその装置 |
CN201010157047.0A CN101853794B (zh) | 2009-03-24 | 2010-03-23 | 电子元器件接合方法和凸点形成方法及其装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009071064A JP5106457B2 (ja) | 2009-03-24 | 2009-03-24 | 電子部品接合方法とバンプ形成方法およびその装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010225821A JP2010225821A (ja) | 2010-10-07 |
JP5106457B2 true JP5106457B2 (ja) | 2012-12-26 |
Family
ID=42805190
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009071064A Expired - Fee Related JP5106457B2 (ja) | 2009-03-24 | 2009-03-24 | 電子部品接合方法とバンプ形成方法およびその装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5106457B2 (ja) |
CN (1) | CN101853794B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7477446B2 (ja) | 2020-12-28 | 2024-05-01 | 古河産機システムズ株式会社 | 横型回転機械のシャフトアセンブリ用の治具 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7352378B2 (ja) | 2019-05-23 | 2023-09-28 | 株式会社東芝 | 製造制御装置、製造制御方法及びプログラム |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3964911B2 (ja) * | 2004-09-03 | 2007-08-22 | 松下電器産業株式会社 | バンプ付き基板の製造方法 |
JP4408905B2 (ja) * | 2004-09-03 | 2010-02-03 | パナソニック株式会社 | バンプ付き基板の製造方法 |
US7935892B2 (en) * | 2005-04-14 | 2011-05-03 | Panasonic Corporation | Electronic circuit device and method for manufacturing same |
EP1996002B1 (en) * | 2006-03-16 | 2017-07-05 | Panasonic Intellectual Property Management Co., Ltd. | Bump forming method and bump forming apparatus |
TWI473245B (zh) * | 2006-10-31 | 2015-02-11 | Sumitomo Bakelite Co | 半導體電子零件及使用該半導體電子零件之半導體裝置 |
JP5010990B2 (ja) * | 2007-06-06 | 2012-08-29 | ソニーケミカル&インフォメーションデバイス株式会社 | 接続方法 |
-
2009
- 2009-03-24 JP JP2009071064A patent/JP5106457B2/ja not_active Expired - Fee Related
-
2010
- 2010-03-23 CN CN201010157047.0A patent/CN101853794B/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7477446B2 (ja) | 2020-12-28 | 2024-05-01 | 古河産機システムズ株式会社 | 横型回転機械のシャフトアセンブリ用の治具 |
Also Published As
Publication number | Publication date |
---|---|
JP2010225821A (ja) | 2010-10-07 |
CN101853794A (zh) | 2010-10-06 |
CN101853794B (zh) | 2014-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4477062B2 (ja) | フリップチップ実装方法 | |
US20180235080A1 (en) | Accurate positioning and alignment of a component during processes such as reflow soldering | |
US11765832B2 (en) | Printed circuit board and electronic device | |
CN112823448B (zh) | 连接体的制备方法、各向异性接合薄膜、连接体 | |
US7422973B2 (en) | Method for forming multi-layer bumps on a substrate | |
CN104703457A (zh) | 电子部件安装方法及电子部件安装*** | |
US7905011B2 (en) | Bump forming method and bump forming apparatus | |
JP5106457B2 (ja) | 電子部品接合方法とバンプ形成方法およびその装置 | |
CN1956177A (zh) | 芯片结构、芯片封装结构及其工艺 | |
US20090041990A1 (en) | Method for attachment of solder powder to electronic circuit board and soldered electronic circuit board | |
TW201519718A (zh) | 焊膏印刷裝置及焊膏印刷方法 | |
JP6168586B2 (ja) | 接合方法及び半導体モジュールの製造方法 | |
CN109994433A (zh) | 半导体装置封装 | |
CN114502685B (zh) | 连接体的制备方法、各向异性导电接合材料及连接体 | |
CN103635076B (zh) | 电子零件安装***、电子零件安装装置及电子零件安装方法 | |
JP2021007163A (ja) | プリント回路板及び電子機器 | |
JP2016139721A (ja) | 観察装置 | |
WO2023162666A1 (ja) | 接続構造体の製造方法、フィルム構造体、及びフィルム構造体の製造方法 | |
US20210136967A1 (en) | Method of manufacturing electronic module, electronic module, and electronic device | |
Lee et al. | Development of low contact resistance interconnection for display applications | |
JP2005045284A (ja) | 電子部品の実装方法 | |
Firsov et al. | Using Underfill Materials for Electrical and Mechanical Protection of Crystals | |
JP2022023625A (ja) | 実装方法およびそれにより形成される実装構造体 | |
KR20240051204A (ko) | 도전 필름, 접속 구조체 및 그 제조 방법 | |
KR101216799B1 (ko) | 코인 헤드 및 이를 이용한 패키지용 회로기판의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120815 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120904 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121002 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |