JP5106457B2 - 電子部品接合方法とバンプ形成方法およびその装置 - Google Patents

電子部品接合方法とバンプ形成方法およびその装置 Download PDF

Info

Publication number
JP5106457B2
JP5106457B2 JP2009071064A JP2009071064A JP5106457B2 JP 5106457 B2 JP5106457 B2 JP 5106457B2 JP 2009071064 A JP2009071064 A JP 2009071064A JP 2009071064 A JP2009071064 A JP 2009071064A JP 5106457 B2 JP5106457 B2 JP 5106457B2
Authority
JP
Japan
Prior art keywords
conductive particles
electrode
amount
substrate
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009071064A
Other languages
English (en)
Other versions
JP2010225821A (ja
Inventor
法人 塚原
雅義 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009071064A priority Critical patent/JP5106457B2/ja
Priority to CN201010157047.0A priority patent/CN101853794B/zh
Publication of JP2010225821A publication Critical patent/JP2010225821A/ja
Application granted granted Critical
Publication of JP5106457B2 publication Critical patent/JP5106457B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving monitoring, e.g. feedback loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明は、電子部品を回路基板に実装したり、電極の上にバンプを形成する方法に関するものである。
図９（ｅ）に示すように回路基板１に電子部品５を実装する場合には、図９（ａ）〜（ｅ）に示す半田自己集合方法が知られている。この場合、回路基板１の上に形成されている電極２のピッチと、電子部品５の上に形成されている電極６のピッチとは同一である。
図９（ａ）では、回路基板１の上に半田粉３を含む流動体４が供給される。流動体４の供給は、ディスペンサ、スクリーン印刷、転写等の一般的な粘性材料の供給法により行われる。
図９（ｂ）では、流動体４が供給された回路基板１を加熱ステージ９に載置するとともに、電子部品５を電子部品吸着ツール７で吸着保持して、電子部品５の電極６を流動体４に押し付け、電極２と電極６の隙間Ｈを確保するよう保持する。
この状態で電子部品吸着ツール７を加熱ヒータ８で加熱し、加熱ステージ９を加熱ヒータ１０で加熱して所定の温度プロファイルを実行することによって、図９（ｃ）に示すよう半田粉３が溶融し、かつ電極２と電極６との隙間Ｈおよびその周辺において、溶融半田１２および流動体４の樹脂成分が対流Ａする。
これによって、液体の表面張力による電極への粒子集積化現象によって、電極２と電極６間に溶融半田１２が自己集合する。
図９（ｄ）では、回路基板１および電子部品５を半田粉３の融点以下に冷却することで、電極２と電極６の間に自己集合した溶融半田１２は凝固し、電極２と電極６が半田金属接合２０される。１１は流動体４の中の硬化した樹脂成分を示しており、半田接合後の電子部品５と回路基板１との接合部の保護、および接合強度を確保するアンダーフィルの役割を果たす。
図９（ａ）〜（ｄ）においては、回路基板１に電子部品５を実装する工程について説明を行ったが、この「半田自己集合方式」を用いれば、図１０（ｂ）に示すように、回路基板１の電極２の上にバンプ３１を形成することもできる。この場合には、図９（ａ）と同じように回路基板１の上へ流動体４を供給した後、図１０（ａ）に示すように、加熱ツール７ａと電極２との間に一定の隙間Ｈを確保し、保持し、加熱することで行うことによって、回路基板１の電極２に半田が自己集合され半田バンプ３１が形成される。なお、流動体４の樹脂成分は、半田バンプ３１を形成した後に、洗浄して除去することによって、図１０（ｂ）に示す状態になる。
特開２００６−１００７７５号公報
従来の電子部品接合方法によって回路基板１に電子部品５を実装する場合には、半田粉３の量によって半田ショート不良や接合オープン不良が発生し、安定した量産が行えないという課題がある。
図１１（ｂ）に半田オープン不良Ｂの例を示す。図１２（ｂ）に半田ショート不良Ｃの例を示す。半田オープン不良は、供給された流動体４内の半田粉３の量が図１１（ａ）の模式図に示すように少ない場合に発生する。半田ショート不良は、供給された流動体４内の半田粉３の量が図１２（ａ）の模式図に示すように多い場合に発生する。
回路基板１の電極２の上にバンプ３１を形成する場合も同様であり、半田量過多による電極間のバンプショート不良や半田量過小によるバンプ体積小等のバンプ形状不良が発生し、安定した量産が行えないという課題がある。
本発明は、前記従来の課題を解決するもので、半田粉３などの導電性粒子の供給量のばらつきに関わらず、回路基板と電子部品との接合を半田ショート、オープン不良等の品質不良なく安定的に実施できる電子部品接合方法とその装置と、電極の上へのバンプ形成の品質不良なく安定的に実施できるバンプ形成方法とその装置を提供することを目的とする。
本発明の電子部品接合方法は、基板と電子部品の間に導電性粒子を含んだ流動体を介在させるとともに、前記基板の第１電極と前記電子部品の第２電極との間の隙間に保持した状態で加熱された前記流動体が流動して前記第１電極と前記第２電極の間に溶融した前記導電性粒子が自己集合し、その後に前記導電性粒子の凝固温度以下に冷却して前記電子部品を前記基板に実装するに際し、前記基板または前記電子部品に供給された流動体を撮像して導電性粒子の量を画像認識により計測する工程と、記計測した実際の導電性粒子の量に基づき前記隙間の値を決定して制御する工程と、前記計測した実際の導電性粒子の量に基づき適切な目標隙間の値を決定して前記隙間が前記目標隙間に近づくように制御する工程とを含んでいることを特徴とする。
本発明の電子部品接合装置は、基板と電子部品の間に導電性粒子を含んだ流動体を介在させるとともに、前記基板の第１電極と前記電子部品の第２電極との間の隙間に保持した状態で加熱された流動体が流動して溶融した前記導電性粒子が前記第１電極と前記第２電極の間に自己集合し、その後に前記導電性粒子の凝固温度以下に冷却して前記電子部品を前記基板に実装する電子部品接合装置であって、前記基板または前記電子部品に供給された流動体を撮像して導電性粒子の量を画像認識により計測するカメラと、前記計測した実際の導電性粒子の量に基づき適切な目標隙間の値を決定して前記隙間が前記目標隙間に近づくように制御する処理装置とを設けたことを特徴とする。
本発明のバンプ形成方法は、基板と平板状のツールとの間に導電性粒子を含んだ流動体を介在させるとともに、前記基板の電極と前記ツールとの間の隙間に保持した状態で加熱された前記流動体が流動して溶融した前記導電性粒子が前記電極と前記ツールの間に自己集合し、その後に前記ツールを前記基板から離間させるとともに前記導電性粒子の固化温度以下に冷却して、前記電極にバンプを形成するに際し、前記基板に供給された流動体を撮像して導電性粒子の量を画像認識により計測する工程と、前記計測した実際の導電性粒子の量に基づき適切な目標隙間の値を決定して前記隙間が前記目標隙間に近づくように制御する工程とを含んでいることを特徴とする。
本発明のバンプ形成装置は、基板と平板状のツールとの間に導電性粒子を含んだ流動体を介在させるとともに、前記基板の電極と前記ツールとの間の隙間に保持した状態で加熱された前記流動体が流動して溶融した前記導電性粒子が前記電極と前記ツールの間に自己集合し、その後に前記ツールを前記基板から離間させるとともに前記導電性粒子の固化温度以下に冷却して、前記電極にバンプを形成するバンプ形成装置であって、前記基板に供給された流動体を撮像して導電性粒子の量を画像認識により計測するカメラと、前記計測した実際の導電性粒子の量に基づき適切な目標隙間の値を決定して前記隙間が前記目標隙間に近づくように制御する処理装置とを設けたことを特徴とする。
この構成によると、量産において、接合材料の供給量に僅かなばらつきが生じた際にも、供給された接合材料の量に応じて、最適な前記隙間の値が接合工程、もしくはバンプ形成工程にフィードバックされて回路基板と電子部品との接合や、電極の上へのバンプ形成を、ショート、オープン不良等の品質の不良なく、安定的に実施できる。
以下、本発明の電子部品接合方法とバンプ形成方法を具体的な実施の形態に基づいて説明する。
図１（ａ）は本発明の電子部品接合方法を実行する電子部品接合装置を示す。
マイクロコンピュータを主要部として構成されている処理装置２０は、図２に示すようにステップＳ１〜ステップＳ４で構成されている。
ステップＳ１では、回路基板１の上へ図３（ａ）（ｂ）に示すように流動体４を電極２を覆う形状に供給するように供給装置２１を運転する。この例では回路基板１の上に９個の電極２が所定間隔で設けられている。供給装置２１は、ディスペンサ、印刷等の一般的な粘性材料の供給手段である。流動体４には、接合に寄与する導電性粒子としての半田粉３が含有されている。
流動体４に含まれている導電性粒子としてこの実施の形態では半田粉３の場合を説明するが、導電性粒子としては半田がコートされたＡｇやＣｕやＡｕなどの導電性粒子なども同様に使用できる。
また、流動体４の樹脂成分としては、室温から導電性粒子の溶融温度の範囲内において流動可能な程度の粘度を有するものであれば良く、又、加熱することによって流動可能な粘度に低下するものも含む。代表的な例としては、エポキシ樹脂、フェノール樹脂、シリコーン樹脂、ジアリルフタレート樹脂、フラン樹脂、メラミン樹脂等の熱硬化性樹脂、ポリエステルエストラマ、フッ素樹脂、ポリイミド樹脂、ポリアミド樹脂、アラミド樹脂等の熱可塑樹脂、または光（紫外線）硬化樹脂等、あるいはそれらを組み合わせた材料を使用することができる。
ステップＳ２では、ステップＳ１で回路基板１の上に盛られた流動体４を図１（ｂ）に示すように撮影するカメラ２２から撮影情報を取得して、流動体４の中にある半田粉３の量を計算する。
具体的には、回路基板１の上に供給された流動体４をカメラ２２にて画像認識し、流動体４の中に分布する半田粉３を輝度の違いにより、色抽出し、半田粉３のみを識別した半田粉画像データ１５とする。図３（ｃ）に半田粉画像データ１５の模式図を示す。
次に処理装置２０は、この半田粉画像データ１５を次のように処理する。
処理装置２０は、回路基板１の上に形成された電極２を、図３（ｄ）に示すように電極２毎に等ピッチで９個の分割エリアＥ１〜Ｅ９に分割し、分割エリア毎に半田粉画像データ１５の面積を算出する。半田粉画像データ１５の面積計算は、抽出した半田粉画像データ１５が占める画素数をカウントする手法により行う。
そして、分割エリアＥ１〜Ｅ９毎に計測した半田粉３の量の平均値を計算し、この平均値を予め決め規定されている目標量と比較して過不足の量を計算する。半田粉３の量の平均値が規定の範囲内の場合には適正量であるとして、適正の半田量に対する目標隙間Ｈ０をデータベース２３から読み出して、この目標隙間Ｈ０に前記隙間Ｈが近づくようにステップＳ３で昇降装置２４を運転して電子部品吸着ツール７を昇降させて隙間Ｈを制御して、ステップＳ４で電子部品５を回路基板１に接合する前記接合動作を実施する。ここで、電子部品５は半導体チップである。
半田粉３の量の平均値が規定の範囲を超えて過多である場合には、その過多の程度に応じて目標隙間Ｈ０をデータベース２３から読み出して、この目標隙間Ｈ０に前記隙間Ｈが近づくようにステップＳ３で昇降装置２４を制御しながらステップＳ４の前記接合動作を実施する。この半田粉３の量の平均値が規定の範囲を超えて過多である場合の目標隙間Ｈ０は、半田粉３の量の平均値が適正である場合の目標隙間Ｈ０よりも大きい。
半田粉３の量の平均値が規定の範囲よりも不足している場合には、その不足の程度に応じて前記目標隙間Ｈ０をデータベース２３から読み出して、この目標隙間Ｈ０に前記隙間Ｈが近づくようにステップＳ３で昇降装置２４を制御しながらステップＳ４の前記接合動作を実施する。この半田粉３の量の平均値が規定の範囲よりも不足している場合の目標隙間Ｈ０は、半田粉３の量の平均値が適正である場合の目標隙間Ｈ０よりも小さい。
その結果、従来例のように回路基板１の上への流動体４の供給量のばらつきに関わらず、常に隙間Ｈを一定にして量産を行うのでは無く、都度、隙間Ｈを最適値に変更しながら接合を行っているので、安定した品質で生産が行える。
隙間Ｈを一定にして量産した比較例と、上記のように隙間Ｈを最適値に変更しながら量産した実施例を説明する。隙間Ｈの他の接合条件は、比較例も実施例も同じである。
ここでは図５（ａ）に示すように回路基板１には、ピッチＰ＝２００μｍ、電極サイズＬ＝１００μｍ□、電極高さ１８μｍの電極２を４８４ピン、エリア配置形状に形成した。電子部品５には、回路基板１と対向する位置に回路基板１の電極２と同様のピッチ、電極サイズ、電極配置により高さ１５μｍの電極６を形成した。流動体４には、平均粒径２０μｍの半田粉３が５０ｗｔ％、エポキシ樹脂２２ｗｔ％、硬化剤２２ｗｔ％、活性剤５ｗｔ％、硬化促進剤１ｗｔ％、含有された組成比のものを用いた。
流動体４の回路基板１の上への供給をディスペンス法により行った後、図５（ｂ）に示すように、回路基板１の上に供給した流動体４中に含まれる半田粉３の量を画像認識により色抽出し、電極２ごとの分割エリア毎に半田粉３の量を面積換算し、算出した。
− 比較例 −
比較例では、回路基板１の電極２と電子部品５の電極６との隙間Ｈを２０μｍ一定で接合処理した場合の図５（ｂ）に示す分割エリアＥ１の接合結果を確認した。その確認結果が図５（ｃ）である。これは半田粉３の量を横軸にプロットし、縦軸に分割エリアＥ１の電極のショート、オープン不良率をプロットしたものである。
図５（ｃ）の結果からは、一定の隙間Ｈ（＝２０μｍ）の接合では、半田粉３の量が０．０４５ｍｍ２以下と少ない領域では半田オープン不良が発生し、半田粉３の量が０．２７ｍｍ２以上と多い領域では、半田ショート不良が発生することが明らかとなった。
流動体の供給量の最適値は、電極２と電極６の隙間Ｈ＝２０μｍでは、接合に必要な半田、樹脂の体積量の計算により、２．０ｍｇと算出されるが、実際の生産工程では、２．０ｍｇを目標値として供給しても、２ｍｇ±０．１ｍｇでの管理が限界であり、その結果、分割エリアＥ１に存在する半田粉３の量は、０．０４ｍｍ２から０．２９ｍｍ２の間でとばらつくので、図５（ｃ）のように半田ショート、オープン不良が発生する半田粉３量との関係と合わせると、隙間Ｈを２０μｍ一定として量産した場合には接合不良が避けられないことがわかる。
− 実施例 −
次に図５と同様の回路基板１、電子部品５、流動体４の構成のもと、図６（ａ）に示すように、分割エリアＥ１の半田粉３の量を０．３ｍｍ２と一定にし、前記隙間Ｈを変動させて接合を実施した。
その結果、図６（ｂ）に示すように、隙間Ｈ＝２６μｍ以下では、接合に必要は半田量に対し半田過多となり、ショート不良が発生した。見方を換えれば、供給された半田粉３の量に対して、接合不良を起こさない隙間Ｈの範囲が存在することとなり、隙間Ｈを制御して接合することによって、接合不良を防げることが分かる。ショート不良に着目したが、オープン不良に対しても供給された半田粉３の量に対して、不良を防げる隙間Ｈの範囲が存在すると言える。
その相関を検証した結果を示したものが図７である。
図７は、分割エリアＥ１の半田粉３量と隙間Ｈを因子とし、マトリクス的に接合実験を行い、オープン不良、ショート不良が発生しない、隙間Ｈと半田粉３の量の相関関係をプロットした図である。流動体４の供給量は、２．０ｍｇ±０．１ｍｇとした。
その結果、流動体４の目標値として２ｍｇを供給した際の半田粉３の量のばらつき範囲内（０．０４ｍｍ２から０．２９ｍｍ２）において、半田粉３の量に応じて隙間Ｈを１０〜３０μｍの間で適切に変動、制御することにより、ショート不良、オープン不良のない良好な接合を行えることが確認された。
上記の実施の形態では、回路基板１の上に形成された個々の電極２毎に半田粉画像データ１５から面積を算出したが、回路基板１の上に形成された個々の電極２毎ではなく、図４に示すように複数の電極２が含まれる分割エリアＥ０１〜Ｅ０３などに分割しても良い。図４の事例では、回路基板１の上に形成された電極２のエリアを３個に分割した場合を示しているが、接合する対象物の接合エリアの大きさ、電極ピッチ、サイズ等により、分割するエリアの範囲を設定する。
また、半田粉画像データ１５の面積計算は、抽出した半田粉画像データ１５を３次元的に画像処理して半田体積を算出することもできる。
また、各実施の形態では複数の分割エリアごとの半田粉３の量の計測値の平均値を、前記隙間Ｈの制御にフィードバックす場合を例に挙げて説明したが、複数の分割エリアごとの半田粉３の量の計測値の最小値と最大値を計算し、この最大値と最小値に基づいて前記供給された半田粉３の過不足を判定して、それに応じて適正の半田量に対する目標隙間Ｈ０をデータベース２３から読み出して、この目標隙間Ｈ０に前記隙間Ｈが近づくようにステップＳ３で昇降装置２４を制御しながらステップＳ４の前記接合動作を実施することもできる。
また、各実施の形態では複数の分割エリアごとの半田粉３の量の計測値の平均値を、前記隙間Ｈの制御にフィードバックする場合を例に挙げて説明したが、接合する対象物に応じて事前に不良と前記分割エリアにおける半田粉３の量の相関を求めておき、半田粉３の量の過不足の判定に効果的な分割エリアを規定しておき、
その有効な一つの分割エリアの半田粉３の量、
またはその有効な複数の分割エリアの平均値、
またはその有効な複数の分割エリアの最大値、
またはその有効な複数の分割エリアの最小値など
に基づいて、前記隙間Ｈの制御にフィードバックすることによっても実施できる。つまりこの場合も、回路基板１に供給された流動体４を撮像して半田粉の量を画像認識により計測するステップＳ２では、電極２毎の領域に分割、もしくは電極２を含む複数の領域に分割し、複数の領域の内の予め設定した特定の領域の半田粉３の量に基づいて前記供給された半田粉３の過不足を判定するに含まれる。
上記の各実施の形態では、流動体４を回路基板１に供給して電子部品５を回路基板１に接合したが、流動体４を電子部品５に供給して回路基板１に電子部品５を接合する場合も同様に実施できる。
上記の各実施の形態では、電子部品５は半導体チップであったが、電子部品５は例えば、電極がペリフェラル配置された半導体素子であっても良い。また、電子部品５は、半導体素子に限定されるわけでなく、その他の能動部品、受動部品や、リジットタイプの基板、フレキタイプの基板であっても良い。
上記の各実施の形態では回路基板１に電子部品５を実装する工程について説明を行ったが、回路基板１の電極２の上にバンプ３１を形成するバンプ形成において、電極２と加熱ツール７ａと回路基板電極２との隙間Ｈを、同様に半田粉３の量の過不足に応じて制御することによって、ショート不良、盛り上がり不良のない良好なバンプ形成を、安定した品質で形成できる。
この場合の処理装置２０は、電子部品接合装置の処理装置の構成を示す図２におけるステップＳ４が、接合処理からバンプ形成処理のステップＳ４Ａに変更されるだけであって、その他の構成は電子部品接合装置の処理装置と同じである。バンプ形成処理は、隙間Ｈにして半田粉３の溶融温度以上に加熱しながら隙間Ｈを大きくして加熱ツール７ａを回路基板１から離間させ、半田粉３の凝固温度以下に冷却するものである。図８はバンプ形成装置の処理装置２０の構成を示している。
また、回路基板１の電極２の上にバンプ３１を形成する場合だけでなく、電子部品の基板の電極の上にバンプ３１を形成する場合も同様に実施できる。この場合の電子部品は、半導体素子に限定されるわけでなく、その他の能動部品、受動部品や、リジットタイプの基板、フレキタイプの基板であっても良い。
つまり、本発明のバンプ形成方法ならびにバンプ形成装置は、次のように構成できる。
先ず、バンプ形成方法を実行するバンプ形成装置は、基板と平板状のツールとの間に半田粉を含んだ流動体を介在させるとともに、基板の電極と前記ツールとの間の隙間に保持した状態で加熱された前記流動体が流動して溶融した前記半田粉が前記電極と前記ツールの間に自己集合し、その後に前記ツールを前記基板から離間させるとともに前記半田粉の固化温度以下に冷却して、前記電極にバンプを形成するバンプ形成装置であって、前記基板に供給された流動体を撮像して半田粉の量を画像認識により計測するカメラと、前記計測した実際の半田粉の量に基づき適切な目標隙間の値を決定して前記隙間が前記目標隙間に近づくように制御する処理装置とを設けて構成されている。
本発明のバンプ形成方法は、基板と平板状のツールとの間に半田粉を含んだ流動体を介在させるとともに、前記基板の電極と前記ツールとの間の隙間に保持した状態で加熱された前記流動体が流動して溶融した前記半田粉が前記電極と前記ツールの間に自己集合し、その後に前記ツールを前記基板から離間させるとともに前記半田粉の固化温度以下に冷却して、前記電極にバンプを形成するに際し、前記基板に供給された流動体を撮像して半田粉の量を画像認識により計測する工程と、前記計測した実際の半田粉の量に基づき適切な目標隙間の値を決定して前記隙間が前記目標隙間に近づくように制御する工程とを含んでいることを特徴とする。
本発明のバンプ形成方法において、前記基板に供給された流動体を撮像して半田粉の量を画像認識により計測する工程では、半田粉を画像認識により識別、色抽出した後、画素数をカウントし面積に換算することにより実施する。
本発明のバンプ形成方法において、前記基板に供給された流動体を撮像して半田粉の量を画像認識により計測する工程では、前記電極毎の領域に分割、もしくは前記電極を含む複数の領域に分割し、前記領域毎の半田粉の量に基づいて前記供給された半田粉の過不足を判定することにより実施する。
本発明のバンプ形成方法において、前記領域毎の半田粉の量に基づいて前記供給された半田粉の過不足を判定するとは、前記領域毎に計測した半田粉の量の平均値に基づいて前記供給された半田粉の過不足を判定することにより実施する。
本発明のバンプ形成方法において、前記領域毎の半田粉の量に基づいて前記供給された半田粉の過不足を判定するとは、前記領域毎に計測した半田粉の量の最大値と最小値に基づいて前記供給された半田粉の過不足を判定することにより実施する。
本発明のバンプ形成方法において、前記基板に供給された流動体を撮像して半田粉の量を画像認識により計測する工程では、前記電極毎の領域に分割、もしくは前記電極を含む複数の領域に分割し、複数の前記領域の内の予め設定した特定の領域の半田粉の量に基づいて前記供給された半田粉の過不足を判定することにより実施する。
バンプ形成方法ならびにバンプ形成装置において、流動体４に含まれている導電性粒子として半田粉３の場合を説明したが、導電性粒子としては半田がコートされたＡｇやＣｕやＡｕなどの導電性粒子なども同様に使用できる。
バンプ形成方法ならびにバンプ形成装置において、流動体４の樹脂成分としては、室温から導電性粒子の溶融温度の範囲内において流動可能な程度の粘度を有するものであれば良く、又、加熱することによって流動可能な粘度に低下するものも含む。代表的な例としては、エポキシ樹脂、フェノール樹脂、シリコーン樹脂、ジアリルフタレート樹脂、フラン樹脂、メラミン樹脂等の熱硬化性樹脂、ポリエステルエストラマ、フッ素樹脂、ポリイミド樹脂、ポリアミド樹脂、アラミド樹脂等の熱可塑樹脂、または光（紫外線）硬化樹脂等、あるいはそれらを組み合わせた材料を使用することができる。さらに、バンプ形成方法ならびにバンプ形成装置の場合の流動体４としては、上記の樹脂以外にも、高沸点溶剤、オイル等も使用することができる。
本発明は、例えば小型・軽量化が進む電子機器に使用される微小、かつ微細な電極間ピッチを有する半導体と微細な配線パターンが形成されたプリント配線板との電極間接合の接続品質の向上に寄与することができる。
本発明の実施の形態にかかわる電子部品接合装置の構成図と撮像状態を示す説明図 同実施の形態の処理装置の構成図 同実施の形態の要部断面を示した模式図と画像処理の説明図 別の実施の形態の画像処理の説明図 隙間を一定で接合した比較例の要部断面と接合結果の説明図 本発明の実施の形態にかかわる電子部品接合方法の接合結果の説明図 同実施の形態にかかわる電子部品接合方法の接合結果の説明図 同実施の形態の処理装置の構成図 従来の電子部品接合方法の工程図 従来のバンプ形成方法の工程図 従来の電子部品接合方法によって発生するオープン不良の説明図 従来の電子部品接合方法によって発生するショート不良の説明図
１ 回路基板
２，６ 電極
３ 半田粉（導電性粒子）
４ 流動体
５ 電子部品
７ 電子部品吸着ツール
７ａ 加熱ツール
Ｈ 電極２と電極６の隙間
８，１０ 加熱ヒータ
９ 加熱ステージ
１１ 流動体４の中の硬化した樹脂成分
１２ 溶融半田
１５ 半田粉画像データ
２０ 処理装置
２１ 供給装置
２２ カメラ
２３ データベース
２４ 昇降装置
Ｅ１〜Ｅ９ 分割エリア
３１ バンプ

Claims (14)

  1. 基板と電子部品の間に導電性粒子を含んだ流動体を介在させるとともに、前記基板の第１電極と前記電子部品の第２電極との間の隙間に保持した状態で加熱された前記流動体が流動して前記第１電極と前記第２電極の間に溶融した前記導電性粒子が自己集合し、その後に前記導電性粒子の凝固温度以下に冷却して前記電子部品を前記基板に実装するに際し、
    前記基板または前記電子部品に供給された流動体を撮像して導電性粒子の量を画像認識により計測する工程と、
    前記計測した実際の導電性粒子の量に基づき前記隙間の値を決定して制御する工程と、
    前記計測した実際の導電性粒子の量に基づき適切な目標隙間の値を決定して前記隙間が前記目標隙間に近づくように制御する工程と
    を含んでいることを特徴とする
    電子部品接合方法。
  2. 前記基板または前記電子部品に供給された流動体を撮像して導電性粒子の量を画像認識により計測する工程では、
    導電性粒子を画像認識により識別、色抽出した後、画素数をカウントし面積に換算することにより実施する
    請求項１記載の電子部品接合方法。
  3. 前記基板または前記電子部品に供給された流動体を撮像して半田粉の量を画像認識により計測する工程では、
    前記第１電極または前記第２電極毎の領域に分割、もしくは前記第１電極または前記第２電極を含む複数の領域に分割し、
    前記領域毎の導電性粒子の量に基づいて前記供給された導電性粒子の過不足を判定する
    請求項１記載の電子部品接合方法。
  4. 前記領域毎の導電性粒子の量に基づいて前記供給された導電性粒子の過不足を判定するとは、
    前記領域毎に計測した導電性粒子の量の平均値に基づいて前記供給された導電性粒子の過不足を判定することである
    請求項３記載の電子部品接合方法。
  5. 前記領域毎の導電性粒子の量に基づいて前記供給された導電性粒子の過不足を判定するとは、
    前記領域毎に計測した導電性粒子の量の最大値と最小値に基づいて前記供給された導電性粒子の過不足を判定することである
    請求項３記載の電子部品接合方法。
  6. 前記基板または前記電子部品に供給された流動体を撮像して導電性粒子の量を画像認識により計測する工程では、
    前記第１電極または前記第２電極毎の領域に分割、もしくは前記第１電極または前記第２電極を含む複数の領域に分割し、
    複数の前記領域の内の予め設定した特定の領域の導電性粒子の量に基づいて前記供給された導電性粒子の過不足を判定する
    請求項１記載の電子部品接合方法。
  7. 基板と電子部品の間に導電性粒子を含んだ流動体を介在させるとともに、前記基板の第１電極と前記電子部品の第２電極との間の隙間に保持した状態で加熱された流動体が流動して溶融した前記導電性粒子が前記第１電極と前記第２電極の間に自己集合し、その後に前記導電性粒子の凝固温度以下に冷却して前記電子部品を前記基板に実装する電子部品接合装置であって、
    前記基板または前記電子部品に供給された流動体を撮像して導電性粒子の量を画像認識により計測するカメラと、
    前記計測した実際の導電性粒子の量に基づき適切な目標隙間の値を決定して前記隙間が前記目標隙間に近づくように制御する処理装置と
    を設けた電子部品接合装置。
  8. 基板と平板状のツールとの間に導電性粒子を含んだ流動体を介在させるとともに、前記基板の電極と前記ツールとの間の隙間に保持した状態で加熱された前記流動体が流動して溶融した前記導電性粒子が前記電極と前記ツールの間に自己集合し、その後に前記ツールを前記基板から離間させるとともに前記導電性粒子の固化温度以下に冷却して、前記電極にバンプを形成するに際し、
    前記基板に供給された流動体を撮像して導電性粒子の量を画像認識により計測する工程と、
    前記計測した実際の導電性粒子の量に基づき適切な目標隙間の値を決定して前記隙間が前記目標隙間に近づくように制御する工程
    とを含んでいるバンプ形成方法。
  9. 前記基板に供給された流動体を撮像して導電性粒子の量を画像認識により計測する工程では、
    導電性粒子を画像認識により識別、色抽出した後、画素数をカウントし面積に換算することにより実施する請求項８記載のバンプ形成方法。
  10. 前記基板に供給された流動体を撮像して導電性粒子の量を画像認識により計測する工程では、
    前記電極毎の領域に分割、もしくは前記電極を含む複数の領域に分割し、
    前記領域毎の導電性粒子の量に基づいて前記供給された導電性粒子の過不足を判定する
    請求項８記載のバンプ形成方法。
  11. 前記領域毎の導電性粒子の量に基づいて前記供給された導電性粒子の過不足を判定するとは、
    前記領域毎に計測した導電性粒子の量の平均値に基づいて前記供給された導電性粒子の過不足を判定することである
    請求項１０記載のバンプ形成方法。
  12. 前記領域毎の導電性粒子の量に基づいて前記供給された導電性粒子の過不足を判定するとは、
    前記領域毎に計測した導電性粒子の量の最大値と最小値に基づいて前記供給された導電性粒子の過不足を判定することである
    請求項１０記載のバンプ形成方法。
  13. 前記基板に供給された流動体を撮像して導電性粒子の量を画像認識により計測する工程では、
    前記電極毎の領域に分割、もしくは前記電極を含む複数の領域に分割し、
    複数の前記領域の内の予め設定した特定の領域の導電性粒子の量に基づいて前記供給された導電性粒子の過不足を判定する
    請求項８記載のバンプ形成方法。
  14. 基板と平板状のツールとの間に導電性粒子を含んだ流動体を介在させるとともに、前記基板の電極と前記ツールとの間の隙間に保持した状態で加熱された前記流動体が流動して溶融した前記導電性粒子が前記電極と前記ツールの間に自己集合し、その後に前記ツールを前記基板から離間させるとともに前記導電性粒子の固化温度以下に冷却して、前記電極にバンプを形成するバンプ形成装置であって、
    前記基板に供給された流動体を撮像して導電性粒子の量を画像認識により計測するカメラと、
    前記計測した実際の導電性粒子の量に基づき適切な目標隙間の値を決定して前記隙間が前記目標隙間に近づくように制御する処理装置と
    を設けたバンプ形成装置。
JP2009071064A 2009-03-24 2009-03-24 電子部品接合方法とバンプ形成方法およびその装置 Expired - Fee Related JP5106457B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009071064A JP5106457B2 (ja) 2009-03-24 2009-03-24 電子部品接合方法とバンプ形成方法およびその装置
CN201010157047.0A CN101853794B (zh) 2009-03-24 2010-03-23 电子元器件接合方法和凸点形成方法及其装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009071064A JP5106457B2 (ja) 2009-03-24 2009-03-24 電子部品接合方法とバンプ形成方法およびその装置

Publications (2)

Publication Number Publication Date
JP2010225821A JP2010225821A (ja) 2010-10-07
JP5106457B2 true JP5106457B2 (ja) 2012-12-26

Family

ID=42805190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009071064A Expired - Fee Related JP5106457B2 (ja) 2009-03-24 2009-03-24 電子部品接合方法とバンプ形成方法およびその装置

Country Status (2)

Country Link
JP (1) JP5106457B2 (ja)
CN (1) CN101853794B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7477446B2 (ja) 2020-12-28 2024-05-01 古河産機システムズ株式会社 横型回転機械のシャフトアセンブリ用の治具

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7352378B2 (ja) 2019-05-23 2023-09-28 株式会社東芝 製造制御装置、製造制御方法及びプログラム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3964911B2 (ja) * 2004-09-03 2007-08-22 松下電器産業株式会社 バンプ付き基板の製造方法
JP4408905B2 (ja) * 2004-09-03 2010-02-03 パナソニック株式会社 バンプ付き基板の製造方法
US7935892B2 (en) * 2005-04-14 2011-05-03 Panasonic Corporation Electronic circuit device and method for manufacturing same
EP1996002B1 (en) * 2006-03-16 2017-07-05 Panasonic Intellectual Property Management Co., Ltd. Bump forming method and bump forming apparatus
TWI473245B (zh) * 2006-10-31 2015-02-11 Sumitomo Bakelite Co 半導體電子零件及使用該半導體電子零件之半導體裝置
JP5010990B2 (ja) * 2007-06-06 2012-08-29 ソニーケミカル＆インフォメーションデバイス株式会社 接続方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7477446B2 (ja) 2020-12-28 2024-05-01 古河産機システムズ株式会社 横型回転機械のシャフトアセンブリ用の治具

Also Published As

Publication number Publication date
JP2010225821A (ja) 2010-10-07
CN101853794A (zh) 2010-10-06
CN101853794B (zh) 2014-04-16

Similar Documents

Publication Publication Date Title
JP4477062B2 (ja) フリップチップ実装方法
US20180235080A1 (en) Accurate positioning and alignment of a component during processes such as reflow soldering
US11765832B2 (en) Printed circuit board and electronic device
CN112823448B (zh) 连接体的制备方法、各向异性接合薄膜、连接体
US7422973B2 (en) Method for forming multi-layer bumps on a substrate
CN104703457A (zh) 电子部件安装方法及电子部件安装***
US7905011B2 (en) Bump forming method and bump forming apparatus
JP5106457B2 (ja) 電子部品接合方法とバンプ形成方法およびその装置
CN1956177A (zh) 芯片结构、芯片封装结构及其工艺
US20090041990A1 (en) Method for attachment of solder powder to electronic circuit board and soldered electronic circuit board
TW201519718A (zh) 焊膏印刷裝置及焊膏印刷方法
JP6168586B2 (ja) 接合方法及び半導体モジュールの製造方法
CN109994433A (zh) 半导体装置封装
CN114502685B (zh) 连接体的制备方法、各向异性导电接合材料及连接体
CN103635076B (zh) 电子零件安装***、电子零件安装装置及电子零件安装方法
JP2021007163A (ja) プリント回路板及び電子機器
JP2016139721A (ja) 観察装置
WO2023162666A1 (ja) 接続構造体の製造方法、フィルム構造体、及びフィルム構造体の製造方法
US20210136967A1 (en) Method of manufacturing electronic module, electronic module, and electronic device
Lee et al. Development of low contact resistance interconnection for display applications
JP2005045284A (ja) 電子部品の実装方法
Firsov et al. Using Underfill Materials for Electrical and Mechanical Protection of Crystals
JP2022023625A (ja) 実装方法およびそれにより形成される実装構造体
KR20240051204A (ko) 도전 필름, 접속 구조체 및 그 제조 방법
KR101216799B1 (ko) 코인 헤드 및 이를 이용한 패키지용 회로기판의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120815

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121002

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees