JP5002583B2 - バンプ形成方法 - Google Patents

バンプ形成方法 Download PDF

Info

Publication number
JP5002583B2
JP5002583B2 JP2008506209A JP2008506209A JP5002583B2 JP 5002583 B2 JP5002583 B2 JP 5002583B2 JP 2008506209 A JP2008506209 A JP 2008506209A JP 2008506209 A JP2008506209 A JP 2008506209A JP 5002583 B2 JP5002583 B2 JP 5002583B2
Authority
JP
Japan
Prior art keywords
fluid
substrate
electrode
conductive particles
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008506209A
Other languages
English (en)
Other versions
JPWO2007108290A1 (ja
Inventor
泰士 谷口
誠一 中谷
靖治 辛島
孝史 北江
進 松岡
雅義 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008506209A priority Critical patent/JP5002583B2/ja
Publication of JPWO2007108290A1 publication Critical patent/JPWO2007108290A1/ja
Application granted granted Critical
Publication of JP5002583B2 publication Critical patent/JP5002583B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H01L2224/11522—Auxiliary means therefor, e.g. for self-assembly activation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0776—Uses of liquids not otherwise provided for in H05K2203/0759 - H05K2203/0773
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/087—Using a reactive gas
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/532—Conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/532—Conductor
    • Y10T29/53204—Electrode

Description

本発明は、配線基板の電極上にバンプを形成する方法に関する。
近年、電子機器に使用される半導体集積回路（ＬＳＩ）の高密度、高集積化に伴い、ＬＳＩチップの電極端子の多ピン、狭ピッチ化が急速に進んでいる。これらＬＳＩチップの配線基板への実装には、配線遅延を少なくするために、フリップチップ実装が広く用いられている。そして、このフリップチップ実装においては、ＬＳＩチップの電極端子上にはんだバンプを形成し、当該はんだバンプを介して、配線基板上に形成された電極に一括接合されるのが一般である。
従来、バンプの形成技術としては、メッキ法やスクリ−ン印刷法などが開発されている。メッキ法は狭ピッチには適するものの、工程が複雑になる点、生産性に問題があり、また、スクリーン印刷法は、生産性には優れているが、マスクを用いる点で、狭ピッチ化には適していない。
こうした中、最近では、ＬＳＩチップや配線基板の電極上に、はんだバンプを選択的に形成する技術がいくつか開発されている。これらの技術は、微細バンプの形成に適しているだけでなく、バンプの一括形成ができるので、生産性にも優れており、次世代ＬＳＩの配線基板への実装に適応可能な技術として注目されている。
その一つに、ソルダーペースト法と呼ばれる技術（例えば、特許文献１）がある。この技術は、はんだ粉とフラックスの混合物によるソルダーペーストを、表面に電極が形成された基板上にベタ塗りし、基板を加熱することによって、はんだ粉を溶融させ、濡れ性の高い電極上に選択的にはんだバンプを形成させるものである。
また、スーパーソルダー法と呼ばれる技術（例えば、特許文献２）は、有機酸鉛塩と金属錫を主要成分とするペースト状組成物（化学反応析出型はんだ）を、電極が形成された基板上にベタ塗りし、基板を加熱することによって、ＰｂとＳｎの置換反応を起こさせ、Ｐｂ／Ｓｎの合金を基板の電極上に選択的に析出させるものである。
また、スーパージャフィット法と呼ばれる技術（例えば、特許文献３参照）は、表面に電極が形成された基板を薬剤に浸して、電極の表面のみに粘着性皮膜を形成した後、当該粘着性皮膜にはんだ粉を接触させて電極上にはんだ粉を付着させ、その後、基板を加熱することにより、溶融したはんだを電極上に選択的に形成させるものである。
特開２０００−９４１７９号公報 特開平１−１５７７９６号公報 特開平７−７４４５９号公報
上述したソルダーペースト法は、もともと、基板に形成された電極上にはんだを選択的にプリコートする技術として開発されたもので、フリップチップ実装に必要なバンプ形成に適用するためには、以下のような課題がある。
ソルダーペースト法は、ともに、ペースト状組成物を基板上に塗布により供給するので、局所的な厚みや濃度のバラツキが生じ、そのため、電極ごとのはんだ析出量が異なり、均一なバンプを得ることが困難である。また、これらの方法は、表面に電極の形成された凹凸のある配線基板上に、ペースト状組成物を塗布により供給するので、凸部となる電極上には、十分なはんだ量を安定して供給すること難しいという問題もある。
また、スーパーソルダー法で使用される化学反応析出型はんだの材料は、特定な化学反応を利用しているので、はんだ組成の選択の自由度が低く、Ｐｂフリー化への対応にも課題を残している。
一方、スーパージャフィット法は、はんだ粉が均一に電極上に付着されるので、均一なはんだバンプを得ることができ、また、はんだ組成の選択の自由度が大きいので、Ｐｂフリー化への対応も容易である点で優れている。しかしながら、スーパージャフィット法では、電極表面に粘着性皮膜を選択的に形成する工程が必須であるが、この工程においては化学反応を利用した特殊な薬剤処理を行なう必要があるので、工程が複雑になると共に、コストアップにもつながり、量産工程への適用には課題を残している。
したがって、バンプの形成技術は、メッキ法やスクリ−ン印刷法のような普及した技術だけでなく、新たに開発された技術も課題を抱えている。本願発明者は、既存のバンプの形成技術にとらわれずに、新規なバンプ形成方法を開発することが、最終的には、ポテンシャルの高い技術に繋がると考え、研究開発を重ねていた。
本発明はかかる点に鑑みてなされたものであり、その主な目的は、生産性に優れたバンプ形成方法およびバンプ形成装置を提供することにある。
本発明のバンプ形成方法は、配線基板の電極上にバンプを形成する方法であって、配線基板のうち電極を含む第１領域の上に、導電性粒子と気泡発生剤を含有した流動体を供給する工程（ａ）と、主面上に突起面が形成された基板を、当該突起面が配線基板の第１領域に対向するように配置する工程（ｂ）と、配線基板上に形成された電極と基板の突起面との間に設けられた隙間の大きさを変動させながら、流動体を加熱して、該流動体中に含有する気泡発生剤から気泡を発生させる工程（ｃ）と、流動体を加熱して、該流動体中に含有する導電性粒子を溶融する工程（ｄ）とを含み、工程（ｃ）において、流動体は、気泡発生剤から発生した気泡によって電極上に自己集合し、工程（ｄ）において、電極上に自己集合した流動体中に含有する導電粒子が溶融することによって、電極上にバンプを形成することを特徴とする。
本発明の他のバンプ形成方法は、配線基板の電極上にバンプを形成する方法であって、配線基板の一部のうち電極を含む第１領域の上に、導電性粒子と気泡発生剤を含有した流動体を供給する工程（ａ）と、主面上に凹部が形成され基板を、当該凹部が配線基板の第１領域の周囲を囲むように配置する工程（ｂ）と、配線基板上に形成された電極と基板の凹部との間に設けられた隙間の大きさを変動させながら、流動体を加熱して、該流動体中に含有する気泡発生剤から気泡を発生させる工程（ｃ）と、流動体を加熱して、該流動体中に含有する導電性粒子を溶融する工程（ｄ）とを含み、工程（ｃ）において、流動体は、気泡発生剤から発生した気泡によって電極上に自己集合し、工程（ｄ）において、電極上に自己集合した流動体中に含有する導電粒子が溶融することによって、電極上にバンプを形成することを特徴とする。
本発明のバンプ形成方法によれば、配線基板のうち電極を含む第１領域の上に、導電性粒子と気泡発生剤を含有した流動体を供給し、その後、突起面が形成された基板を、当該突起面が配線基板の第１領域に対向するように配置し、次いで、流動体を加熱して、気泡発生剤から気泡を発生させるので、第１領域内に選択的にバンプを形成することが可能となる。特に、流動体を加熱して気泡発生剤から気泡を発生させることにより、導電性粒子を電極上に自己集合させることができる。その結果、生産性に優れたバンプ形成方法を提供することができる。
本願出願人は、配線基板や半導体チップ等の電極上に、導電性粒子（例えば、はんだ粉）を自己集合させて、バンプを形成する方法、あるいは、配線基板と半導体チップの電極間に導電性粒子を自己集合させて、電極間に接続体を形成し、フリップチップ実装する方法について、種々検討を行ない、従来にない新規なバンプ形成方法、フリップチップ実装方法を提案している（特願２００４−２５７２０６号、特願２００４−３６５６８４号、特願２００５−０９４２３２号）。なお、これらの特許出願を本願明細書に参考のため援用する。
図１（ａ）〜（ｄ）、及び図２（ａ）〜（ｄ）は、本願出願人が上記特許出願明細書で開示したバンプ形成方法の基本工程を示した図である。
まず、図１（ａ）に示すように、複数の電極３２を有する配線基板３１上に、はんだ粉１６と気泡発生剤（不図示）を含有した樹脂１４を供給する。次に、図１（ｂ）に示すように、樹脂１４表面に、基板４０を配設する。
この状態で、樹脂１４を加熱すると、図１（ｃ）に示すように、樹脂１４中に含有する気泡発生剤から気泡３０が発生する。そして、図１（ｄ）に示すように、樹脂１４は、発生した気泡３０が成長することで、この気泡３０は外に押し出される。
押し出された樹脂１４は、図２（ａ）に示すように、配線基板３１の電極３２との界面、及び基板４０との界面に柱状に自己集合する。次に、樹脂１４をさらに加熱すると、図２（ｂ）に示すように、樹脂１４中に含有するはんだ粉１６が溶融し、電極３２上に自己集合した樹脂１４中に含有するはんだ粉１６同士が溶融結合する。
電極３２は、溶融結合したはんだ粉１６に対して濡れ性が高いので、図２（ｃ）に示すように、電極３２上に溶融はんだ粉よりなるバンプ１９を形成する。最後に、図２（ｄ）に示すように、樹脂１４と基板４０を除去することにより、電極３２上にバンプ１９が形成された配線基板３１が得られる。
この方法の特徴は、配線基板３１と基板４０の隙間に供給された樹脂１４を加熱することによって、気泡発生剤から気泡３０を発生させ、気泡３０が成長することで樹脂１４を気泡外に押し出すことにより、樹脂１４を配線基板３１の電極３２と基板４０との間に自己集合させる点にある。
樹脂１４が電極３２上に自己集合する現象は、図３（ａ）、（ｂ）に示すようなメカニズムで起きているものと考えられる。
図３（ａ）は、樹脂１４が、成長した気泡（不図示）によって、配線基板３１の電極３２上に押し出された状態を示した図である。電極３２に接した樹脂１４は、その界面における界面張力（いわゆる樹脂の濡れ広がりに起因する力）Ｆｓが、樹脂の粘度ηから発生する応力Ｆηよりも大きいので、電極３２の全面に亙って広がり、最終的に、電極３２の端部を境とした柱状樹脂が、電極３２と基板４０間に形成される。
なお、電極３２上に自己集合して形成された柱状の樹脂１４には、図３（ｂ）に示すように、気泡３０の成長（または移動）による応力Ｆｂが加わるが、樹脂１４の粘度ηによる応力Ｆηの作用により、その形状を維持することができ、一旦自己集合した樹脂１４が消滅することはない。
ここで、自己集合した樹脂１４が一定の形状を維持できるかどうかは、上記界面張力Ｆｓの他に、電極３２の面積Ｓ及び電極３２と基板４０との隙間の距離Ｌや、樹脂１４の粘度ηにも依存する。樹脂１４を一定形状に維持させる目安をＴとすると、定性的には、以下のような関係が成り立つものと考えられる。
Ｔ＝Ｋ・（Ｓ／Ｌ）・η・Ｆｓ （Ｋは定数）
上記の説明のように、この方法は、樹脂１４の界面張力による自己集合を利用して、電極３２上に樹脂１４を自己整合的に形成するものであるが、かかる界面張力による自己集合は、配線基板３１表面に形成された電極３２が凸状に形成されているが故に、配線基板３１と基板４０間に形成されたギャップの中で狭くなっている電極３２上にて起きる現象を利用したものと言える。
本願出願人が提案した上記の方法を用いると、樹脂中に分散したはんだ粉を効率良く電極上に自己集合させることができ、また、均一性に優れ、かつ、生産性の高いバンプ形成が実現できる。また、樹脂中に分散したはんだ粉を、樹脂が供給された基板上の複数の電極上に分け隔てなく自己集合させることができるので、上記の方法は、樹脂が供給された配線基板上の全ての電極上に一括してバンプを形成する際に特に有用である。
本願出願人は、上記方法をさらに深く検討している際に、配線基板の一部の領域にバンプを形成する場合に或る現象を観察した。以下、その現象について説明する。
配線基板の構造によっては、配線基板のうちの一部の電極上だけにバンプを形成すればよいこともある。例えば、図４に示す配線基板３１では、配線の先端部分である電極３２上にバンプを形成するケースである。
図４に示した配線基板の場合、電極３２を含む領域１１７に、はんだ粉と気泡発生剤（不図示）を含有した樹脂１４を塗布する。その塗布した樹脂１４を加熱すると、領域１１７内の電極３２の上に自己集合的にバンプが形成されることになる。しかしながら、この場合において、同図に示すように、領域１１７以外の領域１１９にまで、樹脂１４およびはんだ粉が移動して、電極３２だけでなく配線３２ｅの範囲にもはんだが濡れ広がったり、その配線３２ｅにはんだ粉の集合ができたりする現象が見つかった。また、僅かなバランス差によってはんだ粉が偏移集合する例も見つかった。なお、図４中の寸法ａは約１ｍｍであり、寸法ｂは約１．２５ｍｍである。
さらに、図５に示すような配線パターンの中央の１２個の電極（ランド）にバンプを形成しようとした場合について説明する。なお、図５における中央部分を有するような配線パターンの他の例として図６を示す。
この場合において、本願発明者は、次のような現象を観測した。まず、図７に示すように、はんだバンプがランド部位を越えて伸び広がった例があった。さらには、図８および図９に示すように、はんだ粉がランド部位とは関係ないところで集合した例も発見された。この関係ない箇所ではんだ粉が集合したのは、おそらく、図１０に示すように、樹脂１４が基板４０をつたって、他の部分まで移動し（樹脂１４ａ、１４ｂ、矢印５０参照）、バンプ形成を想定してない電極３３の上に、はんだ粉１６が移動してしまったことに基づくと思われる。また、場合によっては、樹脂が配線間をつたって遠方まで流れ出てはんだ粉が移動する現象も観察された。
樹脂１４の移動を所定領域内にとどめることができるようなバンプ形成条件をその都度実験等により見つけ出して、その条件を厳密に制御したり、あるいは、所定領域以外をマスキングしたりすることも可能であるが、いずれも、本バンプ形成方法の簡便性が損なわれてしまう。
そこで、本願発明者は、はんだ粉１６と気泡発生剤を含有した流動体（流動体）１４を、配線基板の全面に付与して用いる場合に限らずに、配線基板の一部の領域に付与してもはんだバンプを簡便に形成することができる手法を鋭意検討して、本発明に至った。
以下に、本発明の実施の形態について、図面を参照しながら説明する。以下の図面においては、説明の簡略化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。本発明は以下の実施形態に限定されない。
図１１（ａ）〜（ｃ）は、本発明の実施形態におけるバンプ形成方法を説明するための工程断面図である。
まず、図１１（ａ）に示すように、配線基板３１のうち電極３２を含む第１領域１７の上に、導電性粒子１６と気泡発生剤（不図示）を含有した流動体１４を供給する。本実施形態における流動体１４は、樹脂である。なお、導電性粒子１６、気泡発生剤の具体例は後述する。
第１領域１７は、配線基板３１の一部の範囲内の領域であることが多いが、配線基板３１の全部（又はほぼ全部）の領域であってもよい。なお、第１領域１７は、典型的には、バンプが形成される領域と同じ又はそれよりも一回り広い領域となる。第１領域１７は、典型的には、バンプが形成される領域に対応し、そこに流動体１４が供給されるのであるから、第１領域１７は、面積や形状等によって制約されず、配線パターンや電極（ランド）のレイアウトによって決定されるものである。図４に示した領域１１７が、本実施形態の第１領域１７に対応する場合には、第１領域１７は、寸法ａ×寸法ｂに対応した範囲となり、例えば１ｍｍ×１．２５ｍｍ又はそれと同程度の面積の範囲となる。
次に、図１１（ｂ）に示すように、流動体１４の上に、第１領域１７と同等の面積を有する突起面１３が主面１８上に形成された基板（板状部材）４０を配置する。具体的には、基板４０の突起面１３が、配線基板３１の第１領域１７に対向するように配置する。基板４０の寸法および形状、ならびに、突起面１３の寸法・高さ（１３ｈ）・形状は、バンプ形成条件に合わせてその都度、具体的に決定することができる。なお、本実施形態の一つの例では、基板４０は、１ｃｍ×１ｃｍの正方形で、突起面１３は４ｍｍ×４ｍｍの正方形で４００μｍの高さ（１３ｈ）である。ただし、この例は、あくまで一例であり、この寸法や形状に限定されない。
基板（板状部材）４０は、例えば、ガラス基板である。また、ガラス基板に限らず、セラミック基板、半導体基板（シリコン基板など）を用いることである。基板４０として、透光性基板を用いると、プロセスの進捗状況およびバンプ形成確認が容易となるメリットがある。また、基板４０として平担性に優れ、加工が容易な基板（例えば、ガラス基板）を用いることも好ましい。もちろん、基板４０が安価であれば、それだけ製造プロセス上のコストメリットも増える。
図１１（ｂ）に示した状態で流動体１４を加熱すると、図１１（ｃ）に示すように、流動体１４中に含有する気泡発生剤から気泡３０が発生する。本実施形態では、流動体１４は、基板４０の突起面１３で当接させながら加熱される。また、配線基板３１上に形成された電極３２と基板４０の突起面１３との間には、一定の隙間が設けられており、当該一定の隙間は、導電性粒子１６の粒径よりも広い。また、ここでは、基板４０は固定または保持されており、流動体は加熱されている。
図１１（ｂ）および（ｃ）に示すように、基板４０には突起面１３が形成されているので、第１領域１７に供給された流動体１４を、突起面１３との間の表面張力によって第１領域１７に留めることができる。つまり、流動体１４は第１領域１７に保持されるので、流動体１４が第１領域１７を大きく超えて広がることが無く、その結果、局所的なバンプ形成を簡便に実行できる有効なプロセスとなる。
次に、図１２（ａ）から（ｄ）も参照して、気泡３０発生後の過程について説明を続ける。
図１２（ａ）に示すように、流動体１４は、発生した気泡３０が成長することで、この気泡３０によって押し出される。なお、流動体１４中の気泡発生剤から発生した気泡３０は、基板４０と配線基板３１との間に設けられた隙間の周辺部から、外部に排出される。
押し出された流動体１４は、図１２（ｂ）に示すように、配線基板３１の電極３２との界面、及び基板４０の突起面１３との界面に柱状に集合する。それとともに、流動体１４中の導電性粒子１６は、電極３２上に集合する。
次に、流動体１４をさらに加熱すると、図１２（ｃ）に示すように、流動体１４中に含有する導電性粒子１６が溶融し、その結果、導電性粒子１６の自己集合が完了する。つまり、電極３２上に溶融した導電性粒子よりなるバンプ１９が形成される。
さらに、バンプ形成後、適切な量だけ、基板４０を上下方向に移動させることにより、形成されたバンプにおける高さのばらつきを押さえることができる。これにより、バンプ形成後に実施される、例えばフリップチップ実装時における金属接合時に、平行度を高めることができ、接続信頼性を高めることができる。
最後に、図１２（ｄ）に示すように、基板４０を外すと、電極３２上にバンプ１９が形成された配線基板３１が得られる。基板４０の除去とともに流動体１４を除去してもよい。
なお、基板４０を外した後、流動体（樹脂）１４を残しておいても構わないが、バンプ形成後、微小な導電性粒子（はんだ粉）が流動体１４上に残渣として残る場合もあるので、信頼性の面を考慮して、図１２（ｄ）に示すように、残渣と一緒に流動体１４を除去することを採用することも好適である。
本実施形態のバンプ形成方法では、第１領域１７上に供給された流動体１４の表面に、第１領域１７に対向するように突起面１３を配置するので、流動体１４を、表面張力によって第１領域１７上に留めることができる。したがって、流動体１４を加熱して気泡発生剤から気泡３０を発生させた際に、流動体１４が第１領域１７を超えてそれ以外の領域に移動することを抑制することができる。これにより、第１領域１７内に選択的にバンプ１９を形成したい場合において、第１領域１７以外に移動したはんだ粉１６を事後的に取り除いたり、予めマスキングを施すといった手間を省き、簡易な方法で確実に、選択的にバンプを形成することが可能となる。また、流動体１４は表面張力によって積極的に第１領域１７内に留めることができることにより、バンプ１９を第１領域１７内に選択的に形成するための条件も緩和され、プロセス条件の自由度も大きくなる。
さらに、本実施形態の方法では、気泡３０が成長することで流動体１４を気泡外に押し出し、その効果によって流動体１４を第１領域１７の電極３２上に自己集合させることができ、続いて、電極３２上に自己集合した流動体１４中に含有する導電性粒子１６を溶融させることによって、濡れ性の高い電極３２上に、溶融した導電性粒子からなるバンプ１９を自己整合的に形成することができる。これにより、流動体１４中に分散した導電性粒子１６を効率よく電極３２上に自己集合させることができ、均一性に優れ、かつ、生産性の高いバンプを電極上に形成することができる。
図１１（ｂ）に示した状態を、図４に示したものと同様の電極３２を含む配線基板に適用すると、図１３（ａ）および（ｂ）に示すようになる。図１３（ａ）は、図４と同様な上面図であり、図１３（ｂ）は、図１１（ｂ）と同様な断面（側面）図である。
図１３（ａ）および（ｂ）からもわかるように、本実施形態の構成においては、基板４０の突起面１３によって流動体１４を第１領域１７に留めることができるので、図４に示した例の場合と異なり、バンプ１９は確実に電極（ランド）３２上に自己集合的に形成する。つまり、本実施形態の構成では、突起面１３による表面張力で流動体１４は第１領域１７内に保持されるので、配線３２ｅの箇所や、または、第１領域１７以外の他の電極パターンの一部に導電性粒子が集合しそれがショートの原因となったりすることを防止することができる。
なお、上述した実施形態では、配線基板３１上に流動体１４を供給した後、基板４０を配置したが、それに限らず、先に、第１領域１７と突起面１３とを一定の隙間を設けて互いに対向させて配置し、然る後、導電性粒子１６と気泡発生剤を含有した流動体１４を、この隙間に供給するようにしてもよい。
上述したように、本実施形態の方法では、気泡３０が成長することで、導電性粒子１６を含有する流動体１４を気泡外に押し出し、その作用によって、電極３２上に柱状に集合した流動体１４中に含有する導電性粒子１６を溶融させて、電極３２上に溶融した導電性粒子１６からなるバンプ１９を自己整合的に形成することができる。
したがって、単に濡れ性だけを利用して電極上に自己集合させようと試みても実現できなかった場合であっても、本実施形態の方法によれば、電極３２上に溶融した導電性粒子１６からなるバンプ１９を自己集合的に形成することができる。また、効率良く導電性粒子１６を電極３２上に自己集合させることができるので、過剰の導電性粒子１６を流動体１４中に含有させることなく、適量の導電性粒子１６でもって、電極３２上に必要とするバンプ１９を形成することが可能となる。なお、導電性粒子１６の最適な含有量は、例えば、以下のように設定することができる。
配線基板３１上に供給される流動体（例えば、樹脂）１４の体積（ＶＢ）中に含有される導電性粒子１６の全てが、配線基板３１の電極３２上のバンプ１９の形成に寄与したとすると、バンプ１９の総体積（ＶＡ）と、流動体１４の体積（ＶＢ）とは以下のような関係式（１）が成り立つ。
ＶＡ：ＶＢ≒ＳＡ：ＳＢ・・・（１）
ここで、ＳＡは配線基板３１の電極３２の総面積、ＳＢは配線基板３１の所定領域（具体的には、上述の第１領域１７）の面積をそれぞれ表す。これにより、樹脂１４中に含まれる導電性粒子１６の含有量は、以下のような式（２）で表される。
（導電性粒子１６の含有量）＝ＳＡ／ＳＢ×１００［体積％］・・・（２）
よって、樹脂１４中に含まれる導電性粒子１６の最適な含有量は、概ね、以下のような式（３）に基づいて設定することができる。
（導電性粒子１６の含有量）＝ＳＡ／ＳＢ×１００±α［体積％］・・・（３）
なお、上記パラメータ（±α）は、導電性粒子１６が配線基板３１の電極３２上に自己集合する際の過不足分を調整するためのもので、種々の条件により決めることができる。
配線基板３１の電極３２の配置は、様々な形態を取り得るが、図１４、図１５に示したような典型的な電極３２の配置に対して、式（３）により最適な導電性粒子１６の含有量を求めると、概ね以下のような値になる。
図１４に示した配置（ペリフェラル配置）・・・０．５〜５体積％
図１５に示した配置（エリアアレイ配置）・・・１５〜３０％体積％
このことから、電極３２上に必要とするバンプ１９を形成するには、樹脂１４中に分散する導電性粒子１６は、０．５〜３０体積％の割合で樹脂１４中に含有していれば足りることになる。
特に、本実施形態のバンプ形成方法によれば、突起面１３が形成された基板４０を用いて流動体１４を表面張力によって第１領域１７上に留めることができ、それゆえ、流動体１４が第１領域１７を超えてそれ以外の領域に移動することを抑制することができるので、導電性粒子１６をさらに効率的な量に抑えることができる。すなわち、第１領域１７を超えて移動し損失してしまう分の（つまり、余分な）導電性粒子１６を考慮しなくてよかったり、あるいは、それを考慮する割合を少なくすることができる。
なお、一般に、導電性粒子１６と樹脂１４との重量比は約７程度なので、上記０．５〜３０体積％の割合は、概ね４〜７５重量％の割合に相当する。
また、流動体を突起面と配線基板の電極間に自己集合させる工程において、突起面と配線基板とのギャップを変動させながら行なってもよい。このようにすることによって、流動体を突起面と電極間に効率よく自己集合させることができる。
上述した本実施形態のバンプ形成方法は、さらに、次のような改変を行うこともできる。上記実施形態では、基板４０の突起面１３はその表面が平らなものを使用したが、それに限定されない。例えば、図１６に示すように、第１領域１７上に形成された複数の電極３２と対向する位置に、電極３２と略同一形状の凸状パターンまたは電極パターン４１を形成した突起面１３を用いても良い。このように突起面１３の所定箇所に凸状パターンや電極パターン４１を設けると、はんだ粉の自己集合をより容易にできる場合がある。なお、第１領域１７と突起面１３との間隔（距離）は、各種の条件（例えば、樹脂の粘度、はんだ粉の粒径、電極の大きさなど）に基づいて決定することができる。なお、凸状パターンまたは電極パターン４１の少なくとも表面に、金属を形成しておくのも好適である。金属からなる電極パターン４１は、印刷等の方法により簡単に形成することができる。
本実施形態のバンプ形成方法と同様の効果は、基板４０上に突起面１３を形成するだけでなく、基板４０のうち第１領域１７に対向する領域１５の周囲に凹部（または、溝）２０を形成することによっても得ることができる。図１７（ａ）〜（ｃ）を参照しながら、簡単に説明する。
まず、図１１（ａ）と同様に、図１７（ａ）に示すように、配線基板３１の一部のうち電極３２を含む第１領域１７の上に、導電性粒子１６と気泡発生剤（不図示）を含有した流動体１４を供給する。次いで、図１７（ｂ）に示すように、配線基板３１の第１領域１７に対向する領域１５の周囲に凹部２０が形成されている基板４０を、配線基板３１の第１領域１７に対向するように配置し、基板４０と配線基板３１とで流動体１４を挟む。ここでは、流動体１４の周囲は、凹部２０の底部２０ｂによって囲い込まれている。この状態で、流動体１４を加熱すると、図１７（ｃ）に示すように、流動体１４中に含有する気泡発生剤から気泡３０が発生する。
図１１（ｂ）および（ｃ）に示した場合と同様に、図１７（ｂ）および（ｃ）に示した場合でも、流動体１４は、表面張力によって第１領域１７上に留められる。以降は、図１２（ａ）から（ｄ）で説明した過程と同様に進行して、電極３２上に自己集合的にバンプ１９が形成されることになる。
なお、図１７（ｂ）および（ｃ）で用いた基板４０においても、図１６に示した基板と同様に、基板４０の表面（配線基板３１に対向する面）に、凸状パターンまたは電極パターン４１を形成することも可能である。
ここで、本実施形態に使用する流動体１４、導電性粒子１６、及び気泡発生剤は、特に限定されないが、それぞれ、以下のような材料を使用することができる。
流動体１４としては、室温から導電性粒子１６の溶融温度の範囲内において、流動可能な程度の粘度を有するものであればよく、また、加熱することによって流動可能な粘度に低下するものも含む。代表的な例としては、エポキシ樹脂、フェノール樹脂、シリコーン樹脂、ジアリルフタレート樹脂、フラン樹脂、メラミン樹脂等の熱硬化性樹脂、ポリエステルエラストマ、フッ素樹脂、ポリイミド樹脂、ポリアミド樹脂、アラミド樹脂等の熱可塑性樹脂、又は光（紫外線）硬化樹脂等、あるいはそれらを組み合わせた材料を使用することができる。樹脂以外にも、高沸点溶剤、オイル等も使用することができる。
また、導電性粒子１６及び気泡発生剤としては、図１８及び図１９に示すような材料から適宜組み合わせて使用することができる。なお、導電性粒子１６の融点を、気泡発生剤の沸点よりも高い材料を用いれば、流動体１４を加熱して気泡発生剤から気泡を発生させて、流動体を自己集合させた後、さらに、流動体１４を加熱して、自己集合した流動体中の導電性粒子を溶融させ、導電性粒子同士を金属結合させることができる。
また、気泡発生剤は、沸点の異なる２種類以上の材料からなるものであってもよい。沸点が異なれば、気泡の発生、及び成長するタイミングに差が生じ、その結果、気泡の成長による流動体１４の押し出しが、段階的に行なわれるので、流動体１４の自己集合過程が均一化され、これにより、均一性のよい導電パターンを形成することができる。
なお、気泡発生剤としては、図１９に挙げた材料以外に、流動体１４が加熱されたときに、気泡発生剤が熱分解することにより気泡を発生する材料も使用することができる。そのような気泡発生剤としては、図２０に挙げた材料を使用することができる。例えば、結晶水を含む化合物（水酸化アルミニウム）を使用した場合、流動体１４が加熱されたときに熱分解し、水蒸気が気泡となって発生する。
次に、本実施形態のバンプ形成方法を実行するための好適なバンプ形成装置について、図２１〜図３０を参照しながら説明する。
図２１は、本発明の実施形態におけるバンプ形成装置１００を模式的に示している。本実施形態のバンプ形成装置１００は、配線基板３１上にバンプを形成する装置であり、配線基板３１を載置するためのステージ５０と、ステージ５０に対向して配置されるヘッダー５２とから構成されている。
ヘッダー５２は、ステージ５０の上方に配置される基板（板状部材）４０を吸着可能な吸着機構５３を備えており、そして、板状部材４０を吸着した状態で上下動可能な機構（不図示）を持っている。さらに、ヘッダー５２及びステージ５０の少なくとも一方には、加熱機構が設けられており、図２１に示した例では、ステージ５０に加熱機構６０が取り付けられてものを示している。本実施形態における加熱機構６０は、配線基板３１を加熱することができるヒータである。加熱機構は、ステージ５０とともに、ヘッダー５２にも取り付けて、上下両方から加熱させるようにすることも可能である。
本実施形態の構成においては、加熱機構６０によって配線基板３１を加熱することができ、その加熱の際に、ヘッダー５２は、ステージ５０を基準に所定間隔（第１の間隔）で板状部材４０を保持することができる。
続いて、図２２（ａ）から図２６（ｂ）を参照しながら、本実施形態のバンプ形成装置１００の動作の一例について説明する。
まず、図２２（ａ）に示すように、ヘッダー５２の吸着機構５３によって板状部材４０を吸着し、その状態でヘッダー５２を上方に移動させる（矢印５５）。ヘッダー５２の移動は、モータのような可動機構を用いればよい。
一方、ステージ５０の上には、電極３２が形成された配線基板３１を載置しておく。ステージ５０は、配線基板３１を吸着して固定可能な機構を備えており、それにより配線基板３１をステージ５０上に固定することができる。配線基板３１は、樹脂製の配線基板（例えば、ＦＲ−４基板）、セラミック基板などを用いることができる。また、リジッド基板に限らず、フレキシブル基板を用いることも可能である。なお、本実施形態における配線基板３１は、ＢＧＡ（ボール・グリッド・アレイ）に用いられるような中間基板（インターボーザ）であってもよい。
ヘッダー５２を移動させると、図２２（ｂ）に示すようになる。その後、図２２（ｃ）に示すように、ディスペンサ７０を用いて、配線基板３１上の電極３２を含む領域に流動体１４を塗布する。ディスペンサ７０内には流動体（例えば、樹脂ペースト）１４が充填されている。
本実施形態の流動体１４は、導電性粒子と気泡発生剤を含有している。本実施形態における流動体１４は、樹脂である。なお、本実施形態において、流動体１４をペーストと称することもある。
また、本実施形態では、図２２（ａ）に示した状態から説明したが、もちろん、図２２（ｂ）に示した状態からプロセスを開始することが可能である。加えて、流動体（樹脂ペースト）１４の付与方法は、ディスペンサ７０による塗布に限らず、他の方法を用いることも可能である。
次に、図２３（ａ）に示すように、ヘッダー５２を下降させて（矢印５６）、板状部材４０をステージ５０の方に近づけていく。次いで、図２３（ｂ）に示すように、板状部材４０と、ステージ５０上に配置された配線基板３１とによってペースト１４を挟み込む。言い換えると、ペースト１４を介して配線基板３１と板状部材４０との間に所定の間隔（第１の間隔）ができるようにヘッダー５２を移動させる。この所定の間隔（隙間）は、ペースト中に含まれている導電性粒子の粒径よりも広い。
次に、図２４（ａ）に示すように、ヒータ６０を用いてステージ５０を加熱して（加熱時のステージを「５０ａ」と表す）、配線基板３１上に付与されたペースト１４を加熱する。すると、図２４（ｂ）に示すように、ペースト１４に含有する気泡発生剤から気泡３０が発生する。
この加熱時においては、ヘッダー５２は、ステージ５０を基準に所定の間隔で板状部材４０を保持している。板状部材４０をヘッダー５２によって固定していることにより、気泡発生剤から気泡３０は、板状部材４０と配線基板３１との間の専ら隙間の広い所（例えば、配線基板３１中の電極３２が形成されていない箇所）を通り抜けて、板状部材４０の外縁から吹き出して排出されていく。
加熱プロセスが進むと、図２５（ａ）に示すように、電極３２上にバンプ１９が形成されていく。つまり、気泡発生剤の気泡３０の作用に基づいた樹脂の自己集合およびそれに続くはんだの自己整合的な自己集合を通して、配線基板３１の電極３２上にバンプ１９が形成される。
なお、ステージ５０を基準にしたヘッダー５２との所定の間隔（第１の間隔）は、加熱時においてカッチリと固定されるようにヘッダー５２を制御してもよいし、樹脂の自己集合及びはんだの自己集合が形成しやすいように、加熱工程のプロファイルにあわせて、間隔を僅かに広げる微上昇動作（矢印５６）を行うようにヘッダー５２を制御してもよい。また、広げるだけでなく、その間隔を小刻みに変動させるようにヘッダー５２を制御してもよい。このような間隔制御は、バンプ高さを高くさせたり、バンプ高さを均一にする効果を得る場合に行われ得る。加熱時に間隔の変動させる場合は、プロセスにも依存するが、例えば、第１の間隔に対して１０％以下程度の変動距離をめどにすればよい。
また、ペースト１４の加熱工程は、ステージ５０からの加熱のみならず、ヘッダー５２から板状部材４０を通しての加熱を併用して行うことも可能である。その場合には、板状部材４０は、熱伝導率の良いもの（例えば、セラミック材料）を用いるようにすることが好ましい。
気泡発生剤の気泡３０の作用に基づいた樹脂の自己集合およびそれに続くはんだの自己整合的な自己集合を通して、配線基板３１の電極３２上にバンプ１９が形成された後は、ヒータ６０の加熱をストップして、図２５（ｂ）に示すように、ヘッダー５２を上昇させる（矢印５７）。この時、同図に示すように、板状部材４０を残してヘッダー５２を上昇させてもよいし、板状部材４０を吸着したままヘッダー５２を上昇させてもよい。
なお、バンプ形成を終えた後の板状部材４０は、新しいものに交換されるか、あるいは、洗浄した後に再利用される。
なお、バンプ１９の形成後に、適切な量だけ、板状部材４０を上下方向に移動させることにより、形成されたバンプ１９における高さのばらつきを押さえることができる。これにより、バンプ形成後に実施される、例えばフリップチップ実装時における金属接合時に、平行度を高めることができ、接続信頼性を高めることができる。
最後に、図２６（ａ）に示すように、板状部材４０を取り外し、さらに、図２６（ｂ）に示すように、配線基板３１をステージ５０から外して取り出せば、電極３２上にバンプ１９が形成された配線基板３１を得ることができる。
なお、板状部材４０を外した後、流動体（樹脂）１４を残しておいても構わないが、バンプ形成後、微小な導電性粒子（はんだ粉）が流動体１４上に残渣として残る場合もあるので、信頼性の面を考慮して、残渣と一緒に流動体１４を除去することを採用することも好適である。
加えて、板状部材４０として、例えば半導体チップを用いた場合には、本実施形態のバンプ形成方法を利用して、フリップチップ実装を行うこともできる。つまり、板状部材４０を除去せずに、そのまま、配線基板３１上にフリップチップ実装された半導体実装体（モジュール）を形成することもできる。その場合において、流動体１４が硬化樹脂のときには、その流動体１４を硬化させてアンダーフィルとして使用することもできる。なお、流動体１４を除去して、その後、アンダーフィルを注入してもよい。
また、ステージ５０を移動式にして、図２２（ａ）から図２６（ｂ）に示した工程を流れ作業的に行うことも可能である。例えば、図２５（ａ）（あるいは、図２５（ｂ））に示した状態から板状部材４０を上方に移動させるとともに、バンプ形成後の配線基板３１を取り除いて、図２２（ｂ）に示す状態にし、図２２（ｂ）に示す状態からステージ５０を移動させてディスペンサ７０の下方に持ってきて、さらに、ペースト付与後にステージ５０を移動させて、図２３（ａ）から図２４（ｂ）までの工程（あるいは、その後の図２５（ａ）又は（ｂ）までの工程）を実行させることもできる。
本発明の実施形態に係るバンプ形成装置１００によれば、配線基板３１を載置するためのステージ５０と、板状部材４０を吸着可能で上下動可能な機構を持ったヘッダー５２との少なくとも一方に加熱機構（ヒータ）６０が設けられ、加熱機構６０による加熱の際に、ヘッダー５２が板状部材４０を保持することができるので、ステージ５０の上に配線基板３１を介して、導電性粒子と気泡発生剤とを含有した流動体（ペースト）１４を供給した場合に、加熱機構（ヒータ）６０の加熱によって気泡発生剤から気泡３０を発生させ、その発生した気泡３０によって導電性粒子を配線基板３１の電極３２上に自己集合させることができる。その結果、生産性に優れたバンプ形成を実施することができる。
上述の実施形態においては、流動体１４となるペーストの供給にディスペンサ７０を用いたが、ディスペンサは、エアパルス式、ジェット式、スクリュー式、メカニカル式などの各種のものを適宜使用することができる。また、ペースト１４の供給は、ディスペンサを用いたものに限らず、他の手法を用いることができる。例えば、図２７（ａ）および（ｂ）に示すように、ペースト１４をディッピング可能なニードル部材７２を用いて、ペースト１４を配線基板３１上に付与することも可能である。
さらに説明すると、図２７（ａ）に示すように、ニードル部材７２を下降させて（矢印７６）、ペースト１４をストックしている箇所に突き刺して、ニードル部材７２の表面張力を利用してペースト１４の一部１４ａを取り出す（矢印７７）。
次に、図２７（ｂ）に示すように、ペースト１４の一部１４を保持したニードル部材７２を配線基板３１上に付与して（矢印７８）、その後、そのニードル部材７２を引き上げる（矢印７９）。
このようにして、ペースト１４を配線基板３１上に供給することができる。配線基板３１上に必要なペースト１４が少量な場合（または極少量な場合）、ディスペンサ７０による供給では供給量の調整が困難なことがあり得るが、ニードル部材７２を用いたペースト１４の供給では少量の供給にも容易に対応することができる。また、ディスペンサ７０を設置すると、コスト高なバンプ装置となってしまう可能性があるが、ニードル部材７２は簡便な器具なので、ニードル部材７２を用いればそのような問題を比較的容易に回避することができる。
また、ニードル部材７２を用いたものに限らず、図２８に示すように、マスク７３とスキージ７４を用いてペースト１４を印刷により供給してもよいし、図２９に示すように、ブレード装置７５を用いてブレードによってペースト１４を供給してもよい。
さらに、本実施形態のバンプ形成装置１００において、板状部材４０を回転させる機構を設けることも可能である。図３０は、バンプ形成装置１００を上方から見た構成を示している。図３０に示した例では、バンプ形成装置１００は、板状部材４０を回転可能な機構を有しており、ヘッダー５２とは異なる領域に、洗浄装置８０が配置されている。図示されたバンプ形成装置１００では、ヘッダー５２の箇所でバンプ形成を行った後、板状部材４０を回転して（矢印８２）、洗浄装置８０の箇所に持ってきて板状部材４０を洗浄し、次いで、板状部材４０を再び回転させて（矢印８３）、再度、ヘッダー５２の箇所でバンプ形成を行うことができる。この回転機構は、ヘッダー５２に設けてもよいし、あるいは、ヘッダー５２と異なる箇所に設けてもよい。
本願発明者が、狭ピッチのアレイタイプ（例えば、電極３２ピッチが５００μｍ程度またはそれ以下）のバンプ１９を形成する実験をしたところ、配線基板３１を板状部材４０に対して鉛直上方および下方に配置するかによって違いがでる例が観察されることがわかった。狭ピッチのものでなければ、その差は無視できるものであるが、配線基板３１を下方に配置した場合（すなわち、ステージ５０側）には、下から加熱しても（ステージ５０側からの加熱）、上から加熱しても（板状部材４０側からの加熱）、ショート等の問題なくバンプ１９を形成することができた。一方、配線基板３１を上方に配置した場合（すなわち、ヘッダー５２側）には、下から加熱しても（ステージ５０側からの加熱）、上から加熱しても（板状部材４０側からの加熱）、形成されるバンプ１９間にショートが生じたケースが見られた。
これは、板状部材４０の界面張力による流動体（樹脂）１４の広がりと重力とが影響していると推測される。さらに説明すると、図３１（ａ）に示すように、配線基板３１を下方に配置した場合には、流動体１４の広がりをある程度の範囲内に留めることができて、ショートの問題は生じにくいが、図３１（ｂ）に示すように、配線基板３１を上方に配置した場合には、流動体１４が予想以上に広がり、したがって、ショート３５の問題が生じやすくなる傾向が強まると思われた。それゆえに、配線基板３１は下方に配置することが、特に狭ピッチの場合（例えば、バンプ１９が形成される電極となるランドの間隔が５００μｍ以下の場合）に好ましい。
また、バンプ形成のための加熱時における加熱速度について実験を行ったところ、１００℃／秒以上（好ましくは、１５０℃／秒以上）の昇温加熱を行うと、使用する材料にあわせてプロセス条件を厳密にコントロールせずにある程度緩和しても、バンプ１９を形成できることがわかった。例えば、樹脂製の配線基板３１を下側に配置して、３１０℃／秒、１５５℃／秒、１０３℃／秒の昇温速度を持った加熱プロセスを実行した時に（加熱時間は、３０秒）、ショート等の問題なくバンプ１９を形成することができた。加熱機構６０は、例えば、セラミックヒータを用いることができる。
なお、昇温速度をプロセスの最適化のために特別に上昇させるということは、それだけ高価な加熱装置（ヒータ）６０を用いるということになるため、できるだけその条件（昇温速度）を緩和させたい。その場合、配線基板３１側と板状部材４０側の両方から加熱を実行することが好ましい。例えば、配線基板３１側の加熱は、略一定の温度での一定加熱を行い（言い換えると、補助加熱または予備加熱）、板状部材４０側の加熱は、温度上昇を伴った昇温加熱を行うことができる。板状部材４０側の加熱を行う場合には、ガラス基板よりも熱伝導率の高い基板（例えば、セラミック基板）を用いることが好ましい。また、配線基板３１として、セラミック製の配線基板を用いると、下側の加熱（ステージ５０側からの加熱）の効率を高めることができる。
上述したように、本実施形態の方法では、気泡３０が成長することで、導電性粒子１６を含有する流動体１４を気泡外に押し出し、その作用によって、電極３２上に柱状に集合した流動体１４中に含有する導電性粒子を溶融させて、電極３２上に溶融した導電性粒子１６からなるバンプ１９を自己整合的に形成することができる。
したがって、単に濡れ性だけを利用して電極上に自己集合させようと試みても実現できなかった場合であっても、本実施形態の方法によれば、電極３２上に溶融した導電性粒子からなるバンプ１９を自己集合的に形成することができる。また、効率良く導電性粒子を電極３２上に自己集合させることができるので、過剰の導電性粒子を流動体１４中に含有させることなく、適量の導電性粒子でもって、電極３２上に必要とするバンプ１９を形成することが可能となる。
以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。
本発明によれば、簡易な方法により選択的にバンプを形成する方法を提供することができる。
（ａ）〜（ｄ）は、樹脂の自己集合を利用したバンプ形成方法の基本工程を示した工程断面図である。 （ａ）〜（ｄ）は、樹脂の自己集合を利用したバンプ形成方法の基本工程を示した工程断面図である。 （ａ）および（ｂ）は、樹脂の自己集合のメカニズムを説明する図である。 バンプ形成における樹脂の移動機構を説明するための図である。 一部の領域でバンプ形成を実行する例の配線パターンを説明するための顕微鏡写真である。 一部の領域でバンプ形成を実行する例の配線パターンを説明するための顕微鏡写真である。 樹脂の移動が観察された例を説明するための顕微鏡写真である。 樹脂の移動が観察された例を説明するための顕微鏡写真である。 樹脂の移動が観察された例を説明するための顕微鏡写真である。 バンプ形成における樹脂の移動機構を説明するための図である。 （ａ）〜（ｃ）は、本発明の実施形態に係るバンプ形成方法を示す工程断面図である。 （ａ）〜（ｄ）は、本発明の実施形態に係るバンプ形成方法を示す工程断面図である。 （ａ）および（ｂ）は、それぞれ、本発明の実施形態に係るバンプ形成方法を示す工程上面図および工程断面図である。 電極のペリフェラルな配置を示す平面図である。 電極のエリアアレイの配置を示す平面図である。 本発明の実施形態の改変例の構成を示す図である。 （ａ）〜（ｃ）は、本発明の実施形態の改変例を示す工程断面図である。 本発明の実施形態に係る導電性粒子の材料を示す図である。 本発明の実施形態に係る気泡発生剤の材料を示す図である。 本発明の実施形態に係る気泡発生剤粉の材料を示す図である。 本発明の実施形態に係るバンプ形成装置を模式的に示す断面図である。 （ａ）〜（ｃ）は、本発明の実施形態に係るバンプ形成装置の動作を説明するための工程断面図である。 （ａ）および（ｂ）は、本発明の実施形態に係るバンプ形成装置の動作を説明するための工程断面図である。 （ａ）および（ｂ）は、本発明の実施形態に係るバンプ形成装置の動作を説明するための工程断面図である。 （ａ）および（ｂ）は、本発明の実施形態に係るバンプ形成装置の動作を説明するための工程断面図である。 （ａ）および（ｂ）は、本発明の実施形態に係るバンプ形成装置の動作を説明するための工程断面図である。 （ａ）および（ｂ）は、ニードル部材を用いたペーストの供給方法を説明する図である。 ペーストの供給方法を説明するための断面図である。 ペーストの供給方法を説明するための断面図である。 本発明の実施形態に係るバンプ形成装置の改変例を模式的に示す上面図である。 （ａ）は、配線基板を下側に配置した構成を示す断面図、（ｂ）は、配線基板を上側に配置した構成を示す断面図である。
１３ 突起面
１４ 流動体（樹脂）
１６ 導電性粒子（はんだ粉）
１７ 第１領域
１８ 主面
１９ バンプ
２０ 凹部（溝）
３０ 気泡
３１ 配線基板
３２ 電極
４０ 基板（板状部材）
４１ 電極パターン
５０ ステージ
５２ ヘッダ
５３ 吸着機構
６０ 加熱機構（ヒータ）
７０ ディスペンサ
７２ ニードル部材
７４ スキージ
７５ ブレード装置
８０ 洗浄装置
１００ バンプ形成装置

Claims (12)

  1. 配線基板の電極上にバンプを形成する方法であって、
    配線基板のうち電極を含む第１領域の上に、導電性粒子と気泡発生剤を含有した流動体を供給する工程（ａ）と、
    主面上に突起面が形成された基板を、当該突起面が前記配線基板の第１領域に対向するように配置する工程（ｂ）と、
    前記配線基板上に形成された前記電極と前記基板の前記突起面との間に設けられた隙間の大きさを変動させながら、前記流動体を加熱して、該流動体中に含有する前記気泡発生剤から気泡を発生させる工程（ｃ）と、
    前記流動体を加熱して、該流動体中に含有する前記導電性粒子を溶融する工程（ｄ）と
    を含み、
    前記工程（ｃ）において、前記流動体は、前記気泡発生剤から発生した気泡によって、前記電極上に自己集合し、
    前記工程（ｄ）において、前記電極上に自己集合した前記流動体中に含有する導電粒子が溶融することによって、前記電極上にバンプを形成する、バンプ形成方法。
  2. 前記工程（ａ）において、前記流動体が供給される前記第１領域は、前記配線基板の一部の領域である、請求項１に記載のバンプ形成方法。
  3. 前記基板は、透光性基板である、請求項１に記載のバンプ形成方法。
  4. 前記透光性基板は、ガラス基板である、請求項３に記載のバンプ形成方法。
  5. 前記基板の突起面には、前記電極に対向する位置に凸状パターン又は電極パターンが形成されている、請求項１に記載のバンプ形成方法。
  6. 前記流動体に含有されている前記気泡発生剤は、前記工程（ｃ）において、前記流動体が加熱されたときに沸騰する材料、または、熱分解することにより気体を発生する材料からなる、請求項１に記載のバンプ形成方法。
  7. 前記隙間は、前記導電性粒子の粒径よりも広い、請求項１に記載のバンプ形成方法。
  8. 前記工程（ｃ）において、前記気泡発生剤から発生した気泡は、前記基板と前記配線基板との間に設けられた隙間の周辺部から、外部に排出される、請求項１に記載のバンプ形成方法。
  9. 前記工程（ｄ）の後、前記基板を除去する工程をさらに包含する、請求項１に記載のバンプ形成方法。
  10. 前記基板は、前記配線基板の鉛直上方に配置される、請求項１に記載のバンプ形成方法。
  11. 配線基板の電極上にバンプを形成する方法であって、
    前記配線基板の一部のうち電極を含む第１領域の上に、導電性粒子と気泡発生剤を含有した流動体を供給する工程（ａ）と、
    主面上に凹部が形成され基板を、当該凹部が前記配線基板の第１領域の周囲を囲むように配置する工程（ｂ）と、
    前記配線基板上に形成された前記電極と前記基板の前記凹部との間に設けられた隙間の大きさを変動させながら、前記流動体を加熱して、該流動体中に含有する前記気泡発生剤から気泡を発生させる工程（ｃ）と、
    前記流動体を加熱して、該流動体中に含有する前記導電性粒子を溶融する工程（ｄ）と
    を含み、
    前記工程（ｃ）において、前記流動体は、前記気泡発生剤から発生した気泡によって、前記電極上に自己集合し、
    前記工程（ｄ）において、前記電極上に自己集合した前記流動体中に含有する導電粒子が溶融することによって、前記電極上にバンプを形成する、バンプ形成方法。
  12. 前記工程（ａ）において、前記流動体が供給される前記第１領域は、前記配線基板の一部の領域である、請求項１１に記載のバンプ形成方法。
JP2008506209A 2006-03-16 2007-02-22 バンプ形成方法 Active JP5002583B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008506209A JP5002583B2 (ja) 2006-03-16 2007-02-22 バンプ形成方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2006072316 2006-03-16
JP2006072316 2006-03-16
JP2006084569 2006-03-27
JP2006084569 2006-03-27
PCT/JP2007/053866 WO2007108290A1 (ja) 2006-03-16 2007-02-22 バンプ形成方法およびバンプ形成装置
JP2008506209A JP5002583B2 (ja) 2006-03-16 2007-02-22 バンプ形成方法

Publications (2)

Publication Number Publication Date
JPWO2007108290A1 JPWO2007108290A1 (ja) 2009-08-06
JP5002583B2 true JP5002583B2 (ja) 2012-08-15

Family

ID=38522325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008506209A Active JP5002583B2 (ja) 2006-03-16 2007-02-22 バンプ形成方法

Country Status (6)

Country Link
US (1) US7905011B2 (ja)
EP (1) EP1996002B1 (ja)
JP (1) JP5002583B2 (ja)
KR (1) KR101257977B1 (ja)
CN (1) CN101401494B (ja)
WO (1) WO2007108290A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7640659B2 (en) * 2005-09-02 2010-01-05 Panasonic Corporation Method for forming conductive pattern and wiring board
KR101257977B1 (ko) * 2006-03-16 2013-04-24 파나소닉 주식회사 범프형성방법 및 범프형성장치
JP5159273B2 (ja) * 2007-11-28 2013-03-06 ルネサスエレクトロニクス株式会社 電子装置の製造方法
JP5106457B2 (ja) * 2009-03-24 2012-12-26 パナソニック株式会社 電子部品接合方法とバンプ形成方法およびその装置
US9627254B2 (en) * 2009-07-02 2017-04-18 Flipchip International, Llc Method for building vertical pillar interconnect
KR101940237B1 (ko) * 2012-06-14 2019-01-18 한국전자통신연구원 미세 피치 ｐｃｂ 기판에 솔더 범프 형성 방법 및 이를 이용한 반도체 소자의 플립 칩 본딩 방법
WO2020105206A1 (ja) * 2018-11-22 2020-05-28 株式会社村田製作所 伸縮性配線基板及び伸縮性配線基板の製造方法
US11812562B2 (en) * 2021-08-30 2023-11-07 International Business Machines Corporation Creating a standoff for a low-profile component without adding a process step

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11112133A (ja) * 1997-10-03 1999-04-23 Nippon Avionics Co Ltd はんだバンプの平坦化方法
JP2002223065A (ja) * 2001-01-24 2002-08-09 Ibiden Co Ltd プリント配線板の製造方法
JP2003218161A (ja) * 2002-01-25 2003-07-31 Kyocera Corp 半田バンプ平坦化用プレス治具およびこれを用いた配線基板の製造方法
JP2005217264A (ja) * 2004-01-30 2005-08-11 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法および製造装置
WO2005122237A1 (ja) * 2004-06-08 2005-12-22 Matsushita Electric Industrial Co., Ltd. 部品実装方法及び部品実装装置
WO2006025387A1 (ja) * 2004-09-03 2006-03-09 Matsushita Electric Industrial Co., Ltd. バンプ形成方法及びはんだバンプ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0747233B2 (ja) 1987-09-14 1995-05-24 古河電気工業株式会社 半田析出用組成物および半田析出方法
JPH06125169A (ja) 1992-10-13 1994-05-06 Fujitsu Ltd 予備はんだ法
JP3537871B2 (ja) 1993-07-05 2004-06-14 昭和電工株式会社 はんだコートおよびその形成方法
US20030148024A1 (en) * 2001-10-05 2003-08-07 Kodas Toivo T. Low viscosity precursor compositons and methods for the depositon of conductive electronic features
JP3996276B2 (ja) 1998-09-22 2007-10-24 ハリマ化成株式会社 ソルダペースト及びその製造方法並びにはんだプリコート方法
JP2002026070A (ja) 2000-07-04 2002-01-25 Toshiba Corp 半導体装置およびその製造方法
JP3769688B2 (ja) 2003-02-05 2006-04-26 独立行政法人科学技術振興機構 端子間の接続方法及び半導体装置の実装方法
JP3698704B2 (ja) 2003-02-28 2005-09-21 株式会社加藤建設 地盤改良機械
JP4024194B2 (ja) 2003-09-16 2007-12-19 沖電気工業株式会社 遠隔試験システムおよびゲートウエイ装置
JP3955302B2 (ja) * 2004-09-15 2007-08-08 松下電器産業株式会社 フリップチップ実装体の製造方法
US20060163744A1 (en) * 2005-01-14 2006-07-27 Cabot Corporation Printable electrical conductors
WO2006103948A1 (ja) * 2005-03-29 2006-10-05 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法およびバンプ形成方法
CN101176200B (zh) * 2005-05-17 2010-11-03 松下电器产业株式会社 倒装片安装方法、倒装片安装装置及倒装片安装体
US7640659B2 (en) * 2005-09-02 2010-01-05 Panasonic Corporation Method for forming conductive pattern and wiring board
KR101257977B1 (ko) * 2006-03-16 2013-04-24 파나소닉 주식회사 범프형성방법 및 범프형성장치
WO2007122868A1 (ja) * 2006-03-28 2007-11-01 Matsushita Electric Industrial Co., Ltd. バンプ形成方法およびバンプ形成装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11112133A (ja) * 1997-10-03 1999-04-23 Nippon Avionics Co Ltd はんだバンプの平坦化方法
JP2002223065A (ja) * 2001-01-24 2002-08-09 Ibiden Co Ltd プリント配線板の製造方法
JP2003218161A (ja) * 2002-01-25 2003-07-31 Kyocera Corp 半田バンプ平坦化用プレス治具およびこれを用いた配線基板の製造方法
JP2005217264A (ja) * 2004-01-30 2005-08-11 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法および製造装置
WO2005122237A1 (ja) * 2004-06-08 2005-12-22 Matsushita Electric Industrial Co., Ltd. 部品実装方法及び部品実装装置
WO2006025387A1 (ja) * 2004-09-03 2006-03-09 Matsushita Electric Industrial Co., Ltd. バンプ形成方法及びはんだバンプ

Also Published As

Publication number Publication date
EP1996002A4 (en) 2011-06-15
US7905011B2 (en) 2011-03-15
JPWO2007108290A1 (ja) 2009-08-06
CN101401494B (zh) 2010-12-22
CN101401494A (zh) 2009-04-01
EP1996002B1 (en) 2017-07-05
WO2007108290A1 (ja) 2007-09-27
EP1996002A1 (en) 2008-11-26
KR20080112237A (ko) 2008-12-24
US20090229120A1 (en) 2009-09-17
KR101257977B1 (ko) 2013-04-24

Similar Documents

Publication Publication Date Title
JP5002583B2 (ja) バンプ形成方法
JP4084834B2 (ja) フリップチップ実装方法およびバンプ形成方法
JP5002587B2 (ja) バンプ形成方法およびバンプ形成装置
JP4084835B2 (ja) フリップチップ実装方法および基板間接続方法
JP4227659B2 (ja) フリップチップ実装方法及びバンプ形成方法
KR101139050B1 (ko) 범프 형성 방법 및 땜납 범프
JP4294722B2 (ja) 接続構造体及びその製造方法
JPWO2006123478A1 (ja) フリップチップ実装方法とフリップチップ実装装置
JPWO2007099866A1 (ja) 電子部品実装体、ハンダバンプ付き電子部品、ハンダ樹脂混合物、電子部品の実装方法、および電子部品の製造方法
JP5368299B2 (ja) 電子部品実装体及びハンダバンプ付き電子部品の製造方法
JP5147723B2 (ja) 電極構造体
JP4710513B2 (ja) フリップチップ実装方法および基板間接続方法
JP2007150355A (ja) バンプ付き基板の製造方法
JP2008258397A (ja) ペーストおよびバンプ形成方法
JP4276550B2 (ja) はんだ供給方法並びにこれを用いたはんだバンプの形成方法及び装置
JP2004087756A (ja) 金属ボールの配列方法及びこれを用いた半導体装置の製造方法
JP2008258398A (ja) ペーストおよびバンプ形成方法、ならびに基板構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111122

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120521

R150 Certificate of patent or registration of utility model

Ref document number: 5002583

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3