KR20080091693A - 반도체 집적 회로의 시험 방법 및 ic 테스터 - Google Patents
반도체 집적 회로의 시험 방법 및 ic 테스터 Download PDFInfo
- Publication number
- KR20080091693A KR20080091693A KR1020070055950A KR20070055950A KR20080091693A KR 20080091693 A KR20080091693 A KR 20080091693A KR 1020070055950 A KR1020070055950 A KR 1020070055950A KR 20070055950 A KR20070055950 A KR 20070055950A KR 20080091693 A KR20080091693 A KR 20080091693A
- Authority
- KR
- South Korea
- Prior art keywords
- pin
- pins
- semiconductor integrated
- integrated circuit
- short circuit
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 핀 사이가 완전히 단락(short)되어 있지 않더라도, 핀간의 단락을 검출할 수 있는 반도체 집적 회로의 시험 방법 및 IC 테스터를 실현하는 것을 목적으로 한다.
본 발명에 따르면, 복수개의 핀을 구비하는 반도체 집적 회로의 핀간의 단락을 검출하는 반도체 집적 회로의 시험 방법에 있어서, IC 테스터 또는 반도체 집적 회로가, 반도체 집적 회로의 소정의 핀에 펄스 신호 또는 스텝 신호를 발생시키고, IC 테스터가, 소정의 핀에 인접하는 반도체 집적 회로의 핀으로부터의 파형에 의해 핀간 단락의 판정을 행하는 것을 특징으로 한다.
반도체 집적 회로, IC 테스터, 단락, 펄스 신호, 스텝 신호
Description
도 1은 본 발명의 일실시예를 나타낸 구성도이다.
도 2는 DUT(10)의 인접 핀의 파형 예를 나타낸 도면이다.
도 3은 종래의 IC 테스터의 구성을 나타낸 도면이다.
도 4는 DUT(10)의 구체적 구성을 나타낸 도면이다.
도 5는 DUT(10)의 주요부 확대 단면도이다.
[부호의 설명]
10: DUT 12: 반도체 집적 회로
13: 핀 40: 시험부
41: 펄스 발생부 42: 측정부
[특허 문헌 1] 일본국 특개평 5(1993)-190637호 공보
본 발명은, 반도체 집적 회로, 예를 들면, 액정 구동 드라이버의 핀간의 단 락을 검출하는 반도체 집적 회로의 시험 방법 및 IC 테스터에 관한 것이다.
IC 테스터는, 반도체 집적 회로에 신호를 출력하고, 반도체 집적 회로의 출력에 의해 불량 여부의 판정을 행하고 있다. 또한, IC 테스터는, 예를 들면, 상기 특허 문헌 1에 나타나 있는 바와 같이, 반도체 집적 회로의 핀간 단락의 판정을 행하고 있다.
이와 같은 장치를 도 3에 나타내 설명한다.
도 3에 있어서, 피시험 대상(이하 DUT로 약칭)(10)은, 예를 들면, 액정 구동 드라이버이며, 도 4에 나타낸 바와 같이, TAB 테이프(11)에 반도체 집적 회로(12)가 탑재되고, 반도체 집적 회로(12)가 복수개의 핀(13)에 배선(도시하지 않음)을 통하여 접속되어 있다. DC 측정부(20)는 IC 테스터에 설치되고, DUT(10)의 핀마다 접속하고, 직류 전압 출력 또는 직류 전류 측정을 행한다. 제어부(30)는, DC 측정부(20)의 제어와 핀간 단락의 판정을 행한다. 핀간 저항 R은, DUT(10)의 핀 사이의 저항 성분을 나타낸다. 그리고, 핀간 단락 이외의 시험을 위한 구성은 생략하고 있다.
이와 같은 장치의 핀간 단락 시험 동작을 설명한다. DC 측정부(20)가, 제어부(30)의 제어에 의해, DUT(10)의 소정의 핀에 전압 출력하고, 상기 소정의 핀에 인접하는 DUT(10)의 핀을 DC 측정부(20)가 측정한다. 핀간 단락일 경우 핀간 저항 R이 낮으며, 핀간 단락이 아닐 경우 핀간 단락 저항 R이 높아지므로, 제어부(30)는, DC 측정부(20)가 측정하는 전류가 소정값보다 클 때, 핀간 단락이라고 판정한다.
최근, 액정 디스플레이의 대형화, 화소수의 증가에 의해, 액정 구동 드라이버가 약 700핀으로 다핀화되고, 핀간 피치가 약 30㎛로, 핀 사이의 간극은 약 10㎛로 좁아지고 있다. 그러므로, 도 5의 (a)에 나타낸 바와 같이, 먼지나 티끌 등의 이물질(14)이 핀 사이에 부착되어, 완전 단락 상태를 만들 뿐만 아니라, 도 5의 (b)에 나타낸 바와 같이, 이물질(14)과 다른 쪽의 핀 사이에 근소한 간극이 형성되지만 접촉하지 않는 상태가 되어, 시험 시에는 핀간 단락이 발생하지 않으므로, DUT(10)이 우량품으로 판정되어도, 나중에, 상기 근소한 간극이 단락되어, 불량이 되는 문제점이 있었다.
따라서, 본 발명의 목적은, 완전히 단락되어 있지 않더라도, 핀간 단락의 검출을 행할 수 있는 반도체 집적 회로의 시험 방법 및 IC 테스터를 실현하는 것이다.
전술한 바와 같은 과제를 달성하기 위하여, 청구항 1에 기재된 발명은,
복수개의 핀을 구비하는 반도체 집적 회로의 핀간 단락을 검출하는 반도체 집적 회로의 시험 방법에 있어서,
IC 테스터 또는 상기 반도체 집적 회로가, 상기 반도체 집적 회로의 소정의 핀에 펄스 신호 또는 스텝 신호를 발생시키고,
상기 IC 테스터가, 상기 소정의 핀에 인접하는 상기 반도체 집적 회로의 핀으로부터의 파형에 의해 핀간 단락의 판정을 행하는 것을 특징으로 한다.
청구항 2에 기재된 발명은, 청구항 1에 기재된 발명에 있어서,
판정 타이밍에서 파형이 판정값보다 클 때, IC 테스터가 핀간 단락이라고 판정하는 것을 특징으로 한다.
청구항 3에 기재된 발명은,
복수개의 핀을 구비하는 반도체 집적 회로를 시험하는 IC 테스터에 있어서,
상기 반도체 집적 회로의 소정의 핀에 펄스 또는 스텝 신호를 발생시키고, 상기 소정의 핀에 인접하는 인접 핀의 파형에 의해 핀간 단락을 판정하는 시험부가 설치된 것을 특징으로 한다.
청구항 4에 기재된 발명은, 청구항 3에 기재된 발명에 있어서,
판정 타이밍에서 파형이 판정값보다 클 때, 시험부가 핀간 단락이라고 판정하는 것을 특징으로 한다.
청구항 5에 기재된 발명은, 청구항 3 또는 청구항 4에 있어서,
시험부는,
소정의 핀에 펄스 또는 스텝 신호를 발생시키는 펄스 발생부와,
인접 핀을 측정하는 측정부
를 구비한다.
[실시예]
이하 본 발명을, 도면을 사용하여 상세하게 설명한다. 도 1은 본 발명의 일실시예를 나타낸 구성도이다.
도 1에 있어서, DUT(10)는, 예를 들면, 액정 구동 드라이버이며, 도 4에 나 타낸 바와 같이, TAB 테이프(11)에 반도체 집적 회로(12)가 탑재되고, 반도체 집적 회로(12)가 복수개의 핀(13)에 배선(도시하지 않음)을 통하여 접속되어 있다. 시험부(40)는, IC 테스터에 설치되고, DUT(10)의 복수개의 핀에 전기적으로 접속되고, DUT(10)의 소정의 핀에 펄스를 발생시키고, 상기 소정의 핀에 인접하는 인접 핀의 파형에 의해 핀간 단락을 판정한다. 시험부(40)에는, DUT(10)의 핀마다 펄스 발생부(41) 및 측정부(42)가 설치되고, 또한 제어부(43)가 설치된다. 펄스 발생부(41)는, 예를 들면 액티브 로드 회로이며, 소정의 핀에 펄스를 발생시킨다. 측정부(42)는, 예를 들면 A/D 변환부이며, 인접 핀을 측정한다. 제어부(43)는, 펄스 발생부(41) 및 측정부(42)를 제어하고, 측정부(42)의 측정 결과에 따라, 핀간 단락의 판정을 행한다. 핀간 용량 C는, DUT(10)의 핀 사이의 용량 성분을 나타낸다. 그리고, 핀간 단락 이외의 시험을 위한 구성은 생략되어 있다.
이와 같은 장치의 동작을 설명한다. 도 2는, DUT(10)의 인접 핀의 파형예를 나타낸 도면이다.
펄스 발생부(41)가, 제어부(43)의 제어에 의해, DUT(10)의 소정의 핀에 펄스를 출력하고, 상기 소정의 핀의 인접하는 DUT(10)의 핀을 측정부(42)가 측정한다. 핀간 단락이 아닌 경우, 도 2의 파형 a와 같이 되고, 도 5의 (b)에 나타낸 바와 같이, 이물질(14)과 다른 쪽의 핀 사이에 근소한 간극은 형성되지만 접촉하지 않을 경우, 도 2의 파형 b와 같이 되므로, 제어부(43)는, 스트로브(판정 타이밍)에서, 측정부(42)의 측정 결과가 판정값보다 클 때, 핀간 단락이라고 판정한다. 제어부(43)는, 스트로브로에서, 측정부(42)의 측정 결과가 판정값보다 작으면, 핀간 단 락이라고 판정하지 않는다. 여기서, 측정 결과가 판정값과 동일한 경우에 핀간 단락 판정은 핀간 단락 혹은 핀간 비단락 중 어느쪽으로 판정되어도 된다. 그리고, 핀간 단락이 완전하게 이루어질 경우, 파형 b와 같이 변화하지 않지만, 펄스가 그대로 측정부(42)에 입력되므로, 판정값보다 크게 되는 것은 말할 나위도 없다. 즉, 핀간 단락으로 판정된다.
이와 같이, 펄스 발생부(41)가 DUT(10)의 소정의 핀에 펄스를 부여하고, 측정부(42)가 소정의 핀에 인접하는 DUT(10)의 인접 핀을 측정하고, 이 측정 결과에 따라, 제어부(43)가 핀간 단락의 판정을 행하므로, 완전히 단락되어 있지 않더라도, 핀간 단락을 검출할 수 있다.
그리고, 본 발명은 이에 한정되지 않고, 측정부(42)는 A/D 변환부인 것을 나타냈으나, 컴퍼레이터나, A/D 변환부와 상기 A/D 변환부의 출력을 입력하는 디지털 컴퍼레이터의 조합으로 이루어질 수도 있다. 이 경우, 제어부(43)에서, 핀간 단락의 판정은 불필요하게 된다. 또한, 측정부(43) 내에, 핀간 단락을 판정하는 구성이 포함될 수도 있다.
또한, 펄스 발생부(41)가 펄스를 발생하는 구성을 나타냈으나, 스텝 신호를 발생할 수도 있다.
또한, 펄스 발생부(41)가 설치된 구성을 나타냈으나, DUT(10) 자체에 소정의 핀에 펄스 또는 스텝 신호를 출력시키고, 인접 핀을 측정부(43)로 측정하도록 구성될 수도 있다.
본 발명에 따르면 이하와 같은 효과가 있다.
청구항 1 및 청구항 2에 의하면, IC 테스터 또는 반도체 집적 회로가 반도체 집적 회로의 소정의 핀에 펄스 또는 스텝 신호를 부여하고, IC 테스터가 소정의 핀에 인접하는 반도체 집적 회로의 핀의 파형에 의해 핀간 단락의 판정을 행하므로, 완전히 단락되어 있지 않더라도, 핀간 단락을 검출할 수 있다.
청구항 3 내지 청구항 5에 의하면, 시험부가 반도체 집적 회로의 소정의 핀에 펄스 또는 스텝 신호를 부여하고, 시험부가 소정의 핀에 인접하는 반도체 집적 회로의 인접 핀의 파형에 의해 핀간 단락을 판정하므로, 완전히 단락되어 있지 않더라도, 핀간 단락을 검출할 수 있다.
Claims (5)
- 복수개의 핀을 구비하는 반도체 집적 회로의 핀간 단락(short)을 검출하는 반도체 집적 회로의 시험 방법에 있어서,IC 테스터 또는 상기 반도체 집적 회로가, 상기 반도체 집적 회로의 소정의 핀에 펄스 신호 또는 스텝 신호를 발생시키고,상기 IC 테스터가, 상기 소정의 핀에 인접하는 상기 반도체 집적 회로의 핀으로부터의 파형에 의해 핀간 단락의 판정을 행하는 것을 특징으로 하는 반도체 집적 회로의 시험 방법.
- 제1항에 있어서,판정 타이밍에서 상기 파형이 판정값보다 클 때, 상기 IC 테스터가 핀간 단락이라고 판정하는 것을 특징으로 하는 반도체 집적 회로의 시험 방법.
- 복수개의 핀을 구비하는 반도체 집적 회로를 시험하는 IC 테스터에 있어서,상기 반도체 집적 회로의 소정의 핀에 펄스 신호 또는 스텝 신호를 발생시키고, 상기 소정의 핀에 인접하는 인접 핀의 파형에 의해 핀간 단락을 판정하는 시험부가 설치된 것을 특징으로 하는 IC 테스터.
- 제3항에 있어서,판정 타이밍에서 상기 파형이 판정값보다 클 때, 상기 시험부가 핀간 단락이라고 판정하는 것을 특징으로 하는 IC 테스터.
- 제3항 또는 제4항에 있어서,상기 시험부는,소정의 핀에 펄스 신호 또는 스텝 신호를 발생시키는 펄스 발생부와,상기 인접 핀을 측정하는 측정부를 구비하는 것을 특징으로 하는 IC 테스터.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007101334A JP4978779B2 (ja) | 2007-04-09 | 2007-04-09 | 半導体集積回路の試験方法及びicテスタ |
JPJP-P-2007-00101334 | 2007-04-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080091693A true KR20080091693A (ko) | 2008-10-14 |
KR101045036B1 KR101045036B1 (ko) | 2011-06-30 |
Family
ID=39980331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070055950A KR101045036B1 (ko) | 2007-04-09 | 2007-06-08 | Ic 테스터 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP4978779B2 (ko) |
KR (1) | KR101045036B1 (ko) |
CN (1) | CN101285864A (ko) |
TW (1) | TWI333079B (ko) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5003955B2 (ja) * | 2007-11-21 | 2012-08-22 | 横河電機株式会社 | Icテスタ |
CN101697003B (zh) * | 2009-11-06 | 2011-08-03 | 烽火通信科技股份有限公司 | 一种短路检测方法和短路检测装置 |
CN102244378B (zh) * | 2010-05-11 | 2015-06-10 | 立锜科技股份有限公司 | Ic的保护装置及方法 |
CN103544911A (zh) * | 2012-07-17 | 2014-01-29 | 东莞万士达液晶显示器有限公司 | 电子装置 |
TWI461715B (zh) * | 2012-12-06 | 2014-11-21 | Wistron Corp | 測試裝置以及電子裝置的測試方法 |
TWI618937B (zh) * | 2016-12-27 | 2018-03-21 | 瑞昱半導體股份有限公司 | 積體電路測試方法 |
CN106771832B (zh) | 2017-02-23 | 2019-08-16 | 京东方科技集团股份有限公司 | 一种电路检测装置、电路检测方法及应用其的显示装置 |
US20210041488A1 (en) * | 2019-08-11 | 2021-02-11 | Nuvoton Technology Corporation | Measuring Input Capacitance with Automatic Test Equipment (ATE) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04128665A (ja) * | 1990-09-19 | 1992-04-30 | Nec Yamagata Ltd | 半導体装置の開放・接触検出装置 |
JP2919147B2 (ja) * | 1992-01-13 | 1999-07-12 | 九州日本電気株式会社 | 半導体集積回路の試験方法 |
JPH06186302A (ja) * | 1992-12-18 | 1994-07-08 | Nippon Steel Corp | 半導体装置 |
JP3246543B2 (ja) * | 1996-05-28 | 2002-01-15 | 日本電気株式会社 | 半導体装置の試験方法 |
JPH10339756A (ja) * | 1997-06-10 | 1998-12-22 | Yokogawa Electric Corp | ピン間ショート検査方法及びその検査方法を用いたlsi試験装置 |
JP2001004968A (ja) * | 1999-06-18 | 2001-01-12 | Sharp Corp | 液晶表示装置及びその検査装置 |
JP2002122623A (ja) | 2000-10-12 | 2002-04-26 | Yoshikazu Ichiyama | 回路基板の短絡回路検出装置 |
KR20040063576A (ko) * | 2003-01-08 | 2004-07-14 | 삼성전자주식회사 | 누설 전류 측정에 의한 반도체 장치의 출력핀들에 대한단락/단선 테스트 방법 |
JP4412250B2 (ja) | 2005-07-08 | 2010-02-10 | トヨタ自動車株式会社 | 半導体装置およびその端子間短絡検出方法 |
-
2007
- 2007-04-09 JP JP2007101334A patent/JP4978779B2/ja active Active
- 2007-06-08 KR KR1020070055950A patent/KR101045036B1/ko active IP Right Grant
- 2007-07-30 TW TW096127710A patent/TWI333079B/zh active
- 2007-07-30 CN CNA2007101371757A patent/CN101285864A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN101285864A (zh) | 2008-10-15 |
JP4978779B2 (ja) | 2012-07-18 |
KR101045036B1 (ko) | 2011-06-30 |
JP2008256632A (ja) | 2008-10-23 |
TWI333079B (en) | 2010-11-11 |
TW200841029A (en) | 2008-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101045036B1 (ko) | Ic 테스터 | |
US6836136B2 (en) | Pin driver for AC and DC semiconductor device testing | |
US6215324B1 (en) | Dynamic burn-in test equipment | |
JP2007205792A (ja) | 試験装置及び試験方法 | |
US20090058452A1 (en) | Test apparatus and test method | |
EP2220509B1 (en) | Semiconductor device test system | |
US7317324B2 (en) | Semiconductor integrated circuit testing device and method | |
JP2002156399A (ja) | 回路基板の検査装置及び検査方法 | |
JP2002156417A (ja) | 回路基板の検査装置及び検査方法 | |
JP5032892B2 (ja) | 回路基板検査方法及び装置 | |
JP2009002857A (ja) | 回路素子測定装置 | |
JP4409039B2 (ja) | パス故障診断装置、パス故障診断方法および自己診断機能を有する半導体集積回路装置 | |
JP4314096B2 (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
JP3598643B2 (ja) | 半導体集積回路測定装置および半導体集積回路装置 | |
JP6545598B2 (ja) | 抵抗測定装置および検査装置 | |
JP4061533B2 (ja) | Icテスタ | |
JP4727641B2 (ja) | テスター装置 | |
JP4924231B2 (ja) | 半導体試験装置 | |
KR100483493B1 (ko) | 웨이퍼 번인 시스템의 메인 테스트 장치 | |
JP3481402B2 (ja) | 論理集積回路の試験装置 | |
JP2000147071A (ja) | アナログ回路の特性検査装置 | |
JP2013015486A (ja) | プリント基板の検査装置および検査方法 | |
JP2010107365A (ja) | 基板接続検査装置 | |
JP2012185055A (ja) | 評価試験装置および評価試験方法 | |
JP2001091920A (ja) | 試験回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
B601 | Maintenance of original decision after re-examination before a trial | ||
S901 | Examination by remand of revocation | ||
GRNO | Decision to grant (after opposition) | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120925 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170921 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20180620 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190610 Year of fee payment: 9 |