KR20080084074A - 시스템 및 그것의 부트 코드 로딩 방법 - Google Patents

시스템 및 그것의 부트 코드 로딩 방법 Download PDF

Info

Publication number
KR20080084074A
KR20080084074A KR1020070025197A KR20070025197A KR20080084074A KR 20080084074 A KR20080084074 A KR 20080084074A KR 1020070025197 A KR1020070025197 A KR 1020070025197A KR 20070025197 A KR20070025197 A KR 20070025197A KR 20080084074 A KR20080084074 A KR 20080084074A
Authority
KR
South Korea
Prior art keywords
clock
internal clock
voltage level
level
internal
Prior art date
Application number
KR1020070025197A
Other languages
English (en)
Other versions
KR100880831B1 (ko
Inventor
이철호
이진엽
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070025197A priority Critical patent/KR100880831B1/ko
Priority to US12/045,125 priority patent/US7772910B2/en
Publication of KR20080084074A publication Critical patent/KR20080084074A/ko
Application granted granted Critical
Publication of KR100880831B1 publication Critical patent/KR100880831B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Memory System (AREA)

Abstract

본 발명에 따른 시스템의 내부 클럭 발생 방법에 있어서: (a) 상기 시스템의 구동 전압(VDD)의 전압 레벨을 감지하는 단계; 및 (b) 상기 감지된 구동 전압 레벨에 따라 결정된 주기를 갖는 내부 클럭을 발생하는 단계를 포함한다.
내부 클럭, 부트 코드

Description

시스템의 내부 클럭 발생기 및 그것의 내부 클럭 발생 방법{INNER CLOCK GENERATOR IN A SYSTEM AND INNER CLOCK GENERATING METHOD THEREOF}
도 1은 일반적인 메모리 시스템을 보여주고 있다.
도 2은 메모리 시스템에 전원 전압이 공급되면서, 부트 코드를 로딩하는 방법을 보여주고 있다.
도 3은 메모리 시스템에서 구동 전압이 천천히 증가할 때, 종래의 부트 코드를 로딩하는 방법을 보여주고 있다.
도 4는 본 발명에 따른 시스템의 내부 클럭 발생기를 보여주고 있다.
도 5는 본 발명에 따른 내부 클럭 발생기를 이용하여 시스템을 초기화시키는 과정을 보여주고 있다.
도 6은 전원 공급이 천천히 이루어질 때, 본 발명에 따른 내부 클럭 발생기를 포함한 시스템의 초기화 과정을 보여주고 있다.
도 7은 구동 전압의 레벨에 따라 발생되는 내부 클럭을 보여주고 있다.
도 8은 본 발명에 따른 시스템의 내부 클럭 발생 방법을 보여주고 있다.
도 9는 본 발명에 또 다른 시스템의 내부 클럭 발생기을 보여주고 있다.
도 10은 도 9에 도시된 내부 클럭 발생기를 이용한 시스템의 부트 코드 로드 과정을 보여주고 있다.
도 11은 도 9에 도시된 내부 클럭 발생기을 포함한 시스템의 부트 로딩 방법을 보여주고 있다.
*도면의 주요부분에 대한 부호의 설명*
100: 메모리 시스템 120: 제어기
140: 메모리 110,310: 내부 클럭 발생기
112: 전원 감지기 114,314: 정상 클럭 발생기
116,316: 비정상 클럭 발생기 118,318: 선택기
본 발명은 시스템에 관한 것으로, 좀 더 구체적으로 시스템의 내부 클럭 발생기 및 그것의 내부 클럭 발생 방법에 관한 것이다.
반도체 메모리 장치는 일반적으로 DRAM, SRAM 등과 같은 휘발성 메모리 장치와 PROM, EPROM, EEPROM, FRAM 등 과 같은 불휘발성 메모리 장치로 분류된다. 휘발성 메모리 장치는 전원이 차단될 때 저장된 데이터를 잃어 버리지만, 불휘발성 메모리 장치는 전원이 차단되더라도 저장된 데이터를 보존한다. 따라서, 불휘발성 메모리 장치(특히, 플래시 메모리장치)는 전원 공급이 차단될 가능성이 많은 여러 응용분야들(예를 들면, 컴퓨터 시스템 등)에서 기록 저장 매체로서 광범위하게 사용되고 있다. 또한 플래시 메모리 장치는 높은 프로그래밍 속도, 낮은 전력 소비 등의 장점을 가지므로, 컴퓨터 시스템 등에서 BIOS(Basic Input/Output System), 부 트 코드(Boot code) 등의 저장 매체로 사용되고 있다.
플래시 메모리 장치는 BIOS 코드 데이터, 부트 코드, 또는 패스워드(Password)와 같은 특정 정보를 저장하기 위한 부트 블록을 구비한다. 부트 블록은 시스템이 켜질 때 호스트에 의해 가장 먼저 액세스되는 영역이다. 이러한 부트 블록의 소거 및 프로그램 동작은 보통의 데이터 블록들에 비해 더 자주 수행된다.시스템에 전원 전압(Vcc)이 인가될 때, 호스트는 시스템의 초기화에 필요한 부트 코드를 액세스한다.
도 1은 일반적인 메모리 시스템(100)을 보여주고 있다. 메모리 시스템(100)은 제어기(120) 및 메모리(140)를 포함하고 있다. 메모리(140)에는 메인 데이터를 포함하고 있다. 메인 데이터는 부트코드(boot code), 시스템 OS(Operating System) 프로그램, 바이오스(Basic Input/Output System;BIOS) 프로그램 등 전원 전압(VCC)이 인가될 때 실행되는 데이터를 의미한다. 메모리 시스템(100)에 전원 전압(VCC)이 공급되면, 소정의 시간이 지난 후 제어기(120)는 메모리(140)로부터 메인 데이터를 읽어와 초기화 기능을 수행한다. 아래에서는 메인 데이터를 부트 코드로 한정하겠다.
도 2은 메모리 시스템(100)에 전원 전압(VCC)이 공급되면서, 부트 코드를 로딩하는 방법을 보여주고 있다. 도 2를 참조하면, 메모리 시스템(100)은 파워 온 리셋 신호(POR) 응답하여 소정의 시간(TWT) 후에 부트 로드를 수행하게 된다. 여기서 소정의 시간(TWT)은 메모리 시스템(100)의 구동 전압(VDD)이 충분히 정상화되었다고 판단되는 시간이다. 한편, 파워 온 리셋 전압 레벨(POR=1.4)은 메모리 시스템(100) 내부의 로직들이 충분히 동작할 수 있는 전압 레벨로 정의된다.
도 2를 참조하면, 부트 로드 방법은 다음과 같다. 파워 온 리셋 전압 레벨(POR) 이상되면, 제어기(120)는 내부 클럭(CLK)을 발생시킨다. 제어기(120)는 내부 클럭(CLK)을 통하여 미리 저장된 소정의 시간(TWT)을 카운트하며, 소정의 시간 후에 소정의 시간(TBT) 동안 하이 레벨 상태의 부트 로드 신호(BLF)을 발생시킨다. 부트 로드 신호(BLF)가 하이 레벨 상태일 때, 제어기(120)는 소정의 시간(TBT) 동안 메모리(140)로부터 부트 코드를 로딩한다.
그런데, 경우에 따라 메모리 시스템(100)의 구동 전압(VDD)이 타겟 전압(예를 들어 1.8V)까지 올라가는데 많은 시간이 걸릴 수도 있다.
도 3은 메모리 시스템(100)에서 구동 전압(VDD)이 천천히 증가할 때, 종래의 부트 코드를 로딩하는 방법을 보여주고 있다. 도 3을 참조하면, 도 2에 도시된 부트 코드 로딩방법과 동일하다. 즉, 제어기(120)는 구동 전압(VDD)가 파워 온 리셋 전압 레벨(POR=1.4) 이상이 되는 시점부터 소정의 시간(TWT) 동안 기다리고 있다가, 소정의 시간(T) 동안 메모리(140)로부터 부트 코드를 로딩한다. 그런데, 도 3에서 보았듯이, 로딩되는 부트 코드는 구동 전압(VDD)이 전압(1.8V) 레벨까지 상승하지 못한체 구동되고 있다. 이때 메모리 시스템(100)의 내부 로직회로(도시되지 않음)는 낮은 구동전압(VDD)에서 동작한다.
일반적으로 구동전압(VDD)이 낮을 경우, 로직 회로는 데이터 및 내부 클 럭(CLK)이 밀린 상태에서 데이터 래치를 수행하고 있다. 그러나, 데이터가 밀리는 정도에 비하여 내부 클럭(CLK)이 밀리는 정도가 상대적으로 적어 싱크(Synch)가 제대로 이루어지지 않을 수 있다. 곧, 래치될 데이터 및 내부 클럭(CLK) 사이에 스큐(skew)가 발생할 수 있다. 이 때문에 내부 로직회로는 데이터를 제대로 래치하지 못하게 된다. 결과적으로 부트 코드 로딩이 실패하게 된다.
본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 낮은 구동 전압에서도 스큐가 발생하지 않는 시스템의 내부 클럭 발생기 및 그것의 내부 클럭 발생 방법을 제공하는데 있다.
본 발명에 따른 시스템의 내부 클럭 발생 방법에 있어서: (a) 상기 시스템의 구동 전압(VDD)의 전압 레벨을 감지하는 단계; 및 (b) 상기 감지된 구동 전압 레벨에 따라 결정된 주기를 갖는 내부 클럭을 발생하는 단계를 포함한다.
실시예에 있어서, 상기 (a) 단계 이후, 상기 구동 전압의 전압 레벨이 타겟 전압 레벨보다 높은지 혹은 낮은지를 판단하는 단계를 더 포함한다.
실시예에 있어서, 상기 판단 결과, 상기 구동 전압의 전압 레벨이 상기 타겟 전압 레벨보다 높으면 상기 내부 클럭 발생기는 정상 클럭을 내부 클럭으로 발생시키되, 상기 정상 클럭은 정상 모드에서 상기 시스템을 동작시키는 클럭이다.
실시예에 있어서, 상기 판단 결과, 상기 구동 전압의 전압 레벨이 상기 타겟 전압 레벨보다 낮으면 상기 내부 클럭 발생기는 비정상 클럭을 내부 클럭으로 발생 시키되, 상기 비정상 클럭은 비정상 모드에서 상기 시스템을 동작시키며, 상기 정상 클럭보다 주기가 느리다.
본 발명에 따른 시스템의 부트 코드 로딩 방법에 있어서: (a) 구동 전압 레벨을 감지하는 단계; (b) 상기 구동 전압 레벨이 타겟 전압 레벨보다 높을 때, 제 1 내부 클럭을 발생하여 부트 코드를 로딩하는 단계; 및 (c) 상기 구동 전압 레벨이 상기 타겟 전압 레벨보다 낮을 때, 제 2 내부 클럭을 발생하여 부트 코드를 로딩하는 단계를 포함하되, 상기 제 1 내부 클럭은 상기 제 2 내부 클럭보다 주기가 빠르다.
실시예에 있어서, 상기 타켓 전압은 데이터와 제 1 내부 클럭 사이에 스큐가 발생되지 않는다.
실시예에 있어서, 상기 (c) 단계에서 상기 제 2 내부 클럭에 동기하여 상기 부트 코드를 로딩할 때, 상기 구동 전압 레벨이 상기 타켓 전압 레벨로 상승하면 상기 제 1 내부 클럭에 동기하여 상기 부트 코드를 계속 로딩한다.
실시예에 있어서, 상기 (c) 단계에서 상기 제 2 내부 클럭에 동기하여 상기 부트 코드를 로딩할 때, 상기 구동 전압 레벨이 상기 타겟 전압 레벨로 상승하더라도 상기 부트 코드 로딩이 완료될 때까지 상기 제 2 내부 클럭에 동기하여 상기 부트 코드를 로딩한다.
본 발명에 따른 또 다른 시스템의 부트 코드 로딩 방법에 있어서: (a) 부트 코드를 로딩하기 위한 부트 로드 신호(BLF)를 생성하는 단계; (b) 상기 부트 로드 신호에 응답하여 부트 로드 클럭을 발생하는 단계; 및 (c) 상기 부트 로드 클럭에 동기하여 부트 코드를 로딩하는 단계를 포함한다.
실시예에 있어서, 상기 시스템의 전원 공급시 구동 전압이 일정 레벨 이상일 때, 상기 부트 로드 신호를 발생시킨다.
실시예에 있어서, 상기 시스템의 전원 공급시 구동 전압이 파워 온 리셋 전압 레벨(POR)로 상승한 뒤 소정 시간 후 상기 부트 로드 신호를 발생시킨다.
실시예에 있어서, 상기 시스템의 전원 공급시 구동 전압이 파워 온 리셋 전압 레벨(POR)로 상승한 직후 상기 부트 로드 신호를 발생시킨다.
실시예에 있어서, 상기 시스템은 구동 전압이 파워 온 리셋 전압 레벨(VPOR)로 상승한 시점에서 내부 클럭을 발생시키되, 상기 내부 클럭은 상기 부트 코드 클럭보다 주기가 빠르다.
실시예에 있어서, 상기 부트 코드 로딩이 완료된 후, 상기 시스템은 상기 내부 클럭에 동기하여 동작한다.
본 발명에 따른 내부 클럭 발생기는: 구동 전압의 전압 레벨을 감지하는 전원 감지기; 및 상기 구동 전압의 전압 레벨에 따라 결정된 주기를 갖는 내부 클럭을 발생시키는 클럭 발생기를 포함한다.
실시예에 있어서, 상기 클럭 발생기는, 제 1 클럭을 발생시키는 제 1 클럭 발생기; 제 2 클럭을 발생시키는 제 2 클럭 발생기; 및 상기 제 1 클럭 및 상기 제 2 클럭 중에서 어느 하나를 내부 클럭으로 선택하는 선택기를 포함하되, 상기 제 1 클럭은 상기 제 2 클럭보다 주기가 빠르다.
실시예에 있어서, 상기 전원 감지기는 상기 구동 전압의 전압 레벨이 타겟 전압 레벨 이하일 때 감지신호를 생성한다.
실시예에 있어서, 상기 감지신호에 응답하여, 상기 선택기는 상기 제 2 클럭을 상기 내부 클럭으로 선택한다.
본 발명에 따른 시스템은: 시스템의 구동 전압 레벨을 감지하는 전원 감지기; 및 상기 구동 전압의 전압 레벨에 따라 결정된 주기를 갖는 내부 클럭을 발생시키는 내부 클럭 발생기를 포함한다.
실시예에 있어서, 상기 내부 클럭 발생기는, 제 1 클럭을 발생시키는 제 1 클럭 발생기; 제 2 클럭을 발생시키는 제 2 클럭 발생기; 및 상기 제 1 클럭 및 상기 제 2 클럭 중에서 어느 하나를 내부 클럭으로 선택하는 선택기를 포함하되, 상기 제 1 클럭은 상기 제 2 클럭보다 주기가 빠르다.
실시예에 있어서, 상기 전원 감지기는 상기 구동 전압의 레벨이 타겟 전압 레벨보다 높은지 혹은 낮은지를 나타내는 감지신호를 생성한다.
실시예에 있어서, 상기 전원 감지기는 상기 구동 전압의 레벨이 상기 타겟 전압보다 높을 때 로우 레벨의 감지신호를 생성하며, 상기 선택기는 상기 로우 레벨의 감지신호에 응답하여 제 1 클럭을 내부 클럭으로 선택한다.
실시예에 있어서, 상기 전원 감지기는 상기 구동 전압의 레벨이 상기 타겟 전압보다 낮을 때, 하이 레벨의 감지신호를 생성하며, 상기 선택기는 상기 하이 레벨의 감지신호에 응답하여 제 2 클럭을 내부 클럭으로 선택한다.
실시예에 있어서, 상기 제 1 및 제 2 클럭 발생기는 상기 감지신호의 전압 레벨에 따라 인에이블이 결정된다.
본 발명에 따른 또 다른 시스템은: 부트 코드를 포함한 메모리; 및 상기 메모리를 제어하는 제어기 포함하되, 상기 제어기는 상기 메모리 시스템에 제공되는 제 1 및 제 2 내부 클럭을 발생시키는 내부 클럭 발생기를 포함하되, 상기 내부 클럭 발생기는 부트 코드 로딩시에 제 2 내부 클럭을 발생시키되, 여기서 상기 제 2 내부 클럭은 상기 제 1 내부 클럭보다 주기가 느리다.
실시예에 있어서, 상기 내부 클럭 발생기는 부트 코드 로딩이 완료된 후 제 1 내부 클럭을 발생시킨다.
본 발명에 따른 장치는: 논리 회로; 및 상기 논리 회로에서 데이터를 래치하는데 필요한 내부 클럭을 발생하는 내부 클럭 발생기를 포함하되, 상기 내부 클럭 발생기는, 구동 전압의 전압 레벨을 감지하는 전원 감지기; 및 상기 구동 전압의 전압 레벨에 따라 결정된 주기를 갖는 내부 클럭을 발생시키는 클럭 발생기를 포함한다.
실시예에 있어서, 상기 클럭 발생기는, 제 1 클럭을 발생시키는 제 1 클럭 발생기; 제 2 클럭을 발생시키는 제 2 클럭 발생기; 및 상기 제 1 클럭 및 상기 제 2 클럭 중에서 어느 하나를 클럭으로 선택하는 선택기를 포함하되, 상기 제 1 클럭은 상기 제 2 클럭보다 주기가 빠르다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 본 발명의 실시예를 첨부된 도면을 참조하여 설명한다.
본 발명에 따른 시스템의 내부 클럭 발생기 및 그것의 내부 클럭 발생 방법 은 구동전압의 레벨에 따라 결정된 주기를 갖는 내부 클럭(CLK)을 발생시킨다. 예를 들어, 본 발명의 내부 클럭 발생기 및 그것의 내부 클럭 발생 방법은 구동전압(VDD) 레벨이 감지 타켓 전압(VDT) 레벨보다 클때 정상 클럭(NCLK)을 발생시키고, 구동전압(VDD) 레벨이 감지 타켓 전압(VDT) 레벨보다 크지 않을 때 비정상 클럭(ACLK)을 발생시킨다. 이때 비정상 클럭(ACLK)는 정상 클럭(NCLK)보다 주기가 길다.
발명의 내부 클럭 발생기 및 그것의 내부 클럭 발생 방법은 구동 전압(VDD)이 낮아지면 주기가 긴 비정상 클럭(ACLK)에 동기하여 데이터를 래치하게 된다. 따라서 래치할 데이터와 클럭 사이에 스큐가 발생하지 않게 된다. 여기서 스큐는 데이터와 내부 클럭(NCLK)이 제대로 동기화되지 못하는 것을 의미한다.
도 4는 본 발명에 따른 시스템의 내부 클럭 발생기(110)를 보여주고 있다. 도 4을 참조하면, 내부 클럭 발생기(110)는 구동전압(VDD)의 전압 레벨을 감지하는 전원 감지기(112), 정상 클럭(NCLK)을 발생시키는 정상 클럭 발생기(114), 비정상 클럭(ACLK)을 발생시키는 비정상 클럭 발생기(116) 및 선택기(118)를 포함하고 있다. 본 발명의 내부 클럭 발생기(110)는 구동 전압(VDD)을 감지하여 감지 결과에 따른 서로 다른 내부 클럭(CLK)을 발생시킨다. 따라서, 본 발명에 따른 메모리 시스템은 구동 전압(VDD)의 전압 레벨에 따라 서로 다른 내부 클럭(CLK)으로 동작하게 된다.
전원 감지기(112)는 구동 전압(VDD)의 전압 레벨을 감지한다. 전원 감지 기(112)는 구동 전압(VDD)의 전압 레벨이 타겟 전압(VDT)보다 낮을 때 하이 레벨의 신호(PD)를 생성하여 출력한다. 여기서 타겟 전압(VDT)은 반도체 메모리 장치의 내부 회로(도시되지 않음)의 데이터 래치를 수행할 때 데이터와 클럭(NCLK) 사이에 스큐가 발생하지 않는 최소의 구동 전압(VDD)으로 정의한다. 타겟 전압(VDT)은 메모리 시스템에 대한 테스트를 수행함으로 결정될 것이다.
일반적으로 메모리 시스템은 메쉬 구조로 전원을 공급되고 있다. 따라서 전원 감지기(112)는 이러한 메쉬 구조의 복수의 지점에 위치하고 있을 수 있다. 전원 감지기(112)는 구동 전압(VDD)의 전압 레벨을 감지하여, 타겟 전압(VDT)보다 낮을 때 하이 레벨의 신호를 생성하고, 타겟 전압(VDT)보다 높을 때 로우 레벨의 신호를 생성한다. 생성된 감지신호(PD)는 정상 클럭 발생기(114), 비정상 클럭 발생기(116) 및 선택기(118)에 전달된다.
정상 클럭 발생기(114)는 감지신호(PD)에 응답하여 정상 클럭(NCLK)을 발생시킨다. 도 4를 참조하면, 정상 클럭 발생기(114)는 감지신호(PD)의 반전된 신호를 입력 받는다. 정상 클럭 발생기(114)는 하이레벨 신호에 응답하여 인에이블 된다. 즉, 감지신호(PD)가 로우 레벨 신호일 때, 정상 클럭 발생기(114)는 인에이블되어 정상 클럭(NCLK)을 발생시킨다. 발생된 클럭(NCLK)은 선택기(118)로 전달된다.
비정상 클럭 발생기(116)는 감지신호(PD)에 응답하여 비정상 클럭(ACLK)을 발생시킨다. 도 4를 참조하면, 비정상 클럭 발생기(116)는 감지신호(PD)를 입력받 는다. 비정상 클럭 발생기(116)는 하이레벨 신호에 응답하여 인에이블 된다. 즉, 감지신호(PD)가 하이 레벨 신호일 때, 비정상 클럭 발생기(116)는 인에이블되어 비정상 클럭(ACLK)을 발생시킨다. 발생된 클럭(ACLK)는 선택기(118)로 전달된다.
선택기(118)는 감지신호(PD)에 응답하여, 정상 클럭 발생기(114)로부터 발생된 정상 클럭(NCLK) 및 비정상 클럭 발생기(116)로부터 발생된 비정상 클럭(ACLK) 중 어느 하나를 시스템의 내부 클럭(CLK)으로 선택한다. 감지신호(PD)가 하이 레벨일 경우, 선택기(118)는 비정상 클럭(ACLK)을 내부 클럭(CLK)로 선택한다. 한편, 감지신호(PD)가 로우 레벨일 경우, 선택기(118)는 정상 클럭(NCLK)을 내부 클럭(CLK)로 선택한다.
상술한 바와 같이, 구동 전압(VDD)이 타켓 전압(VDT)보다 전압 레벨이 낮을 경우, 내부 클럭 발생기(110)는 비정상 클럭(ACLK)을 발생시킨다. 반면, 구동 전압(VDD)이 타겟 전압(VDT)보다 전압 레벨이 높을 경우, 내부 클럭 발생기(110)는 정상 클럭(CLK)을 발생시킨다.
한편, 내부 클럭 발생기(110)는 정상 클럭(NCLK) 및 비정상 클럭(ACLK)을 감지신호(PD)에 상관없이 항상 발생시킬 수도 있다. 이때 선택기(118)는 감지신호(PD)에 응답하여 정상 클럭(NCLK) 혹은 비정상 클럭(ACLK) 중 어느 하나를 내부 클럭(CLK)으로 선택하게 된다.
전원 감지기(112)는 메모리 시스템이 동작할 때 항상 동작을 수행하고 있다. 한편, 전원 감지기(112)는 메모리 시스템이 초기 셋팅을 수행할 때만 동작할 수도 있다. 즉 메모리 시스템에 전원이 공급할 때만 동작할 수도 있다. 아래에서는 전원을 공급할 때에 한정하여 설명하도록 하겠다.
도 5는 본 발명에 따른 내부 클럭 발생기(110)을 이용하여 시스템을 초기화시키는 과정을 보여주고 있다. 도 5을 참조하면, 내부 클럭 발생기(110)는 시스템의 초기화 동작시 구동 전압(VDD)의 전압 레벨이 타겟 전압의 전압 레벨(VDT)보다 높은지 낮은지에 따른 서로 다른 클럭을 발생시킨다.
도 5를 참조하면, 본 발명에 따른 메모리 시스템의 초기화 과정은 다음과 같다. 메모리 시스템에 외부 전압(VCC)가 공급되면, 구동 전압(VDD)는 서서히 증가하게 된다. 구동 전압(VDD)가 파워 온 리셋 레벨(VPOR=1.4)까지 증가되면, 메모리 시스템은 하이 레벨의 파워 온 리셋 신호(POR)를 생성한다. 파워 온 리셋 신호(POR)에 응답하여, 메모리 시스템의 모든 내부 회로들이 동작을 개시하게 된다. 따라서, 전원 감지기(112)도 동작하게 된다. 일반적으로 타겟 전압의 전압 레벨(VDT)이 파워 온 리셋 전압의 전압 레벨(VPOR)보다 높다. 따라서, 전원 감지기(112)는 동작과 동시에 하이 레벨의 감지신호(PD)을 발생시키게 된다.
하이레벨의 감지신호(PD)에 응답하여, 비정상 클럭 발생기(116)는 인에이블되어 비정상 클럭(ACLK)을 발생시킨다. 내부 클럭 발생기(110)는 비정상 클럭(ACLK)을 내부 클럭(CLK)으로 선택하여 메모리 시스템의 내부회로들(도시되지 않음)에 제공한다. 이때, 시스템의 제어기(도시되지 않음)은 하이 레벨의 부트 로드 신호(BLF) 발생하여 메모리(도시되지 않음)로부터 부트 코드를 읽어온다. 메모리 시스템은 비정상 클럭(ACLK)에 동기하여 부트 코드를 읽어오게 된다.
도 5 에서 같이 파워 온 리셋(POR)후 소정 시간(TWT)동안 기다림 없이 구동 전압 레벨을 감지하여 곧 바로 부트 로드 신호(BLF)를 발생하여 부트 로드를 진행함으로써 부트 로드 시간을 단축할 수도 있다. 즉, 내부 클럭 발생기(110)는 구동 전압(VDD)의 레벨을 감지하여 타겟 전압(VDT)의 레벨보다 낮으면 비정상 클럭(ACLK)를 발생시키고, 타겟 전압(VDT)의 레벨보다 높으면 정상 클럭(NCLK)를 발생시키게 된다.
구동 전압(VDD)이 타켓 전압(VDT)의 레벨까지 증가하기 전에 부트 로딩 작업이 완료될 수 있다. 반면에 그렇지 못할 수도 있다. 즉, 구동 전압(VDD)기 타겟 전압(VDT)의 레벨 이상으로 상승하고도 계속하여 부트 코드를 읽어와야 하는 경우가 있을 수 있다.
만약, 구동 전압(VDD)의 전압 레벨이 타겟 전압(VDT)의 레벨보다 높다면, 전원 감지기(112)는 로우 레벨의 감지신호(PD)를 발생시킨다. 로우 레벨의 감지신호(PD)에 응답하여, 정상 클럭 발생기(114)는 인에이블되어 정상 클럭(NCLK)을 발생시킨다. 따라서, 내부 클럭 발생기(110)는 정상 클럭(NCLK)을 시스템의 내부 클럭(CLK)으로 제공하게 된다. 메모리 시스템은 비정상 클럭(ACLK)에 동기하여 부트 코드를 읽어오다가, 타겟 전압(VDT) 이상일 때는 정상 클럭(CLK)에 동기하여 부트 코드를 읽어오게 된다.
본 발명의 내부 클럭 발생기(110)는 구동 전압(VDD)의 전압 레벨에 따라 정상 클럭(NCLK)을 발생시킬지 혹은 비정상 클럭(ACLK)을 발생시킬지를 결정한다. 그런데 부트 코드를 좀더 안정적으로 읽어오기 위하여, 내부 클럭 발생기(110)는 부트 코드를 완전히 읽어올 때까지 정상 클럭(NCLK)의 발생 시점을 늦출 수도 있다. 즉, 내부 클럭 발생기(110)는 부트 로드 신호(BLF)에 응답하여 내부 클럭(CLK)을 발생할 수 있다. 내부 클럭 발생기(100)는 로우 레벨의 부트 로드 신호(BLF)에 동기하여 정상 클럭(NCLK)을 발생할 수도 있다.
본 발명의 시스템의 내부 클럭 발생기(110)는 구동 전압(VDD)의 전압 레벨에 따라 서로 다른 내부 클럭(CLK)을 발생시킨다. 타겟 전압(VDT)보다 전압 레벨이 낮을 경우, 정상 클럭(NCLK)보다 주기가 느린 비정상 클럭(ACLK)으로 부트 코드를 로딩시키게 된다.
도 6은 전원 공급이 천천히 이루어질 때, 본 발명에 따른 내부 클럭 발생기를 포함한 시스템의 초기화 과정을 보여주고 있다. 도 6을 참조하면, 본 발명의 내부 클럭 발생기(110)는 구동 전압(VDD)의 전압 레벨을 감지하여, 타겟 전압(VDT)의 레벨보다 낮을 경우 비정상 클럭(ACLK)을 발생시킨다. 구동 전압(VDD)이 낮을 경우, 시스템은 비정상 클럭(ACLK)을 내부 클럭(CLK)으로 이용하고 있다. 도 6에서 보았듯이, 시스템은 정상 클럭(ACLK)보다 주기가 느린 비정상 클럭(ACLK)에 동기하여 부트 코드를 로딩하게 된다. 따라서 본 발명의 시스템은 종래의 시스템처럼 내부회로에서 데이터와 클럭 사이에 스큐가 발생하지 않게 된다. 본 발명의 시스템은 종래의 시스템과 비교하여 부트 코드를 읽는데 있어서 실패하지 않게 된다.
도 7은 구동 전압(VDD)의 레벨에 따라 발생되는 내부 클럭(CLK)을 보여주고 있다. 도 7을 참조하면, 내부 클럭(CLK)은 다음과 같이 발생된다. 구동 전압(VDD)의 레벨이 파워 온 셋 전압 레벨(VPOR) 이상일 때, 내부 클럭(CLK)은 발생된다. 우선 구동 전압(VDD) 레벨이 타겟 전압(VDT) 레벨보다 낮을 때, 내부 클럭 발생기(110)는 비정상 클럭(ACLK)을 내부 클럭(CLK)으로 발생시킨다. 다음으로 구동 전압(VDD)의 레벨이 타겟 전압(VDT) 레벨 이상일 때, 내부 클럭 발생기(110)는 정상 클럭(NCLK)을 내부 클럭(CLK)로 발생시킨다. 따라서, 구동 전압(VDD)의 레벨이 낮아짐으로 인하여 내부 회로에서 데이터와 클럭 사이에 스큐가 발생되지 않게 한다.
도 8은 본 발명에 따른 시스템의 내부 클럭 발생 방법을 보여주고 있다. 도 4 및 도 8을 참조하면, 시스템의 내부 클럭 발생 방법은 다음과 같다.
S110 단계에서, 내부 전압 발생기(110)의 전원 감지기(112)는 구동 전압(VDD)의 전압 레벨을 감지한다.
S120 단계에서, 전원 감지기(112)는 감지한 구동 전압(VDD)의 전압 레벨이 타겟 전압(VDT)의 전압 레벨보다 높은지 판단한다. 판단결과에 따라, 전원 감지기(112)는 감지신호(PD)를 생성하여 출력한다.
S130 단계에서, S120 단계의 판단결과 구동 전압(VDD)의 전압 레벨이 타겟 전압(VDT)의 레벨보다 높다면 내부 클럭 발생기(110)는 정상 클럭(NCLK)을 발생시킨 다. 구동 전압(VDD)의 전압 레벨이 타겟 전압(VDT)의 레벨보다 높다면, 전원 감지기(112)는 로우 레벨의 감지신호(PD)를 출력한다. 정상 클럭 발생기(114)는 로우 레벨의 감지신호(PD)의 반전된 신호에 응답하여 인에이블되어 정상 클럭(NCLK)을 생성하게 된다. 선택기(118)는 로우 레벨의 감지신호(PD)에 응답하여 정상 클럭 발생기(114)로부터 발생된 정상 클럭(NCLK)을 메모리 시스템의 내부 클럭(CLK)으로 선택하게 된다.
S135 단계에서, S120 단계의 판단결과 구동 전압(VDD)의 전압 레벨이 타겟 전압(VDT)의 레벨보다 낮다면 내부 클럭 발생기(110)는 비정상 클럭(ACLK)을 발생시킨다. 구동 전압(VDD)의 전압 레벨이 타겟 전압(VDT)의 레벨보다 낮다면, 전원 감지기(112)는 하이 레벨의 감지신호(PD)을 출력한다. 비정상 클럭 발생기(116)는 하이 레벨의 감지신호(PD)에 응답하여 인에이블되어 비정상 클럭(ACLK)을 생성하게 된다. 선택기(118)는 하이 레벨의 감지신호(PD)에 응답하여 비정상 클럭 발생기(116)로부터 발생된 비정상 클럭(ACLK)을 메모리 시스템의 내부 클럭(CLK)으로 선택하게 된다.
S140 단계에서, 시스템은 선택기(118)로부터 선택된 내부 클럭(CLK)에 동기하여 동작을 수행하게 된다.
도 9는 본 발명에 또 다른 시스템의 내부 클럭 발생기(310)을 보여주고 있다. 도 9을 참조하면, 내부 클럭 발생기(310)는 펄스 발생기(312), 정상 클럭 발생기(314), 비정상 클럭 발생기(316) 및 선택기(318)를 포함하고 있다. 본 발명의 내 부 클럭 발생기(310)는 부트 로드 신호(BLF)에 응답하여 서로 다른 내부 클럭(CLK)을 발생하게 된다. 펄스 발생기(312)는 파워 온 리셋 신호(POR)에 응답하여 소정 시간(TWT) 후에 하이 레벨의 부트 로드 신호(BLF)을 소정 시간(TBT) 동안 발생시킨다. 여기서 부트 로드 신호(BLF)는 부트 코드를 로딩을 위한 신호이다.
본 발명의 내부 클럭 발생기(310)는 부트 코드 로드를 수행할 때 비정상 클럭 발생기(316)에서 생성된 비정상 클럭(ACLK)에 동기하여 시스템을 동작시킨다.
도 10은 도 9에 도시된 내부 클럭 발생기(310)를 이용한 시스템의 부트 코드 로드 과정을 보여주고 있다. 도 9 및 도 10을 참조하면, 시스템의 부트 코드 로드 과정은 다음과 같다.
구동 전압(VDD)가 파워 온 리셋 전압 레벨(VPOR) 이상이 되면, 시스템은 하이 레벨의 파워 온 리셋 전압 신호(POR)를 생성한다. 시스템의 내부 회로는 파워 온 리셋 신호(POR)에 동작하여 초기 동작을 수행하게 된다. 이때, 부트 로드 신호(BLF)는 소정의 시간동안 로우 레벨 상태이다. 정상 클럭 발생기(314)는 로우 레벨의 부트 로드 신호(BLF)에 응답하여 인에이블되어 정상 클럭(NCLK)을 발생시킨다. 시스템은 정상 클럭(NCLK)을 내부 클럭(CLK)로 사용하여 동작하게 된다.
시스템은 소정의 시간(TWT) 후에, 부트 로드 시작하기 위하여 하이 레벨의 부트 로드 신호(BLF)을 생성한다. 비정상 클럭 발생기(316)는 하이 레벨의 부트 로드 신호(BLF)에 응답하여 인에이블되어 비정상 클럭(ACLK)를 발생시킨다. 시스템은 비정상 클럭(ACLK)을 내부 클럭(CLK)로 사용하여 동작하게 된다. 시스템은 비정상 클럭(ACLK)에 동기하여 소정 시간(TBT) 동안 메모리의 부트 코드를 읽어온다. 여기서 비정상 클럭(ACLK)는 정상 클럭(NCLK)보다 주기가 길다.
부트 코드를 다 읽어 온 후, 부트 코드 신호(BLF)는 로우 레벨로 떨어지게 된다. 이때 비정상 클럭 발생기(316)는 로우 레벨의 부트 로드 신호(BLF)에 응답하여 디스에이블 되고, 반면 정상 클럭 발생기(314)는 로우 레벨의 부트 로드 신호(BLF)에 응답하여 인에이블 된다. 따라서, 부트 로드 후에 시스템은 정상 클럭(NCLK)에 응답하여 동작하게 된다.
본 발명의 시스템은 부트 코드를 로딩할 때만 비정상 클럭(ACLK)을 이용한다. 따라서, 시스템의 초기화 동작시 데이터와 클럭 사이에 스큐가 발생함에 따라 부트 코드 로딩이 실패되는 경우가 생기지 않게 한다.
도 11은 도 9에 도시된 내부 클럭 발생기(310)를 포함한 시스템의 부트 로딩 방법을 보여주고 있다. 도 9, 도 10 및 도 11을 참조하면, 시스템의 부트 로딩 방법은 다음과 같다.
S210 단계에서, 시스템에 전원 전압(VCC)이 인가된다. 따라서 시스템의 구동 전압(VDD)는 서서히 증가하게 된다. 구동 전압(VDD)가 파워 온 리셋 전압 레벨(VPOR=1.4) 이상 상승하면, 시스템은 하이 레벨의 파워 온 리셋 신호(POR)를 발생시킨다. 하이 레벨의 파워 온 리셋 신호(POR)에 응답하여, 시스템의 내부 회로가 동작을 시작한다. 소정의 시간(TWT) 후에, 시스템은 메모리로부터 부트 코드를 읽어오기 위한 하이 레벨의 부트 로드 신호(BLF)을 발생시킨다.
S220 단계에서, 부트 로드 신호(BLF)가 로우 레벨인지 하이 레벨인지 판단한다.
S230 단계에서, S220 단계의 판단결과 부트 로드 신호(BLF)가 하이 레벨일 경우 내부 클럭 발생기(310)는 비정상 클럭(ACLK)을 내부 클럭(CLK)으로 발생시킨다.
S235 단계에서, S220 단계의 판단결과 부트 로드 신호(BLF)가 로우 레벨일 경우 내부 클럭 발생기(310)는 정상 클럭(NCLK)을 내부 클럭(CLK)으로 발생시킨다.
S240 단계에서, 시스템은 S230 단계에서 생성된 비정상 클럭(ACLK)에 동기하여 메모리로부터 소정의 시간(TBT) 동안 부트 코드를 로딩하게 된다.
본 발명에 따른 시스템의 내부 클럭 발생기 및 그것의 클럭 발생 방법은 구동 전압 레벨에 따라 서로 다른 내부 클럭을 발생한다. 따라서 시스템은 구동 전압의 전압 레벨에 따라 서로 다른 내부 클럭으로 구동된다. 이로써, 데이터와 클럭 사이에 스큐가 발생하는 문제를 해결하게 된다.
한편 본 발명에 또 다른 시스템의 내부 클럭 발생기 및 그것의 부트 로드 방법은 부트 로드 신호에 따라 서로 다른 내부 클럭을 발생한다. 따라서 시스템은 부트 로딩을 수행할 동안 주기가 긴 클럭으로 부트 코드를 로딩할 수 있게 된다. 이로써 메모리 시스템이 초기화할 때 데이터와 클럭에 스큐가 발생하지 않게 하여 부트 코드의 로딩 실패를 막게 된다.
본 발명의 시스템은 메모리 시스템일 수 있다.
본 발명의 내부 클럭 발생기는 내부 클럭에 동기하여 데이터를 래치하는 논 리 회로를 포함하고 있는 어떠한 장치에도 적용가능하다.
또한 일반적으로 내부 클럭 발생기는 메모리 시스템의 제어기에 포함된다. 그러나 반드시 그럴 필요는 없다. 내부 클럭 발생기는 제어기 외부에 존재할 수도 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명에 따른 시스템의 내부 클럭 발생기 및 그것의 내부 클럭 발생 방법은 구동전압 레벨에 따라 서로 다른 내부 클럭을 발생하게 된다. 따라서, 본 발명의 메모리 시스템은 구동 전압 레벨이 낮아져도 데이터와 클럭 사이에 스큐가 발생하지 않게 된다.

Claims (28)

  1. 시스템의 내부 클럭 발생 방법에 있어서:
    (a) 상기 시스템의 구동 전압(VDD)의 전압 레벨을 감지하는 단계; 및
    (b) 상기 감지된 구동 전압 레벨에 따라 결정된 주기를 갖는 내부 클럭을 발생하는 단계를 포함하는 내부 클럭 발생 방법.
  2. 제 1 항에 있어서,
    상기 (a) 단계 이후, 상기 구동 전압의 전압 레벨이 타겟 전압 레벨보다 높은지 혹은 낮은지를 판단하는 단계를 더 포함하는 내부 클럭 발생 방법.
  3. 제 2 항에 있어서,
    상기 판단 결과, 상기 구동 전압의 전압 레벨이 상기 타겟 전압 레벨보다 높으면 상기 내부 클럭 발생기는 정상 클럭을 내부 클럭으로 발생시키되,
    상기 정상 클럭은 정상 모드에서 상기 시스템을 동작시키는 클럭인 내부 클럭 발생 방법.
  4. 제 2 항에 있어서,
    상기 판단 결과, 상기 구동 전압의 전압 레벨이 상기 타겟 전압 레벨보다 낮으면 상기 내부 클럭 발생기는 비정상 클럭을 내부 클럭으로 발생시키되,
    상기 비정상 클럭은 비정상 모드에서 상기 시스템을 동작시키며, 상기 정상 클럭보다 주기가 느린 내부 클럭 발생 방법.
  5. 시스템의 부트 코드 로딩 방법에 있어서:
    (a) 구동 전압 레벨을 감지하는 단계;
    (b) 상기 구동 전압 레벨이 타겟 전압 레벨보다 높을 때, 제 1 내부 클럭을 발생하여 부트 코드를 로딩하는 단계; 및
    (c) 상기 구동 전압 레벨이 상기 타겟 전압 레벨보다 낮을 때, 제 2 내부 클럭을 발생하여 부트 코드를 로딩하는 단계를 포함하되,
    상기 제 1 내부 클럭은 상기 제 2 내부 클럭보다 주기가 빠른 부트 코드 로딩 방법.
  6. 제 5 항에 있어서,
    상기 타켓 전압은 데이터와 제 1 내부 클럭 사이에 스큐가 발생되지 않는 부트 코드 로딩 방법.
  7. 제 6 항에 있어서,
    상기 (c) 단계에서 상기 제 2 내부 클럭에 동기하여 상기 부트 코드를 로딩할 때, 상기 구동 전압 레벨이 상기 타켓 전압 레벨로 상승하면 상기 제 1 내부 클럭에 동기하여 상기 부트 코드를 계속 로딩하는 부트 코드 로딩 방법.
  8. 제 6 항에 있어서,
    상기 (c) 단계에서 상기 제 2 내부 클럭에 동기하여 상기 부트 코드를 로딩할 때, 상기 구동 전압 레벨이 상기 타겟 전압 레벨로 상승하더라도 상기 부트 코드 로딩이 완료될 때까지 상기 제 2 내부 클럭에 동기하여 상기 부트 코드를 로딩하는 부트 코드 로딩 방법.
  9. 시스템의 부트 코드 로딩 방법에 있어서:
    (a) 부트 코드를 로딩하기 위한 부트 로드 신호(BLF)를 생성하는 단계;
    (b) 상기 부트 로드 신호에 응답하여 부트 로드 클럭을 발생하는 단계; 및
    (c) 상기 부트 로드 클럭에 동기하여 부트 코드를 로딩하는 단계를 포함하는 부트 코드 로딩 방법.
  10. 제 9 항에 있어서,
    상기 시스템의 전원 공급시 구동 전압이 일정 레벨 이상일 때, 상기 부트 로드 신호를 발생시키는 부트 코드 로딩 방법.
  11. 제 9 항에 있어서,
    상기 시스템의 전원 공급시 구동 전압이 파워 온 리셋 전압 레벨(VPOR)로 상승한 뒤 소정 시간 후 상기 부트 로드 신호를 발생시키는 부트 코드 로딩 방법.
  12. 제 9 항에 있어서,
    상기 시스템의 전원 공급시 구동 전압이 파워 온 리셋 전압 레벨(POR)로 상승한 직후 상기 부트 로드 신호를 발생시키는 부트 코드 로딩 방법.
  13. 제 12 항에 있어서,
    상기 시스템은 구동 전압이 파워 온 리셋 전압 레벨(VPOR)로 상승한 시점에서 내부 클럭을 발생시키되,
    상기 내부 클럭은 상기 부트 코드 클럭보다 주기가 빠른 부트 코드 로딩 방법.
  14. 제 13 항에 있어서,
    상기 부트 코드 로딩이 완료된 후, 상기 시스템은 상기 내부 클럭에 동기하여 동작하는 부트 코드 로딩 방법.
  15. 구동 전압의 전압 레벨을 감지하는 전원 감지기; 및
    상기 구동 전압의 전압 레벨에 따라 결정된 주기를 갖는 내부 클럭을 발생시키는 클럭 발생기를 포함하는 내부 클럭 발생기.
  16. 제 15 항에 있어서,
    상기 클럭 발생기는,
    제 1 클럭을 발생시키는 제 1 클럭 발생기;
    제 2 클럭을 발생시키는 제 2 클럭 발생기; 및
    상기 제 1 클럭 및 상기 제 2 클럭 중에서 어느 하나를 상기 내부 클럭으로 선택하는 선택기를 포함하되,
    상기 제 1 클럭은 상기 제 2 클럭보다 주기가 빠른 내부 클럭 발생기.
  17. 제 16 항에 있어서,
    상기 전원 감지기는 상기 구동 전압의 전압 레벨이 타겟 전압 레벨 이하일 때 감지신호를 생성하는 내부 클럭 발생기.
  18. 제 17 항에 있어서,
    상기 감지신호에 응답하여, 상기 선택기는 상기 제 2 클럭을 상기 내부 클럭으로 선택하는 내부 클럭 발생기.
  19. 시스템의 구동 전압 레벨을 감지하는 전원 감지기; 및
    상기 구동 전압의 전압 레벨에 따라 결정된 주기를 갖는 내부 클럭을 발생시키는 내부 클럭 발생기를 포함하는 시스템
  20. 제 19 항에 있어서,
    상기 내부 클럭 발생기는,
    제 1 클럭을 발생시키는 제 1 클럭 발생기;
    제 2 클럭을 발생시키는 제 2 클럭 발생기; 및
    상기 제 1 클럭 및 상기 제 2 클럭 중에서 어느 하나를 상기 내부 클럭으로 선택하는 선택기를 포함하되,
    상기 제 1 클럭은 상기 제 2 클럭보다 주기가 빠른 시스템.
  21. 제 20 항에 있어서,
    상기 전원 감지기는 상기 구동 전압의 레벨이 타겟 전압 레벨보다 높은지 혹은 낮은지를 나타내는 감지신호를 생성하는 시스템.
  22. 제 21 항에 있어서,
    상기 전원 감지기는 상기 구동 전압의 레벨이 상기 타겟 전압보다 높을 때 로우 레벨의 감지신호를 생성하며,
    상기 선택기는 상기 로우 레벨의 감지신호에 응답하여 제 1 클럭을 내부 클럭으로 선택하는 시스템.
  23. 제 21 항에 있어서,
    상기 전원 감지기는 상기 구동 전압의 레벨이 상기 타겟 전압보다 낮을 때, 하이 레벨의 감지신호를 생성하며,
    상기 선택기는 상기 하이 레벨의 감지신호에 응답하여 제 2 클럭을 내부 클럭으로 선택하는 시스템.
  24. 제 21 항에 있어서,
    상기 제 1 및 제 2 클럭 발생기는 상기 감지신호의 전압 레벨에 따라 인에이블이 결정되는 시스템.
  25. 부트 코드를 포함한 메모리; 및
    상기 메모리를 제어하는 제어기 포함하되,
    상기 제어기는 상기 메모리 시스템에 제공되는 제 1 및 제 2 내부 클럭을 발생시키는 내부 클럭 발생기를 포함하되, 상기 내부 클럭 발생기는 부트 코드 로딩시에 제 2 내부 클럭을 발생시키되, 여기서 상기 제 2 내부 클럭은 상기 제 1 내부 클럭보다 주기가 느린 메모리 시스템.
  26. 제 25 항에 있어서,
    상기 내부 클럭 발생기는 부트 코드 로딩이 완료된 후 제 1 내부 클럭을 발생시키는 메모리 시스템.
  27. 논리 회로; 및
    상기 논리 회로에서 데이터를 래치하는데 필요한 내부 클럭을 발생하는 내부 클럭 발생기를 포함하되,
    상기 내부 클럭 발생기는,
    구동 전압의 전압 레벨을 감지하는 전원 감지기; 및
    상기 구동 전압의 전압 레벨에 따라 결정된 주기를 갖는 상기 내부 클럭을 발생시키는 클럭 발생기를 발생시키는 장치.
  28. 제 27 항에 있어서,
    상기 클럭 발생기는,
    제 1 클럭을 발생시키는 제 1 클럭 발생기;
    제 2 클럭을 발생시키는 제 2 클럭 발생기; 및
    상기 제 1 클럭 및 상기 제 2 클럭 중에서 어느 하나를 상기 내부 클럭으로 선택하는 선택기를 포함하되,
    상기 제 1 클럭은 상기 제 2 클럭보다 주기가 빠른 장치.
KR1020070025197A 2007-03-14 2007-03-14 시스템 및 그것의 부트 코드 로딩 방법 KR100880831B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070025197A KR100880831B1 (ko) 2007-03-14 2007-03-14 시스템 및 그것의 부트 코드 로딩 방법
US12/045,125 US7772910B2 (en) 2007-03-14 2008-03-10 Internal clock generator, system and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070025197A KR100880831B1 (ko) 2007-03-14 2007-03-14 시스템 및 그것의 부트 코드 로딩 방법

Publications (2)

Publication Number Publication Date
KR20080084074A true KR20080084074A (ko) 2008-09-19
KR100880831B1 KR100880831B1 (ko) 2009-01-30

Family

ID=39762054

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070025197A KR100880831B1 (ko) 2007-03-14 2007-03-14 시스템 및 그것의 부트 코드 로딩 방법

Country Status (2)

Country Link
US (1) US7772910B2 (ko)
KR (1) KR100880831B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013076524A1 (en) * 2011-11-21 2013-05-30 Freescale Semiconductor, Inc. Clock signal generator module, integrated circuit, electronic device and method therefore
US9318161B2 (en) 2012-11-16 2016-04-19 Freescale Semiconductor, Inc. Non-volatile memory robust start-up using analog-to-digital converter
US9318163B2 (en) 2013-03-07 2016-04-19 Freescale Semiconductor, Inc. Robust memory start-up using clock counter
KR20160139495A (ko) * 2015-05-27 2016-12-07 에스케이하이닉스 주식회사 초기화 동작을 수행하는 반도체장치 및 반도체시스템
KR20170008053A (ko) * 2015-07-13 2017-01-23 에스케이하이닉스 주식회사 전원 제어 장치 및 방법
KR20180033960A (ko) 2016-09-27 2018-04-04 삼성전자주식회사 클럭 스위치 장치 및 이를 포함하는 시스템-온-칩
US10148258B2 (en) * 2016-09-28 2018-12-04 Mellanox Technologies, Ltd. Power supply voltage monitoring and high-resolution adaptive clock stretching circuit
US10157644B1 (en) * 2017-08-08 2018-12-18 Micron Technology, Inc. Methods and apparatus for generation of voltages
US11789071B2 (en) * 2021-01-12 2023-10-17 Texas Instruments Incorporated High speed integrated circuit testing
CN113489473B (zh) * 2021-07-23 2023-10-31 星宸科技股份有限公司 频率产生装置与频率产生方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04254991A (ja) * 1991-02-06 1992-09-10 Nec Corp 半導体スタティックメモリ
KR100281896B1 (ko) * 1998-07-16 2001-02-15 윤종용 저속 테스트 장비로 테스트되는 더블 데이터 레이트 동기식 디램 집적 회로 장치
KR100278658B1 (ko) * 1998-08-27 2001-01-15 윤종용 아날로그 펌핑 구조를 가지는 내부 클락 발생회로
JP3971565B2 (ja) 2000-11-06 2007-09-05 富士通株式会社 半導体装置及び半導体装置初期設定方法
JP2002215258A (ja) 2001-01-23 2002-07-31 Mitsubishi Electric Corp 半導体集積回路装置
KR20030058249A (ko) * 2001-12-31 2003-07-07 주식회사 하이닉스반도체 디지털 로직의 시스템 클럭 주파수 변경 회로
JP3976237B2 (ja) 2002-02-13 2007-09-12 シャープ株式会社 半導体記憶装置および電子情報機器
JP3741100B2 (ja) * 2002-11-26 2006-02-01 セイコーエプソン株式会社 電源回路及び半導体集積回路
JP4437541B2 (ja) * 2004-11-17 2010-03-24 富士通マイクロエレクトロニクス株式会社 リセット制御回路及びリセット制御方法
KR100612128B1 (ko) 2004-12-16 2006-08-11 삼성전자주식회사 반도체 메모리 장치내의 클럭 주파수 선택방법 및 이를이용한 클럭 주파수 선택기
ITTO20050307A1 (it) * 2005-05-06 2006-11-07 St Microelectronics Srl Circuito di commutazione fra segnali di clock e relativo procedimento

Also Published As

Publication number Publication date
KR100880831B1 (ko) 2009-01-30
US20080224752A1 (en) 2008-09-18
US7772910B2 (en) 2010-08-10

Similar Documents

Publication Publication Date Title
KR100880831B1 (ko) 시스템 및 그것의 부트 코드 로딩 방법
US7975178B2 (en) Memory device and system with cyclic, ECC-corrected bootloading operation during voltage bring up
US8060767B1 (en) Ultra low power sleep mode
US7248527B2 (en) Self refresh period control circuits
JP5376807B2 (ja) 半導体集積回路装置
US7924651B2 (en) Semiconductor storage device and resetting method for a semiconductor storage device
KR20200032676A (ko) 비휘발성 메모리의 리텐션 로직
KR101559906B1 (ko) 반도체 메모리 장치의 온도 데이터 출력 방법 및 온도 데이터 출력 회로
JP2003242795A (ja) 不揮発性半導体メモリ装置とそのパワーアップ読み出し方法
CN103403808A (zh) 防止电源骤停造成的非易失性存储器的误动作的半导体器件
US11487343B2 (en) Semiconductor storing apparatus and flash memory operation method
JP2003187593A (ja) 半導体装置及び不揮発性半導体記憶装置
JP6726300B2 (ja) 電源回路
CN113345483A (zh) 半导体装置
JP5020623B2 (ja) パワーオンシステムリセット回路
US9159445B2 (en) Semiconductor device with fuse array and operating method thereof
KR19990080088A (ko) 반도체 장치의 기판 전압 발생기
TWI485707B (zh) 非揮發性記憶體裝置與用於處理其組態資訊的方法
JP6998981B2 (ja) 半導体記憶装置
JP2007157143A (ja) 処理配列、メモリカード装置、並びに処理配列の動作方法及び製造方法
JP2005078197A (ja) 省電力制御装置
KR101066738B1 (ko) 불휘발성 메모리 소자 및 이의 동작 방법
JP7048794B1 (ja) 半導体装置および動作方法
KR100721627B1 (ko) 파워 온 리셋 회로
US20060112296A1 (en) Data recovery system for appliances

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee