KR20080038777A - 클럭 데이터 복원장치. - Google Patents
클럭 데이터 복원장치. Download PDFInfo
- Publication number
- KR20080038777A KR20080038777A KR1020060106144A KR20060106144A KR20080038777A KR 20080038777 A KR20080038777 A KR 20080038777A KR 1020060106144 A KR1020060106144 A KR 1020060106144A KR 20060106144 A KR20060106144 A KR 20060106144A KR 20080038777 A KR20080038777 A KR 20080038777A
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- data
- unit
- output
- clocks
- Prior art date
Links
- 238000011084 recovery Methods 0.000 title claims description 25
- 230000001360 synchronised effect Effects 0.000 claims abstract description 11
- 230000007423 decrease Effects 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 11
- 230000003247 decreasing effect Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 13
- 230000000630 rising effect Effects 0.000 description 13
- 238000007599 discharging Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
- H03D13/004—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
Claims (10)
- 데이터보다 낮은 주파수를 가지며 위상이 각기 다른 복수의 클럭을 출력하는 위상고정루프부;입력되는 전압에 따라 상기 복수의 클럭을 지연시켜 출력하는 전압제어지연부;상기 전압지연제어부에서 출력되는 복수의 클럭과 데이터를 입력받아 각각 다른 클럭에 따라 동기된 복수의 복원된 데이터를 출력하고, 상기 데이터보다 넓은 신호폭을 가지는 복수쌍의 증가신호 및 감소신호를 출력하는 위상검출부;상기 복수쌍의 증가신호와 감소신호를 입력받아 그에 따른 전류를 출력하는 차지펌프부; 및상기 차지펌프부로부터 입력받은 전류를 완만한 변화를 갖는 전압으로 출력해 상기 전압제어지연부의 지연값을 결정하는 루프필터부를 포함하는 클럭 데이터 복원장치.
- 제 1항에 있어서,상기 위상검출부는,상기 데이터를 상기 복수의 클럭에 따라 래치하고 래치된 데이터를 다시 상기 복수의 클럭에 따라 래치하여 상기 복수의 복원된 데이터를 출력하는 래치부; 및상기 래치부에서 한번 래치된 데이터들과 상기 복수의 클럭을 논리조합하여 증가신호들을 출력하고, 상기 래치부에서 두번 래치된 데이터들과 상기 복수의 클럭을 논리조합하여 감소신호들을 출력하는 위상출력부를 포함하는 것을 특징으로 하는 클럭 데이터 복원장치.
- 제 2항에 있어서,상기 위상고정루프부로부터 출력되는 클럭의 주파수가 데이터 주파수의 1/8인 경우,상기 래치부는,상기 데이터를 N+4클럭에 의해 래치하여 한번 래치된 데이터들(DN)을 출력하고,-상기 복수의 클럭들중 위상이 앞서는 순서대로 0클럭, 1클럭, ···,7클럭이 된다.-상기 한번 래치된 데이터들(DN)을 N클럭에 의해 래치하여 상기 복원된 데이터들(QN)을 출력하는 것을 특징으로 하는 클럭 데이터 복원장치.
- 제 3항에 있어서,상기 위상출력부는,상기 한번 래치된 데이터들 중 DN과 DN+1의 논리값이 서로 다르고 N클럭이 '하이'인 구간만큼의 폭을 가지는 증가신호들(DTN)을 출력하며.상기 복원된 데이터들 중 QN과 QN+1의 논리값이 서로 다르고 N+2클럭이 '하이'인 구간만큼의 폭을 가지는 감소신호들(CTN)을 출력하는 것을 특징으로 하는 클럭 데이터 복원장치.
- 제 3항에 있어서,상기 래치부는,D단자에 상기 데이터를 입력받고 클럭단자에 상기 N+4클럭을 입력받아 한번 래치된 데이터들(DN)을 출력하는 D래치들; 및상기 한번 래치된 데이터들(DN)을 D단자에 입력받고 클럭단자에 상기 N클럭을 입력받아 상기 복수의 복원된 데이터들(QN)을 출력하는 D래치들을 포함하는 것을 특징으로 하는 클럭 데이터 복원장치.
- 제 5항에 있어서,상기 위상출력부는,상기 DN과 DN+1을 입력받는 XOR게이트들;상기 DN과 DN+1을 입력받는 XOR게이트들의 출력과 N클럭을 입력받아 상기 증 가신호들(DTN)을 출력하는 앤드게이트들;상기 QN과 QN+1을 입력받는 XOR게이트들; 및상기 QN과 QN+1을 입력받는 XOR게이트들의 출력과 N+2클럭을 입력받아 상기 감소신호들(CTN)을 출력하는 앤드게이트들을 포함하는 것을 특징으로 하는 클럭 데이터 복원장치.
- 제 1항에 있어서,상기 차지펌프부는,클럭이 고정되었을 때의 상기 증가신호 대 상기 감소신호의 폭이 A:B인 경우,출력되는 충전전류와 방전전류의 비가 B:A로 설정된 것을 특징으로 하는 클럭 데이터 복원장치.
- 제 1항에 있어서,상기 위상고정루프부는,위상검출부, 차지펌프부, 루프필터부, 전압제어발진기 및 디바이더를 포함하여 구성되며,상기 전압제어발진기 내의 직렬로 연결된 링오실레이터들의 출력을 이용하여 상기 복수의 클럭을 출력하는 것을 특징으로 하는 클럭 데이터 복원장치.
- 제 1항에 있어서,상기 차지펌프부는,상기 증가신호와 감소신호쌍의 갯수만큼의 차지펌프를 포함하는 것을 특징으로 하는 클럭 데이터 복원장치.
- 제 1항 내지 제 9항 중 어느 한 항에 있어서,상기 클럭 데이터 복원장치는,상기 전압제어지연부의 출력단에,상기 복수의 클럭의 듀티를 수정하기 위한 듀티 코렉터; 및출력되는 전압의 레벨을 변환해 주는 레벨쉬프터를 더 포함하는 것을 특징으로 하는 클럭 데이터 복원장치.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060106144A KR100834393B1 (ko) | 2006-10-31 | 2006-10-31 | 클럭 데이터 복원장치. |
US11/819,807 US7826583B2 (en) | 2006-10-31 | 2007-06-29 | Clock data recovery apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060106144A KR100834393B1 (ko) | 2006-10-31 | 2006-10-31 | 클럭 데이터 복원장치. |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080038777A true KR20080038777A (ko) | 2008-05-07 |
KR100834393B1 KR100834393B1 (ko) | 2008-06-04 |
Family
ID=39330144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060106144A KR100834393B1 (ko) | 2006-10-31 | 2006-10-31 | 클럭 데이터 복원장치. |
Country Status (2)
Country | Link |
---|---|
US (1) | US7826583B2 (ko) |
KR (1) | KR100834393B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101252191B1 (ko) * | 2011-05-26 | 2013-04-05 | (주)에이디테크놀로지 | 클럭 데이터 복원 회로 |
US9337848B2 (en) | 2014-02-27 | 2016-05-10 | Industry-Academic Cooperation Foundation, Yonsei University | Clock and data recovery device |
US10541690B2 (en) | 2016-02-29 | 2020-01-21 | Samsung Electronics Co., Ltd. | Method and device to align phases of clock signals |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7639048B2 (en) * | 2005-02-02 | 2009-12-29 | Keystone Semiconductor, Inc. | System and method of detecting a phase, a frequency and an arrival-time difference between signals |
KR100834393B1 (ko) * | 2006-10-31 | 2008-06-04 | 주식회사 하이닉스반도체 | 클럭 데이터 복원장치. |
US7716510B2 (en) | 2006-12-19 | 2010-05-11 | Micron Technology, Inc. | Timing synchronization circuit with loop counter |
US7656745B2 (en) | 2007-03-15 | 2010-02-02 | Micron Technology, Inc. | Circuit, system and method for controlling read latency |
US8315349B2 (en) * | 2007-10-31 | 2012-11-20 | Diablo Technologies Inc. | Bang-bang phase detector with sub-rate clock |
US7969813B2 (en) | 2009-04-01 | 2011-06-28 | Micron Technology, Inc. | Write command and write data timing circuit and methods for timing the same |
US8284888B2 (en) * | 2010-01-14 | 2012-10-09 | Ian Kyles | Frequency and phase acquisition of a clock and data recovery circuit without an external reference clock |
US8984320B2 (en) | 2011-03-29 | 2015-03-17 | Micron Technology, Inc. | Command paths, apparatuses and methods for providing a command to a data block |
US8509011B2 (en) | 2011-04-25 | 2013-08-13 | Micron Technology, Inc. | Command paths, apparatuses, memories, and methods for providing internal commands to a data path |
US8552776B2 (en) | 2012-02-01 | 2013-10-08 | Micron Technology, Inc. | Apparatuses and methods for altering a forward path delay of a signal path |
US9166579B2 (en) * | 2012-06-01 | 2015-10-20 | Micron Technology, Inc. | Methods and apparatuses for shifting data signals to match command signal delay |
US9054675B2 (en) | 2012-06-22 | 2015-06-09 | Micron Technology, Inc. | Apparatuses and methods for adjusting a minimum forward path delay of a signal path |
US9001594B2 (en) | 2012-07-06 | 2015-04-07 | Micron Technology, Inc. | Apparatuses and methods for adjusting a path delay of a command path |
US9329623B2 (en) | 2012-08-22 | 2016-05-03 | Micron Technology, Inc. | Apparatuses, integrated circuits, and methods for synchronizing data signals with a command signal |
US8913448B2 (en) | 2012-10-25 | 2014-12-16 | Micron Technology, Inc. | Apparatuses and methods for capturing data in a memory |
US9734097B2 (en) | 2013-03-15 | 2017-08-15 | Micron Technology, Inc. | Apparatuses and methods for variable latency memory operations |
US9727493B2 (en) | 2013-08-14 | 2017-08-08 | Micron Technology, Inc. | Apparatuses and methods for providing data to a configurable storage area |
KR20150026361A (ko) * | 2013-09-02 | 2015-03-11 | 삼성전자주식회사 | 클럭 데이터 회복 장치 및 이를 포함하는 디스플레이 장치 |
US9898997B2 (en) | 2014-01-27 | 2018-02-20 | Samsung Electronics Co., Ltd. | Display driving circuit |
US9183904B2 (en) | 2014-02-07 | 2015-11-10 | Micron Technology, Inc. | Apparatuses, memories, and methods for facilitating splitting of internal commands using a shared signal path |
US9508417B2 (en) | 2014-02-20 | 2016-11-29 | Micron Technology, Inc. | Methods and apparatuses for controlling timing paths and latency based on a loop delay |
KR101601178B1 (ko) * | 2014-02-27 | 2016-03-17 | 연세대학교 산학협력단 | 클록 데이터 복원 장치 및 클록 데이터 복원 방법 |
KR101623248B1 (ko) | 2014-03-06 | 2016-05-20 | 주식회사 더즈텍 | 동일 펄스 폭의 출력들을 실현하는 위상 검출기 및 이를 사용하는 클록-데이터 복원 회로 |
US9530473B2 (en) | 2014-05-22 | 2016-12-27 | Micron Technology, Inc. | Apparatuses and methods for timing provision of a command to input circuitry |
TWI559723B (zh) * | 2014-08-11 | 2016-11-21 | 聯詠科技股份有限公司 | 時脈資料回復裝置 |
CN105450223B (zh) * | 2014-08-27 | 2019-06-14 | 联咏科技股份有限公司 | 时钟数据回复装置 |
CN105871370B (zh) * | 2015-01-20 | 2018-12-21 | 瑞昱半导体股份有限公司 | 时钟数据恢复电路及其频率侦测方法 |
US9531363B2 (en) | 2015-04-28 | 2016-12-27 | Micron Technology, Inc. | Methods and apparatuses including command latency control circuit |
US9813067B2 (en) | 2015-06-10 | 2017-11-07 | Micron Technology, Inc. | Clock signal and supply voltage variation tracking |
US9601170B1 (en) | 2016-04-26 | 2017-03-21 | Micron Technology, Inc. | Apparatuses and methods for adjusting a delay of a command signal path |
US9865317B2 (en) | 2016-04-26 | 2018-01-09 | Micron Technology, Inc. | Methods and apparatuses including command delay adjustment circuit |
US10110223B2 (en) * | 2016-07-06 | 2018-10-23 | Via Alliance Semiconductor Co., Ltd. | Single ended-to-differential converter |
US9628091B1 (en) * | 2016-07-06 | 2017-04-18 | Via Alliance Semiconductor Co., Ltd. | Phase detector for clock data recovery circuit |
US10211818B2 (en) | 2016-07-06 | 2019-02-19 | Via Alliance Semiconductor Co., Ltd. | Interpolator |
US9997220B2 (en) | 2016-08-22 | 2018-06-12 | Micron Technology, Inc. | Apparatuses and methods for adjusting delay of command signal path |
US10224938B2 (en) | 2017-07-26 | 2019-03-05 | Micron Technology, Inc. | Apparatuses and methods for indirectly detecting phase variations |
KR20200088650A (ko) * | 2019-01-15 | 2020-07-23 | 에스케이하이닉스 주식회사 | 클럭 신호에 동기되는 신호 생성 회로 및 이를 이용하는 반도체 장치 |
US11126216B2 (en) * | 2019-01-15 | 2021-09-21 | SK Hynix Inc. | Signal generation circuit synchronized with a clock signal and a semiconductor apparatus using the same |
JP7393079B2 (ja) * | 2019-03-26 | 2023-12-06 | ラピスセミコンダクタ株式会社 | 半導体装置 |
TWI739571B (zh) | 2020-08-28 | 2021-09-11 | 崛智科技有限公司 | 時脈資料回復電路 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2522413B2 (ja) * | 1989-10-17 | 1996-08-07 | 日本電気株式会社 | 位相周波数比較器 |
US6173432B1 (en) | 1997-06-20 | 2001-01-09 | Micron Technology, Inc. | Method and apparatus for generating a sequence of clock signals |
KR100272576B1 (ko) * | 1998-01-12 | 2000-11-15 | 구자홍 | 클럭복원을위한위상비교장치 |
KR100307292B1 (ko) | 1998-10-16 | 2001-12-01 | 김영환 | 리셋신호발생회로 |
US6470060B1 (en) * | 1999-03-01 | 2002-10-22 | Micron Technology, Inc. | Method and apparatus for generating a phase dependent control signal |
US6208183B1 (en) * | 1999-04-30 | 2001-03-27 | Conexant Systems, Inc. | Gated delay-locked loop for clock generation applications |
US6775345B1 (en) | 1999-12-30 | 2004-08-10 | Intel Corporation | Delay locked loop based data recovery circuit for data communication |
JP4425426B2 (ja) | 2000-05-11 | 2010-03-03 | Necエレクトロニクス株式会社 | オーバーサンプリング型クロックリカバリ回路 |
JP2002290212A (ja) * | 2001-03-27 | 2002-10-04 | Nec Corp | 電圧制御発振器 |
US6597218B1 (en) * | 2002-04-24 | 2003-07-22 | Sun Microsystems, Inc. | Programmable bias-generator for self-biasing a delay locked loop |
KR20030086107A (ko) * | 2002-05-03 | 2003-11-07 | 학교법인 인하학원 | 고속 클럭 복원회로용 위상검출기 |
US6788045B2 (en) * | 2002-05-17 | 2004-09-07 | Sun Microsystems, Inc. | Method and apparatus for calibrating a delay locked loop charge pump current |
US7251305B2 (en) * | 2002-05-17 | 2007-07-31 | Sun Microsystems, Inc. | Method and apparatus to store delay locked loop biasing parameters |
US7197102B2 (en) | 2002-06-07 | 2007-03-27 | International Business Machines Corporation | Method and apparatus for clock-and-data recovery using a secondary delay-locked loop |
US7127017B1 (en) | 2002-07-19 | 2006-10-24 | Rambus, Inc. | Clock recovery circuit with second order digital filter |
US6812758B2 (en) * | 2003-02-12 | 2004-11-02 | Sun Microsystems, Inc. | Negative bias temperature instability correction technique for delay locked loop and phase locked loop bias generators |
AU2003230507A1 (en) * | 2003-04-29 | 2004-12-13 | Telefonaktiebolaget Lm Ericsson (Publ) | Multiphase clock recovery |
KR100536937B1 (ko) * | 2003-08-01 | 2005-12-14 | (주)에프씨아이 | 주파수 합성기 |
JP3795884B2 (ja) * | 2003-10-17 | 2006-07-12 | Necエレクトロニクス株式会社 | Pll回路 |
US7134036B1 (en) * | 2003-12-12 | 2006-11-07 | Sun Microsystems, Inc. | Processor core clock generation circuits |
US7129800B2 (en) * | 2004-02-04 | 2006-10-31 | Sun Microsystems, Inc. | Compensation technique to mitigate aging effects in integrated circuit components |
US7057432B2 (en) * | 2004-10-07 | 2006-06-06 | International Business Machines Corporation | Low power high frequency phase detector |
US7778377B2 (en) * | 2005-05-31 | 2010-08-17 | Agere Systems Inc. | Methods and apparatus for spread spectrum generation using a voltage controlled delay loop |
US7236028B1 (en) * | 2005-07-22 | 2007-06-26 | National Semiconductor Corporation | Adaptive frequency variable delay-locked loop |
JP4991193B2 (ja) * | 2006-07-04 | 2012-08-01 | 株式会社日立製作所 | 周波数可変発振器 |
KR100834393B1 (ko) * | 2006-10-31 | 2008-06-04 | 주식회사 하이닉스반도체 | 클럭 데이터 복원장치. |
-
2006
- 2006-10-31 KR KR1020060106144A patent/KR100834393B1/ko active IP Right Grant
-
2007
- 2007-06-29 US US11/819,807 patent/US7826583B2/en active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101252191B1 (ko) * | 2011-05-26 | 2013-04-05 | (주)에이디테크놀로지 | 클럭 데이터 복원 회로 |
US9337848B2 (en) | 2014-02-27 | 2016-05-10 | Industry-Academic Cooperation Foundation, Yonsei University | Clock and data recovery device |
US10541690B2 (en) | 2016-02-29 | 2020-01-21 | Samsung Electronics Co., Ltd. | Method and device to align phases of clock signals |
Also Published As
Publication number | Publication date |
---|---|
US7826583B2 (en) | 2010-11-02 |
US20080101524A1 (en) | 2008-05-01 |
KR100834393B1 (ko) | 2008-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100834393B1 (ko) | 클럭 데이터 복원장치. | |
US10355852B2 (en) | Lock detector for phase lock loop | |
KR0185474B1 (ko) | 클록 재생 회로 및 이 클록 재생 회로를 이용한 소자들 | |
US5799048A (en) | Phase detector for clock synchronization and recovery | |
US8442178B2 (en) | Linear phase detector and clock/data recovery circuit thereof | |
US8315349B2 (en) | Bang-bang phase detector with sub-rate clock | |
US7170964B2 (en) | Transition insensitive timing recovery method and apparatus | |
US20090028281A1 (en) | Serial transceiver and communication method used by the serial transceiver | |
US6915081B2 (en) | PLL circuit and optical communication reception apparatus | |
US9455725B2 (en) | Phase detector and associated phase detecting method | |
US20070081619A1 (en) | Clock generator and clock recovery circuit utilizing the same | |
KR100261294B1 (ko) | 고속 비복귀 기록 데이터 복구장치 | |
CN112994687B (zh) | 一种参考时钟信号注入锁相环电路及消除失调方法 | |
US6545546B2 (en) | PLL circuit and optical communication reception apparatus | |
US7109806B2 (en) | Device and method for detecting phase difference and PLL using the same | |
US7283602B2 (en) | Half-rate clock and data recovery circuit | |
KR100531457B1 (ko) | 다 위상 클럭신호 발생을 위한 발진기가 배제된 지연 동기루프 | |
WO2006006893A1 (en) | Clock and data recovery circuit | |
US6771729B1 (en) | Clock recovery circuit and transmitter-receiver therewith | |
KR100975083B1 (ko) | 직렬 송수신 장치 및 그 통신 방법 | |
CN117176143A (zh) | 延时锁定环的自校准电路及延时锁定环 | |
WO2003079554A2 (en) | Phase detector for clock and data recovery at half clock frequency | |
KR100189773B1 (ko) | 디지털 위상 동기 회로 | |
Tejera et al. | High-speed clock recovery unit based on a phase aligner | |
JP2015100017A (ja) | 位相比較回路およびクロックデータリカバリ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130426 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140423 Year of fee payment: 7 |
|
FPAY | Annual fee payment | ||
FPAY | Annual fee payment |
Payment date: 20160422 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170425 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180425 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190422 Year of fee payment: 12 |