KR20080037594A - 반도체 장치의 제작 방법 - Google Patents

반도체 장치의 제작 방법 Download PDF

Info

Publication number
KR20080037594A
KR20080037594A KR1020070108201A KR20070108201A KR20080037594A KR 20080037594 A KR20080037594 A KR 20080037594A KR 1020070108201 A KR1020070108201 A KR 1020070108201A KR 20070108201 A KR20070108201 A KR 20070108201A KR 20080037594 A KR20080037594 A KR 20080037594A
Authority
KR
South Korea
Prior art keywords
layer
laser beam
laser
material layer
substrate
Prior art date
Application number
KR1020070108201A
Other languages
English (en)
Other versions
KR101491981B1 (ko
Inventor
고이치로 타나카
순페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20080037594A publication Critical patent/KR20080037594A/ko
Application granted granted Critical
Publication of KR101491981B1 publication Critical patent/KR101491981B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2053—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a laser
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/0604—Shaping the laser beam, e.g. by masks or multi-focusing by a combination of beams
    • B23K26/0613—Shaping the laser beam, e.g. by masks or multi-focusing by a combination of beams having a common axis
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Laser Beam Processing (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 반도체 장치의 제조 공정에서, 포토레지스트를 사용한 리소그래피 공정을 간략화하는 반도체 장치의 제조 기술을 제공하고, 제조 비용을 저감하여, 스루풋을 향상시킨다.
기판상에 제 1 재료층, 제 2 재료층을 순차적으로 적층하여 피조사체를 형성한다. 상기 피조사체에, 제 1 재료층에 흡수되는 제 1 레이저 빔과, 제 2 재료층에 흡수되는 제 2 레이저 빔을 중첩하도록 조사하고, 상기 중첩하도록 레이저 빔이 조사된 영역의 일부 또는 전부를 애블레이션시켜, 개구를 형성한다.
리소그래피, 개구, 스루풋, 피조사체, 레이저 빔

Description

반도체 장치의 제작 방법{Manufacturing method of semiconductor device}
본 발명은 반도체 장치의 제작 방법에 관한 것이다. 특히, 도전층, 절연층 등의 박막에 개구를 형성하는 방법에 관한 것이다.
종래, MOS 트랜지스터나 박막 트랜지스터(이하, TFT라고도 함) 및 이들을 갖는 반도체 장치는 기판상에 절연층, 도전층 등의 박막을 형성하고, 적절한 리소그래피기술에 의해 원하는 패턴을 형성하여 제조되어 있다. 리소그래피기술은 포토마스크라고 불리는 투명한 평판면상에 차광성의 재료로 형성된 회로 등의 패턴을, 광을 이용하는 목적으로 하는 대상물에 전사하는 기술로, 반도체 집적회로 등의 제조 공정에서 널리 이용되고 있다.
그러나, 리소그래피기술을 이용한 제조 공정에서는 포토레지스트라고 불리는 감광성수지를 사용한 레지스트 도포, 패턴 노광, 현상, 레지스트를 마스크로 한 에칭, 레지스트 박리와 같은 다단층의 공정이 필요하게 된다. 따라서, 리소그래피 공정의 회수가 증가할 수록, 비용이 증가하여, 스루풋이 저하되어 버린다.
예를 들면, 특허문헌1에는 절연막에 개구를 형성할 때의 에칭 공정이 불필요하여, 리소그래피 공정을 간략화하는 반도체 장치의 제조방법이 기재되어 있다. 구체적으로는 개구를 형성하고자 하는 영역에 미리 레지스트막을 형성하고, 상기 레지스트막 이외의 영역에 절연막을 형성하고, 레지스트막을 제거하는 것으로, 절연막에 개구를 형성하고 있다.
[특허문헌 1] 일본 공개특허공보 2001-77194호
본 발명은 리소그래피 공정을 간략화하는 반도체 장치의 제조 기술, 또는 리소그래피 공정의 회수를 삭감하는 반도체 장치의 제조 기술을 제공하는 것을 과제로 한다.
본 발명은 포토레지스트를 사용하지 않고, 레이저 빔의 조사에 의한 애블레이션을 이용하여, 도전층끼리를 전기적으로 접속하기 위한 개구, 또는 도전층과 반도체층을 전기적으로 접속하기 위한 개구를 형성하는 것을 특징으로 한다. 본 발명과 같이, 레이저 애블레이션을 이용하여 패턴을 형성하는 프로세스를, 본 명세서에서는 레이저 애블레이션 패터닝 프로세스(LAPP : Laser Ablation Patterning Process)라고 부른다. 본 발명은 레이저 애블레이션을 이용하여 개구 패턴을 형성하는 것을 특징으로 한다.
또, 본 명세서에서, 애블레이션(또는 레이저 애블레이션이라고도 함)은 레이저 빔을 조사하여 피조사체의 조사 영역의 일부 또는 전부가 제거되는 현상을 말한다. 여기에서, 애블레이션은 레이저 빔의 조사에 의해 피조사체의 조사 영역의 일부 또는 전부가 고체상태로부터 기체상태로 변화하는 승화와, 상기 조사 영역의 일부 또는 전부가 고체상태로부터 액체상태를 거쳐서 기체상태로 변화하는 증발의 양쪽을 포함한다.
피조사체는 기판상에, 제 1 재료층, 제 2 재료층이 순차적으로 적층 형성된 적층체이다. 또한, 제 1 재료층의 하층에는 다른 재료층(예를 들면, 도전층, 절연층, 반도체층 등)이 형성되어 있어도 좋다.
피조사체에 대하여, 제 1 재료층에 흡수되는 제 1 레이저 빔과, 제 2 재료층에 흡수되는 제 2 레이저 빔을 중첩하도록 조사하고, 상기 중첩하도록 조사한 영역의 일부 또는 전부를 애블레이션시켜, 개구를 형성한다.
본 발명은 레이저 애블레이션을 이용함으로써, 포토레지스트를 사용한 리소그래피 공정을 이용하지 않고, 개구를 형성할 수 있다.
제 1 레이저 빔은 적어도 제 1 재료층에 흡수되는 파장을 갖는다. 요컨대, 제 1 레이저 빔의 발진 파장은 제 1 재료층의 흡수 파장 영역 내인 것이 바람직하다. 더욱 바람직하게는 제 1 레이저 빔은 발진 파장이 400nm 이상인 것이 바람직하다.
제 2 레이저 빔은 적어도 제 2 재료층에 흡수되는 파장을 갖는다. 요컨대, 제 2 레이저 빔의 발진 파장은 제 2 재료층의 흡수 파장 영역 내인 것이 바람직하다. 더욱 바람직하게는 제 2 레이저 빔은 발진 파장이 400nm 이하인 것이 바람직하다.
본 발명은 제 1 재료층을 형성하고, 제 1 재료층상에 제 2 재료층을 형성하고, 제 1 재료층 및 제 2 재료층에, 제 1 재료층에 흡수되는 제 1 레이저 빔과, 제 2 재료층에 흡수되는 제 2 레이저 빔을 중첩하도록 조사함으로써, 제 1 레이저 빔 및 제 2 레이저 빔이 중첩하여 조사된 영역의 제 2 재료층을 제거하고, 제 2 재료층에 개구를 형성한다.
본 발명의 다른 구성은 제 1 재료층을 형성하고, 제 1 재료층상에 제 2 재료층을 형성하고, 제 1 재료층 및 상기 제 2 재료층에, 발진 파장이 제 1 재료층의 흡수 파장 영역 내인 제 1 레이저 빔과, 발진 파장이 제 2 재료층의 흡수 파장 영역 내인 제 2 레이저 빔을 중첩하도록 조사함으로써, 제 1 레이저 빔 및 제 2 레이저 빔이 중첩하여 조사된 영역의 제 2 재료층을 제거하고, 제 2 재료층에 개구를 형성한다.
본 발명의 다른 구성은 제 1 재료층을 형성하고, 제 1 재료층상에 제 2 재료층을 형성하고, 제 1 재료층 및 제 2 재료층에 발진 파장이 400nm 이상인 제 1 레이저 빔과, 발진 파장이 400nm 이하인 제 2 레이저 빔을 중첩하도록 조사함으로써, 제 1 레이저 빔 및 제 2 레이저 빔이 중첩하여 조사된 영역의 제 2 재료층을 제거하고, 제 2 재료층에 개구를 형성한다.
제 1 레이저 빔은 제 2 레이저 빔보다도 장파장의 것을 사용하는 것이 바람직하다.
또한, 제 1 레이저 빔으로서는 YAG 레이저로부터 사출되는 제 2 고조파를 사용하고, 제 2 레이저 빔으로서는 YAG 레이저로부터 사출되는 제 3 고조파를 사용할 수 있다.
또한, 본 발명의 다른 구성은 피조사체에 형성되는 제 1 레이저 빔의 빔 스폿 면적을 S1, 제 2 레이저 빔의 빔 스폿 면적을 S2로 하면, 제 1 레이저 빔 및 제 2 레이저 빔은 S1<S2를 만족시키도록 조사되는 것이 바람직하다.
또한, 본 발명의 다른 구성은 제 1 레이저 빔의 빔 직경을 W1, 제 2 레이저 빔의 빔 직경을 W2로 하면, 제 1 레이저 빔 및 제 2 레이저 빔은 W1<W2를 만족시키도록 조사되는 것이 바람직하다.
또한, 본 발명은 피조사체를 직접 가공할 수 있는 레이저 가공장치를 제공한다.
본 발명의 레이저 가공장치는 발진 파장이 400nm 이상인 제 1 레이저와, 발진 파장이 400nm 이하인 제 2 레이저와, 제 1 레이저로부터 사출되는 레이저 빔 및 제 2 레이저로부터 사출되는 레이저 빔을, 피조사체에서 중첩하여 조사되도록 제어하는 광학계와, 피조사체를 유지하여 이동 가능한 스테이지를 구비하고, 피조사체에 대하여, 제 1 레이저로부터 사출되는 레이저 빔 및 제 2 레이저로부터 사출되는 레이저 빔을 중첩하여 조사함으로써, 피조사체의 일부를 제거하는 것을 특징으로 한다.
또한, 본 발명의 다른 구성의 레이저 가공장치는 발진 파장이 400nm 이상인 제 1 레이저와, 발진 파장이 400nm 이하인 제 2 레이저와, 제 1 레이저로부터 사출되는 레이저 빔을 피조사체에 조사되도록 제어하는 제 1 광학계와, 피조사체에서, 제 1 레이저로부터 사출되는 레이저 빔과 중첩하여 조사되도록, 제 2 레이저로부터 사출되는 레이저 빔을 제어하는 제 2 광학계와, 피조사체를 유지하여 이동 가능한 스테이지를 구비하고, 피조사체에 대하여, 제 1 레이저로부터 사출되는 레이저 빔 및 제 2 레이저로부터 사출되는 레이저 빔을 중첩하여 조사함으로써, 피조사체의 일부를 제거하는 것을 특징으로 한다. 이때, 제 1 레이저로부터 사출되는 레이저 빔 및 제 2 레이저로부터 사출되는 레이저 빔은 상대하는 방향으로부터 조사되는 구성으로 할 수도 있다.
제 1 레이저는 가시광 레이저인 것이 바람직하다. 또한, 제 2 레이저는 자외 레이저인 것이 바람직하다.
또한, 본 발명의 다른 구성의 레이저 가공장치는 고체 레이저와, 고체 레이저로부터 사출되는 레이저 빔의 파장을 분리하는 빔 스플리터와, 빔 스플리터에 의해 분리되는 고체 레이저의 제 2 고조파의 레이저 빔 및 빔 스플리터에 의해 분리되는 고체 레이저의 제 3 고조파의 레이저 빔을, 피조사체에서 중첩하여 조사되도록 제어하는 광학계와, 피조사체를 유지하여 이동 가능한 스테이지를 구비하고, 피조사체에 대하여, 고체 레이저의 제 2 고조파의 레이저 빔 및 고체 레이저의 제 3 고조파의 레이저 빔을 중첩하여 조사함으로써, 피조사체의 일부를 제거하는 것을 특징으로 한다.
고체 레이저는 YAG 레이저, Y2O3 레이저, YVO4 레이저, YAlO3 레이저 또는 GdVO4 레이저인 것이 바람직하다.
또한, 광학계는 미러 또는 집광렌즈가 조합된 구성으로 할 수 있다.
본 발명을 적용하는 것으로, 포토레지스트를 사용하지 않고, 절연층 등의 박막에 개구를 형성할 수 있다. 따라서, 본 발명은 반도체 장치의 제조 공정에서, 개구를 형성하는 공정을 간략화할 수 있기 때문에, 제조 비용 저감, 스루풋을 향상시키는 것이 가능해진다.
본 발명의 실시형태에 관해서, 도면을 이용하여 이하에 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 주지 및 그 범위로부터 일탈하지 않고, 그 형태 및 상세를 여러 가지로 변경할 수 있는 것은 당업자이면 용이하게 이해된다. 따라서, 본 발명은 이하에 개시하는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또, 이하에 설명하는 본 발명의 구성에서, 같은 것을 가리키는 부호는 다른 도면간에서 공통으로 사용하는 경우가 있다.
(실시형태 1)
본 발명은 포토레지스트를 사용한 리소그래피기술을 이용하지 않고, 원하는 영역에 개구를 형성하는 것을 특징으로 한다. 본 실시형태에서는 도전층끼리를 전기적으로 접속하기 위한 개구를 피조사체에 형성한다. 이하, 본 발명을 적용하여 피조사체에 개구를 형성하는 방법의 1형태에 관해서, 도 1 내지 도 3을 참조하여 설명한다.
도 1a에, 본 발명을 적용하여 개구를 형성하는 피조사체의 구조의 일례를 도시한다. 피조사체는 기판(10)상에 도전층(12), 제 1 재료층(14), 제 2 재료층(16)이 순차적으로 적층된 구조이다. 피조사체에 대하여, 제 2 재료층(16)측으로부터, 제 1 레이저 빔(18) 및 제 2 레이저 빔(20)을 중첩하도록 조사한다. 피조사체에서, 제 1 레이저 빔(18) 및 제 2 레이저 빔(20)이 중첩하여 조사된 영역을 중첩 조사 영역(22)으로 한다(도 1a 참조).
기판(10)은 유리기판, 석영기판, 사파이어기판, 세라믹기판, 반도체기판 등 을 사용한다. 기판(10)상에 하지 절연층을 형성하여도 좋다. 그 경우, 하지 절연층은 산화실리콘(SiOx), 질화실리콘(SiNx), 산화질화실리콘(SiOxNy(x>y)), 질화산화실리콘(SiNxOy(x>y)) 등의 절연재료를 사용하여 형성한다.
도전층(12)은 도전재료를 사용하여 형성한다. 예를 들면, 은(Ag), 금(Au), 니켈(Ni), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 로듐(Rh), 탄탈륨(Ta), 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al), 동(Cu) 등의 금속원소, 또는 상기 금속원소를 주성분으로 하는 합금재료 또는 화합물재료를 사용할 수 있다. 화합물재료로서는 질소화합물, 산소화합물, 탄소화합물, 할로겐화합물 등을 사용할 수 있고, 구체적으로는 질화알루미늄, 질화텅스텐, 질화탄탈륨 등을 들 수 있다. 도전층(12)은 이들의 도전재료 중 1개 또는 복수의 재료를 사용하여, 스퍼터링법, CVD법 등에 의해, 단층 구조 또는 적층 구조로 형성할 수 있다.
제 1 재료층(14)은 조사되는 제 1 레이저 빔(18)을 흡수할 수 있는 재료를 사용하여 형성한다. 예를 들면, 크롬(Cr), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 코발트(Co), 동(Cu), 알루미늄(Al) 등의 금속원소, 또는 상기 원소를 주성분으로 하는 합금재료 또는 화합물재료를 사용할 수 있다. 화합물재료로서는 질소화합물, 산소화합물, 탄소화합물, 할로겐화합물 등을 사용할 수 있다. 기타, 실리콘, 게르마늄, 실리콘게르마늄, 산화몰리브덴, 산화주석, 산화비스무스, 산화바나듐, 산화니켈, 산화아연, 비화갈륨, 질화갈륨, 산화인듐, 인화인듐, 질화인듐, 황화카드뮴, 텔루루화카드뮴, 티타늄산스트론튬 등의 반도체재료를 사용할 수 있다. 또한, 황화아연, 질화실리콘, 황화수은, 염화알루미늄 등을 사용할 수 있다. 제 1 재료 층(14)은 이들의 재료 중 1개 또는 복수를 사용하여, 증착법, 스퍼터링법, 또는 CVD법 등에 의해, 단층 구조 또는 적층 구조로 형성한다. 또한, 제 1 재료층(14)에, 수소나 불활성기체(헬륨(He), 아르곤(Ar), 크립톤(Kr), 네온(Ne), 크세논(Xe) 등의 희가스)를 첨가할 수도 있다. 제 1 재료층(14)에 수소나 불활성기체를 첨가 하는 것으로, 나중에 레이저 빔을 조사할 때, 제 1 재료층(14) 내에서의 기체의 방출이나 증발을 일으키기 쉽게 할 수 있다. 또, 제 1 재료층(14)은 하층에 형성된 도전층(12)의 융점의 온도보다도 비점 또는 승화점의 온도가 낮은 재료를 사용하여 형성하는 것이 바람직하다. 이러한 재료를 사용하여 제 1 재료층(14)을 형성하는 것으로, 레이저 애블레이션시에 하층의 도전층(12)에 주는 데미지를 방지할 수 있다.
제 2 재료층(16)은 조사되는 제 2 레이저 빔(20)을 흡수할 수 있는 재료를 사용하여 형성한다. 또한, 제 2 재료층(16)은 제 1 레이저 빔(18)을 투과할 수 있는 재료를 사용하여 형성한다. 예를 들면, 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘 등의 무기절연재료, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 벤조사이클로부텐, 에폭시수지 등의 유기절연재료 등을 사용할 수 있다. 제 2 재료층(16)은 이들의 재료 중 1개 또는 복수를 사용하여, 스퍼터링법, CVD법, 도포법 등에 의해, 단층 구조 또는 적층 구조로 형성한다.
제 1 레이저 빔(18)은 제 1 재료층(14)에 흡수되는 파장을 갖고, 제 2 레이저 빔(20)과 중첩하여 조사한 영역의 일부 또는 전부를 애블레이션시킬 정도의 에너지를 갖는 것을 특징으로 한다. 제 1 레이저 빔(18)의 발진 파장은 제 1 재료 층(14)의 흡수 파장 영역 내인 것이 바람직하다. 더욱 바람직하게는 제 1 레이저 빔(18)의 발진 파장이 가시광선보다도 길게(여기에서는 가시광선을 포함함), 구체적으로는 400nm 이상인 것이 바람직하다.
상술하는 바와 같이, 제 1 레이저 빔(18)의 파장은 제 1 재료층(14)을 구성하는 재료에 의해서 결정된다. 예를 들면, KrF, ArF, XeCl 등의 엑시머 레이저, He, He-Cd, Ar, He-Ne 등의 기체 레이저, 단결정의 YAG, YVO4, 포스테라이트 (Mg2SiO4), YAlO3, GdVO4 또는 다결정(세라믹)의 YAG, Y2O3, YVO4, YAlO3, GdVO4에, 도펀트로서 Nd, Yb, Cr, Ti, Ho, Er, Tm, Ta 중 1종 또는 복수종 첨가되어 있는 것을 매질로 하는 고체 레이저, GaN, GaAs, GaAlAs, InGaAsP 등의 반도체 레이저, 피코초 레이저, 펨토초 레이저 등을 사용하고, 이들의 레이저의 발진 파장을 적절하게 설정하는 것으로, 원하는 파장을 갖는 제 1 레이저 빔(18)을 얻을 수 있다. 여기에서, 피코초 레이저는 펄스폭이 피코초(10-12초 내지 10-10 초)대의 레이저 빔을 사출하는 레이저이다. 펨토초 레이저는 펄스폭이 펨토초(10-15초 내지 10-13초)대의 레이저 빔을 사출하는 레이저이다. 제 1 레이저 빔(18)을 400nm 이상의 파장을 갖는 레이저 빔으로 하는 경우는 400nm 이상의 영역에 강한 발진 파장을 갖는 He-Cd 레이저(440nm), He-Ne 레이저(632.8nm), Ar 레이저(488nm, 514.5nm), YAG 레이저, Y2O3 레이저, YVO4 레이저, YAlO3 레이저, GdVO4 레이저 등의 고체 레이저의 기본파(1054nm 내지 1064nm), 상기 고체 레이저의 제 2 고조파(527nm 내지 532nm), GaAlAs 레이저(780nm) 등을 사용하는 것이 바람직하다. 또, 제 1 레이저 빔(18)은 연속발진의 레이저 빔과 펄스발진의 레이저 빔의 어느 쪽을 사용하여도 상관없다.
제 2 레이저 빔(20)은 제 2 재료층(16)에 흡수되는 파장을 갖고, 피조사체에 불가역적인 변화를 주지 않는 에너지를 갖는 것을 특징으로 한다. 제 2 레이저 빔(20)의 발진 파장은 제 2 재료층(16)의 흡수 파장 영역 내인 것이 바람직하다. 더욱 바람직하게는 제 2 레이저 빔(20)의 발진 파장이 가시광선보다도 짧은(여기에서는 가시광선을 포함하지 않는) 자외선의 파장 정도이고, 구체적으로는 400nm 이하인 것이 바람직하다.
제 2 레이저 빔(20)의 파장은 제 2 재료층(16)을 구성하는 재료에 의해서 결정된다. 예를 들면, KrF, ArF, XeCl, XeF 등의 엑시머 레이저, He, He-Cd, Ar, He-Ne 등의 기체 레이저, 단결정의 YAG, YVO4, YLF, 포스테라이트(Mg2SiO4), YAlO3, GdVO4 또는 다결정(세라믹)의 YAG, Y2O3, YVO4, YAlO3, GdVO4에, 도펀트로서 Nd, Yb, Cr, Ti, Ho, Er, Tm, Ta 중 1종 또는 복수종 첨가되어 있는 것을 매질로 하는 고체 레이저, GaN, GaAs, GaAlAs, InGaAsP 등의 반도체 레이저, 피코초 레이저, 펨토초 레이저 등을 사용하고, 이들의 레이저의 발진 파장을 적절하게 설정하는 것으로, 원하는 파장을 갖는 제 2 레이저 빔(20)을 얻을 수 있다. 또, 피코초 레이저는 펄스폭이 피코초(10-12초 내지 10-10 초)대의 레이저 빔을 사출하는 레이저이다. 펨토초 레이저는 펄스폭이 펨토초(10-15초 내지 10-13초)대의 레이저 빔을 사출하는 레이 저이다. 제 2 레이저 빔(20)을 400nm 이하의 파장을 갖는 레이저 빔으로 하는 경우는 400nm 이하의 영역에 강한 발진 파장을 갖는 자외 레이저를 사용하는 것이 바람직하고, XeF 엑시머 레이저(351nm), XeCl 엑시머 레이저(308nm), KrF 엑시머 레이저(248nm), ArF 엑시머 레이저(193nm), YAG 레이저의 제 3 고조파(355nm) 등을 사용하는 것이 바람직하다. 또, 제 2 레이저 빔(20)은 연속발진의 레이저 빔과 펄스발진의 레이저 빔의 어느 쪽을 사용하여도 상관없다.
피조사체에 조사된 제 1 레이저 빔(18)은 제 1 재료층(14)에서 흡수되고, 제 2 레이저 빔(20)은 제 2 재료층(16)에서 흡수된다. 제 1 레이저 빔(18) 및 제 2 레이저 빔(20)은 중첩하도록 조사되어 있다. 또, 중첩 조사 영역(22)은 제 2 재료층(16)에서 제 1 레이저 빔(18) 및 제 2 레이저 빔(20)이 중첩하여 조사된 영역과, 상층의 제 2 재료층(16)에서 제 1 레이저 빔(18) 및 제 2 레이저 빔(20)이 중첩하여 조사된 영역에 대응하는 제 1 재료층(14)의 영역을 포함한다(도 1a 참조). 제 1 재료층(14)은 중첩 조사 영역(22)에서 애블레이션되어, 상층의 제 2 재료층(16)의 중첩 조사 영역(22)과 함께 제거된다. 그 결과, 개구(24)가 형성된다. 개구(24)의 저면에서는 도전층(12)이 노출된다(도 1b 참조).
피조사체에 제 2 레이저 빔(20)을 조사하는 것으로, 제 2 재료층(16)이 가열된다. 그리고, 제 2 레이저 빔(20)과 중첩하도록 제 1 레이저 빔(18)을 조사하여, 피조사체의 일부(중첩 조사 영역(22))를 애블레이션시켜, 개구를 형성하고 있다. 이때, 제 2 레이저 빔(20)이 조사된 영역의 제 2 재료층(16)은 미리 가열되어 있기 때문에, 제 2 재료층(16)의 가열되어 있는 영역을 구성하는 재료의 결합(화학결합 도 포함함)이 약해져 있고, 애블레이션되기 쉽게 되어 있다. 따라서, 제 2 레이저 빔(20)과 중첩하도록 제 1 레이저 빔(18)을 조사하는 것으로, 피조사체의 일부를 용이하게 애블레이션시키는 것이 가능해진다.
또한, 제 2 레이저 빔(20)을 조사한 영역의 제 2 재료층(16)을 구성하는 재료의 결합을 약하게 할 수 있기 때문에, 제 1 레이저 빔(18)의 에너지를 작게 하는 것이 가능해진다. 따라서, 제 1 재료층(14)보다도 아래쪽에 있는 층이나 기판에 대한 레이저 빔의 조사에 의한 데미지를 방지할 수 있다.
또, 제 1 레이저 빔(18) 및 제 2 레이저 빔(20)의 조사는 (1) 제 2 레이저 빔(20)을 조사하고 있는 동안에 제 1 레이저 빔(18)을 조사하는 방식, (2) 제 2 레이저 빔(20)과 동시에 제 1 레이저 빔(18)을 조사하는 방식의 어느 것을 사용하여도 좋다.
여기에서, 도 1a를 비스듬하게 본 모식도를 도 3a에 도시한다. 도 3a에서, 제 1 레이저 빔(18)에 의한 제 1 빔 스폿(19), 제 2 레이저 빔(20)에 의한 제 2 빔 스폿(21)이 피조사체에 형성되어 있다. 여기에서는 제 1 빔 스폿(19)의 면적(S1)은 제 2 빔 스폿(21)의 면적(S2)보다도 작아져 있다. 요컨대, S1<S2가 되도록, 제 1 레이저 빔(18) 및 제 2 레이저 빔(20)을 적절하게 조정하여 조사하고 있다. 피조사체는 제 1 레이저 빔(18) 및 제 2 레이저 빔(20)이 중첩하여 조사된 영역(중첩 조사 영역(22))에서 애블레이션된다. 도 3a에서, 제 1 레이저 빔(18)의 빔 직경(W1)을, 제 2 레이저 빔(20)의 빔 직경(W2)보다도 작게 하면, 용이하게 S1<S2로 할 수 있다. 또, 본 명세서에서의 빔 직경은 레이저 빔의 진행방향(광축)에 대하 여 수직방향의 단면의 에너지 강도 분포를 본 경우, 피크치의 1/e2 레벨의 빔 강도의 폭으로 정의되는 것으로 한다.
또한, 제 1 레이저 빔 및 제 2 레이저 빔은 일부가 중첩하도록 조사하면 좋고, 도 1a에 한정되는 것은 아니다. 예를 들면, 도 2a, 2b에 도시하는 바와 같이 레이저 빔을 조사하여도 좋다.
우선, 도 2a에 관해서 설명한다. 피조사체는 도 1a에 도시하는 피조사체와 같고, 기판(10)상에 도전층(12), 제 1 재료층(14), 제 2 재료층(16)이 순차적으로 적층된 구조를 갖는다. 피조사체에 대하여, 제 2 재료층(16)측으로부터 제 1 레이저 빔(30) 및 제 2 레이저 빔(32)을 중첩하도록 조사하고 있다. 피조사체에서, 제 1 레이저 빔(30) 및 제 2 레이저 빔(32)이 중첩하여 조사된 영역을 중첩 조사 영역(34)으로 한다.
제 1 레이저 빔(30)은 도 1a의 제 1 레이저 빔(18)과 같은 조건을 만족하는 것이다. 요컨대, 제 1 재료층(14)에 흡수되는 파장을 갖고, 제 2 레이저 빔(32)과 중첩하여 조사한 영역의 일부 또는 전부를 애블레이션시킬 정도의 에너지를 갖는 것을 특징으로 한다. 또한, 제 2 레이저 빔(32)도 도 1a의 제 2 레이저 빔(20)과 같은 조건을 만족하는 것으로, 제 2 재료층(16)에 흡수되는 파장을 갖고, 피조사체에 불가역적인 변화를 주지 않는 에너지를 갖는 것을 특징으로 한다. 피조사체에 조사된 제 1 레이저 빔(30)은 제 1 재료층(14)에서 흡수되고, 제 2 레이저 빔(32)은 제 2 재료층(16)에서 흡수된다.
도 3b는 도 2a를 비스듬하게 본 모식도에 상당한다. 도 3b에서, 제 1 레이저 빔(30)에 의한 제 1 빔 스폿(31), 제 2 레이저 빔(32)에 의한 제 2 빔 스폿(33)이 피조사체에 형성되어 있다. 여기에서는 제 1 빔 스폿(31)의 면적(S1) 및 제 2 빔 스폿(33)의 면적(S2)이 거의 같게 되어 있다. 요컨대, S1≠S2가 되도록, 제 1 레이저 빔(30) 및 제 2 레이저 빔(32)을 적절하게 조정하여 조사하고 있다. 피조사체는 제 1 레이저 빔(30) 및 제 2 레이저 빔(32)이 중첩하여 조사된 영역(중첩 조사 영역(34))에서 애블레이션된다. 도 3b에서, 제 1 레이저 빔(30)의 빔 직경(W1) 및 제 2 레이저 빔(32)의 빔 직경(W2)을 같게 하면, 용이하게 S1≠S2로 할 수 있다.
도 2b에 관해서도, 피조사체는 도 1a에 도시하는 피조사체와 같고, 기판(10)상에 도전층(12), 제 1 재료층(14), 제 2 재료층(16)이 순차적으로 적층된 구조를 갖는다. 피조사체에 대하여, 제 2 재료층(16)측으로부터 제 1 레이저 빔(40) 및 제 2 레이저 빔(42)을 중첩하도록 조사하고 있다. 피조사체에서, 제 1 레이저 빔(40) 및 제 2 레이저 빔(42)이 중첩하여 조사된 영역을 중첩 조사 영역(44)으로 한다.
제 1 레이저 빔(40)은 도 1a의 제 1 레이저 빔(18)과 같은 조건을 만족하는 것이다. 요컨대, 제 1 재료층(14)에 흡수되는 파장을 갖고, 제 2 레이저 빔(42)과 중첩하여 조사한 영역의 일부 또는 전부를 애블레이션시킬 정도의 에너지를 갖는 것을 특징으로 한다. 또한, 제 2 레이저 빔(42)도 도 1a의 제 2 레이저 빔(20)과 같은 조건을 만족하는 것으로, 제 2 재료층(16)에 흡수되는 파장을 갖고, 피조사체 에 불가역적인 변화를 주지 않는 에너지를 갖는 것을 특징으로 한다. 피조사체에 조사된 제 1 레이저 빔(40)은 제 1 재료층(14)에서 흡수되고, 제 2 레이저 빔(42)은 제 2 재료층(16)에서 흡수된다.
도 3c는 도 2b를 비스듬하게 본 모식도에 상당한다. 도 3c에서, 제 1 레이저 빔(40)에 의한 제 1 빔 스폿(41), 제 2 레이저 빔(42)에 의한 제 2 빔 스폿(43)이 피조사체에 형성되어 있다. 여기에서는 제 1 빔 스폿(41)의 면적(S1)은 제 2 빔 스폿(43)의 면적(S2)보다도 커져 있다. 요컨대, S1>S2가 되도록, 제 1 레이저 빔(40) 및 제 2 레이저 빔(42)을 적절하게 조정하여 조사하고 있다. 피조사체는 제 1 레이저 빔(40) 및 제 2 레이저 빔(42)이 중첩하여 조사된 영역(중첩 조사 영역(44))에서 애블레이션된다. 도 3c에서, 제 1 레이저 빔(40)의 빔 직경(W1)을, 제 2 레이저 빔(42)의 빔 직경(W2)보다도 크게 하면, 용이하게 S1>S2로 할 수 있다.
또, 도 3a 내지 3c에서는 피조사체에 형성되는 빔 스폿을 강조하여 도시하고 있고, 실제로는 피조사체에 대하여 더욱 미소하게 형성된다.
또, 본 실시형태에서, 제 1 레이저 빔 및 제 2 레이저 빔은 S1<S2가 되도록 조사하는 것이 바람직하다. 피조사체는 제 1 레이저 빔 및 제 2 레이저 빔이 중첩하여 조사된 영역에서 애블레이션된다. 또한, 피조사체는 제 2 레이저 빔이 조사된 영역의 제 2 재료층(16)이 애블레이션되기 쉽게 되어 있다. 제 1 레이저 빔 및 제 2 레이저 빔을 S1<S2가 되도록 조사하는 것으로, S1은 모두 애블레이션된다. 이것에 대하여, 제 1 레이저 빔 및 제 2 레이저 빔을 S1>S2가 되도록 조사하면, S2 는 모두 애블레이션되지만, S1은 애블레이션되지 않는 영역이 생긴다. 제 1 재료층(14)보다도 아래쪽에 있는 층이나 기판에 대한 데미지를 고려하면, 제 1 레이저 빔의 조사 영역은 작은 쪽이 바람직하다. 따라서, 제 1 레이저 빔에 의한 빔 스폿 S1을 모두 애블레이션시킬 수 있는 S1<S2의 조건이, 제 1 레이저 빔 및 제 2 레이저 빔을 유효히 활용할 수 있기 때문에 바람직하다.
다음에, 개구(24)에 도전층(26)을 형성한다. 도전층(26)은 도전층(12)과 전기적으로 접속한다(도 1c 참조). 또한, 제 1 재료층(14)을 도전재료를 사용하여 형성하는 경우는 도전층(26)은 제 1 재료층(14)과도 전기적으로 접속한다. 이상의 공정에서, 포토레지스트를 사용한 리소그래피기술을 이용하지 않고, 도전층과 도전층을 전기적으로 접속하는 개구를 피조사체(본 실시형태에서는 제 2 재료층(16) 및 제 1 재료층(14))에 형성할 수 있다.
본 발명을 적용하는 것으로, 포토레지스트를 사용한 리소그래피 공정을 이용하지 않고, 원하는 영역에 개구를 형성할 수 있다. 따라서, 리소그래피 공정을 삭감·간략화하는 것이 가능하게 되고, 레지스트 재료, 현상액 등의 재료의 로스를 막아, 필요한 포토마스크의 매수를 삭감할 수 있다. 또한, 피조사체를 구성하는 다른 층(애블레이션시키는 층(제 1 재료층) 및 그 상층에 적층된 층(제 2 재료층))에 흡수되는 2종류의 레이저 빔을 중첩하도록 조사하는 것으로, 다른 층에 대한 데미지를 방지하여, 용이하게 개구를 형성할 수 있다. 따라서, 반도체 장치의 제조에서, 제조 비용 저감, 스루풋의 향상을 도모할 수 있다. 또한, 반도체 장치의 신뢰성의 향상을 도모할 수 있다.
(실시형태 2)
본 실시형태에서는 도전층끼리, 또는 도전층과 반도체층을 전기적으로 접속하기 위한 개구를 피조사체에 형성하는 방법에 관해서 설명한다. 실시형태 1에서는 도전층상에 적층 형성된 제 1 재료층 및 제 2 재료층을 관통하도록 개구를 형성하고, 상기 개구의 저면에서 도전층을 노출시키는 예를 개시하였다. 본 실시형태에서는 도전층에 이르는 개구를 형성하는 다른 예를 개시한다. 또한, 반도체층에 이르는 개구를 형성하는 예에 관해서도 개시한다.
도 7a 내지 7c에, 기판상에 도전층, 제 1 재료층, 제 2 재료층이 순차적으로 적층 형성된 피조사체에서, 도전층 또는 제 1 재료층에 이르는 개구가 형성된 구성을 도시한다. 또한, 개구에는 도전층이 형성되어, 상기 도전층과, 기판상에 형성된 도전층이 전기적으로 접속된 구성을 도시한다.
도 7a 내지 7c에서, 피조사체에 형성되는 개구는 상기 실시형태 1에서 개시한 바와 같이, 레이저 빔의 조사에 의한 애블레이션을 이용한다. 자세하게는 피조사체에 대하여, 도전층상에 적층된 제 1 재료층에 흡수되는 파장을 갖는 제 1 레이저 빔과, 피조사체의 최표면층인 제 2 재료층에 흡수되는 파장을 갖는 제 2 레이저 빔을 중첩하도록 조사하고, 중첩하여 조사한 영역의 일부 또는 전부를 애블레이션시켜, 개구를 형성한다. 제 1 레이저 빔은 제 2 레이저 빔과 중첩하여 조사한 영역의 일부 또는 전부를 애블레이션시킬 정도의 에너지를 갖는다. 제 2 레이저 빔은 피조사체에 불가역적인 변화를 주지 않을 정도의 에너지를 갖는다. 제 1 레이저 빔이나 제 2 레이저 빔의 에너지, 제 1 재료층이나 제 2 재료층을 구성하는 재 료 등을 적절하게 선택함으로써, 피조사체에서 애블레이션시켜 제거하는 부분을 선택하는 것이 가능하다.
상술한 바와 같이, 도 7a 내지 7c에서의 피조사체는 기판상에 도전층, 제 1 재료층, 제 2 재료층이 순차적으로 적층 형성된 구조이다. 기판은 유리기판, 석영기판, 사파이어기판, 세라믹기판, 반도체기판 등을 사용하면 좋다. 기판상에 적층되는 도전층은 도전재료를 사용하여 형성하면 좋다. 예를 들면, 도전층은 은(Ag), 금(Au), 니켈(Ni), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 로듐(Rh), 탄탈륨(Ta), 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al), 동(Cu) 등의 금속원소, 또는 상기 금속원소를 주성분으로 하는 합금재료 또는 화합물재료를 사용하여 형성할 수 있다. 또, 기판과 도전층의 사이에 보호층으로서 기능하는 하지 절연층을 형성하여도 좋다. 하지 절연층은 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘 등의 절연재료를 사용하여 형성하면 좋다. 하지 절연층을 형성하면, 레이저 빔의 조사에 의한 기판에 대한 데미지를 방지할 수 있다.
제 1 재료층은 조사되는 제 1 레이저 빔을 흡수할 수 있는 재료를 사용하여 형성한다. 예를 들면, 크롬(Cr), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 코발트(Co), 동(Cu), 알루미늄(Al) 등을 포함하는 도전재료, 실리콘, 게르마늄, 실리콘게르마늄, 산화몰리브덴, 산화주석, 산화비스무스, 산화바나듐, 산화니켈, 산화아연, 비화갈륨, 질화갈륨, 산화인듐, 인화인듐, 질화인듐, 황화카드뮴, 텔루루화카드뮴, 티타늄산스트론튬 등의 반도체재료를 사용할 수 있다. 또, 제 1 재료층은 하층의 도전층의 융점의 온도보다도, 비점 또는 승화점의 온도가 낮은 재료를 사용 하여 형성하는 것이 바람직하다. 제 1 재료층으로서, 하층의 도전층의 융점보다도 비점 또는 승화점의 온도가 낮은 재료를 사용하면, 레이저 애블레이션시에 하층의 도전층에 주는 데미지를 방지할 수 있다.
제 2 재료층은 조사되는 제 2 레이저 빔을 흡수할 수 있는 재료를 사용하여 형성한다. 또한, 제 1 레이저 빔을 투과할 수 있는 투광성의 무기절연재료 또는 유기절연재료를 사용하여 형성한다. 이하, 도면을 이용하여 구체적으로 설명한다.
도 7a는 도전층상에 적층 형성된 제 1 재료층 및 제 2 재료층에서, 레이저 애블레이션에 의해 제 2 재료층만이 제거된 예이다. 도 7a에 도시하는 피조사체는 기판(800)상에 도전층(802), 제 1 재료층(804), 제 2 재료층(806)이 순차적으로 적층 형성된 구조이고, 제 2 재료층(806)만을 관통하도록 개구(810)가 형성되어 있다. 개구(810)의 저면에서는 제 1 재료층(804)이 노출되어 있다. 또한, 개구(810)에는 도전층(808)이 형성되어, 제 1 재료층(804)과 접하고 있다. 또, 도 7a의 경우는 제 1 재료층(804)은 도전재료를 사용하여 형성한다. 이상으로, 도전층(808)과 제 1 재료층(804)은 전기적으로 접속된다.
도 7b는 도전층상에 적층 형성된 제 1 재료층 및 제 2 재료층에서, 레이저 애블레이션에 의해 제 2 재료층 및 제 1 재료층의 상층부가 제거된 예이다. 도 7b에 도시하는 피조사체는 기판(820)상에 도전층(822), 제 1 재료층(824), 제 2 재료층(826)이 순차적으로 적층 형성된 구조이고, 제 2 재료층(826)을 관통하도록, 또한 제 1 재료층(824)은 상층부가 제거되고 하층부가 잔존하도록 개구(830)가 형성되어 있다. 개구(830)의 저면에서는 제 1 재료층(824)이 노출되어 있다. 제 1 재 료층(824)에서, 개구(830)가 형성되어 있는 영역의 막 두께는 다른 영역과 비교하여 얇게 되어 있다. 또한, 개구(830)에는 도전층(828)이 형성되어, 제 1 재료층(824)과 접하고 있다. 또, 도 7b의 경우도, 도 7a와 같이, 제 1 재료층(824)은 도전재료를 사용하여 형성한다. 이상으로, 도전층(828)과 제 1 재료층(824)은 전기적으로 접속된다.
도 7c는 피조사체에 형성되는 개구의 측면이 테이퍼 형상을 갖는 예이다. 도 7c에 도시하는 피조사체는 기판(840)상에 도전층(842), 제 1 재료층(844), 제 2 재료층(846)이 순차적으로 적층 형성된 구조이다. 피조사체에는 개구(850)가 형성되어 있다. 여기에서는 제 2 재료층(846) 및 제 1 재료층(844)을 관통하도록 개구(850)를 형성한 예를 도시한다. 또, 개구(850)는 제 2 재료층(846)만을 관통하도록 형성하여도 좋고, 제 2 재료층(846)을 관통하도록, 또한 제 1 재료층(844)의 상층부가 제거되고 하층부가 잔존하도록 형성하여도 좋다.
도 7c에서, 피조사체에 형성된 개구(850)는 끝이 가늘게 되어 있고, 개구(850)의 측면은 저면에 대하여 테이퍼 형상으로 되어 있다. 개구(850)에는 도전층(848)이 형성되어, 도전층(842)과 접하고 있다. 또한, 개구(850)의 측면에서, 제 1 재료층(844)과도 접하고 있다. 이상으로, 도전층(842)과 도전층(848)은 전기적으로 접속된다. 또한, 제 1 재료층(844)을 도전재료를 사용하여 형성하는 경우는 도전층(848)과 제 1 재료층(844)도 전기적으로 접속된다.
다음에, 도전층에 이르는 개구, 또는 반도체층에 이르는 개구를 피조사체에 형성하는 예에 관해서 설명한다. 도 8a 내지 8d에서는 기판상에 제 1 재료층, 제 2 재료층이 순차적으로 적층 형성된 피조사체에서, 제 1 재료층에 이르는 개구가 형성된 구성을 도시한다. 또한, 개구에는 도전층이 형성되어, 도전층과 제 1 재료층이 전기적으로 접속된 구성을 도시한다.
도 8a 내지 8d에서도, 피조사체에 형성되는 개구는 상기 실시형태 1에서 개시한 바와 같이, 레이저 빔의 조사에 의한 애블레이션을 이용한다. 자세하게는 피조사체에 대하여, 제 1 재료층에 흡수되는 파장을 갖는 제 1 레이저 빔과, 피조사체의 최표면층인 제 2 재료층에 흡수되는 파장을 갖는 제 2 레이저 빔을 중첩하도록 조사하고, 중첩하여 조사한 영역의 일부 또는 전부를 애블레이션시켜, 개구를 형성한다. 제 1 레이저 빔은 제 2 레이저 빔과 중첩하여 조사한 영역의 일부 또는 전부를 애블레이션시킬 정도의 에너지를 갖는다. 제 2 레이저 빔은 피조사체에 불가역적인 변화를 주지 않을 정도의 에너지를 갖는다. 제 1 레이저 빔이나 제 2 레이저 빔의 에너지, 제 1 재료층이나 제 2 재료층을 구성하는 재료 등을 적절하게 선택함으로써, 피조사체에서 애블레이션시켜 제거하는 부분을 선택하는 것이 가능하다.
도 8a 내지 8d에서의 피조사체는 기판상에 제 1 재료층, 제 2 재료층이 순차적으로 적층 형성된 구조이다. 기판, 제 1 재료층, 제 2 재료층은 도 7a 내지 7c에 개시한 것과 같은 것을 사용할 수 있다. 기판은 유리기판, 석영기판, 사파이어기판, 세라믹기판, 반도체기판 등을 사용하면 좋다. 제 1 재료층은 제 1 레이저 빔을 흡수할 수 있는 도전재료, 반도체재료 등을 사용하여 형성하면 좋다. 제 1 재료층은 하층의 도전층의 융점의 온도보다도, 비점 또는 승화점의 온도가 낮은 재 료를 사용하여 형성하는 것이 바람직하다. 예를 들면, 제 1 재료층은 크롬(Cr), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 코발트(Co), 동(Cu), 알루미늄(Al) 등을 포함하는 도전재료, 실리콘, 게르마늄, 실리콘게르마늄, 산화몰리브덴, 산화주석, 산화비스무스, 산화바나듐, 산화니켈, 산화아연, 비화갈륨, 질화갈륨, 산화인듐, 인화인듐, 질화인듐, 황화카드뮴, 텔루루화카드뮴, 티타늄산스트론튬 등의 반도체재료를 사용할 수 있다. 제 2 재료층은 제 2 레이저 빔을 흡수할 수 있고, 제 1 레이저 빔을 투과할 수 있는 절연재료를 사용하여 형성한다. 예를 들면, 제 2 재료층은 산화실리콘, 질화실리콘 등의 투광성의 무기절연재료, 아크릴, 에폭시수지 등의 투광성의 유기절연재료를 사용할 수 있다.
또, 도 8a 내지 8d에서, 기판으로서 투광성을 갖는 기판을 사용하는 경우는 제 1 레이저 빔을 기판측에서 제 1 재료층에 조사하는 것도 가능하다. 이 경우, 제 2 재료층은 제 1 레이저 빔을 투과하는 재료가 아니어도 좋다. 또한, 기판과 제 1 재료층의 사이에, 산화실리콘, 질화실리콘 등의 무기절연재료를 사용하여, 하지 절연층을 형성하여도 좋다. 하지 절연층은 보호층으로서 기능하여, 레이저 애블레이션에 의한 기판에 대한 데미지를 방지할 수 있다. 이하, 구체적으로 설명한다.
도 8a는 기판상에 적층 형성된 제 1 재료층 및 제 2 재료층에서, 레이저 애블레이션에 의해 제 2 재료층만이 제거된 예이다. 도 8a에 도시하는 피조사체는 기판(860)상에 제 1 재료층(862), 제 2 재료층(864)이 순차적으로 적층 형성된 구조이고, 제 2 재료층(864)만을 관통하도록 개구(868)가 형성되어 있다. 개구(868) 의 저면에서는 제 1 재료층(862)이 노출되어 있다. 또한, 개구(868)에는 도전층(866)이 형성되어, 제 1 재료층(862)과 접하고 있다. 이때, 제 1 재료층(862)을 도전재료를 사용하여 형성하면, 개구(868)를 통해서 도전층끼리가 전기적으로 접속되는 구성이 된다. 제 1 재료층(862)을 반도체재료를 사용하여 형성하면, 개구(868)를 통해서 도전층 및 반도체층이 전기적으로 접속되는 구성이 된다.
도 8b는 기판상에 적층 형성된 제 1 재료층 및 제 2 재료층에서, 레이저 애블레이션에 의해 제 2 재료층 및 제 1 재료층의 상층부가 제거된 예이다. 도 8b에 도시하는 피조사체는 기판(870)상에 제 1 재료층(872), 제 2 재료층(874)이 순차적으로 적층 형성된 구조이고, 제 2 재료층(874)을 관통하도록, 또한 제 1 재료층(872)의 상층부가 제거되고 하층부가 잔존하도록 개구(878)가 형성되어 있다. 개구(878)의 저면에서는 제 1 재료층(872)이 노출되어 있다. 제 1 재료층(872)에서, 개구(878)가 형성되어 있는 영역의 막 두께는 다른 영역과 비교하여 얇게 되어 있다. 또한, 개구(878)에는 도전층(876)이 형성되어, 개구(878)의 저면 및 측면에서 제 1 재료층(872)과 접하고 있다. 이때, 제 1 재료층(872)을 도전재료를 사용하여 형성하면, 개구(878)를 통해서 도전층끼리가 전기적으로 접속되는 구성이 된다. 제 1 재료층(872)을 반도체재료를 사용하여 형성하면, 개구(878)를 통해서 도전층 및 반도체층이 전기적으로 접속되는 구성이 된다.
도 8c는 기판상에 적층 형성된 제 1 재료층 및 제 2 재료층에서, 레이저 애블레이션에 의해 제 2 재료층 및 제 1 재료층이 제거된 예이다. 도 8c에 도시하는 피조사체는 기판(880)상에 제 1 재료층(882), 제 2 재료층(884)이 순차적으로 적층 형성된 구조이고, 제 2 재료층(884) 및 제 1 재료층(882)을 관통하여 개구(888)가 형성되어 있다. 개구(888)의 측면에서 제 1 재료층(882)이 노출되어 있다. 또한, 개구(888)에는 도전층(886)이 형성되어, 개구(888)의 측면에서 제 1 재료층(882)과 접하고 있다. 이때, 제 1 재료층(882)을 도전재료를 사용하여 형성하면, 개구(888)를 통해서 도전층끼리가 전기적으로 접속되는 구성이 된다. 제 1 재료층(882)을 반도체재료를 사용하여 형성하면, 개구(888)를 통해서 도전층 및 반도체층이 전기적으로 접속되는 구성이 된다.
도 8d는 피조사체에 형성되는 개구의 측면이 테이퍼 형상을 갖는 예이다. 도 8d에 도시하는 피조사체는 기판(890)상에 제 1 재료층(892), 제 2 재료층(894)이 순차적으로 적층 형성된 구조이다. 피조사체에는 개구(898)가 형성되어 있다. 여기에서는 제 2 재료층(894)을 관통하도록 개구(898)가 형성되어 있다. 또, 개구(898)는 제 2 재료층(894)을 관통하도록, 또한 제 1 재료층(892)의 상층부가 제거되고 하층부가 잔존하도록 형성하여도 좋고, 제 2 재료층(894) 및 제 1 재료층(892)을 관통하도록 형성하여도 좋다.
도 8d에서, 피조사체에 형성된 개구(898)는 끝이 가늘게 되어 있고, 개구(898)의 측면은 저면에 대하여 테이퍼 형상으로 되어 있다. 개구(898)에는 도전층(896)이 형성되어, 제 1 재료층(892)과 접하고 있다. 이때, 제 1 재료층(892)을 도전재료를 사용하여 형성하면, 개구(898)를 통해서 도전층끼리가 전기적으로 접속되는 구성이 된다. 제 1 재료층(892)을 반도체재료를 사용하여 형성하면, 개구(898)를 통해서 도전층 및 반도체층이 전기적으로 접속되는 구성이 된다.
본 발명을 적용하는 것으로, 포토레지스트를 사용한 리소그래피 공정을 이용하지 않고, 원하는 영역에, 원하는 형태의 개구를 형성하는 것이 가능해진다. 또한, 적층체로 이루어지는 피조사체에서, 다른 층에 흡수되는 2종류의 레이저 빔을 중첩하도록 조사하는 것으로, 레이저 애블레이션에 의한 피조사체의 가공을, 다른 층에 데미지를 주지 않고, 용이하게 행할 수 있다. 따라서, 반도체 장치의 제조에서, 제조 비용의 저감, 스루풋의 향상을 도모할 수 있다. 또한, 신뢰성이 높은 반도체 장치를 제조하는 것이 가능해진다.
또한, 본 발명은 피조사체의 구조, 제 1 재료층 및 제 2 재료층을 구성하는 재료, 제 1 레이저 빔 및 제 2 레이저 빔의 에너지 등을 적절하게 선택함으로써, 여러 가지 형태의 개구를 형성하는 것이 가능해진다.
본 실시형태는 상기 실시형태 1과 자유롭게 조합할 수 있다.
(실시형태 3)
본 실시형태에서는 본 발명에 관계되는 레이저 가공장치의 구성예에 관해서 설명한다.
도 11에, 본 발명에 관계되는 레이저 가공장치의 구성을 도시하는 모식도를 도시한다. 본 발명에 관계되는 레이저 가공장치는 제 1 레이저(3120), 제 2 레이저(3130)를 구비하고 있다. 제 1 레이저(3120)로부터는 제 1 레이저 빔(3122)이 사출된다. 제 2 레이저(3130)로부터는 제 2 레이저 빔(3132)이 사출된다. 각각의 레이저(제 1 레이저(3120), 제 2 레이저(3130))로부터 사출되는 레이저 빔(제 1 레이저 빔(3122), 제 2 레이저 빔(3132))은 미러나 집광렌즈가 조합된 광학계에 의해 서 진행방향이나 편향방향 등이 제어되어, 피조사체에 중첩하여 조사된다. 구체적으로는 제 1 레이저(3120)로부터 사출되는 제 1 레이저 빔(3122) 및 제 2 레이저(3130)로부터 사출되는 제 2 레이저 빔(3132)은 미러(3142), 미러(3146)에 의해서 진행방향, 편향방향 등이 제어되어, 집광렌즈(3140)에 의해서 집광되어, 피조사체(3110)에 조사된다. 이때, 제 1 레이저 빔(3122) 및 제 2 레이저 빔(3132)은 미러나 집광렌즈에 의해서, 피조사체(3110)에 중첩하여 조사되도록 제어된다. 피조사체(3110)는 스테이지(3100)에 의해서 유지되어, 원하는 위치로 이동된다.
피조사체(3110)는 기판(3102)상에 도전층(3104), 제 1 재료층(3106), 제 2 재료층(3108)이 순차적으로 적층된 구조를 갖는다. 또, 도전층(3104)은 형성되어 있지 않아도 좋고, 기판(3102)상에 접하여 보호층으로서 기능하는 절연층 등이 형성되어 있어도 좋다. 이 경우, 절연층은 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘 등을 사용하여 형성하면 좋다.
기판(3102), 도전층(3104), 제 1 재료층(3106), 제 2 재료층(3108)은 상기 실시형태 1,2에 개시한 것과 같은 것을 사용할 수 있다. 예를 들면, 기판(3102)은 유리기판, 석영기판, 사파이어기판, 세라믹기판, 반도체기판 등을 사용할 수 있다. 도전층(3104)은 은(Ag), 금(Au), 니켈(Ni), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 로듐(Rh), 탄탈륨(Ta), 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al), 동(Cu) 등을 포함하는 도전재료를 사용하여 형성할 수 있다. 제 1 재료층(3106)은 제 1 레이저 빔(3122)을 흡수할 수 있는 재료를 사용하여 형성할 수 있다. 제 2 재료층(3108)은 제 2 레이저 빔을 흡수할 수 있고, 제 1 레이저 빔을 투과할 수 있는 재료를 사용하여 형성할 수 있다. 또, 제 1 재료층(3106)은 하층의 도전층(3104)의 융점의 온도보다도, 비점 또는 승화점의 온도가 낮은 재료(예를 들면, 비교적 융점이 낮은 크롬 등)를 사용하여 형성하는 것이 바람직하다. 본 실시형태에서는 기판(3102)으로서 유리기판을 사용한다. 도전층(3104)은 텅스텐을 사용하여 형성하고, 제 1 재료층(3106)은 크롬을 사용하여 형성하고, 제 2 재료층(3108)은 산화실리콘을 사용하여 형성한다.
제 1 레이저 빔(3122)은 제 1 재료층(3106)에 흡수되는 파장을 갖는다. 또한, 제 1 레이저 빔(3122)은 제 2 레이저 빔(3132)과 중첩하여 조사한 영역에서 애블레이션시킬 수 있을 정도의 에너지를 갖는다. 따라서, 제 1 레이저 빔(3122)을 사출하는 제 1 레이저(3120)는 발진 파장이 제 1 재료층(3106)의 흡수 파장 영역 내인 것이 바람직하다. 더욱 바람직하게는 제 1 레이저(3120)의 발진 파장이 가시광선보다도 길고(가시광선을 포함함), 구체적으로는 400nm 이상인 것이 바람직하다.
제 1 레이저(3120)로서는 KrF, ArF, XeCl 등의 엑시머 레이저, He, He-Cd, Ar, He-Ne 등의 기체 레이저, 단결정의 YAG, YVO4, 포스테라이트(Mg2SiO4), YAlO3, GdVO4 또는 다결정(세라믹)의 YAG, Y2O3, YVO4, YAlO3, GdVO4에, 도펀트로서 Nd, Yb, Cr, Ti, Ho, Er, Tm, Ta 중 1종 또는 복수종 첨가되어 있는 것을 매질로 하는 고체 레이저, GaN, GaAs, GaAlAs, InGaAsP 등의 반도체 레이저, 피코초 레이저, 펨토초 레이저 등을 사용하고, 이들의 레이저의 발진 파장을 적절하게 설정하는 것으로, 원하는 파장을 갖는 제 1 레이저 빔(3122)을 사출할 수 있다. 바람직하게는 400nm 이상의 영역에 강한 발진 파장을 갖는 가시광 레이저를 사용하면 좋고, He-Cd 레이저(440nm), He-Ne 레이저(632.8nm), Ar 레이저(488nm, 514.5nm), YAG 레이저, Y2O3 레이저, YVO4 레이저, YAlO3 레이저, GdVO4 레이저 등의 고체 레이저, GaAlAs 레이저(780nm) 등을 사용하는 것이 바람직하다. 또, 피코초 레이저는 펄스폭이 피코초(10-12초 내지 10-10초)대의 레이저 빔을 사출하는 레이저이다. 펨토초 레이저는 펄스폭이 펨토초(10-15초 내지 10-13초)대의 레이저 빔을 사출하는 레이저이다. 제 1 레이저 빔(3122)은 연속발진의 레이저 빔과 펄스발진의 레이저 빔의 어느 쪽을 사용하여도 상관없다. 본 실시형태에서는 제 1 레이저(3120)로서, YAG 레이저를 사용한다.
제 2 레이저 빔(3132)은 제 2 재료층(3108)에 흡수되는 파장을 갖는다. 또한, 피조사체에 불가역적인 변화를 주지 않을 정도의 에너지를 갖는다. 따라서, 제 2 레이저 빔(3132)을 사출하는 제 2 레이저(3130)는 발진 파장이 제 2 재료층(3108)의 흡수 파장 영역 내인 것이 바람직하다. 더욱 바람직하게는 제 2 레이저(3130)의 발진 파장이 가시광선보다도 짧은(가시광선은 포함하지 않는) 자외선의 파장 정도이고, 구체적으로는 400nm 이하인 것이 바람직하다.
제 2 레이저(3130)로서는 제 1 레이저(3120)의 구체적인 예로서 든 레이저를 사용하여, 상기 레이저의 발진 파장을 적절하게 설정하는 것으로 원하는 파장을 갖 는 제 2 레이저 빔(3132)을 사출할 수 있다. 바람직하게는 400nm 이하의 영역에 강한 발진 파장을 갖는 자외 레이저를 사용하면 좋고, XeF 엑시머 레이저(351nm), XeCl엑시머 레이저(308nm), KrF 엑시머 레이저(248nm), ArF 엑시머 레이저(193nm), YAG 레이저의 제 3 고조파(355nm) 등을 사용하는 것이 바람직하다. 본 실시형태에서는 제 2 레이저(3130)로서, KrF 엑시머 레이저를 사용한다.
제 1 레이저(3120)로부터 사출된 제 1 레이저 빔(3122)은 미러(3142)에서 반사된 후, 집광렌즈(3140)에서 집광되어 피조사체(3110)에 조사되고, 제 1 재료층(3106)에 흡수된다. 제 2 레이저(3130)로부터 사출된 제 2 레이저 빔(3132)은 미러(3146)에서 반사되어, 미러(3142)를 투과한 후, 집광렌즈(3140)에서 집광되어 피조사체(3110)에 조사되고, 제 2 재료층(3108)에 흡수된다. 피조사체(3110)에서, 제 1 레이저 빔(3122) 및 제 2 레이저 빔(3132)은 중첩하도록 조사된다. 피조사체(3110)는 제 1 레이저 빔(3122) 및 제 2 레이저 빔(3132)이 중첩하여 조사된 영역의 일부 또는 전부가 애블레이션되어 개구가 형성된다. 이때, 피조사체(3110)는 스테이지(3100)에 의해서 이동되어, 원하는 영역이 가공된다.
본 발명에 관계되는 레이저 가공장치의 구성은 도 32에 도시하는 모식도와 같이 할 수도 있다. 도 32에 도시하는 레이저 가공장치는 제 1 레이저(3220), 제 2 레이저(3230)를 구비하고 있다. 제 1 레이저(3220)로부터는 제 1 레이저 빔(3222)이 사출된다. 제 2 레이저(3230)로부터는 제 2 레이저 빔(3232)이 사출된다. 각각의 레이저(제 1 레이저(3220), 제 2 레이저(3230))로부터 사출되는 레이저 빔(제 1 레이저 빔(3222), 제 2 레이저 빔(3232))은 미러나 집광렌즈가 조합된 광학계(미러(3242) 및 집광렌즈(3244)가 조합된 제 1 광학계, 미러(3246) 및 집광렌즈(3240)가 조합된 제 2 광학계)에 의해서, 진행방향이나 편향방향 등이 제어되어, 피조사체에 중첩하여 조사된다. 구체적으로는 제 1 레이저(3220)로부터 사출되는 제 1 레이저 빔(3222) 및 제 2 레이저(3230)로부터 사출되는 제 2 레이저 빔(3232)은 미러(3242), 미러(3246)에 의해서 진행방향, 편향방향 등이 제어되어, 집광렌즈(3244), 집광렌즈(3240)에 의해서 집광되어, 피조사체(3210)에 조사된다. 이때, 제 1 레이저 빔(3222) 및 제 2 레이저 빔(3232)은 미러나 집광렌즈에 의해서, 피조사체(3210)에 중첩하여 조사되도록 제어된다. 피조사체(3210)는 스테이지(3200)에 의해서 유지되어, 원하는 위치로 이동된다.
피조사체(3210)는 기판(3202)상에 제 1 재료층(3204), 제 2 재료층(3206)이 순차적으로 적층된 구조를 갖는다. 기판(3202)은 제 1 레이저 빔(3222)을 투과할 수 있는 기판을 사용한다. 예를 들면, 유리기판, 석영기판 등의 투광성을 갖는 기판을 사용한다. 또, 기판(3202)상에 접하여, 보호층으로서 기능하는 투광성을 갖는 절연층이 형성되어 있어도 좋다. 예를 들면, 산화실리콘, 질화실리콘 등의 무기절연재료를 사용하여 형성하면 좋다.
제 1 재료층(3204)은 도 11에 도시한 제 1 재료층(3106)과 같은 것을 사용하면 좋고, 제 1 레이저 빔(3222)을 흡수할 수 있는 재료를 사용하여 형성한다. 제 2 재료층(3206)은 도 11에 도시한 제 2 재료층(3108)과 같은 것을 사용하면 좋고, 제 2 레이저 빔(3232)을 흡수할 수 있는 재료를 사용하여 형성한다. 또, 도 32에 있어서는 제 1 레이저 빔(3222)은 기판(3202)측으로부터 조사되기 때문에, 제 2 재 료층(3206)은 제 1 레이저 빔(3222)을 투과하지 않는 재료를 사용할 수 있다.
제 1 레이저 빔(3222) 및 상기 제 1 레이저 빔(3222)을 사출하는 제 1 레이저(3220)는 도 11에 도시한 제 1 레이저 빔(3122), 제 1 레이저(3120)와 같은 것을 사용하면 좋고, 설명은 생략한다. 마찬가지로, 제 2 레이저 빔(3232) 및 상기 제 2 레이저 빔(3232)을 사출하는 제 2 레이저(3230)도, 도 11에 도시한 제 2 레이저 빔(3132), 제 2 레이저(3130)와 같은 것을 사용하면 좋다.
제 1 레이저(3220)로부터 사출된 제 1 레이저 빔(3222)은 미러(3242)에서 반사된 후, 집광렌즈(3244)에서 집광되어 기판(3202)측으로부터 피조사체(3210)에 조사되고, 제 1 재료층(3204)에 흡수된다. 한편, 제 2 레이저(3230)로부터 사출된 제 2 레이저 빔(3232)은 미러(3246)에서 반사된 후, 집광렌즈(3240)에서 집광되어 제 2 재료층(3206)측으로부터 피조사체(3210)에 조사되고, 제 2 재료층(3206)에 흡수된다. 피조사체(3210)에서, 제 1 레이저 빔(3222) 및 제 2 레이저 빔(3232)은 중첩하도록 조사된다. 피조사체(3210)는 제 1 레이저 빔(3222) 및 제 2 레이저 빔(3232)이 중첩하여 조사된 영역의 일부 또는 전부가 애블레이션되어 개구가 형성된다. 이때, 피조사체(3210)는 스테이지(3200)에 연직으로 유지되고, 스테이지(3200)에 의해서 원하는 위치로 이동되어, 원하는 영역이 가공된다.
도 11 및 도 32는 제 1 레이저 빔이 기판측으로부터 조사될지, 제 2 재료층측으로부터 조사될지가 크게 다르다. 요컨대, 도 32에 도시하는 레이저 가공장치의 구성은 제 1 레이저 빔 및 제 2 레이저 빔을 상대하는 방향으로부터 조사하고 있다. 제 1 레이저 빔을 기판측으로부터 조사하는 경우는 기판이 제 1 레이저 빔 을 투과할 필요가 있다. 이것에 대하여, 제 1 레이저 빔을 제 2 재료층측으로부터 조사하는 경우는 제 2 재료층이 제 1 레이저 빔을 투과할 필요가 있다.
또한, 본 발명에 관계되는 레이저 가공장치의 구성은 도 33에 도시하는 모식도와 같이 할 수도 있다. 도 33에 도시하는 레이저 가공장치는 고체 레이저(3430)을 구비하고 있다. 고체 레이저(3430)로부터는 기본파의 레이저 빔(3412)이 사출된다. 상기 레이저 빔(3412)은 빔 스플리터(3460)에 의해서, 제 2 고조파의 레이저 빔(3422)과 제 3 고조파의 레이저 빔(3432)이 분리된다. 이하, 기본파의 레이저 빔(3412)을 기본파 레이저 빔(3412), 제 2 고조파의 레이저 빔(3422)을 제 1 레이저 빔(3422), 제 3 고조파의 레이저 빔(3432)을 제 2 레이저 빔(3432)으로 한다. 빔 스플리터(3460)에 의해서 분리된 레이저 빔(제 1 레이저 빔(3422), 제 2 레이저 빔(3432))은 미러나 집광렌즈가 조합된 광학계에 의해서 진행방향이나 편향방향 등이 제어되어, 피조사체에 중첩하여 조사된다. 구체적으로는 고체 레이저(3430)로부터 사출되어, 빔 스플리터(3460)에 의해서 분리된 제 1 레이저 빔(3422) 및 제 2 레이저 빔(3432)은 미러(3452), 미러(3456), 미러(3458)에 의해서 진행방향, 편향방향 등이 제어되어, 집광렌즈(3440)에 의해서 집광되어, 피조사체(3410)에 조사된다. 이때, 제 1 레이저 빔(3422) 및 제 2 레이저 빔(3432)은 미러나 집광렌즈에 의해서, 피조사체(3410)에 중첩하여 조사되도록 제어된다. 피조사체(3410)는 스테이지(3400)에 의해서 유지되어, 원하는 위치로 이동된다.
고체 레이저(3430)로서는 YAG 레이저, Y2O3 레이저, YVO4 레이저, YAlO3 레이 저, GdVO4 레이저 등의 고체 레이저를 사용한다. 이들의 고체 레이저의 기본파(1054nm 내지 1062nm)를 빔 스플리터에 의해서, 제 2 고조파(527nm 내지 532nm), 제 3 고조파(351nm 내지 355nm)로 나눌 수 있다. 본 실시형태에서는 고체 레이저(3430)로서 YAG 레이저를 사용한다.
피조사체(3410)는 기판(3402)상에 제 1 재료층(3406), 제 2 재료층(3408)이 순차적으로 적층된 구조를 갖는다. 또, 기판(3402)과 제 1 재료층(3406)의 사이에는 도 11에 도시하는 바와 같이 도전층, 또는 절연층 및 도전층이 형성되어 있어도 좋다. 도 33에서, 기판(3402)은 유리기판, 석영기판, 사파이어기판, 세라믹기판, 반도체기판 등을 사용할 수 있다. 제 1 재료층(3406)은 제 1 레이저 빔(3422)을 흡수할 수 있는 재료를 사용하여 형성한다. 제 2 재료층(3408)은 제 2 레이저 빔(3432)을 흡수할 수 있는 재료를 사용하여 형성한다.
예를 들면, 고체 레이저(3430)로서 YAG 레이저를 적용하는 경우, 제 1 레이저 빔(3422)은 YAG 레이저의 제 2 고조파(532nm)이고, 제 2 레이저 빔(3432)은 YAG 레이저의 제 3 고조파(355nm)이다. 이 경우, 제 1 재료층(3406)은 몰리브덴(Mo)을 사용하여 형성한다. 또한, 제 2 재료층(3408)은 질화실리콘을 사용하여 형성한다.
고체 레이저(3430)로부터 사출된 기본파 레이저 빔(3412)은 빔 스플리터(3460)에서 제 1 레이저 빔(3422) 및 제 2 레이저 빔(3432)으로 나누어진다. 제 1 레이저 빔(3422)은 미러(3456), 미러(3458), 미러(3452)에서 반사된 후, 집광렌즈(3440)에서 집광되어 피조사체(3410)에 조사되고, 제 1 재료층(3406)에 흡수된 다. 제 2 레이저 빔(3432)은 미러(3452)를 투과한 후, 집광렌즈(3440)에서 집광되어 피조사체(3410)에 조사되고, 제 2 재료층(3408)에 흡수된다. 피조사체(3410)에서, 제 1 레이저 빔(3422) 및 제 2 레이저 빔(3432)은 중첩하도록 조사된다. 피조사체(3410)는 제 1 레이저 빔(3422) 및 제 2 레이저 빔(3432)이 중첩하여 조사된 영역의 일부 또는 전부가 애블레이션되어 개구가 형성된다. 이때, 피조사체(3410)는 스테이지(3400)에 의해서 이동되어, 원하는 영역이 가공된다.
도 33에 도시하는 바와 같이, 레이저 가공장치에 빔 스플리터를 내장하는 것으로, 1개의 고체 레이저로부터 2종류의 파장(제 2 고조파 및 제 3 고조파)을 갖는 레이저 빔을 얻을 수 있다. 따라서, 구비하는 레이저의 개수를 줄일 수 있기 때문에, 장치의 비용을 삭감하는 것이 가능해진다. 또한, 장치의 소형화를 도모하는 것도 가능해진다.
또, 도 11, 도 32, 도 33에 도시하는 본 실시형태의 레이저 가공장치의 구성은 일례이며, 레이저 빔의 광로에 배치하는 미러, 집광렌즈 등의 개수, 위치관계 등은 특별히 한정되지 않는다. 또한, 미러, 집광렌즈 이외에도, 빔 익스팬더, 호모지나이저, 편광자, 슬릿 등을 사용할 수 있고, 이들을 조합하여 사용하여도 좋다.
이상, 본 실시형태에서 개시하는 레이저 가공장치를 사용하는 것으로, 포토레지스트를 사용하지 않고, 피조사체의 원하는 영역에 개구를 형성할 수 있다. 또한, 2종류의 레이저 빔을 중첩하도록 피조사체에 조사하여, 각각의 레이저 빔을 다른 층에 흡수시켜 애블레이션시켜, 개구를 형성할 수 있다. 이러한 레이저 가공장 치를 사용하는 것으로, 반도체 장치의 제조 공정에서, 리소그래피 공정의 회수를 삭감·간략화할 수 있고, 제조 비용 저감, 스루풋의 향상을 실현할 수 있다.
또, 본 실시형태는 상기 실시형태 1, 2와 자유롭게 조합할 수 있다.
(실시형태 4)
본 실시형태에서는 본 발명을 적용하여 트랜지스터 및 표시소자를 갖는 표시장치의 제작 방법에 관해서 설명한다. 트랜지스터로서는 역스태거형 트랜지스터를 제작하는 예에 관해서 도시한다. 또한, 표시소자로서 발광소자를 제작하는 예에 관해서 도시한다.
도 9a에 도시하는 바와 같이, 기판(7000)상에 하지 절연층(7002)을 통해서 트랜지스터(720)를 형성한다. 이하, 트랜지스터(720)의 구체적인 제작 방법에 관해서, 도 4 내지 도 6을 사용하여 설명한다.
기판(7000)상에 하지 절연층(7002)을 형성하고, 상기 하지 절연층(7002)상에 도전층(703)을 형성한다(도 4a 참조). 기판(7000)은 바륨붕규산유리, 알루미노붕규산유리 등을 포함하는 유리기판, 석영기판, 사파이어기판, 세라믹기판, 또는 본 제작공정의 처리 온도에 견딜 수 있는 내열성을 갖는 플라스틱기판을 사용한다. 또한, 기판(7000)의 표면이 평탄화되도록 CMP법 등에 의해서, 연마하여도 좋다.
하지 절연층(7002)은 CVD법, 스퍼터링법, 스핀 도포법 등의 여러 가지 방법에 의해, 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘 등의 절연재료를 사용하여, 단층 구조 또는 적층 구조로 형성한다. 하지 절연층(7002)은 형성하지 않아도 좋지만, 기판(7000)으로부터의 오염 물질 등을 차단하는 효과가 있다. 또한, 나중에 레이저 빔을 조사할 때에, 기판에 대한 데미지를 방지하는 효과도 있다.
도전층(703)은 도전재료를 사용하여 형성하면 좋고, 예를 들면 은(Ag), 금(Au), 니켈(Ni), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 로듐(Rh), 탄탈륨(Ta), 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al), 동(Cu) 등의 금속원소, 또는 상기 금속원소를 주성분으로 하는 합금재료 또는 화합물재료 등을 사용하여 형성하면 좋다. 또한, 인(P) 등의 불순물원소를 도핑한 다결정실리콘으로 대표되는 반도체재료나, AgPdCu 합금을 사용하여도 좋다. 또한, 단층 구조이어도 좋고 적층 구조이어도 좋고, 예를 들면, 질화텅스텐막과 몰리브덴(Mo)막의 2층 구조로 하여도 좋고, 막 두께 50nm의 텅스텐막, 막 두께 500nm의 알루미늄과 실리콘의 합금(Al-Si)막, 막 두께 30nm의 질화티타늄막을 순차적으로 적층한 3층 구조로 하여도 좋다. 또한, 3층 구조로 하는 경우, 제 1 도전층의 텅스텐 대신에 질화텅스텐을 사용하여도 좋고, 제 2 도전층의 알루미늄과 실리콘의 합금(Al-Si)막 대신에 알루미늄과 티타늄의 합금막(Al-Ti)을 사용하여도 좋고, 제 3 의 도전층의 질화티타늄막 대신에 티타늄막을 사용하여도 좋다.
도전층(703)은 스퍼터링법, PVD법(Physical Vapor Deposition), 감압 CVD법(LPCVD법), 또는 플라즈마 CVD법 등의 CVD법(Chemical Vapor Deposition) 등에 의해 형성한다.
도전층(703)상에 제 1 재료층(7402), 제 2 재료층(7404)을 순차적으로 적층 형성한다. 제 2 재료층(7404)측으로부터, 제 1 레이저 빔(7412) 및 제 2 레이저 빔(7414)을 선택적으로 조사한다. 이때, 제 1 레이저 빔(7412) 및 제 2 레이저 빔(7414)은 적어도 일부가 중첩하도록 조사한다. 제 1 레이저 빔(7412) 및 제 2 레이저 빔(7414)이 중첩하여 조사된 영역을 중첩 조사 영역(7416)으로 한다(도 4a 참조).
제 1 재료층(7402)은 제 1 레이저 빔(7412)을 흡수할 수 있는 재료를 사용하여 형성한다. 또, 제 1 재료층(7402)은 하층에 형성된 도전층(703)의 융점의 온도보다도, 비점 또는 승화점의 온도가 낮은 재료를 사용하여 형성하는 것이 바람직하다. 예를 들면, 크롬(Cr), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 코발트(Co), 동(Cu), 알루미늄(Al) 등의 금속원소, 또는 상기 원소를 주성분으로 하는 합금재료 또는 화합물재료 등의 도전재료, 실리콘, 게르마늄, 실리콘게르마늄, 산화몰리브덴, 산화주석, 산화비스무스, 산화바나듐, 산화니켈, 산화아연, 비화갈륨, 질화갈륨, 산화인듐, 인화인듐, 질화인듐, 황화카드뮴, 텔루루화카드뮴, 티탄산스트론튬 등의 반도체재료를 사용할 수 있다. 또한, 황화아연, 질화실리콘, 황화수은, 염화알루미늄 등을 사용할 수 있다. 제 1 재료층(7402)은 이들의 재료 중 1개 또는 복수를 사용하여, 증착법, 스퍼터링법, 또는 CVD법 등에 의해, 단층 구조 또는 적층 구조로 형성하면 좋고, 예를 들면 막 두께 20nm의 크롬막이나 산화아연막, 질화알루미늄막을 사용할 수 있다. 또, 도전층(703)이 제 1 레이저 빔(7412)을 흡수하여 애블레이션되는 재료를 사용하여 형성된 층이면, 제 1 재료층(7402)은 형성하지 않아도 좋다.
제 2 재료층(7404)은 제 2 레이저 빔(7414)을 흡수할 수 있는 재료를 사용하 여 형성한다. 또한, 제 2 재료층(7404)은 제 1 레이저 빔(7412)을 투과할 수 있는 재료를 사용하여 형성한다. 예를 들면, 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘 등의 무기절연재료, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 벤조사이클로부텐, 에폭시수지 등의 유기절연재료 등을 사용할 수 있다. 제 2 재료층(7404)은 이들의 재료 중 1개 또는 복수를 사용하여, 스퍼터링법, CVD법, 도포법 등에 의해, 단층 구조 또는 적층 구조로 형성하면 좋고, 예를 들면 막 두께 50nm의 질화산화실리콘막, 폴리이미드막을 사용할 수 있다.
제 1 레이저 빔(7412)은 제 1 재료층(7402)에 흡수되는 파장을 갖고, 제 2 레이저 빔(7414)과 중첩하여 조사한 중첩 조사 영역(7416)의 일부 또는 전부를 애블레이션시킬 정도의 에너지를 갖는 것을 사용한다. 제 1 레이저 빔(7412)의 발진 파장은 제 1 재료층(7402)의 흡수 파장 영역 내인 것이 바람직하다. 더욱 바람직하게는 제 1 레이저 빔(7412)의 발진 파장이 가시광선보다도 길고, 구체적으로는 400nm 이상인 것이 바람직하다. 이러한 레이저 빔은 기체 레이저, 고체 레이저, 반도체 레이저, 피코초 레이저, 펨토초 레이저 등의 여러 가지의 레이저를 사용하고, 이들의 레이저의 발진 파장을 적절하게 설정하는 것으로 얻을 수 있다. 또, 제 1 레이저 빔(7412)은 연속발진의 레이저 빔과 펄스발진의 레이저 빔의 어느 쪽을 사용하여도 상관없다.
제 2 레이저 빔(7414)은 제 2 재료층(7404)에 흡수되는 파장을 갖고, 피조사체(여기에서는 기판(7000)으로부터 도전층(703)까지의 적층체에 상당)에 불가역적인 변화를 주지 않는 에너지를 갖는 것을 사용한다. 제 2 레이저 빔(7414)의 발진 파장은 제 2 재료층(7404)의 흡수 파장 영역 내인 것이 바람직하다. 더욱 바람직하게는 제 2 레이저 빔(7414)의 발진 파장이 가시광선보다도 짧은 자외선의 파장 정도이고, 구체적으로는 400nm 이하인 것이 바람직하다. 이러한 레이저 빔은 엑시머 레이저, 기체 레이저, 고체 레이저, 반도체 레이저 등의 여러 가지의 레이저를 사용하여, 이들의 레이저의 발진 파장을 적절하게 설정하는 것으로 얻을 수 있다. 또, 제 2 레이저 빔(7414)도, 연속발진의 레이저 빔과 펄스발진의 레이저 빔의 어느 쪽을 사용하여도 상관없다.
제 1 레이저 빔(7412)은 제 1 재료층(7402)에 흡수되고, 제 2 레이저 빔(7414)은 제 2 재료층(7404)에서 흡수된다. 제 1 재료층(7402) 및 제 2 재료층(7404)은 제 1 레이저 빔(7412) 및 제 2 레이저 빔(7414)이 중첩하여 조사된 영역(중첩 조사 영역(7416))에서 애블레이션된다. 잔존하는 제 1 재료층(7403) 및 제 2 재료층(7405)을 마스크로 하여 도전층(703)을 선택적으로 에칭하여, 게이트 전극층(704)을 형성한다(도 4b 참조).
게이트 전극층(704)은 각종 인쇄법(스크린(공판)인쇄, 오프셋(평판)인쇄, 볼록판인쇄나 그라비아(오목판)인쇄 등 원하는 패턴으로 형성되는 방법), 나노인프린트법, 액적토출법, 디스펜서법, 선택적인 도포법 등을 사용하여 형성하여도 좋다. 이러한 방법을 사용하면, 원하는 장소에 선택적으로 도전층을 형성할 수 있다. 또한, 게이트 전극층(704)은 도전층(703)상에 포토레지스트를 사용하여 마스크를 형성하고, 상기 마스크를 사용하여 도전층(703)을 선택적으로 에칭하여 형성하여도 좋다.
에칭이나 레이저 애블레이션을 이용하여 제 1 재료층(7403) 및 제 2 재료층(7405)을 제거한 후, 게이트 전극층(704)상에 게이트 절연층(706)을 형성하고, 상기 게이트 절연층(706)상에 반도체층을 형성한다(도 4c 참조).
게이트 절연층(706)은 CVD법, 스퍼터링법 등에 의해, 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘 등의 절연재료를 사용하여 형성한다. 게이트 절연층(706)은 단층 구조이어도 좋고 적층 구조이어도 좋다. 예를 들면, 게이트 절연층(706)은 산화질화실리콘층의 단층 구조나, 질화실리콘층 및 산화실리콘층의 2층의 적층 구조를 사용하면 좋다. 또한, 이들을 사용하여, 3층 이상의 적층 구조로 하여도 좋다. 바람직하게는 치밀한 막질을 갖는 질화실리콘을 사용하면 좋다. 또한, 게이트 절연층(706)은 하층의 게이트 전극층(704)을 은이나 동을 사용하여 액적토출법에 의해 형성한 경우는 질화실리콘이나 NiB를 사용하여 형성하는 것이 바람직하다. 질화실리콘이나 NiB를 사용하여 형성한 막은 불순물의 확산을 막아, 표면을 평탄화하는 효과가 있다. 또, 게이트 절연층(706)의 성막 중에, 아르곤 등의 희가스원소를 반응가스에 포함시켜도 좋다. 희가스원소를 반응가스에 포함시키는 것으로, 낮은 성막 온도에서, 리크 전류가 적은 치밀한 절연층을 얻을 수 있다.
반도체층은 반도체층(705) 및 1도전성을 갖는 반도체층(709)의 적층 구조를 형성한다. 반도체층은 실란이나 게르만으로 대표되는 반도체재료 가스를 사용하여 기상성장법이나 스퍼터링법으로 제작되는 어몰퍼스 반도체(이하 「AS」라고 함) 나, 상기 어몰퍼스 반도체를 광에너지나 열에너지를 이용하여 결정화시킨 다결정 반도체, 또는 세미어몰퍼스(미결정 또는 마이크로크리스탈이라고도 불림. 이하 「 SAS」라고도 함) 반도체 등의 결정성 반도체 등을 사용하여 형성할 수 있다. 반도체층은 각종 수단(스퍼터링법, LPCVD법, 또는 플라즈마 CVD법 등)에 의해 형성할 수 있다.
SAS는 어몰퍼스와 결정 구조(단결정, 다결정을 포함함)의 중간적인 구조를 갖고, 자유 에너지적으로 안정된 제 3 상태를 갖는 반도체로, 단거리 질서를 갖고 격자 왜곡을 갖는 결정질인 영역을 포함하고 있다. 적어도 막 중의 일부의 영역에는 0.5nm 내지 20nm의 결정영역을 관측할 수 있고, 실리콘을 주성분으로 하는 경우에는 라만 스펙트럼이 520cm-1보다도 저파수측으로 시프트하고 있다. X선 회절에서는 실리콘 결정 격자에 유래하게 되는 (111), (220)의 회절 피크가 관측된다. 미결합수(댕글링 본드)를 종단화하기 위해서 수소 또는 할로겐을 적어도 1원자% 또는 그 이상 포함시키고 있다. SAS는 실리콘을 포함하는 기체를 글로 방전분해(플라즈마 CVD)하여 형성한다. 실리콘을 포함하는 기체로서는 SiH4, 이외에도 Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등을 사용하는 것이 가능하다. 또한 F2, GeF4를 혼합시켜도 좋다. 이 실리콘을 포함하는 기체를 H2, 또는 H2와 He, Ar, Kr, Ne로부터 선택된 일종 또는 복수종의 희가스원소로 희석하여도 좋다. 희석율은 2배 내지 1000배의 범위, 압력은 개략 0.1Pa 내지 133Pa의 범위, 전원 주파수는 1MHz 내지 120MHz, 바람직하게는 13MHz 내지 60MHz의 범위이다. 기판 가열 온도는 300℃ 이하가 바람직하고, 100℃ 내지 200℃의 범위의 기판 가열 온도에서도 형성 가능하다. 여기에서, 주로 성막시에 받아들여지는 불순물원소로서, 산소, 질소, 탄소 등 의 대기성분에 유래하는 불순물은 1×1020cm-3 이하로 하는 것이 바람직하고, 특히, 산소농도는 5×1019cm-3 이하, 바람직하게는 1×1019cm-3 이하가 되도록 하는 것이 바람직하다. 또한, 헬륨, 아르곤, 크립톤, 네온 등의 희가스원소를 포함시켜 격자 왜곡을 더욱 조장시키는 것으로 안정성이 증가하여 양호한 SAS를 얻을 수 있다. 또한 반도체층으로서 불소계가스로 형성되는 SAS층에 수소계가스로 형성되는 SAS층을 적층하여도 좋다.
어몰퍼스 반도체로서는 대표적으로는 수소화 어몰퍼스실리콘, 결정성 반도체로서는 대표적으로는 폴리실리콘 등을 들 수 있다. 폴리실리콘(다결정실리콘)으로는 800℃ 이상의 프로세스 온도를 거쳐서 형성되는 폴리실리콘을 주재료로서 사용한 소위 고온 폴리실리콘이나 600℃ 이하의 프로세스 온도로 형성되는 폴리실리콘을 주재료로서 사용한 소위 저온폴리실리콘, 또한 결정화를 촉진하는 원소 등을 첨가하여 결정화시킨 폴리실리콘 등을 포함하고 있다. 물론, 상술한 바와 같이, 세미어몰퍼스 반도체 또는 반도체층의 일부에 결정상을 포함하는 반도체를 사용할 수도 있다.
반도체층에, 다결정 반도체 또는 세미어몰퍼스 반도체 등의 결정성 반도체를 사용하는 경우, 그 반도체층의 제작 방법은 각종 방법(레이저 결정화법, 열 결정화법, 또는 니켈 등의 결정화를 조장하는 원소를 사용한 열 결정화법 등)을 사용하여 형성하면 좋다. 또한, SAS인 미결정 반도체를 레이저 조사하여 결정화하여, 결정성을 높일 수 있다. 예를 들면, 실리콘을 사용하여, 결정화를 조장하는 원소를 도 입하지 않고 반도체층을 제작하는 경우는 비정질실리콘층에 레이저 빔을 조사하기 전에, 질소 분위기하에서 700℃, 1시간 가열함으로써 비정질실리콘층의 함유 수소농도를 1×1020atoms/㎤ 이하로까지 방출시키는 것이 바람직하다. 이것은 수소를 많이 포함한 비정질실리콘층에 레이저 빔을 조사하면 비정질실리콘층이 파괴되어 버리기 때문이다.
비정질 반도체층에 대한 금속원소의 도입의 방법으로서는 상기 금속원소를 비정질 반도체층의 표면 또는 그 내부에 존재시킬 수 있는 수법이면 특별히 한정되지 않고, 예를 들면 스퍼터링법, CVD법, 플라즈마 처리법(플라즈마 CVD법도 포함함), 흡착법, 금속염의 용액을 도포하는 방법을 사용할 수 있다. 이 중 용액을 사용하는 방법은 간편하고, 금속원소의 농도 조정이 용이하다는 점에서 유용하다. 또한, 이때 비정질 반도체층의 표면의 습윤성을 개선하여, 비정질 반도체층의 표면 전체에 수용액을 넓게 퍼지게 하기 위해서, 산소 분위기중에서의 UV광의 조사, 열산화법, 하이드록시 라디칼을 포함하는 오존 함유물 또는 과산화수소수에 의한 처리 등에 의해, 비정질 반도체층의 표면에 산화막을 형성하는 것이 바람직하다.
비정질 반도체층의 결정화는 열 처리와 레이저 빔 조사에 의한 결정화를 조합하여도 좋고, 열 처리나 레이저 빔 조사를 단독으로, 복수회 행하여도 좋다.
또한, 결정성 반도체층을, 직접 기판에 플라즈마법에 의해 형성하여도 좋다. 또한, 선형 플라즈마법을 사용하여, 결정성 반도체층을 선택적으로 기판에 형성하여도 좋다.
또한, 반도체층은 유기 반도체재료를 사용하여 형성할 수 있다. 유기 반도체재료로서는 저분자재료, 고분자재료 등이 사용되고, 도전성 고분자재료 등의 재료도 사용할 수 있다. 예를 들면, 골격이 공액 2중 결합으로 구성되는 π전자공액계의 고분자재료를 사용할 수 있고, 구체적으로는 폴리티오펜, 폴리플루오렌, 폴리(3-알킬티오펜), 폴리티오펜 유도체, 펜타센 등의 가용성의 재료를 사용할 수 있다. 기타, 유기 반도체재료로서는 가용성의 전구체를 성막한 후에 처리함으로써 반도체층을 형성할 수 있는 재료가 있다. 또, 이러한 유기 반도체재료로서는 폴리티에닐렌비닐렌, 폴리(2,5-티에닐렌비닐렌), 폴리아세틸렌, 폴리아세틸렌 유도체, 폴리아릴렌비닐렌 등이 있다.
전구체를 유기 반도체로 변환할 때는 가열 처리뿐만 아니라 염화수소가스 등의 반응촉매를 첨가하는 것이 이루어진다. 또한, 이들의 가용성 유기 반도체재료를 용해시키는 대표적인 용매로서는 톨루엔, 크실렌, 클로로벤젠, 디클로로벤젠, 아니솔, 클로로포름, 디클로로메탄, γ부틸락톤, 부틸셀루솔브, 사이클로헥산, NMP(N-메틸-2-피롤리돈), 사이클로헥사논, 2-부타논, 디옥산, 디메틸포름아미드(DMF) 또는 THF(테트라하이드로푸란) 등을 적용할 수 있다.
본 실시형태에서는 반도체층(705) 및 1도전성을 갖는 반도체층(709)으로서 비정질 반도체층을 형성한다. 1도전성을 갖는 반도체층(709)으로서는 n형을 부여하는 불순물원소인 인(P)을 포함하는 n형을 갖는 반도체층을 형성한다. 1도전성을 갖는 반도체층(709)은 소스영역 및 드레인영역으로서 기능하고, 반도체층(705)과, 소스 전극 또는 드레인 전극으로서 기능하는 도전층의 오믹접촉을 양호하게 한다. 또, 1도전성을 갖는 반도체층(709)은 필요에 따라서 형성하면 좋고, n형을 부여하는 불순물원소(P, As)를 갖는 n형을 갖는 반도체층이나 p형을 부여하는 불순물원소(B)를 갖는 p형을 갖는 반도체층을 형성할 수 있다.
1도전성을 갖는 반도체층(709)상에 제 1 재료층(7422), 제 2 재료층(7424)을 순차적으로 적층 형성한다. 제 2 재료층(7424)측으로부터, 제 1 레이저 빔(7432) 및 제 2 레이저 빔(7434)을 선택적으로 조사한다. 이때, 제 1 레이저 빔(7432) 및 제 2 레이저 빔(7434)은 적어도 일부가 중첩하도록 조사한다. 제 1 레이저 빔(7432) 및 제 2 레이저 빔(7434)이 중첩하여 조사된 영역을 중첩 조사 영역(7436)으로 한다(도 4c 참조).
제 1 재료층(7422), 제 2 재료층(7424)은 상술한 제 1 재료층(7402), 제 2 재료층(7404)과 같이 형성하면 좋다. 또한, 제 1 레이저 빔(7432)은 상술한 제 1 레이저 빔(7412)과 같이 제 1 재료층(7422)에 흡수되는 파장을 갖고, 중첩 조사 영역(7436)의 일부 또는 전부를 애블레이션시킬 정도의 에너지를 갖는 것을 사용하면 좋다. 제 2 레이저 빔(7434)도, 상술한 제 2 레이저 빔(7414)과 같이 제 2 재료층(7424)에 흡수되는 파장을 갖고, 피조사체(여기에서는 기판(7000)으로부터 1도전성을 갖는 반도체층(709)까지의 적층체)에 불가역적인 변화를 주지 않는 에너지를 갖는 것을 사용하면 좋다.
제 1 레이저 빔(7432)은 제 1 재료층(7422)에 흡수되고, 제 2 레이저 빔(7434)은 제 2 재료층(7424)에서 흡수된다. 제 1 재료층(7422) 및 제 2 재료층(7424)은 제 1 레이저 빔(7432) 및 제 2 레이저 빔(7434)이 중첩하여 조사된 영 역(중첩 조사 영역(7436))에서 애블레이션된다. 잔존하는 제 1 재료층(7423) 및 제 2 재료층(7425)을 마스크로 하여 반도체층(705) 및 1도전성을 갖는 반도체층(709)을 선택적으로 에칭하여, 반도체층(707) 및 1도전성을 갖는 반도체층(711)을 형성한다(도 4d 참조).
에칭이나 레이저 애블레이션을 이용하여 제 1 재료층(7423), 제 2 재료층(7425)을 제거한 후, 1도전성을 갖는 반도체층(711)상에 도전층(713)을 형성한다(도 5a 참조).
도전층(713)은 도전재료를 사용하여 형성하면 좋고, 예를 들면, 은(A9), 금(Au), 니켈(Ni), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 로듐(Rh), 탄탈륨(Ta), 텅스텐(W), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 코발트(Co), 동(Cu), 알루미늄(Al) 등의 금속원소, 또는 상기 원소를 주성분으로 하는 합금재료 또는 화합물 등의 도전재료를 사용하여 형성하면 좋다. 또한, 도전층(713)은 단층 구조이어도 좋고 적층 구조이어도 좋다.
도전층(713)은 스퍼터링법, PVD법(Physical Vapor Deposition), 감압 CVD법(LPCVD법), 또는 플라즈마 CVD법 등의 CVD법(Chemical Vapor Deposition) 등에 의해 형성하면 좋다.
도전층(713)상에 제 1 재료층(7442), 제 2 재료층(7444)을 순차적으로 적층 형성한다. 제 2 재료층(7444)측으로부터, 제 1 레이저 빔(7452) 및 제 2 레이저 빔(7454)을 선택적으로 조사한다. 이때, 제 1 레이저 빔(7452) 및 제 2 레이저 빔(7454)은 적어도 일부가 중첩하도록 조사한다. 제 1 레이저 빔(7452) 및 제 2 레이저 빔(7454)이 중첩하여 조사된 영역을 중첩 조사 영역(7456)으로 한다(도 5a 참조).
제 1 재료층(7442), 제 2 재료층(7444)은 상술한 제 1 재료층(7402), 제 2 재료층(7404)과 같이 형성하면 좋다. 또한, 제 1 레이저 빔(7452)은 상술한 제 1 레이저 빔(7412)과 같이 제 1 재료층(7442)에 흡수되는 파장을 갖고, 중첩 조사 영역(7456)의 일부 또는 전부를 애블레이션시킬 정도의 에너지를 갖는 것을 사용하면 좋다. 제 2 레이저 빔(7454)도, 상술한 제 2 레이저 빔(7414)과 같이 제 2 재료층(7444)에 흡수되는 파장을 갖고, 피조사체(여기에서는 기판(7000)으로부터 도전층(713)까지의 적층체)에 불가역적인 변화를 주지 않는 에너지를 갖는 것을 사용하면 좋다. 또, 도전층(713)이 제 1 레이저 빔(7452)을 흡수하여 애블레이션되는 재료를 사용하여 형성된 층이면, 제 1 재료층(7442)은 형성하지 않아도 좋다.
제 1 레이저 빔(7452)은 제 1 재료층(7442)에 흡수되고, 제 2 레이저 빔(7454)은 제 2 재료층(7444)에서 흡수된다. 제 1 재료층(7442) 및 제 2 재료층(7444)은 제 1 레이저 빔(7452) 및 제 2 레이저 빔(7454)이 중첩하여 조사된 영역(중첩 조사 영역(7456))에서 애블레이션된다. 잔존하는 제 1 재료층(7443a), 제 1 재료층(7443b), 및 제 2 재료층(7445a), 제 2 재료층(7445b)을 마스크로 하여 도전층(713)을 선택적으로 에칭하여, 소스 전극층 또는 드레인 전극층으로서 기능하는 도전층(712a), 도전층(712b)을 형성한다(도 5b 참조).
도전층(712a, 712b)은 각종 인쇄법(스크린(공판)인쇄, 오프셋(평판)인쇄, 볼록판인쇄나 그라비아(오목판)인쇄 등 원하는 패턴으로 형성되는 방법), 나노인프린 트법, 액적토출법, 디스펜서법, 선택적인 도포법 등을 사용하여 형성하여도 좋다. 이러한 방법을 사용하면, 원하는 장소에 선택적으로 도전층을 형성할 수 있다. 또한, 도전층(712a, 712b)은 도전층(713)상에 포토레지스트를 사용하여 마스크를 형성하고, 상기 마스크를 사용하여 도전층(713)을 선택적으로 에칭하여 형성하여도 좋다.
에칭이나 레이저 애블레이션을 이용하여 제 1 재료층(7443a, 7443b) 및 제 2 재료층(7445a, 7445b)을 제거한다(도 6a 참조). 그리고, 도전층(712a, 712b)을 마스크로 하여, 1도전성을 갖는 반도체층(711)을 선택적으로 에칭하여, 반도체층(707)을 노출시킨다. 반도체층은 분리한 1도전성을 갖는 반도체층(710a), 1도전성을 갖는 반도체층(710b)과, 반도체층(708)이 된다(도 6b 참조). 또, 1도전성을 갖는 반도체층(711)을 선택적으로 에칭한 후, 하층의 반도체층(708)은 노출부가 다른 부분과 비교하여 오목하게 되는 경우가 있다.
반도체층(708), 1도전성을 갖는 반도체층(710a, 710b)은 스퍼터링법, LPCVD법, 또는 플라즈마 CVD법 등에 의해 형성한 반도체층상에 포토레지스트를 사용하여 마스크를 형성하고, 상기 마스크를 사용하여 선택적으로 에칭하여 형성하여도 좋다.
또한, 반도체층(708), 1도전성을 갖는 반도체층(710a, 710b)은 각종 인쇄법(스크린(공판)인쇄, 오프셋(평판)인쇄, 볼록판인쇄나 그라비아(오목판)인쇄 등 원하는 패턴으로 형성되는 방법), 나노인프린트법, 액적토출법, 디스펜서법, 선택적인 도포법 등을 사용하여 형성하여도 좋다. 이러한 방법을 사용하면, 원하는 장소 에 선택적으로 반도체층을 형성할 수 있다.
이상의 공정에서, 역스태거형 트랜지스터(보톰 게이트형 트랜지스터라고도 함)인 트랜지스터(720)를 제작할 수 있다.
다음에, 트랜지스터(720)를 덮도록, 절연층(7010)을 형성한다(도 9a 참조).
절연층(7010)은 산화실리콘, 질화실리콘, 산화질화실리콘, 산화알루미늄, 질화알루미늄, 산화질화알루미늄, 다이아몬드라이크카본(DLC), 질소 함유 탄소, 폴리실라잔, 그 밖의 무기절연재료를 포함하는 물질로부터 선택된 재료 등을 사용하고, 단층 구조 또는 적층 구조로 형성한다. 또한, 실록산을 포함하는 재료를 사용하여 형성하여도 좋다. 또한, 유기절연재료를 사용하여도 좋고, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조사이클로부텐을 사용할 수 있다. 또한, 옥사졸지를 사용하여 형성할 수도 있고, 예를 들면 광경화형 폴리벤조옥사졸 등을 사용할 수 있다.
절연층(7010)은 스퍼터링법, PVD법(Physical Vapor Deposition), 감압 CVD법(LPCVD법), 또는 플라즈마 CVD법 등의 CVD법(Chemical Vapor Deposition), 스핀 도포법 등에 의해 형성할 수 있다.
다음에, 레이저 빔을 조사하여(도 9b 참조), 도전층(712b)에 이르는 개구(7038)를 절연층(7010)에 형성한다(도 9c 참조).
도 9c에서, 절연층(7010)에 형성되는 개구(7038)는 상기 실시형태 1 내지 3에서 도시한 바와 같이, 레이저 빔의 조사에 의한 애블레이션을 이용하여 형성한다.
자세하게는 도 9b에 도시하는 바와 같이, 절연층(7010)측으로부터 도전층(712b)에 흡수되는 파장을 갖는 제 1 레이저 빔(7032)과, 절연층(7010)에 흡수되는 파장을 갖는 제 2 레이저 빔(7034)을 중첩하도록 조사하고, 중첩하여 조사한 영역의 일부 또는 전부를 애블레이션시켜, 개구(7038)를 형성한다. 제 1 레이저 빔(7032)은 제 2 레이저 빔(7034)과 중첩하여 조사한 영역의 일부 또는 전부를 애블레이션시킬 정도의 에너지를 갖는다. 제 2 레이저 빔(7034)은 기판(7000)으로부터 절연층(7010)까지의 적층체에 불가역적인 변화를 주지 않을 정도의 에너지를 갖는다. 구체적인 레이저 빔은 상기 실시형태에 준하고, 설명은 생략한다. 본 실시형태에서는 제 1 레이저 빔(7032) 및 제 2 레이저 빔(7034)의 조사에 의한 애블레이션에 의해, 절연층(7010)만을 제거하여 개구를 형성한다. 물론, 본 발명은 특별히 한정되지 않고, 제 1 레이저 빔(7032) 및 제 2 레이저 빔(7034)의 에너지 등을 적절하게 선택함으로써, 도전층(712b)의 상층부가 제거되고 하층부가 잔존하도록 또는 도전층(712b)을 관통하도록 개구를 형성할 수도 있다.
또, 기판(7000), 하지 절연층(7002), 게이트 절연층(706)을 투광성을 갖는 재료를 사용하여 형성하는 경우는 제 1 레이저 빔을 기판(7000)측부터 조사하는 것도 가능하다. 절연층(7010)에 흡수되는 제 2 레이저 빔은 절연층(7010)측으로부터 조사한다. 도전층(712b)에 흡수되는 제 1 레이저 빔은 기판(7000)측으로부터 조사한다. 이때, 제 1 레이저 빔 및 제 2 레이저 빔은 중첩하도록 조사한다. 중첩하여 조사한 영역의 일부 또는 전부를 애블레이션시켜, 절연층(7010(또는 절연층(7010) 및 도전층(712b))에 개구(7038)를 형성한다. 이 경우, 절연층(7010)은 제 1 레이저 빔을 투과시킬 필요가 없기 때문에, 재료의 선택의 폭이 넓어진다.
또한, 개구(7038)는 절연층(7010)상에 포토레지스트를 사용하여 마스크를 형성하고, 상기 마스크를 사용하여 선택적으로 에칭하여 형성하여도 좋다. 그 밖에, 액적토출법을 사용하여 마스크를 형성하고, 상기 마스크를 사용하여 선택적으로 에칭하여 형성하여도 좋다.
다음에, 트랜지스터(720)와 전기적으로 접속하는 발광소자(7020)를 형성한다. 발광소자(7020)로서는 적색(R), 녹색(G), 청색(B)의 어떤 발광을 나타내는 것을 형성하면 좋다. 또한, 발광소자(7020)로서 백색(W)의 발광을 나타내는 것을 형성하고, 컬러필터와 조합하여 RGB의 발광을 얻어도 좋다. 이하에, 발광소자(7020)의 형성방법에 관해서 설명한다.
우선, 도전층(712b)이 노출된 개구(7038)에 화소 전극으로서 기능하는 발광소자의 제 1 전극층(7012)을 형성한다. 도전층(712b)과 제 1 전극층(7012)은 전기적으로 접속된다(도 10a 참조).
제 1 전극층(7012)은 인듐석산화물(ITO), 산화실리콘을 포함하는 인듐석산화물(ITSO), 산화아연(ZnO) 등의 도전재료로 형성할 수 있다. 예를 들면, ITO에 산화실리콘이 2중량% 내지 10중량%의 범위로 포함된 타깃을 사용하여, 스퍼터링법으로 산화실리콘을 포함하는 산화인듐석을 형성할 수 있다. 그 외에, ZnO에 갈륨(Ga)을 도프한 도전성재료, 산화실리콘을 포함하여 산화인듐에 2중량% 내지 20중량%의 범위의 산화아연(ZnO)을 혼합한 타깃을 사용하여 형성된 산화물 도전성재료인 인듐아연산화물(IZO(indium zinc oxide))을 사용하여 형성하여도 좋다.
제 1 전극층(7012)은 스퍼터링법, PVD법(Physical Vapor Deposition), 감압 CVD법(LPCVD법), 또는 플라즈마 CVD법 등의 CVD법(Chemical Vapor Deposition) 등에 의해 형성한 도전층을 선택적으로 에칭하여 형성한다.
또한, 제 1 전극층(7012)은 액적토출법이나 인쇄법(스크린인쇄나 오프셋인쇄 등 패턴이 형성되는 방법), 침지법, 디스펜서법 등을 사용하여, 원하는 장소에 선택적으로 형성할 수도 있다.
제 1 전극층(7012)은 그 표면이 평탄화되도록, CMP법, 폴리비닐알콜계의 다공질체로 식정(拭淨)하여, 연마하여도 좋다. 또한 CMP법을 사용한 연마 후에, 제 1 전극층(7012)의 표면에 자외선 조사, 산소 플라즈마 처리 등을 하여도 좋다.
다음에, 제 1 전극층(7012)상에 개구를 갖도록 격벽층(7014)을 형성한다(도 10b 참조). 격벽층(7014)은 산화실리콘, 질화실리콘, 산화질화실리콘, 산화알루미늄, 질화알루미늄, 산화질화알루미늄 등의 무기절연재료, 또는 아크릴산, 메타크릴산 및 이들의 유도체, 또는 폴리이미드, 방향족폴리아미드, 폴리벤조이미다졸 등의 내열성 고분자, 또는 실록산계재료를 출발재료로서 형성된 실리콘, 산소, 수소로 이루어지는 화합물 중 Si-0-Si 결합을 포함하는 무기실록산, 실리콘에 결합할 수소가 메틸이나 페닐과 같은 유기기에 의하여 치환된 유기실록산계의 절연재료로 형성할 수 있다. 아크릴, 폴리이미드 등의 감광성, 비감광성의 재료를 사용하여 형성하여도 좋다.
격벽층(7014)은 액적토출법, 인쇄법, 디스펜서법 등을 사용하여 선택적으로 형성할 수 있다. 또한, 절연재료를 사용하여 격벽층을 전면에 형성하고, 리소그래 피 공정을 이용하여 레지스트마스크 등을 형성하고, 에칭 가공하여 원하는 형상을 갖는 격벽층(7014)을 형성하여도 좋다. 그 외에, 감광성의 재료를 사용하여 격벽층을 전체면에 형성하고, 감광성의 재료로 이루어지는 격벽층을 노광 및 현상함으로써, 원하는 형상을 갖는 격벽층(7014)을 형성할 수도 있다. 또, 격벽층(7014)은 곡율 반경이 연속적으로 변화하는 형상이 바람직하다. 격벽층을 이러한 형상으로 하는 것으로, 위쪽에 형성되는 층(7016), 제 2 전극층(7018)의 피복성이 향상된다.
또한, 액적토출법에 의해, 격벽층(7014)을 조성물을 토출하여 형성한 후, 그 평탄성을 높이기 위해서 표면을 압력에 의해서 프레스하여 평탄화하여도 좋다. 프레스방법으로서는 롤러형의 것을 표면에 주사함으로써, 요철을 경감하여도 좋고, 평탄한 판상의 것으로 표면을 수직으로 프레스하여도 좋다. 또한 용제 등에 의해서 표면을 연화, 또는 융해시켜 에어 나이프로 표면의 요철부를 제거하여도 좋다. 또한, CMP법을 사용하여 연마하여도 좋다. 이 공정은 액적토출법에 의해서 요철이 생기는 경우에, 그 표면의 평탄화하는 경우 적용할 수 있다. 이 공정에 의해 평탄성이 향상되면, 표시장치의 표시 격차 등을 방지할 수 있고, 고세밀한 화상을 표시할 수 있다.
다음에, 제 1 전극층(7012) 및 격벽층(7014)상에 층(7016), 제 2 전극층(7018)을 적층하여 형성한다. 그리고, 제 1 전극층(7012)과 제 2 전극층(7018)의 사이에 층(7016)이 협지된 구조의 발광소자(7020)를 얻을 수 있다(도 10c 참조). 층(7016)은 적어도 원하는 발광 파장을 얻을 수 있는 발광재료를 포함하는 층(이하, 발광층이라고도 함)으로 구성된다. 구체적으로는 층(7016)은 유기 화합물, 무기화합물, 또는 양자를 포함하는 층으로 형성된다.
이상의 공정에서, 발광소자(7020)를 구비한 표시장치를 얻을 수 있다.
본 발명을 적용하는 것으로, 포토레지스트를 사용한 리소그래피 공정을 이용하지 않고, 원하는 영역에 개구를 형성할 수 있다. 따라서, 리소그래피 공정을 삭감·간략화하는 것이 가능하게 되고, 레지스트 재료, 현상액 등의 재료의 로스를 막아, 필요한 포토마스크의 매수를 삭감할 수 있다. 또한, 다른 층에 흡수되는 2종류의 레이저 빔을 중첩하도록 조사하는 것으로, 다른 층에 데미지를 저감하여, 용이하게 개구를 형성할 수 있다. 따라서, 표시장치의 제조 공정에서, 제조 비용 저감, 스루풋의 향상을 도모할 수 있다. 또한, 신뢰성이 높은 반도체 장치를 제조하는 것이 가능해진다.
본 실시형태는 실시형태 1 내지 3과 자유롭게 조합할 수 있다.
(실시형태 5)
본 실시형태에서는 본 발명에 관계되는 표시 패널의 구성에 관해서 설명한다.
도 15a는 본 발명에 관계되는 표시 패널의 구성을 도시하는 상면도이고, 절연 표면을 갖는 기판(2700)상에 화소(2702)를 매트릭스형으로 배열시킨 화소부(2701), 주사선측 입력단자(2703), 신호선측 입력단자(2704)가 형성되어 있다. 화소수는 여러 가지의 규격에 따라서 형성하면 좋고, XGA이며 RGB를 사용한 풀 컬러표시이면 1024×768×3(RGB), UXGA이며 RGB를 사용한 풀 컬러표시이면 1600×1200×3(RGB), 풀스펙 하이비전에 대응시켜, RGB를 사용한 풀 컬러표시이면 1920× 1080×3(RGB)으로 하면 좋다.
화소(2702)는 주사선측 입력단자(2703)로부터 연재하는 주사선과, 신호선측 입력단자(2704)로부터 연재하는 신호선이 교차하는 것으로, 매트릭스형으로 배치된다. 화소(2702)의 각각에는 스위칭소자와 이것에 접속하는 화소 전극이 구비되어 있다. 스위칭소자의 대표적인 일례는 트랜지스터이고, 트랜지스터의 게이트 전극측이 주사선과, 소스 전극 또는 드레인 전극측이 신호선과 접속됨으로써, 개개의 화소를 외부로부터 입력하는 신호에 의해서 독립하여 제어 가능하게 하고 있다.
도 15a는 주사선 및 신호선에 입력하는 신호를, 외부 장착의 구동회로에 의해 제어하는 표시장치의 구성을 도시하고 있지만, 도 16a에 도시하는 바와 같이, COG(Chip on Glass)방식에 의해 드라이버 IC(2751)를 기판(2700)상에 실장하여도 좋다. 또한 다른 실장형태로서, 도 16b에 도시하는 바와 같은 TAB(Tape Automated Bonding)방식을 사용하여도 좋다. 드라이버 IC는 단결정 반도체기판에 형성된 것이어도 좋고, 유리기판상에 트랜지스터로 회로를 형성한 것이어도 좋다. 도 16에서, 드라이버 IC(2751)는 FPC(2750)와 접속하고 있다.
또한, 화소에 형성하는 트랜지스터를, 결정성이 높은 다결정(미결정) 반도체로 형성하는 경우에는 도 15b에 도시하는 바와 같이 주사선측 구동회로(3702)를 기판(3700)상에 형성할 수도 있다. 도 15b에서, 3701은 화소부이고, 신호선측 구동회로는 도 15a와 같이 외부 장착의 구동회로에 의해 제어한다. 화소에 형성하는 트랜지스터를 이동도가 높은, 다결정(미결정) 반도체, 단결정 반도체 등으로 형성하는 경우는 도 15c에 도시하는 바와 같이, 화소부(4701), 주사선 구동회로(4702) 와, 신호선 구동회로(4704)를 기판(4700)상에 일체로 형성할 수도 있다.
본 실시형태에서, 스위칭소자와 화소 전극을 접속하는 배선(도전층)을 형성하는 개구, 트랜지스터의 게이트 전극을 주사선과 접속하는 배선(도전층)을 형성하는 개구, 소스 전극 또는 드레인 전극을 신호선과 접속하는 배선(도전층)을 형성하는 개구 등에, 상기 실시형태 1 내지 4에서 개시한 바와 같은, 레이저 애블레이션을 이용하는 본 발명을 적용할 수 있다.
본 발명을 적용하는 것으로, 포토레지스트를 사용한 리소그래피 공정을 삭감·간략화할 수 있다. 또한, 본 발명은 다른 층에 흡수되는 2종류의 레이저 빔을 중첩하도록 조사하는 것으로 일어나는 레이저 애블레이션을 이용하여, 개구를 형성한다. 이와 같이 하는 것으로, 다른 층이나 기판에 대한 데미지를 막으면서, 용이하게 애블레이션시키는 것이 가능해진다. 따라서, 표시 패널을 제작할 때의 제조 비용을 저감하여, 스루풋을 향상시킬 수 있다.
본 실시형태는 상기 실시형태 1 내지 4와 적절하게 자유롭게 조합할 수 있다.
(실시형태 6)
본 실시형태에서는 본 발명에 관계되는 표시장치의 예에 관해서, 도 27을 사용하여 설명한다.
도 27a는 본 실시형태에서 개시하는 표시장치의 상면의 모식도를 도시하고 있다. 또한, 도 27b에는 도 27a 중의 선분 QR에서의 단면도를 도시한다.
도 27에 도시하는 표시장치(900)는 기판(901)상에 화소부(902)와, 구동회로 부(904)를 갖는다. 또한, 기판(901)의 위쪽에는 시일(seal)재(910)를 통해서 밀봉기판(908)이 형성되어 있다. 또, 기판(901)상에는 단자부(906)가 형성되어 있다. 화소부(902)를 구성하는 복수의 소자의 동작을 제어하는 신호나, 전원전위는 단자부(906)를 통해서, 외부로부터 입력된다.
화소부(902)에는 발광소자(930)와, 구동용 트랜지스터(924)와, 스위칭용 트랜지스터(922)와, 용량소자(920)가 형성되어 있다. 발광소자(930)는 한 쌍의 전극층간에, 적어도 발광층을 포함하는 층이 협지되어 있다. 발광소자(930)는 구동용 트랜지스터(924)와 전기적으로 접속하고 있다.
발광소자(930)의 아래 쪽의 전극층(구동용 트랜지스터(924)와 전기적으로 접속하는 전극층)의 단부는 격벽층(918)으로 덮여 있다. 격벽층(918)은 산화실리콘, 질화실리콘 등의 무기절연재료, 아크릴, 폴리이미드, 레지스트 등의 유기절연재료, 또는 실록산재료 등을 사용하여 형성한다. 격벽층(918)에 의해, 인접하여 형성되는 다른 발광소자와 분리할 수 있다. 또, 본 실시형태와 같이, 곡율 반경이 연속적으로 변화하는 둥그스름한 형상의 단부를 갖는 격벽층(918)으로 하는 것으로, 위쪽에 적층하여 형성되는 층의 피복성이 향상되기 때문에 바람직하다.
구동회로부(904)에는 복수의 트랜지스터(926)가 형성되어 있고, 화소부(902)의 동작을 제어하는 구동회로를 구성한다. 구동회로부(904)에는 예를 들면 시프트 레지스터, 디코더, 버퍼, 샘플링회로, 래치 등이 형성된다.
기판(901)과 밀봉기판(908)은 화소부(902) 및 구동회로부(904)가 차폐되도록, 시일재(910)를 통해서 접합되어 있다. 밀봉기판(908)에는 컬러필터(942)와, 차광층(944)이 형성되어 있다. 또, 본 발명은 특별히 한정되지 않고, 컬러필터(942)와 차광층(944)은 형성하지 않아도 좋다.
본 실시형태와 상기 실시형태 4는 트랜지스터의 게이트 전극층이 반도체층보다도 아래쪽에 있는지, 위쪽에 있는지가 크게 다르다. 그 밖의 구성은 상기 실시형태 4에 준한다.
다음에, 구체적인 제작 방법의 예에 관해서 설명한다.
기판(901)의 위에 하지 절연층으로서, 스퍼터링법, PVD법(Physical Vapor Deposition), 감압 CVD법(LPCVD법), 또는 플라즈마 CVD법 등의 CVD법(Chemical Vapor Deposition) 등에 의해 질화산화실리콘을 사용하여 하지 절연층(903a)을 10nm 내지 200nm(바람직하게는 50nm 내지 150nm) 형성하고, 산화질화실리콘을 사용하여 하지 절연층(903b)을 50nm 내지 200nm(바람직하게는 100nm 내지 150nm) 적층한다. 또는 아크릴산, 메타크릴산 및 이들의 유도체, 또는 폴리이미드, 방향족폴리아미드, 폴리벤조이미다졸 등의 내열성 고분자, 또는 실록산수지를 사용하여도 좋다. 또한, 폴리비닐알콜, 폴리비닐부티랄 등의 비닐수지, 에폭시수지, 페놀수지, 노볼락수지, 아크릴수지, 멜라민수지, 우레탄수지 등의 수지재료를 사용하여도 좋다. 또한, 벤조사이클로부텐, 파리렌, 플루오르화아릴렌에테르, 폴리이미드 등의 유기재료, 수용성 호모폴리머와 수용성 호모폴리머를 포함하는 조성물재료 등을 사용하여도 좋다. 또한, 옥사졸지를 사용할 수도 있고, 예를 들면 광경화형 폴리벤조옥사졸 등을 사용할 수 있다.
또한, 액적토출법이나 인쇄법(스크린인쇄나 오프셋인쇄 등 패턴이 형성되는 방법), 스핀 도포법 등의 도포법, 침지법, 디스펜서법 등을 사용할 수도 있다. 본 실시형태에서는 플라즈마 CVD법을 사용하여 하지 절연층(903a), 하지 절연층(903b)을 형성한다. 기판(901)으로서는 유리기판, 석영기판이나 실리콘기판, 금속기판, 또는 스테인레스기판의 표면에 절연층을 형성한 것을 사용하여 좋다. 또한, 본 실시형태의 처리 온도에 견딜 수 있는 내열성을 갖는 플라스틱기판을 사용하여도 좋고, 필름과 같은 가교성기판을 하여도 좋다. 플라스틱기판으로서는 PET(폴리에틸렌테레프탈레이트), PEN(폴리에틸렌나프탈레이트), PES(폴리에텔설폰)로 이루어지는 기판, 가요성기판으로서는 아크릴 등의 합성 수지를 사용할 수 있다.
하지 절연층으로서는 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘 등을 사용할 수 있다. 하지 절연층은 단층 구조이어도 좋고, 2층, 3층과 같은 적층 구조이어도 좋다.
이어서, 하지 절연층상에 반도체층을 형성한다. 반도체층은 25nm 내지 200nm(바람직하게는 30nm 내지 150nm)의 막 두께로 각종 수단(스퍼터링법, LPCVD법, 또는 플라즈마 CVD법 등)에 의해 형성하면 좋다. 본 실시형태에서는 비정질 반도체층을, 레이저 결정화하여, 결정성 반도체층으로 하는 것을 사용하는 것이 바람직하다.
이렇게 하여 얻어진 반도체층에 대하여, 트랜지스터의 임계치 전압을 제어하기 위해서 미량의 불순물원소(붕소 또는 인)의 도핑을 하여도 좋다. 이 불순물원소의 도핑은 반도체층을 결정화하는 공정 전의 비정질 반도체층에 행하여도 좋다. 비정질 반도체층의 상태로 불순물원소를 도핑하면, 그 후의 결정화를 위한 가열 처 리에 의해서, 불순물의 활성화도 동시에 할 수 있다. 또한, 도핑시에 생기는 결함 등도 개선할 수 있다.
반도체층은 선택적으로 에칭하여, 원하는 형상으로 가공하면 좋다. 또한, 반도체층은 각종 인쇄법(스크린(공판)인쇄, 오프셋(평판)인쇄, 볼록판인쇄나 그라비아(오목판)인쇄 등 원하는 패턴으로 형성되는 방법), 나노인프린트법, 액적토출법, 디스펜서법, 선택적인 도포법 등을 사용하여 형성하여도 좋다.
또, 반도체층과 동일한 공정에서, 용량소자를 구성하는 하부 전극층도 형성된다. 하부 전극층은 트랜지스터를 구성하는 반도체층과 동일층에서 형성된다.
반도체층을 덮는 게이트 절연층을 형성한다. 게이트 절연층은 플라즈마 CVD법 또는 스퍼터링법 등을 사용하여, 두께를 10nm 내지 150nm로 하여 실리콘을 포함하는 절연층으로 형성한다. 게이트 절연층으로서는 질화실리콘, 산화실리콘, 산화질화실리콘, 질화산화실리콘 등의 무기절연재료로 형성하면 좋고, 적층 구조이어도 좋고 단층 구조이어도 좋다. 또한, 절연층은 질화실리콘층, 산화실리콘층, 질화실리콘층의 3층의 적층 구조, 산화질화실리콘층의 단층, 2층으로 이루어지는 적층 구조이어도 좋다.
이어서, 게이트 절연층상에 게이트 전극층을 형성한다. 게이트 전극층은 스퍼터링법, 증착법, CVD법 등의 수법에 의해 도전층을 형성하고, 상기 도전층을 선택적으로 에칭하여 형성할 수 있다. 게이트 전극층은 탄탈륨(Ta), 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al), 동(Cu), 크롬(Cr), 네오듐(Nd) 등의 금속원소, 또는 상기 금속원소를 주성분으로 하는 합금재료 또는 화합물재료로 형성하 면 좋다. 또한, 게이트 전극층으로서 인 등의 불순물원소를 도핑한 다결정실리콘으로 대표되는 반도체층이나 AgPdCu 합금을 사용하여도 좋다. 또한, 게이트 전극층은 단층 구조이어도 좋고 적층 구조이어도 좋다. 이때, 나중에 완성하는 용량소자의 상부 전극층도 형성된다. 상부 전극층은 게이트 전극층과 동일재료로 이루어진다.
또한, 본 실시형태에서는 게이트 전극층의 측면을 테이퍼 형상을 갖도록 형성한다. 상기 게이트 전극층의 테이퍼 형상은 에칭 가공시에, 웨트 에칭법을 사용하여 형성할 수 있다. 또한, 드라이 에칭법을 행한 후, 계속해서 웨트 에칭법을 행하는 것으로 형성할 수도 있다. 또, 수직 형상의 측면을 갖는 게이트 전극층을 형성하여도 좋다. 또한, 게이트 전극층을 2층의 적층 구조로 하고, 각 층에서 테이퍼 각도가 다르도록 하여도 좋다. 게이트 전극층의 측면을 테이퍼 형상으로 하는 것으로, 상층에 적층하는 층의 피복성을 향상시킬 수 있다.
또한, 게이트 전극층은 각종 인쇄법(스크린(공판)인쇄, 오프셋(평판)인쇄, 볼록판인쇄나 그라비아(오목판)인쇄 등 원하는 패턴으로 형성되는 방법), 나노인프린트법, 액적토출법, 디스펜서법, 선택적인 도포법 등을 사용하여 형성하여도 좋다.
또, 게이트 전극층을 형성할 때의 에칭에 의해서, 게이트 절연층은 다소 에칭되어, 막 두께가 감소하는(이른바 막 감소) 경우가 있다.
반도체층에 불순물원소를 첨가하여, 한 쌍의 불순물영역을 형성한다. 반도체층에 형성된 불순물영역은 소스영역 또는 드레인영역으로서 기능한다. 첨가하는 불순물원소는 n형을 부여하는 불순물원소, 또는 p형을 부여하는 불순물원소를 적절하게 선택하여 첨가하면 좋다. n형을 부여하는 불순물원소로서는 인(P)이나 비소(As) 등을 사용할 수 있다. p형을 부여하는 불순물원소로서는 붕소(B)나 알루미늄(Al)이나 갈륨(Ga) 등을 사용할 수 있다. 이때, 한 쌍의 불순물영역의 사이에는 채널 형성영역이 형성된다.
또, 반도체층에서, 소스영역 또는 드레인영역으로서 기능하는 불순물영역과 채널 형성영역의 사이에, LDD(Light doped Drain)영역이라고 불리는 불순물영역을 형성하여도 좋다. LDD 영역은 소스영역 또는 드레인영역보다도, 저농도의 불순물영역이다. 또한, LDD 영역은 게이트 전극층과 겹치는 구조로 하여도 좋고, 겹치지 않는 구조로 하여도 좋다.
또한, 불순물원소를 활성화하기 위해서 가열 처리, 강광의 조사, 또는 레이저 빔의 조사를 하여도 좋다. 활성화와 동시에 게이트 절연층의 플라즈마 데미지나 게이트 절연층과 반도체층의 계면에 대한 플라즈마 데미지를 회복할 수 있다.
이어서, 게이트 전극층, 게이트 절연층을 덮는 제 1 층간 절연층을 형성한다. 본 실시형태에서는 절연층(913)과 절연층(914)의 적층 구조로 한다. 절연층(913) 및 절연층(914)은 스퍼터링법, 또는 플라즈마 CVD를 사용한 질화실리콘층, 질화산화실리콘층, 산화질화실리콘층, 산화실리콘층 등을 사용할 수 있고, 다른 실리콘을 포함하는 절연층을 단층 구조 또는 3층 이상의 적층 구조로서 사용하여도 좋다.
또, 질소 분위기 중에서, 300℃ 내지 550℃에서 1시간 내지 12시간의 열 처 리를 하여, 반도체층을 수소화하는 공정을 한다. 바람직하게는 400℃ 내지 500℃에서 행한다. 이 공정은 층간 절연층인 절연층(913)에 포함되는 수소에 의해 반도체층의 댕글링 본드를 종단하는 공정이다. 본 실시형태에서는 410℃에서 가열 처리를 한다.
절연층(913), 절연층(914)에서는 그 외에 질화알루미늄, 산화질화알루미늄, 질소 함유량이 산소 함유량보다도 많은 질화산화알루미늄 또는 산화알루미늄, 다이아몬드라이크카본(DLC), 질소 함유 탄소, 폴리실라잔, 그 밖의 무기절연재료를 포함하는 물질로부터 선택된 재료로 형성할 수 있다. 또한, 실록산을 포함하는 재료를 사용하여도 좋다. 또한, 유기절연재료를 사용하여도 좋고, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조사이클로부텐을 사용할 수 있다. 또한, 옥사졸수지를 사용할 수도 있고, 예를 들면 광경화형 폴리벤조옥사졸 등을 사용할 수 있다.
이어서, 절연층(913), 절연층(914), 게이트 절연층에, 반도체층에 형성된 소스영역 또는 드레인영역에 이르는 개구를 형성한다.
개구는 상기 실시형태 1 내지 4에서 개시한 바와 같이, 레이저 빔의 조사에 의한 애블레이션을 이용하여 형성할 수 있다. 자세하게는 다른 층(애블레이션시키는 층 및 그 상층에 적층된 층)에 흡수되는 2종류의 레이저 빔을 중첩하도록 조사하고, 중첩하여 조사한 영역의 일부 또는 전부를 애블레이션시켜 개구를 형성한다. 본 실시형태에서는 반도체층에 흡수되는 파장을 갖는 제 1 레이저 빔과, 게이트 절연층, 절연층(913) 및 절연층(914)에 흡수되는 파장을 갖는 제 2 레이저 빔을 중첩 하도록 조사하고, 중첩하여 조사한 영역을 애블레이션시켜 게이트 절연층, 절연층(913) 및 절연층(914)을 제거하여, 반도체층에 이르는 개구를 형성한다. 또, 제 1 레이저 빔은 제 2 레이저 빔과 중첩하여 조사한 영역에서 애블레이션시킬 수 있을 정도의 에너지를 갖는다. 제 2 레이저 빔은 조사한 영역에 불가역적인 변화를 주지 않을 정도의 에너지를 갖는다.
반도체층의 소스영역 또는 드레인영역에 이르는 개구는 포토레지스트를 사용하여 마스크층을 형성하고, 상기 마스크층을 사용하여 에칭 가공하여 형성하여도 좋다.
반도체층의 소스영역 또는 드레인영역에 이르는 개구에 소스 전극층 또는 드레인 전극층을 형성한다. 이상으로, 반도체층의 소스영역 또는 드레인영역과 소스 전극층 또는 드레인 전극층이 전기적으로 접속된다.
소스 전극층 또는 드레인 전극층은 PVD법, CVD법, 증착법 등에 의해 도전층을 형성하고, 상기 도전층을 선택적으로 에칭하여 형성할 수 있다. 소스 전극층 또는 드레인 전극층의 재료는 Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al, Ta, Mo, Cd, Zn, Fe, Ti, Si, Ge, Zr, Ba 등의 원소, 또는 상기 원소를 주성분으로 하는 합금재료 또는 상기 원소를 주성분으로 하는 금속질화물을 사용하여 형성한다. 소스 전극층 또는 드레인 전극층은 단층 구조이어도 좋고 적층 구조이어도 좋다.
또한, 소스 전극층 또는 드레인 전극층은 각종 인쇄법(스크린(공판)인쇄, 오프셋(평판)인쇄, 볼록판인쇄나 그라비아(오목판)인쇄 등 원하는 패턴으로 형성되는 방법), 나노인프린트법, 액적토출법, 디스펜서법, 선택적인 도포법 등을 사용하여 형성하여도 좋다. 또는 리플로법, 다마신법을 하여도 좋다. 이러한 방법을 사용하면, 원하는 장소에 선택적으로 도전층을 형성할 수 있다. 또, 소스 전극층 또는 드레인 전극층의 형성시에, 단자부(906)의 단자 전극층(950)도 형성된다.
이상의 공정에서, 화소부(902)에 트랜지스터(922), 트랜지스터(924), 구동회로부(904)에 복수의 트랜지스터(926)를 갖는 액티브 매트릭스기판을 제작할 수 있다.
또, 본 발명은 특별히 한정되지 않고, 트랜지스터는 채널 형성영역이 하나 형성되는 싱글 게이트 구조이어도 좋고, 두개 형성되는 더블 게이트 구조 또는 세개 형성되는 트리플 게이트 구조이어도 좋다.
다음에 제 2 층간 절연층으로서 절연층(916)을 형성한다. 절연층(916)으로서는 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘, 질화알루미늄, 질소를 포함하는 산화알루미늄(산화질화알루미늄이라고도 함), 산소를 포함하는 질화알루미늄(질화산화알루미늄이라고도 함), 산화알루미늄, 다이아몬드라이크카본(DLC), 질소 함유 탄소막, PSG(인유리), BPSG(인붕소유리), 알루미나, 그 밖의 무기절연재료를 포함하는 물질로부터 선택된 재료로 형성할 수 있다. 또한, 실록산수지를 사용하여도 좋다. 또한, 유기절연재료를 사용하여도 좋고, 유기재료로서는 감광성, 비감광성 어느 것이나 좋고, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조사이클로부텐, 폴리실라잔, 저유전율(Low-k)재료를 사용할 수 있다. 또한, 옥사졸지를 사용할 수도 있고, 예를 들면 광경화형 폴리벤조옥사졸 등을 사용할 수 있다. 평탄화를 위해서 형성하는 층간 절연층으로서는 내열성 및 절연성이 높고, 또한, 평탄화율이 높은 것이 요구되기 때문에, 절연층(916)의 형성방법으로서는 스핀 도포법으로 대표되는 도포법을 사용하면 바람직하다.
절연층(916)은 기타 딥법, 스프레이 도포, 닥터 나이프, 롤코터, 커튼 코터, 나이프 코터, CVD법, 증착법 등을 채용할 수 있다. 액적토출법에 의해 절연층(916)을 형성하여도 좋다. 액적토출법을 사용한 경우에는 재료액을 절약할 수 있다. 또한, 액적토출법과 같이 패턴을 전사, 또는 묘사할 수 있는 방법, 예를 들면 인쇄법(스크린인쇄나 오프셋인쇄 등 패턴이 형성되는 방법), 디스펜서법 등도 사용할 수 있다.
화소부(902)의 절연층(916)에, 트랜지스터(924)의 소스 전극층 또는 드레인 전극층에 이르는 개구를 형성한다. 개구는 상술한 소스 전극층 또는 드레인 전극층 및 반도체층의 소스영역 또는 드레인영역을 전기적으로 접속하기 위한 개구와 같이 형성하면 좋다.
예를 들면, 상기 실시형태 1 내지 4에서 개시한 바와 같이, 다른 층(애블레이션시키는 층 및 그 상층에 적층된 층)에 흡수되는 2종류의 레이저 빔을 중첩하도록 조사하고, 중첩하여 조사한 영역의 일부 또는 전부를 애블레이션시켜 개구를 형성한다. 자세하게는 소스 전극층 또는 드레인 전극층에 흡수되는 파장을 갖는 제 1 레이저 빔과, 절연층(916)에 흡수되는 파장을 갖는 제 2 레이저 빔을 중첩하도록 조사하고, 중첩하여 조사한 영역을 애블레이션시켜, 절연층(916)을 제거하여 개구를 형성할 수 있다. 이때, 제 1 레이저 빔은 제 2 레이저 빔과 중첩하여 조사한 영역에서 애블레이션시킬 수 있을 정도의 에너지를 갖는다. 제 2 레이저 빔은 조사한 영역에 불가역적인 변화를 주지 않을 정도의 에너지를 갖는다. 또, 레이저 빔의 조사에 의한 애블레이션을 이용하여 개구를 형성하는 경우에는 소스 전극층 또는 드레인 전극층과 비교적 증발하여 쉬운 저융점금속(본 실시형태에서는 크롬)을 사용하는 것이 바람직하다. 물론, 레이저 애블레이션을 이용하지 않고, 포토레지스트를 이용하여 마스크층을 형성하고, 상기 마스크층을 사용하여 에칭 가공하여 개구를 형성하여도 좋다.
화소부(902)의 절연층(916)상에 발광소자(930)를 형성한다. 발광소자(930)는 트랜지스터(924)와 전기적으로 접속하도록 한다.
우선, 절연층(916)에 형성되고, 트랜지스터(924)의 소스 전극층 또는 드레인 전극층이 노출된 개구에, 제 1 전극층(932)을 형성한다.
다음에, 제 1 전극층(932)의 단부를 덮고, 상기 제 1 전극층(932)상에 개구를 갖도록 격벽층(918)을 형성한다. 격벽층(918)으로서는 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘 등을 사용할 수 있고, 단층 구조이어도 좋고 2층, 3층과 같은 적층 구조이어도 좋다. 또한, 격벽층(918)의 다른 재료로서, 질화알루미늄, 산소 함유량이 질소 함유량보다도 많은 산화질화알루미늄, 질소 함유량이 산소 함유량보다도 많은 질화산화알루미늄 또는 산화알루미늄, 다이아몬드라이크카본(DLC), 질소 함유 탄소, 그 밖의 무기절연재료를 포함하는 물질로부터 선택된 재료를 사용할 수 있다. 실록산을 포함하는 재료를 사용하여도 좋다. 또한, 유기절연재료를 사용하여도 좋고, 유기재료로서는 감광성, 비감광성 어느 것이나 좋고, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조사이클로부텐, 폴리실라잔을 사용할 수 있다. 또한, 옥사졸지를 사용할 수도 있고, 예를 들면 광경화형 폴리벤조옥사졸 등을 사용할 수 있다.
격벽층(918)은 선택적으로 패턴을 형성할 수 있는 액적토출법이나 패턴을 전사 또는 묘사할 수 있는 인쇄법(스크린인쇄나 오프셋인쇄 등 패턴이 형성되는 방법), 디스펜서법, 기타 스핀 도포법 등의 도포법, 침지법 등을 사용하여 형성할 수 있다. 또한, 감광성의 재료를 사용하여 격벽층을 전체면에 형성하고, 감광성의 재료로 이루어지는 격벽층을 노광 및 현상하는 것으로, 원하는 형상으로 가공할 수 있다. 또한, 스퍼터링법, PVD법(Physical Vapor Deposition), 감압 CVD법(LPCVD법), 또는 플라즈마 CVD법 등의 CVD법(Chemical Vapor Deposition) 등을 사용하여 전체면에 형성하고, 리소그래피기술을 이용하여 레지스트 등의 마스크를 형성하여, 원하는 형상으로 에칭 가공하여도 좋다.
원하는 형상으로 가공하는 에칭 가공은 드라이 에칭법 또는 웨트 에칭법의 어느 쪽을 채용하여도 좋다. 대면적기판을 처리하기 위해서는 플라즈마 에칭(드라이 에칭법의 일종)이 적합하다. 에칭가스로서는 CF4, CHF3, NF3 등의 불소계의 가스, 또는 Cl2, BCl3 등의 염소계의 가스를 사용하고, He나 Ar 등의 불활성가스를 적절하게 첨가하여도 좋다. 또한, 대기압 방전의 에칭 가공을 적용하면, 국소적인 방전 가공도 가능하고, 기판의 전면에 레지스트 등의 마스크를 형성할 필요는 없다.
격벽층(918)은 곡율 반경이 연속적으로 변화하는 형상이 바람직하다. 격벽층을 이러한 형상으로 하는 것으로, 위쪽에 적층 형성되는 층의 피복성이 향상된다.
다음에, 제 1 전극층(932) 및 격벽층(918)상에 층(934), 제 2 전극층(936)을 적층 형성한다. 그리고, 제 1 전극층(932)과 제 2 전극층(936)의 사이에 층(934)이 협지된 구조의 발광소자(930)를 얻는다. 층(934)은 적어도 원하는 발광 파장을 얻을 수 있는 발광재료를 포함하는 층으로 구성된다.
제 1 전극층(932) 및 제 2 전극층(936)의 어느 한쪽은 양극으로서 기능하고, 다른쪽은 음극으로서 기능한다. 제 1 전극층(932) 및 제 2 전극층(936)은 인듐석산화물(ITO), 산화실리콘을 포함하는 인듐석산화물, 2중량% 내지 20중량%의 산화아연을 포함하는 산화인듐 외에, 금(Au), 백금(Pt), 니켈(Ni), 텅스텐(W), 크롬(Cr), 몰리브덴(Mo), 철(Fe), 코발트(Co), 동(Cu), 팔라듐(Pd) 등을 사용하여 형성할 수 있다. 또한, 알루미늄 외에, 마그네슘과 은의 합금, 알루미늄과 리튬의 합금 등도 사용할 수 있다.
또, 층(934)에서 발광한 광을 외부로 추출하기 위해서, 제 1 전극층(932)과 제 2 전극층(936)의 어느 한쪽 또는 양쪽은 인듐석산화물 등을 사용하거나 또는 은, 알루미늄 등을 수nm 내지 수십nm의 두께가 되도록 형성하고, 가시광이 투과할 수 있도록 형성하는 것이 바람직하다.
제 1 전극층(932)은 상술한 재료를 전체면에 형성한 후, 선택적으로 에칭하여 형성할 수 있다. 또한, 제 1 전극층(932)은 각종 인쇄법(스크린(공판)인쇄, 오 프셋(평판)인쇄, 볼록판인쇄나 그라비아(오목판)인쇄 등 원하는 패턴으로 형성되는 방법), 나노인프린트법, 액적토출법, 디스펜서법, 선택적인 도포법 등을 사용하여 형성하여도 좋다. 또는 리플로법, 다마신법을 행하여도 좋다. 이러한 방법을 사용하면, 원하는 장소에 선택적으로 도전층을 형성할 수 있다.
또한, 제 1 전극층(932)은 그 표면이 평탄화되도록, CMP법, 폴리비닐알콜계의 다공질체로 식정하여, 연마하여도 좋다. 또한 CMP법을 사용한 연마 후에, 제 1 전극층(932)의 표면에 자외선 조사, 산소 플라즈마 처리 등을 하여도 좋다.
제 1 전극층(932)을 형성 후, 가열 처리를 하여도 좋다. 이 가열 처리에 의해, 제 1 전극층(932) 중에 포함되는 수분은 방출된다. 따라서, 제 1 전극층(932)은 탈가스 등이 생기지 않기 때문에, 제 1 전극층(932)상에 수분에 의해서 열화하기 쉬운 발광재료를 형성하여도, 발광재료는 열화하지 않고, 신뢰성이 높은 표시장치를 제작할 수 있다.
제 2 전극층(936)은 증착법, 스퍼터링법 등을 사용하여 형성할 수 있다. 또한, 제 2 전극층(936)상에 패시베이션층(보호층)으로서 절연층을 형성하여도 좋다. 이와 같이 제 2 전극층(936)을 덮도록 하여 패시베이션층을 형성하는 것은 유효하다. 패시베이션층으로서는 질화실리콘, 산화실리콘, 산화질화실리콘, 질화산화실리콘, 질화알루미늄, 산화질화알루미늄, 질소 함유량이 산소 함유량보다도 많은 질화산화알루미늄 또는 산화알루미늄, 다이아몬드라이크카본(DLC), 질소 함유 탄소막을 포함하는 절연층으로 이루어지고, 상기 절연층의 단층 구조 또는 조합한 적층 구조를 사용할 수 있다. 또는 실록산수지를 사용하여도 좋다.
이때, 커버릿지가 좋은 막을 패시베이션층으로서 사용하는 것이 바람직하고, 탄소막, 특히 DLC막을 사용하는 것은 유효하다. DLC막은 실온부터 100℃ 이하의 온도범위에서 성막 가능하기 때문에, 층(934)의 내열성이 낮은 경우에도 용이하게 적층 형성할 수 있다. DLC막은 플라즈마 CVD법(대표적으로는 RF 플라즈마 CVD법, 마이크로파 CVD법, 전자사이클로트론공명(ECR) CVD법, 열필라멘트 CVD법 등), 연소담법(燃燒炎法), 스퍼터링법, 이온빔증착법, 레이저증착법 등으로 형성할 수 있다. 성막에 사용하는 반응가스는 수소가스와, 탄화수소계의 가스(예를 들면 CH4, C2H2, C6H6 등)를 사용하여, 글로 방전에 의해 이온화하여, 부(負)의 자기바이어스가 가해진 캐소드에 이온을 가속 충돌시켜 성막한다. 또한, CN막은 반응가스로서 C2H4가스와 N2가스를 사용하여 형성하면 좋다. DLC막은 산소에 대한 블로킹 효과가 높고, 층(934)의 산화를 억제하는 것이 가능하다. 그 때문에, 이후에 계속되는 밀봉 공정을 하는 동안에 층(934)이 산화된다고 하는 문제를 방지할 수 있다.
제 1 전극층(932)상에 형성되는 층(934)은 적어도 발광재료를 포함하는 발광층으로 구성된다. 발광층은 유기 화합물, 무기화합물, 또는 유기 화합물과 무기화합물을 포함하는 층으로 형성한다. 제 1 전극층(932)과 제 2 전극층(936)의 사이에 층(934)이 형성되고 발광소자(930)를 얻을 수 있다.
이와 같이 발광소자(930)가 형성된 기판(901)과, 밀봉기판(908)을 시일재(910)에 의해서 고착하여, 발광소자(930)를 밀봉한다. 시일재(910)로서는 대표적으로는 가시광경화성, 자외선경화성 또는 열경화성의 수지를 사용하는 것이 바람 직하다. 예를 들면, 비스페놀 A형 액상수지, 비스페놀 A형 고형수지, 함브롬에폭시수지, 비스페놀 F형 수지, 비스페놀 AD형 수지, 페놀형수지, 크레졸형수지, 노볼락형수지, 환상 지방족에폭시수지, 에피비스형 에폭시수지, 글리시딜에스테르수지, 글리시딜아민계수지, 헤테로사이클릭식에폭시수지, 변성에폭시수지 등의 에폭시수지를 사용할 수 있다. 또, 시일재로 둘러싸인 영역(948)에는 충전재를 충전하여도 좋고, 질소 분위기하에서 밀봉함으로써, 질소 등을 봉입하여도 좋다. 충전재를 투과하여 광을 추출하는 구조의 경우는 충전재는 투광성을 가질 필요가 있다. 대표적으로는 가시광경화, 자외선경화 또는 열경화의 에폭시수지를 사용하면 좋다. 이상의 공정에서, 발광소자를 사용한 표시 기능을 갖는 표시장치가 완성된다. 또한 충전재는 액상의 상태로 적하하여, 표시장치 내에 충전할 수도 있다. 충전재로서, 건조제 등의 흡습성을 포함하는 물질을 사용하면, 한층 더 흡수 효과를 얻을 수 있고, 발광소자(930)의 열화를 막을 수 있다.
또한, 소자의 수분에 의한 열화를 막기 위해서, 화소부(902)를 둘러싸도록 건조제를 형성하여도 좋다. 예를 들면, 밀봉기판에 형성된 오목부에 건조제를 설치하면 좋고, 이러한 구조로 하는 것으로, 박형화를 방해하지 않는 구성으로 할 수 있다. 또한, 게이트 배선층에 대응하는 영역에도 건조제를 형성하고, 흡수면적을 넓게 하면 흡수 효과가 높다. 또한, 직접 발광하지 않는 게이트 배선층상에 건조제를 형성하면, 광 추출 효율을 저하시키지도 않는다.
또, 본 실시형태에서는 유리기판으로 발광소자를 밀봉한 경우를 도시하지 만, 밀봉의 처리는 발광소자를 수분으로부터 보호하기 위한 처리이고, 커버재로 기 계적으로 봉입하는 방법, 열경화성수지 또는 자외광경화성수지로 봉입하는 방법, 금속산화물이나 질화물 등의 배리어 능력이 높은 박막에 의해 밀봉하는 방법의 어느 하나를 사용한다. 커버재로서는 유리, 세라믹, 플라스틱 또는 금속을 사용할 수 있지만, 커버재측에 광을 추출하는 경우는 투광성이어야만 한다. 또한, 커버재와 상기 발광소자가 형성된 기판은 열경화성수지 또는 자외광경화성수지 등의 시일재를 사용하여 접합되고, 열 처리 또는 자외광 조사 처리에 의해서 수지를 경화시켜 밀폐공간을 형성한다. 이 밀폐공간 중에 산화바륨으로 대표되는 흡습재를 형성하는 것도 유효하다. 이 흡습재는 시일재의 위에 접하여 형성하여도 좋고, 발광소자로부터의 광을 방해하지 않는, 격벽층의 위나 주변부에 형성하여도 좋다. 또, 커버재와 발광소자가 형성된 기판과의 공간을 열경화성 수지 또는 자외광경화성수지로 충전하는 것도 가능하다. 이 경우, 열경화성 수지 또는 자외광경화성수지 중에 산화바륨으로 대표되는 흡습재를 첨가하여 두는 것은 유효하다.
또한, 소스 전극층 또는 드레인 전극층과 제 1 전극층(932)이 직접 접하여 전기적인 접속을 하지 않고, 배선층(도전층)을 통해서 접속하고 있어도 좋다.
본 실시형태에서는 단자부(906)에서, 단자 전극층(950)에 이방성 도전층(952)에 의해서 FPC(954)를 접속하여, 외부와 전기적으로 접속하는 구조로 한다.
또한, 도 27a에서 도시하는 바와 같이, 본 실시형태에 있어서 제작되는 표시장치는 화소부(902)와 동일 기판상에 구동회로부(904)가 형성되어 있다. 또, 본 발명은 특별히 한정되지 않고, 주변 구동회로로서 IC 칩을 상술한 COG 방식이나 TAB 방식에 의해서 실장한 것이어도 좋다.
또한, 본 발명의 표시장치에서, 화면표시의 구동방법은 특별히 한정되지 않고, 예를 들면, 점순차적으로 구동방법이나 선순차적으로 구동방법이나 면순차적으로 구동방법 등을 사용하면 좋다. 대표적으로는 선순차적으로 구동방법으로 하고, 시분할 계조 구동방법이나 면적 계조 구동방법을 적절하게 사용하면 좋다. 또한, 표시장치의 소스선에 입력하는 영상 신호는 아날로그 신호이어도 좋고, 디지털 신호이어도 좋고, 적절하게 영상 신호에 맞추어 구동회로 등을 설계하면 좋다.
본 발명을 적용하는 것으로, 포토레지스트를 사용한 리소그래피 공정을 이용하지 않고, 원하는 영역에 개구를 형성할 수 있다. 따라서, 리소그래피 공정을 삭감·간략화하는 것이 가능해진다. 또한, 본 발명은 다른 층에 흡수되는 2종류의 레이저 빔을 중첩하도록 조사하여 레이저 애블레이션시켜, 개구를 형성할 수 있다. 이와 같이 하는 것으로, 다른 층이나 기판에 대한 데미지를 방지하면서, 용이하게 애블레이션시켜 개구를 형성할 수 있다. 따라서, 표시장치의 제조에서, 제조 비용 저감, 스루풋의 향상을 도모할 수 있다.
본 실시형태는 실시형태 1 내지 5와 자유롭게 조합할 수 있다.
(실시형태 7)
표시장치의 표시 기능을 갖는 발광소자는 여러 가지의 소자 구조를 적용할 수 있다. 일반적으로, 발광소자는 발광재료가 유기 화합물인지, 무기화합물인지에 의해서 구별되어, 전자는 유기 EL소자, 후자는 무기 EL 소자라고 불리고 있다. 여기에서는 도 12 내지 도 14를 사용하고, 본 발명에 적용할 수 있는 발광소자의 예에 관해서 설명한다.
도 12는 유기 EL 소자에 관해서 도시하고 있다. 도 12에 도시하는 발광소자는 제 1 전극층(8270)과 제 2 전극층(8250)의 사이에, 층(8260)이 협지되어 있다. 제 1 전극층(8270) 및 제 2 전극층(8250)의 어느 한쪽은 양극이 되고, 다른쪽은 음극이 된다. 또, 양극은 발광층에 정공을 주입하는 전극을 나타내고, 음극은 발광층에 전자를 주입하는 전극을 나타낸다. 본 실시형태에서는 제 1 전극층(8270)을 양극으로 하고, 제 2 전극층(8250)을 음극으로 한다. 또한, 층(8260)은 정공 주입층(8262), 정공 수송층(8264), 발광층(8266), 전자수송층(8268), 전자주입층(8269)이 순차적으로 적층된 구성으로 한다.
제 1 전극층(8270)과 제 2 전극층(8250)은 인듐석산화물(ITO), 산화실리콘을 포함하는 인듐석산화물, 2중량% 내지 20중량%의 산화아연을 포함하는 산화인듐 외에, 금(Au), 백금(Pt), 니켈(Ni), 텅스텐(W), 크롬(Cr), 몰리브덴(Mo), 철(Fe), 코발트(Co), 동(Cu), 팔라듐(Pd) 등을 사용하여 형성할 수 있다. 또한, 알루미늄 외에, 마그네슘과 은의 합금, 알루미늄과 리튬의 합금 등도 제 1 전극층(8270)을 형성하는 데 사용할 수 있다. 제 1 전극층(8270)의 형성방법에 관해서는 상술한 실시형태 4의 제 1 전극층(7012)이나 실시형태 6의 제 1 전극층(932)과 같다. 또한, 제 2 전극층(8250)의 형성방법에 관해서 특별히 한정은 없고, 예를 들면 스퍼터링법이나 증착법 등을 사용하여 형성할 수 있다.
또, 발광한 광을 외부로 추출하기 위해서, 제 1 전극층(8270)과 제 2 전극층(8250)의 어느 한쪽 또는 양쪽은 인듐석산화물 등을 사용하거나 또는 은, 알루미늄 등을 수nm 내지 수십nm의 두께가 되도록 형성하고, 가시광이 투과할 수 있도록, 형성하는 것이 바람직하다.
정공 주입층(8262)은 제 1 전극층(8270)으로부터 정공 수송층(8264)에 정공의 주입을 보조하는 기능을 갖는 층이다. 정공 주입층(8262)을 형성함으로써, 제 1 전극층(8270)과 정공 수송층(8264) 사이의 이온화 포텐셜의 차가 완화되어, 정공이 주입되기 쉬워진다. 정공 주입층(8262)은 정공 수송층(8264)을 형성하고 있는 물질보다도 이온화 포텐셜이 작고, 제 1 전극층(8270)을 형성하고 있는 물질보다도 이온화 포텐셜이 큰 물질, 또는 정공 수송층(8264)과 제 1 전극층(8270)의 사이에 1nm 내지 2nm의 박막으로서 형성하였을 때에 에너지 밴드가 구부러지는 물질을 사용하여 형성하는 것이 바람직하다. 정공 주입층(8262)을 형성하는 데 사용할 수 있는 물질의 구체적인 예로서, 프탈로시아닌(약칭: H2Pc)이나 동프탈로시아닌(CuPC) 등의 프탈로시아닌계의 화합물, 또는 폴리(에틸렌디옥시티오펜)/폴리(스티렌설폰산) 수용액(PEDOT/PSS) 등의 고분자 등을 들 수 있다. 요컨대, 정공 주입층(8262)에서의 이온화 포텐셜이 정공 수송층(8264)에서의 이온화 포텐셜보다도 상대적으로 작아지는 물질을 정공 수송성 물질 중으로부터 선택함으로써, 정공 주입층(8262)을 형성할 수 있다. 정공 주입층(8262)을 형성하는 경우, 제 1 전극층(8270)은 인듐석산화물 등의 일함수가 높은 물질을 사용하여 형성하는 것이 바람직하다. 또, 본 발명은 특별히 한정되지 않고, 정공 주입층(8262)은 형성하지 않아도 좋다.
정공 수송층(8264)은 제 1 전극층(8270)측으로부터 주입된 정공을 발광층(8266)에 수송하는 기능을 갖는 층이다. 이와 같이, 정공 수송층(8264)을 형성 함으로써, 제 1 전극층(8270)과 발광층(8266)의 거리를 뗄 수 있고, 그 결과, 제 1 전극층(8270) 등에 포함되어 있는 금속에 기인하여 발광이 소멸하는 것을 막을 수 있다. 정공 수송층(8264)은 정공 수송성 물질을 사용하여 형성하는 것이 바람직하고, 특히 1×10-6㎠/Vs 이상의 정공 이동도를 갖는 물질을 사용하여 형성하는 것이 바람직하다. 또, 정공 수송성 물질은 전자보다도 정공의 이동도가 높고, 전자의 이동도에 대한 정공의 이동도의 비의 값(=정공 이동도/전자 이동도)이 바람직하게는 100보다도 큰 물질을 말한다. 정공 수송층(8264)을 형성하는 데 사용할 수 있는 물질의 구체적인 예로서는 4,4'-비스[N-(1-나프틸)-N-페닐아미노]비페닐(약칭: NPB), 4,4'-비스[N-(3-메틸페닐)-N-페닐아미노]비페닐(약칭: TPD), 4,4',4"-트리스(N,N-디페닐아미노)트리페닐아민(약칭: TDATA), 4,4',4"-트리스[N-(3-메틸페닐)-N-페닐아미노]트리페닐아민(약칭: MTDATA), 4,4'-비스{N-[4-(N,N-G m-톨릴아미노)페닐]-N-페닐아미노}비페닐(약칭: DNTPD), 1,3,5-트리스[N,N-디(m-톨릴)아미노]벤젠(약칭: m-MTDAB), 4,4',4"-트리스(N-칼바조일)트리페닐아민(약칭: TCTA), 프탈로시아닌(약칭: H2Pc), 동프탈로시아닌(약칭: CuPc), 바다딜프탈로시아닌(약칭: VOPc), 4,4'-비스[N-(4-비페니릴)-N-페닐아미노]비페닐(약칭: BBPB) 등을 들 수 있다. 또, 정공 수송층(8264)은 단층 구조이어도 좋고, 적층 구조이어도 좋다.
발광층(8266)은 발광 기능을 갖는 층이고, 유기 화합물로 이루어지는 발광재료를 포함한다. 또한, 무기화합물을 포함하고 있어도 좋다. 발광층(8266)에 포함되는 유기 화합물은 발광성의 유기 화합물이면 특별히 한정은 없고, 여러 가지의 저분자계 유기 화합물, 고분자계 유기 화합물을 사용할 수 있다. 또한, 발광성의 유기 화합물은 형광 발광재료, 또는 인광 발광재료의 어느 쪽을 사용하는 것도 가능하다. 발광층(8266)은 발광성의 유기 화합물만으로 이루어지는 층으로 하여도 좋고, 발광성의 유기 화합물을 상기 유기 화합물보다도 큰 에너지 갭을 갖는 호스트재료에 분산한 구성으로 하여도 좋다. 또, 발광층(8266)을, 유기 화합물로 이루어지는 발광재료와 호스트재료를 포함하는 층과 같이 복수의 화합물을 혼합한 층으로 하는 경우는 공증착법을 사용하여 형성할 수 있다. 여기에서, 공증착은 하나의 처리실 내에 형성된 복수의 증착원으로부터 각각 원료를 기화시키고, 기화한 원료를 기상상태로 혼합하여, 피처리물상에 퇴적시키는 증착법을 말한다.
전자수송층(8268)은 제 2 전극층(8250)으로부터 주입된 전자를 발광층(8266)에 수송하는 기능을 갖는 층이다. 이와 같이, 전자수송층(8268)을 형성함으로써, 제 2 전극층(8250)과 발광층(8266)의 거리를 뗄 수 있고, 그 결과, 제 2 전극층(8250) 등에 포함되어 있는 금속에 기인하여 발광이 소멸하는 것을 막을 수 있다. 전자수송층(8268)은 전자수송성 물질을 사용하여 형성하는 것이 바람직하고, 특히 1×10-6㎠/Vs 이상의 전자 이동도를 갖는 물질을 사용하여 형성하는 것이 바람직하다. 또, 전자수송성 물질은 정공보다도 전자의 이동도가 높고, 정공의 이동도에 대한 전자의 이동도의 비의 값(=전자 이동도/정공 이동도)이 바람직하게는 100보다도 큰 물질을 말한다. 전자수송층(8268)을 형성하는 데 사용할 수 있는 물질의 구체적인 예로서는 트리스(8-퀴놀리노레이토)알루미늄(약칭: Alq3), 트리스(4-메 틸-8-퀴놀리노레이토)알루미늄(약칭: Almq3), 비스(10-하이드록시벤조[h]-퀴놀리노네이토)헬륨(약칭: BeBq2), 비스(2-메틸-8-퀴놀리노레이토)-4-페닐페놀레이트알루미늄(약칭: BAlq), 비스[2-(2-하이드록시페닐)벤조옥사졸레이토]아연(약칭: Zn(BOX)2), 비스[2-(2-하이드록시페닐)벤조티아졸레이토]아연(약칭: Zn(BTZ)2) 등의 금속착체 외에, 2-(4-비페니릴)-5-(4-tert-부틸페닐)-1,3,4-옥사디아졸(약칭: PBD), 1,3-비스[5-(p-tert-부틸페닐)-1,3,4-옥사디아졸-2-일]벤젠(약칭: OXD-7), 3-(4-tert-부틸페닐)-4-페닐-5-(4-비페니릴)-1,2,4-트리아졸(약칭: TAZ), 3-(4-tert-부틸페닐)-4-(4-에틸페닐)-5-(4-비페니릴)-1,2,4-트리아졸(약칭: p-EtTAZ), 바소페난트로린(약칭: BPhen), 바소큐프로인(약칭: BCP), 4,4-비스(5-메틸벤즈옥사졸-2-일)스틸벤(약칭: BzOs) 등을 들 수 있다. 또한, 전자수송층(8268)은 단층 구조이어도 좋고, 적층 구조이어도 좋다.
전자주입층(8269)은 제 2 전극층(8250)으로부터 전자수송층(8268)으로 전자의 주입을 보조하는 기능을 갖는 층이다. 전자주입층(8269)은 BPhen, BCP, p-EtTAZ, TAZ, BzOs 등의 전자수송층(8268)을 형성하는 데 사용할 수 있는 물질 중에서, 전자수송층(8268)의 형성에 사용하는 물질보다도 전자 친화력이 상대적으로 큰 물질을 선택하여 사용함으로써 형성할 수 있다. 이렇게 하여 전자주입층(8269)을 형성함으로써 제 2 전극층(8250)과 전자수송층(8268)의 사이의 전자 친화력의 차가 완화되어, 전자가 주입되기 쉬워진다. 또한, 전자주입층(8269)에는 리튬(Li), 세슘(Cs) 등의 알칼리금속, 리튬산화물, 칼륨산화물, 나트륨산화물 등의 알칼리금속 의 산화물, 칼슘산화물, 마그네슘산화물 등의 알칼리토류 금속의 산화물, 플루오르화리튬, 플루오르화 세슘 등의 알칼리금속의 플루오르화물, 플루오르화칼슘 등의 알칼리토류 금속의 플루오르화물, 또는 마그네슘(Mg), 칼슘(Ca) 등의 알칼리토류 금속 등의 무기물이 포함되어 있어도 좋다. 또한, 전자주입층(8269)은 BPhen, BCP, p-EtTAZ, TAZ, BzOs 등의 유기 화합물을 포함하는 구성이어도 좋고, LiF 등의 알칼리금속의 플루오르화물, 또는 CaF2 등의 알칼리토류 금속의 플루오르화물 등의 무기화합물로 이루어지는 구성이어도 좋다. 이와 같이 LiF 등의 알칼리금속의 플루오르화물, 또는 CaF2 등의 알칼리토류 금속의 플루오르화물 등의 무기화합물을 사용하여 1nm 내지 2nm의 박막으로서 전자주입층(8269)이 형성됨으로써 전자주입층(8269)의 에너지 밴드가 구부러지거나, 또는 전자주입층(8269)에 터널전류가 흐름으로써, 제 2 전극층(8250)으로부터 전자수송층(8268)으로 전자의 주입이 용이해진다.
또, 정공 주입층(8262) 대신에 정공 발생층이 형성되어 있어도 좋고, 또는 전자주입층(8269) 대신에 전자 발생층이 형성되어 있어도 좋다.
여기에서, 정공 발생층은 정공을 발생하는 층이다. 정공 수송성 물질 중으로부터 선택된 적어도 1의 물질과, 정공 수송성 물질에 대하여 전자 수용성을 나타내는 물질을 혼합함으로써 정공 발생층을 형성할 수 있다. 여기에서, 정공 수송성 물질로서는 정공 수송층(8264)을 형성하는 데 사용할 수 있는 물질과 같은 물질을 사용할 수 있다. 또한, 전자 수용성을 나타내는 물질로서는 몰리브덴산화물, 바나 듐산화물, 루테늄산화물, 레늄산화물 등의 금속산화물을 사용하는 것이 바람직하다.
또한, 전자 발생층은 전자를 발생하는 층이다. 전자수송성 물질 중으로부터 선택된 적어도 1의 물질과, 전자수송성 물질에 대하여 전자공여성을 나타내는 물질을 혼합함으로써 전자 발생층을 형성할 수 있다. 여기에서, 전자수송성 물질로서는 전자수송층(8268)을 형성하는 데 사용할 수 있는 물질과 같은 물질을 사용할 수 있다. 또한, 전자공여성을 나타내는 물질로서는 알칼리금속 및 알칼리토류 금속 중으로부터 선택된 물질, 구체적으로는 리튬(Li), 칼슘(Ca), 나트륨(Na), 칼륨(K), 마그네슘(Mg) 등을 사용할 수 있다.
정공 주입층(8262), 정공 수송층(8264), 발광층(8266), 전자수송층(8268), 전자주입층(8269)은 각각, 증착법, 액적토출법, 또는 도포법 등을 사용하여 형성하면 좋다. 제 1 전극층(8270) 또는 제 2 전극층(8250)은 스퍼터링법 또는 증착법 등을 사용하여 형성하면 좋다.
본 실시형태에서, 층(8260)은 적어도 발광층(8266)을 포함하고 있으면 좋고, 그 밖의 기능을 갖는 층(정공 주입층(8262), 정공 수송층(8264), 전자수송층(8268), 전자주입층(8269) 등)은 적절하게 형성하면 좋다.
또한, 제 1 전극층(8270)을 음극으로 하고, 제 2 전극층(8250)을 양극으로 하여도 좋다. 그 경우, 층(8260)은 제 1 전극층(8270)측으로부터, 전자주입층, 전자수송층, 발광층, 정공 수송층, 정공 주입층이 순차적으로 적층된 구성이 된다.
다음에, 무기 EL 소자에 관해서, 도 13, 도 14를 사용하여 설명한다. 무기 EL 소자는 그 소자 구성에 의해, 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 전자는 발광재료의 입자를 바인더 중에 분산시킨 발광층을 갖고, 후자는 발광재료의 박막으로 이루어지는 발광층을 갖고 있는 점에 차이는 있지만, 고전계에서 가속된 전자를 필요로 하는 점에서는 공통이다. 또, 얻어지는 발광의 메커니즘으로서는 도너 준위와 억셉터 준위를 이용하는 도너-억셉터 재결합형 발광과, 금속이온의 내각(內殼) 전자천이를 이용하는 국재형 발광이 있다. 일반적으로, 분산형 무기 EL에서는 도너-억셉터 재결합형 발광, 박막형 무기 EL 소자에서는 국재형(局在型) 발광인 경우가 많다.
본 발명에서 사용할 수 있는 발광재료는 모체재료와 불순물원소로 구성된다. 불순물원소는 발광 중심으로서 기능한다. 함유시키는 불순물원소를 변화시키는 것으로, 여러 가지의 색의 발광을 얻을 수 있다. 발광재료의 제작 방법으로서는 고상법이나 액상법(共沈法) 등의 여러 가지의 방법을 사용할 수 있다. 또한, 분무 열분해법, 복분해법, 프리커서의 열분해 반응에 의한 방법, 역미셸법이나 이들의 방법과 고온 소성을 조합한 방법, 동결 건조법 등의 액상법 등도 사용할 수 있다.
고상법은 모체재료와, 불순물원소 또는 불순물원소를 포함하는 화합물을 칭량하여, 유발(乳鉢)에서 혼합, 전기로에서 가열, 소성을 하여 반응시켜, 모체재료에 불순물원소를 함유시키는 방법이다. 소성 온도는 700℃ 내지 1500℃가 바람직하다. 온도가 지나치게 낮은 경우는 고체상 반응이 진행되지 않고, 온도가 지나치게 높은 경우는 모체재료가 분해하여 버리기 때문이다. 또, 분말상태로 소성을 하 여도 좋지만, 펠릿상태로 소성을 하는 것이 바람직하다. 비교적 고온에서의 소성을 필요로 하지만, 간단한 방법이기 때문에, 생산성이 좋아 대량생산에 적합하다.
액상법(공침법)은 모체재료 또는 모체재료를 포함하는 화합물과, 불순물원소 또는 불순물원소를 포함하는 화합물을 용액 중에서 반응시켜, 건조시킨 후, 소성을 하는 방법이다. 발광재료의 입자가 균일하게 분포하여, 입자직경이 작고 낮은 소성 온도에서도 반응이 진행할 수 있다.
발광재료에 사용하는 모체재료로서는 황화물, 산화물, 질화물을 사용할 수 있다. 황화물로서는 예를 들면, 황화아연, 황화카드뮴, 황화칼슘, 황화이트륨, 황화갈륨, 황화스트론튬, 황화바륨 등을 사용할 수 있다. 또한, 산화물로서는 예를 들면, 산화아연, 산화이트륨 등을 사용할 수 있다. 또한, 질화물로서는 예를 들면, 질화알루미늄, 질화갈륨, 질화인듐 등을 사용할 수 있다. 또, 셀렌화아연, 텔루루화아연 등도 사용할 수 있고, 황화칼슘-갈륨(CaGa2S4), 황화스트론튬-갈륨(SrGa2S4), 황화바륨-갈륨(BaGa2S4) 등의 3원계의 혼정이어도 좋다.
국재형 발광의 불순물원소로서, 망간(Mn), 동(Cu), 사마륨(Sm), 테르븀(Tb), 에르븀(Er), 툴륨(Tm), 유로퓸(Eu), 세륨(Ce), 플라세오듐(Pr) 등을 사용할 수 있다. 또, 불소(F), 염소(Cl) 등의 할로겐원소가 첨가되어 있어도 좋다. 할로겐원소는 전하 보상으로서 기능할 수도 있다.
한편, 도너-억셉터 재결합형 발광의 불순물원소로서, 도너 준위를 형성하는 제 1 불순물원소 및 억셉터 준위를 형성하는 제 2 불순물원소를 포함하는 발광재료 를 사용할 수 있다. 제 1 불순물원소는 예를 들면, 불소(F), 염소(Cl), 알루미늄(Al) 등을 사용할 수 있다. 제 2 불순물원소로서는 예를 들면, 동(Cu), 은(Ag) 등을 사용할 수 있다.
도너-억셉터 재결합형 발광의 발광재료를 고상법을 사용하여 합성하는 경우, 모체재료와, 제 1 불순물원소 또는 제 1 불순물원소를 포함하는 화합물과, 제 2 불순물원소 또는 제 2 불순물원소를 포함하는 화합물을 각각 칭량하여, 유발에서 혼합한 후, 전기로에서 가열, 소성을 한다. 모체재료로서는 상술한 모체재료를 사용할 수 있고, 제 1 불순물원소 또는 제 1 불순물원소를 포함하는 화합물로서는 예를 들면, 불소(F), 염소(Cl), 황화알루미늄 등을 사용할 수 있고, 제 2 불순물원소 또는 제 2 불순물원소를 포함하는 화합물로서는 예를 들면, 동(Cu), 은(Ag), 황화동, 황화은 등을 사용할 수 있다. 소성 온도는 700 내지 1500℃가 바람직하다. 온도가 지나치게 낮은 경우는 고체상 반응이 진행되지 않고, 온도가 지나치게 높은 경우는 모체재료가 분해하여 버리기 때문이다. 또, 분말상태로 소성을 하여도 좋지만, 펠릿상태로 소성을 하는 것이 바람직하다.
또한, 고체상 반응을 이용하는 경우의 불순물원소로서, 제 1 불순물원소와 제 2 불순물원소로 구성되는 화합물을 조합하여 사용하여도 좋다. 이 경우, 불순물원소가 확산되기 쉽고, 고체상 반응이 진행하기 쉬워지기 때문에, 균일한 발광재료를 얻을 수 있다. 또, 여분의 불순물원소가 들어 가지 않기 때문에, 순도가 높은 발광재료를 얻을 수 있다. 제 1 불순물원소와 제 2 불순물원소로 구성되는 화합물로서는 예를 들면, 염화동, 염화은 등을 사용할 수 있다.
또, 이들의 불순물원소의 농도는 모체재료에 대하여 0.01atom% 내지 10atom%의 범위이면 좋고, 바람직하게는 0.05atom% 내지 5atom%의 범위이다.
박막형 무기 EL 소자의 경우, 발광층은 상기 발광재료를 포함하는 층이고, 저항가열증착법, 전자빔증착(EB증착)법 등의 진공증착법, 스퍼터링법 등의 물리기상성장법(PVD), 유기금속 CVD법, 하이드라이드 수송 감압 CVD법 등의 화학기상성장법(CVD), 원자층 에피택시법(ALE) 등을 이용하여 형성할 수 있다.
도 13a 내지 13c에 발광소자로서 사용할 수 있는 박막형 무기 EL 소자의 일례를 도시한다. 도 13a 내지 13c에서, 발광소자는 제 1 전극층(50), 층(51), 제 2 전극층(53)을 포함한다. 층(51)은 적어도 발광층(52)을 포함하는 구성으로 한다.
도 13a에 도시하는 발광소자는 제 1 전극층(50)과 제 2 전극층(53)의 사이에, 발광층(52)만으로 구성되는 층(51)이 협지되어 있다. 도 13b 및 도 13c에 도시하는 발광소자는 도 13a의 발광소자에서, 제 1 전극층(50) 또는 제 2 전극층(53)과, 발광층(52)의 사이에 절연층을 형성하는 구조이다. 도 13b에 도시하는 발광소자는 제 1 전극층(50)과 발광층(52)의 사이에 절연층(54)을 갖고, 도 13c에 도시하는 발광소자는 제 1 전극층(50)과 발광층(52)의 사이에 절연층(54a), 제 2 전극층(53)과 발광층(52)의 사이에 절연층(54b)을 갖고 있다. 이와 같이 절연층은 발광층을 협지하는 한 쌍의 전극층 중 한쪽의 사이에만 형성하여도 좋고, 양쪽의 사이에 형성하여도 좋다. 또한 절연층은 단층 구조이어도 좋고, 적층 구조이어도 좋다.
또한, 도 13b에서는 제 1 전극층(50)에 접하도록 절연층(54)이 형성되어 있 지만, 절연층과 발광층의 순서를 반대로 하여, 제 2 전극층(53)에 접하도록 절연층(54)을 형성하여도 좋다.
다음에, 분산형 무기 EL 소자에 관해서 설명한다. 분산형 무기 EL 소자의 경우, 입자형의 발광재료를 바인더 중에 분산시켜 막형의 발광층을 형성한다. 발광재료의 제작 방법에 의해서, 충분히 원하는 크기의 입자를 얻을 수 없는 경우는 유발 등에서 분쇄 등에 의해서 입자형으로 가공하면 좋다. 바인더는 입상의 발광재료를 분산한 상태로 고정하여, 발광층으로서의 형상으로 유지하기 위한 물질이다. 발광재료는 바인더에 의해서 발광층 중에 균일하게 분산하여 고정된다.
분산형 무기 EL 소자의 경우, 발광층의 형성방법은 선택적으로 발광층을 형성할 수 있는 액적토출법이나 인쇄법(스크린인쇄나 오프셋인쇄 등), 스핀 도포법 등의 도포법, 침지법, 디스펜서법 등을 사용할 수도 있다. 막 두께는 특별히 한정되지 않지만, 바람직하게는 10nm 내지 1000nm의 범위이다. 또한, 발광재료 및 바인더를 포함하는 발광층에서, 발광재료의 비율은 50중량% 이상 80중량% 이하로 하면 좋다.
도 14a 내지 14c에 발광소자로서 사용할 수 있는 분산형 무기 EL 소자의 일례를 도시한다. 도 14a 내지 14c에서, 발광소자는 제 1 전극층(60), 층(65), 제 2 전극층(63)을 포함한다. 층(65)은 적어도 발광층을 포함하는 구성으로 한다.
도 14a에서의 발광소자는 제 1 전극층(60), 발광층(62), 제 2 전극층(63)의 적층 구조를 갖고, 발광층(62) 중에 바인더에 의해서 유지된 발광재료(61)를 포함한다.
본 실시형태에 사용할 수 있는 바인더로서는 절연재료를 사용할 수 있다. 구체적으로는 유기절연재료나 무기절연재료를 사용할 수 있고, 유기절연재료 및 무기절연재료의 혼합재료를 사용하여도 좋다. 유기절연재료로서는 시아노에틸셀룰로스계수지와 같이, 비교적 유전율이 높은 폴리머나, 폴리에틸렌, 폴리프로필렌, 폴리스티렌계수지, 실리콘수지, 에폭시수지, 플루오르화비닐리덴 등의 수지를 사용할 수 있다. 또한, 방향족폴리아미드, 폴리벤조이미다졸 등의 내열성 고분자, 또는 실록산수지를 사용하여도 좋다. 또, 실록산수지는 Si-0-Si 결합을 포함하는 수지에 상당한다. 실록산은 실리콘(Si)과 산소(0)의 결합으로 골격 구조가 구성된다. 치환기로서, 적어도 수소를 포함하는 유기기(예를 들면 알킬기, 방향족탄화수소)가 사용된다. 치환기로서, 플루오로기를 사용하여도 좋다. 또는 치환기로서, 적어도 수소를 포함하는 유기기와, 플루오로기를 사용하여도 좋다. 또한, 폴리비닐알콜, 폴리비닐부티랄 등의 비닐수지, 페놀수지, 노볼락수지, 아크릴수지, 멜라민수지, 우레탄수지, 옥사졸지(폴리벤조옥사졸) 등의 수지재료를 사용하여도 좋다. 이들의 수지에, 티타늄산바륨이나 티타늄산스트론튬 등의 고유전율의 미립자를 적절하게 혼합하여 유전율을 조정할 수도 있다.
바인더에 포함되는 무기절연재료로서는 산화실리콘(SiOx), 질화실리콘(SiNx), 산소 및 질소를 포함하는 실리콘, 질화알루미늄, 산소 및 질소를 포함하는 알루미늄 또는 산화알루미늄, 산화티타늄, BaTiO3, SrTiO3, 티타늄산납, 니오브산칼륨, 니오브산납, 산화탄탈륨, 탄탈륨산바륨, 탄탈륨산리튬, 산화이트륨, 산화 지르코늄, 그 밖의 무기절연재료를 포함하는 물질로부터 선택된 재료로 형성할 수 있다. 유기절연재료에, 유전율이 높은 무기절연재료를 포함시킴(첨가 등에 의해서)으로써, 발광재료 및 바인더로 이루어지는 발광층의 유전율을 더욱 제어할 수 있고, 더욱 유전율을 크게 할 수 있다. 바인더에 무기절연재료와 유기절연재료의 혼합층을 사용하여, 높은 유전율로 하면, 발광재료에 의해 큰 전하를 유기할 수 있다.
제작공정에서, 발광재료는 바인더를 포함하는 용액 중에 분산되지만, 본 실시형태에 사용할 수 있는 바인더를 포함하는 용액의 용매로서는 바인더재료가 용해하여, 발광층을 형성하는 방법(여러 가지의 웨트 프로세스) 및 원하는 막 두께에 적합한 점도의 용액을 제작할 수 있는 용매를 적절하게 선택하면 좋다. 유기용매 등을 사용할 수 있고, 예를 들면 바인더로서 실록산수지를 사용하는 경우는 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노메틸에테르아세테이트(PGMEA라고도 함), 3-메톡시-3-메틸-1-부탄올(MMB라고도 함) 등을 사용할 수 있다.
도 14b 및 도 14c에 도시하는 발광소자는 도 14a의 발광소자에서, 제 1 전극층(60) 또는 제 2 전극층(63)과, 발광층(62)의 사이에 절연층을 형성하는 구조이다. 도 14b에 도시하는 발광소자는 제 1 전극층(60)과 발광층(62)의 사이에 절연층(64)을 갖고, 도 14c에 도시하는 발광소자는 제 1 전극층(60)과 발광층(62)의 사이에 절연층(64a), 제 2 전극층(63)과 발광층(62)의 사이에 절연층(64b)을 갖고 있다. 이와 같이 절연층은 발광층을 협지하는 한 쌍의 전극층 중 한쪽의 사이에만 형성하여도 좋고, 양쪽의 사이에 형성하여도 좋다. 또한 절연층은 단층 구조이어 도 좋고, 적층 구조이어도 좋다.
또한, 도 14b에서는 제 1 전극층(60)에 접하도록 절연층(64)이 형성되어 있지만, 절연층과 발광층의 순서를 반대로 하여, 제 2 전극층(63)에 접하도록 절연층(64)을 형성하여도 좋다.
도 13에서의 절연층(54), 도 14에서의 절연층(64)과 같은 절연층은 특별히 한정되지 않지만, 절연 내압이 높고, 치밀한 막질인 것이 바람직하다. 더욱이, 유전율이 높은 것이 바람직하다. 예를 들면, 산화실리콘(SiOx), 산화이트륨, 산화티타늄, 산화알루미늄, 산화하프늄, 산화탄탈륨, 티타늄산바륨, 티타늄산스트론튬, 티타늄산납, 질화실리콘, 산화지르코늄 등이나 이들의 혼합층 또는 2종 이상의 적층을 사용할 수 있다. 이들의 절연층은 스퍼터링법, 증착법, CVD법 등에 의해 형성할 수 있다. 또한, 절연층은 이들 절연재료의 입자를 바인더 중에 분산하여 형성하여도 좋다. 바인더재료는 발광층에 포함되는 바인더와 같은 재료, 방법을 사용하여 형성하면 좋다. 막 두께는 특별히 한정되지 않지만, 바람직하게는 10nm 내지 1000nm의 범위이다.
도 13, 도 14에 도시하는 무기 EL 소자는 발광층을 협지하는 한 쌍의 전극층간에 전압을 인가하는 것으로 발광을 얻을 수 있지만, 직류 구동 또는 교류 구동의 어느 것에서나 동작할 수 있다.
본 실시형태(도 12 내지 도 14)에서 개시한 발광소자는 상기 실시형태에서 개시한 표시장치의 표시소자로서 구비될 수 있다.
예를 들면, 도 10에 도시하는 표시장치에, 도 12에 도시하는 유기 EL 소자를 적용하는 경우, 제 1 전극층(7012) 또는 제 2 전극층(7018)은 제 1 전극층(8270) 또는 제 2 전극층(8250)에 상당한다. 층(7016)은 층(8260)에 상당한다. 마찬가지로, 도 27에 도시하는 표시장치의 경우도, 제 1 전극층(932) 또는 제 2 전극층(936)은 제 1 전극층(8270) 또는 제 2 전극층(8250)에 상당한다. 층(934)은 층(8260)에 상당한다.
또한, 도 10에 도시하는 표시장치에, 도 13, 도 14에서 도시하는 무기 EL 소자를 적용하는 경우도 마찬가지이다. 제 1 전극층(7012) 또는 제 2 전극층(7018)은 제 1 전극층(50) 또는 제 2 전극층(53), 또는 제 1 전극층(60) 또는 제 2 전극층(63)에 상당한다. 층(7016)은 층(51) 또는 층(65)에 상당한다. 마찬가지로, 도 27에 도시하는 표시장치의 경우도, 제 1 전극층(932) 또는 제 2 전극층(936)은 제 1 전극층(50) 또는 제 2 전극층(53), 또는 제 1 전극층(60) 또는 제 2 전극층(63)에 상당한다. 층(934)은 층(51) 또는 층(65)에 상당한다.
본 실시형태에서 개시하는 발광소자 및 트랜지스터 등을 접속하기 위한 개구의 형성에 본 발명을 적용할 수 있다. 본 발명을 적용하는 것으로, 발광소자를 갖는 표시장치의 제조 공정에서 스루풋이 향상된다.
본 실시형태는 실시형태 4 내지 6과 자유롭게 조합할 수 있다.
(실시형태 8)
본 실시형태에서는 액정표시장치에 관해서 설명한다.
도 29a는 액정표시장치의 상면도이고, 도 29b는 도 29a의 선분 GH에서의 단면도이다.
도 29a에서 도시하는 바와 같이, 화소영역(606), 주사선 구동회로인 구동회로영역(608a), 주사선 구동영역인 구동회로영역(608b)이 시일재(692)에 의해서, 기판(600)과 밀봉기판(695)의 사이에 밀봉되고, 기판(600)상에 IC 드라이버에 의해서 형성된 신호선 구동회로인 구동회로영역(607)이 형성되어 있다. 화소영역(606)에는 트랜지스터(622) 및 용량소자(623)가 형성되고, 구동회로영역(608b)에는 트랜지스터(620) 및 트랜지스터(621)를 갖는 구동회로가 형성되어 있다. 기판(600)에는 상기 실시형태와 같은 기판을 적용할 수 있다. 기판(600)으로서 합성 수지로 이루어지는 기판을 사용하는 경우는 다른 기판과 비교하여 내열 온도가 낮은 것이 우려되지만, 내열성이 높은 기판을 사용한 제작공정 후, 전치함으로써 채용하는 것이 가능해진다.
화소영역(606)에는 하지 절연층(604a), 하지 절연층(604b)을 통해서 기판(600)상에 스위칭소자가 되는 트랜지스터(622)가 형성되어 있다. 본 실시형태에서는 트랜지스터(622)에 멀티 게이트형 박막 트랜지스터를 사용한다. 트랜지스터(622)는 소스영역 및 드레인영역으로서 기능하는 불순물영역을 갖는 반도체층, 게이트 절연층, 2층의 적층 구조인 게이트 전극층, 소스 전극층 및 드레인 전극층을 갖는다. 소스 전극층 또는 드레인 전극층은 반도체층의 불순물영역과 전기적으로 접속된다. 또한, 소스 전극층 또는 드레인 전극층은 화소 전극층(630)과 전기적으로 접속된다.
소스 전극층 또는 드레인 전극층은 적층 구조로 되어 있다. 소스 전극층 또는 드레인 전극층은 게이트 전극층을 덮는 절연층(612), 절연층(611) 및 게이트 절 연층에 형성된 개구로, 반도체층의 불순물영역과 접하여, 전기적으로 접속되어 있다.
반도체층의 불순물영역에 이르는 개구는 상기 실시형태 1 내지 4에서 개시한 바와 같이, 레이저 빔의 조사에 의한 애블레이션을 이용하여 형성할 수 있다. 자세하게는 다른 층(애블레이션시키는 층 및 그 상층에 적층된 층)에 흡수되는 2종류의 레이저 빔을 중첩하도록 조사하고, 중첩하여 조사한 영역의 일부 또는 전부를 애블레이션시켜 개구를 형성한다. 본 실시형태에서는 반도체층에 흡수되는 파장을 갖는 제 1 레이저 빔과, 게이트 절연층, 절연층(611) 및 절연층(612)에 흡수되는 파장을 갖는 제 2 레이저 빔을 중첩하도록 조사하고, 중첩하여 조사한 영역을 애블레이션시켜 게이트 절연층, 절연층(611) 및 절연층(612)을 제거하여, 반도체층에 이르는 개구를 형성한다. 또, 제 1 레이저 빔은 제 2 레이저 빔과 중첩하여 조사한 영역에서 애블레이션시킬 수 있을 정도의 에너지를 갖는다. 제 2 레이저 빔은 조사한 영역에 불가역적인 변화를 주지 않을 정도의 에너지를 갖는다.
반도체층의 불순물영역에 이르는 개구는 포토레지스트를 사용하여 마스크층을 형성하고, 상기 마스크층을 사용하여 에칭 가공하여 형성하여도 좋다.
또한, 소스 전극층 또는 드레인 전극층(644a, 644b)은 절연층(615)에 형성된 개구에서 화소 전극층(630)과 접하여, 전기적으로 접속된다. 절연층(615)에 형성되는 개구는 상기 실시형태 1 내지 4에서 개시한 바와 같이, 다른 층(애블레이션시키는 층 및 그 상층에 적층된 층)에 흡수되는 2종류의 레이저 빔을 중첩하도록 조사하고, 중첩하여 조사한 영역의 일부 또는 전부를 애블레이션시켜 개구를 형성한 다. 자세하게는 소스 전극층 또는 드레인 전극층(644b)에 흡수되는 파장을 갖는 제 1 레이저 빔과, 절연층(615)에 흡수되는 파장을 갖는 제 2 레이저 빔을 중첩하도록 조사하고, 중첩하여 조사한 영역을 애블레이션시켜, 소스 전극층 또는 드레인 전극층(644b) 및 절연층(615)을 제거하여 개구를 형성할 수 있다. 이때, 제 1 레이저 빔은 제 2 레이저 빔과 중첩하여 조사한 영역에서 애블레이션시킬 수 있을 정도의 에너지를 갖는다. 제 2 레이저 빔은 조사한 영역에 불가역적인 변화를 주지 않을 정도의 에너지를 갖는다. 본 실시형태는 소스 전극층 또는 드레인 전극층(644b)에 비교적 증발하여 쉬운 저융점금속(본 실시형태에서는 크롬)을 사용하고, 소스 전극층 또는 드레인 전극층(644a)에는 소스 전극층 또는 드레인 전극층(644b)보다도 증발하기 어려운 고융점금속(본 실시형태에서는 텅스텐)을 사용한다. 또, 레이저 빔의 에너지나, 소스 전극층 또는 드레인 전극층의 재료를 적절하게 선택함으로써, 애블레이션에 의해 절연층(615)만을 제거하여 개구를 형성하는 것도 가능하다. 물론, 레이저 애블레이션을 이용하지 않고, 포토레지스트를 사용하여 마스크층을 형성하고, 상기 마스크층을 사용하여 에칭 가공하여 개구를 형성하여도 좋다.
소스 전극층 또는 드레인 전극층(644a, 644b)이 노출된 개구에 화소 전극층(630)을 형성하고, 소스 전극층 또는 드레인 전극층(644a, 644b)과 화소 전극층(630)이 전기적으로 접속된다.
박막 트랜지스터(TFT)는 여러 가지 방법으로 제작할 수 있다. 예를 들면, 반도체층으로서, 결정성 반도체층을 적용한다. 결정성 반도체층상에는 게이트 절 연층을 통해서 게이트 전극층이 형성된다. 상기 게이트 전극층을 사용하여 상기 결정성 반도체층에 불순물원소를 첨가할 수 있다. 이와 같이 게이트 전극층을 사용한 불순물원소의 첨가에 의해, 불순물원소 첨가를 위한 마스크층을 형성할 필요는 없다. 게이트 전극층은 단층 구조, 또는 적층 구조로 할 수 있다. 불순물영역은 그 농도를 제어함으로써 고농도 불순물영역 및 저농도 불순물영역으로 할 수 있다. 이와 같이 저농도 불순물영역을 갖는 박막 트랜지스터를, LDD(Lightly doped drain) 구조라고 부른다. 또한 저농도 불순물영역은 게이트 전극과 겹치도록 형성할 수 있고, 이러한 박막 트랜지스터를, GOLD(Gate Overlaped LDD) 구조라고 부른다. 또한 박막 트랜지스터의 극성은 불순물영역에 인(P) 등을 사용함으로써 n형으로 한다. p형으로 하는 경우는 붕소(B) 등을 첨가하면 좋다. 그 후, 게이트 전극층 등을 덮는 절연층(611) 및 절연층(612)을 형성한다. 절연층(611(및 절연층(612))에 혼입된 수소에 의해, 결정성 반도체층의 댕글링 본드를 종단할 수 있다.
또 평탄성을 높이기 때문에, 층간 절연층으로서 절연층(615)을 형성하여도 좋다. 절연층(615)은 유기 절연재료 또는 무기절연재료를 사용하여, 단층 구조 또는 적층 구조로 형성할 수 있다. 예를 들면 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘, 산화질화알루미늄, 질소 함유량이 산소 함유량보다도 많은 질화 또는 산화알루미늄, 다이아몬드라이크카본(DLC), 폴리탄소(CN), PSG(인유리), BPSG(인붕소유리), 알루미나, 그 밖의 무기절연재료를 포함하는 물질로부터 선택된 재료로 형성할 수 있다. 또한, 유기절연재료를 사용하여도 좋고, 유기재료로서는 감광성, 비감광성 어느 것이나 좋고, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조사이클로부텐, 실록산수지 등을 사용할 수 있다. 또, 실록산수지는 Si-0-Si 결합을 포함하는 수지에 상당한다. 실록산은 실리콘(Si)과 산소(0)의 결합으로 골격 구조가 구성된다. 치환기로서, 적어도 수소를 포함하는 유기기(예를 들면 알킬기, 방향족탄화수소)가 사용된다. 치환기로서, 플루오로기를 사용하여도 좋다. 또는 치환기로서, 적어도 수소를 포함하는 유기기와, 플루오로기를 사용하여도 좋다.
또한 결정성 반도체층을 사용함으로써, 화소영역과 구동회로영역을 동일 기판상에 일체로 형성할 수 있다. 이 경우, 화소부의 트랜지스터와, 구동회로영역(608b)의 트랜지스터는 동시에 형성된다. 구동회로영역(608b)에 사용하는 트랜지스터는 CMOS 회로를 구성한다. CMOS 회로를 구성하는 박막 트랜지스터는 GOLD 구조이지만, 트랜지스터(622)와 같은 LDD 구조를 사용할 수도 있다.
본 실시형태에 한정되지 않고, 화소영역(606)의 박막 트랜지스터는 채널 형성영역이 하나 형성되는 싱글 게이트 구조, 두개 형성되는 더블 게이트 구조 또는 세개 형성되는 트리플 게이트 구조이어도 좋다. 또한, 주변 구동회로영역의 박막 트랜지스터도, 싱글 게이트 구조, 더블 게이트 구조 또는 트리플 게이트 구조이어도 좋다.
또, 본 실시형태에서 개시한 박막 트랜지스터의 제작 방법에 한하지 않고, 톱 게이트형(예를 들면 순스태거형), 보톰 게이트형(예를 들면, 역스태거형), 또는 채널영역의 상하에 게이트 절연막을 통해서 배치된 2개의 게이트 전극층을 갖는, 듀얼 게이트형이나 그 밖의 구조에서도 적용할 수 있다.
다음에, 화소 전극층(630)을 덮도록, 인쇄법이나 액적토출법에 의해, 배향막이라고 불리는 절연층(631)을 형성한다. 또, 절연층(631)은 스크린인쇄법이나 오프셋인쇄법을 사용하면, 선택적으로 형성할 수 있다. 그 후, 러빙 처리를 한다. 이 러빙 처리는 액정의 모드, 예를 들면 VA 모드일 때는 처리를 하지 않을 때가 있다. 배향막으로서 기능하는 절연층(633)도 절연층(631)과 같다. 계속해서, 시일재(692)를 액적토출법에 의해 화소를 형성한 주변의 영역에 형성한다.
그 후, 배향막으로서 기능하는 절연층(633), 대향 전극으로서 기능하는 도전층(634), 컬러필터로서 기능하는 착색층(635), 편광자(641(편광판이라고도 함)), 및 편광자(642)가 형성된 밀봉기판(695)과, TFT 기판인 기판(600)을 스페이서(637)를 통해서 접합하고, 그 공극에 액정층(632)을 형성한다. 본 실시형태의 액정표시장치는 투과형이기 때문에, 기판(600)의 소자를 갖는 면과 반대측에도 편광자(편광판(643))를 형성한다. 편광자는 접착층에 의해서 기판에 형성할 수 있다. 시일재에는 충전제가 혼입되어 있어도 좋고, 또 밀봉기판(695)에는 차폐막(블랙 매트릭스) 등이 형성되어 있어도 좋다. 또, 컬러필터 등은 액정표시장치를 풀 컬러표시로 하는 경우, 적색(R), 녹색(G), 청색(B)을 나타내는 재료로 형성하면 좋고, 모노 컬러표시로 하는 경우, 착색층을 없애거나, 또는 적어도 하나의 색을 나타내는 재료로 형성하면 좋다.
또, 백 라이트에 RGB의 발광다이오드(LED) 등을 배치하여, 시분할에 의해 컬러 표시하는 계속가법혼색법(필드시퀀셜법)을 채용할 때에는 컬러필터를 설치하지 않는 경우가 있다. 블랙 매트릭스는 트랜지스터나 CMOS 회로의 배선에 의한 외광의 반사를 저감하기 위해서, 트랜지스터나 CMOS 회로와 겹치도록 형성하면 좋다. 또, 블랙 매트릭스는 용량소자에 겹치도록 형성하여도 좋다. 용량소자를 구성하는 금속막에 의한 반사를 방지할 수 있기 때문이다.
액정층을 형성하는 방법으로서, 디스펜서식(적하식)이나 소자를 갖는 기판(600)과 밀봉기판(695)을 접합하고 나서 모세관현상을 사용하여 액정을 주입하는 주입법을 사용할 수 있다. 적하법은 주입법을 적용하기 어려운 대면적기판을 취급할 때에 적용하면 좋다.
스페이서는 수㎛의 입자를 살포하여 형성하는 방법이어도 좋지만, 본 실시형태에서는 기판 전면에 수지막을 형성한 후 이것을 에칭 가공하여 형성하는 방법을 채용하였다. 이러한 스페이서의 재료를, 스피너(spinner)로 도포한 후, 노광과 현상 처리에 의해서 원하는 패턴으로 형성한다. 또 클린오븐 등에서 150℃ 내지 200℃로 가열하여 경화시킨다. 이렇게 하여 제작되는 스페이서는 노광과 현상 처리의 조건에 따라서 형상을 다르게 할 수 있지만, 바람직하게는 스페이서의 형상은 기둥형으로 정상부가 평탄한 형상이 되도록 하면, 대향측의 기판을 합쳤을 때에 액정표시장치로서의 기계적인 강도를 확보할 수 있다. 형상은 원추형, 각뿔형 등을 사용할 수 있고, 특별한 한정은 없다.
계속해서, 화소영역과 전기적으로 접속되어 있는 단자 전극층(678a, 678b)에, 이방성 도전체층(696)을 통해서, 접속용 배선기판인 FPC(694)을 형성한다. FPC(694)는 외부로부터의 신호나 전위를 전달하는 역할을 한다. 상기 공정을 거쳐 서, 표시 기능을 갖는 액정표시장치를 제작할 수 있다.
또 트랜지스터가 갖는 배선층(도전층), 게이트 전극층, 화소 전극층(630), 대향 전극층인 도전층(634)은 인듐석산화물(ITO), 산화인듐에 산화아연(ZnO)을 혼합한 타깃을 사용하여 형성한 IZO(indium zinc oxide), 산화인듐에 산화실리콘을 혼합한 도전재료, 유기인듐, 유기주석, 산화텅스텐을 포함하는 인듐산화물, 산화텅스텐을 포함하는 인듐아연산화물, 산화티타늄을 포함하는 인듐산화물, 산화티타늄을 포함하는 인듐석산화물, 텅스텐(W), 몰리브덴(Mo), 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 니오브(Nb), 탄탈륨(Ta), 크롬(Cr), 코발트(Co), 니켈(Ni), 티타늄(Ti), 백금(Pt), 알루미늄(Al), 동(Cu), 은(Ag) 등의 금속원소 또는 상기 금속원소를 주성분으로 하는 합금재료 또는 금속질화물로부터 선택할 수 있다.
편광판과 액정층의 사이에 위상차판을 가진 상태로 적층하여도 좋다.
또, 본 실시형태에서는 TN형의 액정 패널에 관해서 개시하였지만, 상기한 프로세스는 다른 방식의 액정 패널에 대해서도 마찬가지로 적용할 수 있다. 예를 들면, 유리기판과 평행하게 전계를 인가하여 액정을 배향시키는 횡전계방식의 액정 패널에 본 실시형태를 적용할 수 있다. 또한, VA(Vertical Aligment)방식의 액정 패널에 본 실시형태를 적용할 수 있다.
도 17과 도 18은 VA형 액정 패널의 화소 구조를 도시하고 있다. 도 17은 평면도이고, 도면 중에 도시하는 선분 IJ에 대응하는 단면 구조를 도 18에 도시하고 있다. 이하의 설명에서는 이 양 도면을 참조하여 설명한다.
이 화소 구조는 하나의 화소에 복수의 화소 전극이 있고, 각각의 화소 전극 에 TFT가 접속되어 있다. 각 TFT는 다른 게이트 신호로 구동되도록 구성되어 있다. 즉, 멀티도메인 설계된 화소에서, 개개의 화소 전극에 인가하는 신호를 독립하여 제어하는 구성을 갖고 있다.
화소 전극층(1624)은 개구(1623; 콘택트홀)에 의해, 배선층(1618)에서 TFT(1628)와 접속하고 있다. 또한, 화소 전극층(1626)은 개구(1627; 콘택트홀)에 의해, 배선층(1619)에서 TFT(1629)와 접속하고 있다. TFT(1628)의 게이트 전극층(1602)과, TFT(1629)의 게이트 전극층(1603)에는 다른 게이트 신호를 줄 수 있도록 분리되어 있다. 한편, 데이터선으로서 기능하는 배선층(1616)은 TFT(1628)와 TFT(1629)에서 공통으로 사용되고 있다.
개구(1623), 개구(1627)는 상기 실시형태 1 내지 4에서 개시한 바와 같이, 레이저 빔의 조사에 의한 애블레이션을 이용하여 형성할 수 있다. 자세하게는 다른 층(애블레이션시키는 층 및 그 상층에 적층된 층)에 흡수되는 2종류의 레이저 빔을 중첩하도록 조사하고, 중첩하여 조사한 영역의 일부 또는 전부를 애블레이션시켜 개구를 형성한다. 본 실시형태에서는 배선층(1618, 1619)에 흡수되는 파장을 갖는 제 1 레이저 빔과, 상층의 절연층(1620) 및 절연층(1622)에 흡수되는 파장을 갖는 제 2 레이저 빔을 중첩하도록 조사하고, 중첩하여 조사한 영역을 애블레이션시켜 절연층(1620, 1622)을 제거하여 개구를 형성한다. 제 1 레이저 빔은 제 2 레이저 빔과 중첩하여 조사한 영역에서 애블레이션시킬 수 있을 정도의 에너지를 갖는다. 제 2 레이저 빔은 조사한 영역에 불가역적인 변화를 주지 않을 정도의 에너지를 갖는다. 또, 절연층(1620, 1622)을 제거하여 개구를 형성하였지만, 제 1 레 이저 빔 및 제 2 레이저 빔의 에너지나, 배선층(1618, 1619)을 구성하는 재료 등을 적절하게 선택함으로써, 배선층(1618, 1619)의 상층부가 제거되고 하층부가 잔존하도록 또는 관통하도록 개구를 형성하여도 좋다. 이 경우에도, 개구의 측면(또는 측면 및 저면)에서 배선층(1618, 1619)은 노출되기 때문에, 화소 전극층(1624, 1626)과 전기적으로 접속되는 것은 가능하다.
화소 전극층(1624)과 화소 전극층(1626)은 도전재료를 전체면에 형성한 후, 선택적으로 에칭하여 형성할 수 있다. 화소 전극층(1624)과 화소 전극층(1626)의 형상은 다르며, 슬릿(1625)에 의해서 분리되어 있다. V자형으로 확대되는 화소 전극층(1624)의 외측을 둘러싸도록 화소 전극층(1626)이 형성되어 있다. 화소 전극층(1624)과 화소 전극층(1626)에 인가하는 전압의 타이밍을, TFT(1628) 및 TFT(1629)에 따라 다르게 하는 것으로, 액정의 배향을 제어하고 있다. 대향기판(1601)에는 차광층(1632), 착색층(1636), 대향 전극층(1640)이 형성되어 있다. 또한, 착색층(1636)과 대향 전극층(1640)의 사이에는 평탄화층(1637)이 형성되어, 액정의 배향 산란을 막고 있다. 도 19에 대향기판측의 구조를 도시한다. 대향 전극층(1640)은 다른 화소간에서 공통화되어 있는 전극이지만, 슬릿(1641)이 형성되어 있다. 이 슬릿(1641)과, 화소 전극층(1624) 및 화소 전극층(1626)측의 슬릿(1625)을 교대로 맞물리도록 배치하는 것으로, 경사 전계를 효과적으로 발생시켜 액정의 배향을 제어할 수 있다. 이것에 의해, 액정이 배향하는 방향을 장소에 따라서 다르게 할 수 있고, 시야각을 확대하고 있다.
본 발명을 적용하는 것으로, 포토레지스트를 사용한 리소그래피 공정을 이용 하지 않고, 원하는 영역에 개구를 형성할 수 있다. 따라서, 리소그래피 공정을 삭감·간략화하는 것이 가능해진다. 또한, 본 발명은 다른 층에 흡수되는 2종류의 레이저 빔을 중첩하도록 조사하여 레이저 애블레이션시켜, 개구를 형성할 수 있다. 이와 같이 하는 것으로, 다른 층이나 기판에 대한 데미지를 막으면서, 용이하게 애블레이션시켜 개구를 형성할 수 있다. 따라서, 표시장치의 제조 공정에서, 비용을 저감시키고, 스루풋을 향상시키는 것이 가능해진다.
본 실시형태는 상기한 실시형태 1 내지 4와 자유롭게 조합할 수 있다.
(실시형태 9)
본 실시형태에서는 표시소자에 액정표시소자를 사용하는 액정표시장치에 관해서 설명한다.
도 30에 도시하는 표시장치는 기판(450)상에, 화소영역에 역스태거형 트랜지스터인 트랜지스터(420), 화소 전극층(451), 절연층(452), 절연층(453), 액정층(454), 스페이서(481), 절연층(435), 대향 전극층(456), 컬러필터(458), 블랙 매트릭스(457), 대향기판(410), 편광판(편광자(431)), 편광판(편광자(433)), 밀봉영역에 시일재(482), 단자 전극층(487), 이방성 도전층(488), FPC(486)가 형성되어 있다.
본 실시형태에서 제작되는 트랜지스터(420)의 게이트 전극층, 반도체층, 소스 전극층, 드레인 전극층, 및 화소 전극층(451)은 상기 실시형태 6, 8 등에서 개시하는 바와 같이, 도전재료 또는 반도체재료로 이루어지는 재료층을 형성하고, 상기 재료층을 적절하게 선택적으로 에칭하여 형성할 수 있다.
본 실시형태에서는 채널을 형성하는 반도체층으로서 비정질 반도체층을 사용하고 있다. 채널을 형성하는 반도체층과 소스 전극층 또는 드레인 전극층과의 사이에 형성되는 1도전성을 갖는 반도체층은 필요에 따라서 형성하면 좋다. 본 실시형태에서는 반도체층과 1도전성을 갖는 반도체층으로서 비정질 n형 반도체층을 적층한다. 또한 1도전성을 갖는 반도체층으로서 n형 반도체층을 형성하고, n채널형 박막 트랜지스터의 NMOS 구조, p형 반도체층을 형성한 p채널형 박막 트랜지스터의 PM0S 구조, n채널형 박막 트랜지스터와 p채널형 박막 트랜지스터의 CMOS 구조를 제작할 수 있다.
도전성을 부여하기 위해서, 도전성을 부여하는 원소를 도핑에 의해서 첨가하여, 불순물영역을 반도체층에 형성하는 것으로, n채널형 트랜지스터, P채널형 트랜지스터를 형성할 수도 있다. 또한, PH3가스에 의한 플라즈마 처리를 함으로써, 반도체층에 도전성을 부여하여도 좋다.
본 실시형태에서는 트랜지스터(420)는 n채널형의 역스태거형 박막 트랜지스터로 되어 있다. 또한, 반도체층의 채널영역상에 보호층을 형성한 채널보호형의 역스태거형 박막 트랜지스터를 사용할 수도 있다.
이어서, 백 라이트 유닛(352)의 구성에 관해서 설명한다. 백 라이트 유닛(352)은 형광을 발하는 광원(361)으로서 냉음극관, 열음극관, 발광다이오드, 무기 EL, 유기 EL, 형광을 효율 좋게 도광판(365)에 유도하기 위한 램프 리플렉터 (362), 형광이 전체 반사하면서 전체면에 광을 유도하기 위한 도광판(365), 명도의 격차를 저감하기 위한 확산판(366), 도광판(365)의 아래로 누출된 광을 재이용하기 위한 반사판(364)을 갖도록 구성되어 있다.
백 라이트 유닛(352)에는 광원(361)의 휘도를 조정하기 위한 제어회로가 접속되어 있다. 제어회로로부터의 신호공급에 의해, 광원(361)의 휘도를 제어할 수 있다.
트랜지스터(420)의 소스 전극층 또는 드레인 전극층 및 화소 전극층(451)은 절연층(452)에 형성된 개구에서 전기적으로 접속된다. 상기 개구는 상기 실시형태 1 내지 4에서 개시한 바와 같이, 레이저 빔의 조사에 의한 애블레이션을 이용하여 형성할 수 있다. 자세하게는 다른 층(애블레이션시키는 층 및 그 상층에 적층된 층)에 흡수되는 2종류의 레이저 빔을 중첩하도록 조사하고, 중첩하여 조사한 영역의 일부 또는 전부를 애블레이션시켜 개구를 형성한다. 본 실시형태에서는 소스 전극층 또는 드레인 전극층에 흡수되는 파장을 갖는 제 1 레이저 빔과, 절연층(452)에 흡수되는 파장을 갖는 제 2 레이저 빔을 중첩하도록 조사하고, 중첩하여 조사한 영역을 애블레이션시켜, 소스 전극층 또는 드레인 전극층 및 절연층(452)을 제거하여 개구를 형성한다. 개구의 측면 및 저면에서는 소스 전극층 또는 드레인 전극층 및 1도전성을 갖는 반도체층이 노출된다. 제 1 레이저 빔은 제 2 레이저 빔과 중첩하여 조사한 영역에서 애블레이션시킬 수 있을 정도의 에너지를 갖는다. 제 2 레이저 빔은 조사한 영역에 불가역적인 변화를 주지 않을 정도의 에너지를 갖는다. 레이저 빔의 조사에 의한 애블레이션을 이용하여 개구를 형성하는 경우에는 소스 전극층 또는 드레인 전극층과 비교적 증발하여 쉬운 저융점금속(본 실시형태 에서는 크롬)을 사용하는 것이 바람직하다. 또, 본 실시형태에서는 절연층(452) 및 소스 전극층 또는 드레인 전극층을 관통하도록 개구를 형성하는 예를 개시하지만, 제 1 레이저 빔 및 제 2 레이저 빔의 에너지나, 소스 전극층 또는 드레인 전극층 및 절연층 등을 구성하는 재료를 적절하게 선택함으로써, 절연층(452)만을 관통하도록, 또는 소스 전극층 또는 드레인 전극층의 상층부가 제거되고 하층부가 잔존하도록 개구를 형성하는 것도 가능하다.
절연층(452)에 형성된 개구에 화소 전극층(451)을 형성하고, 화소 전극층(451) 및 소스 전극층 또는 드레인 전극층은 전기적으로 접속된다.
본 발명을 적용하는 것으로, 포토레지스트를 사용한 리소그래피 공정을 이용하지 않고, 원하는 영역에 개구를 형성할 수 있다. 따라서, 리소그래피 공정을 삭감 또는 간략화하는 것이 가능해진다. 또한, 본 발명은 다른 층에 흡수되는 2종류의 레이저 빔을 중첩하도록 조사하여 레이저 애블레이션시켜, 개구를 형성할 수 있다. 이와 같이 하는 것으로, 다른 층이나 기판에 대한 데미지를 막으면서, 용이하게 애블레이션시켜 개구를 형성할 수 있다. 따라서, 표시장치의 제조 공정에서, 비용을 저감시켜, 스루풋을 향상시키는 것이 가능해진다.
본 실시형태는 실시형태 1 내지 4, 8과 자유롭게 조합할 수 있다.
(실시형태 10)
본 실시형태에서는 상기 실시형태와 다른 표시장치의 일례에 관해서 설명한다.
도 20은 본 발명을 적용한 액티브 매트릭스형의 전자페이퍼를 도시한다. 또, 도 20에서는 액티브 매트릭스형의 전자페이퍼를 도시하지만, 본 발명은 패시브 매트릭스형의 전자페이퍼에도 적용할 수 있다.
전자페이퍼로서 트위스트볼 표시방식을 사용할 수 있다. 트위스트볼 표시방식은 백과 흑으로 나누어 칠한 구형(球形) 입자를 제 1 전극층 및 제 2 전극층의 사이에 배치하고, 제 1 전극층 및 제 2 전극층에 전위차를 발생시킨 구형 입자의 방향을 제어함으로써, 표시를 하는 방법이다.
트랜지스터(5801)는 역코플러너형의 박막 트랜지스터이고, 게이트 전극층(5802), 게이트 절연층(5804), 배선층(5805a), 배선층(5805b), 반도체층(5806)을 포함한다. 배선층(5805a), 배선층(5805b)은 소스 전극층 또는 드레인 전극층으로서 기능한다. 또한 배선층(5805b)은 제 1 전극층(5807)과 절연층(5908)에 형성되는 개구에서 접하여 전기적으로 접속되어 있다. 제 1 전극층(5807)과 제 2 전극층(5808)의 사이에는 흑색영역(5900a) 및 백색영역(5900b)을 갖고, 주위가 액체로 채워져 있는 캐비티(5904)를 포함하는 구형 입자(5809)가 형성되어 있고, 구형 입자(5809)의 주위는 수지 등의 충전재(5905)로 충전되어 있다.
본 실시형태에서, 트랜지스터(5801)를 구성하는 게이트 전극층(5802), 반도체층(5806), 배선층(5805a, 5805b) 등은 상기 실시형태에서 개시하는 바와 같이, 도전재료 또는 반도체재료로 이루어지는 재료층을 형성하고, 상기 재료층을 적절하게 선택적으로 에칭하여 형성할 수 있다.
배선층(5805b)은 절연층(5908)에 형성된 개구로 제 1 전극층(5807)과 전기적으로 접속된다. 상기 개구는 상기 실시형태 1 내지 4에서 개시한 바와 같이, 레이 저 빔의 조사에 의한 애블레이션을 이용하여 형성할 수 있다. 자세하게는 다른 층(애블레이션시키는 층 및 그 상층에 적층된 층)에 흡수되는 2종류의 레이저 빔을 중첩하도록 조사하고, 중첩하여 조사한 영역의 일부 또는 전부를 애블레이션시켜 개구를 형성한다. 본 실시형태에서는 배선층(5805b)에 흡수되는 파장을 갖는 제 1 레이저 빔과, 절연층(5908)에 흡수되는 파장을 갖는 제 2 레이저 빔을 중첩하도록 조사하고, 중첩하여 조사한 영역을 애블레이션시켜, 절연층(5908) 및 배선층(5805b)을 제거하여 개구를 형성한다. 제 1 레이저 빔은 제 2 레이저 빔과 중첩하여 조사한 영역에서 애블레이션시킬 수 있을 정도의 에너지를 갖는다. 제 2 레이저 빔은 조사한 영역에 불가역적인 변화를 주지 않을 정도의 에너지를 갖는다. 레이저 빔의 조사에 의한 애블레이션을 이용하여 개구를 형성하는 경우에는 배선층(5805b)과 비교적 증발하기 쉬운 저융점금속(본 실시형태에서는 크롬)을 사용하는 것이 바람직하다. 또, 본 실시형태에서는 절연층(5908) 및 배선층(5805b)을 관통하도록 개구를 형성하는 예를 개시하지만, 제 1 레이저 빔 및 제 2 레이저 빔의 에너지나, 배선층 및 절연층 등을 구성하는 재료를 적절하게 선택함으로써, 절연층(5908)만을 관통하도록, 또는 배선층(5805b)의 상층부가 제거되고 하층부가 잔존하도록 개구를 형성하는 것도 가능하다.
절연층(5908)에 형성된 개구에 제 1 전극층(5807)을 형성하고, 배선층(5805b)과 제 1 전극층(5807)은 전기적으로 접속된다.
레이저 애블레이션을 이용하는 것으로, 복잡한 리소그래피 공정을 하지 않고, 절연층에 개구를 형성할 수 있다.
또한, 트위스트볼 대신에, 전기영동소자를 사용하는 것도 가능하다. 투명한 액체와, 정(正)으로 대전한 흰 미립자와 부(負)로 대전한 검은 미립자를 봉입한 직경 10㎛ 내지 200㎛ 정도의 마이크로캡슐을 사용한다. 제 1 전극층과 제 2 전극층과의 사이에 형성되는 마이크로캡슐은 제 1 전극층과 제 2 전극층에 의해서, 전장이 주어지면, 흰 미립자와, 검은 미립자가 반대의 방향으로 이동하여, 백 또는 흑을 표시할 수 있다. 이 원리를 응용한 표시소자가 전기영동표시소자이고, 일반적으로 전자페이퍼라고 불리고 있다. 전기영동표시소자는 액정표시소자와 비교하여 반사율이 높기 때문에, 보조 라이트는 불필요하고, 또한 소비전력이 작고, 어둑어둑한 장소에서도 표시부를 인식하는 것이 가능하다. 또한, 표시부에 전원이 공급되지 않는 경우에도, 한번 표시한 상을 유지하는 것이 가능하기 때문에, 전파 발신원으로부터 표시 기능이 있는 표시장치를 멀리 한 경우에도, 표시된 상을 보존하여 두는 것이 가능해진다.
트랜지스터는 스위칭소자로서 기능할 수 있는 것이면, 어떠한 구성으로 형성하여도 좋다. 반도체층도 비정질 반도체, 결정성 반도체, 다결정 반도체, 미결정 반도체 등 여러 가지의 반도체를 사용할 수 있고, 유기 화합물을 사용하여 유기 트랜지스터를 형성하여도 좋다.
본 실시형태에서는 구체적으로는 표시장치의 구성이 액티브 매트릭스형인 경우에 관해서 개시하지만, 물론 본 발명은 패시브 매트릭스형의 표시장치에도 적용할 수 있다.
본 발명을 적용하는 것으로, 포토레지스트를 사용한 리소그래피 공정을 이용 하지 않고, 원하는 영역에 개구를 형성할 수 있다. 따라서, 리소그래피 공정을 삭감·간략화하는 것이 가능해진다. 또한, 본 발명은 다른 층에 흡수되는 2종류의 레이저 빔을 중첩하도록 조사하여 레이저 애블레이션시켜, 개구를 형성할 수 있다. 이와 같이 하는 것으로, 다른 층이나 기판에 대한 데미지를 막으면서, 용이하게 애블레이션시켜 개구를 형성할 수 있다. 따라서, 표시장치의 제조 비용을 저감시켜, 스루풋을 향상시킬 수 있다.
본 실시형태는 상기한 실시형태 1 내지 4와 자유롭게 조합할 수 있다.
(실시형태 11)
다음에, 실시형태 4 내지 10에 의해서 제작되는 표시 패널에 구동용 드라이버회로를 실장하는 형태에 관해서 설명한다.
우선, COG 방식을 채용한 표시장치에 관해서, 도 16a를 사용하여 설명한다. 기판(2700)상에는 문자나 화상 등의 정보를 표시하는 화소부(2701)가 형성된다. 복수의 구동회로가 형성된 기판을, 직사각형상으로 분단하고, 분단 후의 구동회로(2751; 드라이버 IC라고도 표기)는 기판(2700)상에 실장된다. 도 16a는 복수의 드라이버 IC(2751), 드라이버 IC(2751)의 앞에 FPC(2750)을 실장하는 형태를 도시한다. 또한, 분할하는 크기를 화소부의 신호선측의 변의 길이와 거의 같게 하여, 단수의 드라이버 IC의 먼저 테이프를 실장하여도 좋다.
또한, TAB 방식을 채용하여도 좋고, 그 경우는 도 16b에서 도시하는 바와 같이 복수의 테이프를 접착하여, 상기 테이프에 드라이버 IC를 실장하면 좋다. COG 방식의 경우와 같이, 단수의 테이프에 단수의 드라이버 IC를 실장하여도 좋고, 이 경우에는 강도의 문제때문에, 드라이버 IC를 고정하는 금속편 등을 함께 접착하면 좋다.
이들의 표시 패널에 실장되는 드라이버 IC는 생산성을 향상시키는 관점에서, 1변이 300mm 내지 1000mm 이상인 직사각형상의 기판상에 복수개 만들어 넣으면 좋다.
요컨대, 기판상에 구동회로부와 입출력단자를 하나의 유닛으로 하는 회로 패턴을 복수개 형성하고, 마지막으로 분할하여 추출하면 좋다. 드라이버 IC의 장변의 길이는 화소부의 1변의 길이나 화소피치를 고려하여, 장변이 15mm 내지 80mm, 단변이 1mm 내지 6mm의 직사각형상으로 형성하여도 좋고, 화소영역의 1변, 또는 화소부의 1변과 각 구동회로의 1변을 더한 길이로 형성하여도 좋다.
드라이버 IC의 IC 칩에 대한 외형치수의 우위성은 장변의 길이에 있고, 장변이 15mm 내지 80mm로 형성된 드라이버 IC를 사용하면, 화소부에 대응하여 실장하는 데 필요한 수가 IC 칩을 사용하는 경우보다도 적어도 되고, 제조상의 수율을 향상시킬 수 있다. 또한, 유리기판상에 드라이버 IC를 형성하면, 모체로서 사용하는 기판의 형상에 한정되지 않기 때문에 생산성이 나쁘지 않다. 이것은 원형의 실리콘 웨이퍼로부터 IC 칩을 추출하는 경우와 비교하면 큰 우위점이다.
또한, 도 15b와 같이 주사선측 구동회로(3702)는 기판상에 일체로 형성되는 경우, 화소부(3701)의 외측의 영역에는 신호선측의 구동회로가 형성된 드라이버 IC가 실장된다. 이들의 드라이버 IC는 신호선측의 구동회로이다. RGB 풀 컬러에 대응한 화소영역을 형성하기 위해서는 XGA 클래스에서 신호선의 개수가 3072개 필요 하고, UXGA 클래스에서는 4800개가 필요해진다. 이러한 개수로 형성된 신호선은 화소부(3701)의 단부로 수블록마다 구분하여 인출선을 형성하고, 드라이버 IC의 출력단자의 피치에 맞추어 모인다.
드라이버 IC는 기판상에 형성된 결정성 반도체에 의해 형성되는 것이 적합하고, 상기 결정성 반도체는 연속발진의 레이저 빔을 조사하는 것으로 형성되는 것이 적합하다. 따라서, 상기 레이저 빔을 발생시키는 발진기로서는 연속발진의 고체 레이저 또는 기체 레이저를 사용하는 것이 바람직하다. 연속발진의 레이저 빔을 사용하면, 결정결함이 적고, 대입자직경의 다결정 반도체층을 얻을 수 있다. 이러한 반도체층을 사용하여 트랜지스터를 제작하면, 이동도나 응답 속도가 양호이기 때문에 고속 구동이 가능하고, 종래보다도 소자의 동작 주파수를 향상시킬 수 있고, 특성 격차가 적기 때문에 높은 신뢰성을 얻을 수 있다. 또, 한층 더 동작 주파수의 향상을 목적으로 하여, 트랜지스터의 채널 길이 방향과 레이저 빔의 주사방향과 일치시키면 좋다. 이것은 연속발진의 레이저 빔에 의한 레이저 결정화 공정에서는 트랜지스터의 채널 길이 방향과 레이저 빔의 기판에 대한 주사방향이 대강 평행(바람직하게는 -30도 이상 30도 이하)일 때, 가장 높은 이동도를 얻을 수 있기 때문이다. 또 채널 길이 방향은 채널 형성영역에서, 전류가 흐르는 방향, 다시 말하면 전하가 이동하는 방향과 일치한다. 이와 같이 제작한 트랜지스터는 결정립이 채널방향으로 연재하는 다결정 반도체층에 의해서 구성되는 반도체층을 갖고, 이것은 결정립계가 대강 채널방향을 따라 형성되어 있는 것을 의미한다.
레이저 결정화를 하기 위해서는 레이저 빔의 대폭적인 압축을 하는 것이 바 람직하고, 그 레이저 빔의 형상(빔 스폿)의 폭은 드라이버 IC의 단변과 같은 폭의 1mm 이상 3mm 이하 정도로 하는 것이 좋다. 또한, 피조사체에 대하여, 충분히 또한 효율적인 에너지 밀도를 확보하기 위해서, 레이저 빔의 조사 영역은 선형인 것이 바람직하다. 단, 여기에서 말하는 선형은 엄밀한 의미에서 선을 의미하고 있는 것이 아니라, 종횡비가 큰 직사각형 또는 장타원형을 의미한다. 예를 들면, 종횡비가 2이상(바람직하게는 10 이상 10000 이하)인 것을 가리킨다. 이와 같이, 레이저 빔의 형상(빔 스폿)의 폭을 드라이버 IC의 단변과 같은 길이로 하는 것으로, 생산성을 향상시킨 표시장치의 제작 방법을 제공할 수 있다.
도 16a, 16b와 같이 주사선 구동회로 및 신호선 구동회로의 양쪽으로서, 드라이버 IC를 실장하여도 좋다. 그 경우에는 주사선측과 신호선측에서 사용하는 드라이버 IC의 사양을 다른 것으로 하면 좋다.
화소영역은 신호선과 주사선이 교차하여 매트릭스를 형성하고, 각 교차부에 대응하여 트랜지스터가 배치된다. 본 실시형태는 화소영역에 배치되는 트랜지스터로서, 비정질 반도체 또는 세미어몰퍼스 반도체를 채널부로 한 TFT를 사용하는 것을 특징으로 한다. 비정질 반도체는 플라즈마 CVD법이나 스퍼터링법 등의 방법에 의해 형성한다. 세미어몰퍼스 반도체는 플라즈마 CVD법으로 300℃ 이하의 온도에서 형성하는 것이 가능하고, 예를 들면, 외치 550mm×650mm의 무알칼리유리기판이어도, 트랜지스터를 형성하는 데 필요한 막 두께를 단시간에 형성할 수 있다는 특징을 갖는다. 이러한 제조 기술의 특징은 대화면의 표시장치를 제작하는 데에 있어서 유효하다. 또한, 세미어몰퍼스 TFT는 SAS로 채널 형성영역을 구성함으로써 2 ㎠/V·sec 내지 10㎠/V·sec의 전계 효과 이동도를 얻을 수 있다. 이와 같이, 시스템 온 패널화를 실현한 표시 패널을 제작할 수 있다.
반도체층을 SAS로 형성한 TFT를 사용함으로써, 주사선측 구동회로도 기판상에 일체로 형성할 수 있다. 또, 반도체층을 SAS로 형성한 TFT를 사용하는 경우에는 주사선측 구동회로 및 신호선측 구동회로의 양쪽에 드라이버 IC를 실장하면 좋다.
이 경우에는 주사선측과 신호선측에서 사용하는 드라이버 IC의 사양을 다른 것으로 하는 것이 적합하다. 예를 들면, 주사선측의 드라이버 IC를 구성하는 트랜지스터에는 30V 정도의 내압이 요구되지만, 구동 주파수는 100kHz 이하이고, 비교적 고속동작은 요구되지 않는다. 따라서, 주사선측의 드라이버를 구성하는 트랜지스터의 채널 길이(L)는 충분히 크게 설정하는 것이 적합하다. 한편, 신호선측의 드라이버 IC의 트랜지스터에는 12V 정도의 내압이 있으면 충분하지만, 구동 주파수는 3V에서 65MHz 정도이고, 고속동작이 요구된다. 그 때문에, 드라이버를 구성하는 트랜지스터의 채널 길이 등은 미크론룰로 설정하는 것이 적합하다.
드라이버 IC의 실장방법은 특별히 한정되는 것은 아니라, COG 방법이나 와이어 본딩방법, 또는 TAB 방법을 사용할 수 있다.
드라이버 IC의 두께는 대향기판과 같은 두께로 하는 것으로, 양자의 높이는 거의 같은 것이 되어, 표시장치 전체로서의 박형화에 기여한다. 또한, 각각의 기판을 같은 재질의 것으로 제작함으로써, 이 표시장치에 온도 변화가 생겨도 열응력이 발생하지 않고, TFT에서 제작된 회로의 특성을 손상시키지 않는다. 이 외에도, 본 실시형태에서 개시하는 바와 같이 IC 칩보다도 장척의 드라이버 IC로 구동회로를 실장함으로써, 1개의 화소영역에 대하여, 실장되는 드라이버 IC의 개수를 줄일 수 있다.
이상과 같이 하여, 표시 패널에 구동회로를 내장할 수 있다.
(실시형태 12)
실시형태 4 내지 11에 의해서 제작되는 표시 패널(EL 표시 패널, 액정표시 패널)에서, 반도체층을 비정질 반도체, 또는 SAS로 형성하고, 주사선측의 구동회로를 기판상에 형성하는 예를 도시한다.
도 22는 1㎠/V·sec 내지 15㎠/V·sec의 전계 효과 이동도를 얻을 수 있는 SAS를 사용한 n채널형의 TFT로 구성하는 주사선측 구동회로의 블록도를 도시하고 있다.
도 22에서 8500으로 도시하는 블록이 1단분의 샘플링 펄스를 출력하는 펄스 출력회로에 상당하고, 시프트 레지스터는 n개의 펄스 출력회로에 의해 구성된다. 8501은 버퍼회로이고, 그 앞에 화소(8502)가 접속된다.
도 23은 펄스 출력회로(8500)의 구체적인 구성을 도시한 것이고, n채널형의 TFT(8601), TFT(8602), TFT(8603), TFT(8604), TFT(8605), TFT(8606), TFT(8607), TFT(8608), TFT(8609), TFT(8610), TFT(8611), TFT(8612), TFT(8613)로 회로가 구성되어 있다. 이때, SAS를 사용한 n채널형의 TFT의 동작 특성을 고려하여, TFT의 사이즈를 결정하면 좋다. 예를 들면, 채널 길이를 8㎛으로 하면, 채널폭은 10㎛ 내지 80㎛의 범위로 설정할 수 있다.
또한, 버퍼회로(8501)의 구체적인 구성을 도 24에 도시한다. 버퍼회로도 마찬가지로 n채널형의 TFT(8620), TFT(8621), TFT(8622), TFT(8623), TFT(8624), TFT(8625), TFT(8626), TFT(8627), TFT(8628), TFT(8629), TFT(8630), TFT(8631), TFT(8632), TFT(8633), TFT(8634), TFT(8635)로 구성되어 있다. 이때, SAS를 사용한 n채널형의 TFT의 동작 특성을 고려하여, TFT의 사이즈를 결정하면 좋다. 예를 들면, 채널 길이를 10㎛으로 하면, 채널폭은 10㎛ 내지 1800㎛의 범위로 설정하게 된다.
이러한 회로를 실현하기 위해서는 TFT 상호를 배선에 의해서 접속할 필요가 있다.
이상과 같이 하여, 표시 패널에 구동회로를 내장할 수 있다.
(실시형태 13)
본 실시형태를 도 28을 사용하여 설명한다. 도 28은 본 발명을 적용하여 제작되는 TFT 기판(2800)을 사용하여 EL 표시 모듈을 구성하는 일례를 도시하고 있다. 도 28에서, TFT 기판(2800)상에는 화소에 의해 구성된 화소부가 형성되어 있다.
도 28에서는 화소부의 외측이고, 구동회로와 화소의 사이에, 화소에 형성된 것과 같은 TFT 또는 그 TFT의 게이트 전극층과 소스 전극층 또는 드레인 전극층의 한쪽을 접속하여 다이오드와 같이 동작시킨 보호회로부(2801)가 구비되어 있다. 구동회로(2809)는 단결정 반도체로 형성된 드라이버 IC, 유리기판상에 다결정 반도체층으로 형성된 스틱 드라이버 IC, 또는 SAS로 형성된 구동회로 등이 적용되어 있 다.
TFT 기판(2800)은 액적토출법으로 형성된 스페이서(2806a), 스페이서(2806b)를 개재하여 밀봉기판(2820)과 고착되어 있다. 스페이서는 기판의 두께가 얇고, 또한 화소부의 면적이 대형화된 경우에도, 2장의 기판의 간격을 일정하게 유지하기 위해서 형성하여 두는 것이 바람직하다. TFT(2802), TFT(2803)와 각각 접속하는 발광소자(2804), 발광소자(2805)상이고, TFT 기판(2800)과 밀봉기판(2820)의 사이에 있는 공극에는 적어도 가시영역의 광에 대하여 투광성을 갖는 수지재료를 충전하여 고체화하여도 좋고, 무수화한 질소 또는 불활성기체를 충전시켜도 좋다.
도 28에서는 발광소자(2804), 발광소자(2805)를 상방 방사형(톱 이미션형)의 구성으로 한 경우를 도시하고, 도면 중에 도시하는 화살표시의 방향으로 광을 방사하는 구성으로 하고 있다. 각 화소는 화소를 적색, 녹색, 청색으로 하여 발광색을 다르게 하여 두는 것으로, 다색표시를 할 수 있다. 또한, 이때 밀봉기판(2820)측에 각 색에 대응한 착색층(2807a), 착색층(2807b), 착색층(2807c)을 형성하여 두는 것으로, 외부로 방사되는 발광의 색순도를 높일 수 있다. 또한, 화소를 백색 발광소자로서 착색층(2807a), 착색층(2807b), 착색층(2807c)과 조합하여도 좋다.
외부회로인 구동회로(2809)는 외부회로기판(2811)의 일단에 형성된 주사선 또는 신호선 접속단자와, 배선기판(2810)으로 접속된다. 또한, TFT 기판(2800)에 접하여 또는 근접시켜, 열을 기기의 외부에 전하기 위해서 사용되는, 파이프형의 고효율인 열전도 디바이스인 히트파이프(2813)와 방열판(2812)을 형성하고, 방열 효과를 높이는 구성으로 하여도 좋다.
또, 도 28에서는 톱 이미션형의 EL 표시 모듈로 하였지만, 발광소자의 구성이나 외부회로기판의 배치를 바꿔 보톰 이미션 구조는 물론 상면, 하면 양쪽으로부터 광이 방사하는 양쪽 방사 구조로 하여도 좋다. 톱 이미션형의 구성의 경우, 격벽이 되는 절연층을 착색하여 블랙 매트릭스로서 사용하여도 좋다. 이 격벽은 액적토출법에 의해 형성할 수 있고, 폴리이미드 등의 수지재료에, 안료계의 흑색수지나 카본 블랙 등을 혼합시켜 형성하면 좋고, 그 적층이어도 좋다.
또한, EL 표시 모듈은 위상차판이나 편광판을 사용하여, 외부로부터 입사하는 광의 반사광을 차단하도록 하여도 좋다. 또한 상방 방사형의 표시장치이면, 격벽이 되는 절연층을 착색하여 블랙 매트릭스로서 사용하여도 좋다. 이 격벽은 액적토출법 등에 의해서도 형성할 수 있고, 안료계의 흑색수지나, 폴리이미드 등의 수지재료에, 카본블랙 등을 혼합시켜도 좋고, 그 적층이어도 좋다. 액적토출법에 의해서, 다른 재료를 동영역에 복수회 토출하여, 격벽을 형성하여도 좋다. 위상차판으로서는 λ/4판 또는 λ/2판을 사용하여, 광을 제어할 수 있도록 설계하면 좋다. 구성으로서는 TFT 소자기판측으로부터 차례로, 발광소자, 밀봉기판(봉지재), 위상차판(λ/4판, 또는 λ/2판), 편광판과 같은 구성이 되고, 발광소자로부터 방사된 광은 이들을 통과하여 편광판측으로부터 외부로 방사된다. 이 위상차판이나 편광판은 광이 방사되는 측에 설치하면 좋고, 양쪽 방사되는 양쪽 방사형의 표시장치이면 양쪽에 설치할 수도 있다. 또한, 편광판의 외측에 반사 방지막을 갖고 있어도 좋다. 이것에 의해, 더욱 고세밀하고 정밀한 화상을 표시할 수 있다.
TFT 기판(2800)에서, 화소부가 형성된 측에 시일재나 접착성의 수지를 사용 하여 수지필름을 접착하여 밀봉 구조를 형성하여도 좋다. 본 실시형태에서는 유리기판을 사용하는 유리밀봉을 개시하였지만, 수지에 의한 수지 밀봉, 플라스틱에 의한 플라스틱 밀봉, 필름에 의한 필름 밀봉, 등 여러 가지의 밀봉방법을 사용할 수 있다. 수지필름의 표면에는 수증기의 투과를 방지하는 가스 배리어막을 형성하여 두면 좋다. 필름 밀봉 구조로 하는 것으로, 한층 더 박형화 및 경량화를 도모할 수 있다.
본 발명을 적용하여 제작한 TFT 기판 등을 구비한 표시장치는 공정이 일부 간략화되고, 그 제조에 있어서 스루풋이 향상된다. 따라서, 양산성 좋게 표시 모듈을 제조하는 것이 가능해진다.
본 실시형태는 실시형태 1 내지 7, 실시형태 11, 12와 자유롭게 조합할 수 있다.
(실시형태 14)
본 실시형태를 도 31a 및 도 31b를 사용하여 설명한다. 도 31a, 도 31b는 본 발명을 적용하여 제작되는 TFT 기판(2600)을 사용하여 액정표시 모듈을 구성하는 일례를 도시하고 있다.
도 31a는 액정표시 모듈의 일례이며, TFT 기판(2600)과 대향기판(2601)이 시일재(2602)에 의해 고착되고, 그 사이에 화소부(2603)와 액정층(2604)이 형성되어 표시영역을 형성하고 있다. 착색층(2605)은 컬러표시를 하는 경우에 필요하고, RGB 방식의 경우는 빨강, 초록, 파랑의 각 색에 대응한 착색층이 각 화소에 대응하여 형성되어 있다. TFT 기판(2600)의 외측에는 편광판(2607), 확산판(2613)이 배 치되어 있고, 대향기판(2601)의 외측에는 편광판(2606)이 배치되어 있다. 광원은 냉음극관(2610)과 반사판(2611)에 의해 구성되고, 회로기판(2612)은 플렉시블 배선기판(2609)에 의해 TFT 기판(2600)과 접속되고, 컨트롤회로나 전원회로 등의 외부회로가 내장되어 있다. 또한 편광판과 액정층의 사이에 위상차판을 가진 상태로 적층하여도 좋다.
액정표시 모듈에는 TN(Twisted Nematic) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, MVA(Multi-domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optical Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드 등을 사용할 수 있다.
도 31b는 도 31a의 액정표시 모듈에 OCB 모드를 적용한 일례이며, FS-LCD(Field sequential LCD)로 되어 있다. FS-LCD는 1프레임기간에 적색 발광과 녹색 발광과 청색 발광을 각각 행하는 것으로, 시간분할을 사용하여 화상을 합성하여 컬러표시를 하는 것이 가능하다. 또한, 각 발광을 발광다이오드 또는 냉음극관 등에서 행하기 때문에, 컬러필터가 불필요하다. 따라서, 3원색의 컬러필터를 나열하여, 각 색의 표시영역을 한정할 필요가 없고, 어떤 영역에서나 3색 모든 표시를 할 수 있다. 한편, 1프레임기간에 3색의 발광을 하기 위해서 액정의 고속 응답이 요구된다. 본 발명의 표시장치에, FS 방식을 사용한 FLC 모드, 및 OCB 모드를 적용하여, 고성능으로 고화질의 표시장치, 또한 액정 텔레비전장치를 완성시킬 수 있 다.
OCB 모드의 액정층은 소위 π셀 구조를 갖고 있다. π셀 구조는 액정분자의 프리틸트각이 액티브 매트릭스기판과 대향기판의 기판간의 중심면에 대하여 면대칭의 관계로 배향된 구조이다. π셀 구조의 배향상태는 기판간에 전압이 인가되지 않았을 때는 스프레이 배향이 되고, 전압을 인가하면 밴드 배향으로 이행한다. 이 밴드 배향이 백표시가 된다. 또 전압을 인가하면 밴드 배향의 액정분자가 양 기판과 수직으로 배향하여, 광이 투과하지 않는 상태가 된다. 또, OCB 모드로 하면, 종래의 TN 모드보다 약 10배 빠른 고속 응답성을 실현할 수 있다.
또한, FS 방식에 대응하는 모드로서, 고속동작이 가능한 강유전성 액정(FLC:Ferroelectric Liquid Crystal)을 사용한 HV(Half V)-FLC, SS(Surface Stabilized)-FLC 등도 사용할 수 있다. OCB 모드는 점도가 비교적 낮은 네마틱 액정을 사용하고, HV-FLC, SS-FLC에는 강유전상을 갖는 스메틱 액정을 사용할 수 있다.
또한, 액정표시 모듈의 고속 광학 응답 속도는 액정표시 모듈의 셀 갭을 좁게 하는 것으로 고속화한다. 또한 액정재료의 점도를 내리는 것이어도 고속화할 수 있다. 상기 고속화는 TN 모드의 액정표시 모듈의 화소영역의 화소 피치가 30㎛ 이하인 경우에 더욱 효과적이다. 또한, 인가전압을 순간만 높게(또는 낮게) 하는 오버드라이브법에 의해, 더욱 고속화가 가능하다.
도 31b의 액정표시 모듈은 투과형의 액정표시 모듈을 도시하고 있고, 광원으로서 적색광원(2910a), 녹색광원(2910b), 청색광원(2910c)이 형성되어 있다. 광원 은 적색광원(2910a), 녹색광원(2910b), 청색광원(2910c)의 각각 온오프를 제어하기 위해서, 제어부(2912)가 설치되어 있다. 제어부(2912)에 의해서, 각 색의 발광은 제어되고, 액정에 광은 입사되며, 시간분할을 사용하여 화상을 합성하여, 컬러표시가 행하여진다.
이상에 개시하는 액정 표시 모듈은 TFT 기판(2600)의 제작에 본 발명을 적용할 수 있다. 또, 본 발을 적용하여, TFT 기판(2600)과 화소부 등을 접속하기 위한 개구를 형성할 수 있다. 따라서, 일부 공정을 간략화할 수 있고, 스루풋도 향상되기 때문에, 액정표시 모듈을 양산성 좋게 제조할 수 있다.
본 실시형태는 실시형태 1 내지 3, 실시형태 8, 9, 11, 12와 적절하게 자유롭게 조합하여 사용하는 것이 가능하다.
(실시형태 15)
본 발명에 의해서 형성되는 표시장치에 의해서, 텔레비전장치(단 텔레비전, 또는 텔레비전 수신기라고도 함)를 완성시킬 수 있다. 도 21은 텔레비전장치의 주요한 구성을 도시하는 블록도를 도시하고 있다.
본 실시형태에 관계되는 텔레비전장치를 구성하는 표시 패널은 화소부(9011), 신호선측 구동회로(9012), 주사선측 구동회로(9013)로 구성된다. 상기 표시 패널에서, 신호선측 구동회로(9012) 및 주사선측 구동회로(9013)는 도 15a에서 도시하는 바와 같이 외부 장착의 구동회로로 하여도 좋고, 도 16a에 도시하는 바와 같이 COG 방식에 의해 별도 드라이버 IC로서 실장하여도 좋고, 도 16b에 도시하는 바와 같이 TAB 방식에 의해 드라이버 IC로서 실장하여도 좋다. 또한, 도 15b 에 도시하는 바와 같이 주사선측 구동회로를 TFT로 형성하여 기판상에 화소부와 일체로 형성하여도 좋고, 도 15c에 도시하는 바와 같이 신호선측 구동회로 및 주사선측 구동회로를 TFT로 형성하여 기판상에 화소부와 일체로 형성하여도 좋다. 도 15, 도 16의 상세한 설명은 상기 실시형태에서 설명하였기 때문에, 여기에서는 생략한다.
도 21에서, 그 밖의 외부회로의 구성으로서, 영상 신호의 입력측에서는 튜너(9014)에 수신한 신호 중, 영상 신호를 증폭하는 영상 신호증폭회로(9015)와, 거기로부터 출력되는 신호를 빨강, 초록, 파랑의 각 색에 대응한 색 신호로 변환하는 영상 신호 처리회로(9016)와, 그 영상 신호를 드라이버 IC의 입력사양으로 변환하기 위한 컨트롤회로(9017) 등으로 이루어져 있다. 컨트롤회로(9017)는 주사선측과 신호선측에 각각 신호가 출력한다. 디지털 구동하는 경우에는 신호선측에 신호 분할회로(9018)를 형성하여, 입력 디지털 신호를 m개로 분할하여 공급하는 구성으로 하여도 좋다.
튜너(9014)에서 수신한 신호 중, 음성 신호는 음성 신호증폭회로(9019)에 보내지고, 그 출력은 음성 신호 처리회로(9110)를 거쳐서 스피커(9113)에 공급된다. 제어회로(9111)는 수신국(수신 주파수)이나 음량의 제어정보를 입력부(9112)로부터 받아, 튜너(9014)나 음성 신호 처리회로(9110)에 신호를 송출한다.
이들의 표시 모듈을, 도 25a, 25b에 도시하는 바와 같이, 케이스에 내장하여, 텔레비전장치를 완성시킬 수 있다. 표시 모듈로서 액정표시 모듈을 사용하면 액정 텔레비전장치, EL 표시 모듈을 사용하면 EL 텔레비전장치, 또한 플라즈마 텔 레비전, 전자페이퍼 등도 제작할 수 있다. 도 25a에서, 표시 모듈에 의해 주화면(2403)이 형성되고, 기타 부속설비로서 스피커부(2409), 조작 스위치 등이 구비되어 있다. 이와 같이, 본 발명에 의해 텔레비전장치를 완성시킬 수 있다.
도 25a에서, 케이스(2401)에 표시용 패널(2402)이 내장되고, 수신기(2405)에 의해 일반의 텔레비전방송의 수신을 비롯하여, 모뎀(2404)을 통해서 유선 또는 무선에 의한 통신 네트워크에 접속함으로써 1방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자간, 또는 수신자간끼리)의 정보통신을 할 수도 있다. 텔레비전장치의 조작은 케이스(2401)에 내장된 스위치 또는 다른 리모콘장치(2406)에 의해 행하는 것이 가능하고, 이 리모콘장치에도 출력하는 정보를 표시하는 표시부(2407)가 형성되어 있어도 좋다.
또한, 텔레비전장치에도, 주화면(2403) 외에 서브화면(2408)을 제 2 표시용 패널로 형성하고, 채널이나 음량 등을 표시하는 구성이 부가되어 있어도 좋다. 이 구성에서, 주화면(2403) 및 서브화면(2408)을 본 발명의 액정표시용 패널 또는 EL 표시용 패널로 형성하여도 좋고, 주화면(2403)을 시야각이 우수한 EL 표시용 패널로 형성하고, 서브화면을 저소비전력으로 표시 가능한 액정표시용 패널로 형성하여도 좋다. 또한, 저소비전력화를 우선시키기 위해서는 주화면(2403)을 액정표시용 패널로 형성하고, 서브화면을 EL 표시용 패널로 형성하고, 서브화면은 점멸 가능하게 하는 구성으로 하여도 좋다. 본 발명을 사용하면, 이러한 대면적기판을 사용하고, 많은 TFT이나 전자부품을 사용하여도, 제조 비용을 눌러 표시장치를 제조할 수 있다.
도 25b는 예를 들면 20인치 내지 80인치의 대형의 표시부를 갖는 텔레비전장치로, 케이스(2410), 표시부(2411), 조작부인 리모콘장치(2412), 스피커부(2413) 등을 포함한다. 본 발명은 표시부(2411)의 제작에 적용된다. 도 25b의 텔레비전장치는 벽걸이형으로 되어 있고, 설치하는 스페이스를 넓게 필요로 하지 않는다.
물론, 본 발명은 텔레비전장치에 한정되지 않고, 퍼스널 컴퓨터의 모니터를 비롯하여, 철도의 역이나 공항 등에서의 정보표시반이나 가두에서의 광고표시반 등 특히 대면적의 표시매체로서 여러 가지의 용도에 적용할 수 있다.
본 발명을 적용하여, 표시장치의 TFT와 화소를 접속하는 개구 등을 형성할 수 있다. 그 결과, 간략화한 공정으로 할 수 있고, 표시장치의 제조에서, 스루풋을 향상시킬 수 있다.
본 실시형태는 상기한 실시형태 1 내지 14와 적절하게 자유롭게 조합할 수 있다.
(실시형태 16)
본 발명에 관계되는 전자기기로서, 텔레비전장치(단 텔레비전, 또는 텔레비전수신기라고도 함), 디지털카메라, 디지털비디오카메라 등의 카메라, 휴대전화장치(단 휴대전화기, 휴대전화라고도 함), PDA 등의 휴대정보단말기기, 휴대형 게임기, 컴퓨터용 모니터, 컴퓨터, 카오디오 등의 음향재생장치, 가정용 게임기 등의 기록매체를 구비한 화상재생장치 등을 들 수 있다. 그 구체적인 예에 관해서, 도 26을 참조하여 설명한다.
도 26a에 도시하는 휴대정보단말기기는 본체(9201), 표시부(9202) 등을 포함 하고 있다. 표시부(9202)는 본 발명에 관계되는 표시장치를 적용할 수 있다. 그 결과, 간략화한 공정에서 제작할 수 있고, 스루풋이 향상되기 때문에, 휴대정보단말기기를 양산성 좋게 제조할 수 있다.
도 26b에 도시하는 디지털비디오카메라는 본체(9700), 표시부(9701) 등을 포함하고 있다. 표시부(9701)는 본 발명에 관계되는 표시장치를 적용할 수 있다. 그 결과, 간략화한 공정에서 제작할 수 있고, 스루풋이 향상되기 때문에, 디지털비디오카메라를 양산성 좋게 제조할 수 있다.
도 26c에 도시하는 휴대전화기는 본체(9101), 표시부(9102) 등을 포함하고 있다. 표시부(9102)는 본 발명에 관계되는 표시장치를 적용할 수 있다. 그 결과, 간략화한 공정에서 제작할 수 있고, 스루풋이 향상되기 때문에, 휴대전화기를 양산성 좋게 제조할 수 있다.
도 26d에 도시하는 휴대형의 텔레비전장치는 본체(9301), 표시부(9302) 등을 포함하고 있다. 표시부(9302)는 본 발명에 관계되는 표시장치를 적용할 수 있다. 그 결과, 간략화한 공정에서 제작할 수 있고, 스루풋이 향상되기 때문에, 휴대형 텔레비전장치를 양산성 좋게 제조할 수 있다. 또한 텔레비전장치로서는 휴대전화기 등의 휴대단말에 탑재하는 소형부터, 운반을 할 수 있는 중형, 또한, 대형(예를 들면 40인치 이상)까지, 폭넓은 것에, 본 발명에 관계되는 표시장치를 적용할 수 있다.
도 26e에 도시하는 휴대형의 컴퓨터는 본체(9401), 표시부(9402) 등을 포함하고 있다. 표시부(9402)는 본 발명에 관계되는 표시장치를 적용할 수 있다. 그 결과, 간략화한 공정에서 제작할 수 있고, 스루풋이 향상되기 때문에, 휴대형의 컴퓨터를 양산성 좋게 제조할 수 있다.
이와 같이, 본 발명에 관계되는 표시장치를 적용하는 것으로, 전자기기를 양산성 좋게 제조할 수 있다.
본 실시형태는 상기한 실시형태 1 내지 15와 자유롭게 조합할 수 있다.
도 1은 본 발명을 설명하는 개념도.
도 2는 본 발명을 설명하는 개념도.
도 3은 본 발명을 설명하는 개념도.
도 4는 본 발명의 반도체 장치의 제작 방법의 예를 도시하는 도면.
도 5는 본 발명의 반도체 장치의 제작 방법의 예를 도시하는 도면.
도 6은 본 발명의 반도체 장치의 제작 방법의 예를 도시하는 도면.
도 7은 본 발명을 설명하는 개념도.
도 8은 본 발명을 설명하는 개념도.
도 9는 본 발명의 반도체 장치의 제작 방법의 예를 도시하는 도면.
도 10은 본 발명의 반도체 장치의 제작 방법의 예를 도시하는 도면.
도 11은 본 발명에 관계되는 레이저 가공장치를 설명하는 도면.
도 12는 본 발명에 적용할 수 있는 발광소자의 구성을 도시하는 도면.
도 13은 본 발명에 적용할 수 있는 발광소자의 구성을 도시하는 도면.
도 14는 본 발명에 적용할 수 있는 발광소자의 구성을 도시하는 도면.
도 15는 본 발명의 표시장치의 상면도.
도 16은 본 발명의 표시장치의 상면도.
도 17은 본 발명의 표시장치의 예를 도시하는 도면.
도 18은 본 발명의 표시장치의 예를 도시하는 도면.
도 19는 본 발명의 표시장치의 예를 도시하는 도면.
도 20은 본 발명의 표시장치의 예를 도시하는 도면.
도 21은 본 발명이 적용되는 전자기기의 주요한 구성을 도시하는 블록도.
도 22는 본 발명의 표시장치의 회로 구성의 예를 도시하는 도면.
도 23은 본 발명의 표시장치의 회로 구성의 예를 도시하는 도면.
도 24는 본 발명의 표시장치의 회로 구성의 예를 도시하는 도면.
도 25는 본 발명이 적용되는 전자기기의 예를 도시하는 도면.
도 26은 본 발명이 적용되는 전자기기의 예를 도시하는 도면.
도 27은 본 발명의 표시장치의 예를 도시하는 도면.
도 28은 본 발명의 표시 모듈의 구성예를 도시하는 도면.
도 29는 본 발명의 표시장치의 예를 도시하는 도면.
도 30은 본 발명의 표시장치의 예를 도시하는 도면.
도 31은 본 발명의 표시 모듈의 구성예를 도시하는 도면.
도 32는 본 발명에 관계되는 레이저 가공장치를 설명하는 도면.
도 33은 본 발명에 관계되는 레이저 가공장치를 설명하는 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 기판 12 : 도전층
14 : 제 1 재료층 16 : 제 2 재료층
18 : 제 1 레이저 빔 19 : 제 1 빔 스폿
20 : 제 2 레이저 빔 21 : 제 2 빔 스폿
22 : 중첩 조사 영역 24 : 개구
26 : 도전층 30 : 제 1 레이저 빔
31 : 제 1 빔 스폿 32 : 제 2 레이저 빔
33 : 제 2 빔 스폿 34 : 중첩 조사 영역
40 : 제 1 레이저 빔 41 : 제 1 빔 스폿
42 : 제 2 레이저 빔 43 : 제 2 빔 스폿
44 : 중첩 조사 영역 50 : 제 1 전극층
51 : 층 52 : 발광층
53 : 제 2 전극층 54 : 절연층
54a : 절연층 54b : 절연층
60 : 제 1 전극층 61 : 발광재료
62 : 발광층 63 : 제 2 전극층
64 : 절연층 65 : 층
352 : 백 라이트 유닛 361 : 광원
362 : 램프 프로텍터 364 : 반사판
365 : 도광판 366 : 확산판
410 : 대향기판 420 : 트랜지스터
431 : 편광판(편광자) 433 : 편광판(편광자)
435 : 절연층 450 : 기판
451 : 화소 전극층 452 : 절연층
453 : 절연층 454 : 액정층
456 : 대향 전극층 457 : 블랙 매트릭스
458 : 컬러필터 481 : 스페이서
482 : 시일재 486 : FPC
487 : 단자 전극층 488 : 이방성 도전층
600 : 기판 606 : 화소영역
607 : 구동회로영역 611 : 절연층
612 : 절연층 615 : 절연층
620 : 트랜지스터 621 : 트랜지스터
622 : 트랜지스터 623 : 용량소자
630 : 화소 전극층 631 : 절연층
632 : 액정층 633 : 절연층
634 : 도전층 635 : 착색층
637 스페이서 641 : 편광자
642 : 편광자 643 : 편광자(편광판)
64a : 절연층 64b : 절연층
692 : 시일재 694 : FPC
695 : 밀봉기판 696 : 이방성 도전체층
703 : 도전층 704 : 게이트 전극층
705 : 반도체층 706 : 게이트 절연층
707 : 반도체층 708 : 반도체층
7091 : 도전성을 갖는 반도체층 7111 : 도전성을 갖는 반도체층
713 : 도전층 720 : 트랜지스터
800 : 기판 802 : 도전층
804 : 제 1 재료층 806 : 제 2 재료층
808 : 도전층 810 : 개구
820 : 기판 822 : 도전층
824 : 제 1 재료층 826 : 제 2 재료층
828 : 도전층 830 : 개구
840 : 기판 842 : 도전층
844 : 제 1 재료층 846 : 제 2 재료층
848 : 도전층 850 : 개구
860 : 기판 862 : 제 1 재료층
864 : 제 2 재료층 866 : 도전층
868 : 개구 870 : 기판
872 : 제 1 재료층 874 : 제 2 재료층
876 : 도전층 878 : 개구
880 : 기판 882 : 제 1 재료층
884 : 제 2 재료층 886 : 도전층
888 : 개구 890 : 기판
892 : 제 1 재료층 894 : 제 2 재료층
896 : 도전층 898 : 개구
900 표시장치 901 : 기판
902 : 화소부 904 : 구동회로부
906 : 단자부 908 : 밀봉기판
910 : 시일재 913 : 절연층
914 : 절연층 916 : 절연층
918 : 격벽층 920 : 용량소자
922 : 트랜지스터 924 : 트랜지스터
926 : 트랜지스터 930 : 발광소자
932 : 제 1 전극층 934 : 층
936 : 제 2 전극층 942 : 컬러필터
944 : 차광층 948 : 영역
950 : 단자 전극층 952 : 이방성 도전층
954 : FPC 1601 : 대향기판
1602 : 게이트 전극층 1603 : 게이트 전극층
1616 : 배선층 1618 : 배선층
1619 : 배선층 1620 : 절연층
1622 : 절연층 1623 : 개구
1624 : 화소 전극층 1625 :슬릿
1626 : 화소 전극층 1627 : 개구
1628 : TFT 1629 : TFT
1632 : 차광층 1636 : 착색층
1637 : 평탄화층 1640 : 대향 전극층
1641 : 슬릿 2401 : 케이스
2402 : 표시용 패널 2403 : 주화면
2404 : 모뎀 2405 : 수신기
2406 : 리모콘장치 2407 : 표시부
2408 : 서브화면 2409 : 스피커부
2410 : 케이스 2411 : 표시부
2412 : 리모콘장치 2413 : 스피커부
2600 : TFT : 기판 2601 : 대향기판
2602 시일재 2603 : 화소부
2604 : 액정층 2605 : 착색층
2606 : 편광판 2609 : 플렉시블 배선기판
2610 : 냉음극관 2611 : 반사판
2612 : 회로기판 2613 : 확산판
2700 : 기판 2701 : 화소부
2702 : 화소 2703 : 주사선측 입력단자
2704 : 신호선측 입력단자 2750 : FPC
2751 : 드라이버 IC 2800 : TFT : 기판
2801 : 보호회로부 2802 : TFT
2803 : TFT 2804 : 발광소자
2805 : 발광소자 2809 : 구동회로
2810 : 배선기판 2811 : 외부회로기판
2812 : 방열판 2813 : 히트파이프
2820 : 밀봉기판 2912 : 제어부
3100 : 스테이지 3102 : 기판
3104 : 도전층 3106 : 제 1 재료층
3108 : 제 2 재료층 3110 : 피조사체
3120 : 제 1 레이저 3122 : 제 1 레이저 빔
3130 : 제 2 레이저 3132 : 제 2 레이저 빔
3140 : 집광렌즈 3142 : 미러
3146 : 미러 3200 : 스테이지
3202 : 기판 3204 : 제 1 재료층
3206 : 제 2 재료층 3210 : 피조사체
3220 : 제 1 레이저 3222 : 제 1 레이저 빔
3230 : 제 2 레이저 3232 : 제 2 레이저 빔
3240 : 집광렌즈 3242 : 미러
3244 : 집광렌즈 3246 : 미러
3400 : 스테이지 3402 : 기판
3406 : 제 1 재료층 3408 : 제 2 재료층
3410 : 피조사체 3412 : 기본파 레이저 빔
3422 : 제 1 레이저 빔 3430 : 고체 레이저
3432 : 제 2 레이저 빔 3440 : 집광렌즈
3452 : 미러 3456 : 미러
3458 : 미러 3460 : 빔 스플리터
3700 : 기판 3701 : 화소부
3702 : 주사선측 구동회로 4700 : 기판
4702 : 주사선 구동회로 4704 : 신호선 구동회로
5801 : 트랜지스터 5802 : 게이트 전극층
5804 : 게이트 절연층 5806 : 반도체층
5807 : 제 1 전극층 5808 : 제 2 전극층
5809 : 구형 입자 5904 : 캐비티
5905 : 충전재 5908 : 절연층
604a : 하지 절연층 604b : 하지 절연층
608a : 구동회로영역 608b : 구동회로영역
644a : 드레인 전극층 644b : 드레인 전극층
678a : 단자 전극층 7000 : 기판
7002 : 하지 절연층 7010 : 절연층
7012 : 제 1 전극층 7014 : 격벽층
7016 : 층 7018 : 제 2 전극층
7020 : 발광소자 7032 : 제 1 레이저 빔
7034 : 제 2 레이저 빔 7038 : 개구
710a : 제 1 도전성을 갖는 반도체층
710b : 제 1 도전성을 갖는 반도체층
712a : 도전층 712b : 도전층
7402 : 제 1 재료층 7403 : 제 1 재료층
7404 : 제 2 재료층 7405 : 제 2 재료층
7412 : 제 1 레이저 빔 7414 : 제 2 레이저 빔
7416 : 중첩 조사 영역 7422 : 제 1 재료층
7423 : 제 1 재료층 7424 : 제 2 재료층
7425 : 제 2 재료층 7432 : 제 1 레이저 빔
7434 : 제 2 레이저 빔 7436 : 중첩 조사 영역
7442 : 제 1 재료층 7444 : 제 2 재료층
7452 : 제 1 레이저 빔 7454 : 제 2 레이저 빔
7456 : 중첩 조사 영역 8250 : 제 2 전극층
8260 : 층 8262 : 정공 주입층
8264 정공 수송층 8266 : 발광층
8268 : 전자수송층 8269 : 전자주입층
8270 : 제 1 전극층 8500 : 펄스 출력회로
8501 : 버퍼회로 8502 : 화소
8601 : TFT 8602 : TFT
8603 : TFT 8604 : TFT
8605 : TFT 8606 : TFT
8607 : TFT 8608 : TFT
8609 : TFT 8610 : TFT
8611 : TFT 8612 : TFT
8613 : TFT 8620 : TFT
8621 : TFT 8622 : TFT
8623 : TFT 8624 : TFT
8625 : TFT 8626 : TFT
8627 : TFT 8628 : TFT
8629 : TFT 8630 : TFT
8631 : TFT 8632 : TFT
8633 : TFT 8634 : TFT
8635 : TFT 9011 : 화소부
9012 : 신호선측 구동회로 9013 : 주사선측 구동회로
9014 : 튜너 9015 : 영상 신호증폭회로
9016 : 영상 신호 처리회로 9017 : 컨트롤회로
9018 : 신호분할회로 9019 : 음성 신호증폭회로
903a : 하지 절연층 903b : 하지 절연층
9101 : 본체 9102 : 표시부
9110 : 음성 신호 처리회로 9111 : 제어회로
9112 : 입력부 9113 : 스피커
9201 : 본체 9202 : 표시부
9301 : 본체 9302 : 표시부
9401 : 본체 9402 : 표시부
9701 : 표시부 9702 : 표시부
2806a : 스페이서 2806b : 스페이서
2807a : 착색층 2807b : 착색층
2807c : 착색층 2910a : 적색광원
2910b : 녹색광원 2910c : 청색광원
5805a : 배선층 5805b : 배선층
5900a : 흑색영역 5900b : 백색영역
7443a : 제 1 재료층 7443b : 제 1 재료층
7445a : 제 2 재료층 7445b : 제 2 재료층

Claims (15)

  1. 반도체 장치의 제작 방법에 있어서,
    제 1 재료층을 형성하는 단계;
    상기 제 1 재료층상에 제 2 재료층을 형성하는 단계; 및
    상기 제 1 재료층 및 상기 제 2 재료층에, 제 1 레이저 빔 및 제 2 레이저 빔을 조사하여, 적어도 상기 제 2 재료층의 한 영역을 제거하는 단계를 포함하고,
    상기 제 1 레이저 빔은 적어도 상기 제 1 재료층에 의해 흡수되고,
    상기 제 2 레이저 빔은 적어도 상기 제 2 재료층에 의해 흡수되고,
    상기 제 1 레이저 빔 및 상기 제 2 레이저 빔은 상기 영역에서 중첩하는, 반도체 장치의 제작 방법.
  2. 제 1 항에 있어서,
    상기 제 1 레이저 빔의 파장은 상기 제 2 레이저 빔의 파장보다도 긴, 반도체 장치의 제작 방법.
  3. 제 1 항에 있어서,
    상기 제 1 레이저 빔은 YAG 레이저로부터 사출되는 제 2 고조파를 사용하고,
    상기 제 2 레이저 빔은 YAG 레이저로부터 사출되는 제 3 고조파를 사용하는, 반도체 장치의 제작 방법.
  4. 제 1 항에 있어서,
    상기 영역에서의 상기 제 1 레이저 빔의 빔 스폿 면적(S1)과, 상기 영역에서의 상기 제 2 레이저 빔의 빔 스폿 면적(S2)은 S1<S2를 만족하는, 반도체 장치의 제작 방법.
  5. 제 1 항에 있어서,
    상기 영역에서의 상기 제 1 레이저 빔의 빔 직경(W1)과, 상기 영역에서의 상기 제 2 레이저 빔의 빔 직경(W2)은 W1<W2를 만족하는, 반도체 장치의 제작 방법.
  6. 반도체 장치의 제작 방법에 있어서,
    제 1 재료층을 형성하는 단계;
    상기 제 1 재료층상에 제 2 재료층을 형성하는 단계; 및
    상기 제 1 재료층 및 상기 제 2 재료층에, 제 1 레이저 빔 및 제 2 레이저 빔을 조사하여, 적어도 상기 제 2 재료층의 한 영역을 제거하는 단계를 포함하고,
    상기 제 1 레이저 빔의 발진 파장은 상기 제 1 재료층의 흡수 파장 영역 내이고,
    상기 제 2 레이저 빔의 발진 파장은 상기 제 2 재료층의 흡수 파장 영역 내이고,
    상기 제 1 레이저 빔 및 상기 제 2 레이저 빔은 상기 영역에서 중첩하는, 반 도체 장치의 제작 방법.
  7. 제 6 항에 있어서,
    상기 제 1 레이저 빔의 파장은 상기 제 2 레이저 빔의 파장보다도 긴, 반도체 장치의 제작 방법.
  8. 제 6 항에 있어서,
    상기 제 1 레이저 빔은 YAG 레이저로부터 사출되는 제 2 고조파를 사용하고,
    상기 제 2 레이저 빔은 YAG 레이저로부터 사출되는 제 3 고조파를 사용하는, 반도체 장치의 제작 방법.
  9. 제 6 항에 있어서,
    상기 영역에서의 상기 제 1 레이저 빔의 빔 스폿 면적(S1)과 상기 영역에서의 상기 제 2 레이저 빔의 빔 스폿 면적(S2)은 S1<S2를 만족하는, 반도체 장치의 제작 방법.
  10. 제 6 항에 있어서,
    상기 영역에서의 상기 제 1 레이저 빔의 빔 직경(W1)과, 상기 영역에서의 상기 제 2 레이저 빔의 빔 직경(W2)은 W1<W2를 만족하는, 반도체 장치의 제작 방법.
  11. 반도체 장치의 제작 방법에 있어서,
    제 1 재료층을 형성하는 단계;
    상기 제 1 재료층상에 제 2 재료층을 형성하는 단계; 및
    상기 제 1 재료층 및 상기 제 2 재료층에, 제 1 레이저 빔 및 제 2 레이저 빔을 조사하여, 적어도 상기 제 2 재료층의 한 영역을 제거하는 단계를 포함하고,
    상기 제 1 레이저 빔은 400nm 이상의 발진 파장을 갖고,
    상기 제 2 레이저 빔은 400nm 이하의 발진 파장을 갖고,
    상기 제 1 레이저 빔 및 상기 제 2 레이저 빔은 상기 영역에서 중첩하는, 반도체 장치의 제작 방법.
  12. 제 11 항에 있어서,
    상기 제 1 레이저 빔의 발진 파장은 상기 제 1 재료층의 흡수 파장 영역 내이고,
    상기 제 2 레이저 빔의 발진 파장은 상기 제 2 재료층의 흡수 파장 영역 내인, 반도체 장치의 제작 방법.
  13. 제 11 항에서,
    상기 제 1 레이저 빔은 YAG 레이저로부터 사출되는 제 2 고조파를 사용하고,
    상기 제 2 레이저 빔은 YAG 레이저로부터 사출되는 제 3 고조파를 사용하는, 반도체 장치의 제작 방법.
  14. 제 11 항에 있어서,
    상기 영역에서의 상기 제 1 레이저 빔의 빔 스폿 면적(S1)과, 상기 영역에서의 상기 제 2 레이저 빔의 빔 스폿 면적(S2)은 S1<S2를 만족하는, 반도체 장치의 제작 방법.
  15. 제 11 항에 있어서,
    상기 영역에서의 상기 제 1 레이저 빔의 빔 직경(W1)과, 상기 영역에서의 상기 제 2 레이저 빔의 빔 직경(W2)은 W1<W2를 만족하는, 반도체 장치의 제작 방법.
KR20070108201A 2006-10-26 2007-10-26 반도체 장치의 제작 방법 KR101491981B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006290771 2006-10-26
JPJP-P-2006-00290771 2006-10-26

Publications (2)

Publication Number Publication Date
KR20080037594A true KR20080037594A (ko) 2008-04-30
KR101491981B1 KR101491981B1 (ko) 2015-02-10

Family

ID=39360233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20070108201A KR101491981B1 (ko) 2006-10-26 2007-10-26 반도체 장치의 제작 방법

Country Status (3)

Country Link
US (1) US7767595B2 (ko)
KR (1) KR101491981B1 (ko)
CN (1) CN101170058B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101432109B1 (ko) * 2007-10-31 2014-08-22 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법
KR101383705B1 (ko) * 2007-12-18 2014-04-10 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법
GB2459669A (en) * 2008-04-30 2009-11-04 Xsil Technology Ltd Dielectric layer pulsed laser scribing and metal layer and semiconductor wafer dicing
JP5193677B2 (ja) * 2008-05-15 2013-05-08 株式会社ミツトヨ レーザ加工装置
JP4618337B2 (ja) 2008-06-17 2011-01-26 ソニー株式会社 表示装置およびその製造方法、ならびに半導体装置およびその製造方法
JP5521411B2 (ja) * 2009-07-03 2014-06-11 ソニー株式会社 半導体レーザ装置
EP2284891B1 (en) * 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
KR102596694B1 (ko) * 2009-10-08 2023-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101820972B1 (ko) 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
EP2497115A4 (en) 2009-11-06 2015-09-02 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
KR101963300B1 (ko) 2009-12-04 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5888927B2 (ja) 2011-10-06 2016-03-22 株式会社ディスコ ダイアタッチフィルムのアブレーション加工方法
DE102012208492A1 (de) * 2012-05-22 2013-11-28 Continental Teves Ag & Co. Ohg Dehnmessstreifenanordnung
KR20140014625A (ko) * 2012-07-25 2014-02-06 서울바이오시스 주식회사 질화갈륨계 반도체 소자를 제조하는 방법
JP2014124646A (ja) * 2012-12-25 2014-07-07 Disco Abrasive Syst Ltd レーザ加工方法および微粒子層形成剤
CN105051906B (zh) * 2013-03-15 2018-12-07 应用材料公司 用于tft的金属氧化物半导体的缓冲层
KR102521229B1 (ko) 2013-06-12 2023-04-12 뷰, 인크. 개선형 전기 접촉부를 위한 투명 전도 옥사이드(tco) 박막 전처리
WO2015020814A1 (en) 2013-08-08 2015-02-12 Applied Materials, Inc. Photonic activation of reactants for sub-micron feature formation using depleted beams
CN103760749A (zh) * 2014-01-14 2014-04-30 北京京东方显示技术有限公司 薄膜图案的制造方法、显示基板
JP6259120B2 (ja) * 2014-11-28 2018-01-10 シャープ株式会社 半導体装置およびその製造方法
JP6497301B2 (ja) * 2015-11-17 2019-04-10 株式会社デンソー 樹脂成形体の製造方法
CN106057971A (zh) * 2016-06-15 2016-10-26 浙江正泰太阳能科技有限公司 一种高效晶硅perc电池的制备方法
CN106098839B (zh) * 2016-06-15 2018-03-23 浙江正泰太阳能科技有限公司 一种高效晶硅perc电池的制备方法
JP6885310B2 (ja) 2017-11-28 2021-06-09 トヨタ自動車株式会社 電極シート製造装置および蓄電装置の製造方法
US20210094232A1 (en) * 2019-09-30 2021-04-01 Ricoh Company, Ltd. Irradiation target flying apparatus, three-dimensional modeling apparatus, and irradiation target flying method
KR20210049250A (ko) * 2019-10-24 2021-05-06 삼성디스플레이 주식회사 기판 가공 장치 및 기판 가공 방법
CN111983859A (zh) * 2020-08-07 2020-11-24 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4594471A (en) * 1983-07-13 1986-06-10 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
US5708252A (en) * 1986-09-26 1998-01-13 Semiconductor Energy Laboratory Co., Ltd. Excimer laser scanning system
JPS6384789A (ja) * 1986-09-26 1988-04-15 Semiconductor Energy Lab Co Ltd 光加工方法
US6149988A (en) * 1986-09-26 2000-11-21 Semiconductor Energy Laboratory Co., Ltd. Method and system of laser processing
US6261856B1 (en) * 1987-09-16 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Method and system of laser processing
DE19839718A1 (de) 1998-09-01 2000-03-02 Strunk Horst P Kristallisation von Halbleiterschichten mit gepulster Laserstrahlung durch Belichtung mit einer Zweistrahlmethode
TW487959B (en) * 1999-08-13 2002-05-21 Semiconductor Energy Lab Laser apparatus, laser annealing method, and manufacturing method of a semiconductor device
JP2001077194A (ja) 1999-09-07 2001-03-23 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2001196665A (ja) 2000-01-13 2001-07-19 Hamamatsu Kagaku Gijutsu Kenkyu Shinkokai 二波長レーザ加工光学装置およびレーザ加工方法
JP3982136B2 (ja) * 2000-02-04 2007-09-26 セイコーエプソン株式会社 レーザ加工方法及びその装置
US6661824B2 (en) * 2000-02-18 2003-12-09 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device and method for fabricating the same
US6872607B2 (en) * 2000-03-21 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
CN1301178C (zh) * 2001-01-31 2007-02-21 电子科学工业公司 半导体中微结构的紫外线激光烧蚀的图案化
JP4275336B2 (ja) * 2001-11-16 2009-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI258317B (en) * 2002-01-25 2006-07-11 Semiconductor Energy Lab A display device and method for manufacturing thereof
WO2004070810A1 (ja) * 2003-02-05 2004-08-19 Semiconductor Energy Laboratory Co., Ltd. 表示装置の製造方法
KR101115291B1 (ko) * 2003-04-25 2012-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액적 토출 장치, 패턴의 형성 방법, 및 반도체 장치의 제조 방법
CN100467141C (zh) * 2003-04-25 2009-03-11 株式会社半导体能源研究所 图形的制作方法和液滴排出装置
US7202155B2 (en) * 2003-08-15 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring and method for manufacturing semiconductor device
JP4408668B2 (ja) * 2003-08-22 2010-02-03 三菱電機株式会社 薄膜半導体の製造方法および製造装置
US7226819B2 (en) * 2003-10-28 2007-06-05 Semiconductor Energy Laboratory Co., Ltd. Methods for forming wiring and manufacturing thin film transistor and droplet discharging method
US8101467B2 (en) * 2003-10-28 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same, and liquid crystal television receiver
JP4690895B2 (ja) 2005-01-11 2011-06-01 新日本製鐵株式会社 金属物体のレーザピーニング処理方法およびレーザピーニング処理方法で製造した金属物体
US7651932B2 (en) * 2005-05-31 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing antenna and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
KR101491981B1 (ko) 2015-02-10
CN101170058A (zh) 2008-04-30
US7767595B2 (en) 2010-08-03
CN101170058B (zh) 2012-11-14
US20080108229A1 (en) 2008-05-08

Similar Documents

Publication Publication Date Title
KR101491981B1 (ko) 반도체 장치의 제작 방법
KR101420173B1 (ko) 반도체 장치의 제작방법
JP5205042B2 (ja) 半導体装置の作製方法
KR101439103B1 (ko) 반도체 장치의 제조 방법
US7732351B2 (en) Manufacturing method of semiconductor device and laser processing apparatus
US7867907B2 (en) Method for manufacturing semiconductor device
TWI427682B (zh) 顯示裝置的製造方法
KR101346246B1 (ko) 표시장치 제작방법
JP5227563B2 (ja) 半導体装置の作製方法
KR101349617B1 (ko) 표시장치의 제조방법
TWI427702B (zh) 顯示裝置的製造方法
KR101411960B1 (ko) 표시장치의 제조방법
JP5147330B2 (ja) 半導体装置の作製方法
JP4954836B2 (ja) 半導体装置の作製方法
JP5329784B2 (ja) 半導体装置の作製方法
JP2008060324A (ja) 半導体装置の作製方法及び表示装置の作製方法
JP5030535B2 (ja) 半導体装置の作製方法
JP2008034832A (ja) 表示装置の作製方法
JP2008052268A (ja) 表示装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180103

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190116

Year of fee payment: 5