KR20080023196A - 반도체 장치용 테이프 캐리어, 반도체 장치의 제조 방법,반도체 장치 및 반도체 모듈 장치 - Google Patents

반도체 장치용 테이프 캐리어, 반도체 장치의 제조 방법,반도체 장치 및 반도체 모듈 장치 Download PDF

Info

Publication number
KR20080023196A
KR20080023196A KR1020070091090A KR20070091090A KR20080023196A KR 20080023196 A KR20080023196 A KR 20080023196A KR 1020070091090 A KR1020070091090 A KR 1020070091090A KR 20070091090 A KR20070091090 A KR 20070091090A KR 20080023196 A KR20080023196 A KR 20080023196A
Authority
KR
South Korea
Prior art keywords
semiconductor device
pitch
tape
semiconductor
insulating tape
Prior art date
Application number
KR1020070091090A
Other languages
English (en)
Other versions
KR100955439B1 (ko
Inventor
도시하루 세코
겐지 도요사와
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20080023196A publication Critical patent/KR20080023196A/ko
Application granted granted Critical
Publication of KR100955439B1 publication Critical patent/KR100955439B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

테이프 캐리어형 반도체 장치에 있어서, 제품 외형에 포함되지 않는 무형 영역을 삭감할 수 있는 반도체 장치용 테이프 캐리어, 반도체 장치의 제조 방법, 반도체 장치 및 반도체 모듈 장치를 제공하기 위해서, 표면에 복수 배치한 배선 패턴 (11) 과 반도체 소자 (21) 의 범프 (23) 를 전기적으로 접속하고, 절연성의 수지 (22) 로 밀봉함으로써 반도체 장치가 되는 박막 절연 테이프 (1) 로서, 절연 테이프 (1) 의 반송 방향에 있어서의 반도체 장치의 외형 사이즈가 절연 테이프 (1) 를 반송하기 위해서 개구된 스프로켓홀 (2) 의 피치 간격의 정수배 X 피치 (X = 1, 2, 3, 4, 5, …) 보다 크고, 또한 정수배 X + 소수 Y 피치 (0 < Y < 1) 이하인 반도체 장치용 테이프 캐리어에 있어서, 반도체 장치 1 디바이스의 테이프 피치를 정수배 X + 소수 Y 피치 (0 < Y < 1) 로 설정하여, 반도체 장치의 외형 사이즈에 관여하지 않는 절연 테이프 (1) 의 무형 영역을 삭감하고 있다.
배선 패턴, 돌기 전극, 테이프 캐리어, 스프로켓홀

Description

반도체 장치용 테이프 캐리어, 반도체 장치의 제조 방법, 반도체 장치 및 반도체 모듈 장치{SEMICONDUCTOR DEVICE TAPE CARRIER, MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR MODULE DEVICE}
본 발명은, 플렉시블 배선 기판 상에 반도체 소자가 접합·탑재된 반도체 장치에 사용하는 테이프 캐리어, 반도체 장치, 반도체 모듈 및 반도체 장치의 제조 방법에 관한 것이다.
본 발명은, COF (Chip On Film), 및 TCP (Tape Carrier Package) 로 불리는 플렉시블 배선 기판 상에 반도체 소자가 접합·탑재된 반도체 장치 (이하, COF 및 TCP 라고 칭한다) 용의 테이프 캐리어, 반도체 장치, 반도체 모듈 및 반도체 장치의 제조 방법에 관한 것이다.
도 15 는 종래의 테이프 캐리어 (500) 상에서의 COF 반도체 장치용 테이프 캐리어에 대해 나타낸 평면도이고, 도 16 은 종래의 테이프 캐리어 (500) 상에서의 COF 반도체 장치에 대해 나타낸 평면도이다.
또한, 도 17 은 종래의 테이프 캐리어 (600) 상에서의 TCP 반도체 장치용 테이프 캐리어에 대해 나타낸 평면도이고, 도 18 은 종래의 테이프 캐리어 (600) 상 에서의 TCP 반도체 장치에 대해 나타낸 평면도이다.
TCP 와 COF 란, 이하의 (a) ∼ (d) 의 면에서 상이하다. 즉, (a) TCP 에서는 절연 테이프 (501) 의 반도체 소자 (521) 가 탑재되는 부분에 미리 관통된 개구부 (516) 가 형성되고, 배선 패턴 (511) 이 외팔보형 (cantilever type) 으로 돌출된 상태로 배선 패턴 (511) 의 선단 부분과 반도체 소자 (521) 가 접합되는데 반해, COF 에서는 반도체 소자 (521) 를 탑재하기 위한 탑재용 개구부를 갖고 있지 않고, 반도체 소자 (521) 가 박막 절연 테이프 (501) 의 표면상에 형성된 배선 패턴 (511) 에 접합·탑재되어 있다. (b) TCP 에서는 배선 패턴 (511) 이 외팔보형으로 돌출된 상태이므로, 배선 패턴 (511) 의 두께는 18㎛ 이상을 사용하고 있고, 배선 패턴 (511) 의 배선 피치가 45㎛ 미만인 제조가 곤란한 것에 반해, COF 에서는 박막 절연 테이프 (501) 의 표면상에 배선 패턴 (511) 이 형성되어 있으므로, 배선 패턴 (511) 의 두께는 8㎛ 이하도 사용할 수 있고, 배선 패턴 (511) 의 배선 피치가 35㎛ 이하인 제조도 용이하다. (c) TCP 에서는 액정 패널 등에 실장한 후의 절곡 부분에 미리 슬릿 (517) 이 형성되어 있는 것에 반해, COF 에서는 절곡용 슬릿을 갖고 있지 않고, 박막 절연 테이프 (501) 의 어디에서나 자유롭게 절곡된다. (d) TCP 에서는 폴리이미드로 이루어지는 절연 테이프 (501) 상에, 접착제를 사용해 구리박을 라미네이트하여 형성하고 있는데 반해, COF 에서는 구리박 뒷면에 폴리이미드 등을 도포, 경화시켜 형성 (캐스팅법), 혹은 폴리이미드 등으로 이루어지는 절연 테이프 (501) 상에 구리를 스퍼터로 적층하여 형성 (메탈라이징법) 하고 있다.
COF 는, 그 사용 목적으로부터 자유롭게 절곡하는 것이 가능한 박막 절연 테이프 (501) 가 사용되고, 박막 절연 테이프 (501) 의 표면상에 배치된 배선 패턴 (511) 의 각 배선은, 반도체 소자 (521) 의 대응하는 단자와 전기적으로 접속되고, 외부 접속용 커넥터부 (512) 에는 액정 패널이나 프린트 기판 등에 접속된다. 상기 이외의 배선 패턴 노출부는 솔더 레지스트 (513) 가 도포되어 절연 상태가 확보된다. 반도체 소자 (521) 가 탑재되는 탑재 영역 (515) 에는 솔더레지스트 (513) 는 도포되지 않고, 솔더레지스트 개구부 (514) 가 형성되어 있다. 반도체 소자 (521) 는 박막 절연 테이프 (501) 상의 탑재 영역 (515) 에 탑재된 후, 수지 (522) 에 의해 밀봉된다.
COF, TCP 모두, 많은 경우에는, 박막 절연 테이프 (501) 에 스프로켓홀 (502; sprocket hole) 로 불리는 반송용 개구가 4.75㎜ 간격으로 설치되어 있고, 통상 제품의 외형에 연동한 테이프 피치는 스프로켓홀 (502) 의 정수배의 피치로 설계되어 있다. 각 공정의 제조 설비 내에서는, 스프로켓홀 (502) 을 사용하여 1 피치씩 반송되고, 1 공정 (1 디바이스의 처리·반송) 에서는 제품의 외형 피치 (정수배) 분이 반송된다.
박막 절연 테이프 (501) 상에 대한 제품의 배치 방법이나 반송을 포함한 제조 방법에 관한 종래 기술로는, TCP 에서의 공개 공보·문헌 등은 없고, COF 에서는, 일본 공개특허공보 2000-323533호 (2000 년 11 월 24 일 공개, 일본 특허 제3558921호, 2004 년 5 월 28 일 등록, 이하, 「특허문헌 1」) 에 개시되어 있다.
그러나, 상기 종래의 반도체 장치용 테이프 캐리어, 반도체 장치의 제조 방 법, 반도체 장치 및 반도체 모듈 장치에서는, COF 또는 TCP 의 제품 외형 사이즈나 테이프 피치가 확대되는 것에 의한 재료비, 가공비의 증가 및 제조 능력이 저하되는 문제점을 갖고 있다.
COF, TCP 모두, 통상 제품의 외형 사이즈에 연동된 테이프 피치는 스프로켓홀 (502) 의 정수배의 피치로 설계되어 있고, 사용 용도에 따라서도 상이하나, 평균적으로는 5 피치 전후로 되어있다. 그러나, 제품 자체의 외형은, 스프로켓홀 (502)의 정수배 피치 (평균적으로는 5 피치) 에 정확히 일치하는 사이즈인 경우는 적고, 제품 외형에 포함되지 않는 무형 영역 (불필요 영역) (503) 이 존재하는 경우가 많다. 이 경우, 재료비, 가공비, 제조 공정의 능력 등에 낭비가 발생하게 되고, 예를 들어 1/2 피치 (하프 피치) 분의 무형 영역 (불필요 영역) 이 존재하는 경우에는 재료 비용으로는 약 10％ 가 증가되어 버리는 경우가 있다.
해결 방법으로 제품 외형 사이즈의 축소가 있다. 제품 외형 사이즈의 축소에 있어서는, 외형 형상·사이즈나 배선 패턴 (511) 의 배치 자유도에 따라서 크게 변화하지만, 사용자 사양이라는 점에서 사용자와의 조정이 가장 중요하고, 또한 난제이므로, 외형 사이즈 축소는 매우 곤란하다.
이로 인해, 예를 들어 상기의 특허문헌 1 에서는, 제품 외형의 배치를 연구함으로써 제품의 형성에 기여하지 않는 테이프 캐리어 (700) 의 무형 영역 (503) 을 삭감하는 기술에 대해 개시하고 있다.
도 19 는 상기 특허문헌 1 에 개시되어 있는 종래 기술의 일례를 나타내는 평면도이다.
도 19 에 나타내는 예에서는 COF 반도체 장치의 제조 방법에 대해서 기재하고 있다. 상기 특허문헌 1 의 방법은 COF 반도체 장치 및 TCP 반도체 장치 등에 적용할 수 있는 방법이나, 여기에서는 COF 반도체 장치에 대해서 기재하기로 한다.
특허문헌 1 의 방법에서는, 외부 접속용 커넥터부 (512) 를 포함하는 제품 외형의 일부가 돌기 형상을 갖고 있는 제품에 있어서, 돌기부끼리 서로 인접하도록 마주 보게 해 배치함으로써, 돌기부 주변의 불필요한 영역을 삭감한다.
이와 같이 배치함으로써 사용하는 테이프 캐리어 (700) 의 길이를 짧게 조정하고 있다.
상기의 예에서는, 외부 접속용 커넥터부 (512) 의 방향을 서로 마주 보게 함으로써 무형 영역 (503) 을 삭감하여, 사용하는 테이프 캐리어 (700) 의 테이프 피치를 삭감할 수 있었다. 그러나, 여러가지 형상의 COF 에 대해서는, 항상 외부 접속용 커넥터부 (512) 를 서로 마주 보게 함으로써 사용하는 테이프 캐리어 (700) 의 테이프 피치를 최소화할 수 있다고는 할 수 없어, COF 의 형상에 맞추어 테이프 캐리어 (700) 에 배치하는 방향을 설계할 필요가 있다.
또한, 상기와 같이 제품의 배치 방향을 복수 방향으로 배치하고 있기 때문에, 각 제조 공정에서는 테이프 캐리어 (700) 로의 부품의 실장 방향을 COF 의 배치 방향에 맞추어 전환할 필요가 있다. 이로 인해, 테이프 캐리어 (700) 의 테이프 피치를 삭감하는 것과 제조 공정을 간략화하는 것을 고려하여 설계할 필요가 있다.
본 발명은, COF 또는 TCP 의 제품 외형 사이즈나 테이프 피치의 확대에 의한 재료비, 가공비의 증가, 제조 능력의 저하라는 문제점을 해결하는 것으로, COF 또는 TCP 에 있어서, 제품 외형에 포함되지 않는 무형 영역 (불필요 영역) 을 삭감할 수 있어, 재료 비용을 약 10％ 정도 저감할 수 있는 반도체 장치용 테이프 캐리어, 반도체 장치의 제조 방법, 반도체 장치 및 반도체 모듈 장치를 제공하는 것에 있다.
본 발명의 COF 또는 TCP 반도체 장치용 테이프 캐리어는, 상기 과제를 해결하기 위해서, 표면에 복수 배치한 배선 패턴과 반도체 소자의 돌기 전극을 전기적으로 접속하고, 절연성 수지로 밀봉함으로써 COF 또는 TCP 반도체 장치가 되는 박막 절연 테이프로서, 상기 절연 테이프의 반송 방향에 있어서의 상기 COF 또는 TCP 반도체 장치의 외형 사이즈가 상기 절연 테이프를 반송하기 위해서 개구된 스프로켓홀의 피치 간격의 정수배 X 피치 (X = 1, 2, 3, 4, 5, …) 보다 크고, 또한 정수배 X + 소수 Y 피치 (0 < Y < 1) 이하이며, 통상은 테이프 피치를 정수배 X + 1 피치로 설정하는 상기 COF 또는 TCP 반도체 장치가 되는 상기 절연 테이프에 있어서, 상기 COF 또는 TCP 반도체 장치의 테이프 피치를 정수배 X + 소수 Y 피치 (0 < Y < 1) 로 설정하고, 상기 반도체 장치의 외형 사이즈에 관여하지 않는 상기 절연 테이프의 무형 영역을 삭감하고 있는 것을 특징으로 하고 있다.
상기의 발명에 의하면, 반도체 장치의 외형 사이즈에 관여하지 않는 상기 절연 테이프의 무형 영역 (불필요 영역) 을 삭감하여 재료 비용을 저감할 수 있다.
본 발명의 다른 목적, 특징 및 우수한 점은 이하에 나타내는 기재에 의해 충분히 알 수 있을 것이다. 또한, 본 발명의 이점은 첨부 도면을 참조하여 다음의 설명에 의해 명백해질 것이다.
[실시형태 1]
도 1 ∼ 도 4 에 본 발명에서의 COF, TCP 용 테이프 캐리어 및 반도체 장치의 실시형태를 나타내고, 도 5 ∼ 도 8 에 COF, TCP 반도체 장치 및 모듈의 단면도를 나타낸다.
본 COF 에 사용되는 테이프 캐리어 (100) 는, 자유롭게 절곡이 가능한 유연성이 높은 두께 15 ∼ 40㎛ 의 박막 폴리이미드계 절연 테이프 (1) 를 기재로 하고, 절연 테이프 (1) 의 표면에 두께 8 ∼ 18㎛ 의 구리박 또는 스퍼터 구리 (배선 패턴) 가 캐스팅법, 스퍼터법 (메탈라이징법) 등에 의해 형성되어 있다.
본 TCP 에 사용되는 테이프 캐리어 (200) 는, 폴리이미드로 이루어지는 절연 테이프 (1) 상에, 접착제 (18) 를 사용해 구리박을 라미네이트하여 형성되어 있고, 절연 테이프 (1) 의 반도체 소자 (21) 가 탑재되는 부분에 미리 관통한 개구부 (16) 가 형성된다. 배선 패턴 (11) 이 외팔보형으로 돌출된 상태이므로, 배선 패턴 (11) 의 두께는 18 ㎛ 이상을 사용하고, 액정 패널 등으로의 실장 후의 절곡 부분에는 미리 슬릿 (17) 이 형성되어 있다.
COF, TCP 모두, 배선 패턴 (11) 의 표면에는 주석 도금이나 금 도금이 실시되어 있다. 배선 패턴 (11) 과 반도체 소자 (21) 와의 접속부 및 외부 접속용 커넥터부 (12) 이외의 패턴 노출부에는 솔더레지스트 (13) 가 도포되어 절연 상태가 확보된다. 반도체 소자 (21) 가 탑재되는 탑재 영역 (15) 에는 솔더레지스트 (13) 는 도포되지 않고, 솔더레지스트 개구부 (14) 가 형성되어 있다. 또한, 도면 중에는 도금은 기재되어 있지 않다.
COF, TCP 모두, 많은 경우에는, 박막 절연 테이프 (1) 에 스프로켓홀 (2) 로 불리는 반송용 개구가 4.75㎜ 간격으로 설치되어 있고, 통상 제품의 외형에 연동된 테이프 피치는 스프로켓홀 (2) 의 정수배의 피치로 설계되어 있다. 각 공정의 제조 설비 안에서는, 스프로켓홀 (2) 을 사용하여 1 피치씩 반송되고, 1 공정 (1 디바이스의 처리·반송) 에서는 제품의 외형 피치 (정수배) 분이 반송된다.
반도체 소자 (21) 에는 범프 (23) 로 불리는 돌기 전극이 형성되어 있다. COF 에서는, 범프 (23) 는 절연 테이프 (1) 의 표면상에 형성되어 있다. 또한, TCP 에서는 절연 테이프 (1) 의 반도체 소자 (21) 가 탑재되는 부분에 미리 관통된 개구부 (16) 가 형성되고, 범프 (23) 는 외팔보형으로 돌출된 상태인 배선 패턴 (11) 에 접합·탑재되어 있다. 이로 인해, 배선 패턴 (11) 의 각 배선이 반도체 소자 (21) 의 대응하는 단자의 범프 (23) 와 전기적으로 접속된다. COF 에서는, 반도체 소자 (21) 가 접합·탑재된 후에 반도체 소자 (21) 와 테이프 캐리어 (100) 사이에 생기는 간격은 수지 (22) 가 주입되어 밀봉된다. TCP 에서는 반도체 소자 (21) 가 접합·탑재된 후에 반도체 소자 (21) 의 표면은 수지 (22) 가 도포되어 밀봉된다. 배선 패턴 (11) 의 외부 접속용 커넥터부 (12) 에는, 액정 패널 (24) 이나 프린트 기판 (25) 등이 접속된다.
본 발명의 COF 및 TCP 용 테이프 캐리어 (100, 200) 는 배선 패턴 (11) 과 반도체 소자 (21) 를 전기적으로 접속하고, 절연성 수지 (22) 로 밀봉한다. 또한, COF 또는 TCP 반도체 장치가 되는 절연 테이프 (1) 의 반송 방향에 있어서의 COF 또는 TCP 반도체 장치의 외형 사이즈가, 절연 테이프 (1) 를 반송하기 위해서 개구된 스프로켓홀 (2) 의 피치 간격 (4.75㎜) 의 정수배 4 피치보다 크고, 또한 정수배 4 + 1/2 피치 (하프 피치) 이하이다. 이와 같이, 통상 COF 또는 TCP 반도체 장치가 되는 절연 테이프 (1) 에 있어서, 테이프 피치를 정수배 4 + 1 = 5 피치로 설정하는 것에 반해서, COF 또는 TCP 반도체 장치의 테이프 피치를 정수배 4 + 1/2 = 4.5 피치로 설정한다. 이로 인해, COF 또는 TCP 반도체 장치의 외형 사이즈에 관여하지 않는 절연 테이프 (1) 의 무형 영역 (불필요 영역) 을 삭감하여, 재료 비용을 저감하고 있다.
도 15 ∼ 도 18 에 종래의 COF 및 TCP 용 테이프 캐리어 (500, 600) 를 나타낸다.
종래의 COF 및 TCP용 테이프 캐리어 (500, 600) 에서는, 절연 테이프 (501) 의 반송 방향에 있어서의 COF 또는 TCP 반도체 장치의 외형 사이즈가 절연 테이프 (501) 를 반송하기 위해서 개구된 스프로켓홀 (502) 의 피치 간격 (4.75㎜) 의 정수배 4 피치보다 크고, 또한 정수배 4 + 1/2 피치 (하프 피치) 이하의 경우에도 테 이프 피치를 정수배 4 + 1 = 5 피치로 설정되어 있다. 이로 인해, COF 또는 TCP 반도체 장치의 외형 사이즈에 관여하지 않는 절연 테이프 (501) 의 무형 영역 (불필요 영역) (503) 이 존재하고 있기 때문에, 재료비, 가공비, 제조 공정의 능력 등에 낭비가 발생한다.
본 발명을 실시한 COF 및 TCP용 테이프 캐리어 (100, 200) 에서는, COF 또는 TCP 반도체 장치의 외형 사이즈에 관여하지 않는 절연 테이프 (1) 의 무형 영역 (불필요 영역) 을 삭감하고 있다. 이로 인해, 종래의 COF 또는 TCP 반도체 장치용 테이프 캐리어 (500, 600) 와 비교하여, COF 또는 TCP 의 테이프 피치 확대에 의한 재료비, 가공비의 증가, 제조능력의 저하라는 문제점의 해결이 가능해져, COF 또는 TCP 반도체 장치용 테이프 캐리어의 재료 비용을 종래 (평균적으로는 5 피치) 의 약 90％ 로 저감할 수 있다.
도 19 에 다른 종래예로서 COF 용 테이프 캐리어 (700) 를 나타낸다.
종래의 COF 용 테이프 캐리어 (700) 에서는 외부 접속용 커넥터부 (512) 의 방향을 서로 마주 보게 함으로써 무형 영역 (503) 을 삭감하여, 사용하는 테이프 캐리어 (700) 의 테이프 피치를 삭감할 수 있었다. 그러나, 여러가지 형상의 COF 에 대해서는, 항상 외부 접속용 커넥터부 (512) 를 서로 마주 보게 함으로써 사용하는 테이프 캐리어 (700) 의 테이프 피치를 최소화할 수 있다고는 할 수 없어, COF 의 형상에 맞추어 테이프 캐리어 (700) 에 배치하는 방향을 설계할 필요가 있다.
또한, 상기와 같이 제품의 배치 방향을 복수의 방향으로 배치하고 있기 때문 에, 각 제조 공정에서는 테이프 캐리어 (700) 에 대한 부품의 실장 방향을 COF 의 배치 방향에 맞추어 전환할 필요가 있다. 이로 인해, 테이프 캐리어 (700) 의 테이프 피치를 삭감하는 것과 제조 공정을 간략화하는 것을 고려하여 설계할 필요가 있다.
본 발명에서는, 상기의 종래예와 같이 COF 의 형상에 맞추어 테이프 캐리어에 배치하는 방향을 설계할 필요가 없다.
[실시형태 2〕
도 9, 도 10 에 본 발명에서의 COF 용 테이프 캐리어 (100) 및 반도체 장치의 실시형태를 나타낸다.
본 발명을 실시한 COF 용 테이프 캐리어 (100) 에서는 절연 테이프 (1) 의 반송 방향에 있어서의 COF 반도체 장치의 외형 사이즈가 절연 테이프 (1) 를 반송하기 위해서 개구된 스프로켓홀 (2) 의 피치 간격 (4.75㎜) 의 정수배 4 피치보다 크고, 또한 정수배 4 + 1/4 피치 이하이다. 이와 같이, 통상은 테이프 피치를 정수배 4 + 1 = 5 피치로 설정하는 COF 반도체 장치가 되는 절연 테이프 (1) 에 있어서, COF 반도체 장치의 테이프 피치를 정수배 4 + 1/4 = 4.25 피치로 설정함으로써, COF 반도체 장치의 외형 사이즈에 관여하지 않는 절연 테이프 (1) 의 무형 영역 (불필요 영역) 을 삭감하고 있다. 이로 인해, 종래의 COF 또는 TCP 반도체 장치용 테이프 캐리어 (500, 600) 와 비교하여, COF 의 테이프 피치 확대에 의한 재료비, 가공비의 증가, 제조 능력의 저하라는 문제점의 해결이 가능해져, COF 반도체 장치용 테이프 캐리어 (100) 의 재료 비용을 종래 (평균적으로는 5 피치) 의 약 85％ 로 저감할 수 있다.
〔실시형태 3〕
도 11 에 본 발명의 COF 반도체 장치의 실시형태를 나타낸다.
절연 테이프 (1) 의 반송 방향에 있어서의 COF 반도체 장치의 외형 사이즈를 배선 패턴 (11) 의 설계면에서 축소한 경우의 실시형태를 나타낸다. 본 실시형태에 있어서도 실시형태 1 과 동일하게 1/2 피치 (하프 피치) 화를 동시에 실시하여, COF 반도체 장치의 테이프 피치를 정수배 3 + 1/2 = 3.5 피치로 설정하고 있다.
설계면에서의 외형 사이즈 축소의 방법으로는 배선 패턴 사이의 피치 축소, 배선 패턴의 배치 변경, 사용자 외형 사양의 변경 등이 있다.
본 실시형태의 COF 용 테이프 캐리어 (100) 에서는 실시형태 1 의 COF 용 테이프 캐리어 (100) 를 뛰어넘는 효과 (약 70％ 로 저감) 를 얻을 수 있다.
〔실시형태 4〕
도 12 에 본 발명의 COF 반도체 장치의 실시형태를 나타낸다.
실시형태 3 과 동일하게 절연 테이프 (1) 의 반송 방향에 있어서의 COF 반도체 장치의 외형 사이즈를 배선 패턴 (11) 의 설계면에서 축소한 경우의 실시형태를 나타낸다. 본 실시형태에 있어서는 실시형태 3 보다 COF 반도체 장치의 외형 사이즈의 배선 패턴 설계면에서의 축소가 크고, 실시형태 1 및 실시형태 3 과 동일하게 1/2 피치 (하프 피치) 화도 동시에 실시하여, COF 반도체 장치의 테이프 피치를 정수배 2 + 1/2 = 2.5 피치로 설정하고 있다.
본 실시형태의 COF 용 테이프 캐리어 (100) 에서는, 실시형태 1 및 실시형태 3 의 COF 용 테이프 캐리어 (100) 를 뛰어넘는 효과 (약 50％ 로 저감) 를 얻을 수 있다.
〔실시형태 5〕
도 13 에 본 발명의 COF 반도체 장치의 실시형태로서 제조 공정 (반도체 소자 실장 공정) 을 나타낸다.
종래의 COF 반도체 장치의 제조 공정에서는, 도 20 에 나타내는 바와 같이, 제조 장치의 반송 피치가 1 피치로 실시되고, 테이프 피치를 정수배로 설정한 COF 반도체 장치를 제조하고 있었다. 이 때, 1 디바이스의 제품 처리의 피치는 예를 들어 1 피치 × 5 = 5 피치이다.
본 발명의 COF 반도체 장치의 제조 공정 (반도체 소자 실장 공정) 에서는, 소프트 (software) 나 반송 기구를 변경함으로써, 제조 장치의 반송 피치 1/2 피치 (하프 피치) 로 실시하여, 테이프 피치를 정수배 4 + 1/2 피치 = 4.5 피치로 설정한 COF 반도체 장치를 제조하고 있다. 이 때, 1 디바이스의 제품 처리의 피치는 예를 들어 0.5 피치 × 9 = 4.5 피치이다.
즉, 본 실시형태의 반도체 장치용 테이프 캐리어에 있어서의 1 디바이스의 테이프 피치는, 스프로켓홀의 피치 간격의 정수배 X + 소수 Y = 4 + 0.5 = 4.5 피치이고, 반도체 장치의 제조 공정 (반도체 소자 실장 공정) 에 있어서의 1 디바이스의 제품 처리 피치도 동일하게 4.5 피치가 되지만, 제조 공정에 있어서의 반송 피치인 소수 Z (0 < Z < 1, Z = 0.05 의 정수배) 는 몇가지 피치를 생각할 수 있는 데, 예를 들어 0.05 × 5 = 0.25 피치, 0.05 × 10 = 0.5 피치, 0.05 × 30 = 1.5 피치 등으로 반송할 수 있다.
본 실시형태의 COF 반도체 장치의 제조 공정 (반도체 소자 실장 공정) 은, 실시형태 1 의 COF 용 테이프 캐리어 (100) 를 사용한 제조 공정을 나타내고 있으나, 실시형태 3 및 실시형태 4 에 있어서도 동일한 제조 공정 (반도체 소자 실장 공정) 에 의해 제조하는 것이 가능하다.
〔실시형태 6〕
도 14 에 본 발명의 COF 반도체 장치의 실시형태로서 제조 공정 (반도체 장치 펀칭 공정) 을 나타낸다.
종래의 COF 반도체 장치의 제조 공정에서는 도 21 에 나타내는 바와 같이, COF 반도체 장치의 절연 테이프 (1) 로부터의 펀칭 공정에 있어서, COF 반도체 장치를 1 디바이스씩 펀칭하고 있었다.
본 발명의 COF 반도체 소자의 제조 공정에서는 COF 반도체 장치를 복수 개 동시에 처리함으로써, COF 반도체 장치의 제품 처리 피치를 정수배로 하고 있다. COF 반도체 장치의 절연 테이프 (1) 로부터의 펀칭 공정에 있어서, COF 반도체 장치를 복수 개 (2 개) 동시에 펀칭하며, COF 반도체 장치의 제품 펀칭의 처리 피치를 스프로켓홀 (2) 의 피치 간격 (4.75㎜) 의 정수배 (9 피치) 로 하고 있다.
본 실시형태의 COF 반도체 장치의 제조 공정 (반도체 장치 펀칭 공정) 은, 실시형태 1 의 COF 용 테이프 캐리어 (100) 를 사용한 제조 공정을 나타내고 있으나, 실시형태 3 및 실시형태 4 에 있어서도 동일한 제조 공정에 의해 제조하는 것 이 가능하다.
이상과 같이, 테이프 피치의 소수 피치화는 제품 외형 사이즈가 스프로켓홀의 정수배 X 피치 (X = 1, 2, 3, 4, 5, …) 보다 크고, 또한 정수배 X + 소수 Y 피치 (0 < Y < 1) 이하인 경우 (통상 테이프 피치를 정수배 X + 1 피치로 설정하고 있다) 에는, 테이프 피치를 정수배 X + 소수 Y 피치 (0 < Y < 1) 로 축소하는 것이 가능하다. 예를 들어 4 피치 + 1/2 피치 (하프 피치) 의 경우에는, 통상 4 + 1 = 5 피치로 설정되어 있으나, 4 + 0.5 = 4.5 피치로 축소하는 것이 가능하여, 10％ 의 축소가 용이해진다. 물론, 제품 외형 사이즈의 축소도 가능한 경우에는 추가 축소가 가능해진다.
그러나, COF 또는 TCP 의 제조 공정이나 제품의 펀칭 공정도 제품 피치, 즉, 정수배 X + 소수 Y 피치 (0 < Y < 1) 로 대응할 필요가 있다. 여기에서, 제조 설비의 반송 피치를 소수 Z 피치 (0 < Z < 1, Z = 0.05 의 정수배) 로 실시할 수 있도록 예를 들어 4 + 0.5 = 4.5 피치의 경우에는, 반송 피치를 0.5 피치로 실시할 수 있도록 제조 설비의 소프트나 반송 기구를 변경하는 것, 절연 테이프로부터의 제품 펀칭 공정에서는 복수 개를 동시에 펀칭함으로써 용이하게 대응하는 것이 가능해진다.
〔실시형태의 총괄〕
즉, 본 실시형태에 의한 COF 또는 TCP 반도체 장치용 테이프 캐리어 및 반도체 장치의 제조 방법은 상기의 과제를 해결하기 위해서, 표면에 복수 배치한 배선 패턴과 반도체 소자의 돌기 전극을 전기적으로 접속하고, 절연성의 수지로 밀봉함 으로써 COF 또는 TCP 반도체 장치가 되는 박막 절연 테이프이고, 상기 절연 테이프의 반송 방향에 있어서의 상기 COF 또는 TCP 반도체 장치의 외형 사이즈가 상기 절연 테이프를 반송하기 위해서 개구된 스프로켓홀의 피치 간격 (4.75㎜) 의 정수배 X 보다 크고, 또한 정수배 X + 소수 Y 피치 (0 < Y < 1) 이하이며, 통상 테이프 피치를 정수배 X + 1 피치로 설정하는 상기 COF 또는 TCP 반도체 장치가 되는 상기 절연 테이프에 있어서, 상기 COF 또는 TCP 반도체 장치의 테이프 피치를 정수배 X + 소수 Y 피치 (0 < Y < 1) 로 설정하고, 상기 COF 또는 TCP 반도체 장치의 외형 사이즈에 관여하지 않는 상기 절연 테이프의 무형 영역 (불필요 영역) 을 삭감하고 있다. 또한, 상기 반도체 소자의 어셈블리 공정에서의 반송 피치를 소수 Z 피치 (0 < Z < 1, Z = 0.05 의 정수배) 로 실시하고, 테이프 피치를 정수배X + 소수 Y 피치 (0 < Y < 1) 로 설정한 상기 COF 또는 TCP 반도체 장치를 제조하고 있는 것, 제조 설비의 반송 피치를 소수 Z 피치 (0 < Z < 1, Z = 0.05 의 정수배) 로 실시할 수 있도록 소프트나 반송 기구를 변경하고 있는 것, 상기 반도체 소자의 어셈블리 공정이 상기 COF 또는 TCP 반도체 장치를 복수 개 동시에 처리하고, 상기 COF 또는 TCP 반도체 장치의 제품 처리 피치가 정수배로 되어 있는 것, 처리 기구를 복수 개 보유하고 있는 제조 설비를 사용하여, 복수 개를 동시에 처리하고 있는 것, 상기 COF 또는 TCP 반도체 장치의 상기 절연 테이프로부터의 펀칭 공정이 상기 COF 또는 TCP 반도체 장치를 복수 개 동시에 펀칭하고, 상기 COF 또는 TCP 반도체 장치의 제품 펀칭 처리 피치가 정수배로 되어 있음으로써, 상기 COF 또는 TCP의 제품 외형에 포함되지 않는 무형 영역 (불필요 영역) 을 삭감하여, 재료 비용을 저감한 것을 특징으로 하고 있다.
또한, 본 실시형태에 의한 COF 또는 TCP 반도체 장치용 테이프 캐리어 및 반도체 장치의 제조 방법과 종래의 COF 또는 TCP 반도체 장치용 테이프 캐리어 및 반도체 장치의 제조 방법의 차이는, 상기 COF 또는 TCP 반도체 장치의 테이프 피치를 정수배 X + 소수 Y 피치 (0 < Y < 1) 로 설정하고, 상기 COF 또는 TCP 반도체 장치의 외형 사이즈에 관여하지 않는 상기 절연 테이프의 무형 영역 (불필요 영역) 을 삭감하고 있는 것, 상기 반도체 소자의 어셈블리 공정에서의 반송 피치를 소수 Z 피치 (0 < Z < 1, Z = 0.05 의 정수배) 로 실시하고, 테이프 피치를 정수배 X + 소수 Y 피치 (0 < Y < 1) 로 설정한 상기 COF 또는 TCP 반도체 장치를 제조하고 있는 것, 제조 설비의 반송 피치를 소수 Z 피치 (0 < Z < 1, Z = 0.05 의 정수배) 로 실시할 수 있도록, 소프트나 반송 기구를 변경하고 있는 것, 상기 반도체 소자의 어셈블리 공정이 상기 COF 또는 TCP 반도체 장치를 복수 개 동시에 처리하고, 상기COF 또는 TCP 반도체 장치의 제품 처리 피치가 정수배로 되어 있는 것, 처리 기구를 복수 개 보유하고 있는 제조 설비를 사용하여, 복수 개를 동시에 처리하고 있는 것, 상기 COF 또는 TCP 반도체 장치의 상기 절연 테이프로부터의 펀칭 공정이 상기 COF 또는 TCP 반도체 장치를 복수 개 동시에 펀칭하고, 상기 COF 또는 TCP 반도체 장치의 제품 펀칭의 처리 피치가 정수배로 되어 있는 것뿐이며, 일부 소프트나 반송 기구의 변경은 필요하지만, 종래의 제조 설비·방법으로 제조가 가능하다.
이로 인해, 상기 COF 또는 TCP 반도체 장치의 테이프 피치를 정수배 X + 소수 Y 피치 (0 < Y < 1) 로 설정하고, 상기 COF 또는 TCP 반도체 장치의 외형 사이 즈에 관여하지 않는 상기 절연 테이프의 무형 영역 (불필요 영역) 을 삭감하고 있는 것, 상기 반도체 소자의 어셈블리 공정에서의 반송 피치를 소수 Z 피치 (0 < Z < 1, Z = 0.05 의 정수배) 로 실시하고, 테이프 피치를 정수배 X + 소수 Y 피치 (0 < Y < 1) 로 설정한 상기 COF 또는 TCP 반도체 장치를 제조하고 있는 것, 제조 설비의 반송 피치를 소수 Z 피치 (0 < Z < 1, Z = 0.05 의 정수배) 로 실시할 수 있도록, 소프트나 반송 기구를 변경하고 있는 것, 상기 반도체 소자의 어셈블리 공정이 상기 COF 또는 TCP 반도체 장치를 복수 개 동시에 처리하고, 상기 COF 또는 TCP 반도체 장치의 제품 처리 피치가 정수배로 되어 있는 것, 처리 기구를 복수 개 보유하고 있는 제조 설비를 사용하여, 복수 개를 동시에 처리하고 있는 것, 상기 COF 또는 TCP 반도체 장치의 상기 절연 테이프로부터의 펀칭 공정이 상기 COF 또는 TCP 반도체 장치를 복수 개 동시에 펀칭하고, 상기 COF 또는 TCP 반도체 장치의 제품 펀칭의 처리 피치가 정수배로 되어 있는 것에 의해서, 본 실시형태에 의한 COF 또는 TCP 반도체 장치용 테이프 캐리어 및 반도체 장치의 제조 방법은 종래의 COF 또는 TCP 반도체 장치용 테이프 캐리어 및 반도체 장치의 제조 방법과 비교하여, 상기 COF 또는 TCP의 제품 외형에 포함되지 않는 무형 영역 (불필요 영역) 을 삭감하는 것이 가능해져, 재료 비용을 약 10％ 정도 저감할 수 있다.
이상과 같이, 본 실시형태에서는, 플렉시블 배선 기판 상에 반도체 소자가 접합·탑재된 반도체 장치의 제조 방법에 있어서, 반도체 장치의 외형 사이즈에 맞추어 반도체 장치의 테이프 피치를 정수배 X + 소수 Y 피치 (0 < Y < 1) 로 할 수 있고, 반도체 장치의 외형 사이즈에 관여하지 않는 절연 테이프의 무형 영역을 삭 감할 수 있다. 이로 인해, 본 실시형태는 COF 반도체 장치나 TCP 반도체 장치로 대표되는 테이프형 재료로 형성되는 반도체 장치나 그 부품을 제조하는 분야에 사용할 수 있을 뿐만 아니라, 또한 롤형상으로 형성되어 있는 재료로 정해진 길이의 제품을 제조하는 것에 관한 분야에 널리 응용하는 것이 가능하다.
본 실시형태의 COF 또는 TCP 반도체 장치용 테이프 캐리어는 이상과 같이, 상기 절연 테이프의 반송 방향에 있어서의 상기 COF 또는 TCP 반도체 장치의 외형 사이즈가 상기 절연 테이프를 반송하기 위해서 개구된 스프로켓홀의 피치 간격의 정수배 X 피치 (X = 1, 2, 3, 4, 5, …) 보다 크고, 또한 정수배 X + 소수 Y피치 (0 < Y < 1) 이하이고, 통상 테이프 피치를 정수배 X + 1 피치로 설정하는 상기 COF 또는 TCP 반도체 장치가 되는 상기 절연 테이프에 있어서, 상기 반도체 장치의 테이프 피치를 정수배 X + 소수 Y 피치 (0 < Y < 1) 로 설정하고, 상기 반도체 장치의 외형 사이즈에 관여하지 않는 상기 절연 테이프의 무형 영역을 삭감하고 있다.
또한, 본 실시형태의 COF 또는 TCP 반도체 장치의 제조 방법은 이상과 같이상기 반도체 소자의 실장, 수지 밀봉, 테스트, 기타, 어셈블리 공정에서의 반송 피치를 소수 Z 피치 (0 < Z < 1, z = 0.05 의 정수배) 로 실시하고, 테이프 피치를 정수배 X + 소수 Y 피치 (0 < Y < 1) 로 설정한 상기 반도체 장치를 제조하는 방법이다.
또한, 본 실시형태의 COF 또는 TCP 반도체 장치의 제조 방법은 상기 반도체 소자의 실장, 수지 밀봉, 테스트, 기타, 어셈블리 공정에 있어서, 상기 반도체 장 치를 복수 개 동시에 처리하여, 상기 반도체 장치의 제품 처리 피치를 정수배로 하는 제조 방법이기도 하다.
또한, 본 실시형태의 반도체 장치 또는 반도체 모듈 장치는, 상기의 COF 또는 TCP 반도체 장치용 테이프 캐리어 또는 반도체 장치의 제조 방법을 사용하여 제조된 것이다.
그러므로, COF 또는 TCP 반도체 장치용 테이프 캐리어에 있어서, 반도체 장치의 제품 외형에 포함되지 않는 무형 영역 (불필요 영역) 을 삭감할 수 있어, 재료 비용을 약 10％ 정도 저감할 수 있는 반도체 장치용 테이프 캐리어, 반도체 장치의 제조 방법, 반도체 장치 및 반도체 모듈 장치를 제공할 수 있는 효과를 얻을 수 있다.
즉, 상기 COF 또는 TCP 반도체 장치의 테이프 피치를 정수배 X + 소수 Y 피치 (0 < Y < 1) 로 설정하고, 상기 COF 또는 TCP 반도체 장치의 외형 사이즈에 관여하지 않는 상기 절연 테이프의 무형 영역 (불필요 영역) 을 삭감하고 있는 것, 상기 반도체 소자의 어셈블리 공정에서의 반송 피치를 소수 Z 피치 (0 < Z < 1, Z = 0.05 의 정수배) 로 실시하고, 테이프 피치를 정수배 X + 소수 Y 피치 (0 < Y < 1) 로 설정한 상기 COF 또는 TCP 반도체 장치를 제조하고 있는 것, 제조 설비의 반송 피치를 소수 Z 피치 (0 < Z < 1, Z = 0.05 의 정수배) 로 실시하고 있는 것, 필요에 따라서, 소프트나 반송 기구를 변경하고 있는 것, 상기 반도체 소자의 어셈블리 공정이 상기 COF 또는 TCP 반도체 장치를 복수 개 동시에 처리하고, 상기 COF 또는 TCP 반도체 장치의 제품 처리 피치가 정수배로 되어 있는 것, 처리 기구를 복 수 개 보유하고 있는 제조 설비를 사용하여, 복수 개를 동시에 처리하고 있는 것, 상기 COF 또는 TCP 반도체 장치의 상기 절연 테이프로부터의 펀칭 공정이 상기 COF 또는 TCP 반도체 장치를 복수 개 동시에 펀칭하고, 상기 COF 또는 TCP 반도체 장치의 제품 펀칭의 외형 및 반송 피치가 정수배로 되어 있는 것에 의해서, 본 실시형태에 의한 COF 또는 TCP 반도체 장치용 테이프 캐리어 및 반도체 장치의 제조 방법은, 종래의 COF 또는 TCP 반도체 장치용 테이프 캐리어 및 반도체 장치의 제조 방법과 비교하여, 상기 COF 또는 TCP 의 제품 외형에 포함되지 않는 무형 영역 (불필요 영역) 을 삭감하는 것이 가능해져, 재료 비용을 약 10％ 정도 저감할 수 있다.
또한, 본 실시형태의 COF 또는 TCP 반도체 장치용 테이프 캐리어에서는 상기 절연 테이프의 반송 방향에 있어서의 상기 COF 또는 TCP 반도체 장치의 외형 사이즈를 상기 배선 패턴의 설계면에서 축소한 경우에 있어서도, 소수 Y 피치 (0 < Y < 1) 화를 동시에 실시하여, 상기 COF 또는 TCP 반도체 장치의 테이프 피치를 정수배 X + 소수 Y 피치 (0 < Y < 1) 로 설정하고 있는 것이 바람직하다.
상기의 발명에 의하면, 반도체 장치의 외형 사이즈에 관여하지 않는 상기 절연 테이프의 무형 영역 (불필요 영역) 을 삭감하여, 재료 비용을 저감할 수 있다.
본 실시형태의 COF 또는 TCP 반도체 장치의 제조 방법은, 상기 과제를 해결하기 위해서, 상기 반도체 소자의 실장, 수지 밀봉, 테스트, 기타, 어셈블리 공정에서의 반송 피치를 소수 Z 피치 (0 < Z < 1, Z = 0.05 의 정수배) 로 실시하고, 테이프 피치를 정수배 X + 소수 Y 피치 (0 < Y < 1) 로 설정한 상기 반도체 장치를 제조하고 있는 것을 특징으로 하고 있다.
제조 설비의 반송 피치를 소수 Z 피치 (0 < Z < 1, Z = 0.05 의 정수배) 로 실시할 수 있도록, 필요에 따라서 소프트나 반송 기구를 변경하고 있다.
또한, 본 실시형태의 COF 또는 TCP 반도체 장치의 제조 방법에서는, 상기 반도체 소자의 실장, 수지 밀봉, 테스트, 기타, 어셈블리 공정이 상기 반도체 장치를 복수 개 동시에 처리하고, 상기 반도체 장치의 제품 처리 피치가 정수배가 되도록 해도 된다.
상기 반도체 장치를 처리하는 처리 기구를 복수 개 보유하고 있는 제조 설비를 사용하여, 복수 개의 반도체 장치를 동시에 처리해도 된다.
또한, 본 실시형태의 COF 또는 TCP 반도체 장치의 제조 방법에서는, 상기 반도체 장치의 상기 절연 테이프로부터의 펀칭 공정이 상기 반도체 장치를 복수 개 동시에 펀칭하는 공정이고, 상기 반도체 장치의 제품 펀칭의 외형 및 반송 피치가 상기 스프로켓홀의 상기 피치 간격의 정수배가 되도록 해도 된다.
1 세트의 펀칭 금형에 의해 복수 개의 상기 반도체 장치를 동시에 펀칭하고 있다.
상기의 발명에 의하면, COF 또는 TCP 반도체 장치의 제조에 있어서의 반송 피치를 소수 Z 피치 (0 < Z < 1, Z = O.05 의 정수배) 로 실시하고, COF 또는 TCP 반도체 장치용 테이프 캐리어의 테이프 피치를 정수배 X + 소수 Y 피치 (0 < Y < 1) 로 설정할 수 있으므로, 반도체 장치의 외형 사이즈에 관여하지 않는 상기 절연 테이프의 무형 영역 (불필요 영역) 을 삭감하여, 재료 비용을 저감할 수 있다.
상기의 발명에 의하면, COF 또는 TCP 반도체 장치의 외형 사이즈에 관여하지 않는 상기 절연 테이프의 무형 영역 (불필요 영역) 을 삭감하여, 재료 비용을 저감한 반도체 장치 또는 반도체 모듈 장치를 제조할 수 있다.
본 실시형태에 관한 반도체 장치용 테이프 캐리어는, 표면에 복수의 배선 패턴이 배치된 박막 절연 테이프와, 반도체 소자와 상기 반도체 소자를 상기 배선 패턴 상에 전기적으로 접속된 상태로 밀봉하는 절연성 수지를 구비하고, 상기 반도체 소자와 상기 배선 패턴이 밀봉됨으로써 반도체 장치가 형성되고, 상기 절연 테이프를 반송하기 위한 복수의 스프로켓홀이 길이 방향으로 일정 간격을 두고 형성되어 있는 반도체 장치용 테이프 캐리어로서, 상기 반도체 장치용 테이프 캐리어의 길이 방향에 있어서의 각 반도체 장치의 외형 폭이 상기 스프로켓홀의 형성 간격의 X 배 (X 는 자연수) 보다 크고, 또한 상기 스프로켓홀의 형성 간격의 X + Y 배 (0 < Y < 1) 이하인 경우, 상기 배선 패턴의 배치 간격을 상기 스프로켓홀의 형성 간격의 X + Y 배로 설정하는 것을 특징으로 한다.
본 실시형태에 관한 반도체 장치용 테이프 캐리어에서는, 상기 반도체 장치용 테이프 캐리어의 길이 방향에 있어서의 각 반도체 장치의 외형 폭이 상기 스프로켓홀의 형성 간격의 X 배 (X 는 자연수) 보다 크고, 또한, 상기 스프로켓홀의 형성 간격의 X + (1/2) 배 이하인 경우, 상기 배선 패턴의 배치 간격을 상기 스프로켓홀의 형성 간격의 X + (1/2) 배로 설정해도 된다.
본 실시형태에 관한 반도체 장치용 테이프 캐리어에서는, 상기 반도체 장치용 테이프 캐리어의 길이 방향에 있어서의 각 반도체 장치의 외형 폭이 상기 스프로켓홀의 형성 간격의 X 배 (X 는 자연수) 보다 크고, 또한 상기 스프로켓홀의 형 성 간격의 X + (1/4) 배 이하인 경우, 상기 배선 패턴의 배치 간격을 상기 스프로켓홀의 형성 간격의 X + (1/4) 배로 설정해도 된다.
본 실시형태에 관한 반도체 장치용 테이프 캐리어에서는 상기 반도체 장치가 COF 또는 TCP 인 것이 바람직하다.
본 실시형태에 관한 반도체 장치의 제조 방법은 상기 반도체 장치용 테이프 캐리어를 사용하여 반도체 장치를 제조하는 것을 특징으로 한다.
본 실시형태에 관한 반도체 장치는 상기 반도체 장치용 테이프 캐리어를 사용하여 제조되는 것을 특징으로 한다.
본 실시형태에 관한 반도체 모듈 장치는 상기 반도체 장치를 사용하여 제조되는 것을 특징으로 한다.
발명의 상세한 설명의 항에 있어서 서술된 구체적인 실시형태 또는 실시예는 어디까지나 본 발명의 기술 내용을 분명하게 하는 것으로서, 그러한 구체예에만 한정되어 협의로 해석되어서는 안될 뿐 아니라, 본 발명의 정신과 다음에 기재하는 특허청구사항의 범위 내에서 여러 가지로 변경하여 실시할 수 있는 것이다.
도 1 은 본 발명의 실시형태로서, COF 반도체 장치용 테이프 캐리어 (반도체 소자 실장 전) 를 나타내는 평면도.
도 2 는 본 발명의 실시형태로서, 도 1 의 반도체 소자 실장 후 (반도체 장치) 를 나타내는 평면도.
도 3 은 도 1, 도 2 와는 상이한 본 발명의 실시형태로서, TCP 반도체 장치용 테이프 캐리어 (반도체 소자 실장 전) 를 나타내는 평면도.
도 4 는 도 1, 도 2 와는 상이한 본 발명의 실시형태로서, 도 3의 반도체 소자 실장 후 (반도체 장치) 를 나타내는 평면도.
도 5 는 본 발명의 실시형태로서, 도 1, 도 2 의 실시형태에 의한 COF 반도체 장치를 나타내는 단면도.
도 6 은 본 발명의 실시형태로서, 도 3, 도 4 의 실시형태에 의한 TCP 반도체 장치를 나타내는 단면도.
도 7 은 본 발명의 실시형태로서, 도 5 의 실시형태에 의한 반도체 모듈 장치를 나타내는 단면도.
도 8 은 본 발명의 실시형태로서, 도 6 의 실시형태에 의한 반도체 모듈 장치를 나타내는 단면도.
도 9 는 도 1 ∼ 도 4 와는 상이한 본 발명의 실시형태로서 COF 반도체 장치용 테이프 캐리어 (반도체 소자 실장 전) 를 나타내는 평면도.
도 10 은 도 1 ∼ 도 4 와는 상이한 본 발명의 실시형태로서 도 9 의 반도체 소자 실장 후 (반도체 장치) 를 나타내는 평면도.
도 11 은 도 1 ∼ 4, 도 9, 도 10 과는 상이한 본 발명의 실시형태로서, COF 반도체 장치를 나타내는 평면도.
도 12 는 도 1 ∼ 도 4, 도 9 ∼ 도 11 과는 상이한 본 발명의 실시형태로서, COF 반도체 장치를 나타내는 평면도.
도 13 은 본 발명의 실시형태로서, 반도체 소자의 실장 공정을 나타내는 평면도.
도 14 는 본 발명의 실시형태로서 COF 반도체 장치의 펀칭 공정을 나타내는 평면도.
도 15 는 종래예의 COF 반도체 장치용 테이프 캐리어 (반도체 소자 실장 전) 를 나타내는 평면도.
도 16 은 종래예의 COF 반도체 장치를 나타내는 평면도.
도 17 은 종래예의 TCP 반도체 장치용 테이프 캐리어 (반도체 소자 실장 전)를 나타내는 평면도.
도 18 은 종래예의 TCP 반도체 장치를 나타내는 평면도.
도 19 는 도 15 ∼ 도 18 과는 상이한 종래예의 COF 반도체 장치용 테이프 캐리어 (반도체 소자 실장 전) 를 나타내는 평면도.
도 20 은 종래예의 반도체 소자 실장 공정을 나타내는 평면도.
도 21 은 종래예의 COF 반도체 장치 펀칭 공정을 나타내는 평면도.

Claims (19)

  1. 표면에 복수 배치한 배선 패턴과 반도체 소자의 돌기 전극을 전기적으로 접속하고, 절연성 수지로 밀봉함으로써 반도체 장치가 되는 박막 절연 테이프로 이루어지는 반도체 장치용 테이프 캐리어로서,
    상기 절연 테이프의 반송 방향에 있어서의 상기 반도체 장치의 외형 사이즈가,
    상기 절연 테이프를 반송하기 위해서 개구된 스프로켓홀 의 피치 간격의 정수배 X 피치 (X = 1, 2, 3, 4, 5, …) 보다 크고, 또한 정수배 X + 소수 Y 피치 (0 < Y < 1) 이하이며,
    상기 반도체 장치 1 디바이스의 테이프 피치를 정수배 X + 소수 Y 피치 (0 < Y < 1) 로 설정하고, 상기 반도체 장치의 외형 사이즈에 관여하지 않는 상기 절연 테이프의 무형 영역을 삭감하고 있는 것을 특징으로 하는 반도체 장치용 테이프 캐리어.
  2. 제 1 항에 있어서,
    상기 반도체 장치가 COF 또는 TCP 인 것을 특징으로 하는 반도체 장치용 테이프 캐리어.
  3. 제 2 항에 있어서,
    상기 절연 테이프의 반송 방향에 있어서의 상기 반도체 장치의 외형 사이즈를 상기 배선 패턴의 설계면에서 축소한 경우에 있어서,
    소수 Y 피치 (0 < Y < 1) 화를 동시에 실시하여, 상기 COF 또는 TCP 반도체 장치용 테이프 캐리어의 테이프 피치를 정수배 X + 소수 Y 피치 (0 < Y < 1) 로 설정하고 있는 것을 특징으로 하는 반도체 장치용 테이프 캐리어.
  4. 제 1 항에 있어서,
    소수 Y 가, 0.05 의 정수배 (1, 2, 3, 4, 5, …) 인 것을 특징으로 하는 반도체 장치용 테이프 캐리어.
  5. 표면에 복수 배치한 배선 패턴과 반도체 소자의 돌기 전극을 전기적으로 접속하고, 절연성 수지로 밀봉함으로써 반도체 장치가 되는 박막 절연 테이프로 이루어지고, 상기 절연 테이프의 반송 방향에 있어서의 상기 반도체 장치의 외형 사이즈가 상기 절연 테이프를 반송하기 위해서 개구된 스프로켓홀의 피치 간격의 정수배 X 피치 (X = 1, 2, 3, 4, 5,…) 보다 크고, 또한 정수배 X + 소수 Y 피치 (0 < Y < 1) 이하이며, 상기 반도체 장치 1 디바이스의 테이프 피치를 정수배 X + 소수 Y 피치 (0 < Y < 1) 로 설정하고, 상기 반도체 장치의 외형 사이즈에 관여하지 않는 상기 절연 테이프의 무형 영역을 삭감하고 있는 반도체 장치용 테이프 캐리어로 반도체 장치를 제조하는 반도체 장치의 제조 방법으로서,
    상기 반도체 소자의 실장, 수지 밀봉, 테스트, 기타, 어셈블리 공정에서의 반송 피치를 소수 Z 피치 (0 < Z < 1, Z = 0.05 의 정수배) 로 실시하고, 테이프 피치를 정수배 X + 소수 Y 피치 (0 < Y < 1) 로 설정한 상기 반도체 장치를 제조하고 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 5 항에 있어서,
    제조 설비의 반송 피치를 소수 Z 피치 (0 < Z < 1, Z = 0.05 의 정수배) 로 실시할 수 있도록, 소프트나 반송 기구를 변경하고 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 표면에 복수 배치한 배선 패턴과 반도체 소자의 돌기 전극을 전기적으로 접속하고, 절연성 수지로 밀봉함으로써 반도체 장치가 되는 박막 절연 테이프로 이루어지고, 상기 절연 테이프의 반송 방향에 있어서의 상기 반도체 장치의 외형 사이즈가 상기 절연 테이프를 반송하기 위해서 개구된 스프로켓홀의 피치 간격의 정수배 X 피치 (X = 1, 2, 3, 4, 5, …) 보다 크고, 또한 정수배 X + 소수 Y 피치 (0 < Y < 1) 이하이며, 상기 반도체 장치 1 디바이스의 테이프 피치를 정수배 X + 소수 Y 피치 (0 < Y < 1) 로 설정하고, 상기 반도체 장치의 외형 사이즈에 관여하지 않는 상기 절연 테이프의 무형 영역을 삭감하고 있는 반도체 장치용 테이프 캐리어로 반도체 장치를 제조하는 반도체 장치의 제조 방법으로서,
    상기 반도체 소자의 실장, 수지 밀봉, 테스트, 기타, 어셈블리 공정이,
    상기 반도체 장치를 복수 개 동시에 처리하고, 상기 반도체 장치의 제품 처 리 피치가 정수배로 되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 7 항에 있어서,
    상기 반도체 장치를 처리하는 처리 기구를 복수 개 보유하고 있는 제조 설비를 사용하여, 복수 개의 반도체 장치를 동시에 처리하고 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 표면에 복수 배치한 배선 패턴과 반도체 소자의 돌기 전극을 전기적으로 접속하고, 절연성 수지로 밀봉함으로써 반도체 장치가 되는 박막 절연 테이프로 이루어지고, 상기 절연 테이프의 반송 방향에 있어서의 상기 반도체 장치의 외형 사이즈가 상기 절연 테이프를 반송하기 위해서 개구된 스프로켓홀의 피치 간격의 정수배 X 피치 (X = 1, 2, 3, 4, 5, …) 보다 크고, 또한 정수배 X + 소수 Y 피치 (0 < Y < 1) 이하이며, 상기 반도체 장치 1 디바이스의 테이프 피치를 정수배 X + 소수 Y 피치 (0 < Y < 1) 로 설정하고, 상기 반도체 장치의 외형 사이즈에 관여하지 않는 상기 절연 테이프의 무형 영역을 삭감하고 있는 반도체 장치용 테이프 캐리어로 반도체 장치를 제조하는 반도체 장치의 제조 방법으로서,
    상기 반도체 장치의 상기 절연 테이프로부터의 펀칭 공정이 상기 반도체 장치를 복수 개 동시에 펀칭하는 공정이며,
    상기 반도체 장치의 제품 펀칭의 외형 및 반송 피치가 상기 스프로켓홀의 상기 피치 간격의 정수배로 되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 9 항에 있어서,
    1 세트의 펀칭 금형에 의해, 복수 개의 상기 반도체 장치를 동시에 펀칭하고 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 표면에 복수 배치한 배선 패턴과 반도체 소자의 돌기 전극을 전기적으로 접속하고, 절연성 수지로 밀봉함으로써 반도체 장치가 되는 박막 절연 테이프로 이루어지고, 상기 절연 테이프의 반송 방향에 있어서의 상기 반도체 장치의 외형 사이즈가 상기 절연 테이프를 반송하기 위해서 개구된 스프로켓홀의 피치 간격의 정수배 X 피치 (X = 1, 2, 3, 4, 5, …) 보다 크고, 또한 정수배 X + 소수 Y 피치 (0 < Y < 1) 이하이며, 상기 반도체 장치 1 디바이스의 테이프 피치를 정수배 X +소수 Y 피치 (0 < Y < 1) 로 설정하고, 상기 반도체 장치의 외형 사이즈에 관여하지 않는 상기 절연 테이프의 무형 영역을 삭감하고 있는 반도체 장치용 테이프 캐리어를 사용하여 제조된, 반도체 장치.
  12. 표면에 복수 배치한 배선 패턴과 반도체 소자의 돌기 전극을 전기적으로 접속하고, 절연성 수지로 밀봉함으로써 반도체 장치가 되는 박막 절연 테이프로 이루어지고, 상기 절연 테이프의 반송 방향에 있어서의 상기 반도체 장치의 외형 사이즈가 상기 절연 테이프를 반송하기 위해서 개구된 스프로켓홀의 피치 간격의 정수배 X 피치 (X = 1, 2, 3, 4, 5, …) 보다 크고, 또한 정수배 X + 소수 Y 피치 (0 < Y < 1) 이하이며, 상기 반도체 장치 1 디바이스의 테이프 피치를 정수배 X + 소수 Y 피치 (0 < Y < 1) 로 설정하고, 상기 반도체 장치의 외형 사이즈에 관여하지 않는 상기 절연 테이프의 무형 영역을 삭감하고 있는 반도체 장치용 테이프 캐리어를 사용하여 제조된 반도체 장치를 사용하여 제조된, 반도체 모듈 장치.
  13. 표면에 복수의 배선 패턴이 배치된 박막 절연 테이프와 반도체 소자와 상기 반도체 소자를 상기 배선 패턴 위에 전기적으로 접속된 상태로 밀봉하는 절연성 수지를 구비하고,
    상기 반도체 소자와 상기 배선 패턴이 밀봉됨으로써 반도체 장치가 형성되고, 상기 절연 테이프를 반송하기 위한 복수의 스프로켓홀이 길이 방향으로 일정간격을 두고 형성되어 있는 반도체 장치용 테이프 캐리어로서,
    상기 반도체 장치용 테이프 캐리어의 길이 방향에 있어서의 각 반도체 장치의 외형 폭이 상기 스프로켓홀의 형성 간격의 X 배 (X 는 자연수) 보다 크고, 또한 스프로켓홀의 형성 간격의 X + Y 배 (0 < Y < 1) 이하인 경우,
    상기 배선 패턴의 배치 간격을 상기 스프로켓홀의 형성 간격의 X + Y 배로 설정하는 것을 특징으로 하는 반도체 장치용 테이프 캐리어.
  14. 제 13 항에 있어서,
    상기 반도체 장치용 테이프 캐리어의 길이 방향에 있어서의 각 반도체 장치의 외형 폭이 상기 스프로켓홀의 형성 간격의 X 배 (X 는 자연수) 보다 크고, 또한 상기 스프로켓홀의 형성 간격의 X + (1/2) 배 이하인 경우,
    상기 배선 패턴의 배치 간격을 상기 스프로켓홀의 형성 간격의 X + (1/2) 배로 설정하는 것을 특징으로 하는 반도체 장치용 테이프 캐리어.
  15. 제 13 항에 있어서,
    상기 반도체 장치용 테이프 캐리어의 길이 방향에 있어서의 각 반도체 장치의 외형 폭이 상기 스프로켓홀의 형성 간격의 X 배 (X 는 자연수) 보다 크고, 또한, 상기 스프로켓홀의 형성 간격의 X + (1/4) 배 이하인 경우,
    상기 배선 패턴의 배치 간격을 상기 스프로켓홀의 형성 간격의 X + (1/4) 배로 설정하는 것을 특징으로 반도체 장치용 테이프 캐리어.
  16. 제 13 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 반도체 장치가 COF 또는 TCP 인 것을 특징으로 하는 반도체 장치용 테이프 캐리어.
  17. 표면에 복수의 배선 패턴이 배치된 박막 절연 테이프와, 반도체 소자와, 상기 반도체 소자를 상기 배선 패턴 위에 전기적으로 접속된 상태로 밀봉하는 절연성 수지를 구비하고, 상기 반도체 소자와 상기 배선 패턴이 밀봉됨으로써 반도체 장치가 형성되고, 상기 절연 테이프를 반송하기 위한 복수의 스프로켓홀이 길이 방향으로 일정 간격을 두고 형성되고, 상기 반도체 장치용 테이프 캐리어의 길이 방향에 있어서의 각 반도체 장치의 외형 폭이 상기 스프로켓홀의 형성 간격의 X 배 (X 는 자연수) 보다 크고, 또한, 상기 스프로켓홀의 형성 간격의 X + Y 배 (0 < Y < 1) 이하인 경우, 상기 배선 패턴의 배치 간격을 상기 스프로켓홀의 형성 간격의 X + Y 배로 설정하는 반도체 장치용 테이프 캐리어를 사용하여 반도체 장치를 제조하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 표면에 복수의 배선 패턴이 배치된 박막 절연 테이프와, 반도체 소자와, 상기 반도체 소자를 상기 배선 패턴 위에 전기적으로 접속된 상태로 밀봉하는 절연성 수지를 구비하고, 상기 반도체 소자와 상기 배선 패턴이 밀봉됨으로써 반도체 장치가 형성되고, 상기 절연 테이프를 반송하기 위한 복수의 스프로켓홀이 길이 방향으로 일정 간격을 두고 형성되며, 상기 반도체 장치용 테이프 캐리어의 길이 방향에 있어서의 각 반도체 장치의 외형 폭이 상기 스프로켓홀의 형성 간격의 X 배 (X 는 자연수) 보다 크고, 또한 상기 스프로켓홀의 형성 간격의 X + Y 배 (0 < Y < 1) 이하인 경우, 상기 배선 패턴의 배치 간격을 상기 스프로켓홀의 형성 간격의 X + Y 배로 설정하는 반도체 장치용 테이프 캐리어를 사용하여 제조되는 것을 특징으로 하는 반도체 장치.
  19. 표면에 복수의 배선 패턴이 배치된 박막 절연 테이프와, 반도체 소자와, 상기 반도체 소자를 상기 배선 패턴 위에 전기적으로 접속된 상태로 밀봉하는 절연성 수지를 구비하고, 상기 반도체 소자와 상기 배선 패턴이 밀봉됨으로써 반도체 장치 가 형성되고, 상기 절연 테이프를 반송하기 위한 복수의 스프로켓홀이 길이 방향으로 일정 간격을 두고 형성되고, 상기 반도체 장치용 테이프 캐리어의 길이 방향에 있어서의 각 반도체 장치의 외형 폭이 상기 스프로켓홀의 형성 간격의 X 배 (X 는 자연수) 보다 크고, 또한, 상기 스프로켓홀의 형성 간격의 X + Y 배 (0 < Y < 1) 이하인 경우, 상기 배선 패턴의 배치 간격을 상기 스프로켓홀의 형성 간격의 X + Y 배로 설정하는 반도체 장치용 테이프 캐리어를 사용하여 제조되는 반도체 장치를 사용하여 제조되는 것을 특징으로 하는 반도체 모듈 장치.
KR1020070091090A 2006-09-08 2007-09-07 반도체 장치용 테이프 캐리어, 반도체 장치의 제조 방법,반도체 장치 및 반도체 모듈 장치 KR100955439B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006244782A JP4283292B2 (ja) 2006-09-08 2006-09-08 半導体装置用テープキャリア、および半導体装置の製造方法
JPJP-P-2006-00244782 2006-09-08

Publications (2)

Publication Number Publication Date
KR20080023196A true KR20080023196A (ko) 2008-03-12
KR100955439B1 KR100955439B1 (ko) 2010-05-04

Family

ID=39168730

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070091090A KR100955439B1 (ko) 2006-09-08 2007-09-07 반도체 장치용 테이프 캐리어, 반도체 장치의 제조 방법,반도체 장치 및 반도체 모듈 장치

Country Status (5)

Country Link
US (1) US7582976B2 (ko)
JP (1) JP4283292B2 (ko)
KR (1) KR100955439B1 (ko)
CN (1) CN100543978C (ko)
TW (1) TWI343614B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140083635A (ko) * 2012-12-26 2014-07-04 엘지디스플레이 주식회사 가요성 드라이브 ｉｃ 패키지와 그 절삭 장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9944051B2 (en) * 2006-10-02 2018-04-17 Mead Johnson Nutrition Co. Laminate
JP5325684B2 (ja) 2009-07-15 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
JP2011035178A (ja) * 2009-08-03 2011-02-17 Hitachi High-Technologies Corp 電子部品実装装置
CN102237334A (zh) * 2011-06-09 2011-11-09 深圳市华星光电技术有限公司 Cof及cof载带
US20120314175A1 (en) * 2011-06-09 2012-12-13 Shenzhen China Star Oploelectronics Technology Co., Ltd. Cof, cof carrier tape and drive circuit of liquid crystal television
KR102508527B1 (ko) 2016-07-01 2023-03-09 삼성전자주식회사 필름형 반도체 패키지
JP6870043B2 (ja) * 2019-08-27 2021-05-12 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3558921B2 (ja) 1999-05-14 2004-08-25 シャープ株式会社 テープキャリア並びにテープキャリア型半導体装置の製造方法
JP2001110853A (ja) 1999-08-03 2001-04-20 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープの製造方法および電子部品実装用フィルムキャリアテープの製造装置
JP4070135B2 (ja) * 2004-05-11 2008-04-02 沖電気工業株式会社 テープキャリア、半導体装置の製造方法および半導体装置
JP2006165517A (ja) * 2004-11-11 2006-06-22 Sharp Corp フレキシブル配線基板、それを用いた半導体装置および電子機器、並びにフレキシブル配線基板の製造方法
JP2007150088A (ja) * 2005-11-29 2007-06-14 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140083635A (ko) * 2012-12-26 2014-07-04 엘지디스플레이 주식회사 가요성 드라이브 ｉｃ 패키지와 그 절삭 장치

Also Published As

Publication number Publication date
TWI343614B (en) 2011-06-11
JP4283292B2 (ja) 2009-06-24
US20080061432A1 (en) 2008-03-13
KR100955439B1 (ko) 2010-05-04
US7582976B2 (en) 2009-09-01
JP2008066605A (ja) 2008-03-21
TW200828467A (en) 2008-07-01
CN100543978C (zh) 2009-09-23
CN101140918A (zh) 2008-03-12

Similar Documents

Publication Publication Date Title
KR100955439B1 (ko) 반도체 장치용 테이프 캐리어, 반도체 장치의 제조 방법,반도체 장치 및 반도체 모듈 장치
CN101071800B (zh) 载带、半导体器件和半导体模块装置
US7977805B2 (en) Flexible wiring substrate, semiconductor device and electronic device using flexible wiring substrate, and fabricating method of flexible wiring substrate
US7833910B2 (en) Film substrate, fabrication method thereof, and image display substrate
JP3523536B2 (ja) 半導体装置及びその製造方法、並びに液晶モジュール及びその搭載方法
JP2002124544A (ja) Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置
US20070057369A1 (en) Wiring board and method for manufacturing the same, and semiconductor device
KR101477818B1 (ko) 배선 회로 기판 및 그 제조 방법
US20060054349A1 (en) Cof film carrier tape and its manufacturing method
KR20120088332A (ko) 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법
JP2008177618A (ja) フレキシブル配線基板、及びそれを用いた半導体装置および電子機器
JP2000340617A (ja) Ｔａｂテープキャリアおよびその製造方法
EP0422828B1 (en) Improved film carrier
JP2973782B2 (ja) Ｔａｂ用フィルムキャリア及びその製造方法
KR20060119937A (ko) 치수 유지 패턴을 갖는 칩 온 플렉스 테이프
JP5184578B2 (ja) プリント配線基板
KR20020069675A (ko) 연성인쇄회로기판의 접합방법
JP2011155201A (ja) テープキャリア、テープキャリア型半導体装置、およびテープキャリア型半導体装置の製造方法
JPH036036A (ja) プリント配線板の製造方法及び該方法に使用するフレキシブルプリント配線板
JP2003282649A (ja) テープキャリアおよびその製造方法、テープキャリアへの電子部品の実装方法、ならびにテープキャリアパッケージの製造方法
JPH0541412A (ja) テープキヤリアとその製造方法及びそれを用いる電子部品の実装方法
KR20060006441A (ko) 전해 도금에 의하여 캐리어 테이프 상에 도금층을형성하는 방법
JP2001332590A (ja) テープキャリア型半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180413

Year of fee payment: 9