JP2011155201A - テープキャリア、テープキャリア型半導体装置、およびテープキャリア型半導体装置の製造方法 - Google Patents

テープキャリア、テープキャリア型半導体装置、およびテープキャリア型半導体装置の製造方法 Download PDF

Info

Publication number
JP2011155201A
JP2011155201A JP2010016918A JP2010016918A JP2011155201A JP 2011155201 A JP2011155201 A JP 2011155201A JP 2010016918 A JP2010016918 A JP 2010016918A JP 2010016918 A JP2010016918 A JP 2010016918A JP 2011155201 A JP2011155201 A JP 2011155201A
Authority
JP
Japan
Prior art keywords
tape carrier
wiring pattern
pitch
wiring patterns
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010016918A
Other languages
English (en)
Inventor
Yoshiaki Asayama
宣明 浅山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2010016918A priority Critical patent/JP2011155201A/ja
Publication of JP2011155201A publication Critical patent/JP2011155201A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】スプロケットホールのピッチの整数倍でテープキャリアの搬送を行うことができ、かつ、材料コストを低減できる半導体装置用テープキャリアを実現することにある。
【解決手段】本発明に係るテープキャリア10は、複数の半導体素子11を搭載してなるテープキャリア型半導体装置1に用いられ、長尺の絶縁テープ12からなり、複数の半導体素子11に対応する複数の配線パターン13を備えるものであって、搬送のためのスプロケットホール16がテープキャリア10の長尺方向に並んで形成されており、複数の配線パターン13は、所定数の配線パターン13毎に配線パターンセットを形成し、テープキャリア10の長尺方向に並ぶ配線パターン10の配置ピッチは、スプロケットホール16のピッチの非整数倍であり、テープキャリア10の長尺方向に並ぶ配線パターンセットの配置ピッチは、スプロケットホール16のピッチの整数倍である。
【選択図】図1

Description

本発明は、COF(Chip On Film)、およびTCP(Tape Carrier Package)と呼ばれる、フレキシブルな配線基板上に半導体素子が接合・搭載された半導体装置(以下COF、およびTCPと称する)用のテープキャリア、テープキャリア型半導体装置、およびテープキャリア型半導体装置の製造方法に関するものである。
図5は、従来のCOF用テープキャリアについて示した平面図であり、図6は、従来のCOF搭載テープキャリア型半導体装置について示した平面図である。
COF用のテープキャリア500(またはTCP用テープキャリア)は、自由に折り曲げることが可能な薄膜の絶縁テープ501と、絶縁テープ501上に形成された配線パターン502と、配線パターン502の一部を覆うソルダーレジスト503とを備える。このCOF用テープキャリア500に半導体素子504を搭載し、COF搭載テープキャリア型半導体装置510が製造される。COF用テープキャリア500上の配線パターン502に半導体素子504の端子を接続し、該端子を樹脂で封止することにより、個々のCOFデバイス505が形成される。
COF用のテープキャリア500には、多くの場合、絶縁テープ501にスプロケットホール506と呼ばれる搬送用の開口部が4.75mmのピッチ(配置間隔)で設置されている。製造ラインにおいては、COF用のテープキャリア500に対して上記の処理(半導体素子504の搭載、端子と配線との接続、樹脂封止、個々のCOFデバイス505の打ち抜き等の処理)を行うために、テープキャリア500を一定のテープ搬送ピッチずつ送って処理を行う。通常、テープ搬送ピッチは製品(個々のCOFデバイス505)の外形に連動しており、テープ搬送ピッチはスプロケットホール506の整数倍のピッチになるように設計されている。各工程の製造設備内では、スプロケットホール506を使用して1ピッチ(スプロケットホール506のピッチ)単位で搬送され、1工程(1デバイスの処理・搬送)では、製品の外形ピッチ(スプロケットホール506のピッチの整数倍)分が搬送される。
特許文献1、特許文献2には、絶縁テープ上への製品の配置方法や、搬送を含めた製造方法に関する技術が開示されている。
特開2000−323533号公報(2000年11月24日公開) 特開2008−066605号公報(2008年3月21日公開)
しかしながら、従来の半導体装置用テープキャリア、テープキャリア型半導体装置、およびテープキャリア型半導体装置の製造方法では、COF、又はTCPの製品外形サイズやテープピッチが拡大することによる材料費・加工費の増加、および製造能力が低下するという問題点を有している。
例えば図5の例を参照すると、テープキャリア型半導体装置510のテープ搬送ピッチは、COFデバイス505の外形サイズに連動してスプロケットホール506のピッチの整数倍(3倍)になっている。しかしながら、一般に、COFデバイス505自体の外形サイズが、スプロケットホール506のピッチの整数倍に一致する場合は少ない。そのため、テープキャリア型半導体装置510上には、製品外形(COFデバイス505の外形)に含まれないテープキャリア500の無形領域(不使用領域)507が多く存在する。この場合、材料コスト、加工費、および製造工程の能力等に無駄が生じることになる。例えば、1つのCOFデバイスが3ピッチ品であり、スプロケットホールのピッチの1/2ピッチ(ハーフピッチ)分の無形領域(不使用領域)が存在する場合には、テープキャリアの材料コストとしては約20%の増加となってしまうことがある(テープキャリアの1/6の領域が無駄になる)。
解決方法として、製品外形サイズの縮小がある。製品外形サイズの縮小については、外形形状・サイズや配線パターン502の設計自由度によって大きく変化するが、これらはユーザが希望する仕様であることからユーザとの調整が必要であり、製品外形サイズの縮小は非常に困難となっている。
特許文献2には、スプロケットホールのピッチの0.05倍を単位として、テープ搬送ピッチを設定する技術が開示されている。すなわち、テープ搬送ピッチは、スプロケットホールのピッチの1.05倍、1.1倍、1.15倍・・・等となる。しかしながら、特許文献2に開示される技術では、製品外形サイズによっては、スプロケットホールの0.05ピッチ未満の無形領域が生じる、すなわち無駄が生じる可能性がある。また、これによれば、テープ搬送ピッチを製品毎に変更する必要があるため、全ての工程(半導体素子の実装、樹脂封止、製品検査、デバイスの打ち抜き等)における製造設備のテープ搬送ピッチを同じように変更しなければならない。通常、既設の製造設備は、スプロケットホールの1ピッチ単位でテープキャリアを搬送する場合のみを想定して作られており、上記のように、製造設備をスプロケットホールの小数ピッチ単位の搬送に対応させるためには、全ての製造設備について改造が必要になり、多大な設備投資が必要になる。
本発明は、COFまたはTCPの製品外形サイズがスプロケットホールのピッチの非整数倍になることによる、材料費・加工費の増加および製造能力の低下という問題点を解決するものである。本発明の目的は、COFまたはTCPにおいて、スプロケットホールのピッチの整数倍でテープキャリアの搬送を行うことができ、かつ、製品外形に含まれない無形領域(不使用領域)を削減でき、材料コストを低減できる半導体装置用テープキャリア、テープキャリア型半導体装置、およびテープキャリア型半導体装置の製造方法を実現することにある。
本発明に係るテープキャリアは、複数の半導体素子を搭載してなるテープキャリア型半導体装置に用いられ、長尺のフレキシブルな基材からなり、上記複数の半導体素子に対応する複数の配線パターンを備えるテープキャリアであって、上記の課題を解決するために、搬送のためのスプロケットホールが上記テープキャリアの長尺方向に並んで形成されており、複数の上記配線パターンは、所定数の上記配線パターン毎に配線パターンセットを形成し、上記テープキャリアの長尺方向に並ぶ上記配線パターンの配置ピッチは、上記スプロケットホールのピッチの非整数倍であり、上記テープキャリアの長尺方向に並ぶ上記配線パターンセットの配置ピッチは、上記スプロケットホールのピッチの整数倍であることを特徴としている。
本発明に係るテープキャリアは、複数の半導体素子を搭載してなるテープキャリア型半導体装置に用いられ、長尺のフレキシブルな基材からなり、上記複数の半導体素子に対応する複数の配線パターンを備えるテープキャリアであって、上記の課題を解決するために、搬送のためのスプロケットホールが上記テープキャリアの長尺方向に並んで形成されており、複数の上記配線パターンは、上記配線パターンの短尺方向が上記テープキャリアの短尺方向に沿うように、かつ、上記テープキャリアの短尺方向に複数個並んで配置されており、上記短尺方向に並ぶ複数の上記配線パターンは、配線パターンセットを形成し、上記テープキャリアの長尺方向に並ぶ上記配線パターンセットの配置ピッチは、上記スプロケットホールのピッチの整数倍であることを特徴としている。
本発明に係るテープキャリア型半導体装置の製造方法は、長尺のフレキシブルな基材からなるテープキャリアに設けられた複数の配線パターン上に、複数の半導体素子が搭載された、テープキャリア型半導体装置の製造方法であって、上記の課題を解決するために、搬送のためのスプロケットホールが上記テープキャリアの長尺方向に並んで形成されており、複数の上記配線パターンは、所定数の上記配線パターン毎に配線パターンセットを形成し、上記テープキャリアの長尺方向に並ぶ上記配線パターンセットの配置ピッチは、上記スプロケットホールのピッチの整数倍であり、上記配線パターンセットの配置ピッチだけ上記テープキャリアを搬送する工程と、上記配線パターンセットに含まれる複数の上記配線パターンに対して、まとめて処理を行う工程とを繰り返し行うことを特徴としている。
上記の構成によれば、配線パターンセットの配置ピッチがスプロケットホールのピッチの整数倍であるので、テープキャリアを配線パターンセットの配置ピッチずつ搬送し、配線パターンセットに含まれる複数の配線パターンに対してまとめて処理(半導体の搭載、樹脂封止、打ち抜き等の処理)を行うことにより、スプロケットホールのピッチ単位で搬送を行う従来から繁用されている処理設備を用いることができる。また、複数の配線パターンを1つのセットとして扱うことができ、テープキャリアの無形領域を削減することができる。また、上記の構成によれば、1つの配線パターン分ずつ搬送して処理を行う従来の構成に比べて、テープ搬送時間の短縮が可能になる。
また、上記配線パターンは、上記配線パターンの短尺方向が上記テープキャリアの短尺方向に沿うように、かつ、上記テープキャリアの短尺方向に複数個並んで配置されている構成であってもよい。
配線パターンのサイズによっては、上記のように構成することで、テープキャリアの無形領域を削減することができる。
また、各配線パターンセットは、同一形状で向きが異なる複数の上記配線パターンの組み合わせを含む構成であってもよい。
また、上記配線パターンは、突起状の接続端子を有し、隣接して配置される2つの上記配線パターンは、上記テープキャリアの短尺方向における配置がずれており、かつ、上記突起状の接続端子が互いに隣接するように配置されている構成であってもよい。
上記の構成によれば、突起状の接続端子を有する配線パターンを、テープキャリア上に密に配置することができ、テープキャリアの無形領域を削減することができる。
また、各配線パターンセットは、第1の向きに配置され、上記テープキャリアの長尺方向に並ぶ複数の上記配線パターンと、第2の向きに配置され、上記テープキャリアの長尺方向に並ぶ複数の上記配線パターンとを含む構成であってもよい。
配線パターンのサイズによっては、上記の構成のように、テープキャリア上に、配置の向きの異なる配線パターンを組み合わせて配置することにより、テープキャリアの無形領域を削減することができる。
また、上記テープキャリアの長尺方向に並ぶ上記配線パターンセットの配置ピッチは、上記テープキャリアの長尺方向に並ぶ第1の向きに配置された上記配線パターンの配置ピッチの整数倍に一致し、かつ、上記テープキャリアの長尺方向に並ぶ第2の向きに配置された上記配線パターンの配置ピッチの整数倍に一致するよう構成してもよい。
上記の構成によれば、いずれの向きに配置された配線パターンも、テープキャリア上に効率よく密に配置することができ、テープキャリアの無形領域を削減することができる。
また、各配線パターンセットは、形状の異なる複数種類の上記配線パターンの組み合わせを含む構成であってもよい。
本発明に係るテープキャリア型半導体装置は、上記テープキャリアに、複数の半導体素子が搭載され、複数のCOFまたはTCPが形成されている構成であってもよい。
また、上記テープキャリア型半導体装置の製造方法は、上記配線パターンセットに含まれる複数の上記配線パターンに対してまとめて上記処理を行う処理設備に、あらかじめ上記配線パターンセット内における複数の上記配線パターンの位置を記憶させておく構成であってもよい。
本発明に係るテープキャリアは、複数の半導体素子を搭載してなるテープキャリア型半導体装置に用いられ、長尺のフレキシブルな基材からなり、上記複数の半導体素子に対応する複数の配線パターンを備えるテープキャリアであって、上記の課題を解決するために、搬送のためのスプロケットホールが上記テープキャリアの長尺方向に並んで形成されており、複数の上記配線パターンは、所定数の上記配線パターン毎に配線パターンセットを形成し、上記テープキャリアの長尺方向に並ぶ上記配線パターンの配置ピッチは、上記スプロケットホールのピッチの非整数倍であり、上記テープキャリアの長尺方向に並ぶ上記配線パターンセットの配置ピッチは、上記スプロケットホールのピッチの整数倍であることを特徴としている。
本発明に係るテープキャリアは、複数の半導体素子を搭載してなるテープキャリア型半導体装置に用いられ、長尺のフレキシブルな基材からなり、上記複数の半導体素子に対応する複数の配線パターンを備えるテープキャリアであって、上記の課題を解決するために、搬送のためのスプロケットホールが上記テープキャリアの長尺方向に並んで形成されており、複数の上記配線パターンは、上記配線パターンの短尺方向が上記テープキャリアの短尺方向に沿うように、かつ、上記テープキャリアの短尺方向に複数個並んで配置されており、上記短尺方向に並ぶ複数の上記配線パターンは、配線パターンセットを形成し、上記テープキャリアの長尺方向に並ぶ上記配線パターンセットの配置ピッチは、上記スプロケットホールのピッチの整数倍であることを特徴としている。
本発明に係るテープキャリア型半導体装置の製造方法は、長尺のフレキシブルな基材からなるテープキャリアに設けられた複数の配線パターン上に、複数の半導体素子が搭載された、テープキャリア型半導体装置の製造方法であって、上記の課題を解決するために、搬送のためのスプロケットホールが上記テープキャリアの長尺方向に並んで形成されており、複数の上記配線パターンは、所定数の上記配線パターン毎に配線パターンセットを形成し、上記テープキャリアの長尺方向に並ぶ上記配線パターンセットの配置ピッチは、上記スプロケットホールのピッチの整数倍であり、上記配線パターンセットの配置ピッチだけ上記テープキャリアを搬送する工程と、上記配線パターンセットに含まれる複数の上記配線パターンに対して、まとめて処理を行う工程とを繰り返し行うことを特徴としている。
よって、上記の構成によれば、配線パターンセットの配置ピッチがスプロケットホールのピッチの整数倍であるので、テープキャリアを配線パターンセットの配置ピッチずつ搬送し、配線パターンセットに含まれる複数の配線パターンに対してまとめて処理を行うことにより、スプロケットホールのピッチ単位で搬送を行う従来から繁用されている処理設備を用いることができる。また、複数の配線パターンを1つのセットとして扱うことができ、テープキャリアの無形領域を削減することができる。
本発明に係る実施の形態のCOF搭載テープキャリア型半導体装置の構成を示す平面図である。 本発明に係る別の実施の形態のCOF搭載テープキャリア型半導体装置の構成を示す平面図である。 本発明に係るさらに別の実施の形態のCOF搭載テープキャリア型半導体装置の構成を示す平面図である。 本発明に係るさらに別の実施の形態のCOF搭載テープキャリア型半導体装置の構成を示す平面図である。 従来のCOF用テープキャリアの構成を示す平面図である。 従来のCOF搭載テープキャリア型半導体装置の構成を示す平面図である。 従来のテープキャリア型半導体装置の構成を示す平面図である。 従来のテープキャリア型半導体装置の構成を示す平面図である。
以下に、COFの場合を例に挙げ、本発明に係る実施の形態について説明する。なお、TCPにおいても同様に実施することができる。
[実施の形態1]
<テープキャリア型半導体装置の構成>
図1は、本実施の形態のCOF搭載テープキャリア型半導体装置の構成を示す平面図である。
テープキャリア型半導体装置1は、COF用のテープキャリア10と、テープキャリア10上に搭載された半導体素子11とを備える。
テープキャリア10は、自由に折り曲げることが可能な柔軟性の高い厚さ15〜40μmの薄膜のポリイミド系の絶縁テープ(フレキシブルな基材)12を基材とする。テープキャリア10は、絶縁テープ12の表面に形成された配線パターン13を備える。
配線パターン13は、キャスティング法またはスパッタ法(メタライジング法)等によって、絶縁テープ12の表面に形成された厚さ8〜18μmの銅箔またはスパッタ銅等からなる。配線パターン13の各配線は、半導体素子11の端子と接続され、製品のCOFデバイスの接続端子として機能し、COFデバイスの接続端子は、例えば、液晶パネルまたはプリント基板等に接続される。配線パターン13の表面には、鈴メッキまたは金メッキが施されている。配線パターン13の、半導体素子11の端子との接続部、および外部接続のための端部以外の領域は、ソルダーレジスト14で覆われて絶縁状態が確保されている。なお、図中には、メッキは記載していない。
配線パターン13の所定の位置に半導体素子11が搭載され、半導体素子11の端子と配線パターン13の各配線とが接続されている。また、半導体素子11の端子と配線パターン13の各配線とが接続されている部分は、封止樹脂15によって封止されている。
テープキャリア10は、テープキャリア10自体を搬送するためのスプロケットホール16として、絶縁テープ12に形成された開口部を有する。スプロケットホール16は、絶縁テープ12の短尺方向の両端部に、絶縁テープ12の長尺方向(テープ搬送方向)に沿って一定の配置間隔(ピッチ)で複数並んでいる。一般に、絶縁テープ12の長尺方向に並ぶスプロケットホール16のピッチは、4.75mmである。
半導体素子11を搭載して樹脂封止されたCOFデバイス(半導体デバイス)17は、図1に示す点線の形にテープキャリア型半導体装置1から打ち抜かれ(分離され)、製品としてのCOFデバイス17が完成する。COFデバイス17同士の隙間は、打ち抜き、または他の処理において必要な処理しろである。COFデバイス17の配置ピッチは、COFデバイス17の外形サイズ、および必要となる処理しろに応じて決定される。
本実施の形態では、COFデバイス17の配置ピッチは、スプロケットホール16のピッチの整数倍にはなっておらず、3つのCOFデバイス17を1セットとしたCOFデバイスセットの配置ピッチが、スプロケットホール16のピッチの整数倍(7ピッチ)になっている。すなわち、半導体素子11を搭載しない段階のテープキャリア10では、3つの半導体素子11に対応する3つの配線パターン13を1つのセットとした配線パターンセットの配置ピッチが、スプロケットホール16のピッチの整数倍(7ピッチ)になっている。各配線パターン13は、等間隔に配置されており、配線パターン13の1配置ピッチは、スプロケットホール16の7/3ピッチ(2.333・・・ピッチ)に相当する。
通常、スプロケットホール16のピッチを単位として搬送する製造設備では、7/3ピッチという分数(無限小数)ピッチの搬送を行うことができない。しかしながら、テープキャリア10は、3つの配線パターン13を含む配線パターンセットの配置ピッチが、スプロケットホール16のピッチの整数倍(7ピッチ)であるため、スプロケットホール16の7ピッチずつテープキャリア10を送ることにより、配線パターン13の配置ピッチがスプロケットホール16のピッチの非整数倍であるテープキャリア10を扱うことができる。また、テープキャリア10は、複数個の配線パターン13を1つの配線パターンセットとして含み、テープキャリア10の長尺方向における配線パターンセットの配置ピッチが、スプロケットホール16のピッチの整数倍となるように、テープキャリア10上に各配線パターン13が形成される。
<テープキャリア型半導体装置の製造>
本実施の形態のテープキャリア型半導体装置1は、スプロケットホール16のピッチを単位として搬送する製造設備を用いて、COFデバイスセット毎に、すなわち3つのCOFデバイス分ずつ搬送され、処理される。例えば、配線パターン13が形成されたテープキャリア10上に、半導体素子11を搭載する場合、テープキャリア10は、スプロケットホールの7ピッチ分(すなわち、配線パターンセットの1配置ピッチ分)ずつ搬送される。そして、半導体素子搭載装置(処理設備)が、1つの配線パターンセットに含まれる3つの配線パターン13について、それぞれに半導体素子11を搭載する。ここで、1つの配線パターンセットに対する3つの半導体素子11の搭載は、1つずつ順に行う。1つの配線パターンセットに対する処理(搭載)が完了すると、製造設備は、テープキャリア10を、スプロケットホールの7ピッチ分(すなわち、配線パターンセットの1配置ピッチ分)だけ搬送する。これを繰り返し、テープキャリア10に対して配線パターンセット毎に処理を行う。
例えば、図5および図6に示す従来の例では、テープキャリア500の長尺方向に並ぶ配線パターン502の配置ピッチはテープ搬送ピッチ(スプロケットホール506の3ピッチ分)と一致しているので、テープキャリア500上の半導体素子504を搭載する位置は、半導体素子搭載工程装置(製造設備)に対して常に同一の箇所になる。すなわち、半導体素子の搭載位置として1つのみを製造設備にあらかじめ登録(プログラム)しておけばよい。
本実施の形態(図1参照)では、テープキャリア10上の3つの箇所に半導体素子11を搭載する必要がある。そのため、半導体素子搭載工程装置(製造設備、処理設備)には、配線パターンセットの中の3つの配線パターンに対応した3つの半導体素子11の搭載位置をあらかじめ登録(プログラム)しておく。この登録作業は最初に一度行うだけでよいので、作業的な負荷は少ない。なお、半導体素子11の搭載は、製造設備に応じて3つを同時に行ってもよい。また、他の処理工程(配線パターン形成工程、ソルダーレジスト塗布工程、樹脂封止工程、デバイス分離工程等)についても、同様に行うことができる。
本実施の形態によれば、スプロケットホール16のピッチを単位として搬送する既設の製造設備を用いて、1デバイスずつ搬送・処理を繰り返す従来の構成(図5、図6の構成)に比べ、テープキャリア10上に形成される配線パターン13(またはCOFデバイス17)の配置を密にして、テープキャリア10の無形領域を削減し、テープキャリア10(または絶縁テープ12)を節約することができる。図6の構成では、3つのCOFデバイス505を形成するために、スプロケットホール506の9ピッチ分の領域を使用する。一方、本実施の形態の図1に示す例では、3つのCOFデバイス17をスプロケットホール16の7ピッチ分の領域に形成している。また、本実施の形態の図1に示す構成は、例えば、スプロケットホールの0.05ピッチ単位で搬送することができる製造設備を用いて1デバイスずつ搬送・処理する従来の構成に比べ、テープキャリア10上に形成される配線パターン13(またはCOFデバイス17)の配置をさらに密にすることができる構成である。0.05ピッチ単位で搬送することができる製造設備を用いる場合、1つのCOFデバイスのためのテープ搬送ピッチはスプロケットホールの2.35ピッチとなり、3つのCOFデバイスをスプロケットホールの7.05ピッチ分の領域に形成することになる。
本実施の形態によれば、スプロケットホール16のピッチを単位として搬送する既設の製造設備を用いることができ、大がかりな設備投資を行うことなくテープキャリアの無形領域(不使用領域)を削減することができる。また、本実施の形態によれば、複数の配線パターン13(またはCOFデバイス17)分をまとめてテープ搬送し、複数の配線パターン13(またはCOFデバイス17)に対して、処理を連続して、または同時に行うことができる。それゆえ、1つの配線パターン(またはCOFデバイス)分ずつ搬送して処理を行う従来の構成に比べて、本実施の形態の構成では、テープ搬送時間の短縮が可能になる。
なお、テープキャリアの長尺方向におけるCOFデバイスの外形サイズ、または必要となる処理しろが異なる場合、配線パターンの配置ピッチのm倍(mは整数)が、スプロケットホールのピッチのn倍(nは整数)に近くなるm、nを特定し、配線パターンセットに含まれる配線パターンの個数mと、テープキャリアのテープ搬送ピッチ(スプロケットホールのピッチのn倍)を設定する。例えば、配線パターンの最小限の配置ピッチがスプロケットホールの2.16ピッチ分である場合、2.16×m≦n、かつ、2.16×m≒nとなるn、mを特定する。この場合、例えば、m=6、n=13(1つの配線パターンセットの中に含まれる配線パターンが6個、配線パターンセットのピッチがスプロケットホール16の13ピッチ分)とすれば、2.16×6=12.96<13 となり、無形領域を小さくすることができる。なお、この場合、1つの配線パターンセットにつき生じるスプロケットホール16の0.04ピッチ分の無形領域は、各配線パターン13の間に等しく振り分けてもよいし(各配線パターン13の配置ピッチが等しい)、配線パターンセット同士の間に設けてもよい(隣り合う配線パターンセットの間においては配線パターン13の配置間隔が異なる)。
なお、複数の異なる形状の配線パターンがテープキャリア上に形成されてもよく、各配線パターンセットは、複数の異なる形状の配線パターンを含んでもよい。
[実施の形態2]
<テープキャリア型半導体装置の構成>
本実施の形態では、COFデバイスの配置方向が異なる構成について説明する。なお、説明の便宜上、実施の形態1にて説明した図面と同じ機能を有する部材・構成については、同じ符号を付記し、その詳細な説明を省略する。
図2は、本実施の形態のCOF搭載テープキャリア型半導体装置の構成を示す平面図である。
テープキャリア型半導体装置2は、COF用のテープキャリア20と、テープキャリア20上に搭載された半導体素子11とを備える。
テープキャリア20は、絶縁テープ(フレキシブルな基材)12を基材とする。テープキャリア20は、絶縁テープ12の表面に形成された配線パターン21を備える。配線パターン21の、半導体素子11の端子との接続部および外部接続のための端部以外の領域は、ソルダーレジスト14で覆われて絶縁状態が確保されている。
配線パターン21の所定の位置に半導体素子11が搭載され、半導体素子11の端子と配線パターン21の各配線とが接続されている。また、半導体素子11の端子と配線パターン21の各配線とが接続されている部分は、封止樹脂15によって封止されている。
テープキャリア20は、テープキャリア20自体を搬送するためのスプロケットホール16として、絶縁テープ12に形成された開口部を有する。絶縁テープ12の長尺方向に並ぶスプロケットホール16のピッチは、4.75mmである。
半導体素子11を搭載して樹脂封止されたCOFデバイス22は、図2に示す点線の形にテープキャリア型半導体装置2から打ち抜かれ(分離され)、製品としてのCOFデバイス22が完成する。COFデバイス22同士の隙間は、打ち抜き、または他の処理において必要な処理しろである。COFデバイス22の配置ピッチは、COFデバイス22の外形サイズ、および必要となる処理しろに応じて決定される。
なお、絶縁テープ12、各配線パターン21、および半導体素子11等は、実施の形態1の図1に示す構成と同じサイズである。
本実施の形態では、配線パターン21および半導体素子11の長尺方向が、テープキャリア20の長尺方向に沿うように配線パターン21を配置し、かつ、複数の配線パターン21が、テープキャリア20の短尺方向に並ぶように配線パターン21を配置している。配線パターン21をこの向きに配置した場合、テープキャリア20の短尺方向に、3つの配線パターン21(またはCOFデバイス22)を並べて配置することができる。テープキャリア20の短尺方向に並ぶ3つの配線パターン21を1つのセットとした配線パターンセットとし、複数の配線パターンセットがテープキャリア20の長尺方向に一定の配置ピッチ(スプロケットホール16のピッチの6倍)で並んで配置されている。テープキャリア20の長尺方向における配線パターンセット(または配線パターン21、COFデバイス22)の配置ピッチは、スプロケットホール16のピッチの整数倍(6ピッチ)になっている。そのため、テープキャリア20上のスプロケットホール16の6ピッチ分の領域に、3つの配線パターン21(またはCOFデバイス22)を形成することができる。図1に示す構成では、3つの配線パターン13を形成するために、スプロケットホール16の7ピッチ分の領域が必要である。それゆえ、本実施の形態の図2に示す構成によれば、図1に示す構成よりも、テープキャリア20上に形成される配線パターン21(またはCOFデバイス22)の配置を密にして、テープキャリア20の無形領域を削減し、テープキャリア20を節約することができる。
このように、本実施の形態では、配線パターン21の配置の向きを工夫する(配線パターン21の短尺方向をテープキャリア20の短尺方向に沿わせる)ことにより、テープキャリア20の短尺方向に複数の配線パターン21を並べて配置し、テープキャリア20の長尺方向における配線パターン21(またはCOFデバイス22)の配置密度を向上させている。
なお、長尺方向に並ぶ配線パターンの配置ピッチが、スプロケットホールのピッチの整数倍にならない場合、実施の形態1と同様に、長尺方向に並ぶ複数の配線パターンを1つのセットとして配線パターンセットに含めてもよい。例えば、短尺方向に並ぶ配線パターン数3×長尺方向に並ぶ配線パターン数2=6個の配線パターンを、1つの配線パターンセットとしてもよい。
<テープキャリア型半導体装置の製造>
図2に示すテープキャリア型半導体装置2の製造においても、実施の形態1と同様に、配線パターンセット毎(またはCOFデバイスセット毎)に、処理が行われる。テープキャリア型半導体装置2は、スプロケットホール16のピッチを単位として搬送する製造設備を用いて、COFデバイスセット毎に、すなわちテープキャリア20の短尺方向に並ぶ3つのCOFデバイス分ずつ搬送され、処理される。例えば、配線パターン21が形成されたテープキャリア20上に、半導体素子11を搭載する場合、テープキャリア20は、スプロケットホールの6ピッチ分(すなわち、配線パターンセットの1配置ピッチ分)ずつ搬送される。そして、半導体素子搭載装置(製造設備、処理設備)が、1つの配線パターンセットに含まれる3つの配線パターン21について、それぞれに半導体素子11を搭載する。1つの配線パターンセットに対する処理(搭載)が完了すると、製造設備は、テープキャリア20を、スプロケットホールの6ピッチ分(すなわち、配線パターンセットの1配置ピッチ分)だけ搬送する。これを繰り返し、テープキャリア20に対して配線パターンセット毎に処理を行う。また、他の処理工程(配線パターン形成工程、ソルダーレジスト塗布工程、樹脂封止工程、デバイス分離工程等)についても、同様に行うことができる。
[実施の形態3]
<テープキャリア型半導体装置の構成>
本実施の形態では、COFデバイスの配置方向が異なる構成について説明する。なお、説明の便宜上、実施の形態1にて説明した図面と同じ機能を有する部材・構成については、同じ符号を付記し、その詳細な説明を省略する。
図3は、本実施の形態のCOF搭載テープキャリア型半導体装置の構成を示す平面図である。
テープキャリア型半導体装置3は、COF用のテープキャリア30と、テープキャリア30上に搭載された半導体素子11とを備える。
テープキャリア30は、絶縁テープ(フレキシブルな基材)12を基材とする。テープキャリア30は、絶縁テープ12の表面に形成された配線パターン31を備える。配線パターン31の、半導体素子11の端子との接続部、および外部接続のための端部以外の領域は、ソルダーレジスト14で覆われて絶縁状態が確保されている。
配線パターン31の所定の位置に半導体素子11が搭載され、半導体素子11の端子と配線パターン31の各配線とが接続されている。また、半導体素子11の端子と配線パターン31の各配線とが接続されている部分は、封止樹脂15によって封止されている。
テープキャリア30は、テープキャリア30自体を搬送するためのスプロケットホール16として、絶縁テープ12に形成された開口部を有する。絶縁テープ12の長尺方向に並ぶスプロケットホール16のピッチは、4.75mmである。
半導体素子11を搭載して樹脂封止されたCOFデバイス32は、図3に示す点線の形にテープキャリア型半導体装置3から打ち抜かれ(分離され)、製品としてのCOFデバイス32が完成する。
COFデバイス32は、COFデバイス32の短尺方向における一方に突起状の接続端子33(すなわち配線パターン)を有している。また、隣接する2つのCOFデバイス32は、2つのCOFデバイス32毎に、突起状の接続端子33が互いに向き合うように配置されている。そのため、テープキャリア型半導体装置3に搭載された各半導体素子11の配置ピッチ(デバイスピッチx、y)は、一定ではない。
ここで、以下の図7、図8に示す従来のテープキャリア型半導体装置と、テープキャリアの使用効率について比較する。
図7は、図3に示すCOFデバイス32と同じCOFデバイスを、同じ向きに等ピッチで配置した従来のテープキャリア型半導体装置の構成を示す平面図である。テープキャリア型半導体装置520は、COF用のテープキャリア521と、テープキャリア521上に形成された、突起を有するCOFデバイス522とを備える。テープキャリア521は、図3に示すテープキャリア30と同じものであり、同一のピッチで並ぶスプロケットホール523を有する。テープキャリア型半導体装置520におけるCOFデバイス522の配置ピッチは、スプロケットホール523のピッチを単位として搬送する製造設備を用いることができるように、スプロケットホール523のピッチの整数倍(4ピッチ)になっている。
図8は、図3に示すCOFデバイス32と同じCOFデバイスを、同じ向きに等ピッチで配置した従来のテープキャリア型半導体装置の構成を示す平面図である。テープキャリア型半導体装置530は、COF用のテープキャリア521と、テープキャリア521上に形成された、突起を有するCOFデバイス522とを備える。テープキャリア521は、図3に示すテープキャリア30と同じものであり、同一のピッチで並ぶスプロケットホール523を有する。テープキャリア型半導体装置530におけるCOFデバイス522の配置ピッチは、スプロケットホール523のピッチの半整数倍(3.5ピッチ)になっている。このテープキャリア型半導体装置530の製造においては、スプロケットホール523の0.5ピッチを単位として搬送することができる製造設備が必要になる。
これに対して、図3に示す本実施の形態のテープキャリア型半導体装置3では、隣り合う2つのCOFデバイス32の短尺方向における配置をずらし(外形の位置を異ならせ)、かつ、隣り合う2つのCOFデバイス32の突起状の接続端子33が互いに隣接するよう配置されている。そのため、隣接する2つのCOFデバイス32を1つのセットとしたCOFデバイスセットの配置ピッチが、スプロケットホール16のピッチの整数倍(6ピッチ)になっている。また、1つのCOFデバイス辺りのテープキャリアの使用ピッチは3ピッチとなるため、図7、図8に示すテープキャリア型半導体装置520、530に比べて、図3に示すテープキャリア型半導体装置3は、テープキャリア30の使用効率が高く、テープキャリア30の無形領域を削減した構成である。
[実施の形態4]
<テープキャリア型半導体装置の構成>
本実施の形態では、複数の向きに配置されるCOFデバイスを含む構成について説明する。なお、説明の便宜上、実施の形態1にて説明した図面と同じ機能を有する部材・構成については、同じ符号を付記し、その詳細な説明を省略する。
図4は、本実施の形態のCOF搭載テープキャリア型半導体装置の構成を示す平面図である。
テープキャリア型半導体装置4は、COF用のテープキャリア40と、テープキャリア40上に搭載された半導体素子11とを備える。
テープキャリア40は、絶縁テープ(フレキシブルな基材)12を基材とする。テープキャリア40は、絶縁テープ12の表面に形成された配線パターン41を備える。配線パターン41の、半導体素子11の端子との接続部および外部接続のための端部以外の領域は、ソルダーレジスト14で覆われて絶縁状態が確保されている。
配線パターン41の所定の位置に半導体素子11が搭載され、半導体素子11の端子と配線パターン41の各配線とが接続されている。また、半導体素子11の端子と配線パターン41の各配線とが接続されている部分は、封止樹脂15によって封止されている。
テープキャリア40は、テープキャリア40自体を搬送するためのスプロケットホール16として、絶縁テープ12に形成された開口部を有する。絶縁テープ12の長尺方向に並ぶスプロケットホール16のピッチは、4.75mmである。
半導体素子11を搭載して樹脂封止されたCOFデバイス42は、図4に示す点線の形にテープキャリア型半導体装置4から打ち抜かれ(分離され)、製品としてのCOFデバイス42が完成する。
テープキャリア型半導体装置4には、同じCOFデバイス42が、2種類の向きに形成され、いずれの向きのCOFデバイス42も、テープキャリア40の長尺方向にそれぞれ一定のピッチで並んで配置されている。ここでは、COFデバイス42の長尺方向がテープキャリア40の長尺方向に沿って形成されているCOFデバイス42を横向き、COFデバイス42の短尺方向がテープキャリア40の長尺方向に沿って形成されているCOFデバイス42を縦向きと表現する。横向きに形成されたCOFデバイス42は、2つでスプロケットホール16の15ピッチ分の領域に配置される。すなわち、横向きに形成されたCOFデバイス42の配置ピッチは、スプロケットホール16の7.5ピッチ(15/2ピッチ)になる。また、縦向きに形成されたCOFデバイス42は、3つでスプロケットホール16の10ピッチ分の領域に配置される。すなわち、縦向きに形成されたCOFデバイス42の配置ピッチは、スプロケットホール16の3.33…ピッチ(10/3ピッチ)になる。1セットに含まれる縦向きおよび横向きのCOFデバイス42が、それぞれスプロケットホール16の整数倍のピッチの領域に収まるように、図4に示す例では、スプロケットホール16の30ピッチ分の領域に含まれる13個のCOFデバイス42を、1つのCOFデバイスセットとする。そして、COFデバイスセット毎に各処理が行われる。この場合、1つのCOFデバイスセットは、横向きに形成された4個のCOFデバイス42と、縦向きに形成された9個のCOFデバイス42とを含む。
このように、同じCOFデバイス42(すなわち配線パターン41)を、複数の異なる向きに配置し、それぞれの向きの複数のCOFデバイス42が配置される領域が、スプロケットホール16のピッチの整数倍の領域になるように、それぞれの向き(配置方向)のCOFデバイス42の配置ピッチ(15/2、10/3)の整数倍が、スプロケットホール16のピッチの整数倍(30ピッチ)になるの領域に含まれるCOFデバイス42を、1つのCOFデバイスセットとすることで、テープキャリア40上に効率よくCOFデバイス42を配置することができる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、フレキシブルな配線基板上に半導体素子が接合・搭載された半導体装置(COFまたはTCP)用のテープキャリア、テープキャリア型半導体装置、およびテープキャリア型半導体装置の製造方法に利用することができる。
1、2、3、4 テープキャリア型半導体装置
10、20、30、40 テープキャリア
11 半導体素子
12 絶縁テープ(フレキシブルな基材)
13、21、31、41 配線パターン
14 ソルダーレジスト
15 封止樹脂
16 スプロケットホール
17、22、32、42 COFデバイス(半導体デバイス)
33 突起状の接続端子

Claims (11)

  1. 複数の半導体素子を搭載してなるテープキャリア型半導体装置に用いられ、長尺のフレキシブルな基材からなり、上記複数の半導体素子に対応する複数の配線パターンを備えるテープキャリアにおいて、
    搬送のためのスプロケットホールが上記テープキャリアの長尺方向に並んで形成されており、
    複数の上記配線パターンは、所定数の上記配線パターン毎に配線パターンセットを形成し、
    上記テープキャリアの長尺方向に並ぶ上記配線パターンの配置ピッチは、上記スプロケットホールのピッチの非整数倍であり、
    上記テープキャリアの長尺方向に並ぶ上記配線パターンセットの配置ピッチは、上記スプロケットホールのピッチの整数倍であることを特徴とするテープキャリア。
  2. 上記配線パターンは、上記配線パターンの短尺方向が上記テープキャリアの短尺方向に沿うように、かつ、上記テープキャリアの短尺方向に複数個並んで配置されていることを特徴とする請求項1に記載のテープキャリア。
  3. 各配線パターンセットは、同一形状で向きが異なる複数の上記配線パターンの組み合わせを含むことを特徴とする請求項1に記載のテープキャリア。
  4. 上記配線パターンは、突起状の接続端子を有し、
    隣接して配置される2つの上記配線パターンは、上記テープキャリアの短尺方向における配置がずれており、かつ、上記突起状の接続端子が互いに隣接するように配置されていることを特徴とする請求項3に記載のテープキャリア。
  5. 各配線パターンセットは、第1の向きに配置され、上記テープキャリアの長尺方向に並ぶ複数の上記配線パターンと、第2の向きに配置され、上記テープキャリアの長尺方向に並ぶ複数の上記配線パターンとを含むことを特徴とする請求項3に記載のテープキャリア。
  6. 上記テープキャリアの長尺方向に並ぶ上記配線パターンセットの配置ピッチは、上記テープキャリアの長尺方向に並ぶ第1の向きに配置された上記配線パターンの配置ピッチの整数倍に一致し、かつ、上記テープキャリアの長尺方向に並ぶ第2の向きに配置された上記配線パターンの配置ピッチの整数倍に一致することを特徴とする請求項5に記載のテープキャリア。
  7. 各配線パターンセットは、形状の異なる複数種類の上記配線パターンの組み合わせを含むことを特徴とする請求項1に記載のテープキャリア。
  8. 複数の半導体素子を搭載してなるテープキャリア型半導体装置に用いられ、長尺のフレキシブルな基材からなり、上記複数の半導体素子に対応する複数の配線パターンを備えるテープキャリアにおいて、
    搬送のためのスプロケットホールが上記テープキャリアの長尺方向に並んで形成されており、
    複数の上記配線パターンは、上記配線パターンの短尺方向が上記テープキャリアの短尺方向に沿うように、かつ、上記テープキャリアの短尺方向に複数個並んで配置されており、
    上記短尺方向に並ぶ複数の上記配線パターンは、配線パターンセットを形成し、
    上記テープキャリアの長尺方向に並ぶ上記配線パターンセットの配置ピッチは、上記スプロケットホールのピッチの整数倍であることを特徴とするテープキャリア。
  9. 請求項1から8のいずれか一項に記載のテープキャリアに、複数の半導体素子が搭載され、複数のCOFまたはTCPが形成されていることを特徴とするテープキャリア型半導体装置。
  10. 長尺のフレキシブルな基材からなるテープキャリアに設けられた複数の配線パターン上に、複数の半導体素子が搭載された、テープキャリア型半導体装置の製造方法であって、
    搬送のためのスプロケットホールが上記テープキャリアの長尺方向に並んで形成されており、
    複数の上記配線パターンは、所定数の上記配線パターン毎に配線パターンセットを形成し、
    上記テープキャリアの長尺方向に並ぶ上記配線パターンセットの配置ピッチは、上記スプロケットホールのピッチの整数倍であり、
    上記配線パターンセットの配置ピッチだけ上記テープキャリアを搬送する工程と、
    上記配線パターンセットに含まれる複数の上記配線パターンに対して、まとめて処理を行う工程とを繰り返し行うことを特徴とするテープキャリア型半導体装置の製造方法。
  11. 上記配線パターンセットに含まれる複数の上記配線パターンに対してまとめて上記処理を行う処理設備に、あらかじめ上記配線パターンセット内における複数の上記配線パターンの位置を記憶させておくことを特徴とする請求項10に記載のテープキャリア型半導体装置の製造方法。
JP2010016918A 2010-01-28 2010-01-28 テープキャリア、テープキャリア型半導体装置、およびテープキャリア型半導体装置の製造方法 Pending JP2011155201A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010016918A JP2011155201A (ja) 2010-01-28 2010-01-28 テープキャリア、テープキャリア型半導体装置、およびテープキャリア型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010016918A JP2011155201A (ja) 2010-01-28 2010-01-28 テープキャリア、テープキャリア型半導体装置、およびテープキャリア型半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011155201A true JP2011155201A (ja) 2011-08-11

Family

ID=44540944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010016918A Pending JP2011155201A (ja) 2010-01-28 2010-01-28 テープキャリア、テープキャリア型半導体装置、およびテープキャリア型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2011155201A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013020306A1 (zh) * 2011-08-05 2013-02-14 深圳市华星光电技术有限公司 液晶面板及软板上芯片构造的卷带基板
KR101273524B1 (ko) * 2011-10-12 2013-06-17 주식회사 루셈 반도체 칩 패키지 및 이를 이송하는 테이프 캐리어 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02186651A (ja) * 1989-01-13 1990-07-20 Toshiba Corp インナリードボンディング装置
JPH0682852U (ja) * 1993-04-23 1994-11-25 安藤電気株式会社 並列測定用テープキャリア

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02186651A (ja) * 1989-01-13 1990-07-20 Toshiba Corp インナリードボンディング装置
JPH0682852U (ja) * 1993-04-23 1994-11-25 安藤電気株式会社 並列測定用テープキャリア

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013020306A1 (zh) * 2011-08-05 2013-02-14 深圳市华星光电技术有限公司 液晶面板及软板上芯片构造的卷带基板
KR101273524B1 (ko) * 2011-10-12 2013-06-17 주식회사 루셈 반도체 칩 패키지 및 이를 이송하는 테이프 캐리어 패키지

Similar Documents

Publication Publication Date Title
KR101629259B1 (ko) 몰딩된 초박형 반도체 패키지들 및 패키지 제조 방법
US7502231B2 (en) Thin printed circuit board for manufacturing chip scale package
JP4283292B2 (ja) 半導体装置用テープキャリア、および半導体装置の製造方法
US8373262B2 (en) Source driver, method for manufacturing same, and liquid crystal module
CN112074098B (zh) 印刷电路板
US6744123B2 (en) Film carrier tape for mounting electronic devices thereon and method of manufacturing the same
CN1328769C (zh) Cof薄膜输送带及其制造方法
JP2011155201A (ja) テープキャリア、テープキャリア型半導体装置、およびテープキャリア型半導体装置の製造方法
US7646611B2 (en) Printed circuit board and manufacturing method thereof
US20210005546A1 (en) Electronic assembly having multiple substrate segments
US9750136B2 (en) Wiring board and method for manufacturing the same
JP5184578B2 (ja) プリント配線基板
JP2013258351A (ja) 配線基板および配線基板の製造方法
TWI828264B (zh) 電子模塊
JP3621059B2 (ja) 多条電子部品実装用フィルムキャリアテープの製造方法およびそのための露光処理装置
JPH02121344A (ja) フィルムキャリア
JP2003282649A (ja) テープキャリアおよびその製造方法、テープキャリアへの電子部品の実装方法、ならびにテープキャリアパッケージの製造方法
JPH03145788A (ja) フレキシブル基板
JP2011138975A (ja) 多数個取り配線基板
JPH03173165A (ja) フラットパッケージ
JP2018181990A (ja) 電子制御装置
JPH0468545A (ja) フィルムキャリアテープ
JP2005150172A (ja) Tab用テープキャリアおよびその製造方法
JP2007103871A (ja) 配線基板およびその製造方法
JPH03190250A (ja) フィルム基材を使用したプリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120223

A977 Report on retrieval

Effective date: 20120627

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20130226

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20130723

Free format text: JAPANESE INTERMEDIATE CODE: A02