CN101140918A - 半导体器件及其制造方法、条带载体、半导体模块装置 - Google Patents

半导体器件及其制造方法、条带载体、半导体模块装置 Download PDF

Info

Publication number
CN101140918A
CN101140918A CNA2007101490991A CN200710149099A CN101140918A CN 101140918 A CN101140918 A CN 101140918A CN A2007101490991 A CNA2007101490991 A CN A2007101490991A CN 200710149099 A CN200710149099 A CN 200710149099A CN 101140918 A CN101140918 A CN 101140918A
Authority
CN
China
Prior art keywords
semiconductor device
mentioned
spacing
band carrier
integral multiple
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101490991A
Other languages
English (en)
Other versions
CN100543978C (zh
Inventor
濑古敏春
丰泽健司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Tongrui Microelectronics Technology Co Ltd
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101140918A publication Critical patent/CN101140918A/zh
Application granted granted Critical
Publication of CN100543978C publication Critical patent/CN100543978C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

在条带载体型半导体器件中，为了提供一种可减少不包含在产品外形中的无形区域的半导体器件用条带载体、半导体器件的制造方法、半导体器件和半导体模块装置，采用了如下手段：将表面上配置的多个布线图形(11)与半导体元件(21)的凸点(23)进行电连接，用绝缘性树脂(22)进行密封而成为半导体器件的、薄膜的绝缘条带(1)，在绝缘条带(1)的运送方向上的半导体器件的外形尺寸比为了运送绝缘条带(1)而开口的输送孔(2)的间距间隔的整数倍X个间距(X＝1、2、3、4、5、…)大，并且为整数倍X+小数Y个间距(0＜Y＜1)或其以下的半导体器件用条带载体中，将半导体器件的1个器件的条带间距设定为整数倍X+小数Y个间距(0＜Y＜1)，减少与半导体器件的外形尺寸无关的绝缘条带(1)的无形区域。

Description

半导体器件及其制造方法、条带载体、半导体模块装置
技术领域
本发明涉及在挠性布线基板上键合并搭载了半导体元件的半导体器件中使用的条带载体、半导体器件、半导体模块和半导体器件的制造方法。
背景技术
本发明涉及在称之为COF(Chip On Film：膜上贴装芯片)和TCP(Tape Carrier Package：条带载体封装)的挠性布线基板上键合并搭载了半导体元件的半导体器件(以下称为COF和TCP)用的条带载体、半导体器件、半导体模块和半导体器件的制造方法。
图15是示出了现有的条带载体500上的COF半导体器件用条带载体的平面图，图16是现有的条带载体500上的COF半导体器件的平面图。
另外，图17是示出了现有的条带载体600上的TCP半导体器件用条带载体的平面图，图18是现有的条带载体600上的TCP半导体器件的平面图。
TCP与COF在以下的(a)～(d)各点上有所不同。即，(a)在TCP中，在绝缘条带501的搭载半导体元件521的部分上预先开设贯通的开口部516，在布线图形511呈悬臂梁状突出的状态下，布线图形511的前端部分与半导体元件521键合在一起，与此不同，在COF中，不具有用于搭载半导体元件521的搭载用的开口部，半导体元件521键合并搭载于形成在薄膜的绝缘条带501表面上的布线图形511。(b)在TCP中，由于布线图形511呈悬臂梁状突出的状态，故布线图形511的厚度使用18μm或其以上，布线图形511的布线间距不到45μm是难以制造，与此不同，在COF中，由于在薄膜的绝缘条带501的表面上形成了布线图形511，故布线图形511的厚度在8μm或其以下也能使用，布线图形511的布线间距为35μm或其以下也较容易制造。(c)在TCP中，在安装到液晶面板等上以后的弯折部分上预先设置了缝隙517，与此不同，用COF则没有弯折用的缝隙，无论在薄膜的绝缘条带501的何处均可自由弯折。(d)在TCP中，在由聚酰亚胺构成的绝缘条带501上，采用粘结剂层压铜箔而形成，而在COF中，将聚酰亚胺等涂敷在铜箔背面经固化后形成(铸塑法)，或者在由聚酰亚胺等构成的绝缘条带501上通过溅射对铜进行层叠而形成(金属喷镀法)。
COF使用可按照其使用目的而自由弯折的薄膜的绝缘条带501，配置在薄膜的绝缘条带501表面上的布线图形511的各布线与半导体元件521的对应端子电连接，液晶面板或印刷基板等连接在外部连接用连接器部512上。在上述以外的布线图形露出部涂敷阻焊剂513，以确保绝缘状态。在搭载半导体元件521的搭载区域515上不涂敷阻焊剂513，而形成了阻焊剂开口部514。当半导体元件521搭载于薄膜的绝缘条带501上的搭载区域515之后，用树脂522加以密封。
在COF、TCP中，在多数情况下，在薄膜的绝缘条带501上以4.75mm的间隔预先设置了称之为输送孔502的运送用的开口，通常，与产品的外形联动的条带间距按输送孔502的整数倍的间距设计。在各工序的制造设备内，使用输送孔502按1个间距逐一运送，在1道工序(1个器件的处理和运送)中，按产品的外形间距(整数倍)部分运送。
作为涉及产品向薄膜的绝缘条带501上的配置方法或包含了运送的制造方法的现有技术，尚无采用TCP的公开公报和文献等，而采用COF的情况，则示于特开2000-323533号公报(2000年11月24日公开，专利第3558921号，2004年5月28日登录，以下称为“专利文献1”)中。
然而，在上述现有的半导体器件用条带载体、半导体器件的制造方法、半导体器件和半导体模块装置中，存在因COF或TCP的产品外形尺寸或条带间距扩大而造成的材料费、加工费增加以及制造能力下降的问题。
在COF、TCP中，通常，与产品的外形尺寸联动的条带间距按输送孔(sprocket hole)502的整数倍的间距设计，也因使用用途而异，但平均为5个间距左右。但是，产品本身的外形尺寸与输送孔502的整数倍间距(平均为5个间距)刚好一致的情形较少，而多数情况下存在着不包含在产品外形中的无形区域(不需要的区域)503。此时，在材料成本、加工费、制造工序的能力等方面产生浪费，例如在1/2间距(半间距)部分的无形区域(不需要的区域)存在的情况下，材料成本往往增加约10％。
作为解决方法，有缩小产品外形尺寸的方法。产品外形尺寸的缩小，随外形形状、尺寸和布线图形511的迂回自由度而有很大的变化，但是，由于是用户规格，故与用户进行调整也变成最重要且较困难的问题，因而，外形尺寸缩小非常困难。
因此，例如，在上述的专利文献1中，公布了如下技术：通过对产品外形的配置进行钻研而减少无益于产品的形成的条带载体700的无形区域503。
图19是表示公开在上述专利文献1中的一例现有技术的平面图。
在图19所示的例子中，描述了COF半导体器件的制造方法。上述专利文献1的方法是可应用于COF半导体器件和TCP半导体器件等的方法，但在此处，对COF半导体器件进行描述。
用专利文献1的方法，在包含外部连接用连接器部512的产品外形的一部分具有突起形状的产品中，使突起部之间彼此邻接而相向配置，以减少突起部周边的不需要的区域。
通过如上所述进行配置，将所使用的条带载体700的长度调整得较短。
在上述的例子中，通过使外部连接用连接器部512的方向相向而减少无形区域503，可减少所使用的条带载体700的条带间距。然而，对各种形状的COF而言，不一定总能通过使外部连接用连接器部512相向而使所使用的条带载体700的条带间距最小，必须针对COF的形状来设计配置于条带载体700上的方向。
另外，如上所述，由于将产品的配置方向配置成多个方向，所以在各制造工序中必须进行切换，使部件向条带载体700的安装方向与COF的配置方向一致。因此，必须考虑减少条带载体700的条带间距和简化制造工序来进行设计。
发明内容
本发明是为了解决因COF或TCP的产品外形尺寸或条带间距的扩大而造成的材料费、加工费的增加以及制造能力下降的问题而进行的，其目的在于提供一种在COF或TCP中可减少不包含在产品外形中的无形区域(不需要的区域)，并能够减少约10％左右的材料费的半导体器件用条带载体、半导体器件的制造方法、半导体器件和半导体模块装置。
在本发明的COF或TCP半导体器件用条带载体中，为了解决上述课题，为了解决上述课题，通过将表面上配置的多个布线图形和半导体元件的突起电极电连接，用绝缘性的树脂密封而成为COF或TCP半导体器件的薄膜的绝缘条带，上述绝缘条带的运送方向上的上述COF或TCP半导体器件的外形尺寸比为了运送上述绝缘条带而被开口的输送孔的间距间隔(4.75mm)的整数倍X大，并且为整数倍X+小数Y个间距(0＜Y＜1)或其以下，通常在将条带间距设定为整数倍X+1个间距的成为上述COF或TCP半导体器件的上述绝缘条带中，其特征在于：将上述COF或TCP半导体器件的条带间距设定为整数倍X+小数Y个间距(0＜Y＜1)，减少与上述半导体器件的外形尺寸无关的上述绝缘条带的无形区域。
按照上述的发明，可减少与半导体器件的外形尺寸无关的上述绝缘条带的无形区域(不需要的区域)，降低材料成本。
本发明的其它目的、特征和优点通过以下所示的描述而得到充分理解。另外，本发明的优点则在参照了附图的以下说明中变得更加明白。
附图说明
图1是作为本发明的实施方式示出了COF半导体器件用条带载体(半导体元件安装前)的平面图。
图2是作为本发明的实施方式示出了图1的半导体元件安装后(半导体器件)的平面图。
图3是作为与图1、图2不同的本发明的实施方式示出了TCP半导体器件用条带载体(半导体元件安装前)的平面图。
图4是作为与图1、图2不同的本发明的实施方式示出了图3的半导体元件安装后(半导体器件)的平面图。
图5是作为本发明的实施方式示出了图1、图2的实施方式的COF半导体器件的剖面图。
图6是作为本发明的实施方式示出了图3、图4的实施方式的TCP半导体器件的剖面图。
图7是作为本发明的实施方式示出了图5的实施方式的半导体模块装置的剖面图。
图8是作为本发明的实施方式示出了图6的实施方式的半导体模块装置的剖面图。
图9是作为与图1～图4不同的本发明的实施方式示出了COF半导体器件用条带载体(半导体元件安装前)的平面图。
图10是作为与图1～图4不同的本发明的实施方式示出了图9的半导体元件安装后(半导体器件)的平面图。
图11是作为与图1～图4、图9、图10不同的本发明的实施方式示出了COF半导体器件的平面图。
图12是作为与图1～图4、图9～图11不同的本发明的实施方式示出了COF半导体器件的平面图。
图13是作为本发明的实施方式示出了半导体元件的安装工序的平面图。
图14是作为本发明的实施方式示出了COF半导体器件的冲压工序的平面图。
图15是示出了现有例的COF半导体器件用条带载体(半导体元件安装前)的平面图。
图16是示出了现有例的COF半导体器件的平面图。
图17是示出了现有例的TCP半导体器件用条带载体(半导体元件安装前)的平面图。
图18是示出了现有例的TCP半导体器件的平面图。
图19是示出了与图15～图18不同的现有例的COF半导体器件用条带载体(半导体元件安装前)的平面图。
图20是示出了现有例的半导体元件安装工序的平面图。
图21是示出了现有例的COF半导体器件冲压工序的平面图。
具体实施方式
[实施方式1]
图1～图4示出了本发明中的COF、TCP用条带载体和半导体器件的实施方式，图5～图8示出了COF、TCP半导体器件和模块的剖面图。
本COF中所使用的条带载体100是以能够自由弯折的柔软性高的厚度为15～40μm的薄膜的聚酰亚胺系绝缘条带1为基体材料，用铸塑法、溅射法(金属喷镀法)等在绝缘条带1的表面上形成厚度为8～18μm的铜箔或溅射铜(布线图形)。
本TCP中所使用的条带载体200是在由聚酰亚胺构成的绝缘条带1上，用粘结剂18对铜箔进行层压而形成，在搭载了绝缘条带1的半导体元件21的部分上预先开设贯通的开口部16。由于布线图形11呈悬臂梁状突出的状态，所以布线图形11的厚度使用18μm或其以上，在向液晶面板等安装后的弯折部分上预先设置了缝隙17。
在COF、TCP中，在布线图形11的表面上，镀锡或镀金。在布线图形11与半导体元件21的连接部、以及外部连接用连接器部12以外的图形露出部上，涂敷阻焊剂13，以确保绝缘状态。在搭载了半导体元件21的搭载区域15上，不涂敷阻焊剂13，形成阻焊剂开口部14。再有，在图中，对镀覆没有记载。
在COF、TCP中，在多数情况下，在薄膜的绝缘条带1上以4.75mm的间隔预先设置称之为输送孔2的运送用的开口，通常，与产品的外形联动的条带间距按输送孔2的整数倍的间距设计。在各工序的制造设备内，使用输送孔2按1个间距逐一运送，在1道工序(1个器件的处理和运送)中，按产品的外形间距(整数倍)部分运送。
在半导体元件21上，形成称之为凸点23的突起电极。在COF中，在绝缘条带1的表面上形成凸点23。又，在TCP中，在搭载了绝缘条带1的半导体元件21的部分上预先开设了贯通的开口部16，凸点23在呈悬臂梁状突出的状态下与某布线图形11键合并被搭载。由此，布线图形11的各布线与半导体元件21的对应端子的凸点23电连接。在COF中，当键合并搭载了半导体元件21后，半导体元件21与条带载体100所形成的间隙被注入树脂22并密封。在TCP中，当键合并搭载了半导体元件21后，半导体元件21的表面被涂敷树脂22并密封。将液晶面板24或者印刷基板25等连接到布线图形11的外部连接用连接器部12。
在本发明的COF和TCP用的条带载体(100、200)中，将布线图形11与半导体元件21电连接，用绝缘性的树脂22密封。另外，成为COF或TCP半导体器件的绝缘条带1的运送方向上的COF或TCP半导体器件的外形尺寸比为了运送绝缘条带1而被开口的输送孔2的间距间隔(4.75mm)的整数倍4个间距大，并且为整数倍4+1/2个间距(半间距)或其以下。这样，通常在成为COF或TCP半导体器件的绝缘条带1中，将条带间距设定为整数倍4+1＝5个间距，与此不同，将COF或TCP半导体器件的条带间距设定为整数倍4+1/2＝4.5个间距。由此，可减少与COF或TCP半导体器件的外形尺寸无关的绝缘条带1的无形区域(不需要的区域)，降低材料成本。
图15～图18示出了现有的COF和TCP用的条带载体(500、600)。
在现有的COF和TCP用的条带载体(500、600)中，在绝缘条带501的运送方向上的COF或TCP半导体器件的外形尺寸比为了运送绝缘条带501而被开口的输送孔502的间距间隔(4.75mm)的整数倍4个间距大，并且为整数倍4+1/2个间距(半间距)或其以下的情况下，也将条带间距设定为整数倍4+1＝5个间距。由此，由于存在与COF或TCP半导体器件的外形尺寸无关的绝缘条带501的无形区域503(不需要的区域)，所以在材料成本、加工费、制造工序的能力等方面产生浪费。
在实施了本发明的COF和TCP用的条带载体(100、200)中，可减少与COF或TCP半导体器件的外形尺寸无关的绝缘条带1的无形区域(不需要的区域)。由此，与现有的COF或TCP半导体器件用的条带载体(500、600)进行比较，可解决因COF或TCP的条带间距的扩大而造成的材料费、加工费的增加和制造能力下降的问题，可将COF或TCP半导体器件用的条带载体的材料成本降低到现有(平均为5个间距)的约90％。
在图19中，作为其它的现有例，示出了COF用的条带载体700。
在现有的COF用的条带载体700中，可通过使外部连接用连接器部512的方向相向而减少无形区域503，减少所使用的条带载体700的条带间距。然而，对各种形状的COF而言，不一定总能通过使外部连接用连接器部512相向而使所使用的条带载体700的条带间距最小，必须针对COF的形状来设计配置于条带载体700上的方向。
另外，如上所述，由于将产品的配置方向配置成多个方向，所以在各制造工序中必须进行切换，使部件向条带载体700的安装方向与COF的配置方向一致。因此，必须考虑减少条带载体700的条带间距和简化制造工序来进行设计。
在本发明中，如上述的现有例那样，无需针对COF的形状来设计配置于条带载体上的方向。
[实施方式2]
图9、图10示出了本发明中的COF用条带载体100和半导体器件的实施方式。
在实施了本发明的COF用的条带载体100中，绝缘条带1的运送方向上的COF半导体器件的外形尺寸比为了运送绝缘条带1而被开口的输送孔2的间距间隔(4.75mm)的整数倍4个间距大，并且为整数倍4+1/4个间距或其以下。这样，在通常将条带间距设定为整数倍4+1＝5个间距的成为COF半导体器件的绝缘条带1中，通过将COF半导体器件的条带间距设定为整数倍4+1/4＝4.25个间距，减少与COF半导体器件的外形尺寸无关的绝缘条带1的无形区域(不需要的区域)。由此，与现有的COF或TCP半导体器件用的条带载体(500、600)进行比较，可解决因COF的条带间距扩大而造成的材料费、加工费的增加和制造能力下降的问题，可将COF半导体器件用的条带载体100的材料成本降低到现有(平均为5个间距)的约85％。
[实施方式3]
图11示出了本发明的COF半导体器件的实施方式。
图11示出了在布线图形11的设计面上缩小了绝缘条带1的运送方向上的COF半导体器件的外形尺寸的情况下的实施方式。在本实施方式中，也与实施方式1同样地，同时进行1/2间距(半间距)化，将COF半导体器件的条带间距设定为整数倍3+1/2＝3.5个间距。
作为在设计面的外形尺寸缩小的方法，有布线图形间的间距缩小、布线图形的迂回变更、用户外形规格的变更等。
在本实施方式的COF用的条带载体100中，可得到超过实施方式1的COF用的条带载体100的效果(降低至约70％)。
[实施方式4]
图12示出了本发明的COF半导体器件的实施方式。
与实施方式3同样地，图12示出了在布线图形11的设计面上缩小了绝缘条带1的运送方向上的COF半导体器件的外形尺寸的情况下的实施方式。在本实施方式中，与实施方式3相比，COF半导体器件的外形尺寸在布线图形设计面上的缩小较大，与实施方式1和实施方式3同样地，也同时进行1/2间距(半间距)化，将COF半导体器件的条带间距设定为整数倍2+1/2＝2.5个间距。
在本实施方式的COF用的条带载体100中，可得到超过实施方式1和实施方式3的COF用的条带载体100的效果(降低至约50％)。
[实施方式5]
图13作为本发明的COF半导体器件的实施方式示出了制造工序(半导体元件安装工序)。
在现有的COF半导体器件的制造工序中，如图20所示，制造装置的运送间距按1个间距来实施，制造出将条带间距设定为整数倍的COF半导体器件。此时，1个器件的产品处理的间距例如为1个间距×5＝5个间距。
在本发明的COF半导体器件的制造工序(半导体元件安装工序)中，通过变更软件或者运送机构，按1/2间距(半间距)实施制造装置的运送间距，制造出将条带间距设定为整数倍4+1/2个间距＝4.5个间距的COF半导体器件。此时，1个器件的产品处理的间距例如为0.5个间距×9＝4.5个间距。
即，本实施方式的半导体器件用条带载体中的1个器件的条带间距为输送孔的间距间隔的整数倍X+小数Y＝4+0.5＝4.5个间距，半导体器件的制造工序(半导体元件安装工序)中的1个器件的产品处理间距也为相同的4.5个间距，而制造工序中的运送间距即小数Z(0＜Z＜1、Z＝0.05的整数倍)被认为是若干个间距，例如可按0.05×5＝0.25个间距、0.05×10＝0.5个间距、0.05×30＝1.5个间距等进行运送。
在本实施方式的COF半导体器件的制造工序(半导体元件安装工序)中，示出使用了实施方式1的COF用的条带载体100的制造工序，而在实施方式3和实施方式4中，也可采用同样的制造工序(半导体元件安装工序)制造。
[实施方式6]
图14作为本发明的COF半导体器件的实施方式示出了制造工序(半导体器件冲压工序)。
在现有的COF半导体器件的制造工序中，如图21所示，在COF半导体器件的来自绝缘条带1的冲压工序中，1个器件1个器件地对COF半导体器件进行了冲压。
在本发明的COF半导体元件的制造工序中，通过同时处理多个COF半导体器件，将COF半导体器件的产品处理间距定为整数倍。在COF半导体器件的来自绝缘条带1的冲压工序中，同时对多个(2个)COF半导体器件进行冲压，将COF半导体器件的产品冲压的处理间距定为输送孔2的间距间隔(4.75mm)的整数倍(9个间距)。
在本实施方式的COF半导体器件的制造工序(半导体器件冲压工序)中，示出使用了实施方式1的COF用条带载体100的制造工序，而在实施方式3和实施方式4中，也可采用同样的制造工序进行制造。
如以上所述，条带间距的小数间距化在产品外形尺寸比输送孔的整数倍X个间距(X＝1、2、3、4、5、...)大，并且为整数倍X+小数Y个间距(0＜Y＜1)或其以下的情况(通常，将条带间距设定为整数倍X+1个间距)下，可将条带间距缩小为整数倍X+小数Y个间距(0＜Y＜1)。例如在4个间距+1/2个间距(半间距)的情况下，通常可设定为4+1＝5个间距，而缩小至4+0.5＝4.5个间距是可能的，很容易缩小10％。当然，在产品外形尺寸也可缩小的情况下，进一步的缩小变得可能。
但是，COF或TCP的制造工序或产品的冲压工序也必须按产品间距，即整数倍X+小数Y个间距(0＜Y＜1)进行对应。在此处，为了按小数Z个间距(0＜Z＜1、Z＝0.05的整数倍)来实施制造设备的运送间距，例如在4+0.5＝4.5个间距的情况下，为了按0.5个间距来实施运送间距，而改变制造设备的软件或者运送机构，在来自绝缘条带的产品冲压工序中，通过同时冲压多个，由此可较容易地进行处理。
即，在本实施方式的COF或TCP半导体器件用条带载体和半导体器件的制造方法中，为了解决上述课题，将表面上配置了多个的布线图形和半导体元件的突起电极电连接，用绝缘性的树脂密封而成为COF或TCP半导体器件的、薄膜的绝缘条带，上述绝缘条带的运送方向上的上述COF或TCP半导体器件的外形尺寸比为了运送上述绝缘条带而被开口的输送孔的间距间隔(4.75mm)的整数倍X大，并且为整数倍X+小数Y个间距(0＜Y＜1)或其以下，通常在将条带间距设定为整数倍X+1个间距的成为上述COF或TCP半导体器件的上述绝缘条带中，将上述COF或TCP半导体器件的条带间距设定为整数倍X+小数Y个间距(0＜Y＜1)，以减少与上述COF或TCP半导体器件的外形尺寸无关的上述绝缘条带的无形区域(不需要的区域)。另外，通过采用如下手段，减少不包含在上述COF或TCP的产品外形中的无形区域(不需要的区域)，降低材料成本，该手段为：按小数Z个间距(0＜Z＜1、Z＝0.05的整数倍)实施上述半导体元件的组装工序中的运送间距，制造出将条带间距设定为整数倍X+小数Y个间距(0＜Y＜1)的上述COF或TCP半导体器件；为了按小数Z个间距(0＜Z＜1、Z＝0.05的整数倍)实施制造设备的运送间距，而变更软件或者运送机构；在上述半导体元件的组装工序中，同时处理多个上述COF或TCP半导体器件，上述COF或TCP半导体器件的产品处理间距为整数倍；使用保有了多个处理机构的制造设备，同时处理多个；在上述COF或TCP半导体器件的来自上述绝缘条带的冲压工序中，通过同时冲压多个上述COF或TCP半导体器件，且上述COF或TCP半导体器件的的产品冲压处理间距为整数倍。
另外，本实施方式的COF或TCP半导体器件用条带载体和半导体器件的制造方法与现有的COF或TCP半导体器件用条带载体和半导体器件的制造方法的不同在于：将上述COF或TCP半导体器件的条带间距设定为整数倍X+小数Y个间距(0＜Y＜1)，以减少与上述COF或TCP半导体器件的外形尺寸无关的上述绝缘条带的无形区域(不需要的区域)；按小数Z个间距(0＜Z＜1、Z＝0.05的整数倍)实施上述半导体元件的组装工序中的运送间距，制造出将条带间距设定为整数倍X+小数Y个间距(0＜Y＜1)的上述COF或TCP半导体器件；为了能够按小数Z个间距(0＜Z＜1、Z＝0.05的整数倍)实施制造设备的运送间距，而变更软件或者运送机构；在上述半导体元件的组装工序中，同时处理多个上述COF或TCP半导体器件，上述COF或TCP半导体器件的产品处理间距为整数倍；使用保有了多个处理机构的制造设备，同时处理多个；在上述COF或TCP半导体器件的来自上述绝缘条带的冲压工序中，通过同时冲压多个上述COF或TCP半导体器件，且上述COF或TCP半导体器件的的产品冲压的处理间距为整数倍，虽然局部变更软件和运送机构是必需的，但也可以采用现有的制造设备和方法进行制造。
由此，通过如下手段，本实施方式的COF或TCP半导体器件用条带载体和半导体器件的制造方法与现有的COF或TCP半导体器件用条带载体和半导体器件的制造方法进行比较，可减少不包含在上述COF或TCP的产品外形中的无形区域(不需要的区域)，降低材料成本约10％。该手段为：将上述COF或TCP半导体器件的条带间距设定为整数倍X+小数Y个间距(0＜Y＜1)，以减少与上述COF或TCP半导体器件的外形尺寸无关的上述绝缘条带的无形区域(不需要的区域)；按小数Z个间距(0＜Z＜1、Z＝0.05的整数倍)实施上述半导体元件的组装工序中的运送间距，以制造出将条带间距设定为整数倍X+小数Y个间距(0＜Y＜1)的上述COF或TCP半导体器件；为了能够按小数Z个间距(0＜Z＜1、Z＝0.05的整数倍)实施制造设备的运送间距，而变更软件或者运送机构；在上述半导体元件的组装工序中，同时处理多个上述COF或TCP半导体器件，上述COF或TCP半导体器件的产品处理间距为整数倍；使用保有了多个处理机构的制造设备，同时处理多个；在上述COF或TCP半导体器件的来自上述绝缘条带的冲压工序中，通过同时冲压多个上述COF或TCP半导体器件，上述COF或TCP半导体器件的的产品冲压的处理间距为整数倍。
如以上所述，在本实施方式中，在挠性布线基板上键合并搭载了半导体元件的半导体器件的制造方法中，可针对半导体器件的外形尺寸将半导体器件的条带间距定为整数倍X+小数Y个间距(0＜Y＜1)，可减少与半导体器件的外形尺寸无关的绝缘条带的无形区域。因此，本实施方式不仅可应用于制造以COF半导体器件或TCP半导体器件为代表的由条带状材料形成的半导体器件及其部件的领域，还可应用于涉及由形成为辊状的材料制造出预定长度的产品的领域。
在本实施方式的COF或TCP半导体器件用条带载体中，如以上所述，上述绝缘条带的运送方向上的上述COF或TCP半导体器件的外形尺寸比为了运送上述绝缘条带而被开口的输送孔的间距间隔的整数倍X个间距(X＝1、2、3、4、5、...)大，并且为整数倍X+小数Y个间距(0＜Y＜1)或其以下，在通常将条带间距设定为整数倍X+1个间距的成为上述COF或TCP半导体器件的上述绝缘条带中，将上述半导体器件的条带间距设定为整数倍X+小数Y个间距(0＜Y＜1)，减少与上述半导体器件的外形尺寸无关的上述绝缘条带的无形区域。
另外，本实施方式的COF或TCP半导体器件的制造方法如以上所述，是一种按小数Z个间距(0＜Z＜1、Z＝0.05的整数倍)实施上述半导体元件的安装、树脂密封、测试、其它工序和组装工序中的运送间距，以制造出将条带间距设定为整数倍X+小数Y个间距(0＜Y＜1)的上述半导体器件的方法。
另外，本实施方式的COF或TCP半导体器件的制造方法是一种在上述半导体元件的安装、树脂密封、测试、其它工序和组装工序中，同时处理多个上述半导体器件，将上述半导体器件的产品处理间距定为整数倍的制造方法。
另外，本实施方式的半导体器件或半导体模块装置采用上述的COF或TCP半导体器件用条带载体或半导体器件的制造方法进行制造。
因此，在COF或TCP半导体器件用条带载体中，收到如下效果：能够提供一种可减少不包含在半导体器件的产品外形中的无形区域(不需要的区域)，可降低材料成本约10％的半导体器件用条带载体、半导体器件的制造方法、半导体器件和半导体模块装置。
即，通过采用如下手段，将本实施方式的COF或TCP半导体器件用条带载体和半导体器件的制造方法与现有的COF或TCP半导体器件用条带载体和半导体器件的制造方法进行比较，可减少不包含在上述COF或TCP的产品外形中的无形区域(不需要的区域)，可降低材料成本约10％。该手段为：将上述COF或TCP半导体器件的条带间距设定为整数倍X+小数Y个间距(0＜Y＜1)，减少与上述COF或TCP半导体器件的外形尺寸无关的上述绝缘条带的无形区域(不需要的区域)；按小数Z个间距(0＜Z＜1、Z＝0.05的整数倍)实施上述半导体元件的组装工序中的运送间距，以制造出将条带间距设定为整数倍X+小数Y个间距(0＜Y＜1)的上述COF或TCP半导体器件；按小数Z个间距(0＜Z＜1、Z＝0.05的整数倍)实施制造设备的运送间距；根据需要，变更软件或者运送机构；在上述半导体元件的组装工序中，同时处理多个上述COF或TCP半导体器件，上述COF或TCP半导体器件的产品处理间距为整数倍；使用保有了多个处理机构的制造设备，同时处理多个；在上述COF或TCP半导体器件的来自上述绝缘条带的冲压工序中，通过同时冲压多个上述COF或TCP半导体器件，且上述COF或TCP半导体器件的的产品冲压的外形和运送间距为整数倍。
另外，在本实施方式的COF或TCP半导体器件用条带载体中，理想情况是，即使在上述布线图形的设计面上缩小了上述绝缘条带的运送方向上的上述COF或TCP半导体器件的外形尺寸的情况下，同时进行小数Y个间距(0＜Y＜1)化，将上述COF或TCP半导体器件的条带间距设定为整数倍X+小数Y个间距(0＜Y＜1)。
按照上述的发明，可减少与半导体器件的外形尺寸无关的上述绝缘条带的无形区域(不需要的区域)，降低材料成本。
本实施方式的COF或TCP半导体器件的制造方法的特征在于，为了解决上述课题，按小数Z个间距(0＜Z＜1、Z＝0.05的整数倍)实施上述半导体元件的安装、树脂密封、测试、其它工序和组装工序中的运送间距，以制造出将条带间距设定为整数倍X+小数Y个间距(0＜Y＜1)的上述半导体器件。
根据需要，变更软件或者运送机构，以便可按小数Z个间距(0＜Z＜1、Z＝0.05的整数倍)实施制造设备的运送间距。
另外，在本实施方式的COF或TCP半导体器件的制造方法中，上述半导体元件的安装、树脂密封、测试、其它工序和组装工序也可同时处理多个上述半导体器件，并使上述半导体器件的产品处理间距为整数倍。
也可使用保有了处理上述半导体器件的多个处理机构的制造设备，同时处理多个半导体器件。
另外，在本实施方式的COF或TCP半导体器件的制造方法中，上述半导体器件的来自上述绝缘条带的冲压工序是同时冲压多个上述半导体器件的工序，上述半导体器件的产品冲压的外形和运送间距也可为上述输送孔的上述间距间隔的整数倍。
用1套冲压金属模具同时冲压多个上述半导体器件。
按照上述的发明，由于可按小数Z个间距(0＜Z＜1、Z＝0.05的整数倍)实施上述COF或TCP半导体元件的制造中的运送间距，将COF或TCP半导体器件用条带载体的条带间距设定为整数倍X+小数Y个间距(0＜Y＜1)，所以可减少与半导体器件的外形尺寸无关的上述绝缘条带的无形区域(不需要的区域)，降低材料成本。
按照上述的发明，可制造出减少与COF或TCP半导体器件的外形尺寸无关的上述绝缘条带的无形区域(不需要的区域)，降低材料成本的半导体器件或半导体模块装置。
在本实施方式的半导体器件用条带载体中，包括：在表面上配置了多个布线图形的薄膜的绝缘条带、半导体元件和在将该半导体元件电连接于上述布线图形上的状态下密封的绝缘性树脂，通过对上述半导体元件和上述布线图形进行密封形成半导体器件，用于运送上述绝缘条带的多个输送孔是在长边方向按一定间隔形成的，其特征在于，在上述半导体器件用条带载体的长边方向上的各半导体器件的外形宽度比上述输送孔的形成间隔的X倍(X为自然数)大，并且为上述输送孔的形成间隔的X+Y倍(0＜Y＜1)或其以下的情况下，将上述布线图形的配置间隔设定为上述输送孔的形成间隔的X+Y倍。
在本实施方式的半导体器件用条带载体中，上述半导体器件用条带载体的长边方向上的各半导体器件的外形宽度比上述输送孔的形成间隔的X倍(X为自然数)大，并且为上述输送孔的形成间隔的X+(1/2)倍或其以下的情况下，也可将上述布线图形的配置间隔设定为上述输送孔的形成间隔的X+(1/2)倍。
在本实施方式的半导体器件用条带载体中，在上述半导体器件用条带载体的长边方向上的各半导体器件的外形宽度比上述输送孔的形成间隔的X倍(X为自然数)大，并且为上述输送孔的形成间隔的X+(1/4)倍或其以下的情况下，也可将上述布线图形的配置间隔设定为上述输送孔的形成间隔的X+(1/4)倍。
在本实施方式的半导体器件用条带载体中，理想情况是，上述半导体器件是COF或TCP。
本实施方式的半导体器件的制造方法的特征在于，用上述半导体器件用条带载体来制造半导体器件。
本实施方式的半导体器件的特征在于，由上述半导体器件用条带载体进行制造。
本实施方式的半导体模块装置的特征在于，用上述半导体器件进行制造。
本发明的具体实施方式或实施例始终用来阐明本发明的技术内容，不应仅限定于上述具体例而狭义地进行解释，可在本发明的宗旨和如下所述的权利要求的范围内进行各种变更而进行实施。

Claims (19)

1.一种半导体器件用条带载体，由薄膜的绝缘条带构成，将表面上配置的多个布线图形与半导体元件的突起电极进行电连接，用绝缘性树脂进行密封，从而构成半导体器件，其特征在于，
上述绝缘条带的运送方向上的上述半导体器件的外形尺寸比为了运送上述绝缘条带而开口的输送孔的间距间隔的整数倍X个间距大，并且为整数倍X+小数Y个间距或其以下，其中X＝1、2、3、4、5、...，
将上述半导体器件的1个器件的条带间距设定为整数倍X+小数Y个间距，减少与上述半导体器件的外形尺寸无关的上述绝缘条带的无形区域，其中0＜Y＜1。
2.如权利要求1所述的半导体器件用条带载体，其特征在于，
上述半导体器件是COF或TCP。
3.如权利要求2所述的半导体器件用条带载体，其特征在于，
当在上述布线图形的设计面上缩小了上述绝缘条带的运送方向上的上述半导体器件的外形尺寸的情况下，
同时进行小数Y个间距化，将上述COF或TCP半导体器件用条带载体的条带间距设定为整数倍X+小数Y个间距，其中0＜Y＜1。
4.如权利要求1～3中任何一项所述的半导体器件用条带载体，其特征在于，
小数Y为0.05的整数倍，即1、2、3、4、5、...倍。
5.一种通过半导体器件用条带载体来制造半导体器件的半导体器件制造方法，在该半导体器件用条带载体中，上述半导体器件用条带载体由薄膜的绝缘条带构成，将表面上配置的多个布线图形与半导体元件的突起电极进行电连接，用绝缘性树脂进行密封，从而构成半导体器件，上述绝缘条带的运送方向上的上述半导体器件的外形尺寸比为了运送上述绝缘条带而开口的输送孔的间距间隔的整数倍X个间距大，并且为整数倍X+小数Y个间距或其以下，将上述半导体器件的1个器件的条带间距设定为整数倍X+小数Y个间距，减少与上述半导体器件的外形尺寸无关的上述绝缘条带的无形区域，其特征在于，
按小数Z个间距实施上述半导体元件的安装、树脂密封、测试、其它工序和组装工序中的运送间距，并制造出将条带间距设定为整数倍X+小数Y个间距的上述半导体器件，其中X＝1、2、3、4、5、...，0＜Y＜1，0＜Z＜1、Z＝0.05的整数倍。
6.如权利要求5所述的半导体器件的制造方法，其特征在于，
变更软件或者运送机构，以便可按小数Z个间距实施制造设备的运送间距，其中0＜Z＜1、Z＝0.05的整数倍。
7.一种通过半导体器件用条带载体来制造半导体器件的半导体器件制造方法，在该半导体器件用条带载体中，上述半导体器件用条带载体由薄膜的绝缘条带构成，将表面上配置的多个布线图形与半导体元件的突起电极进行电连接，用绝缘性树脂进行密封，从而构成半导体器件，上述绝缘条带的运送方向上的上述半导体器件的外形尺寸比为了运送上述绝缘条带而开口的输送孔的间距间隔的整数倍X个间距大，并且为整数倍X+小数Y个间距或其以下，将上述半导体器件的1个器件的条带间距设定为整数倍X+小数Y个间距，减少与上述半导体器件的外形尺寸无关的上述绝缘条带的无形区域，其中X＝1、2、3、4、5、...，0＜Y＜1，其特征在于，
在上述半导体元件的安装、树脂密封、测试、其它工序和组装工序中，同时处理多个上述半导体器件，上述半导体器件的产品处理间距为整数倍。
8.如权利要求7所述的半导体器件的制造方法，其特征在于，
使用保有了处理上述半导体器件的多个处理机构的制造设备，同时处理多个半导体器件。
9.一种通过半导体器件用条带载体来制造半导体器件的半导体器件制造方法，在该半导体器件用条带载体中，上述半导体器件用条带载体由薄膜的绝缘条带构成，将表面上配置的多个布线图形与半导体元件的突起电极进行电连接，用绝缘性树脂进行密封，从而构成半导体器件，上述绝缘条带的运送方向上的上述半导体器件的外形尺寸比为了运送上述绝缘条带而开口的输送孔的间距间隔的整数倍X个间距大，并且为整数倍X+小数Y个间距或其以下，将上述半导体器件的1个器件的条带间距设定为整数倍X+小数Y个间距，减少与上述半导体器件的外形尺寸无关的上述绝缘条带的无形区域，其中X＝1、2、3、4、5、...，0＜Y＜1，其特征在于，
上述半导体器件的来自上述绝缘条带的冲压工序是同时冲压多个上述半导体器件的工序，
上述半导体器件的产品冲压的外形和运送间距为上述输送孔的上述间距间隔的整数倍。
10.如权利要求9所述的半导体器件的制造方法，其特征在于，
用1套冲压金属模具同时冲压多个上述半导体器件。
11.一种使用半导体器件用条带载体进行制造的半导体器件，其特征在于，在该半导体器件用条带载体中，上述半导体器件用条带载体由薄膜的绝缘条带构成，将表面上配置的多个布线图形与半导体元件的突起电极进行电连接，用绝缘性树脂进行密封，从而构成半导体器件，上述绝缘条带的运送方向上的上述半导体器件的外形尺寸比为了运送上述绝缘条带而开口的输送孔的间距间隔的整数倍X个间距大，并且为整数倍X+小数Y个间距或其以下，将上述半导体器件的1个器件的条带间距设定为整数倍X+小数Y个间距，减少与上述半导体器件的外形尺寸无关的上述绝缘条带的无形区域，其中X＝1、2、3、4、5、...，0＜Y＜1。
12.一种使用半导体器件用条带载体制造的半导体器件进行制造的半导体模块装置，其特征在于，在该半导体器件用条带载体中，上述半导体器件用条带载体由薄膜的绝缘条带构成，将表面上配置的多个布线图形与半导体元件的突起电极进行电连接，用绝缘性树脂进行密封，从而构成半导体器件，上述绝缘条带的运送方向上的上述半导体器件的外形尺寸比为了运送上述绝缘条带而开口的输送孔的间距间隔的整数倍X个间距大，并且为整数倍X+小数Y个间距或其以下，将上述半导体器件的1个器件的条带间距设定为整数倍X+小数Y个间距，减少与上述半导体器件的外形尺寸无关的上述绝缘条带的无形区域，其中X＝1、2、3、4、5、...，0＜Y＜1。
13.一种半导体器件用条带载体，包括：在表面上配置了多个布线图形的薄膜的绝缘条带、半导体元件、和在将该半导体元件电连接于上述布线图形上的状态下密封的绝缘性树脂，
通过对上述半导体元件和上述布线图形进行密封形成半导体器件，用于运送上述绝缘条带的多个输送孔沿长边方向按一定间隔形成，其特征在于，
在上述半导体器件用条带载体的长边方向上的各半导体器件的外形宽度比上述输送孔的形成间隔的X倍大，并且为上述输送孔的形成间隔的X+Y倍或其以下的情况下，
将上述布线图形的配置间隔设定为上述输送孔的形成间隔的X+Y倍，其中X为自然数，0＜Y＜1。
14.如权利要求13所述的半导体器件用条带载体，其特征在于，
在上述半导体器件用条带载体的长边方向上的各半导体器件的外形宽度比上述输送孔的形成间隔的X倍大，并且为上述输送孔的形成间隔的X+(1/2)倍或其以下的情况下，
将上述布线图形的配置间隔设定为上述输送孔的形成间隔的X+(1/2)倍，其中X为自然数。
15.如权利要求13所述的半导体器件用条带载体，其特征在于，
在上述半导体器件用条带载体的长边方向上的各半导体器件的外形宽度比上述输送孔的形成间隔的X倍大，并且为上述输送孔的形成间隔的X+(1/4)倍或其以下的情况下，
将上述布线图形的配置间隔设定为上述输送孔的形成间隔的X+(1/4)倍，其中X为自然数。
16.如权利要求13～15中任何一项所述的半导体器件用条带载体，其特征在于，
上述半导体器件是COF或TCP。
17.一种使用半导体器件用条带载体来制造半导体器件的半导体器件制造方法，其特征在于，
在该半导体器件用条带载体中，
包括：在表面上配置了多个布线图形的薄膜的绝缘条带、半导体元件、和在将该半导体元件电连接于上述布线图形的状态下密封的绝缘性树脂，
通过对上述半导体元件和上述布线图形进行密封形成半导体器件，用于运送上述绝缘条带的多个输送孔沿长边方向按一定间隔形成，
在上述半导体器件用条带载体的长边方向上的各半导体器件的外形宽度比上述输送孔的形成间隔的X倍大，并且为上述输送孔的形成间隔的X+Y倍或其以下的情况下，将上述布线图形的配置间隔设定为上述输送孔的形成间隔的X+Y倍，其中X为自然数，0＜Y＜1。
18.一种使用半导体器件用条带载体进行制造的半导体器件，其特征在于，
在该半导体器件用条带载体中，
包括：在表面上配置了多个布线图形的薄膜的绝缘条带、半导体元件、和在将该半导体元件电连接于上述布线图形的状态下密封的绝缘性树脂，
通过对上述半导体元件和上述布线图形进行密封形成半导体器件，用于运送上述绝缘条带的多个输送孔沿长边方向按一定间隔形成，
在上述半导体器件用条带载体的长边方向上的各半导体器件的外形宽度比上述输送孔的形成间隔的X倍大，并且为上述输送孔的形成间隔的X+Y倍或其以下的情况下，将上述布线图形的配置间隔设定为上述输送孔的形成间隔的X+Y倍，其中X为自然数，0＜Y＜1。
19.一种使用由半导体器件用条带载体制造的半导体器件进行制造的半导体模块装置，其特征在于，
在该半导体器件用条带载体中，
包括：在表面上配置了多个布线图形的薄膜的绝缘条带、半导体元件、和在将该半导体元件电连接于上述布线图形的状态下密封的绝缘性树脂，
通过对上述半导体元件和上述布线图形进行密封形成半导体器件，用于运送上述绝缘条带的多个输送孔沿长边方向按一定间隔形成，
在上述半导体器件用条带载体的长边方向上的各半导体器件的外形宽度比上述输送孔的形成间隔的X倍大，并且为上述输送孔的形成间隔的X+Y倍或其以下的情况下，将上述布线图形的配置间隔设定为上述输送孔的形成间隔的X+Y倍，其中X为自然数，0＜Y＜1。
CNB2007101490991A 2006-09-08 2007-09-07 半导体器件及其制造方法、条带载体、半导体模块装置 Active CN100543978C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006244782A JP4283292B2 (ja) 2006-09-08 2006-09-08 半導体装置用テープキャリア、および半導体装置の製造方法
JP2006244782 2006-09-08

Publications (2)

Publication Number Publication Date
CN101140918A true CN101140918A (zh) 2008-03-12
CN100543978C CN100543978C (zh) 2009-09-23

Family

ID=39168730

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101490991A Active CN100543978C (zh) 2006-09-08 2007-09-07 半导体器件及其制造方法、条带载体、半导体模块装置

Country Status (5)

Country Link
US (1) US7582976B2 (zh)
JP (1) JP4283292B2 (zh)
KR (1) KR100955439B1 (zh)
CN (1) CN100543978C (zh)
TW (1) TWI343614B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012167488A1 (zh) * 2011-06-09 2012-12-13 深圳市华星光电技术有限公司 Cof、cof载带及液晶电视的驱动电路

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9944051B2 (en) * 2006-10-02 2018-04-17 Mead Johnson Nutrition Co. Laminate
JP5325684B2 (ja) 2009-07-15 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
JP2011035178A (ja) * 2009-08-03 2011-02-17 Hitachi High-Technologies Corp 電子部品実装装置
US20120314175A1 (en) * 2011-06-09 2012-12-13 Shenzhen China Star Oploelectronics Technology Co., Ltd. Cof, cof carrier tape and drive circuit of liquid crystal television
KR101957492B1 (ko) * 2012-12-26 2019-03-12 엘지디스플레이 주식회사 가요성 드라이브 ｉｃ 패키지와 그 절삭 장치
KR102508527B1 (ko) 2016-07-01 2023-03-09 삼성전자주식회사 필름형 반도체 패키지
JP6870043B2 (ja) * 2019-08-27 2021-05-12 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3558921B2 (ja) 1999-05-14 2004-08-25 シャープ株式会社 テープキャリア並びにテープキャリア型半導体装置の製造方法
JP2001110853A (ja) 1999-08-03 2001-04-20 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープの製造方法および電子部品実装用フィルムキャリアテープの製造装置
JP4070135B2 (ja) * 2004-05-11 2008-04-02 沖電気工業株式会社 テープキャリア、半導体装置の製造方法および半導体装置
JP2006165517A (ja) * 2004-11-11 2006-06-22 Sharp Corp フレキシブル配線基板、それを用いた半導体装置および電子機器、並びにフレキシブル配線基板の製造方法
JP2007150088A (ja) * 2005-11-29 2007-06-14 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012167488A1 (zh) * 2011-06-09 2012-12-13 深圳市华星光电技术有限公司 Cof、cof载带及液晶电视的驱动电路

Also Published As

Publication number Publication date
TWI343614B (en) 2011-06-11
JP4283292B2 (ja) 2009-06-24
US20080061432A1 (en) 2008-03-13
KR100955439B1 (ko) 2010-05-04
US7582976B2 (en) 2009-09-01
JP2008066605A (ja) 2008-03-21
TW200828467A (en) 2008-07-01
KR20080023196A (ko) 2008-03-12
CN100543978C (zh) 2009-09-23

Similar Documents

Publication Publication Date Title
CN100543978C (zh) 半导体器件及其制造方法、条带载体、半导体模块装置
CN101071800B (zh) 载带、半导体器件和半导体模块装置
CN1307855C (zh) 防止碑立现象形成的结构及其制造方法
US5859471A (en) Semiconductor device having tab tape lead frame with reinforced outer leads
JP3536023B2 (ja) Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置
US7767497B2 (en) Microelectronic package element and method of fabricating thereof
CN106298550B (zh) 用于制作带有侧壁凹陷的半导体器件的方法及相关器件
US20060097368A1 (en) Flexible wiring substrate, semiconductor device and electronic device using flexible wiring substrate, and fabricating method of flexible wiring substrate
US6388888B1 (en) Semiconductor device and process for manufacturing the same, liquid crystal module and process for mounting the same
EP1727407B1 (en) Wired circuit board
KR101259844B1 (ko) 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법
US8680657B2 (en) Lead frame, semiconductor apparatus using this lead frame, intermediate product thereof and manufacturing method thereof
US20060054349A1 (en) Cof film carrier tape and its manufacturing method
CN103098565A (zh) 元器件内置基板
CN100377325C (zh) 安装电子元件的薄膜载带
JP4649098B2 (ja) 配線基板及びその製造方法、半導体装置、電子モジュール並びに電子機器
CN100407420C (zh) 半导体装置及其制造方法、电路基板以及电子设备
US7667305B2 (en) Semiconductor device
US6153923A (en) Semiconductor device
JP2000124382A (ja) 樹脂封止型半導体装置およびその製造方法
CN103493191B (zh) 电子元器件模块的制造方法及电子元器件模块
CN112312682B (zh) 具有厚铜线路的电路板及其制作方法
JP2011155201A (ja) テープキャリア、テープキャリア型半導体装置、およびテープキャリア型半導体装置の製造方法
JP5184578B2 (ja) プリント配線基板
US5766983A (en) Tape automated bonding circuit with interior sprocket holes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201010

Address after: 1437, Hangdu building, 1006 Huafu Road, Huahang community, Huaqiang North Street, Futian District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen Tongrui Microelectronics Technology Co., Ltd

Address before: Osaka City, Osaka Prefecture, Japan

Patentee before: Sharp Corp.