KR20070066474A - 이미지 센서 및 그 제조방법 - Google Patents

이미지 센서 및 그 제조방법 Download PDF

Info

Publication number
KR20070066474A
KR20070066474A KR1020050127688A KR20050127688A KR20070066474A KR 20070066474 A KR20070066474 A KR 20070066474A KR 1020050127688 A KR1020050127688 A KR 1020050127688A KR 20050127688 A KR20050127688 A KR 20050127688A KR 20070066474 A KR20070066474 A KR 20070066474A
Authority
KR
South Korea
Prior art keywords
diffusion region
gate insulating
photodiode
image sensor
insulating film
Prior art date
Application number
KR1020050127688A
Other languages
English (en)
Inventor
최선
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050127688A priority Critical patent/KR20070066474A/ko
Publication of KR20070066474A publication Critical patent/KR20070066474A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은, 저조도 상태에서도 포토 다이오드 내에 축적된 전하가 모두 플로팅 확산영역으로 전달되도록 하여 전하 전송효율을 개선시킬 수 있는 이미지 센서 및 그 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 국부적으로 포토 다이오드용 확산영역이 형성된 기판과, 상기 포토 다이오드용 확산영역의 일측으로 노출된 상기 기판 상에 부위 별로 서로 다른 포텐셜 베리어를 갖도록 불균일한 두께로 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성된 게이트 도전막과, 상기 게이트 절연막의 일측으로 노출된 상기 기판 내에 형성된 플로팅 확산영역을 포함하는 이미지 센서를 제공한다.
이미지 센서, 트랜스퍼 트랜지스터, 게이트 절연막, 포텐셜 베리어, 프린징 필드, 전하 전송효율.

Description

이미지 센서 및 그 제조방법{IMAGE SENSOR AND METHOD FOR MANUFACTURING THE SAME}
도 1은 일반적인 CMOS 이미지 센서의 단위 화소를 도시한 회로도.
도 2는 종래 기술에 따른 CMOS 이미지 센서의 단위 화소 일부를 도시한 단면도.
도 3은 도 2에 도시된 종래 기술에 따른 CMOS 이미지 센서의 영역별 포텐셜 베리어(Potential Barrier)를 도시한 도면.
도 4는 본 발명의 실시예에 따른 CMOS 이미지 센서의 단위 화소 일부를 도시한 단면도.
도 5는 도 4에 도시된 본 발명의 실시예에 따른 CMOS 이미지 센서의 영역별 포텐셜 베리어를 도시한 도면.
도 6a 내지 도 6c는 도 4에 도시된 본 발명의 실시예에 따른 CMOS 이미지 센서 제조방법을 도시한 공정 단면도.
<도면의 주요부분에 대한 부호의 설명>
20, 50 : P- 에피층
21, 51 : 소자분리막
22, 52, 52a : 게이트 절연막
23, 55 : 게이트 도전막
25, 57 : 게이트 전극
27, 59 : N- 확산영역
28, 60 : 스페이서
29, 61 : P+ 확산영역
30, 62 : N+ 플로팅 확산영역
53 : 감광막 패턴
54 : 습식 식각공정
PD : 포토 다이오드 영역
T : 트래스퍼 영역
FD : 플로팅 영역
본 발명은 이미지 센서 및 그 제조방법에 관한 것으로, 특히 트랜스퍼 트랜지스터를 포함하는 CMOS(Complementary Metal-Oxide-Semiconductor) 이미지 센서 및 그 제조방법에 관한 것이다.
최근들어 디지털 카메라(digital camera)는 인터넷을 이용한 영상통신의 발전과 더불어 그 수요가 폭발적으로 증가하고 있는 추세에 있다. 더욱이, 카메라가 장착된 PDA(Personal Digital Assistant), IMT-2000(International Mobile Telecommunications-2000), CDMA(Code Division Multiple Access) 단말기 등과 같은 이동통신단말기의 보급이 증가됨에 따라 소형 카메라 모듈의 수요가 증가하고 있다.
카메라 모듈로는 기본적인 구성요소가 되는 CCD(Charge Coupled Device)나 CMOS(Complementary Metal-Oxide-Semiconductor) 이미지 센서를 이용한 이미지 센서 모듈이 널리 보급되어 사용되고 있다.
보편적으로, CMOS 이미지 센서는 단위 화소(Unit pixel) 내에 포토 다이오드(photo diode)와 MOS 트랜지스터를 형성시켜 스위칭 방식으로 차례로 신호를 검출함으로써 이미지를 구현하게 되는데, CMOS 이미지 센서의 단위 화소는 1개의 포토 다이오드와, 제어신호 Tx, Rx, Dx, Sx가 게이트로 입력되는 4개의 NMOSFET으로 구성된다.
도 1은 일반적인 CMOS 이미지 센서의 단위 화소를 도시한 회로도이다.
도 1을 참조하면, CMOS 이미지 센서의 단위 화소는 빛을 받아 광전하를 생성하는 하나의 포토 다이오드(PD, 11)와, 포토 다이오드(11)의 광전하를 제어하기 위 한 제어부로 구성된다. 이때, 제어부는 포토 다이오드(11)에서 모아진 광전하를 플로팅 확산영역(Floating Diffusion, 12)으로 운송하기 위한 트랜스퍼 트랜지스터(10), 플로팅 확산영역(12)을 리셋시키기 위한 리셋 트랜지스터(14), 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(15) 및 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 트랜지스터(16)로 구성된다. 여기서, 미도시된 나머지 트랜지스터는 바이어스 전압을 인가받는 로드(Load) 트랜지스터이다.
이와 같은 CMOS 이미지 센서의 단위화소는 네이티브 NMOSFET을 사용하여 포토다이오드(11)에서 가시광선 파장대역의 광을 감지한 후, 감지된 광전하를 플로팅 확산영역(12)으로, 즉 드라이브 트랜지스터(15)의 게이트로 전달할 양을 출력단(Vout)에서 전기적 신호로 출력한다.
도 2는 종래기술에 따른 CMOS 이미지 센서의 단위 화소 일부를 도시한 단면도이다. 여기서는, 일례로 PN 접합 포토 다이오드를 구비한 이미지 센서를 설명하기로 한다. 또한, 여기서, 'PD'는 포토 다이오드가 형성될 포토 다이오드 영역이고 'T'는 트랜스퍼 트랜지스터의 게이트 전극이 형성될 트랜스퍼 영역이며, 'FD'는 트랜스퍼 트랜지스터의 게이트 전극을 통해 포토 다이오드로부터 전달받은 전하를 축적하는 플로팅 확산영역이 형성될 플로팅 영역이다.
도 2를 참조하면, 종래기술에 따른 CMOS 이미지 센서는 P- 에피층(20, P-_epi)이 성장된 기판(미도시) 상에 일정한 두께로 형성된 게이트 절연막(22)과 그 상부에 게이트 도전막(23)이 적층된 구조를 갖고 형성된 게이트 전극(25)이 존재한다. 여기서, 게이트 전극(25)은 CMOS 이미지 센서의 단위 화소를 구성하는 복수의 트랜지스터용 게이트 전극 중 트랜스퍼 트랜지스터(10)의 게이트 전극을 나타낸다.
이때, 게이트 전극(25)의 일측으로 노출된 P- 에피층(20) 내에는 포토 다이오드용으로 N- 확산영역(27)이 형성되고, 게이트 전극(25)의 타측으로 노출된 P- 에피층(20) 내에는 N+ 플로팅 확산영역(30)이 형성된다. 또한, 기판 표면으로부터 유입되는 암전류를 방지하기 위하여 N- 확산영역(27) 상부 표면에는 이와 반대 도전형인 P+ 확산영역(29)이 형성된다.
도 3은 도 2에 도시된 종래 기술에 따른 CMOS 이미지 센서의 영역별 포텐셜 베리어(Potential Barrier)를 도시한 도면이다.
도 3에 도시된 바와 같이, 종래 기술에 따르면 트랜스퍼 트랜지스터의 게이트 전극에 인가되는 Tx 신호가 오프(off) 상태에서 온(on) 상태가 되는 순간 트랜스퍼 영역(T)의 포텐셜 베리어가 점선 상태로 내려가게 되고, 이를 통해 포토 다이오드 영역(PD) 내에 축적되어있던 전하(-)가 트랜스퍼 영역(T)으로 전달된다. 그리고, 트랜스퍼 영역(T)으로 전달된 전하(-)는 트랜스퍼 영역(T)보다 낮은 포텐셜 베리어를 갖는 플로팅 영역(FD)으로 다시 전달되는 것이다.
이하, 도 2 및 도 3을 참조하여 종래 기술에 따른 CMOS 이미지 센서의 문제점을 설명하기로 한다.
그러나, 종래 기술에 따르면 게이트 전극(25)을 이루는 게이트 절연막(22)이 균일한 두께를 갖고 형성되므로 저조도 상황에서는 포토 다이오드, 즉 N- 확산영역(27) 내에 축적된 전하가 모두 N+ 플로팅 확산영역(30)으로 전달되지 못하여 전하 공유현상(Charge Sharing)이 발생하여 이미지 센서의 전하 전송효율을 감소시키게 된다.
도 2에 있어서, 미설명된 부호 '21'은 소자분리막이고, '28'은 스페이서이다.
상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 저조도 상태에서도 포토 다이오드 내에 축적된 전하가 모두 플로팅 확산영역으로 전달되도록 하여 전하 전송효율을 개선시킬 수 있는 이미지 센서 및 그 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 일측면에 따른 본 발명은, 국부적으로 포토 다이오드용 확산영역이 형성된 기판과, 상기 포토 다이오드용 확산영역의 일측으로 노출된 상기 기판 상에 부위 별로 서로 다른 포텐셜 베리어를 갖도록 불균일한 두께로 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성된 게이트 도전막과, 상 기 게이트 절연막의 일측으로 노출된 상기 기판 내에 형성된 플로팅 확산영역을 포함하는 이미지 센서를 제공한다.
본 발명의 일측면에 있어서, 상기 게이트 절연막은 계단형 포텐셜 베리어를 갖도록 계단형으로 형성된다. 바람직하게, 상기 게이트 절연막은 상기 포토 다이오드용 확산영역에서 일정 거리 이격된 부위에서보다 상기 포토 다이오드용 확산영역과 인접한 부위에서 더 높은 포텐셜 베리어를 갖도록 상기 포토 다이오드용 확산영역에서 일정 거리 이격된 부위에서보다 상기 포토 다이오드용 확산영역과 인접한 부위에서 더 두껍게 형성된다.
또한, 상기 목적을 달성하기 위한 다른 측면에 따른 본 발명은, 기판 상에 게이트 절연막을 형성하는 단계와, 계단형 포텐셜 베리어를 갖도록 일정 분할점을 중심으로 일측 방향의 상기 게이트 절연막을 일정 두께 식각하는 단계와, 상기 게이트 절연막 상부에 게이트 도전막을 증착하는 단계와, 상기 게이트 도전막 및 상기 게이트 절연막을 식각하여 상기 분할점을 중심으로 서로 다른 두께를 갖는 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막의 일측으로 노출된 상기 기판 내에 제1 도전형의 포토 다이오드용 제1 확산영역을 형성하는 단계와, 상기 게이트 절연막의 타측으로 노출된 상기 기판 내에 상기 제1 도전형의 플로팅 확산영역을 형성하는 단계를 포함하는 이미지 센서 제조방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명 의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.
실시예
도 4는 본 발명의 실시예에 따른 CMOS 이미지 센서의 단위 화소 일부를 도시한 단면도이다. 여기서는, 일례로 PN 접합 포토 다이오드를 구비한 이미지 센서를 설명하기로 한다. 또한, 여기서, 'PD'는 포토 다이오드가 형성될 포토 다이오드 영역이고 'T'는 트랜스퍼 트랜지스터의 게이트 전극이 형성될 트랜스퍼 영역이며, 'FD'는 트랜스퍼 트랜지스터의 게이트 전극을 통해 포토 다이오드로부터 전달받은 전하를 축적하는 플로팅 확산영역이 형성될 플로팅 영역이다.
도 4를 참조하면, 본 발명의 실시예에 따른 CMOS 이미지 센서는 P- 에피층(50, P-_epi)이 성장된 기판(미도시) 상에 부위 별로 서로 다른 포텐셜을 갖도록 불균일한 두께로 형성된 게이트 절연막(52, 52a)과 그 상부에 게이트 도전막(53)이 적층된 구조를 갖고 형성된 게이트 전극(57)이 존재한다. 여기서, 게이트 전극(57)은 CMOS 이미지 센서의 단위 화소를 구성하는 복수의 트랜지스터용 게이트 전극 중 트랜스퍼 트랜지스터의 게이트 전극을 나타낸다.
이때, 게이트 전극(57)의 일측으로 노출된 P- 에피층(50) 내에는 포토 다이오드용으로 N- 확산영역(59)이 형성되고, 게이트 전극(57)의 타측으로 노출된 P- 에피층(50) 내에는 N+ 플로팅 확산영역(62)이 형성된다. 이로써, P- 에피층(50)/N- 확산영역(59)으로 이루어진 PN 접합 포토 다이오드가 제공된다.
또한, 기판 표면으로부터 유입되는 암전류를 방지하기 위하여 N- 확산영역(59) 상부 표면에는 이와 반대 도전형인 P+ 확산영역(61)이 형성된다.
특히, 게이트 절연막(52, 52a)은 계단(step)형 포텐셜 베리어를 갖도록 계단형으로 형성된다. 바람직하게는, N- 확산영역(59)에서 일정 거리 이격된 부위에서보다 N- 확산영역(59)과 인접합 부위에서 더 높은 포텐셜 베리어를 갖도록 N- 확산영역(59)에서 일정 거리 이격된 부위에서의 게이트 절연막(52a)보다 N- 확산영역(59)과 인접합 부위에서의 게이트 절연막(52)이 더 두껍게 형성된다.
또한, 게이트 전극(57)은 그 양측벽에 스페이서(60)를 구비하는데, 이러한 스페이서(60)를 통해 게이트 전극(57)은 P+ 확산영역(61) 및 N+ 플로팅 확산영역(62)과 각각 이격된다.
도 4에 있어서, 미설명된 부호 '51'은 액티브 영역과 필드 영역을 정의하기 위한 소자분리막이다.
도 5는 도 4에 도시된 본 발명의 실시예에 따른 CMOS 이미지 센서의 영역별 포텐셜 베리어를 도시한 도면이다.
도 5에 도시된 바와 같이, 본 발명의 실시예에 따르면 트랜스퍼 영역(T) 내에서의 포텐셜 베리어가 계단형을 갖는다. 즉, 트랜스퍼 트랜지스터의 게이트 전극에 인가되는 Tx 신호가 오프(off) 상태에서 온(on) 상태가 되는 순간 트랜스퍼 영역(T)의 포텐셜 베리어가 점선과 같이 계단형태로 내려가게 되고, 이를 통해 포토 다이오드 영역(PD) 내에 축적되어있던 전하(-)가 트랜스퍼 영역(T)으로 전달되면 트랜스퍼 영역(T) 내에서도 포텐셜 베리어가 높은 곳에서 낮은 곳으로 전하가 전달된다. 그리고, 트랜스퍼 영역(T)으로부터 전달된 전하(-)는 트랜스퍼 영역(T)보다 낮은 포텐셜 베리어를 갖는 플로팅 영역(FD)으로 다시 전달되는 것이다.
따라서, 포토 다이오드 영역(PD) 내에 축적된 전하가 많이 존재하지 않는 저조도 상태에서도 전하의 전송효율이 증가한다.
특히, 트랜스퍼 영역(T) 내에서의 포텐셜 베리어는 포토 다이오드 영역(PD)에서 일정 거리 이격된 부위에서보다 포토 다이오드 영역(PD)과 인접한 영역에서 더 높은 계단형태를 갖는다. 이에 따라, 트랜스퍼 영역(T) 내에서는 프린징 필드(Fringing field)가 형성된다.
결국, 포토 다이오드 영역(PD)으로부터 트랜스퍼 영역(T)으로 전달된 전하(-)는 트랜스퍼 영역(T)내에서 프린징 필드로 인해 기존보다 전하(-)의 전송효율이 증가한다. 그리고, 트랜스퍼 영역(T)으로부터 전달된 전하(-)는 트랜스퍼 영역(T)보다 낮은 포텐셜 베리어를 갖는 플로팅 영역(FD)으로 다시 전달되는 것이다. 따라 서, 전체적으로 이미지 센서의 전하 전송효율을 개선시킬 수 있다.
이하, 도 6a 내지 도 6c를 참조하여 도 4에 도시된 본 발명의 실시예에 따른 CMOS 이미지 센서 제조방법을 설명하기로 한다.
먼저, 도 6a에 도시된 바와 같이, 에피택시(Epitaxy) 공정을 실시하여 기판(미도시) 상부에 P- 에피층(P-_epi, 50)을 성장시킨다. 그런 다음, 공지된 STI(Shallow Trench Isolation) 기술을 기반으로 P- 에피층(50) 내에 일정 깊이로 소자분리막(51)을 형성한다.
이어서, 산화공정을 실시하여 소자분리막(51)을 포함한 P- 에피층(50) 상에 게이트 절연막(52)을 형성한다. 여기서, 산화공정은 수증기와 같은 산화기체 내에서 실리콘 기판을 대략 900 내지 1000℃의 온도에서 가열하는 습식산화방식으로 실시하거나, 순수한 산소를 산화기체로 사용하여 약 1200℃의 온도에서 가열하는 건식산화방식으로 실시한다.
이어서, 게이트 절연막(52) 상에 감광막(미도시)을 도포한 후, 포토마스크(미도시)를 이용한 노광 및 현상공정을 실시하여 감광막 패턴(53)을 형성한다. 여기서, 감광막 패턴(53)은 일정 분할점(D)을 중심으로 일측 방향의 게이트 절연막(52)을 노출시키는 구조로 형성한다.
이어서, 감광막 패턴(53)을 식각 마스크(Etch mask)로 이용한 습식 식각공정(54)을 실시하여 노출된 게이트 절연막(52)을 일정 두께 식각한다. 이로써, 분할점(D)을 중심으로 서로 다른 두께를 갖는 게이트 절연막(52, 52a)이 형성된다. 여기 서, 습식 식각공정(54)시에는 BOE(Buffered Oxide Etchant) 용액을 이용한다.
이어서, 도 6b에 도시된 바와 같이, 스트립(strip) 공정을 실시하여 감광막 패턴(53, 도 6a 참조)을 제거한다.
이어서, 게이트 절연막(52, 52a) 상에 게이트 도전막(55)을 증착한다. 예컨대, 게이트 도전막(55)은 도프트(doped) 또는 언도프트(undoped) 폴리 실리콘막으로 형성한다. 바라직하게는, 언도프트 실리콘막의 경우에는 SiH4를 이용하여 LPCVD(Low Pressure Chemical Vapor Deposition) 방식으로 증착한다. 한편, 도프트 실리콘막의 경우에는 SiH4에 PH3, PCl5, BCl3 또는 B2H6를 혼합시킨 기체를 이용하여 LPCVD 방식으로 증착한다.
이어서, 소정의 감광막 패턴(미도시)을 형성한 후, 이를 마스크로 이용한 식각공정을 실시하여 게이트 도전막(55) 및 게이트 절연막(52, 52a)의 일부를 선택적으로 식각한다. 이때, 감광막 패턴은 분할점(D)을 중심으로 양측으로 일정거리 이격된 부위까지의 게이트 도전막(55)을 노출시키는 구조로 형성한다.
이로써, P- 에피층(50) 상에는 분할점(D)을 중심으로 서로 다른 두께를 갖는 계단형의 게이트 절연막(52, 52a)과 게이트 도전막(55)이 적층된 구조의 게이트 전극(57)이 형성된다.
이어서, 스트립 공정을 실시하여 감광막 패턴을 제거한 후, 다시 소정의 감광막 패턴(미도시)을 형성한다. 그런 다음, 감광막 패턴과 게이트 전극(57)을 마스 크로 이용한 이온주입공정을 실시하여 게이트 전극(57)의 일측으로 노출된 P- 에피층(50) 내에 일정 깊이로 포토 다이오드용 N- 확산영역(59)을 형성한다.
여기서, N- 확산영역(59)은 분할점을 중심으로 상대적으로 두꺼운 두께의 게이트 절연막(52)에 정렬되어야 한다. 이는, 게이트 전극(57)의 포텐셜 베리어가 N- 확산영역(59)과 일정 거리 이격된 부위에서보다 N- 확산영역(59)과 인접한 부위에서 더 높아야 하기 때문이다.
이어서, 스트립 공정을 실시하여 감광막 패턴을 제거한다.
이어서, 도 6c에 도시된 바와 같이, 게이트 전극(57)을 포함한 P- 에피층(50) 상부의 단차를 따라 절연막을 증착한 후, 이를 건식식각하여 게이트 전극(57)의 양측벽에 스페이서(60)를 형성한다.
이어서, 스페이서(60)를 이온주입 마스크로 이용한 이온주입공정을 실시하여 스페이서(60)의 일측으로 노출된 N- 확산영역(59)의 상부 표면에 P+ 확산영역(61)을 형성한다. 여기서, P+ 확산영역(61)은 기판 표면으로부터 유입되는 암전류를 방지하기 위함이다.
이어서, 스페이서(60)를 이온주입 마스크로 이용한 이온주입공정을 실시하여 스페이서(60)의 타측으로 노출된 P- 에피층(50) 내에 N+ 플로팅 확산영역(62)을 형 성한다.
이후에는, 일반적인 CMOS 이미지 센서 제조공정과 동일하게 진행한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 포토 다이오드 내에 축적된 전하를 플로팅 확산영역으로 전달하기 위한 트랜스퍼 트랜지스터의 게이트 전극 형성시 게이트 전극을 이루는 게이트 절연막이 일정 분할점을 중심으로 서로 다른 두께를 갖도록 하여 게이트 전극의 분할점을 중심으로 서로 다른 포텐셜 베리어를 갖게 함으로써, 저조도 상태에서도 포토 다이오드 내에 축적된 전하가 모두 플로팅 확산영역으로 전달될 수 있도록 한다.
따라서, 전체적으로 이미지 센서의 전하 전송효율을 개선시킬 수 있다. 이를 통해, 이미지 센서의 광특성을 개선시킬 수 있다.

Claims (14)

  1. 국부적으로 포토 다이오드용 확산영역이 형성된 기판;
    상기 포토 다이오드용 확산영역의 일측으로 노출된 상기 기판 상에 부위 별로 서로 다른 포텐셜 베리어를 갖도록 불균일한 두께로 형성된 게이트 절연막;
    상기 게이트 절연막 상에 형성된 게이트 도전막; 및
    상기 게이트 절연막의 일측으로 노출된 상기 기판 내에 형성된 플로팅 확산영역
    을 포함하는 이미지 센서.
  2. 제 1 항에 있어서,
    상기 게이트 절연막은 계단형 포텐셜 베리어를 갖도록 계단형으로 형성된 이미지 센서.
  3. 제 2 항에 있어서,
    상기 게이트 절연막은 상기 포토 다이오드용 확산영역에서 일정 거리 이격된 부위에서보다 상기 포토 다이오드용 확산영역과 인접한 부위에서 더 높은 포텐셜 베리어를 갖도록 상기 포토 다이오드용 확산영역에서 일정 거리 이격된 부위에서보 다 상기 포토 다이오드용 확산영역과 인접한 부위에서 더 두껍게 형성된 이미지 센서.
  4. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,
    상기 포토 다이오드용 확산영역은,
    제1 도전형의 제1 확산영역; 및
    상기 제1 확산영역 상부 표면에 형성된 제2 도전형의 제2 확산영역
    을 포함하는 이미지 센서.
  5. 제 4 항에 있어서,
    상기 기판 상부에는 상기 제2 도전형의 에피층이 성장된 이미지 센서.
  6. 제 4 항에 있어서,
    상기 게이트 절연막 및 상기 게이트 도전막의 양측벽에 형성된 스페이서를 더 포함하는 이미지 센서.
  7. 제 6 항에 있어서,
    상기 제2 확산영역은 상기 스페이서의 일측으로 노출된 상기 제1 확산영역 내에 형성된 이미지 센서.
  8. 제 6 항에 있어서,
    상기 플로팅 확산영역은 상기 스페이서의 타측으로 노출된 상기 기판 내에 형성된 이미지 센서.
  9. 기판 상에 게이트 절연막을 형성하는 단계;
    계단형 포텐셜 베리어를 갖도록 일정 분할점을 중심으로 일측 방향의 상기 게이트 절연막을 일정 두께 식각하는 단계;
    상기 게이트 절연막 상부에 게이트 도전막을 증착하는 단계;
    상기 게이트 도전막 및 상기 게이트 절연막을 식각하여 상기 분할점을 중심으로 서로 다른 두께를 갖는 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막의 일측으로 노출된 상기 기판 내에 제1 도전형의 포토 다이오드용 제1 확산영역을 형성하는 단계; 및
    상기 게이트 절연막의 타측으로 노출된 상기 기판 내에 상기 제1 도전형의 플로팅 확산영역을 형성하는 단계
    를 포함하는 이미지 센서 제조방법.
  10. 제 9 항에 있어서,
    상기 게이트 절연막을 일정 두께 식각하는 단계는,
    상기 게이트 절연막 상에 상기 분할점을 중심으로 타측 방향의 상기 게이트 절연막을 덮는 감광막 패턴을 형성하는 단계; 및
    상기 감광막 패턴을 이용한 습식식각공정을 실시하는 단계
    를 포함하는 이미지 센서 제조방법.
  11. 제 10 항에 있어서,
    상기 제1 확산영역은 상기 분할점을 중심으로 더 두꺼운 두께를 갖는 부위의 상기 게이트 절연막 일측으로 노출된 상기 기판 내에 형성하는 이미지 센서 제조방법.
  12. 제 9 항 내지 제 11 항 중 어느 하나의 항에 있어서,
    상기 게이트 도전막 및 상기 게이트 절연막을 식각한 후,
    상기 게이트 도전막 및 상기 게이트 절연막의 양측벽에 스페이서를 형성하는 단계를 더 포함하는 이미지 센서 제조방법.
  13. 제 12 항에 있어서, 상기 스페이서를 형성한 후,
    상기 스페이서의 일측으로 노출된 상기 제1 확산영역의 상부 표면에 제2 도전형의 포토 다이오드용 제2 확산영역을 형성하는 단계를 더 포함하는 이미지 센서 제조방법.
  14. 제 12 항에 있어서,
    상기 게이트 절연막을 형성하기 전,
    상기 기판 상부에 상기 제2 도전형의 에피층을 성장시키는 단계를 더 포함하는 이미지 센서 제조방법.
KR1020050127688A 2005-12-22 2005-12-22 이미지 센서 및 그 제조방법 KR20070066474A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050127688A KR20070066474A (ko) 2005-12-22 2005-12-22 이미지 센서 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050127688A KR20070066474A (ko) 2005-12-22 2005-12-22 이미지 센서 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20070066474A true KR20070066474A (ko) 2007-06-27

Family

ID=38365532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050127688A KR20070066474A (ko) 2005-12-22 2005-12-22 이미지 센서 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20070066474A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331686A (zh) * 2020-11-26 2021-02-05 上海华力微电子有限公司 Cmos图像传感器的像素结构及像素结构的形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331686A (zh) * 2020-11-26 2021-02-05 上海华力微电子有限公司 Cmos图像传感器的像素结构及像素结构的形成方法
CN112331686B (zh) * 2020-11-26 2024-05-10 上海华力微电子有限公司 Cmos图像传感器的像素结构及像素结构的形成方法

Similar Documents

Publication Publication Date Title
KR100757654B1 (ko) 시모스 이미지 센서 및 그 제조 방법
KR20070040958A (ko) 이미지 센서 및 그 제조방법
KR20070064857A (ko) 이미지 센서 및 그 제조방법
KR100606910B1 (ko) Ｃｍｏｓ 이미지 센서 및 그의 제조 방법
KR100698090B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100640977B1 (ko) 씨모스 이미지 센서의 제조방법
US7598135B2 (en) Method for fabricating CMOS image sensor
KR100672688B1 (ko) 씨모스 이미지 센서의 제조방법
KR20070066474A (ko) 이미지 센서 및 그 제조방법
KR20070049409A (ko) 이미지센서 및 그 제조 방법
KR20070034292A (ko) 씨모스 이미지 센서 및 그 제조방법
KR20070064856A (ko) 이미지 센서 제조방법
KR20070071001A (ko) 이미지 센서 및 그 제조방법
KR20090132003A (ko) 신호 대 잡음 비가 개선된 이미지 소자 및 그 제조방법
KR100642451B1 (ko) 시모스 이미지 센서 및 그 제조 방법
KR20070033694A (ko) 시모스 이미지센서 제조 방법
KR20070071018A (ko) 이미지 센서 및 그 제조방법
KR20070064854A (ko) 이미지 센서 및 그 제조방법
KR20070067407A (ko) 이미지 센서 및 그 제조방법
KR100649001B1 (ko) 씨모스 이미지 센서의 제조방법
KR100769137B1 (ko) 씨모스 이미지 센서의 제조방법
KR100937674B1 (ko) 씨모스 이미지 센서의 제조방법
KR100935764B1 (ko) 이미지 센서 및 그 제조 방법
KR100971209B1 (ko) 씨모스 이미지 센서의 제조방법
KR20080008543A (ko) 씨모스 이미지 센서 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination