KR20070055850A - 바운더리 스캔 테스트 셀 및 바운더리 스캔 테스트 장치 - Google Patents
바운더리 스캔 테스트 셀 및 바운더리 스캔 테스트 장치 Download PDFInfo
- Publication number
- KR20070055850A KR20070055850A KR1020050114313A KR20050114313A KR20070055850A KR 20070055850 A KR20070055850 A KR 20070055850A KR 1020050114313 A KR1020050114313 A KR 1020050114313A KR 20050114313 A KR20050114313 A KR 20050114313A KR 20070055850 A KR20070055850 A KR 20070055850A
- Authority
- KR
- South Korea
- Prior art keywords
- boundary scan
- scan test
- unit
- signal
- output
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318572—Input/Output interfaces
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
본 발명은 스캔 테스트 장치에 관한 것이다.
본 발명은 신호를 입력받아 대응하는 핀의 입,출력을 테스트하는 바운더리 스캔 테스트 부, 상기 바운더리 스캔 테스트 부에 대응하는 핀의 입, 출력 테스트의 요구 여부에 기인하여, 상기 입력받은 그대로의 신호 또는 상기 바운더리 스캔 테스트 부의 테스트 된 신호 중에서 하나의 신호를 선택하여 출력하는 다중화기를 포함하는 것을 특징으로 하는 바운더리 스캔 테스트 셀을 제공한다.
따라서, 본 발명에 의하면, 핀마다 개별적으로 바운더리 테스트 장치를 달리 구현하지 아니하여도 되므로, 구현하기 용이하며, 에러 발생의 여지를 크게 줄일 수 있다.
바운더리 스캔 테스트
Description
도 1은 종래의 바운더리 스캔 테스트 장치의 구조도
도 2는 본 발명에 따른 바운더리 스캔 테스트 셀
도 3은 본 발명에 따른 바운더리 스캔 테스트 장치
*도면의 주요부분에 대한 부호의 설명*
10 : 다중화기 20 : 제 3 다중화기
30 : 제 2 바운더리 스캔 테스트 부 40 : 제 2 다중화기
50 : 제 1 바운더리 스캔 테스트 부 60 : 제 1 다중화기
100: 듀얼 바운더리 셀 200: 제 4 다중화기
200: 제어부
본 발명은 테스트 칩에 관한 것으로, 보다 상세하게는 칩이 갖고 있는 핀중에 테스트를 해야하는 핀들을 선택적으로 바운더리 스캔 테스트를 할 수 있도록 하는 테스트 칩에 관한 것이다.
근래의 칩 설계는 더욱더 복잡도가 증가하고 있으며, 더욱이 SoC(system on a chip)의 도입으로 하드웨어 뿐 아니라 소프트웨어 요소도 함께 고려해야 하는 양상이다. 따라서 하나의 칩에는 여러가지 요소들이 존재하고 있으며, 이를 테스트 하는 기법도 더욱 복잡해진다고 볼 수 있다.
그 중에서도 바운더리 스캔 테스트(boundary scan test)는 칩의 in/out 핀들을 테스트하는 것으로서 JTAG 표준규정을 따르고 있다. 그러나 상기에서 설명한 칩의 집적도 증가 및 테스트의 복잡도가 증가함에 따라 바운더리 스캔 테스트 역시 다양한 형태로 적용되기를 요구받고 있다.
도 1은 종래의 핀 선택적인 바운더리 스캔 테스트 칩을 도시한다.
도 1을 참조하여 설명하면, 예를 들어 A,B,C 세 개의 요소가 포함되어 있는 칩이 있다고 가정해보자. 어떤 특정한 적용에서는 A가 필요가 없고, B,C의 경우만 필요하다고 할 경우 A에 해당하는 핀에 대해서는 바운더리 스캔 테스트가 필요없게 된다. 더욱이 A모쥴의 핀 카운터가 클 경우에는 불필요한 테스트 타임을 들일 필요가 없게되는 것이다. 이러한 경우 이미 구현되어 있는 칩의 코어 로직(core logic)과 핀들의 변경없이 B,C 모쥴만을 바운더리 스캔 테스트할 수 있도록 할 필요가 있는 것이다.
종래에는 이러한 경우, 글루 로직(glue logic)으로 이를 구현할 수 있었다. 그러나 그 핀 카운트(count)가 가 큰 경우에는 일일이 그에 해당하는 핀을 따라가면서 이를 구현한다는 것이 힘들며, 에러가 발생할 수 있는 소지가 많다.
도 1에서는 기존 방식의 바운더리 스캔 테스트 구조를 보여준다. 즉, 1번, 3 번 핀만을 테스트하고, 2번 핀을 테스트에서 제외할 경우 이와 같이 별도의 다중화기(10)와 그에 해당하는 컨트롤 로직을 넣어주어 동작시켜야 한다. 다시 말하면 2번 핀을 바운더리 스캔 테스트에 포함시킬 것인가 아닌가에 따라 먹스 컨트롤(mux control)신호를 각기 다르게 넣어주어야 한다. 이러한 경우 각 핀에 대해서 먹스(mux)를 넣어야 할지를 결정해야 하며, 핀마다 처리를 달리 해주어야 한다는 부담이 생긴다. 이에 따라 에러 발생의 여지가 크게 증가하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 선택적으로 핀을 정하고, 그에 대한 바운더리 스캔 테스트를 함으로써 전체적인 테스트 타임을 줄이는 테스트 칩을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은 신호를 입력받아 대응하는 핀의 입,출력을 테스트하는 바운더리 스캔 테스트 부, 상기 바운더리 스캔 테스트 부에 대응하는 핀의 입, 출력 테스트의 요구 여부에 기인하여, 상기 입력받은 그대로의 신호 또는 상기 바운더리 스캔 테스트 부의 테스트 된 신호 중에서 하나의 신호를 선택하여 출력하는 다중화기를 포함하는 것을 특징으로 하는 바운더리 스캔 테스트 셀을 제공한다.
본 발명의 다른 실시 형태에 의하면, 본 발명은 신호를 입력받아 대응하는 핀의 입,출력을 테스트하는 제 1 바운더리 스캔 테스트 부, 상기 제 1 바운더리 스캔 테스트 부에 대응하는 핀의 입, 출력 테스트의 요구 여부에 기인하여, 상기 입 력받은 그대로의 신호 또는 상기 제 1 바운더리 스캔 테스트 부의 테스트 된 신호 중에서 하나의 신호를 선택하여 출력하는 제 1 다중화기, 신호를 입력받아 대응하는 핀의 입,출력을 테스트하는 제 2 바운더리 스캔 테스트 부, 상기 제 2 바운더리 스캔 테스트 부에 대응하는 핀의 입, 출력 테스트의 요구 여부에 기인하여, 상기 입력받은 그대로의 신호 또는 상기 제 2 바운더리 스캔 테스트 부의 테스트 된 신호중에서 하나의 신호를 선택하여 출력하는 제 2 다중화기, 상기 제 1 바운더리 스캔 테스트 부의 외부 출력부의 출력값 또는 상기 제 2 바운더리 스캔 테스트 부의 외부 출력부의 출력값을 선택하여 출력하는 제 3 다중화기를 포함하는 것을 특징으로 하는 듀얼 바운더리 스캔 테스트 셀을 제공한다.
본 발명의 또 다른 실시 형태에 의하면, 본 발명은 신호를 입력받아 대응하는 핀의 입,출력을 테스트하는 제 1 바운더리 스캔 테스트 부와 상기 제 1 바운더리 스캔 테스트 부에 대응하는 핀의 입, 출력 테스트의 요구 여부에 기인하여, 상기 입력받은 그대로의 신호 또는 상기 제 1 바운더리 스캔 테스트 부의 테스트 된 신호 중에서 하나의 신호를 선택하여 출력하는 제 1 다중화기로 형성되는 제 1 채널, 신호를 입력받아 대응하는 핀의 입,출력을 테스트하는 제 2 바운더리 스캔 테스트 부와 상기 제 2 바운더리 스캔 테스트 부에 대응하는 핀의 입, 출력 테스트의 요구 여부에 기인하여, 상기 입력받은 그대로의 신호 또는 상기 제 2 바운더리 스캔 테스트 부의 테스트 된 신호 중에서 하나의 신호를 선택하여 출력하는 제 2 다중화기로 형성되는 제 2 채널, 상기 제 1 바운더리 스캔 테스트 부의 외부 출력부의 출력값 또는 상기 제 2 바운더리 스캔 테스트 부의 외부 출력부의 출력값 중에 서 하나의 출력값을 선택하여 출력하는 제 3 다중화기를 포함하여 듀얼 라인을 형성하는 적어도 하나 이상의 듀얼 바운더리 스캔 셀, 상기 듀얼 바운더리 스캔 셀의 듀얼 라인의 제 1 채널 또는 제 2 채널의 출력값 중에서 하나의 출력값을 선택하는 제 4 다중화기, 상기 듀얼 바운더리 스캔 셀과 제 4 다중화기를 전체로 제어하는 제어부를 제공한다.
따라서, 본 발명에 의하면, 핀마다 개별적으로 바운더리 테스트 장치를 달리 구현하지 아니하여도 되므로, 구현하기 용이하며, 에러 발생의 여지를 크게 줄일 수 있다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
도 2는 본 발명에 따른 바운더리 스캔 테스트 셀을 도시한다.
도 2를 참조하면, 바운더리 스캔 테스트 셀은 신호를 입력받아 대응하는 핀의 입,출력을 테스트하는 바운더리 스캔 테스트 부, 상기 바운더리 스캔 테스트 부에 대응하는 핀의 입, 출력 테스트의 요구 여부에 기인하여, 상기 입력받은 그대로의 신호 또는 상기 바운더리 스캔 테스트 부의 테스트 된 신호 중에서 하나의 신호를 선택하여 출력하는 다중화기를 포함한다.
또한 바운더리 스캔 테스트 부가 두개인 듀얼 라인의 바운더리 스캔 테스트 셀을 제공한다. 듀얼 라인의 바운더리 스캔 테스트 셀은 신호를 입력받아 대응하는 핀의 입,출력을 테스트하는 제 1 바운더리 스캔 테스트 부, 상기 제 1 바운더리 스캔 테스트 부에 대응하는 핀의 입, 출력 테스트의 요구 여부에 기인하여, 상기 입 력받은 그대로의 신호 또는 상기 제 1 바운더리 스캔 테스트 부의 테스트 된 신호 중에서 하나의 신호를 선택하여 출력하는 제 1 다중화기, 신호를 입력받아 대응하는 핀의 입,출력을 테스트하는 제 2 바운더리 스캔 테스트 부, 상기 제 2 바운더리 스캔 테스트 부에 대응하는 핀의 입, 출력 테스트의 요구 여부에 기인하여, 상기 입력받은 그대로의 신호 또는 상기 제 2 바운더리 스캔 테스트 부의 테스트 된 신호중에서 하나의 신호를 선택하여 출력하는 제 2 다중화기, 상기 제 1 바운더리 스캔 테스트 부의 외부 출력부의 출력값 또는 상기 제 2 바운더리 스캔 테스트 부의 외부 출력부의 출력값을 선택하여 출력하는 제 3 다중화기로 구성된다.
본 발명에 따른 제 일실시예는 바운더리 스캔 테스트 부가 하나인 바운더리 스캔 테스트 셀을 제공하며, 제 이실시예는 바운더리 스캔 테스트 부가 두개인 듀얼 라인의 바운더리 스캔 테스트 셀을 제공한다.
상기 바운더리 스캔 테스트 셀은 일측은 테스트하기 위한 대응되는 핀에 연결되고, 타측은 외부 회로도에 연결된다.
상기 바운더리 스캔 테스트 부는 대응되는 핀과 연결되는 Pi부와, 외부 출력부인 Po부를 포함하며, 대응되는 핀의 앞서는 핀의 바운더리 스캔 테스트 출력 값을 받아들이는 신호 입력부인 Si부와, 대응되는 핀의 바운더리 스캔 테스트 값을 출력하는 신호 출력부인 So부를 포함한다.
상기 바운더리 스캔 테스트 부에 대응하는 핀의 입, 출력 테스트가 요구되는 경우, 상기 바운더리 스캔 테스트 부를 통과하는 신호 라인을 형성하며, 요구되지 아니하는 경우, 상기 바운더리 스캔 테스트 부를 패스하는 신호 라인을 형성하게 된다.
바운더리 스캔 테스트 부가 두개로써, 듀얼 라인을 형성하는 바운더리 스캔 테스트 셀을 도 2를 참조하여 설명한다.
듀얼 스캔 테스트 셀(100)은 제 1 바운더리 스캔 테스트 부(50), 제 1 다중화기(60), 제 2 바운더리 스캔 테스트 부(30), 제 2 다중화기(40), 제 3 다중화기(20)으로 구성된다.
상기 제 1 바운더리 스캔 테스트 부의 외부 출력부인 Po 및 상기 제 2 바운더리 스캔 테스트 부의 외부 출력부인 Po부는 상기 제 3 다중화기에 연결된다.
바운더리 스캔 테스트 셀은 제 1 바운더리 스캔 테스트 부와 제 1 다중화기로 형성하는 제 1 채널과 제 2 바운더리 스캔 테스트 부와 제 2 다중화기로 형성하는 제 2 채널로 형성된다. 즉, 별도의 두개의 스캔 체인 구조를 갖도록 스캔 셀을 구성함으로써, 도 1의 핀에 따라 달리 구조(scheme)을 적용할 필요가 없게 된다. 제 1 바운더리 스캔 테스트 부(50)와 제 1 다중화기(60)으로 이루어진 스캔 체인1과, 제 2 바운더리 스캔 테스트 부(30)와 제 2 다중화기(40)으로 이루어진 스캔 체인 2로 나누어지며, 필요에 따라 두개의 체인 중에서 필요한 스캔 체인을 선택해서 사용하면 된다. 스캔 체인을 선택하는 것을 제 3 다중화기(20)에서 선택하게 된다.
그 구조를 상세히 설명하면, 핀과 연결된 실제 신호는 Pi나 Po로 연결되며, Pi로 연결된 신호는 각기 제 1 바운더리 스캔 테스트 부(50)의 Pi나 제 2 바운더리 스캔 테스트 부(30)의 Pi로 연결된다. 스캔 체인1에 이 핀을 포함하는 경우라면 sel2신호를 제 1 바운더리 스캔 테스트 부의 so신호를 받아들이도록 선택하면 된 다. 만일 이 핀을 스캔 체인 2에서 제외하고 싶다면 sel3신호를 sib가 제 2 다중화기 의 입력이 되도록 선택하면 된다. 따라서 여기서 제시한 바운더리 스캔 셀을 적용할 경우 별개의 존재하는 2개의 스캔 체인을 사용할 수 있으며, 각각의 스캔 체인에서도 핀의 포함여부는 단지 먹스 실렉션(mux selection)신호를 사용해서 간략하게 구현할 수 있다.
도 3에서는 새로운 스캔 셀을 적용한 바운더리 스캔 테스트 장치를 도시한다. 바운더리 스캔 테스트 장치는 신호를 입력받아 대응하는 핀의 입,출력을 테스트하는 제 1 바운더리 스캔 테스트 부와 상기 제 1 바운더리 스캔 테스트 부에 대응하는 핀의 입, 출력 테스트의 요구 여부에 기인하여, 상기 입력받은 그대로의 신호 또는 상기 제 1 바운더리 스캔 테스트 부의 테스트 된 신호 중에서 하나의 신호를 선택하여 출력하는 제 1 다중화기로 형성되는 제 1 채널, 신호를 입력받아 대응하는 핀의 입,출력을 테스트하는 제 2 바운더리 스캔 테스트 부와 상기 제 2 바운더리 스캔 테스트 부에 대응하는 핀의 입, 출력 테스트의 요구 여부에 기인하여, 상기 입력받은 그대로의 신호 또는 상기 제 2 바운더리 스캔 테스트 부의 테스트 된 신호 중에서 하나의 신호를 선택하여 출력하는 제 2 다중화기로 형성되는 제 2 채널, 상기 제 1 바운더리 스캔 테스트 부의 외부 출력부의 출력값 또는 상기 제 2 바운더리 스캔 테스트 부의 외부 출력부의 출력값 중에서 하나의 출력값을 선택하여 출력하는 제 3 다중화기를 포함하여 듀얼 라인을 형성하는 적어도 하나 이상의 듀얼 바운더리 스캔 셀, 상기 듀얼 바운더리 스캔 셀의 듀얼 라인의 제 1 채널 또는 제 2 채널의 출력값 중에서 하나의 출력값을 선택하는 제 4 다중화기, 상기 듀 얼 바운더리 스캔 셀과 제 4 다중화기를 전체로 제어하는 제어부로 구성된다.
즉 각각의 핀과 연결된 듀얼 바운더리 셀(100)을 시리얼(serial)로 연결해서 전체 칩의 바운더리 스캔 테스트 장치를 형성하고 마지막으로 어떤 스캔 체인을 선택할 지를 최종단의 제 4 다중화기(200)에서 먹스 컨트롤로 결정하면 된다.
상기 바운더리 스캔 테스트 셀(100)의 출력 값은 상기 해당 핀의 이후 핀의 바운더리 스캔 테스트 셀(100)로 입력된다. 상기 바운더리 스캔 테스트 셀은 일측은 대응되는 핀에 연결되고, 타측은 외부 회로도에 연결되게 된다.
상기 바운더리 스캔 테스트 셀(100)과 제 4 다중화기(200)는 제어부(300)에 의해 전체가 제어되게 된다.
본 발명은 상술한 실시예에 한정되지 않으며, 첨부된 청구범위에서 알 수 있는 바와 같이 본 발명이 속한 분야의 통상의 지식을 가진 자에 의해 변형이 가능하고, 이러한 변형은 본 발명의 범위에 속한다.
상기에서 설명한 본 발명에 따른 바운더리 스캔 테스트 장치의 효과를 설명하면 다음과 같다.
본 발명에 의하면, 핀마다 개별적으로 바운더리 테스트 장치를 달리 구현하지 아니하여도 되므로, 구현하기 용이하며, 에러 발생의 여지를 크게 줄일 수 있다.
Claims (12)
- 신호를 입력받아 대응하는 핀의 입,출력을 테스트하는 바운더리 스캔 테스트 부;상기 바운더리 스캔 테스트 부에 대응하는 핀의 입, 출력 테스트의 요구 여부에 기인하여, 상기 입력받은 그대로의 신호 또는 상기 바운더리 스캔 테스트 부의 테스트 된 신호 중에서 하나의 신호를 선택하여 출력하는 다중화기를 포함하는 것을 특징으로 하는 바운더리 스캔 테스트 셀.
- 신호를 입력받아 대응하는 핀의 입,출력을 테스트하는 제 1 바운더리 스캔 테스트 부;상기 제 1 바운더리 스캔 테스트 부에 대응하는 핀의 입, 출력 테스트의 요구 여부에 기인하여, 상기 입력받은 그대로의 신호 또는 상기 제 1 바운더리 스캔 테스트 부의 테스트 된 신호 중에서 하나의 신호를 선택하여 출력하는 제 1 다중화기;신호를 입력받아 대응하는 핀의 입,출력을 테스트하는 제 2 바운더리 스캔 테스트 부;상기 제 2 바운더리 스캔 테스트 부에 대응하는 핀의 입, 출력 테스트의 요구 여부에 기인하여, 상기 입력받은 그대로의 신호 또는 상기 제 2 바운더리 스캔 테스트 부의 테스트 된 신호중에서 하나의 신호를 선택하여 출력하는 제 2 다중화 기;상기 제 1 바운더리 스캔 테스트 부의 외부 출력부의 출력값 또는 상기 제 2 바운더리 스캔 테스트 부의 외부 출력부의 출력값을 선택하여 출력하는 제 3 다중화기를 포함하는 것을 특징으로 하는 듀얼 바운더리 스캔 테스트 셀.
- 제 1항 또는 제 2항에 있어서,상기 바운더리 스캔 테스트 부는 대응되는 핀과 연결되는 Pi부와, 외부 출력부인 Po부를 포함하는 것을 특징으로 하는 바운더리 스캔 테스트 셀.
- 제 1항 또는 제 2항에 있어서,상기 바운더리 스캔 테스트 부는, 대응되는 핀의 앞서는 핀의 바운더리 스캔 테스트 출력 값을 받아들이는 신호 입력부인 Si부와, 대응되는 핀의 바운더리 스캔 테스트 값을 출력하는 신호 출력부인 So부를 포함하는 것을 특징으로 하는 바운더리 스캔 테스트 셀.
- 제 1항 또는 제 2항에 있어서,상기 바운더리 스캔 테스트 부에 대응하는 핀의 입, 출력 테스트가 요구되는 경우, 상기 바운더리 스캔 테스트 부를 통과하는 신호 라인을 형성하며, 요구되지 아니하는 경우, 상기 바운더리 스캔 테스트 부를 패스하는 신호 라인을 형성하는 것을 특징으로 하는 특징으로 하는 바운더리 스캔 테스트 셀.
- 제 2항에 있어서,상기 제 1 바운더리 스캔 테스트 부의 외부 출력부인 Po 및 상기 제 2 바운더리 스캔 테스트 부의 외부 출력부인 Po부는 상기 제 3 다중화기에 연결되는 것을 특징으로 하는 바운더리 스캔 테스트 셀.
- 제 2항에 있어서,제 1 바운더리 스캔 테스트 부와 제 1 다중화기로 형성하는 제 1 채널;제 2 바운더리 스캔 테스트 부와 제 2 다중화기로 형성하는 제 2 채널을 포함하는 것을 특징으로 하는 바운더리 스캔 테스트 셀.
- 신호를 입력받아 대응하는 핀의 입,출력을 테스트하는 제 1 바운더리 스캔 테스트 부와 상기 제 1 바운더리 스캔 테스트 부에 대응하는 핀의 입, 출력 테스트의 요구 여부에 기인하여, 상기 입력받은 그대로의 신호 또는 상기 제 1 바운더리 스캔 테스트 부의 테스트 된 신호 중에서 하나의 신호를 선택하여 출력하는 제 1 다중화기로 형성되는 제 1 채널, 신호를 입력받아 대응하는 핀의 입,출력을 테스트하는 제 2 바운더리 스캔 테스트 부와 상기 제 2 바운더리 스캔 테스트 부에 대응하는 핀의 입, 출력 테스트의 요구 여부에 기인하여, 상기 입력받은 그대로의 신호 또는 상기 제 2 바운더리 스캔 테스트 부의 테스트 된 신호 중에서 하나의 신호를 선택하여 출력하는 제 2 다중화기로 형성되는 제 2 채널, 상기 제 1 바운더리 스캔 테스트 부의 외부 출력부의 출력값 또는 상기 제 2 바운더리 스캔 테스트 부의 외부 출력부의 출력값 중에서 하나의 출력값을 선택하여 출력하는 제 3 다중화기를 포함하여 듀얼 라인을 형성하는 적어도 하나 이상의 듀얼 바운더리 스캔 셀;상기 듀얼 바운더리 스캔 셀의 듀얼 라인의 제 1 채널 또는 제 2 채널의 출력값 중에서 하나의 출력값을 선택하는 제 4 다중화기;상기 듀얼 바운더리 스캔 셀과 제 4 다중화기를 전체로 제어하는 제어부를 포함하는 바운더리 스캔 테스트 장치.
- 제 8항에 있어서,상기 바운더리 스캔 테스트 부는 대응되는 핀과 연결되는 Pi부와, 외부 출력부인 Po부를 포함하는 것을 특징으로 하는 바운더리 스캔 테스트 장치.
- 제 8항에 있어서,상기 바운더리 스캔 테스트 부는, 대응되는 핀의 앞서는 핀의 바운더리 스캔 테스트 출력 값을 받아들이는 신호 입력부인 Si부와, 대응되는 핀의 바운더리 스캔 테스트 값을 출력하는 신호 출력부인 So부를 포함하는 것을 특징으로 하는 바운더리 스캔 테스트 장치.
- 제 8항에 있어서,상기 바운더리 스캔 테스트 셀의 출력 값은 상기 해당 핀의 이후 핀의 바운 더리 스캔 테스트 셀로 입력되는 것을 특징으로 하는 바운더리 스캔 테스트 장치.
- 제 8항에 있어서,상기 바운더리 스캔 테스트 셀은 일측은 대응되는 핀에 연결되고, 타측은 외부 회로도에 연결되는 것을 특징으로 하는 바운더리 스캔 테스트 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050114313A KR20070055850A (ko) | 2005-11-28 | 2005-11-28 | 바운더리 스캔 테스트 셀 및 바운더리 스캔 테스트 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050114313A KR20070055850A (ko) | 2005-11-28 | 2005-11-28 | 바운더리 스캔 테스트 셀 및 바운더리 스캔 테스트 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070055850A true KR20070055850A (ko) | 2007-05-31 |
Family
ID=38277120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050114313A KR20070055850A (ko) | 2005-11-28 | 2005-11-28 | 바운더리 스캔 테스트 셀 및 바운더리 스캔 테스트 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070055850A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101286017B1 (ko) * | 2011-10-28 | 2013-07-18 | 주식회사 이노와이어리스 | 스위칭 바운더리 스캔 테스트 장치 |
| US9058901B2 (en) | 2012-12-24 | 2015-06-16 | SK Hynix Inc. | Semiconductor apparatus with boundary scan test circuit |
-
2005
- 2005-11-28 KR KR1020050114313A patent/KR20070055850A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101286017B1 (ko) * | 2011-10-28 | 2013-07-18 | 주식회사 이노와이어리스 | 스위칭 바운더리 스캔 테스트 장치 |
| US9058901B2 (en) | 2012-12-24 | 2015-06-16 | SK Hynix Inc. | Semiconductor apparatus with boundary scan test circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100448706B1 (ko) | 단일 칩 시스템 및 이 시스템의 테스트/디버그 방법 | |
| US7418640B2 (en) | Dynamically reconfigurable shared scan-in test architecture | |
| JP3836884B2 (ja) | プログラム可能な遅延を与える装置および方法 | |
| US7886207B1 (en) | Integrated circuit testing using segmented scan chains | |
| EP2428808B1 (en) | Integrated circuit with scan chain and chip testing method | |
| US9285415B2 (en) | Built-off test device and test system including the same | |
| JPH02168176A (ja) | 試験装置 | |
| CN111766505B (zh) | 一种集成电路的扫描测试装置 | |
| KR20070007092A (ko) | 테스트 랩퍼 아키텍처, 랩퍼 입/출력 셀 및 이의 테스트방법, 집적회로, 자동 테스트 장치 | |
| US7293211B2 (en) | Semiconductor integrated circuit | |
| KR20040060448A (ko) | 칩 사이즈를 감소시키는 스캔 테스트 회로를 구비한반도체 장치, 및 그 테스트 방법 | |
| JP2008286553A (ja) | 半導体集積回路モジュール | |
| US7406639B2 (en) | Scan chain partition for reducing power in shift mode | |
| JPH095403A (ja) | 半導体集積論理回路 | |
| JP2002202348A (ja) | 論理集積回路のテスト回路およびその方法 | |
| KR20070055850A (ko) | 바운더리 스캔 테스트 셀 및 바운더리 스캔 테스트 장치 | |
| US9465072B2 (en) | Method and system for digital circuit scan testing | |
| US7111216B2 (en) | Scan controller and integrated circuit including such a controller | |
| US11073558B2 (en) | Circuit having multiple scan modes for testing | |
| JP2000353783A (ja) | 半導体装置 | |
| JP2005257366A (ja) | 半導体回路装置及び半導体回路に関するスキャンテスト方法 | |
| US7644329B2 (en) | Integrated circuit testing method and related circuit thereof | |
| US7088091B2 (en) | Testing a multi-channel device | |
| US7649379B2 (en) | Reducing mission signal output delay in IC having mission and test modes | |
| US20140304562A1 (en) | Method for Testing Paths to Pull-Up and Pull-Down of Input/Output Pads |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |