JPH095403A - 半導体集積論理回路 - Google Patents
半導体集積論理回路Info
- Publication number
- JPH095403A JPH095403A JP7180736A JP18073695A JPH095403A JP H095403 A JPH095403 A JP H095403A JP 7180736 A JP7180736 A JP 7180736A JP 18073695 A JP18073695 A JP 18073695A JP H095403 A JPH095403 A JP H095403A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- flip
- group
- flop
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000012360 testing method Methods 0.000 claims abstract description 74
- 230000008014 freezing Effects 0.000 claims description 2
- 238000007710 freezing Methods 0.000 claims description 2
- 238000010998 test method Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318558—Addressing or selecting of subparts of the device under test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】スキャンパステスト法におけるテストパターン
を削減することを可能とする半導体集積回路の提供。 【構成】スキャンパステスト回路のシフトレジスタを複
数の群に分割し、分割した場所にバイパス用セレクタ回
路を挿入し、シフトレジスタの分割に対応してフリップ
フロップ回路のクロック信号にラッチ回路を挿入する。 【効果】テスト時のクロック信号を削減すると共に、不
必要な信号を組合せ回路に入れなくて済む。
を削減することを可能とする半導体集積回路の提供。 【構成】スキャンパステスト回路のシフトレジスタを複
数の群に分割し、分割した場所にバイパス用セレクタ回
路を挿入し、シフトレジスタの分割に対応してフリップ
フロップ回路のクロック信号にラッチ回路を挿入する。 【効果】テスト時のクロック信号を削減すると共に、不
必要な信号を組合せ回路に入れなくて済む。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積論理回路に関
し、特に、複数のフリップフロップ回路を縦続形態に接
続してシフトレジスタ回路として動作させることが可能
なスキャンパステスト回路に関する。
し、特に、複数のフリップフロップ回路を縦続形態に接
続してシフトレジスタ回路として動作させることが可能
なスキャンパステスト回路に関する。
【０００２】
【従来の技術】複数のフリップフロップをシフトレジス
タのように連結して外部端子からテスト信号を入力し組
合せ回路の動作結果を読み出すことによりテストの容易
化を図るスキャンパス方式を実装した従来の半導体集積
論理回路は、例えば図２に示すように、内部に設けられ
た第１〜第ｍ（但し、ｍは所定の正整数）のフリップフ
ロップ回路（37〜39）をそれぞれ第１〜第ｍのセレクタ
（33〜36）を介して縦続接続してシフトレジスタ回路と
して動作させ、スキャンパステスト回路を構成してい
る。より詳細には、スキャンパステスト時には、スキャ
ンモードコントロール（32）をテスト側に設定し（所定
の論理値に設定する）、スキャンイン（30）よりスキャ
ンパステスト用信号を順送りし、第１〜第ｍのフリップ
フロップ回路（37〜39）の値を設定したり、スキャンア
ウト端子（40）より信号を順に出力することによって第
１〜第ｍのフリップフロップ回路（37〜39）の値を読み
出し、組合せ回路（41）のテストを行う構成とされてい
る。
タのように連結して外部端子からテスト信号を入力し組
合せ回路の動作結果を読み出すことによりテストの容易
化を図るスキャンパス方式を実装した従来の半導体集積
論理回路は、例えば図２に示すように、内部に設けられ
た第１〜第ｍ（但し、ｍは所定の正整数）のフリップフ
ロップ回路（37〜39）をそれぞれ第１〜第ｍのセレクタ
（33〜36）を介して縦続接続してシフトレジスタ回路と
して動作させ、スキャンパステスト回路を構成してい
る。より詳細には、スキャンパステスト時には、スキャ
ンモードコントロール（32）をテスト側に設定し（所定
の論理値に設定する）、スキャンイン（30）よりスキャ
ンパステスト用信号を順送りし、第１〜第ｍのフリップ
フロップ回路（37〜39）の値を設定したり、スキャンア
ウト端子（40）より信号を順に出力することによって第
１〜第ｍのフリップフロップ回路（37〜39）の値を読み
出し、組合せ回路（41）のテストを行う構成とされてい
る。
【０００３】スキャンパステスト時において、スキャン
パステスト信号を順送りしたり、順に読み出し、照合す
るためのテストパターン（以下「スキャンパステストパ
ターン」という）については、各フリップフロップの値
を決定したり、読み出すにあたりスキャンパステスト回
路を構成するフリップフロップ回路の数に相当する分の
スキャンパステストパターンが必要とされ、スキャンパ
ステストパターンを何種類も用意してテストを行ってい
た。
パステスト信号を順送りしたり、順に読み出し、照合す
るためのテストパターン（以下「スキャンパステストパ
ターン」という）については、各フリップフロップの値
を決定したり、読み出すにあたりスキャンパステスト回
路を構成するフリップフロップ回路の数に相当する分の
スキャンパステストパターンが必要とされ、スキャンパ
ステストパターンを何種類も用意してテストを行ってい
た。
【０００４】
【発明が解決しようとする課題】上述した従来の半導体
集積論理回路は、図２に示すようにスキャンイン30から
フリップフロップ回路の数だけテストパターンを入力
（シリアル入力）する構成とされているが、一般に、ス
キャンパステスト法を用いて組合せ回路の全ての論理を
一回のテストパターンでテストすることはできず、この
ため、一回のテストにおいては、全てのフリップフロッ
プ回路に値をセットしたり、読み出したりする必要はな
い。
集積論理回路は、図２に示すようにスキャンイン30から
フリップフロップ回路の数だけテストパターンを入力
（シリアル入力）する構成とされているが、一般に、ス
キャンパステスト法を用いて組合せ回路の全ての論理を
一回のテストパターンでテストすることはできず、この
ため、一回のテストにおいては、全てのフリップフロッ
プ回路に値をセットしたり、読み出したりする必要はな
い。
【０００５】しかしながら、上記従来の半導体集積論理
回路においては、一テスト毎に全てのフリップフロップ
回路の値をテストパターンとしてスキャンイン30より入
力し、また全てのフリップフロップ回路を読み出すこと
が必要とされるため、スキャンパステスト手法を用いた
半導体集積論理回路のテストにおいて、テスト装置（Ｌ
ＳＩテスタ）に要求されるメモリ容量が極めて大きくな
るという問題があった。
回路においては、一テスト毎に全てのフリップフロップ
回路の値をテストパターンとしてスキャンイン30より入
力し、また全てのフリップフロップ回路を読み出すこと
が必要とされるため、スキャンパステスト手法を用いた
半導体集積論理回路のテストにおいて、テスト装置（Ｌ
ＳＩテスタ）に要求されるメモリ容量が極めて大きくな
るという問題があった。
【０００６】従って、本発明の目的は、上記問題点を解
消し、スキャンパステスト法におけるテストパターンを
削減することを可能とする半導体集積論理回路を提供す
ることにある。
消し、スキャンパステスト法におけるテストパターンを
削減することを可能とする半導体集積論理回路を提供す
ることにある。
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、スキャンパス回路を形成するシフトレジ
スタを構成する複数のフリップフロップ回路を複数の群
にグループ化し、前記複数の群のそれぞれの群を選択的
にバイパスさせる手段と、前記バイパスされた群に属す
る前記フリップフロップ回路を作動させないように制御
する手段と、を備えたことを特徴とする半導体集積論理
回路を提供する。
め、本発明は、スキャンパス回路を形成するシフトレジ
スタを構成する複数のフリップフロップ回路を複数の群
にグループ化し、前記複数の群のそれぞれの群を選択的
にバイパスさせる手段と、前記バイパスされた群に属す
る前記フリップフロップ回路を作動させないように制御
する手段と、を備えたことを特徴とする半導体集積論理
回路を提供する。
【０００８】本発明においては、一の群の後段に該一の
群を選択的にバイパスするためのバイパス用セレクタ回
路を挿入し、前記バイパス用セレクタ回路が前記一の群
の出力を非選択とした際に前記一の群に属する前記フリ
ップフロップ回路のクロックを凍結状態に制御すること
を特徴とする。
群を選択的にバイパスするためのバイパス用セレクタ回
路を挿入し、前記バイパス用セレクタ回路が前記一の群
の出力を非選択とした際に前記一の群に属する前記フリ
ップフロップ回路のクロックを凍結状態に制御すること
を特徴とする。
【０００９】本発明においては、好ましくは、クロック
信号を入力とし、制御端子に入力された制御信号の活性
／非活性状態に応じて前記フリップフロップ回路へのク
ロックを供給／凍結する回路手段を前記群毎に備え、前
記回路手段の出力は前記一の群に属するフリップフロッ
プ回路のクロック入力端子に共通接続され、前記一の群
の最終段のフリップフロップ回路の出力を入力とする前
記パイパス用のセレクタ回路の選択制御端子に前記制御
信号が入力され、前記一の群がバイパスされた際に前記
一の群に属する前記フロップフロップ回路のクロック供
給が凍結されることを特徴とする。
信号を入力とし、制御端子に入力された制御信号の活性
／非活性状態に応じて前記フリップフロップ回路へのク
ロックを供給／凍結する回路手段を前記群毎に備え、前
記回路手段の出力は前記一の群に属するフリップフロッ
プ回路のクロック入力端子に共通接続され、前記一の群
の最終段のフリップフロップ回路の出力を入力とする前
記パイパス用のセレクタ回路の選択制御端子に前記制御
信号が入力され、前記一の群がバイパスされた際に前記
一の群に属する前記フロップフロップ回路のクロック供
給が凍結されることを特徴とする。
【００１０】本発明においては、好ましくは、前記回路
手段がゲート端子付きラッチ回路からなる。
手段がゲート端子付きラッチ回路からなる。
【００１１】本発明は、複数のフリップフロップ回路を
縦続接続しスキャンパステスト回路を形成するシフトレ
ジスタとして動作させるように構成された半導体集積論
理回路において、前記複数のフリップフロップ回路を複
数の群に分割し、一の群に属する複数のフリップフロッ
プ回路のクロック入力はクロック信号を入力とするラッ
チ回路の出力に共通接続され、前記一の群の最終段のフ
リップフロップ回路と、他の群の初段のフリップフロッ
プ回路との間にバイパス用のセレクタ回路を挿入し、前
記ラッチ回路のゲート信号と前記バイパス用のセレクタ
回路の選択制御信号を同一信号としたことを特徴とする
半導体集積論理回路を提供する。
縦続接続しスキャンパステスト回路を形成するシフトレ
ジスタとして動作させるように構成された半導体集積論
理回路において、前記複数のフリップフロップ回路を複
数の群に分割し、一の群に属する複数のフリップフロッ
プ回路のクロック入力はクロック信号を入力とするラッ
チ回路の出力に共通接続され、前記一の群の最終段のフ
リップフロップ回路と、他の群の初段のフリップフロッ
プ回路との間にバイパス用のセレクタ回路を挿入し、前
記ラッチ回路のゲート信号と前記バイパス用のセレクタ
回路の選択制御信号を同一信号としたことを特徴とする
半導体集積論理回路を提供する。
【００１２】
【作用】本発明によれば、スキャンパステスト回路を構
成する複数のフリップフロップ回路の間にバイパス用の
セレクタ回路を挿入して分割し、各フリップフロップ回
路のクロック信号に所定のラッチ回路を挿入した構成に
より、スキャンイン端子からスキャンテストパターンを
入力し、スキャンパス（フリップフロップからなるシフ
トレジスタ）を介して組合せ回路にテスト信号を印加
し、組合せ回路からの出力信号を、スキャンパスを介し
てスキャンアウト端子に出力するまでに要するクロック
信号が前記従来例の５０％以上と大幅に削減され、この
ためスキャンテストパターンのパターン長（パターンサ
イズ）を大幅に削減する。そして、本発明によれば、ラ
ッチ回路を介して分割されたフリップフロップ回路群へ
のクロック信号の供給を制御するように構成したことに
より、不必要なフリップフロップ回路の動作を抑止し、
組合せ回路のうち被試験対象の回路以外の動作を回避す
ることを可能とし、スイッチング雑音の低減等により高
精度試験を可能としている。
成する複数のフリップフロップ回路の間にバイパス用の
セレクタ回路を挿入して分割し、各フリップフロップ回
路のクロック信号に所定のラッチ回路を挿入した構成に
より、スキャンイン端子からスキャンテストパターンを
入力し、スキャンパス（フリップフロップからなるシフ
トレジスタ）を介して組合せ回路にテスト信号を印加
し、組合せ回路からの出力信号を、スキャンパスを介し
てスキャンアウト端子に出力するまでに要するクロック
信号が前記従来例の５０％以上と大幅に削減され、この
ためスキャンテストパターンのパターン長（パターンサ
イズ）を大幅に削減する。そして、本発明によれば、ラ
ッチ回路を介して分割されたフリップフロップ回路群へ
のクロック信号の供給を制御するように構成したことに
より、不必要なフリップフロップ回路の動作を抑止し、
組合せ回路のうち被試験対象の回路以外の動作を回避す
ることを可能とし、スイッチング雑音の低減等により高
精度試験を可能としている。
【００１３】
【実施例】次に本発明の実施例について図面を参照して
説明する。図１は、本発明の一実施例の構成を示すブロ
ック図である。
説明する。図１は、本発明の一実施例の構成を示すブロ
ック図である。
【００１４】図１を参照して、第１のフリップフロップ
回路（１）〜第ｎ（但し、ｎはｎ＞１の所定の正整数）
のフリップフロップ回路（２）（「第１群のフリップフ
ロップ回路群」ともいう）と、第ｎ＋１のフリップフロ
ップ回路（３）から第ｍ（但し、ｍはｍ＞ｎ＋１の所定
の正整数）のフリップフロップ回路（４）（「第２群の
フリップフロップ回路群」ともいう）は、それぞれに対
応して設けられた第１のセレクタ（５）から第ｎのセレ
クタ（６）、第ｎ＋１のセレクタ（７）から第ｍのセレ
クタ（８）、さらにセレクタ（11）とセレクタ（12）を
介してスキャンパステスト時にシフトレジスタ構成とな
る。
回路（１）〜第ｎ（但し、ｎはｎ＞１の所定の正整数）
のフリップフロップ回路（２）（「第１群のフリップフ
ロップ回路群」ともいう）と、第ｎ＋１のフリップフロ
ップ回路（３）から第ｍ（但し、ｍはｍ＞ｎ＋１の所定
の正整数）のフリップフロップ回路（４）（「第２群の
フリップフロップ回路群」ともいう）は、それぞれに対
応して設けられた第１のセレクタ（５）から第ｎのセレ
クタ（６）、第ｎ＋１のセレクタ（７）から第ｍのセレ
クタ（８）、さらにセレクタ（11）とセレクタ（12）を
介してスキャンパステスト時にシフトレジスタ構成とな
る。
【００１５】セレクタ（11）は、第１群のフリップフロ
ップ回路群と第２群のフリップフロップ回路群の間に挿
入され、第１群のフリップフロップ回路群の最終段であ
る第ｎのフリップフロップ回路（２）の出力とスキャン
イン（14）とを入力していずれか一を選択出力し、その
出力は、セレクタ（12）の一の入力端と、第２群のフリ
ップフロップ群の初段である第ｎ＋１のセレクタ（７）
の一の入力端に接続される。なお、セレクタ（11）とセ
クレクタ（12）は、それぞれの前段に縦続形態に接続さ
れた複数のフリップフロップをバイパスしてデータを選
択出力するもので、バイパス用のセレクタ回路ともい
う。
ップ回路群と第２群のフリップフロップ回路群の間に挿
入され、第１群のフリップフロップ回路群の最終段であ
る第ｎのフリップフロップ回路（２）の出力とスキャン
イン（14）とを入力していずれか一を選択出力し、その
出力は、セレクタ（12）の一の入力端と、第２群のフリ
ップフロップ群の初段である第ｎ＋１のセレクタ（７）
の一の入力端に接続される。なお、セレクタ（11）とセ
クレクタ（12）は、それぞれの前段に縦続形態に接続さ
れた複数のフリップフロップをバイパスしてデータを選
択出力するもので、バイパス用のセレクタ回路ともい
う。
【００１６】第１のフリップフロップ回路（１）〜第ｎ
のフリップフロップ回路（２）のクロック入力端子は第
１のラッチ回路（９）の出力端に共通接続され、第ｎ＋
１のフリップフロップ回路（３）から第ｍのフリップフ
ロップ回路（４）のクロック入力端子は第２のラッチ回
路（10）の出力端に共通接続され、第１のラッチ回路
（９）と第２のラッチ回路（10）のデータ入力端子はと
もにクロック信号（15）に接続されている。
のフリップフロップ回路（２）のクロック入力端子は第
１のラッチ回路（９）の出力端に共通接続され、第ｎ＋
１のフリップフロップ回路（３）から第ｍのフリップフ
ロップ回路（４）のクロック入力端子は第２のラッチ回
路（10）の出力端に共通接続され、第１のラッチ回路
（９）と第２のラッチ回路（10）のデータ入力端子はと
もにクロック信号（15）に接続されている。
【００１７】そして、セレクタ（11）の選択制御信号
は、第１のラッチ回路（９）のゲート信号と共に第１の
バイパス信号（17）に接続され、同様に、セレクタ（1
2）の選択制御信号は、第２のラッチ回路（10）のゲー
ト信号と共に、第２のバイパス信号（18）に接続されて
いる。
は、第１のラッチ回路（９）のゲート信号と共に第１の
バイパス信号（17）に接続され、同様に、セレクタ（1
2）の選択制御信号は、第２のラッチ回路（10）のゲー
ト信号と共に、第２のバイパス信号（18）に接続されて
いる。
【００１８】かかる構成において、組合せ回路（19）の
一部であるＡＮＤ（論理積）回路28をテストする場合、
ＡＮＤ回路28の入力端に接続されたテストデータ入力ｂ
（21）とテストデータ入力ｄ（23）からテスト入力信号
を印加し、ＡＮＤ回路28の出力端に接続されたテストデ
ータ出力ａ（20）の値を観測すればよい。
一部であるＡＮＤ（論理積）回路28をテストする場合、
ＡＮＤ回路28の入力端に接続されたテストデータ入力ｂ
（21）とテストデータ入力ｄ（23）からテスト入力信号
を印加し、ＡＮＤ回路28の出力端に接続されたテストデ
ータ出力ａ（20）の値を観測すればよい。
【００１９】そこで、第１のフリップフロップ回路
（１）には、テストデータ入力ｂ（21）に供給すべき値
（論理値）を、第ｎのフリップフロップ回路（２）に
は、テストデータ入力ｄ（23）に供給すべき値をそれぞ
れセットできるように、スキャンモードコントロール
（13）を第１〜第ｍのフリップフロップ回路（１〜４）
がシフトレジスタ構成となるようにセットする（第１〜
第ｍのセレクタのうち、第１のセレクタ（５）はスキャ
ンイン（14）を選択出力し、第ｎ＋１のセレクタ（７）
はセレクタ（11）の出力を選択し、その他のセレクタは
前段のフリップフロップの出力を選択出力する）。
（１）には、テストデータ入力ｂ（21）に供給すべき値
（論理値）を、第ｎのフリップフロップ回路（２）に
は、テストデータ入力ｄ（23）に供給すべき値をそれぞ
れセットできるように、スキャンモードコントロール
（13）を第１〜第ｍのフリップフロップ回路（１〜４）
がシフトレジスタ構成となるようにセットする（第１〜
第ｍのセレクタのうち、第１のセレクタ（５）はスキャ
ンイン（14）を選択出力し、第ｎ＋１のセレクタ（７）
はセレクタ（11）の出力を選択し、その他のセレクタは
前段のフリップフロップの出力を選択出力する）。
【００２０】そして、第１のラッチ回路（９）のデータ
がスルー（入力されたクロック信号（15）をそのまま出
力する）になり、且つセレクタ（11）が第ｎのフリップ
フロップ回路の出力を選択できるように、第１のバイパ
ス信号（17）が所定の論理値に設定されたのち、クロッ
ク信号（15）に入力される１番目のクロックに対しテス
トデータ入力ｄ（23）に供給すべき値をスキャンイン
（14）に入力し、クロック信号（15）に入力されるｎ番
目のクロックに対し、テストデータ入力ｂ（21）に供給
すべき論理値をスキャンイン（14）に入力することによ
り、ＡＮＤ回路（28）を動作させることができる。すな
わち、ｎ番目のクロックでＡＮＤ回路（28）の２つの入
力端には、同時にテストデータ入力ｄ（23）とテストデ
ータ入力ｂ（21）が同時に供給される。
がスルー（入力されたクロック信号（15）をそのまま出
力する）になり、且つセレクタ（11）が第ｎのフリップ
フロップ回路の出力を選択できるように、第１のバイパ
ス信号（17）が所定の論理値に設定されたのち、クロッ
ク信号（15）に入力される１番目のクロックに対しテス
トデータ入力ｄ（23）に供給すべき値をスキャンイン
（14）に入力し、クロック信号（15）に入力されるｎ番
目のクロックに対し、テストデータ入力ｂ（21）に供給
すべき論理値をスキャンイン（14）に入力することによ
り、ＡＮＤ回路（28）を動作させることができる。すな
わち、ｎ番目のクロックでＡＮＤ回路（28）の２つの入
力端には、同時にテストデータ入力ｄ（23）とテストデ
ータ入力ｂ（21）が同時に供給される。
【００２１】この場合、第２のラッチ回路（10）がホー
ルド状態（直前の状態に凍結され、入力したクロック信
号（15）を伝達しない）となるように、第２のラッチ回
路（10）のゲート信号に入力される第２のバイパス信号
（18）の値を設定しておくことにより、テストデータ入
力ｆ（25）、テストデータ入力ｈ（27）は変化しないた
め、組合せ回路（19）のうち試験対象回路であるＡＮＤ
回路（28）以外の回路は動作しない。
ルド状態（直前の状態に凍結され、入力したクロック信
号（15）を伝達しない）となるように、第２のラッチ回
路（10）のゲート信号に入力される第２のバイパス信号
（18）の値を設定しておくことにより、テストデータ入
力ｆ（25）、テストデータ入力ｈ（27）は変化しないた
め、組合せ回路（19）のうち試験対象回路であるＡＮＤ
回路（28）以外の回路は動作しない。
【００２２】ＡＮＤ回路（28）の動作結果は、テストデ
ータ出力ａを観測すればよいことから、スキャンモード
コントロール（13）を、第１〜第ｍのフリップフロップ
回路（１〜４）が縦続接続されてシフトレジスタを構成
することがないように設定し（第１〜第ｍのセレクタ５
〜８は、それぞれ組合せ回路19からのテストデータ出力
ａ、ｃ、ｅ、ｇを選択出力する）、クロック信号（15）
を１クロック入力することにより、第１のフリップフロ
ップ回路（１）にテストデータ出力ａ（20）の値がセッ
トされる。
ータ出力ａを観測すればよいことから、スキャンモード
コントロール（13）を、第１〜第ｍのフリップフロップ
回路（１〜４）が縦続接続されてシフトレジスタを構成
することがないように設定し（第１〜第ｍのセレクタ５
〜８は、それぞれ組合せ回路19からのテストデータ出力
ａ、ｃ、ｅ、ｇを選択出力する）、クロック信号（15）
を１クロック入力することにより、第１のフリップフロ
ップ回路（１）にテストデータ出力ａ（20）の値がセッ
トされる。
【００２３】次に、スキャンモードコントロール（13）
を第１〜第ｍのフリップフロップ回路（１〜４）が縦続
接続されてシフトレジスタになるようにセットし（第１
〜第ｍのセレクタのうち第１のセレクタ（５）はスキャ
ンイン（14）を選択出力し、他のセレクタは前段のフリ
ップフロップの出力を選択出力する）、セレクタ（12）
がセレクタ（11）の出力を選択出力する（第ｎ＋１〜第
ｍのフリップフロップ回路（２〜４）をバイパスする）
ように、第２のバイパス信号（18）の値をセットする。
を第１〜第ｍのフリップフロップ回路（１〜４）が縦続
接続されてシフトレジスタになるようにセットし（第１
〜第ｍのセレクタのうち第１のセレクタ（５）はスキャ
ンイン（14）を選択出力し、他のセレクタは前段のフリ
ップフロップの出力を選択出力する）、セレクタ（12）
がセレクタ（11）の出力を選択出力する（第ｎ＋１〜第
ｍのフリップフロップ回路（２〜４）をバイパスする）
ように、第２のバイパス信号（18）の値をセットする。
【００２４】そして、クロック信号（15）にｎ個のクロ
ックを信号を供給することにより、スキャンアウト（1
6）には、縦続接続されたｎ個のフリップフロップ、す
なわち第１のフリップフロップ回路（１）から第ｎのフ
リップフロップ回路（２）を伝搬してセレクタ（11）、
セレクタ（12）を介して、テストデータ出力ａ（20）の
値が出力される。
ックを信号を供給することにより、スキャンアウト（1
6）には、縦続接続されたｎ個のフリップフロップ、す
なわち第１のフリップフロップ回路（１）から第ｎのフ
リップフロップ回路（２）を伝搬してセレクタ（11）、
セレクタ（12）を介して、テストデータ出力ａ（20）の
値が出力される。
【００２５】本実施例においては、ＡＮＤ回路（28）の
１テストは、クロック信号２ｎ＋１回で行なえることに
なる。すなわち、スキャンイン（14）からＡＮＤ回路
（28）の２つの入力端に同時にテストデータ入力ｄ（2
3）とテストデータ入力ｂ（21）を印加するためのｎク
ロックを要し、ＡＮＤ回路（28）の出力端からのテスト
データ出力ａ（20）をスキャンアウト（40）に出力する
までに（ｎ＋１）クロックを要するため、１テストは
（２ｎ＋１）クロック・サイクルとされる。
１テストは、クロック信号２ｎ＋１回で行なえることに
なる。すなわち、スキャンイン（14）からＡＮＤ回路
（28）の２つの入力端に同時にテストデータ入力ｄ（2
3）とテストデータ入力ｂ（21）を印加するためのｎク
ロックを要し、ＡＮＤ回路（28）の出力端からのテスト
データ出力ａ（20）をスキャンアウト（40）に出力する
までに（ｎ＋１）クロックを要するため、１テストは
（２ｎ＋１）クロック・サイクルとされる。
【００２６】一般に、２入力ＡＮＤ回路をテストするに
は、（０，０），（１，０），（１，１），（０，１）
の４テストが必要とされるため、本実施例では、４×
（２ｎ＋１）のクロックを必要とする。
は、（０，０），（１，０），（１，１），（０，１）
の４テストが必要とされるため、本実施例では、４×
（２ｎ＋１）のクロックを必要とする。
【００２７】一方、図２に示す前記従来例において、そ
のフリップフロップ回路の段数が本実施例と同じである
とすれば、４×（２ｍ＋１）のクロックを必要とする
（ｍ＞ｎ＋１）。本実施例においては、セレクタ（11）
をスキャンパステスト回路を構成するシフトレジスタの
略中央に挿入した場合、ｎはｍの略半分となり、組み合
わせ回路に要するクロック数を前記従来例の約半分に削
減し、スキャンパステストパターンのパターン長を削減
している。
のフリップフロップ回路の段数が本実施例と同じである
とすれば、４×（２ｍ＋１）のクロックを必要とする
（ｍ＞ｎ＋１）。本実施例においては、セレクタ（11）
をスキャンパステスト回路を構成するシフトレジスタの
略中央に挿入した場合、ｎはｍの略半分となり、組み合
わせ回路に要するクロック数を前記従来例の約半分に削
減し、スキャンパステストパターンのパターン長を削減
している。
【００２８】同様にして、組合せ回路19の一部であるイ
ンバータ（29）をテストするために、データの入力時
は、第１のラッチ回路９をスルー状態とし、且つセレク
タ（11）を第ｎのフリップフロップ回路（２）の出力を
選択するように、第１のバイパス信号（17）の値を設定
する。
ンバータ（29）をテストするために、データの入力時
は、第１のラッチ回路９をスルー状態とし、且つセレク
タ（11）を第ｎのフリップフロップ回路（２）の出力を
選択するように、第１のバイパス信号（17）の値を設定
する。
【００２９】また、第２のラッチ回路（10）をホールド
状態とし、且つセレクタ（12）を第ｍのフリップフロッ
プ（４）の出力でない方（すなわちセレクタ（11）の出
力）を選択するように、第２のバイパス信号（18）の値
を設定する。
状態とし、且つセレクタ（12）を第ｍのフリップフロッ
プ（４）の出力でない方（すなわちセレクタ（11）の出
力）を選択するように、第２のバイパス信号（18）の値
を設定する。
【００３０】この状態で、スキャンテストパターンデー
タをスキャンイン（14）から入力する。インバータ（2
9）の入力端には、クロック信号（15）からｎ個のクロ
ックが入力された時点で、第ｎのフリップフロップ回路
（２）からテストデータ入力ｄ（23）が供給され、出力
端からテストデータ出力ｇ（26）が出力される。
タをスキャンイン（14）から入力する。インバータ（2
9）の入力端には、クロック信号（15）からｎ個のクロ
ックが入力された時点で、第ｎのフリップフロップ回路
（２）からテストデータ入力ｄ（23）が供給され、出力
端からテストデータ出力ｇ（26）が出力される。
【００３１】データの出力時には、第１のバイパス信号
（17）と第２のバイパス信号（18）を前記と逆の論理に
設定することによって、データを出力する。すなわち、
第１のラッチ回路９をホールド状態とし、且つセレクタ
（11）をスキャンイン（14）を選択するように、第１の
バイパス信号（17）の値を設定し、第２のラッチ回路
（10）をスルー状態とし、且つセレクタ（12）を第ｍの
フリップフロップ（４）の出力を選択するように、第２
のバイパス信号（18）の値を設定する。
（17）と第２のバイパス信号（18）を前記と逆の論理に
設定することによって、データを出力する。すなわち、
第１のラッチ回路９をホールド状態とし、且つセレクタ
（11）をスキャンイン（14）を選択するように、第１の
バイパス信号（17）の値を設定し、第２のラッチ回路
（10）をスルー状態とし、且つセレクタ（12）を第ｍの
フリップフロップ（４）の出力を選択するように、第２
のバイパス信号（18）の値を設定する。
【００３２】インバータ（29）からのテストデータ出力
ｇ（26）は、第ｍのセレクタ（８）から第ｍのフリップ
フロップ回路（４）に入力され、セレクタ（12）を介し
てスキャンアウト（16）に出力される。
ｇ（26）は、第ｍのセレクタ（８）から第ｍのフリップ
フロップ回路（４）に入力され、セレクタ（12）を介し
てスキャンアウト（16）に出力される。
【００３３】インバータのテストは、一般に、“０”，
“１”の２テストを必要とするため、本実施例では、２
×（ｍ＋１）クロック｛すなわち２（ｎ＋（ｍ−ｎ）＋
１）クロック｝を必要とする。一方、図２に示した前記
従来例では、２×（２ｍ＋１）クロックを必要とする。
“１”の２テストを必要とするため、本実施例では、２
×（ｍ＋１）クロック｛すなわち２（ｎ＋（ｍ−ｎ）＋
１）クロック｝を必要とする。一方、図２に示した前記
従来例では、２×（２ｍ＋１）クロックを必要とする。
【００３４】図１に示した本実施例では、スキャンパス
テスト回路を構成するシフトレジスタの間にセレクタを
挿入し、スキャンパスを構成するシフトレジスタを２分
割した例について説明したが、シフトレジスタを２以上
の数に分割することによってさらにクロック数が少なく
なることは勿論である。
テスト回路を構成するシフトレジスタの間にセレクタを
挿入し、スキャンパスを構成するシフトレジスタを２分
割した例について説明したが、シフトレジスタを２以上
の数に分割することによってさらにクロック数が少なく
なることは勿論である。
【００３５】上記実施例では、ゲート端子がインアクテ
ィブの時にホールド状態となる第１、第２のラッチ回路
（９、10）を用いたが、これにより、シフトレジスタを
構成する、第１群、第２群のフリップフロップ（１〜
４）は、立ち上がりエッジ／立ち下がりエッジでデータ
を取り込むフリップフロップ（正転型、反転型）のいず
れでもよいことになる。以上、本発明を上記実施例に即
して説明したが、本発明は上記態様にのみ限定されるも
のでなく、本発明の原理に準ずる各種態様を含むことは
勿論である。
ィブの時にホールド状態となる第１、第２のラッチ回路
（９、10）を用いたが、これにより、シフトレジスタを
構成する、第１群、第２群のフリップフロップ（１〜
４）は、立ち上がりエッジ／立ち下がりエッジでデータ
を取り込むフリップフロップ（正転型、反転型）のいず
れでもよいことになる。以上、本発明を上記実施例に即
して説明したが、本発明は上記態様にのみ限定されるも
のでなく、本発明の原理に準ずる各種態様を含むことは
勿論である。
【００３６】
【発明の効果】以上説明したように、本発明によれば、
スキャンパステスト回路を構成するフリップフロップ回
路のシフトレジスタの途中にセレクタを挿入し、各フリ
ップフロップ回路のクロック信号に所定のラッチ回路を
挿入するという簡単な回路構成により、クロック信号を
５０％以上に削減するという効果を有する。その結果、
本発明はスキャンパステストパターンを大幅に削減する
という利点を有する。
スキャンパステスト回路を構成するフリップフロップ回
路のシフトレジスタの途中にセレクタを挿入し、各フリ
ップフロップ回路のクロック信号に所定のラッチ回路を
挿入するという簡単な回路構成により、クロック信号を
５０％以上に削減するという効果を有する。その結果、
本発明はスキャンパステストパターンを大幅に削減する
という利点を有する。
【００３７】そして、本発明によれば、ラッチ回路を介
して分割されたフリップフロップ回路群へのクロック信
号の供給を制御するように構成したことにより、不必要
なフリップフロップ回路の動作を抑止し、組合せ回路の
うち被試験対象の回路以外の動作を回避することを可能
とし、スイッチング雑音の低減等により高精度試験を可
能とするという効果を有する。
して分割されたフリップフロップ回路群へのクロック信
号の供給を制御するように構成したことにより、不必要
なフリップフロップ回路の動作を抑止し、組合せ回路の
うち被試験対象の回路以外の動作を回避することを可能
とし、スイッチング雑音の低減等により高精度試験を可
能とするという効果を有する。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】従来の回路構成を示すブロック図である。
１〜４，37〜39 フリップフロップ回路 14，30 スキャンイン 15，31 クロック 16，40 スキャンアウト 13，32 スキャンモードコントロール 17，18 バイパス信号 ９，10 ラッチ ５〜８，11，12，33〜36 セレクタ 28 ＡＮＤ回路 29 インバータ 20〜27 各テストデータ入出力 19，41 組合せ回路
Claims (6)
- 【請求項１】スキャンパス回路を形成するシフトレジス
タを構成する複数のフリップフロップ回路を複数の群に
グループ化し、 前記複数の群のそれぞれの群を選択的にバイパスさせる
手段と、 前記バイパスされた群に属する前記フリップフロップ回
路を作動させないように制御する手段と、 を備えたことを特徴とする半導体集積論理回路。 - 【請求項２】一の群の後段に該一の群を選択的にバイパ
スするためのバイパス用のセレクタ回路を挿入し、 前記バイパス用セレクタ回路が前記一の群の出力を非選
択とした際に前記一の群に属する前記フリップフロップ
回路のクロックを凍結状態に制御することを特徴とする
請求項１記載の半導体集積論理回路。 - 【請求項３】クロック信号を入力とし、制御端子に入力
された制御信号の活性／非活性状態に応じて前記フリッ
プフロップ回路へのクロックを供給／凍結する回路手段
を前記群毎に備え、 前記回路手段の出力は前記一の群に属するフリップフロ
ップ回路のクロック入力端子に共通接続され、 前記一の群の最終段のフリップフロップ回路の出力を入
力とするパイパス用のセレクタ回路の選択制御端子に前
記制御信号が入力され、 前記一の群がバイパスされた際に前記一の群に属する前
記フロップフロップ回路のクロック供給が凍結されるこ
とを特徴とする請求項２記載の半導体集積論理回路。 - 【請求項４】前記バイパス用のセレクタ回路を最終段の
群の最終段フリップフロップ回路の出力とスキャンアウ
ト出力端子との間に備えたことを特徴とする請求項１記
載の半導体集積論理回路。 - 【請求項５】前記回路手段がゲート端子付きラッチ回路
からなることを特徴とする請求項１記載の半導体集積論
理回路。 - 【請求項６】複数のフリップフロップ回路を縦続接続し
スキャンパステスト回路を形成するシフトレジスタとし
て動作させるように構成された半導体集積論理回路にお
いて、 前記複数のフリップフロップ回路を複数の群に分割し、 一の群に属する複数のフリップフロップ回路のクロック
入力はクロック信号を入力とするラッチ回路の出力に共
通接続され、 前記一の群の最終段のフリップフロップ回路と、他の群
の初段のフリップフロップ回路との間にバイパス用のセ
レクタ回路を挿入し、 前記ラッチ回路のゲート信号と前記バイパス用のセレク
タ回路の選択制御信号を同一信号としたことを特徴とす
る半導体集積論理回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7180736A JP2738351B2 (ja) | 1995-06-23 | 1995-06-23 | 半導体集積論理回路 |
| US08/665,538 US5703884A (en) | 1995-06-23 | 1996-06-18 | Scanning pass test circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7180736A JP2738351B2 (ja) | 1995-06-23 | 1995-06-23 | 半導体集積論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH095403A true JPH095403A (ja) | 1997-01-10 |
| JP2738351B2 JP2738351B2 (ja) | 1998-04-08 |
Family
ID=16088418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7180736A Expired - Fee Related JP2738351B2 (ja) | 1995-06-23 | 1995-06-23 | 半導体集積論理回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5703884A (ja) |
| JP (1) | JP2738351B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4948331A (en) * | 1989-07-31 | 1990-08-14 | General Electric Company | High pressure industrial turbine casing |
| KR19990047438A (ko) * | 1997-12-04 | 1999-07-05 | 윤종용 | 핀 공유를 이용한 바이패스 회로를 구비하는 반도체 장치 |
| US6286121B1 (en) | 1998-06-11 | 2001-09-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| KR100450661B1 (ko) * | 1997-10-22 | 2004-12-17 | 삼성전자주식회사 | 집적회로 |
| US7036060B2 (en) | 1998-09-22 | 2006-04-25 | Hitachi, Ltd. | Semiconductor integrated circuit and its analyzing method |
| US7058867B2 (en) | 2003-03-17 | 2006-06-06 | Kabushiki Kaisha Toshiba | Logic circuit and methods for designing and testing the same |
| JP2013092517A (ja) * | 2011-10-25 | 2013-05-16 | Lsi Corp | スキャン・チェーン用動的クロック領域バイパス |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1010194A (ja) * | 1996-06-20 | 1998-01-16 | Rohm Co Ltd | 半導体集積回路 |
| US6573703B1 (en) * | 1999-04-05 | 2003-06-03 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| US6647433B1 (en) * | 2000-08-14 | 2003-11-11 | Hewlett-Packard Development Company, L.P. | Architecture and related methods facilitating secure port bypass circuit settings |
| JP4005499B2 (ja) * | 2002-02-21 | 2007-11-07 | セイコーインスツル株式会社 | 走査回路およびイメージセンサー |
| JP4143907B2 (ja) * | 2002-09-30 | 2008-09-03 | ソニー株式会社 | 情報処理装置および方法、並びにプログラム |
| JP5625249B2 (ja) * | 2009-03-24 | 2014-11-19 | 富士通株式会社 | 回路モジュール、半導体集積回路、および検査装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6293672A (ja) * | 1985-10-21 | 1987-04-30 | Hitachi Ltd | 階層型論理装置 |
| JPS63148179A (ja) * | 1986-12-10 | 1988-06-21 | Nec Corp | スキヤン・パス回路 |
| JPH03262048A (ja) * | 1990-03-12 | 1991-11-21 | Nec Corp | シフトパス構成制御システム |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63256877A (ja) * | 1987-04-14 | 1988-10-24 | Mitsubishi Electric Corp | テスト回路 |
| JPH0746122B2 (ja) * | 1987-04-21 | 1995-05-17 | 日本電気株式会社 | 半導体集積論理回路 |
| JP2626920B2 (ja) * | 1990-01-23 | 1997-07-02 | 三菱電機株式会社 | スキャンテスト回路およびそれを用いた半導体集積回路装置 |
| JPH03252569A (ja) * | 1990-02-26 | 1991-11-11 | Advanced Micro Devicds Inc | スキャンパス用レジスタ回路 |
| US5378934A (en) * | 1990-09-12 | 1995-01-03 | Hitachi, Ltd. | Circuit having a master-and-slave and a by-pass |
| JPH0511027A (ja) * | 1991-07-04 | 1993-01-19 | Sharp Corp | スキヤン回路を内蔵した集積回路 |
-
1995
- 1995-06-23 JP JP7180736A patent/JP2738351B2/ja not_active Expired - Fee Related
-
1996
- 1996-06-18 US US08/665,538 patent/US5703884A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6293672A (ja) * | 1985-10-21 | 1987-04-30 | Hitachi Ltd | 階層型論理装置 |
| JPS63148179A (ja) * | 1986-12-10 | 1988-06-21 | Nec Corp | スキヤン・パス回路 |
| JPH03262048A (ja) * | 1990-03-12 | 1991-11-21 | Nec Corp | シフトパス構成制御システム |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4948331A (en) * | 1989-07-31 | 1990-08-14 | General Electric Company | High pressure industrial turbine casing |
| KR100450661B1 (ko) * | 1997-10-22 | 2004-12-17 | 삼성전자주식회사 | 집적회로 |
| KR19990047438A (ko) * | 1997-12-04 | 1999-07-05 | 윤종용 | 핀 공유를 이용한 바이패스 회로를 구비하는 반도체 장치 |
| US6286121B1 (en) | 1998-06-11 | 2001-09-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US7036060B2 (en) | 1998-09-22 | 2006-04-25 | Hitachi, Ltd. | Semiconductor integrated circuit and its analyzing method |
| US7058867B2 (en) | 2003-03-17 | 2006-06-06 | Kabushiki Kaisha Toshiba | Logic circuit and methods for designing and testing the same |
| JP2013092517A (ja) * | 2011-10-25 | 2013-05-16 | Lsi Corp | スキャン・チェーン用動的クロック領域バイパス |
Also Published As
| Publication number | Publication date |
|---|---|
| US5703884A (en) | 1997-12-30 |
| JP2738351B2 (ja) | 1998-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7203913B2 (en) | Semiconductor integrated circuit device, method of testing the same, database for design of the same and method of designing the same | |
| US6023778A (en) | Method and apparatus for utilizing mux scan flip-flops to test speed related defects by delaying an active to inactive transition of a scan mode signal | |
| US6961886B2 (en) | Diagnostic method for structural scan chain designs | |
| US7254762B2 (en) | Semiconductor integrated circuit | |
| GB2391358A (en) | Method of testing and/or debugging a system on chip (SOC) | |
| JPH02168176A (ja) | 試験装置 | |
| EP1943533B1 (en) | Ic testing methods and apparatus | |
| JPS61217779A (ja) | 組み込み自己検査機能をもつ集積回路に用いられる回路構成体 | |
| EP0530835B1 (en) | Testing circuit provided in digital logic circuits | |
| JPH095403A (ja) | 半導体集積論理回路 | |
| US7293211B2 (en) | Semiconductor integrated circuit | |
| JPS63243890A (ja) | 半導体集積回路装置 | |
| US5077740A (en) | Logic circuit having normal input/output data paths disabled when test data is transferred during macrocell testing | |
| JP2638281B2 (ja) | スキャンパス回路 | |
| US5841791A (en) | Bypass scan path and integrated circuit device using the same | |
| EP0470821A2 (en) | Scannable register with delay test capability | |
| JP3363691B2 (ja) | 半導体論理集積回路 | |
| US5425034A (en) | Semiconductor integrated logic circuit with internal circuit to be examined by scan path test method | |
| JP2003121497A (ja) | 論理回路テスト用スキャンパス回路及びこれを備えた集積回路装置 | |
| JP2000353783A (ja) | 半導体装置 | |
| JP3453460B2 (ja) | 半導体集積回路 | |
| EP0196152A2 (en) | Testing digital integrated circuits | |
| JPH01110274A (ja) | 試験回路 | |
| JP2509685B2 (ja) | 論理回路装置 | |
| JPH10142297A (ja) | 集積回路におけるスキャンテスト回路およびスキャンテスト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971216 |
|
| LAPS | Cancellation because of no payment of annual fees |