KR20070055784A - 스페이서 및 이를 구비한 전자 방출 표시 디바이스 - Google Patents

Abstract

본 발명은 전자빔이 충돌하는 스페이서의 유효 면적을 줄여 스페이서 대전과 이에 따른 전자빔 왜곡을 최소화할 수 있는 스페이서 및 이 스페이서를 구비한 전자 방출 표시 디바이스에 관한 것이다. 본 발명에 따른 스페이서는 진공 용기 내부에 설치되어 진공 용기에 가해지는 압축력을 지지하고, 진공 용기와 접하는 제1 단부와 제2 단부를 구비하며, 높이 방향을 따라 소정의 탄성을 가지는 사각 스프링 모양으로 이루어지고, 제1 단부와 제2 단부가 적어도 하나의 단위 화소를 포괄하는 크기로 형성된다.

스페이서, 진공용기, 구동전극, 캐소드전극, 게이트전극, 집속전극, 형광층, 애노드전극

Description

스페이서 및 이를 구비한 전자 방출 표시 디바이스 {SPACER AND ELECTRON EMISSION DISPLAY DEVICE WITH THE SAME}

도 1은 본 발명의 일 실시예에 따른 스페이서의 사시도이다.

도 2는 본 발명의 일 실시예에 따른 스페이서의 평면도이다.

도 3과 도 4는 각각 본 발명의 일 실시예에 따른 전자 방출 표시 디바이스의 부분 분해 사시도와 부분 단면도이다.

도 5는 본 발명의 일 실시예에 따른 전자 방출 표시 디바이스에서 스페이서와 형광층들의 위치 관계를 설명하기 위해 도시한 부분 평면도이다.

본 발명은 전자 방출 표시 디바이스에 관한 것으로서, 보다 상세하게는 진공 용기 내부에 장착되어 진공 용기에 가해지는 압축력을 지지하는 스페이서들을 구비한 전자 방출 표시 디바이스에 관한 것이다.

일반적으로 전자 방출 소자(electron emission element)는 전자원의 종류에 따라 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식으로 분류할 수 있다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(Field Emitter Array; FEA)형, 표면 전도 에미션(Surface-Conduction Emission; SCE)형, 금속-절연층-금속(Metal-Insulator-Metal; MIM)형 및 금속-절연층-반도체(Metal-Insulator-Semiconductor; MIS)형 등이 알려져 있다.

전자 방출 소자는 제1 기판에 어레이를 이루며 배치되어 전자 방출 디바이스(electron emission device)를 구성하고, 전자 방출 디바이스는 형광층과 애노드 전극 등으로 이루어진 발광 유닛이 구비된 제2 기판과 결합하여 전자 방출 표시 디바이스(electron emission display device)를 구성한다.

전자 방출 디바이스는 전자 방출부와 더불어 단위 화소별 전자 방출부들의 방출 전류량을 제어하는 복수의 구동 전극들을 구비하며, 전자 방출 표시 디바이스는 전자 방출부에서 방출된 전자들로 형광층을 여기시켜 소정의 발광 또는 표시 작용을 하게 된다.

상기 전자 방출 표시 디바이스에서 제1 기판과 제2 기판은 밀봉 부재에 의해 가장자리가 일체로 접합된 다음 내부 공간이 대략 10^-6 torr의 진공도로 배기되어 밀봉 부재와 함께 진공 용기를 구성한다. 진공 용기는 내부와 외부의 압력차에 의해 강한 압축력을 인가받으며, 이 압축력은 화면 사이즈에 비례하여 커진다.

이로써 종래의 전자 방출 표시 디바이스는 진공 용기 내부에 스페이서들을 설치하여 진공 용기에 가해지는 압축력을 지지하고, 제1 기판과 제2 기판의 간격을 일정하게 유지시키고 있다.

상기 스페이서는 제1 기판의 구동 전극들과 제2 기판의 애노드 전극이 스페이서를 통해 단락되지 않도록 주로 글래스 또는 세라믹과 같은 유전체로 제작되며, 형광층을 침범하지 않도록 흑색층에 대응하여 위치한다. 스페이서는 지지력과 설치 용이성 등을 고려하여 주로 벽체형으로 이루어지고, 제1 기판의 일 방향을 따라 복수개 단위 화소들 사이에 위치한다.

그런데 통상의 전자 방출 표시 디바이스는 전자 방출부에서 방출된 전자들이 제2 기판을 향할 때 소정의 발산각을 가지고 퍼지며 진행하는 경향이 있기 때문에, 전자빔 퍼짐으로 인해 스페이서 표면에 전자가 충돌하게 되고, 전자가 충돌한 스페이서는 재료 특성(유전 상수, 2차전자 방출계수 등)에 따라 그 표면이 양 또는 음의 전위로 대전된다.

특히 전술한 벽체형 스페이서는 복수개 단위 화소들 사이에서 일종의 차단벽을 형성하므로 전자빔이 충돌하는 유효 면적이 상당히 넓어 그 표면이 쉽게 대전된다.

대전된 스페이서는 스페이서 주위의 전기장을 변화시켜 전자빔 경로를 왜곡시킨다. 즉 양의 전위로 대전된 스페이서는 전자빔을 끌어당기고, 음의 전위로 대전된 스페이서는 전자빔을 밀어낸다. 이러한 전자빔 경로 왜곡은 스페이서 주위로 정확한 색구현을 방해하며, 화면에 스페이서가 보이는 표시 품질 저하를 유발한다.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 전자빔이 충돌하는 스페이서의 유효 면적을 줄여 스페이서 대전을 억제하고, 스 페이서 대전으로 인한 전자빔 왜곡을 최소화할 수 있는 스페이서 및 이 스페이서를 구비한 전자 방출 표시 디바이스를 제공하는데 있다.

상기의 목적을 달성하기 위하여 본 발명은,

진공 용기 내부에 설치되어 진공 용기에 가해지는 압축력을 지지하며 진공 용기와 접하는 제1 단부와 제2 단부를 구비하는 스페이서에 있어서, 높이 방향을 따라 소정의 탄성을 가지는 사각 스프링 모양으로 이루어지고, 제1 단부와 제2 단부가 적어도 하나의 단위 화소를 포괄하는 크기로 형성되는 스페이서를 제공한다.

상기 제1 단부와 제2 단부는 하나의 화소를 구성하는 3개의 단위 화소를 포괄하는 크기로 형성될 수 있다.

상기 스페이서는 적어도 제1 단부와 제2 단부를 감싸며 위치하는 절연 코팅층을 더욱 포함할 수 있다.

또한, 상기의 목적을 달성하기 위하여 본 발명은,

서로 대향 배치되는 제1 기판 및 제2 기판과, 제1 기판에 제공되는 전자 방출부들과, 제1 기판에 구비되어 단위 화소별로 전자 방출부들의 방출 전류량을 제어하는 구동 전극들과, 제2 기판의 일면에 형성되는 형광층들과, 형광층들의 일면에 위치하는 애노드 전극과, 제1 기판을 향한 제1 단부와 제2 기판을 향한 제2 단부를 가지면서 제1 기판과 제2 기판 사이에 위치하는 스페이서들을 포함하며, 각각의 스페이서가 기판들의 두께 방향을 따라 소정의 탄성을 가지는 사각 스프링 모양으로 이루어지고, 제1 단부와 제2 단부가 적어도 하나의 단위 화소를 둘러싸며 위 치하는 전자 방출 표시 디바이스를 제공한다.

상기 구동 전극들은 절연층을 사이에 두고 서로 교차하는 방향을 따라 형성되는 캐소드 전극들 및 게이트 전극들을 포함할 수 있으며, 이때 전자 방출부는 캐소드 전극들에 전기적으로 연결될 수 있다.

상기 전자 방출 표시 디바이스는 캐소드 전극들 및 게이트 전극들과 절연을 유지하며 캐소드 전극들 및 게이트 전극들 상부에 위치하는 집속 전극을 더욱 포함할 수 있다.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 1과 도 2는 각각 본 발명의 일 실시예에 따른 스페이서의 사시도와 평면도이다.

도면을 참고하면, 본 실시예의 스페이서(2)는 그 높이 방향을 따라 소정의 탄성을 갖는 사각 스프링 모양으로 이루어지며, 진공 용기 내부에서 제1 기판의 구조물과 접촉하는 제1 단부(4) 및 제2 기판의 구조물과 접촉하는 제2 단부(6)를 사각형으로 형성한다.

스페이서(2)는 그 전체가 부도체로 이루어지거나, 도전체로 이루어진 모체와 모체의 일부 또는 전체 표면에 위치하는 절연 코팅층으로 이루어질 수 있다. 두 번째 경우 절연 코팅층은 제1 단부(4)와 제2 단부(6)에 선택적으로 형성될 수 있다. 이로써 스페이서(2)는 제1 기판의 구동 전극들과 제2 기판의 애노드 전극이 스페이서를 통해 단락되는 것을 방지한다.

스페이서(2)의 제1 단부(4)와 제2 단부(6)는 적어도 하나의 단위 화소(sub-pixel)를 포괄하는 크기로 형성되며, 일례로 하나의 화소를 구성하는 3개의 단위 화소를 포괄하는 크기로 형성되어 이 3개의 단위 화소를 둘러싸면서 이 단위 화소들의 외곽에 배치될 수 있다.

전술한 스페이서(2)는 종래의 벽체형 스페이서와 비교할 때 전자가 충돌하는 유효 면적을 효과적으로 줄여 전자 충돌에 의한 대전을 억제하는 효과가 있다.

도 3과 도 4는 각각 전술한 스페이서를 내장한 본 발명의 일 실시예에 따른 전자 방출 표시 디바이스의 부분 분해 사시도와 부분 단면도로서, 일례로 전계 방출 어레이(FEA)형 전자 방출 표시 디바이스를 도시하였다.

도면을 참고하면, 전자 방출 표시 디바이스는 소정의 간격을 두고 평행하게 대향 배치되는 제1 기판(10)과 제2 기판(12)을 포함한다. 제1 기판(10)과 제2 기판(12)의 가장자리에는 밀봉 부재(도시하지 않음)가 배치되어 두 기판을 접합시키며, 내부 공간이 대략 10^-6 torr의 진공도로 배기되어 제1 기판(10)과 제2 기판(12) 및 밀봉 부재가 진공 용기를 구성한다.

상기 제1 기판(10) 중 제2 기판(12)과의 대향면에는 전자 방출 소자들이 어레이를 이루며 배치되어 제1 기판(10)과 함께 전자 방출 디바이스(100)를 구성하고, 전자 방출 디바이스(100)가 제2 기판(12) 및 제2 기판(12)에 제공된 발광 유닛(110)과 결합하여 전자 방출 표시 디바이스를 구성한다.

먼저, 제1 기판(10) 위에는 제1 전극인 캐소드 전극들(14)이 제1 기판(10)의 일 방향을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극들(14)을 덮으면서 제1 기판(10) 전체에 제1 절연층(16)이 형성된다. 제1 절연층(16) 위에는 제2 전극인 게이트 전극들(18)이 캐소드 전극(14)과 직교하는 방향을 따라 스트라이프 패턴으로 형성된다.

상기 캐소드 전극들(14)과 게이트 전극들(18)의 교차 영역이 하나의 단위 화소를 구성하며, 캐소드 전극(14) 위로 각 단위 화소마다 전자 방출부들(20)이 형성된다. 그리고 제1 절연층(16)과 게이트 전극들(18)에는 각 전자 방출부(20)에 대응하는 개구부(161,181)가 형성되어 제1 기판(10) 위에 전자 방출부(20)가 노출되도록 한다.

전자 방출부(20)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 탄소계 물질 또는 나노미터(nm) 사이즈 물질로 이루어질 수 있다. 전자 방출부(20)는 일례로 탄소 나노튜브(CNT), 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본(DLC), 훌러렌(C₆₀), 실리콘 나노와이어 및 이들의 조합 물질을 포함할 수 있다. 다른 한편으로 전자 방출부는 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뾰족한 팁 구조물로 이루어질 수 있다.

도면에서는 원형의 전자 방출부들(20)이 캐소드 전극(14)의 길이 방향을 따라 일렬로 배열되는 구성을 도시하였으나, 전자 방출부(20)의 형상과 화소 영역당 개수 및 배열 형태 등은 도시한 예에 한정되지 않고 다양하게 변형 가능하다.

또한, 상기에서는 게이트 전극들(18)이 제1 절연층(16)을 사이에 두고 캐소 드 전극들(14) 상부에 위치하는 구조에 대해 설명하였으나, 게이트 전극들이 제1 절연층을 사이에 두고 캐소드 전극들 하부에 위치하는 구조도 가능하다. 이 경우 전자 방출부는 제1 절연층 위에서 캐소드 전극의 측면에 형성될 수 있다.

그리고 게이트 전극들(18)과 제1 절연층(16) 위로 제3 전극인 집속 전극(22)이 형성된다. 집속 전극(22) 하부에는 제2 절연층(24)이 위치하여 게이트 전극들(18)과 집속 전극(22)을 절연시키며, 집속 전극(22)과 제2 절연층(24)에도 전자빔 통과를 위한 개구부(221,241)가 마련된다. 이 개구부(221,241)는 각 전자 방출부(20)마다 하나씩 형성되거나 단위 화소마다 하나씩 형성될 수 있으며, 도면에서는 두 번째 경우를 도시하였다.

다음으로, 제1 기판(10)에 대향하는 제2 기판(12)의 일면에는 형광층(26), 일례로 적색과 녹색 및 청색의 형광층들(26R,26G,26B)이 서로간 임의의 간격을 두고 형성되고, 각 형광층(26) 사이로 화면의 콘트라스트 향상을 위한 흑색층(28)이 형성된다. 형광층(26)은 제1 기판(10)에 설정되는 단위 화소에 한가지 색의 형광층(26R,26G,26B)이 대응하도록 배치된다.

그리고 형광층(26)과 흑색층(28) 위로 알루미늄(Al)과 같은 금속막으로 이루어진 애노드 전극(30)이 형성된다. 애노드 전극(30)은 외부로부터 전자빔 가속에 필요한 고전압을 인가받아 형광층(26)을 고전위 상태로 유지시키며, 형광층(26)에서 방사된 가시광 중 제1 기판(10)을 향해 방사된 가시광을 제2 기판(12) 측으로 반사시켜 화면의 휘도를 높인다.

한편 애노드 전극은 ITO와 같은 투명 도전막으로 이루어질 수 있으며, 이 경 우 애노드 전극은 제2 기판(12)을 향한 형광층(26)과 흑색층(28)의 일면에 위치한다. 또한 애노드 전극으로서 전술한 투명 도전막과 금속막을 동시에 형성하는 구조도 가능하다.

그리고 제1 기판(10)과 제2 기판(12) 사이에는 진공 용기에 가해지는 압축력을 지지하고 두 기판의 간격을 일정하게 유지시키는 스페이서들(2)이 배치된다. 스페이서들(2)은 형광층(26)을 침범하지 않도록 흑색층(28)에 대응하여 위치한다.

본 실시예에서 스페이서(2)는 제1 기판(10)과 제2 기판(12)의 두께 방향(도면의 z축 방향)을 따라 소정의 탄성을 가지는 전술한 사각 스프링 모양으로 이루어지며, 일례로 제1 기판(10)을 향한 제1 단부(4)와 제2 기판(12)을 향한 제2 단부(6)가 3개의 단위 화소를 포괄하는 크기로 형성된다.

이로써 제1 단부(4)가 집속 전극(22) 위에서 3개의 단위 화소를 둘러싸고, 제2 단부(6)가 애노드 전극(30) 위에서 적색과 녹색 및 청색 형광층들(26R,26G,26B)을 둘러싸도록 위치한다. 도 5에 스페이서의 제2 단부(6)와 형광층들(26R,26G,26B)의 위치 관계를 도시하였다.

전술한 구성의 전자 방출 표시 디바이스는 외부로부터 캐소드 전극들(14), 게이트 전극들(18), 집속 전극(22) 및 애노드 전극(30)에 소정의 전압을 공급하여 구동한다.

일례로 캐소드 전극들(14)과 게이트 전극들(18) 중 어느 한 전극들이 주사 구동 전압을 인가받아 주사 전극들로 기능하고, 다른 한 전극들이 데이터 구동 전압을 인가받아 데이터 전극들로 기능한다. 그리고 집속 전극(22)은 전자빔 집속에 필요한 전압, 일례로 0V 또는 수 내지 수십 볼트의 음의 직류 전압을 인가받으며, 애노드 전극(30)은 전자빔 가속에 필요한 전압, 일례로 수백 내지 수천 볼트의 양의 직류 전압을 인가받는다.

그러면 캐소드 전극(14)과 게이트 전극(18)의 전압 차가 임계치 이상인 단위 화소들에서 전자 방출부(20) 주위에 전계가 형성되어 이로부터 전자들이 방출된다. 방출된 전자들은 집속 전극(22)의 개구부(221)를 통과하면서 전자빔 다발의 중심부로 집속되고, 애노드 전극(30)에 인가된 고전압에 이끌려 대응하는 단위 화소의 형광층(26)에 충돌함으로써 이를 발광시킨다.

전술한 구동 과정에서 상기 전자들은 집속 전극(22)을 통과한 이후 제2 기판(12)을 향할 때 발산되어 스페이서(2)에 충돌할 수 있다. 그런데 본 실시예의 스페이서(2)는 스프링 형상에 의해 전자가 충돌하는 유효 면적이 축소되어 전자 충돌에 의한 대전이 쉽게 일어나지 않는다.

또한 전자 충돌에 의해 스페이서(2) 표면이 대전되는 경우에 있어서도 대전에 의한 전기장 왜곡이 스페이서(2) 둘레를 따라 균등하게 일어나기 때문에, 특정 방향으로 전자빔을 밀거나 끌어당겨 발생하는 전자빔 왜곡을 최소화할 수 있다.

상기에서는 전계를 이용하여 전자 방출부로부터 전자들을 방출시키는 전계 방출 어레이(FEA)형 전자 방출 표시 디바이스에 대해 설명하였으나, 본 발명은 이러한 FEA형에 한정되지 않고, 스페이서를 구비하는 다른 타입의 전자 방출 표시 디바이스, 일례로 표면 전도 에미션(SCE)형, 금속-절연층-금속(MIM)형 및 금속-절연층-반도체(MIS)형 전자 방출 표시 디바이스에 모두 적용 가능하다.

또한, 상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이와 같이 본 발명에 의한 전자 방출 표시 디바이스는 스프링 형상의 스페이서를 설치함에 따라 전자가 충돌하는 유효 면적을 효과적으로 줄여 전자 충돌에 의한 스페이서 대전과 이에 따른 전자빔 왜곡을 최소화한다. 따라서 본 발명에 의한 전자 방출 표시 디바이스는 스페이서 주위로 정확한 색 표시를 행하고, 화면에 스페이서가 보이지 않도록 하여 표시 품질을 높일 수 있다.

Claims (8)

1. 진공 용기 내부에 설치되어 진공 용기에 가해지는 압축력을 지지하며, 진공 용기와 접하는 제1 단부와 제2 단부를 구비하는 스페이서에 있어서,

   상기 스페이서가 높이 방향을 따라 소정의 탄성을 가지는 사각 스프링 모양으로 이루어지고, 상기 제1 단부와 제2 단부가 적어도 하나의 단위 화소를 포괄하는 크기로 형성되는 스페이서.
2. 제1항에 있어서,

   상기 제1 단부와 제2 단부가 하나의 화소를 구성하는 3개의 단위 화소를 포괄하는 크기로 형성되는 스페이서.
3. 제1항에 있어서,

   상기 적어도 제1 단부와 제2 단부를 감싸며 위치하는 절연 코팅층을 더욱 포함하는 스페이서.
4. 서로 대향 배치되는 제1 기판 및 제2 기판과;

   상기 제1 기판에 제공되는 전자 방출부들과;

   상기 제1 기판에 구비되어 단위 화소별로 상기 전자 방출부들의 방출 전류량을 제어하는 구동 전극들과;

   상기 제2 기판의 일면에 형성되는 형광층들과;

   상기 형광층들의 일면에 위치하는 애노드 전극; 및

   상기 제1 기판을 향한 제1 단부와 상기 제2 기판을 향한 제2 단부를 가지면서 상기 제1 기판과 제2 기판 사이에 위치하는 스페이서들을 포함하며,

   상기 각각의 스페이서가 상기 기판들의 두께 방향을 따라 소정의 탄성을 가지는 사각 스프링 모양으로 이루어지고, 상기 제1 단부와 제2 단부가 적어도 하나의 단위 화소를 둘러싸며 위치하는 전자 방출 표시 디바이스.
5. 제4항에 있어서,

   상기 제1 단부와 제2 단부가 하나의 화소를 구성하는 3개의 단위 화소를 둘러싸며 위치하는 전자 방출 표시 디바이스.
6. 제4항에 있어서,

   상기 스페이서가 적어도 제1 단부와 제2 단부를 감싸며 위치하는 절연 코팅층을 더욱 포함하는 전자 방출 표시 디바이스.
7. 제4항에 있어서,

   상기 구동 전극들이 절연층을 사이에 두고 서로 교차하는 방향을 따라 형성되는 캐소드 전극들 및 게이트 전극들을 포함하고,

   상기 전자 방출부가 상기 캐소드 전극들에 전기적으로 연결되는 전자 방출 표시 디바이스.
8. 제7항에 있어서,

   상기 캐소드 전극들 및 게이트 전극들과 절연을 유지하며 캐소드 전극들 및 게이트 전극들 상부에 위치하는 집속 전극을 더욱 포함하는 전자 방출 표시 디바이스.

Images