KR20070046540A - 전자 방출 디바이스와 이를 이용한 전자 방출 표시디바이스 - Google Patents

Abstract

본 발명은 전자빔 집속 효율을 높이고 전자 방출부의 유효 전자 방출 영역을 확대시키기 위하여 전극들과 전자 방출부의 배열 구조를 개선한 전자 방출 디바이스에 관한 것으로서, 본 발명에 따른 전자 방출 디바이스는 기판과, 기판 위에 형성되며 절연층으로 덮이는 라인 전극 및 라인 전극과 전기적으로 연결되고 절연층 위에 제공되는 대향 전극을 구비하는 게이트 전극들과, 대향 전극을 둘러싸는 개구부를 형성하며 절연층 위에 배치되는 캐소드 전극들과, 대향 전극 외측으로 캐소드 전극 위에 형성되는 전자 방출부와, 캐소드 전극들과 절연을 유지하며 캐소드 전극들 상부에 위치하고 전자 방출부 개방을 위한 개구부를 형성하는 집속 전극을 포함한다.

전자방출부, 캐소드전극, 게이트전극, 절연층, 비아홀, 대향전극, 집속전극

Description

전자 방출 디바이스와 이를 이용한 전자 방출 표시 디바이스 {ELECTRON EMISSION DEVICE AND ELECTRON EMISSION DISPALY DEVICE USING THE SAME}

도 1은 본 발명의 일 실시예에 따른 전자 방출 표시 디바이스의 부분 단면도이다.

도 2는 도 1에 도시한 전자 방출 디바이스의 부분 절개 사시도이다.

도 3은 도 1에 도시한 전자 방출 디바이스의 부분 평면도이다.

본 발명은 전자 방출 디바이스에 관한 것으로서, 보다 상세하게는 전자빔 집속 효율을 높이기 위하여 전극들과 전자 방출부의 배열 구조를 개선한 전자 방출 디바이스 및 이를 이용한 전자 방출 표시 디바이스에 관한 것이다.

일반적으로 전자 방출 소자(electron emission element)는 전자원의 종류에 따라 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식으로 분류할 수 있다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(Field Emitter Array; FEA)형, 표면 전도 에미션(Surface-Conduction Emission; SCE)형, 금속-절연층-금속(Metal-Insulator-Metal; MIM)형 및 금속-절연층-반도체(Metal-Insulator-Semiconductor; MIS)형 등이 알려져 있다.

이 중 FEA형 전자 방출 소자는 전자 방출부와 전자 방출부의 전자 방출을 제어하는 구동 전극으로서 하나의 캐소드 전극과 하나의 게이트 전극을 구비하며, 전자 방출부의 구성 물질로 일 함수가 낮거나 종횡비가 큰 물질, 일례로 탄소 나노튜브와 흑연 및 다이아몬드상 카본과 같은 탄소계 물질을 사용하여 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한다.

전자 방출 소자는 일 기판에 어레이를 이루며 배치되어 전자 방출 디바이스(electron emission device)를 구성하고, 전자 방출 디바이스는 형광층과 애노드 전극 등으로 이루어진 발광 유닛이 구비된 다른 기판과 결합하여 전자 방출 표시 디바이스(electron emission display device)를 구성한다.

통상의 FEA형 전자 방출 디바이스는 기판 위에 캐소드 전극들과 절연층 및 게이트 전극들이 순차적으로 형성되고, 게이트 전극과 절연층에 개구부가 형성되어 캐소드 전극의 표면 일부를 노출시키며, 개구부 내측으로 캐소드 전극 위에 전자 방출부가 형성된 구성으로 이루어진다.

그런데 전술한 구조에서는 캐소드 전극과 게이트 전극의 전압 차에 의해 전자 방출부 주위에 전계가 형성될 때, 주로 게이트 전극과 마주보는 전자 방출부의 윗면 가장자리에 전계가 집중되어 이로부터 전자들이 방출되므로, 전자들의 초기 발산각이 커서 상당한 빔 퍼짐이 발생하게 된다.

이로써 전자 방출부에서 방출된 전자들이 대응하는 단위 화소의 형광층 뿐만 아니라 이웃한 다른 단위 화소의 형광층에 함께 도달하여 타색 발광을 유발하는 등 표시 품질을 저하시킨다.

또한, 전계를 이용하는 FEA형 전자 방출 디바이스에서는 전자 방출부 가운데 실제 전계가 집중되어 전자들이 집중적으로 방출되는 유효 전자 방출 영역이 커야 에미션 전류량을 높일 수 있으며, 고휘도 화면과 저전압 구동을 실현할 수 있다.

그런데 전술한 바와 같이 전자 방출부가 게이트 전극의 개구부 내측에 위치하는 구조에서는 전자 방출부의 유효 전자 방출 영역이 크지 않으며, 에미션 전류량을 높이기 위해 하나의 단위 화소에 보다 많은 수의 전자 방출부를 배치해야 하지만, 제한된 단위 화소에 게이트 전극 개구부들과 전자 방출부들을 조밀하게 형성하는데에는 공정상 많은 어려움이 있다.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 전자빔 집속 효율을 높여 타색 발광을 억제하고, 전자 방출부의 에미션 전류량을 증가시켜 고휘도 화면과 저전압 구동을 실현할 수 있는 전자 방출 디바이스 및 이를 이용한 전자 방출 표시 디바이스를 제공하는데 있다.

상기의 목적을 달성하기 위하여 본 발명은,

기판과, 기판 위에 형성되며 절연층으로 덮이는 라인 전극 및 라인 전극과 전기적으로 연결되고 절연층 위에 제공되는 대향 전극을 구비하는 게이트 전극들과, 대향 전극을 둘러싸는 개구부를 형성하며 절연층 위에 배치되는 캐소드 전극들 과, 대향 전극 외측으로 캐소드 전극 위에 형성되는 전자 방출부와, 캐소드 전극들과 절연을 유지하며 캐소드 전극들 상부에 위치하고 전자 방출부 개방을 위한 개구부를 형성하는 집속 전극을 포함하는 전자 방출 디바이스를 제공한다.

상기 대향 전극은 절연층에 형성된 비아 홀을 통해 라인 전극과 접촉하여 이와 전기적으로 연결되며, 캐소드 전극들은 라인 전극과 교차하는 방향을 따라 형성된다.

상기 전자 방출부는 대향 전극을 둘러싸는 고리 모양으로 이루어지며, 집속 전극의 개구부는 전자 방출부에 대응하는 평면 형상을 가지면서 전자 방출부의 외곽 폭보다 큰 폭으로 형성된다.

또한, 상기의 목적을 달성하기 위하여 본 발명은,

서로 대향 배치되는 제1 기판 및 제2 기판과, 제1 기판 위에 형성되며 절연층으로 덮이는 라인 전극 및 라인 전극과 전기적으로 연결되고 절연층 위에 제공되는 대향 전극을 구비하는 게이트 전극들과, 대향 전극을 둘러싸는 개구부를 형성하며 절연층 위에 배치되는 캐소드 전극들과, 대향 전극 외측으로 캐소드 전극 위에 형성되는 전자 방출부와, 캐소드 전극들과 절연을 유지하며 캐소드 전극들 상부에 위치하고 전자 방출부 개방을 위한 개구부를 형성하는 집속 전극과, 제2 기판의 일면에 형성되는 형광층들과, 형광층들의 어느 일면에 형성되는 애노드 전극을 포함하는 전자 방출 표시 디바이스를 제공한다.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 1은 본 발명의 일 실시예에 따른 전자 방출 표시 디바이스의 부분 단면도이고, 도 2와 도 3은 각각 도 1에 도시한 전자 방출 디바이스의 부분 절개 사시도와 부분 평면도이다.

도면을 참고하면, 전자 방출 표시 디바이스는 소정의 간격을 두고 평행하게 대향 배치되는 제1 기판(10)과 제2 기판(12)을 포함한다. 제1 기판(10)과 제2 기판(12)의 가장자리에는 밀봉 부재(도시하지 않음)가 배치되어 두 기판을 접합시키며, 내부 공간이 대략 10^-6 torr의 진공도로 배기되어 제1 기판(10)과 제2 기판(12) 및 밀봉 부재가 진공 용기를 구성한다.

상기 제1 기판(10) 중 제2 기판(12)과의 대향면에는 전자 방출 소자들이 어레이를 이루며 배치되어 제1 기판(10)과 함께 전자 방출 디바이스(100)를 구성하고, 전자 방출 디바이스(100)가 제2 기판(12) 및 제2 기판(12)에 제공된 발광 유닛(110)과 결합하여 전자 방출 표시 디바이스를 구성한다.

먼저, 제1 기판(10) 위에는 제1 전극인 게이트 전극(14)의 라인 전극들(141)이 제1 기판(10)의 일 방향을 따라 스트라이프 패턴으로 형성되고, 라인 전극들(141)을 덮으면서 제1 기판(10) 전체에 제1 절연층(16)이 형성된다. 제1 절연층(16) 위에는 제2 전극인 캐소드 전극들(18)이 라인 전극(141)과 직교하는 방향을 따라 스트라이프 패턴으로 형성된다.

상기에서 라인 전극(141)과 캐소드 전극(18)의 교차 영역이 단위 화소를 이루며, 캐소드 전극(18)은 각 단위 화소마다 그 내부에 개구부(181)를 형성하여 제1 절연층(16)의 표면 일부를 노출시킨다. 이 개구부(181)에 의해 노출된 제1 절연층(16)에는 그 중앙에 비아 홀(via hole, 161)이 형성되어 라인 전극(141)의 표면 일부를 노출시킨다.

그리고 비아 홀(161)의 측벽과 라인 전극(141)의 표면, 그리고 제1 절연층(16)의 윗면 일부에 걸쳐 대향 전극(142)이 형성된다. 대향 전극(142)은 라인 전극(141)과 함께 게이트 전극(14)을 구성하며, 라인 전극(141)과 전기적으로 연결되어 이와 동일 전위를 유지한다.

이때 캐소드 전극(18)과 대향 전극(142)은, ①제1 절연층(16)에 비아 홀(161)을 형성하여 라인 전극(141)의 표면 일부를 노출시키고, ②제1 기판(10) 위 전체에 도전막을 코팅한 다음 이를 스트라이프 형상으로 패터닝함과 아울러 캐소드 전극 부위와 대향 전극 부위 사이를 제거하는 한번의 패터닝 과정을 통해 동시에 완성될 수 있다.

상기 대향 전극(142) 외측으로 캐소드 전극(18) 위에 대향 전극(142)을 둘러싸는 고리 모양의 전자 방출부(20)가 형성된다.

전자 방출부(20)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 탄소계 물질 또는 나노미터(nm) 사이즈 물질로 이루어질 수 있다. 전자 방출부(20)는 일례로 탄소 나노튜브(CNT), 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본(DLC), C₆₀, 실리콘 나노와이어 및 이들의 조합 물질을 포함할 수 있으며, 그 제조법으로 스크린 인쇄, 직접 성장, 스퍼터링 또는 화학기상증착 등을 적 용할 수 있다.

도면에서는 단위 화소마다 하나의 대향 전극(142)과 하나의 전자 방출부(20)가 위치하고, 대향 전극(142)과 전자 방출부(20)가 원형인 경우를 도시하였으나, 단위 화소별 대향 전극(142)과 전자 방출부(20)의 개수 및 평면 형상은 도시한 예에 한정되지 않고 다양하게 변형 가능하다.

상기 대향 전극(142)은 캐소드 전극(18)과의 전압 차를 이용해 전자 방출부(20)로부터 전자 방출을 유도하며, 전자 방출부(20) 중앙에 위치함에 따라 전자 방출부(20)에서 방출되는 전자들을 전자 방출부(20) 중심을 향해 모으는 기능을 한다. 그리고 고리 모양의 전자 방출부(20)는 대향 전극(142)과 마주하여 실제 전계가 집중되는 유효 전자 방출 영역을 넓게 확보할 수 있다.

그리고 캐소드 전극들(18)과 제1 절연층(16) 위로 제3 전극인 집속 전극(22)이 형성된다. 집속 전극(22) 하부에는 제2 절연층(24)이 위치하여 캐소드 전극들(18)과 집속 전극(22)을 절연시키며, 집속 전극(22)과 제2 절연층(24)에도 전자빔 통과를 위한 개구부(221, 241)가 마련된다. 개구부(221, 241)는 대향 전극(142) 및 전자 방출부(20)에 대응하는 평면 형상을 가지며, 전자 방출부(20)의 외곽 폭보다 큰 폭으로 형성된다.

다음으로, 제1 기판(10)에 대향하는 제2 기판(12)의 일면에는 형광층(26), 일례로 적색과 녹색 및 청색의 형광층들(26R, 26G, 26B)이 서로간 임의의 간격을 두고 형성되고, 각 형광층(26) 사이로 화면의 콘트라스트 향상을 위한 흑색층(28)이 형성된다. 형광층(26)은 제1 기판(10)에 설정되는 단위 화소에 한가지 색의 형 광층이 대응하도록 배치된다.

그리고 형광층(26)과 흑색층(28) 위로 알루미늄(Al)과 같은 금속막으로 이루어진 애노드 전극(30)이 형성된다. 애노드 전극(30)은 외부로부터 전자빔 가속에 필요한 고전압을 인가받아 형광층(26)을 고전위 상태로 유지시키며, 형광층(26)에서 방사된 가시광 중 제1 기판(10)을 향해 방사된 가시광을 제2 기판(12) 측으로 반사시켜 화면의 휘도를 높인다.

한편 애노드 전극은 ITO(indium tin oxide)와 같은 투명 도전막으로 이루어질 수 있으며, 이 경우 애노드 전극은 제2 기판(12)을 향한 형광층(26)과 흑색층(28)의 일면에 위치한다. 또한 애노드 전극으로서 전술한 투명 도전막과 금속막을 동시에 형성하는 구조도 가능하다.

그리고 제1 기판(10)과 제2 기판(12) 사이에는 진공 용기에 가해지는 압축력을 지지하고 두 기판의 간격을 일정하게 유지시키는 스페이서들(32)이 배치된다. 스페이서들(32)은 형광층(26)을 침범하지 않도록 흑색층(28)에 대응하여 위치한다.

전술한 구성의 전자 방출 표시 디바이스는 외부로부터 게이트 전극들(14), 캐소드 전극들(18), 집속 전극(22) 및 애노드 전극(30)에 소정의 전압을 공급하여 구동한다.

일례로 게이트 전극들(14)과 캐소드 전극들(18) 중 어느 한 전극들이 주사 구동 전압을 인가받아 주사 전극들로 기능하고, 다른 한 전극들이 데이터 구동 전압을 인가받아 데이터 전극들로 기능한다. 그리고 집속 전극(22)은 전자빔 집속에 필요한 전압, 일례로 0V 또는 수 내지 수십 볼트의 음의 직류 전압을 인가받으며, 애노드 전극(30)은 전자빔 가속에 필요한 전압, 일례로 수백 내지 수천 볼트의 양의 직류 전압을 인가받는다.

그러면 캐소드 전극(18)과 게이트 전극(14)의 전압 차가 임계치 이상인 단위 화소들에서 전자 방출부(20) 주위에 전계가 형성되어 이로부터 전자들이 방출된다. 방출된 전자들은 집속 전극(22)의 개구부(221)를 통과하면서 전자빔 다발의 중심부로 집속되고, 애노드 전극(30)에 인가된 고전압에 이끌려 대응하는 단위 화소의 형광층(26)에 충돌함으로써 이를 발광시킨다.

전술한 구동 과정에서 본 실시예의 전자 방출 표시 디바이스는 대향 전극(142)이 전자 방출부(20) 내측에 위치함에 따라, 대향 전극(142)을 향한 전자 방출부(20)의 내측 가장자리에 전계가 집중되어 이로부터 전자들이 방출된다. 즉 전자들은 전자 방출부(20)의 외측이 아닌 전자 방출부(20)의 중심을 향해 자체 집속을 이루며 방출되고, 이 전자들은 다시 집속 전극(22)의 개구부(221)를 통과하면서 2차 집속이 이루어진다.

또한 고리 모양의 전자 방출부(20)는 대향 전극(142)과 마주하는 내측 가장자리 전체를 유효 전자 방출 영역으로 확보한다. 따라서 본 실시예의 전자 방출 표시 디바이스는 전자빔 집속 효율을 높여 타색 발광을 억제하며, 전자 방출부(20)의 에미션 전류량을 늘려 고휘도 화면과 저전압 구동을 용이하게 실현할 수 있다.

한편, 전술한 구조의 전자 방출 표시 디바이스는 향상된 빔집속 효과로 인해 제1 기판(10)과 제2 기판(12)의 간격을 1mm 이상으로 설정할 수 있으며, 애노드 전극(30)에 10kV 이상의 고전압을 인가할 수 있어 휘도 향상에 더 큰 효과를 가진다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이와 같이 본 발명에 의한 전자 방출 표시 디바이스는 전술한 대향 전극과 전자 방출부 형상에 의해 전자들을 전자 방출부 중심을 향해 자체 집속시키고, 집속 전극이 이 전자들을 전자빔 다발의 중심부로 2차 집속시켜 타색 발광을 억제한다. 또한 본 발명에 의한 전자 방출 표시 디바이스는 전자 방출부의 유효 전자 방출 영역을 확대시켜 화면의 휘도를 높이고, 저전압 구동에 유리한 효과를 갖는다.

Claims (8)

1. 기판과;

   상기 기판 위에 형성되며 절연층으로 덮이는 라인 전극 및 라인 전극과 전기적으로 연결되고 절연층 위에 제공되는 대향 전극을 구비하는 게이트 전극들과;

   상기 대향 전극을 둘러싸는 개구부를 형성하며 상기 절연층 위에 배치되는 캐소드 전극들과;

   상기 대향 전극 외측으로 상기 캐소드 전극 위에 형성되는 전자 방출부; 및

   상기 캐소드 전극들과 절연을 유지하며 캐소드 전극들 상부에 위치하고 상기 전자 방출부 개방을 위한 개구부를 형성하는 집속 전극

   을 포함하는 전자 방출 디바이스.
2. 제1항에 있어서,

   상기 절연층이 비아 홀을 형성하고, 상기 대향 전극이 비아 홀을 통해 상기 라인 전극과 접촉하는 전자 방출 디바이스.
3. 제1항에 있어서,

   상기 캐소드 전극들이 상기 라인 전극과 교차하는 방향을 따라 형성되는 전자 방출 디바이스.
4. 제1항에 있어서,

   상기 전자 방출부가 상기 대향 전극을 둘러싸는 고리 모양으로 이루어지는 전자 방출 디바이스.
5. 제4항에 있어서,

   상기 대향 전극이 원형으로 이루어지고, 상기 전자 방출부가 원형의 고리 모양으로 이루어지는 전자 방출 디바이스.
6. 제4항에 있어서,

   상기 집속 전극의 개구부가 상기 전자 방출부에 대응하는 평면 형상을 가지며, 전자 방출부의 외곽 폭보다 큰 폭으로 형성되는 전자 방출 디바이스.
7. 제1항에 있어서,

   상기 전자 방출부가 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀ 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하는 전자 방출 디바이스.
8. 제1항 내지 제7항 중 어느 한 항에 기재된 전자 방출 디바이스와;

   상기 기판에 대향 배치되는 타측 기판과;

   상기 타측 기판의 일면에 형성되는 형광층들; 및

   상기 형광층들의 일면에 형성되는 애노드 전극

   을 포함하는 전자 방출 표시 디바이스.

Images