KR20070046541A - 전자 방출 표시 디바이스 - Google Patents

Abstract

본 발명은 스페이서 대전에 의한 전자빔 궤적 변화를 최소화하여 표시 균일도를 높일 수 있는 전자 방출 표시 디바이스에 관한 것이다. 본 발명에 따른 전자 방출 표시 디바이스는 서로 대향 배치되는 제1 기판 및 제2 기판과, 제1 기판 위에 단위 화소마다 복수개로 구비되는 전자 방출부들과, 전자 방출부들 상부에 위치하며 전자빔 통과를 위한 개구부를 형성하는 집속 전극과, 제2 기판의 일면에 형성되는 형광층들과, 제1 기판과 제2 기판 사이에 배치되는 스페이서들을 포함한다. 이때 집속 전극은 스페이서와 이웃하는 적어도 하나의 단위 화소에서 스페이서와 이웃하지 않는 단위 화소보다 많은 수의 개구부를 형성한다.

전자방출부, 스페이서, 캐소드전극, 게이트전극, 형광층, 집속전극

Description

전자 방출 표시 디바이스 {ELECTRON EMISSION DISPLAY DEVICE}

도 1은 본 발명의 일 실시예에 따른 전자 방출 표시 디바이스의 부분 분해 사시도이다.

도 2는 본 발명의 일 실시예에 따른 전자 방출 표시 디바이스의 부분 단면도이다.

도 3은 도 1에 도시한 전자 방출 디바이스의 부분 평면도이다.

도 4는 도 3에 도시한 단위 화소 구성에서 예상되는 전자빔 스폿 형상을 도시한 개략도이다.

도 5는 집속 전극이 단위 화소별로 하나의 개구부를 형성하는 비교예의 전자 방출 표시 디바이스를 도시한 부분 평면도이다.

도 6은 도 5에 도시한 단위 화소 구성에서 예상되는 전자빔 스폿 형상을 도시한 개략도이다.

본 발명은 전자 방출 표시 디바이스에 관한 것으로서, 보다 상세하게는 진공 용기 내부에 배치되어 진공 압축력을 지지하는 스페이서들을 구비한 전자 방출 표 시 디바이스에 관한 것이다.

일반적으로 전자 방출 소자(electron emission element)는 전자원의 종류에 따라 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식으로 분류할 수 있다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(Field Emitter Array; FEA)형, 표면 전도 에미션(Surface-Conduction Emission; SCE)형, 금속-절연층-금속(Metal-Insulator-Metal; MIM)형 및 금속-절연층-반도체(Metal-Insulator-Semiconductor; MIS)형 등이 알려져 있다.

전자 방출 소자는 일 기판에 어레이를 이루며 배치되어 전자 방출 디바이스(electron emission device)를 구성하고, 전자 방출 디바이스는 형광층과 애노드 전극 등으로 이루어진 발광 유닛이 구비된 다른 기판과 결합하여 전자 방출 표시 디바이스(electron emission display device)를 구성한다.

상기 전자 방출 표시 디바이스에서 전자 방출 소자들이 배치되는 제1 기판과 발광 유닛이 제공되는 제2 기판은 밀봉 부재에 의해 가장자리가 일체로 접합된 다음 내부 공간이 대략 10^-6 torr의 진공도로 배기되어 밀봉 부재와 함께 진공 용기를 구성한다. 진공 용기는 내부와 외부의 압력 차이에 의해 강한 압축력을 인가받으며, 이 압축력은 화면 사이즈에 비례하여 커진다.

따라서 제1 기판과 제2 기판 사이에 다수의 스페이서를 설치하여 진공 용기에 가해지는 압축력을 지지하고, 두 기판의 간격을 일정하게 유지시키는 기술이 개 발되어 사용되고 있다. 이때 스페이서는 글래스 또는 세라믹과 같이 강도가 우수하고 도전성이 없는 물질로 제작되며, 형광층을 침범하지 않도록 흑색층에 대응하여 위치한다.

그런데 전자 방출 표시 디바이스는 집속 전극을 구비하는 경우에 있어서도 완벽한 전자빔 직진성을 확보하기 어렵기 때문에, 제1 기판의 전자 방출부에서 방출된 전자들이 해당 형광층이 위치하는 제2 기판을 향할 때 소정의 발산각을 가지고 퍼지며 진행하게 된다. 이러한 전자빔 퍼짐으로 인해 스페이서 표면에 전자가 충돌하게 되고, 전자가 충돌한 스페이서는 재료 특성(유전상수, 2차 전자 방출 계수 등)에 따라 그 표면이 양 또는 음의 전위로 대전된다.

대전된 스페이서는 스페이서 주위의 전기장을 변화시켜 전자빔 경로를 왜곡시킨다. 예컨대 양의 전위로 대전된 스페이서는 전자빔을 끌어당기고, 음의 전위로 대전된 스페이서는 전자빔을 밀어낸다. 따라서 스페이서 주위의 단위 화소에서 전자빔 이동 궤적이 변화하여 제2 기판에 도달하는 전자빔 스폿이 스페이서를 향해 끌리거나 스페이서로부터 밀려나게 된다.

그 결과, 스페이서와 이웃한 단위 화소와 그렇지 않은 단위 화소간 전자빔 스폿 형상에 차이가 발생하여 표시 균일도를 저하시키고, 스페이서 주위로 정확한 색 구현을 방해하며, 화면에 스페이서가 인지되는 표시 품질 저하를 유발한다.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 스페이서 대전에 의한 전자빔 궤적 변화를 최소화하여 표시 균일도를 높일 수 있는 전자 방출 표시 디바이스를 제공하는데 있다.

상기의 목적을 달성하기 위하여 본 발명은,

서로 대향 배치되는 제1 기판 및 제2 기판과, 제1 기판 위에 단위 화소마다 복수개로 구비되는 전자 방출부들과, 전자 방출부들 상부에 위치하며 전자빔 통과를 위한 개구부를 형성하는 집속 전극과, 제2 기판의 일면에 형성되는 형광층들과, 제1 기판과 제2 기판 사이에 배치되는 스페이서들을 포함하며, 집속 전극이 스페이서와 이웃하는 적어도 하나의 단위 화소에서 스페이서와 이웃하지 않는 단위 화소보다 많은 수의 개구부를 형성하는 전자 방출 표시 디바이스를 제공한다.

상기 집속 전극은 스페이서와 이웃하지 않는 단위 화소들에서 단위 화소별로 하나의 개구부를 형성할 수 있다. 또한 집속 전극은 스페이서와 이웃하는 적어도 하나의 단위 화소에서 스페이서와의 이격 거리가 상이한 적어도 2개의 개구부를 형성할 수 있다.

상기 전자 방출 표시 디바이스는 제1 기판 위에 형성되며 전자 방출부들과 전기적으로 연결되는 캐소드 전극들과, 캐소드 전극들과 절연을 유지하며 캐소드 전극들과 교차하는 방향을 따라 형성되는 게이트 전극들을 더욱 포함한다.

이때 단위 화소가 상기 캐소드 전극들과 게이트 전극들의 교차 영역에 대응하고, 전자 방출부들이 단위 화소마다 캐소드 전극과 게이트 전극 중 어느 한 전극의 길이 방향을 따라 일렬로 위치할 수 있다.

상기 스페이서들은 벽체형으로 이루어질 수 있고, 제1 기판의 일 방향 및 이 방향과 직교하는 다른 일 방향을 따라 복수개의 단위 화소들을 사이에 두고 이격되어 위치할 수 있다.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 1과 도 2는 각각 본 발명의 일 실시예에 따른 전자 방출 표시 디바이스의 부분 분해 사시도와 부분 단면도이고, 도 3은 도 1에 도시한 전자 방출 디바이스의 부분 평면도이다.

도면을 참고하면, 전자 방출 표시 디바이스는 소정의 간격을 두고 평행하게 대향 배치되는 제1 기판(10)과 제2 기판(12)을 포함한다. 제1 기판(10)과 제2 기판(12)의 가장자리에는 밀봉 부재(도시하지 않음)가 배치되어 두 기판을 접합시키며, 내부 공간이 대략 10^-6 torr의 진공도로 배기되어 제1 기판(10)과 제2 기판(12) 및 밀봉 부재가 진공 용기를 구성한다.

상기 제1 기판(10) 중 제2 기판(12)과의 대향면에는 전자 방출 소자들이 어레이를 이루며 배치되어 제1 기판(10)과 함께 전자 방출 디바이스(100)를 구성하고, 전자 방출 디바이스(100)가 제2 기판(12) 및 제2 기판(12)에 제공된 발광 유닛(110)과 결합하여 전자 방출 표시 디바이스를 구성한다.

먼저, 제1 기판(10) 위에는 제1 전극인 캐소드 전극들(14)이 제1 기판(10)의 일 방향을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극들(14)을 덮으면서 제1 기판(10) 전체에 제1 절연층(16)이 형성된다. 제1 절연층(16) 위에는 제2 전극인 게이트 전극들(18)이 캐소드 전극(14)과 직교하는 방향을 따라 스트라이프 패턴으로 형성된다.

상기 캐소드 전극들(14)과 게이트 전극들(18)의 교차 영역이 단위 화소를 이루며, 캐소드 전극들(14) 위로 각 단위 화소마다 전자 방출부들(20)이 형성된다. 그리고 제1 절연층(16)과 게이트 전극들(18)에는 각 전자 방출부(20)에 대응하는 개구부(161, 181)가 형성되어 제1 기판(10) 상에 전자 방출부(20)가 노출되도록 한다.

전자 방출부(20)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 탄소계 물질 또는 나노미터(nm) 사이즈 물질로 이루어질 수 있다. 전자 방출부(20)는 탄소 나노튜브(CNT), 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본(DLC), C₆₀, 실리콘 나노와이어 및 이들의 조합 물질을 포함할 수 있으며, 그 제조법으로 스크린 인쇄, 직접 성장, 스퍼터링 또는 화학기상증착(CVD) 등을 적용할 수 있다.

다른 한편으로, 전자 방출부는 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뾰족한 팁 구조물로 이루어질 수 있다.

전자 방출부들(20)은 단위 화소마다 2개의 열을 이루며 캐소드 전극(14)과 게이트 전극(18) 중 어느 한 전극, 일례로 캐소드 전극(14)의 길이 방향을 따라 일렬로 위치할 수 있고, 각 전자 방출부(20)의 평면 형상은 원형으로 이루어질 수 있다. 단위 화소별 전자 방출부들(20)의 배열 형상과 전자 방출부(20)의 평면 형상은 도시한 예에 한정되지 않고 다양하게 변형 가능하다.

또한, 상기에서는 제1 절연층(16)을 사이에 두고 게이트 전극들(18)이 캐소드 전극들(14) 상부에 위치하는 구조에 대해 설명하였으나, 게이트 전극들이 제1 절연층을 사이에 두고 캐소드 전극들 하부에 위치하는 구조도 가능하며, 이 경우 전자 방출부들은 제1 절연층 위에서 캐소드 전극의 측면에 형성될 수 있다.

그리고 게이트 전극들(18)과 제1 절연층(16) 위로 제3 전극인 집속 전극(22)이 형성된다. 집속 전극(22) 하부에는 제2 절연층(24)이 위치하여 게이트 전극들(18)과 집속 전극(22)을 절연시키며, 집속 전극(22)과 제2 절연층(24)에도 전자빔 통과를 위한 개구부(221, 241)가 마련된다.

본 실시예에서 집속 전극(22)은 추후 설명하는 스페이서(26)에 대해 스페이서(26)와 이웃하는 단위 화소와 그렇지 않은 단위 화소에서 서로 다른 형상의 개구부(221, 221')를 형성한다.

다음으로, 제1 기판(10)에 대향하는 제2 기판(12)의 일면에는 형광층(28), 일례로 적색과 녹색 및 청색의 형광층들(28R, 28G, 28B)이 서로간 임의의 간격을 두고 형성되고, 각 형광층(28) 사이로 화면의 콘트라스트 향상을 위한 흑색층(30)이 형성된다. 형광층(28)은 제1 기판(10)에 설정되는 단위 화소마다 하나의 형광층이 대응하도록 배치된다.

그리고 형광층(28)과 흑색층(30) 위로 알루미늄(Al)과 같은 금속막으로 이루어진 애노드 전극(32)이 형성된다. 애노드 전극(32)은 외부로부터 전자빔 가속에 필요한 고전압을 인가받아 형광층(28)을 고전위 상태로 유지시키며, 형광층(28)에 서 방사된 가시광 중 제1 기판(10)을 향해 방사된 가시광을 제2 기판(12) 측으로 반사시켜 화면의 휘도를 높인다.

한편, 애노드 전극은 금속막이 아닌 ITO(indium tin oxide)와 같은 투명 도전막으로 이루어질 수 있다. 이 경우 애노드 전극은 제2 기판(12)을 향한 형광층(28)과 흑색층(30)의 일면에 위치한다. 또한 애노드 전극으로서 전술한 투명 도전막과 금속막을 동시에 사용하는 구조도 가능하다.

그리고 제1 기판(10)과 제2 기판(12) 사이에는 진공 용기에 가해지는 압축력을 지지하고 두 기판의 간격을 일정하게 유지시키는 다수의 스페이서들(26)이 배치된다. 스페이서들(26)은 형광층(28)을 침범하지 않도록 흑색층(30)에 대응하여 위치한다.

도면에서는 일례로 게이트 전극(18)과 나란하게 배치된 벽체형(wall-type) 스페이서를 도시하였다. 그리고 도 1에서는 편의상 하나의 스페이서(26)를 도시하였으나, 스페이서들(26)은 복수개의 단위 화소를 사이에 두고 화면의 수평 방향(도면의 x축 방향) 및 화면의 수직 방향(도면의 y축 방향)을 따라 서로 이격되어 위치한다.

본 실시예에서 집속 전극(22)은 스페이서(26)와 이웃하는 단위 화소들(이하, 편의상 '제1 단위 화소들'이라 한다)에서 전자빔 이동 궤적을 고려하여 스페이서(26)와 이웃하지 않은 단위 화소들(이하, 편의상 '제2 단위 화소들'이라 한다)과 서로 다른 형상의 개구부를 형성한다.

즉 제2 단위 화소들에서는 집속 전극(22)이 단위 화소별로 하나의 개구부 (221)를 형성하여 해당 단위 화소에서 방출되는 전자들을 포괄적으로 집속시킨다. 반면, 제1 단위 화소들에서는 집속 전극(22)이 단위 화소별로 스페이서(26)와의 이격 거리가 서로 다른 적어도 2개의 개구부(222, 223)를 형성하여 해당 단위 화소에서 방출되는 전자들을 적어도 2개의 그룹으로 모아서 집속시킨다.

도 3에서는 일례로 집속 전극이 제1 단위 화소에서 스페이서(26)와 d1의 이격 거리를 가지는 제1 개구부(222)와, 스페이서(26)와 d2의 이격 거리를 가지는 제2 개구부(223)를 구비하여 단위 화소 중앙에 제1 개구부(222)와 제2 개구부(223) 사이를 가로지르는 하나의 브릿지(224)가 형성된 구성을 도시하였다. 이 브릿지(224)는 스페이서(26) 표면이 일례로 양의 전위로 대전될 때, 집속 전계 베리어로 기능하여 제2 개구부(223) 내측에서 방출된 전자들이 대전된 스페이서(26) 방향으로 끌리는 것을 억제하는 역할을 한다.

전술한 구성의 전자 방출 표시 디바이스는 외부로부터 캐소드 전극들(14), 게이트 전극들(18), 집속 전극(22) 및 애노드 전극(32)에 소정의 전압을 공급하여 구동한다.

일례로 캐소드 전극들(14)과 게이트 전극들(18) 중 어느 한 전극들이 주사 구동 전압을 인가받아 주사 전극들로 기능하고, 다른 한 전극들이 데이터 구동 전압을 인가받아 데이터 전극들로 기능한다. 그리고 집속 전극(22)은 전자빔 집속에 필요한 전압, 일례로 0V 또는 수 내지 수십 볼트의 음의 직류 전압을 인가받으며, 애노드 전극(32)은 전자빔 가속에 필요한 전압, 일례로 수백 내지 수천 볼트의 양의 직류 전압을 인가받는다.

그러면 캐소드 전극(14)과 게이트 전극(18)간 전압 차가 임계치 이상인 화소들에서 전자 방출부(20) 주위에 전계가 형성되어 이로부터 전자들이 방출된다. 방출된 전자들은 집속 전극(22)의 개구부(221, 221')를 통과하면서 전자빔 다발의 중심부로 집속되고, 애노드 전극(32)에 인가된 고전압에 이끌려 대응하는 형광층(28)에 충돌함으로써 이를 발광시킨다.

전술한 구동 과정 중에 집속 전극(22)의 작용에도 불구하고 전자빔 다발의 주변부로 발산하는 전자들이 존재하며, 이 전자들의 일부가 스페이서(26) 표면에 충돌하여 스페이서(26) 표면을 일례로 양의 전위로 대전시킨다.

이때 스페이서(26)와 이웃하는 제1 단위 화소들에서 집속 전극(22)이 적어도 2개의 개구부(222, 223)를 형성함에 따라, 집속 전극(22)의 브릿지(224)가 스페이서(26)를 향해 끌리기 쉬운 제2 개구부(223) 내측에서 방출된 전자들을 스페이서(26) 반대 방향으로 밀어 스페이서(26) 대전으로 인한 전자빔 왜곡을 억제한다.

도 4는 도 3에 도시한 제1 단위 화소와 제2 단위 화소 구성에서 예상되는 전자빔 스폿 형상을 도시한 개략도이다.

도 3과 도 4를 참고하면, 제2 단위 화소에서는 스페이서(26)에 의한 전자빔 경로 왜곡이 없으므로 집속 전극(22)의 개구부(221) 형상을 따라 전자빔 스폿(BS1)이 형성된다. 그리고 제1 단위 화소에서는 스페이서(26) 대전으로 인해 전자빔이 스페이서(26)를 향해 끌리는 힘을 받지만, 브릿지(224)가 스페이서(26)를 향해 끌리는 전자들을 반대 방향으로 밀어냄으로써 제2 단위 화소와 거의 유사한 모양의 전자빔 스폿(BS2)을 형성할 수 있다.

도 5는 제1 단위 화소와 제2 단위 화소 모두에서 집속 전극이 단위 화소별로 하나의 개구부를 형성하는 비교예의 전자 방출 표시 디바이스를 도시한 부분 평면도이고, 도 6은 도 5에 도시한 구성에서 예상되는 전자빔 스폿 형상을 도시한 개략도이다.

도면을 참고하면, 스페이서(11)가 일례로 양의 전위로 대전되었을 때, 제1 단위 화소에서 스페이서(11)와 가까운 거리에 위치하는 전자 방출부들(13)은 집속 전극에 둘러싸여 있으므로 이 전자 방출부(13)에서 방출되는 전자들은 스페이서(11)를 향한 끌림 현상이 적다. 반면 스페이서(11)와 멀리 떨어져 위치하는 전자 방출부들(13')은 집속 전극의 영향을 덜 받게 되므로 이 전자 방출부(13')에서 방출되는 전자들은 스페이서(11)를 향해 쉽게 끌리게 된다. 도면에서 부호 15는 집속 전극 개구부를 나타낸다.

따라서 도 6에 도시한 바와 같이, 제2 단위 화소에서 형성되는 전자빔 스폿(BS3)에 비해 제1 단위 화소에서 형성되는 전자빔 스폿(BS4)은 그 전체가 스페이서(11)를 향해 끌리는 결과를 나타내며, 화면에 스페이서가 인지되는 표시 품질 저하를 유발한다.

상기에서는 전계 방출 어레이(FEA)형 전자 방출 표시 디바이스에 대해 설명하였으나, 본 발명은 FEA형에 한정되지 않고 스페이서와 집속 전극을 구비하는 다른 타입의 전자 방출 표시 디바이스에도 용이하게 적용 가능하다.

또한, 상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도 면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이와 같이 본 발명에 의한 전자 방출 표시 디바이스는 스페이서와 이웃하는 단위 화소들에서 집속 전극에 적어도 2개의 개구부를 형성함에 따라, 스페이서가 대전된 경우에 있어서도 스페이서를 향한 전자빔 끌림을 억제할 수 있다. 따라서 본 발명에 의한 전자 방출 표시 디바이스는 스페이서로 주위로 색 구현이 정확하게 이루어지고, 화면에 스페이서가 인지되지 않도록 하여 표시 품질을 높일 수 있다.

Claims (8)

1. 서로 대향 배치되는 제1 기판 및 제2 기판과;

   상기 제1 기판 위에 단위 화소마다 복수개로 구비되는 전자 방출부들과;

   상기 전자 방출부들 상부에 위치하며 전자빔 통과를 위한 개구부를 형성하는 집속 전극과;

   상기 제2 기판의 일면에 형성되는 형광층들; 및

   상기 제1 기판과 제2 기판 사이에 배치되는 스페이서들을 포함하며,

   상기 집속 전극이 상기 스페이서와 이웃하는 적어도 하나의 단위 화소에서 스페이서와 이웃하지 않는 단위 화소보다 많은 수의 개구부를 형성하는 전자 방출 표시 디바이스.
2. 제1항에 있어서,

   상기 집속 전극이 상기 스페이서와 이웃하지 않는 단위 화소들에서 단위 화소별로 하나의 개구부를 형성하는 전자 방출 표시 디바이스.
3. 제2항에 있어서,

   상기 집속 전극이 상기 스페이서와 이웃하는 적어도 하나의 단위 화소에서 스페이서와의 이격 거리가 상이한 적어도 2개의 개구부를 형성하는 전자 방출 표시 디바이스.
4. 제2항 또는 제3항에 있어서,

   상기 제1 기판 위에 형성되며 상기 전자 방출부들과 전기적으로 연결되는 캐소드 전극들과, 캐소드 전극들과 절연을 유지하며 캐소드 전극들과 교차하는 방향을 따라 형성되는 게이트 전극들을 더욱 포함하는 전자 방출 표시 디바이스.
5. 제4항에 있어서,

   상기 단위 화소가 상기 캐소드 전극들과 게이트 전극들의 교차 영역에 대응하고, 상기 전자 방출부들이 단위 화소마다 캐소드 전극과 게이트 전극 중 어느 한 전극의 길이 방향을 따라 일렬로 위치하는 전자 방출 표시 디바이스.
6. 제5항에 있어서,

   상기 전자 방출부들이 상기 단위 화소마다 2개의 열을 이루며 상기 캐소드 전극의 길이 방향을 따라 일렬로 위치하는 전자 방출 표시 디바이스.
7. 제1항에 있어서,

   상기 전자 방출부가 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀ 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하는 전자 방출 표시 디바이스.
8. 제1항에 있어서,

   상기 스페이서들이 벽체형으로 이루어지고, 상기 제1 기판의 일 방향 및 이 방향과 직교하는 다른 일 방향을 따라 복수개의 단위 화소들을 사이에 두고 이격되어 위치하는 전자 방출 표시 디바이스.

Images