KR20070018527A - 반도체 디바이스 제조를 위한 오버레이 마크 및 이를이용한 오버레이 측정방법 - Google Patents

반도체 디바이스 제조를 위한 오버레이 마크 및 이를이용한 오버레이 측정방법 Download PDF

Info

Publication number
KR20070018527A
KR20070018527A KR1020050073305A KR20050073305A KR20070018527A KR 20070018527 A KR20070018527 A KR 20070018527A KR 1020050073305 A KR1020050073305 A KR 1020050073305A KR 20050073305 A KR20050073305 A KR 20050073305A KR 20070018527 A KR20070018527 A KR 20070018527A
Authority
KR
South Korea
Prior art keywords
overlay
pattern
mother
layer
son
Prior art date
Application number
KR1020050073305A
Other languages
English (en)
Other versions
KR100689709B1 (ko
Inventor
강현태
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050073305A priority Critical patent/KR100689709B1/ko
Priority to US11/485,322 priority patent/US20070035039A1/en
Publication of KR20070018527A publication Critical patent/KR20070018527A/ko
Application granted granted Critical
Publication of KR100689709B1 publication Critical patent/KR100689709B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체 디바이스 제조를 위한 오버레이 마크 및 이를 이용한 오버레이 측정방법에 관한 것이다. 본 발명에서는, 두 개 이상의 서로 다른 층에 형성되어 있는 두 개 이상의 하부 패턴을 서로 직교하는 방향으로 배열하여 사각구조의 어미자를 형성한다. 그리고, 상기 어미자를 구성하는 각기 다른 층에 형성되어 있는 패턴을 각각의 포컬 플레인으로 설정하여 각각의 패턴에 대한 파형을 검출하고, 상기 파형으로부터 전체 어미자의 센터 지점을 검출한다. 그리고, 상기 어미자 상부에 형성되어 있는 아들자 또한 포컬 플레인으로 설정하여 아들자를 구성하는 상기 패턴의 파형을 검출하고, 상기 파형으로부터 아들자의 센터 지점을 검출한다. 그리고 나서, 상기 검출된 어미자 및 아들자의 센터 지점간의 오차를 분석함으로써, 별도의 공정을 추가함이 없이도 멀티 레이어로 구성된 어미자와 그 상부에 형성된 아들자간의 오버레이 정도를 보다 정확하게 측정할 수 있게 된다.
반도체, 오버레이 마크, 얼라인먼트, 포컬 플레인

Description

반도체 디바이스 제조를 위한 오버레이 마크 및 이를 이용한 오버레이 측정방법{overlay apparatus for semiconductor device manufacturing and overlay measuring method the same}
도 1은 종래 기술에 따른 오버레이 마크가 도시되어 있다.
도 2는 상기 도 1에 대한 A-A`방향으로의 단면구조를 나타낸다.
도 3은 상기 도 1에 도시되어 있는 오버레이 마크의 어미자 패턴에 대한 파형을 나타낸다.
도 4는 상기 도 1에 도시되어 있는 오버레이 마크의 아들자 패턴에 대한 파형을 나타낸다.
도 5는 본 발명의 바람직한 실시예에 따른 오버레이 마크를 나타낸다.
도 6 및 도 7은 상기 도 5에 대한 E-E` 및 F-F` 방향으로의 단면 구조를 나타낸다.
도 8 및 도 9는 상기 도 5에 도시되어 있는 오버레이 마크중 일부 어미자 패턴에 대한 파형을 나타낸다.
도 10a 및 도 10b는 상기 도 5에 도시되어 있는 오버레이 마크중 아들자 패턴에 대한 파형을 나타낸다.
< 도면의 주요 부분에 대한 부호의 설명 >
100: 반도체 기판 102: 제1패턴
104: 제1층간절연막 106: 제2패턴
108: 제2층간절연막 110: 제3패턴
본 발명은 반도체 디바이스 제조를 위한 오버레이 마크 및 이를 이용한 오버레이 측정방법에 관한 것으로서, 보다 상세하게는 멀티 포커스 플레인을 이용한 오버레이 마크 및 이를 이용한 오버레이 측정방법에 관한 것이다.
일반적으로 반도체 디바이스는 웨이퍼 표면 상부에 여러 가지 기능을 수행하는 박막을 증착하고 이를 패터닝하여 다양한 회로 기하구조를 형성함으로써 제조하게 된다. 이러한 반도체 디바이스를 제조하기 위한 공정은 크게 반도체 기판 내부로 3족 또는 5족의 불순물 이온을 주입하는 불순물 이온주입 공정, 반도체 기판 상에 물질막을 형성하는 박막증착(deposition)공정, 상기 박막증착 공정으로 형성된 물질막을 원하는 형상으로 패터닝하는 식각 공정, 웨이퍼 표면에 층간절연막등을 증착한 후에 일괄적으로 웨이퍼 표면을 폴리싱하여 단차를 없애는 연마 공정을 비롯하여 불순물 제거를 위한 웨이퍼 세정 공정등과 같은 여러 단위 공정들로 이루어져 있다.
최근 정보 통신 분야의 급속한 발달과 컴퓨터와 같은 정보 매체의 급속한 대중화에 따라 반도체 디바이스도 비약적으로 발전하고 있다. 이로 인해 그 기능적인 면에 있어서, 고속으로 동작함과 아울러 대용량의 저장 능력을 가질 것이 요구되어 반도체 디바이스의 집적도는 점차 증가되고 있는 실정이다. 이처럼 반도체 디바이스의 대용량화 및 고집적화 추세로 인해 반도체 디바이스의 집적도가 증가함에 따라 반도체 메모리셀을 구성하는 각각의 단위소자 사이즈 또한 점차 축소되고 있다. 따라서, 제한된 면적내에 필요한 패턴을 모두 구비할 수 있는 다층구조가 고집적화 기술의 한 일환으로서 점차 그 적용범위가 확대되고 있다.
이러한 다층구조를 위한 고집적화 기술로서는, 예컨대 다수의 메탈층을 금속의 비아 콘택(via contact)으로 서로 연결하는 더블 레이어 공정을 비롯하여 반도체 기판의 동일 수직선상 위에 두 개 이상의 트랜지스터를 수직 구조로 형성하는 적층 트랜지스터 공정이 널리 실시되고 있다.
한편, 메모리 셀 영역은 주변회로 영역에 비하여 패턴밀도가 매우 높은데, 반도체 디바이스의 집적도가 증가함에 따라 인접 패턴들과의 단차로 인하여 물질막의 스텝 커버리지(step coverage)가 불량해진다. 뿐만 아니라 사진식각 공정시 해상도(resolution)가 저하되어 정확한 프로파일을 얻을 수 없으며, 공정 마진의 부족으로 인하여 미스얼라인(mis-align)이 유발되기도 한다.
따라서, 반도체 디바이스를 제조를 위한 핵심 공정중의 하나인 사진식각 공정을 실시함에 있어서는 패턴간의 미스얼라인을 최소화하기 위하여, 이전 스텝에서 이미 형성되어 있는 패턴과 현재 스텝에서 새로이 패터닝되어질 패턴간의 오버레이 정도를 반드시 확인하여야 한다. 반도체 디바이스가 고집적화 및 소형화되어감에 따라 이러한 하부층과 상부층간의 이러한 오버레이 정도는 반도체 디바이스의 수율 및 신뢰성을 좌우하는 주요 요인으로 인식되고 있으며, 그 오버레이 정도를 측정하기 위한 오버레이 키 및 이를 이용한 오버레이 측정방법이 미국특허 제6,440,262호 및 제6,083,807호등에 개시되어 있다.
일반적으로 하부층과 상부층간의 오버레이는 오버레이 통상적으로 어미자와 아들자로 구성된 오버레이 마크를 통해 측정하게 되는데, 이러한 오버레이 마크는 메모리 셀 영역에 영향을 주지 않기 위하여 대부분 스크라이브 영역에 형성된다.
하기의 도 1에는 종래 기술에 따른 오버레이 마크가 도시되어 있다.
도 1을 참조하면, 참조부호 12는 어미자를 나타내며, 참조부호 16은 아들자를 나타낸다. 이처럼 오버레이 키는 어미자(12)와 아들자(16)로 구성되는데, 상기 어미자(12)와 아들자(16)의 센터를 각각 검출한다. 그리고, 상기 어미자(12)와 아들자(16)의 각 센터간 오차를 이용하여 이전 스텝에서 형성된 패턴과 현재 스텝에서 형성되어질 패턴간의 오버레이 정도를 측정하게 된다.
한편, 이러한 어미자(12)와 아들자(16)간의 오버레이 정도는 오버레이 측정장치를 이용하여 광학적인 방법으로 측정한다. 즉, 이전 스텝에서 형성된 어미자와 현재 스텝에서 형성된 아들자의 광학적 콘트라스트 차를 광학 현미경을 이용하여 측정함으로써, 어미자와 아들자간의 오버레이 정도를 측정하게 된다. 이러한 오버레이 측정방법을 하기의 도 2 및 도 3을 참조하여 보다 상세히 살펴보기로 하자.
먼저, 도 2는 상기 도 1에 대한 A-A`방향으로의 단면도를 나타낸다.
도 2를 참조하면, 예컨대 반도체 기판(10)에 통상의 사진식각 공정을 실시하여 제1패턴(12)을 형성한다. 이처럼, 상기 반도체 기판(10) 상부에 형성된 제1패턴(12)는 도 1에 도시되어 있는 어미자로서 기능하게 되는 것이다.
그리고, 상기 제1패턴(12)이 형성되어 있는 반도체 기판(10) 상부에 예컨대 SiO2 또는 SiON을 이용하여 층간절연막(14)을 형성한다. 이어서, 상기 층간절연막(14) 상부에 포토레지스트를 도포한 뒤, 이를 패터닝하여 아들자로서 기능하는 제2패턴(16)을 형성하게 된다.
이어서, 상기 어미자(12) 및 아들자(16)의 공통된 영역(참조부호 B)에 오버레이 측정장치의 게이트(도시되지 않음)을 위치시킨 뒤, 오버레이 측정을 위한 레이저 광(18)을 조사한다. 그 결과, 도 2에 도시되어 있는 것과 같이, 어미자(12)와 아들자(16)의 에지에서 빛이 산란되어 반사된다. 그리고, 어미자(12)와 아들자(16)의 에지에서 산란된 반사광(20)은 오버레이 측정장비 내부의 광센서로 입사되지 못하게 되어, 결과적으로 상기 광센서로부터 도 3 및 도 4에 도시된 것과 같은 파형이 출력된다.
이때, 상기 광(18) 조사시, 상기 어미자(12) 및 아들자(16)를 각각의 포컬 플레인으로 설정하게 되는데, 도 3은 상기 어미자(12) 패턴을 포컬 플레인으로 설정하였을 경우의 파형을 나타낸다. 이처럼, 상기 어미자(12) 패턴을 포컬 플레인으로 설정하게 되면, 어미자(12) 패턴에 대한 해상도가 높아지게 되어, 도 3에 도시된 것과 같이, 어미자(12) 패턴에 대한 파형(22a,22b)이 선명하게 출력된다. 따라 서, 좌측 어미자 파형(22a)과 우측 어미자 파형(22b)간 거리(C)에 대한 센터 지점을 측정한다.
한편, 도 4는 상기 아들자(16) 패턴을 포컬 플레인으로 설정하였을 경우의 파형을 나타낸다. 상기 아들자(16) 패턴을 포컬 플레인으로 설정하게 되면, 아들자(16) 패턴에 대한 해상도가 높아지게 되어, 도 4에 도시된 것과 같이, 아들자(16) 패턴에 대한 파형(24a,24b)이 선명하게 출력된다. 따라서, 좌측 아들자 파형(24a)과 우측 아들자 파형(24b)간 거리(D)에 대한 센터 지점을 측정한다.
그리고, 상기 어미자(12) 패턴의 센터 지점 및 아들자(16) 패턴의 센터 지점간의 오차를 검출하여 어미자(12) 및 아들자(16)로 구성된 전체 오버레이 마크의 오버레이 정도를 측정하게 되는 것이다.
이와 같이, 어미자(12)와 아들자(16)로 각각 이루어진 아우터 박스 및 이너 박스의 두 센터를 찾아내고 그 센터들간의 거리를 측정하여 오버레이 정도를 측정하기 위해서는, 정확한 포커스 지점을 찾아야 한다. 따라서, 상기한 바와 같이, 상기 어미자(12) 및 아들자(16) 패턴이 포커싱의 기준이 되는 포컬 플레인으로 설정되는 것이다. 이처럼 아우터 박스의 포컬 플레인 및 이너 박스의 포컬 플레인을 설정하여 정확한 포커스 지점을 찾아낸 후, 아우터 박스 및 이너 박스의 센터 지점, 즉 오버레이 마크의 센터 지점을 찾아냄으로써, 오버레이 마크의 오버레이 정도를 측정하는 것이다.
한편, 반도체 디바이스의 집적도 향상을 위해 다층구조가 보편화됨에 따라 두 개 이상의 패턴간 오버레이 정도를 비교해야 하는 경우가 있다. 그러나, 상기 도 1 및 도 4를 참조하여 설명한 바와 같이, 종래에는 상부 및 하부에 위치한 두 패턴간의 오버레이 정도에 대해서만 측정하는 방식이었다. 따라서, 예컨대 세 개층에 형성되어 있는 패턴들에 포컬 플레인을 설정하여 종래의 방법으로 오버레이 측정을 할 경우, 서로 다른 층에 형성되어 있는 세 개의 패턴들중 두 개의 패턴들에 대해서만 포컬 플레인이 설정되므로, 포컬 플레인이 설정되지 못한 나머지 패턴에 대해서는 시그날이 미약하여 전체적으로 세 개의 패턴들에 대한 오버레이 정도를 오측정(mis measuring)할 우려가 있다.
상기와 같은 종래의 문제점을 해결하기 위한 본 발명의 목적은, 서로 다른 층에 형성되어 있는 두 개 이상의 패턴으로 이루어진 어미자에 대한 아들자의 오버레이 정도를 보다 정확히 측정할 수 있도록 하는 오버레이 마크 및 이를 이용한 오버레이 측정방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 오버레이 마크는, 반도체 기판상의 제1층에 제1방향으로 형성되고 서로 마주보는 한쌍의 제1오버레이 패턴과, 상기 제1층 상부의 제2층에 상기 제1오버레이 패턴과 직교하는 제2방향으로 상기 제1오버레이 패턴의 양측 말단부에 서로 마주보도록 형성되어 있는 한쌍의 제2오버레이 패턴으로 이루어진 어미자; 및 상기 제2층 상부의 제3층에 형성되며, 상기 어미자를 구성하는 제1오버레이 패턴 및 제2오버레이 패턴과 각기 소정 거리 이격되어 나란한 방향으로 형성된 제3오버레이 패턴으로 이루어진 아들자를 포함함을 특징으로 한다.
또한, 상기 목적을 달성하기 위한 본 발명에 다른 오버레이 측정방법은, 반도체 기판상의 제1층에 제1방향으로 형성되고 서로 마주보는 한쌍의 제1오버레이 패턴 및 상기 제1층 상부의 제2층에 상기 제1오버레이 패턴과 직교하는 제2방향으로 상기 제1오버레이 패턴의 양측 말단부에 서로 마주보도록 형성되어 있는 한쌍의 제2오버레이 패턴으로 이루어진 어미자의 상기 제1오버레이 패턴 및 제2오버레이 패턴을 각각 포커싱의 기준이 되는 포컬 플레인으로 설정한 뒤, 상기 제1오버레이 패턴과 제2오버레이 패턴의 각 파형으로부터 어미자의 센터 지점을 검출하는 단계와; 상기 제2층 상부의 제3층에 형성되며, 상기 어미자를 구성하는 제1오버레이 패턴 및 제2오버레이 패턴과 각기 소정 거리 이격되어 나란한 방향으로 형성된 제3오버레이 패턴으로 이루어진 아들자를 포커싱의 기준이 되는 포컬 플레인으로 설정한 뒤, 상기 아들자의 파형으로부터 센터 지점을 검출하는 단계와; 상기 어미자의 센터 지점과 아들자의 센터 지점간의 오차를 검출함으로써, 상기 어미자와 아들자간의 오버레이 정도를 측정하는 단계를 포함함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명하기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 본 발명의 카테고리를 벗어나지 않는 범위내에서 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 5는 본 발명의 바람직한 실시예에 따른 오버레이 마크를 나타내며, 도 6 및 도 7은 상기 도 5에 대한 E-E` 및 F-F` 방향으로의 단면 구조를 나타낸다.
먼저, 도 5를 참조하면, 어미자(102, 106) 및 아들자(110)로 이루어진 오버레이 마크가 형성되어 있다. 본 발명에 따른 상기 오버레이 마크의 어미자는 서로 다른 층에 형성되어 있는 각기 다른 두 개의 패턴(102, 108)이 서로 직교하는 방향으로 배열되어 이루어진 것이 특징인데, 하기의 도 6 및 도 7을 참조하여 보다 상세히 살펴보기로 하자.
도 6 및 도 7을 참조하면, 반도체 기판(100) 상부에 통상의 사진식각 공정을 실시하여 수직방향(도 5를 기준으로 하였을 경우)의 제1어미자로서 기능하는 제1패턴(102)을 형성한다. 이때, 상기 제1패턴(102)은 폴리실리콘등의 도전막일 수 있다. 이어서, 상기 제1패턴(102)이 형성되어 있는 반도체 기판(100) 상부에 예컨대 SiO2 또는 SiON을 100~300Å의 두께로 증착하여 제1층간절연막(104)을 형성한다. 그리고, 상기 제1층간절연막(104) 상부에 통상의 사진식각 공정을 실시하여 상기 제1패턴(102)과 직교하는 수평방향(도 5를 기준으로 하였을 경우)의 제2어미자로서 기능하는 제2패턴(106)을 형성한다. 이때, 상기 제2패턴(106) 또한 폴리실리콘등의 도전막일 수 있다. 그리고 나서, 상기 제2패턴(106)이 형성되어 있는 반도체 기판(100) 상부에, 예컨대 SiO2 또는 SiON을 100~300Å의 두께로 증착하여 제2층간절연막(108)을 형성한다. 이어서, 상기 제2층간절연막(108) 상부에 포토레지스트를 도 포한 뒤, 이를 사진식각하여 아들자로서 기능하는 제3패턴(110)을 형성한다. 여기서, 상기 제3패턴(110)은 제1패턴(102) 및 제2패턴(106)으로 이루어진 어미자의 내부 또는 외부에 위치하도록 형성될 수 있다.
상기한 바와 같이, 전체 어미자를 구성하는 제1어미자 및 제2어미자로서 기능하는 제1패턴(102) 및 제2패턴(106)이 서로 다른 층에, 서로 직교하는 방향으로 형성되어 있으므로 상기 도 5의 E-E` 방향으로의 단면구조는 도 6과 같이 도시되며, 상기 도 5의 F-F` 방향으로의 단면구조는 도 7과 같이 도시된다. 즉, 도 6에서는 제2패턴(106)을 확인할 수 없으며, 도 7에서는 제1패턴(102)을 확인할 수 없다.
한편, 상기와 같은 오버레이 마크의 어미자(102,106)와 아들자(110)간의 오버레이 정도를 계측하기 위해서는, 수직방향의 어미자를 구성하는 제1패턴(102) 및 수평방향의 어미자를 구성하는 제2패턴(106)을 포커싱의 기준이 되는 포컬 플레인으로 설정하여 각각의 센터 지점을 측정함으로써 전체 어미자의 센터 지점을 측정한다. 또한, 아들자를 구성하는 제3패턴(110)을 포컬 플레인으로 설정하여 그 센터 지점을 측정한다. 그리고 나서, 상기 어미자의 센터 지점과 아들자의 센터 지점간의 오차를 검출하여 이전 스텝에서 형성된 어미자(102,106)와 현재 스텝에서 형성된 아들자(110)간의 오버레이 정도를 측정하게 되는 것이다. 이때, 상기와 같이 설정된 포컬 플레인에 조사되는 광원으로서는 g-line(436nm), 녹색광(547)등의 가시광선 또는 헬륨(He)-네온(Ne) 레이저(633nm), 헬륨(He)-카드뮴(Cd) 레이저(442nm)의 레이저광이 광원으로서 사용될 수 있다. 그러면, 하기의 도 8 내지 도 10b를 참조하여 본 발명에 따른 오버레이 측정방법을 상세히 설명하기로 한다.
도 8은 수직방향의 어미자를 구성하는 제1패턴(102)을 포컬 플레인으로 설정하였을 경우, 제1패턴(102)에 대한 파형을 나타낸다. 상기 제1패턴(102)을 포컬 플레인으로 설정하게 되면, 제1패턴(102)에 대한 해상도가 높아지게 된다. 그 결과, 도 8을 통해 확인할 수 있는 것과 같이, 제1패턴(102)에 대한 파형(200a,200b)이 선명하게 출력된다. 여기서, 파형(200a) 및 파형(200b)는 상기 도 5를 기준으로 하였을 때, 각각 좌측 및 우측에 형성되어 있는 제1패턴(102)에 대한 파형으로서, 상기 파형(200a) 및 파형(200b)간 거리(참조부호 G)에 대한 센터 지점을 측정한다.
그리고, 도 9는 수평방향의 어미자를 구성하는 제2패턴(106)을 포컬 플레인으로 설정하였을 경우, 제2패턴(106)에 대한 파형을 나타낸다. 상기 제2패턴(106)을 포컬 플레인으로 설정하게 되면, 제2패턴(106)에 대한 해상도가 높아지게 된다. 그 결과, 도 9를 통해 확인할 수 있는 것과 같이, 제2패턴(106)에 대한 파형(202a,202b)이 선명하게 출력된다. 여기서, 파형(202a) 및 파형(202b)는 상기 도 5를 기준으로 하였을 때, 각각 하부 및 상부측에 형성되어 있는 제2패턴(106)에 대한 파형으로서, 상기 파형(202a) 및 파형(202b)간 거리(참조부호 H)에 대한 센터 지점을 측정한다. 그리고, 상기 제1패턴(102)에 대한 센터 지점과 제2패턴(106)에 대한 센터 지점을 종합하여 상기 제1패턴(102) 및 제2패턴(106)으로 구성되는 전체 어미자(102,106)에 대한 센터 지점을 측정한다.
그리고, 도 10a 및 도 10b는 상기 아들자를 구성하는 제3패턴(110)을 포컬 플레인으로 설정하였을 경우, 제3패턴(110)에 대한 파형을 나타낸다. 먼저, 도 10a는 도 5를 기준으로 하였을 때 좌측 및 우측에 형성되어 있는 제3패턴(110)에 대한 파형을 나타내는 도면으로서, 참조부호 204a 및 204b는 좌측 및 우측에 형성되어 있는 제3패턴(110)에 대한 각각의 파형을 나타낸다. 그리고, 도 10b는 도 5를 기준으로 하였을 때 하부 및 상부에 형성되어 있는 제3패턴(110)에 대한 파형을 나타내는 도면으로서, 참조부호 204c 및 204d는 하부 및 상부에 형성되어 있는 제3패턴(110)에 대한 각각의 파형을 나타낸다. 상기 아들자를 구성하는 제3패턴(110)을 포컬 플레인으로 설정하게 되면, 상기 제3패턴(110)에 대한 해상도가 높아지게 된다. 그 결과, 도 10a 및 도 10b를 통해 확인할 수 있는 것과 같이, 제3패턴(110)에 대한 파형(204a,204b,204c,204d)이 선명하게 출력되는데, 상기 파형(204a,204b,204c,204d)간 거리(참조부호 I,J)에 대한 센터 지점을 측정한다.
상기와 같이, 어미자를 구성하는 제1패턴(102), 제2패턴(106) 및 아들자를 구성하는 제3패턴(110)을 각각 포커 플레인으로 설정한 뒤, 상기 제1패턴(102), 제2패턴(106) 및 제3패턴(110)에 대한 각각의 파형을 검출한다. 그리고, 상기 제1패턴(102) 및 제2패턴(106)의 파형을 이용하여 어미자에 대한 센터 지점을 검출하고, 상기 제3패턴(110)의 파형을 이용하여 아들자에 대한 센터 지점을 검출한다. 그리고 나서, 상기 어미자의 센터 지점과 아들자의 센터 지점간의 오차를 검출함으로써, 이전 스텝에서 형성된 어미자와 현재 스텝에서 형성된 아들자간의 오버레이 정도를 측정하게 된다.
상기한 바와 같이, 본 발명에서는 반도체 디바이스의 집적도 향상을 위해 다층구조가 보편화됨에 따라 두 개 이상의 서로 다른 층에 형성되어 있는 두 개 이상의 하부 패턴에 대한 상부 패턴의 오버레이 정도를 측정하기 위하여, 상기 서로 다 른 층에 형성되어 있는 패턴을 서로 직교하는 방향(X축 및 Y축)으로 배열하여 제1어미자 및 제2어미자로 이루어진 전체 어미자를 형성한다. 그리고, 상기 서로 다른 층에 서로 직교하는 방향으로 형성되어 있는 제1어미자 및 제2어미자 패턴을 각각의 포컬 플레인으로 설정하여 각각의 패턴에 대한 파형을 검출한다. 그리고, 상기 검출된 제1어미자 패턴 및 제2어미자 패턴에 대한 파형에 이용하여 전체 어미자의 센터 지점을 검출한다. 그리고, 상기 어미자 상부에 형성되어 있는 아들자를 구성하는 패턴 또한 포컬 플레인으로 설정하여 아들자 패턴에 대한 파형을 검출하고, 그 센터 지점을 찾아낸다. 그리고 나서, 상기 전체 어미자와 아들자의 센터 지점의 오차를 검출함으로써, 별도의 추가 공정없이 멀티 레이어로 구성된 어미자와 그 상부에 형성된 아들자간의 오버레이 정도를 보다 정확하게 측정할 수 있게 된다.
상기한 바와 같이 본 발명에 의하면, 반도체 디바이스 제조를 위한 오버레이 마크를 구현함에 있어서, 두 개 이상의 서로 다른 층에 형성되어 있는 두 개 이상의 하부 패턴을 서로 직교하는 방향으로 배열하여 어미자를 형성한다. 그리고, 상기 서로 다른 층에 서로 직교하는 방향으로 배열되어 있는 어미자 패턴을 각각의 포컬 플레인으로 설정하여 파형을 검출하고 센터 지점을 측정한다. 그리고, 상기 어미자 상부의 아들자 패턴을 포컬 플레인으로 설정하여 검출된 파형을 통해 센터 지점을 측정한 뒤, 상기 어미자의 센터 지점과 오차를 검출함으로써, 별도의 공정을 추가함이 없이 서로 다른 층에 형성되어 있는 두 개 이상의 패턴으로 이루어진 어미자와 아들자간의 오버레이 정도를 보다 정확히 측정할 수 있게 된다.

Claims (14)

  1. 반도체 디바이스 제조를 위한 오버레이 마크에 있어서:
    반도체 기판상의 제1층에 제1방향으로 형성되고 서로 마주보는 한쌍의 제1오버레이 패턴과, 상기 제1층 상부의 제2층에 상기 제1오버레이 패턴과 직교하는 제2방향으로 상기 제1오버레이 패턴의 양측 말단부에 서로 마주보도록 형성되어 있는 한쌍의 제2오버레이 패턴으로 이루어진 어미자; 및
    상기 제2층 상부의 제3층에 형성되며, 상기 어미자를 구성하는 제1오버레이 패턴 및 제2오버레이 패턴과 각기 소정 거리 이격되어 나란한 방향으로 형성된 제3오버레이 패턴으로 이루어진 아들자를 포함함을 특징으로 하는 반도체 디바이스 제조를 위한 오버레이 마크.
  2. 제 1항에 있어서, 상기 아들자는 상기 어미자의 내부 또는 외부에 위치하도록 형성됨을 특징으로 하는 반도체 디바이스 제조를 위한 오버레이 마크.
  3. 제 1항에 있어서, 상기 아들자는 상기 어미자 면적에 비해 보다 크거나 보다 작게 형성됨을 특징으로 하는 반도체 디바이스 제조를 위한 오버레이 마크.
  4. 반도체 디바이스 제조를 위한 오버레이 마크에 있어서:
    반도체 기판상의 제1층에 제1방향으로 서로 마주보도록 형성되어 있는 한쌍의 제1오버레이 패턴;
    상기 제1층 상부의 제2층에 상기 제1오버레이 패턴과 직교하는 제2방향으로 제1오버레이 패턴의 양측 말단부에 서로 마주보도록 형성되어 있으며, 상기 제1오버레이 패턴과 결합되어 사각형상을 이루고 있는 한쌍의 제2오버레이 패턴; 및
    상기 제2층 상부의 제3층에 형성되며, 상기 제1오버레이 패턴 및 제2오버레이 패턴과 소정 거리 이격되어 나란한 방향으로 형성된 제3오버레이 패턴을 포함함을 특징으로 하는 반도체 디바이스 제조를 위한 오버레이 마크.
  5. 제 4항에 있어서, 상기 제3오버레이 패턴은 사각형상을 이루고 있는 제1오버레이 패턴 및 제2오버레이 패턴의 내부 또는 외부에 위치하도록 형성됨을 특징으로 하는 반도체 디바이스 제조를 위한 오버레이 마크.
  6. 제 4항에 있어서, 상기 제3오버레이 패턴은 제1오버레이 패턴 및 제2오버레이 패턴으로 이루어진 사각형상의 면적에 비해 보다 크거나 보다 작게 형성됨을 특징으로 하는 반도체 디바이스 제조를 위한 오버레이 마크.
  7. 반도체 디바이스 제조를 위한 오버레이 측정방법에 있어서:
    반도체 기판상의 제1층에 제1방향으로 형성되고 서로 마주보는 한쌍의 제1오버레이 패턴과, 상기 제1층 상부의 제2층에 상기 제1오버레이 패턴과 직교하는 제2방향으로 상기 제1오버레이 패턴의 양측 말단부에 서로 마주보도록 형성되어 있는 한쌍의 제2오버레이 패턴으로 이루어진 어미자의 상기 제1오버레이 패턴 및 제2오버레이 패턴을 각각 포커싱의 기준이 되는 포컬 플레인으로 설정한 뒤, 상기 제1오버레이 패턴과 제2오버레이 패턴의 각 파형으로부터 어미자의 센터 지점을 검출하는 단계와;
    상기 제2층 상부의 제3층에 형성되며, 상기 어미자를 구성하는 제1오버레이 패턴 및 제2오버레이 패턴과 각기 소정 거리 이격되어 나란한 방향으로 형성된 제3오버레이 패턴으로 이루어진 아들자를 포커싱의 기준이 되는 포컬 플레인으로 설정한 뒤, 상기 아들자의 파형으로부터 센터 지점을 검출하는 단계와;
    상기 어미자의 센터 지점과 아들자의 센터 지점간의 오차를 검출함으로써, 상기 어미자와 아들자간의 오버레이 정도를 측정하는 단계를 포함함을 특징으로 하는 반도체 디바이스 제조를 위한 오버레이 측정방법.
  8. 제 7항에 있어서, 상기 어미자는 도전막으로 형성됨을 특징으로 하는 반도체 디바이스 제조를 위한 오버레이 마크.
  9. 제 7항에 있어서, 상기 아들자는 포토레지스트로 형성됨을 특징으로 하는 반도체 디바이스 제조를 위한 오버레이 마크.
  10. 제 7항에 있어서, 상기 포컬 플레인에 조사되는 광원으로서는 g-line(436nm), 녹색광(547)등의 가시광선 또는 헬륨(He)-네온(Ne) 레이저(633nm), 헬륨(He)-카드뮴(Cd) 레이저(442nm)의 레이저광이 이용됨을 특징으로 하는 반도체 디바이스 제조를 위한 오버레이 측정방법.
  11. 반도체 디바이스 제조를 위한 오버레이 측정방법에 있어서:
    반도체 기판상의 제1층에 제1방향으로 형성되어 있는 마주보는 한쌍의 제1오버레이 패턴을 포커싱의 기준이 되는 포컬 플레인으로 설정하여 상기 제1오버레이 패턴의 파형을 출력하고, 상기 파형으로부터 그 센터 지점을 검출하는 단계와;
    상기 제1층 상부의 제2층에 상기 제1패턴과 직교하는 제2방향으로 상기 제1오버레이 패턴의 양측 말단부에 서로 마주보도록 형성되어 있는 한쌍의 제2오버레이 패턴을 포커싱의 기준이 되는 포컬 플레인으로 설정하여 상기 제2오버레이 패턴의 파형을 출력하고, 상기 파형으로부터 그 센터 지점을 검출한 뒤, 상기 제1오버레이 패턴의 센터 지점과의 공통 센터 지점을 검출하는 단계와;
    상기 제2층 상부의 제3층에 형성되며, 상기 제1오버레이 패턴 및 제2오버레이 패턴과 각기 소정 거리 이격되어 나란한 방향으로 형성된 제3오버레이 패턴을 포커싱의 기준이 되는 포컬 플레인으로 설정하여 제3패턴의 파형을 출력하고, 상기 파형으로부터 그 센터 지점을 검출하는 단계와;
    상기 제1오버레이 패턴 및 제2오버레이 패턴의 공통 센터 지점과 제3오버레이 패턴의 센터 지점간의 오차를 검출함으로써, 상기 제1오버레이 패턴 및 제2오버레이 패턴에 대한 제3오버레이 패턴의 오버레이 정도를 측정하는 단계를 포함함을 특징으로 하는 반도체 디바이스 제조를 위한 오버레이 측정방법.
  12. 제 11항에 있어서, 상기 어미자는 도전막으로 형성됨을 특징으로 하는 반도체 디바이스 제조를 위한 오버레이 마크.
  13. 제 11항에 있어서, 상기 아들자는 포토레지스트로 형성됨을 특징으로 하는 반도체 디바이스 제조를 위한 오버레이 마크.
  14. 제 11항에 있어서, 상기 포컬 플레인에 조사되는 광원으로서는 g-line(436nm), 녹색광(547)등의 가시광선 또는 헬륨(He)-네온(Ne) 레이저(633nm), 헬륨(He)-카드뮴(Cd) 레이저(442nm)의 레이저광이 이용됨을 특징으로 하는 반도체 디바이스 제조를 위한 오버레이 측정방법.
KR1020050073305A 2005-08-10 2005-08-10 반도체 디바이스 제조를 위한 오버레이 마크 및 이를이용한 오버레이 측정방법 KR100689709B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050073305A KR100689709B1 (ko) 2005-08-10 2005-08-10 반도체 디바이스 제조를 위한 오버레이 마크 및 이를이용한 오버레이 측정방법
US11/485,322 US20070035039A1 (en) 2005-08-10 2006-07-13 Overlay marker for use in fabricating a semiconductor device and related method of measuring overlay accuracy

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050073305A KR100689709B1 (ko) 2005-08-10 2005-08-10 반도체 디바이스 제조를 위한 오버레이 마크 및 이를이용한 오버레이 측정방법

Publications (2)

Publication Number Publication Date
KR20070018527A true KR20070018527A (ko) 2007-02-14
KR100689709B1 KR100689709B1 (ko) 2007-03-08

Family

ID=37741869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050073305A KR100689709B1 (ko) 2005-08-10 2005-08-10 반도체 디바이스 제조를 위한 오버레이 마크 및 이를이용한 오버레이 측정방법

Country Status (2)

Country Link
US (1) US20070035039A1 (ko)
KR (1) KR100689709B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100896850B1 (ko) * 2007-05-31 2009-05-12 주식회사 동부하이텍 오버레이 키 정렬방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8908181B2 (en) * 2012-06-28 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Overlay mark and method of measuring the same
KR102094974B1 (ko) 2013-03-08 2020-03-30 삼성전자주식회사 오버레이 계측 방법
KR101714616B1 (ko) 2016-05-30 2017-04-26 (주)오로스 테크놀로지 세 개 층의 오버레이를 측정하는 방법
KR102120551B1 (ko) 2018-09-14 2020-06-09 (주)오로스 테크놀로지 오버레이 측정장치
KR102273278B1 (ko) 2019-09-10 2021-07-07 (주)오로스 테크놀로지 오버레이 측정장치
KR102461662B1 (ko) 2020-07-02 2022-11-02 (주)오로스 테크놀로지 오버레이 측정장치
KR102524462B1 (ko) 2022-03-28 2023-04-21 (주)오로스 테크놀로지 오버레이 측정장치
KR102550408B1 (ko) 2023-02-14 2023-07-03 (주)오로스 테크놀로지 오버레이 측정장치 및 방법
US11971248B1 (en) 2023-03-29 2024-04-30 Auros Technology, Inc. Wavelength-tunable fiber optic light source and overlay measurement device with same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216257A (en) * 1990-07-09 1993-06-01 Brueck Steven R J Method and apparatus for alignment and overlay of submicron lithographic features
JP3693370B2 (ja) * 1994-10-18 2005-09-07 株式会社ルネサステクノロジ 重合わせ精度測定マーク
JP3552884B2 (ja) 1997-09-04 2004-08-11 沖電気工業株式会社 重ね合わせ精度測定用パターン
JPH11307418A (ja) 1998-04-20 1999-11-05 Matsushita Electron Corp マスク合わせマークおよびマスク合わせ方法
US6429930B1 (en) * 2000-09-06 2002-08-06 Accent Optical Technologies, Inc. Determination of center of focus by diffraction signature analysis
US6842237B2 (en) * 2001-12-28 2005-01-11 International Business Machines Corporation Phase shifted test pattern for monitoring focus and aberrations in optical projection systems
US7190823B2 (en) * 2002-03-17 2007-03-13 United Microelectronics Corp. Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same
US6885429B2 (en) * 2002-06-28 2005-04-26 Asml Holding N.V. System and method for automated focus measuring of a lithography tool
US7065737B2 (en) * 2004-03-01 2006-06-20 Advanced Micro Devices, Inc Multi-layer overlay measurement and correction technique for IC manufacturing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100896850B1 (ko) * 2007-05-31 2009-05-12 주식회사 동부하이텍 오버레이 키 정렬방법

Also Published As

Publication number Publication date
US20070035039A1 (en) 2007-02-15
KR100689709B1 (ko) 2007-03-08

Similar Documents

Publication Publication Date Title
KR100689709B1 (ko) 반도체 디바이스 제조를 위한 오버레이 마크 및 이를이용한 오버레이 측정방법
US8361876B2 (en) Manufacturing method of semiconductor device
US8143731B2 (en) Integrated alignment and overlay mark
US7732105B2 (en) Photomask with overlay mark and method of fabricating semiconductor device
KR20020072044A (ko) 오버레이 키 및 그의 제조방법과 이를 이용한 오버레이측정방법
US7541120B2 (en) Manufacturing method of semiconductor device
US8288242B2 (en) Overlay vernier key and method for fabricating the same
US6498401B2 (en) Alignment mark set and method of measuring alignment accuracy
US7582899B2 (en) Semiconductor device having overlay measurement mark and method of fabricating the same
JP2002296760A (ja) フォトマスク及びそれを用いた半導体装置の製造方法
US8018078B2 (en) Photo key and method of fabricating semiconductor device using the photo key
JP2006332177A (ja) 半導体ウエハ、その製造方法及びマスク
US7136520B2 (en) Method of checking alignment accuracy of patterns on stacked semiconductor layers
WO1999008314A1 (fr) Dispositif de circuit integre a semi-conducteur et procede de fabrication correspondant
KR100834832B1 (ko) 오버레이 계측설비를 이용한 패턴의 임계치수 측정방법
US5882980A (en) Process of forming bipolar alignment mark for semiconductor
KR20100072886A (ko) 멀티오버레이 측정마크 및 그 형성 방법
CN108227390B (zh) 一种光刻机的像质检测方法
KR0148617B1 (ko) 다층배선을 갖는 고집적회로의 포토레지스트 체크 패턴
JP4342202B2 (ja) アライメントマークの形成方法およびそれを用いた半導体装置の製造方法
KR100819094B1 (ko) 반도체 메모리 디바이스 제조를 위한 글로벌 매칭 방법
KR100542692B1 (ko) 중첩오차 측정마크
JP2007184345A (ja) 半導体装置及びその製造方法、合わせ検査マーク
JP2015032783A (ja) 半導体装置の製造方法
KR20040086857A (ko) 반도체소자의 중첩마크 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee