JPH11307418A - マスク合わせマークおよびマスク合わせ方法 - Google Patents
マスク合わせマークおよびマスク合わせ方法Info
- Publication number
- JPH11307418A JPH11307418A JP10109126A JP10912698A JPH11307418A JP H11307418 A JPH11307418 A JP H11307418A JP 10109126 A JP10109126 A JP 10109126A JP 10912698 A JP10912698 A JP 10912698A JP H11307418 A JPH11307418 A JP H11307418A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- alignment
- pattern
- mask layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 2つの被アライメントレイヤに対するアライ
メントレイヤの重ね合わせずれが共に最小となるように
マスク合わせの補正位置を求めるための合わせマークの
半導体基板上における面積を減少させ、また補正値を簡
単に求められるようにする。 【解決手段】 マスク合わせマークMを、第1の被アラ
イメントレイヤにより形成したパターン1と、第2の被
アライメントレイヤにより形成したパターン2と、この
間に形成した第3のアライメントレイヤ用のレジストパ
ターン3から構成する。そして両側のパターン1,2に
対するレジストパターン3の距離、例えばx5,x6を
測定し、x5=x6となるように位置補正を行うという
簡単な方法によって、重ね合わせずれを最小にすること
ができる。このように1つのマークMによって補正が可
能であるため、チップサイズの縮小化、および生産性の
向上を図ることができる。
メントレイヤの重ね合わせずれが共に最小となるように
マスク合わせの補正位置を求めるための合わせマークの
半導体基板上における面積を減少させ、また補正値を簡
単に求められるようにする。 【解決手段】 マスク合わせマークMを、第1の被アラ
イメントレイヤにより形成したパターン1と、第2の被
アライメントレイヤにより形成したパターン2と、この
間に形成した第3のアライメントレイヤ用のレジストパ
ターン3から構成する。そして両側のパターン1,2に
対するレジストパターン3の距離、例えばx5,x6を
測定し、x5=x6となるように位置補正を行うという
簡単な方法によって、重ね合わせずれを最小にすること
ができる。このように1つのマークMによって補正が可
能であるため、チップサイズの縮小化、および生産性の
向上を図ることができる。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
工程において使用され、半導体装置に形成されるべきパ
ターンのうち、相異なる第1および第2の2つのレイヤ
パターンに対して第3のレイヤパターンのマスク合わせ
を行うに際し、マスク位置の合わせずれを1つのマーク
により最小するマスク合わせマークおよびマスク合わせ
方法に関するものである。
工程において使用され、半導体装置に形成されるべきパ
ターンのうち、相異なる第1および第2の2つのレイヤ
パターンに対して第3のレイヤパターンのマスク合わせ
を行うに際し、マスク位置の合わせずれを1つのマーク
により最小するマスク合わせマークおよびマスク合わせ
方法に関するものである。
【0002】
【従来の技術】半導体製造工程におけるマスクの合わせ
には、一般にステッパーなどのマスク合わせ装置が使用
されるが、下層の合わせマークに上層のパターンを合わ
せるとき、その下層合わせマークに対して常に一定の方
向にずれてマスク合わせが行われることが多い。すなわ
ち、そのマスク合わせ装置が、固有の系統的なずれを生
じる特性を有していることが多い。また、この種のマス
ク合わせずれはマスク合わせ装置間によっても様々に生
じるため、特に装置を複数台並べて同一パターンのマス
ク合わせをするような量産現場では、各装置間において
このようなずれをできる限り抑制することが必要であ
る。
には、一般にステッパーなどのマスク合わせ装置が使用
されるが、下層の合わせマークに上層のパターンを合わ
せるとき、その下層合わせマークに対して常に一定の方
向にずれてマスク合わせが行われることが多い。すなわ
ち、そのマスク合わせ装置が、固有の系統的なずれを生
じる特性を有していることが多い。また、この種のマス
ク合わせずれはマスク合わせ装置間によっても様々に生
じるため、特に装置を複数台並べて同一パターンのマス
ク合わせをするような量産現場では、各装置間において
このようなずれをできる限り抑制することが必要であ
る。
【0003】このため、普通のマスク合わせの処理は、
以下のような手順で行われることが多い。すなわち、ロ
ット毎に半導体基板を1スライス先行して試験的にマス
ク合わせ処理を行い、そのスライスのマスクの合わせず
れを計測して、そのずれを補正するように残りのスライ
スのマスク合わせ処理を行っている。あるいは、同一工
程で同一設備で処理を行った前ロットの合わせずれを計
測し、その値に基づいて次ロットで補正するように処理
を行っている。
以下のような手順で行われることが多い。すなわち、ロ
ット毎に半導体基板を1スライス先行して試験的にマス
ク合わせ処理を行い、そのスライスのマスクの合わせず
れを計測して、そのずれを補正するように残りのスライ
スのマスク合わせ処理を行っている。あるいは、同一工
程で同一設備で処理を行った前ロットの合わせずれを計
測し、その値に基づいて次ロットで補正するように処理
を行っている。
【0004】以下に、異なる2つの被アライメントレイ
ヤに対し第3のレイヤの合わせずれを計測するための従
来の技術を説明する。
ヤに対し第3のレイヤの合わせずれを計測するための従
来の技術を説明する。
【0005】図2(a),(b)は、被アライメント、
すなわちマスク合わせされる2つのパターンレイヤ(以
下、被アライメントレイヤという)A及びBに対して、
共に重ね合わせずれが最小となるようアライメントを行
うアライメントレイヤCの位置を計測するための従来の
マークML,MRを説明する図であり、1は被アライメン
トレイヤAで半導体基板5に形成されたパターン、2は
被アライメントレイヤBで形成された薄膜パターン、3
はアライメントレイヤCのレジストパターン、4は層間
絶縁膜である。
すなわちマスク合わせされる2つのパターンレイヤ(以
下、被アライメントレイヤという)A及びBに対して、
共に重ね合わせずれが最小となるようアライメントを行
うアライメントレイヤCの位置を計測するための従来の
マークML,MRを説明する図であり、1は被アライメン
トレイヤAで半導体基板5に形成されたパターン、2は
被アライメントレイヤBで形成された薄膜パターン、3
はアライメントレイヤCのレジストパターン、4は層間
絶縁膜である。
【0006】図2(a)は平面図であって、左側が被ア
ライメントレイヤAに対するアライメントレイヤCの位
置を計測するマークML、右側が被アライメントレイヤ
Bに対するアライメントレイヤCの位置を計測するマー
クMRであり、半導体基板5上に2個並べて配置される
ものである。図2(b)は図2(a)の各マークML,
MRの中心部であるb−b線における断面図である。実
際には図の2つの断面は連続した1枚の半導体基板5上
に形成されるものであるが、便宜上2つに分けてある。
ライメントレイヤAに対するアライメントレイヤCの位
置を計測するマークML、右側が被アライメントレイヤ
Bに対するアライメントレイヤCの位置を計測するマー
クMRであり、半導体基板5上に2個並べて配置される
ものである。図2(b)は図2(a)の各マークML,
MRの中心部であるb−b線における断面図である。実
際には図の2つの断面は連続した1枚の半導体基板5上
に形成されるものであるが、便宜上2つに分けてある。
【0007】図2(a),(b)において、2つのマー
クML,MRは、それぞれ被アライメントレイヤAのマス
クによって形成された凹型のパターン1の間にアライメ
ントレイヤCの凸型のレジストパターン3が形成された
構造、および被アライメントレイヤBのマスクによって
形成された凸型のパターン2の間にアライメントレイヤ
Cの凸型のレジストパターンが形成された構造となって
いる。
クML,MRは、それぞれ被アライメントレイヤAのマス
クによって形成された凹型のパターン1の間にアライメ
ントレイヤCの凸型のレジストパターン3が形成された
構造、および被アライメントレイヤBのマスクによって
形成された凸型のパターン2の間にアライメントレイヤ
Cの凸型のレジストパターンが形成された構造となって
いる。
【0008】図2(a)において、図示すようにX,Y
軸を定義すると、被アライメントレイヤAに対するアラ
イメントレイヤCの重ね合わせずれ(RegXC-A,RegYC-
A)はマークMLを用いてx1,x2,y1,y2を計測すると、
以下の式(数1)で表される。
軸を定義すると、被アライメントレイヤAに対するアラ
イメントレイヤCの重ね合わせずれ(RegXC-A,RegYC-
A)はマークMLを用いてx1,x2,y1,y2を計測すると、
以下の式(数1)で表される。
【0009】
【数1】 (RegXC-A,RegYC-A)=((x1-x2)/2,(y1-y2)/2) ここでRegXC-AはアライメントレイヤCの被アライメン
トレイヤAに対するX方向への合わせずれ、RegYC-Aは
アライメントレイヤCの被アライメントレイヤAに対す
るはY方向への合わせずれを表す。
トレイヤAに対するX方向への合わせずれ、RegYC-Aは
アライメントレイヤCの被アライメントレイヤAに対す
るはY方向への合わせずれを表す。
【0010】次に、被アライメントレイヤBに対するア
ライメントレイヤCの重ね合わせずれ(RegXC-B,RegYC
-B)は、マークMRを用いてx3,x4,y3,y4を計測する
と、以下の式(数2)で表される。
ライメントレイヤCの重ね合わせずれ(RegXC-B,RegYC
-B)は、マークMRを用いてx3,x4,y3,y4を計測する
と、以下の式(数2)で表される。
【0011】
【数2】 (RegXC-B,RegYC-B)=((x3-x4)/2,(y3-y4)/2) ここでRegXC-BはアライメントレイヤCの被アライメン
トレイヤBに対するX方向への合わせずれ、RegYC-Bは
アライメントレイヤCの被アライメントレイヤBに対す
るY方向への合わせずれを表す。
トレイヤBに対するX方向への合わせずれ、RegYC-Bは
アライメントレイヤCの被アライメントレイヤBに対す
るY方向への合わせずれを表す。
【0012】それぞれの重ね合わせずれより被アライメ
ントレイヤA,Bの両レイヤに対して重ね合わせずれが
最小になるアライメントレイヤCの位置の補正値(X,
Y)を求めると以下の式(数3)ようになる。
ントレイヤA,Bの両レイヤに対して重ね合わせずれが
最小になるアライメントレイヤCの位置の補正値(X,
Y)を求めると以下の式(数3)ようになる。
【0013】
【数3】(X,Y)=(−(RegXC-A+RegXC-B),−(RegYC
-A+RegYC-B)) =((-X1+X2-X3+X4)/2,(-Y1+Y2-Y3+Y4)/2) 前記の値を補正してアライメントレイヤCのマスク合わ
せ処理を行うことにより、被アライメントレイヤA,B
に対して共に重ね合わせずれが最小になるようにするこ
とができる。
-A+RegYC-B)) =((-X1+X2-X3+X4)/2,(-Y1+Y2-Y3+Y4)/2) 前記の値を補正してアライメントレイヤCのマスク合わ
せ処理を行うことにより、被アライメントレイヤA,B
に対して共に重ね合わせずれが最小になるようにするこ
とができる。
【0014】
【発明が解決しようとする課題】しかしながら、従来の
重ね合わせが最小となる前記アライメント方法では、ア
ライメントレイヤCにおける重ね合わせずれ測定用のマ
ークML,MRが2種類必要であり、このため、チップに
占めるマーク面積が大きくなり、しかも、合わせずれが
最小となるマスク位置の補正値の求め方が複雑であると
いう問題を有していた。
重ね合わせが最小となる前記アライメント方法では、ア
ライメントレイヤCにおける重ね合わせずれ測定用のマ
ークML,MRが2種類必要であり、このため、チップに
占めるマーク面積が大きくなり、しかも、合わせずれが
最小となるマスク位置の補正値の求め方が複雑であると
いう問題を有していた。
【0015】本発明は、前記従来の問題を解決するもの
であり、測定マークを1個にして面積を約1/2に縮小
し、アライメントレイヤCのマスク位置の補正値をより
簡単な式から求めることを可能にするマスク合わせマー
クおよびマスク合わせ方法を提供することを目的とす
る。
であり、測定マークを1個にして面積を約1/2に縮小
し、アライメントレイヤCのマスク位置の補正値をより
簡単な式から求めることを可能にするマスク合わせマー
クおよびマスク合わせ方法を提供することを目的とす
る。
【0016】
【課題を解決するための手段】前記目的を達成するた
め、本発明のマスク合わせマークは、アライメントレイ
ヤCのパターンと、そのアライメントレイヤCのパター
ンに近接して設けられた異なる2個の被アライメントレ
イヤAのパターンと、前記アライメントレイヤCのパタ
ーンに近接して設けられた異なる2個の被アライメント
レイヤBのパターンとから構成される。
め、本発明のマスク合わせマークは、アライメントレイ
ヤCのパターンと、そのアライメントレイヤCのパター
ンに近接して設けられた異なる2個の被アライメントレ
イヤAのパターンと、前記アライメントレイヤCのパタ
ーンに近接して設けられた異なる2個の被アライメント
レイヤBのパターンとから構成される。
【0017】また、本発明のマスク合わせ方法は、前記
のマスク合わせマークを用い、アライメントレイヤCの
パターンと被アライメントレイヤAの異なる2個のパタ
ーンのそれぞれとの基板上における距離と、前記アライ
メントレイヤCのパターンと被アライメントレイヤBの
異なる2個のそれぞれとのパターンとの基板上における
距離とを測定し、その測定値から、前記2つの被アライ
メントレイヤA,Bに対するアライメントレイヤCの重
ね合わせずれを最小にするマスク合わせ位置への補正値
を求め、次のマスク合わせにおいて補正する工程を含む
ものとする。
のマスク合わせマークを用い、アライメントレイヤCの
パターンと被アライメントレイヤAの異なる2個のパタ
ーンのそれぞれとの基板上における距離と、前記アライ
メントレイヤCのパターンと被アライメントレイヤBの
異なる2個のそれぞれとのパターンとの基板上における
距離とを測定し、その測定値から、前記2つの被アライ
メントレイヤA,Bに対するアライメントレイヤCの重
ね合わせずれを最小にするマスク合わせ位置への補正値
を求め、次のマスク合わせにおいて補正する工程を含む
ものとする。
【0018】マスク合わせマークを以上のような構成に
することにより、従来のマークでは被アライメントレイ
ヤAおよびBのパターンが合計8個であったものが、4
個に減少させることができ、半導体基板上におけるマー
ク占有面積が約半分になるという利点がある。ここで1
つのアライメントレイヤに対して平面上における合わせ
ずれ量を特定するためには、2個の距離を測定できれば
十分である。そして、被アライメントレイヤAとBのパ
ターンが、アライメントレイヤCのパターンに近接して
いることによって、従来と同様にして、アライメントレ
イヤAとBの両方に対するアライメントレイヤCの合わ
せずれを測定することができる。
することにより、従来のマークでは被アライメントレイ
ヤAおよびBのパターンが合計8個であったものが、4
個に減少させることができ、半導体基板上におけるマー
ク占有面積が約半分になるという利点がある。ここで1
つのアライメントレイヤに対して平面上における合わせ
ずれ量を特定するためには、2個の距離を測定できれば
十分である。そして、被アライメントレイヤAとBのパ
ターンが、アライメントレイヤCのパターンに近接して
いることによって、従来と同様にして、アライメントレ
イヤAとBの両方に対するアライメントレイヤCの合わ
せずれを測定することができる。
【0019】またマーク,マスク合わせ方法を以上のよ
うな構成にすることによって、4個の距離測定値から直
ちにマスク合わせの補正値を求めることができ、従来よ
りも計算が簡単になる。
うな構成にすることによって、4個の距離測定値から直
ちにマスク合わせの補正値を求めることができ、従来よ
りも計算が簡単になる。
【0020】
【発明の実施の形態】以下、本発明の一実施形態につい
て図1を参照しながら説明する。
て図1を参照しながら説明する。
【0021】図1(a)は本発明の一実施形態における
被アライメントレイヤAとBに対するアライメントレイ
ヤCのパターンを最適位置にマスク合わせするマークM
の平面図、図1(b)は図1(a)のマークMの中心部
であるa−a線における断面図を示すものである。
被アライメントレイヤAとBに対するアライメントレイ
ヤCのパターンを最適位置にマスク合わせするマークM
の平面図、図1(b)は図1(a)のマークMの中心部
であるa−a線における断面図を示すものである。
【0022】図1(a),(b)において、1は、半導
体基板5に形成された素子分離領域形成用の被アライメ
ントレイヤAからなるマークパターンであり、半導体基
板5の表面に溝を形成した後、絶縁物が埋め込まれて形
成されたものであって、平面上ではX方向とそれに垂直
なY方向に延在した線状に、それぞれ1本ずつ配置され
ている。2はゲート電極形成用導電膜により形成された
被アライメントレイヤBからなるマークパターンであ
り、マークパターン1と同じくX方向,Y方向にそれぞ
れ1本ずつ配置されている。3はコンタクトホール形成
用のアライメントレイヤCからなるレジストで形成され
たレジストパターンである。また、4は、半導体基板5
の回路素子が形成された領域であり、ゲート電極の上の
層間絶縁膜となっている層である。
体基板5に形成された素子分離領域形成用の被アライメ
ントレイヤAからなるマークパターンであり、半導体基
板5の表面に溝を形成した後、絶縁物が埋め込まれて形
成されたものであって、平面上ではX方向とそれに垂直
なY方向に延在した線状に、それぞれ1本ずつ配置され
ている。2はゲート電極形成用導電膜により形成された
被アライメントレイヤBからなるマークパターンであ
り、マークパターン1と同じくX方向,Y方向にそれぞ
れ1本ずつ配置されている。3はコンタクトホール形成
用のアライメントレイヤCからなるレジストで形成され
たレジストパターンである。また、4は、半導体基板5
の回路素子が形成された領域であり、ゲート電極の上の
層間絶縁膜となっている層である。
【0023】マスク合わせマークMの製造方法を説明す
る。
る。
【0024】まず、被アライメントレイヤAのマスクを
用いて半導体基板5の表面に、図1に示すように、凹型
のマークパターン1を形成する。次に凹型のマークパタ
ーン1を絶縁膜で埋め込み平坦化することによって、半
導体基板5の回路形成領域では素子分離領域が形成され
る。次に被アライメントレイヤBのマスクを用いて半導
体基板5の表面上に形成した導電膜、例えばポリシリコ
ンまたは金属シリサイド/ポリシリコン構造からなり、
かつ回路領域ではゲート電極となる凸状のパターン2を
形成する。次に不純物を含まない酸化膜とBPSG膜と
の積層構造を有する層間絶縁膜4を堆積して平坦化を行
う。
用いて半導体基板5の表面に、図1に示すように、凹型
のマークパターン1を形成する。次に凹型のマークパタ
ーン1を絶縁膜で埋め込み平坦化することによって、半
導体基板5の回路形成領域では素子分離領域が形成され
る。次に被アライメントレイヤBのマスクを用いて半導
体基板5の表面上に形成した導電膜、例えばポリシリコ
ンまたは金属シリサイド/ポリシリコン構造からなり、
かつ回路領域ではゲート電極となる凸状のパターン2を
形成する。次に不純物を含まない酸化膜とBPSG膜と
の積層構造を有する層間絶縁膜4を堆積して平坦化を行
う。
【0025】その後、アライメントレイヤCのレジスト
パターン3を被アライメントレイヤAとBのパターン
1,2間に形成する。このようにするとレジストパター
ン3の左右あるいは上下に互に異なるアライメントレイ
ヤA,Bのパターンが形成されることになる。
パターン3を被アライメントレイヤAとBのパターン
1,2間に形成する。このようにするとレジストパター
ン3の左右あるいは上下に互に異なるアライメントレイ
ヤA,Bのパターンが形成されることになる。
【0026】前記パターンにおいて、被アライメントレ
イヤA,Bのそれぞれの線状パターン1および2の中心
位置と、アライメントレイヤCのレジストパターンの中
心位置を基準位置として、それらの距離を計測する。
イヤA,Bのそれぞれの線状パターン1および2の中心
位置と、アライメントレイヤCのレジストパターンの中
心位置を基準位置として、それらの距離を計測する。
【0027】以下、マスク合わせ方法について説明す
る。
る。
【0028】図1(a)において、図示すようにX,Y
軸を定義すると、被アライメントレイヤAと被アライメ
ントレイヤBの平均位置に対するアライメントレイヤC
の重ね合わせずれ(RegXC-AB,RegYC-AB)はマークMを
用いてx5,x6,y5,y6を計測すると、以下の式(数4)
で表される。
軸を定義すると、被アライメントレイヤAと被アライメ
ントレイヤBの平均位置に対するアライメントレイヤC
の重ね合わせずれ(RegXC-AB,RegYC-AB)はマークMを
用いてx5,x6,y5,y6を計測すると、以下の式(数4)
で表される。
【0029】
【数4】 (RegXC-AB,RegYC-AB)=((x5-x6)/2,(y5-y6)/2) ここでRegXC-ABはアライメントレイヤCの被アライメン
トレイヤAとBの平均位置に対するX方向への合わせず
れ、RegYC-ABはアライメントレイヤCの被アライメント
レイヤAとBの平均位置に対するY方向への合わせずれ
を表す。
トレイヤAとBの平均位置に対するX方向への合わせず
れ、RegYC-ABはアライメントレイヤCの被アライメント
レイヤAとBの平均位置に対するY方向への合わせずれ
を表す。
【0030】前記重ね合わせずれより、被アライメント
レイヤA,Bの両レイヤに対して重ね合わせずれが最小
になるアライメントレイヤCの位置の補正値(X,Y)を
求めると以下の式(数5)のようになる。
レイヤA,Bの両レイヤに対して重ね合わせずれが最小
になるアライメントレイヤCの位置の補正値(X,Y)を
求めると以下の式(数5)のようになる。
【0031】
【数5】(X,Y)=(−RegXC-AB,−RegYC-AB) =((-X5+X6)/2,(-Y5+Y6)/2) 要するに、重ね合わせずれを抑制するためには(RegXC-
AB,RegYC-AB)が(0,0)、すなわちx5=x6,y
5=y6となるように補正する。
AB,RegYC-AB)が(0,0)、すなわちx5=x6,y
5=y6となるように補正する。
【0032】前記の値を、ロット毎に半導体基板の1ス
ライスについて先行して求め、そのずれを補正して残り
のスライスのマスク合わせ処理を行うことにより、被ア
ライメントレイヤA,Bに対して共に重ね合わせずれが
最小となるようにすることができる。この方法は、1台
のマスク合わせ装置固有の合わせずれ、ロット毎の合わ
せずれの補正だけでなく、複数のマスク合わせ装置それ
ぞれの間における異なる合わせずれ量を最小化する場合
にも用いることができる。
ライスについて先行して求め、そのずれを補正して残り
のスライスのマスク合わせ処理を行うことにより、被ア
ライメントレイヤA,Bに対して共に重ね合わせずれが
最小となるようにすることができる。この方法は、1台
のマスク合わせ装置固有の合わせずれ、ロット毎の合わ
せずれの補正だけでなく、複数のマスク合わせ装置それ
ぞれの間における異なる合わせずれ量を最小化する場合
にも用いることができる。
【0033】本実施形態に示すように、1つの測定マー
クM内に、X方向およびY方向それぞれに異なる2つの
パターン1,2を設けるように構成することによって、
測定値の数が従来より少なくなる。従来では、1つの方
向で1回に測定される2つの距離は、左右,上下のどち
らをとってもレジストパターン3に対する距離はパター
ン1または2の1種類であった。しかし、本実施形態に
おいてはマークMに2つのパターン1,2を設けたこと
によって、前記2つの距離としてパターン1または2ま
での距離の両方を含むようにすることができる。したが
って、より簡単な式で容易に補正量を計算することがで
きる。また、測定マークMが1個のみとなるから、半導
体基板5上における占有面積が約半分となる。
クM内に、X方向およびY方向それぞれに異なる2つの
パターン1,2を設けるように構成することによって、
測定値の数が従来より少なくなる。従来では、1つの方
向で1回に測定される2つの距離は、左右,上下のどち
らをとってもレジストパターン3に対する距離はパター
ン1または2の1種類であった。しかし、本実施形態に
おいてはマークMに2つのパターン1,2を設けたこと
によって、前記2つの距離としてパターン1または2ま
での距離の両方を含むようにすることができる。したが
って、より簡単な式で容易に補正量を計算することがで
きる。また、測定マークMが1個のみとなるから、半導
体基板5上における占有面積が約半分となる。
【0034】なお、本実施形態においては、被アライメ
ントレイヤA,Bとして直線状のパターンを、またアラ
イメントレイヤCとして四角形のパターンを用いたが、
1つの被アライメントレイヤに対してアライメントレイ
ヤCと2個の異なる距離が測定することができるパター
ンであれば、これ以外のものであってもよい。
ントレイヤA,Bとして直線状のパターンを、またアラ
イメントレイヤCとして四角形のパターンを用いたが、
1つの被アライメントレイヤに対してアライメントレイ
ヤCと2個の異なる距離が測定することができるパター
ンであれば、これ以外のものであってもよい。
【0035】
【発明の効果】以上説明したように、本発明によれば、
2つの被アライメントレイヤにより形成されたパターン
の間に、第3のアライメントレイヤのパターンを持つ重
ね合わせ測定パターンを用いることによって、2つのレ
イヤに対するマスクの合わせずれを1つのマークで、し
かもより少ない数の測定値によって容易に算出すること
が可能になり、チップ面積の縮小化、および生産性の向
上を図ることができる。
2つの被アライメントレイヤにより形成されたパターン
の間に、第3のアライメントレイヤのパターンを持つ重
ね合わせ測定パターンを用いることによって、2つのレ
イヤに対するマスクの合わせずれを1つのマークで、し
かもより少ない数の測定値によって容易に算出すること
が可能になり、チップ面積の縮小化、および生産性の向
上を図ることができる。
【図1】本発明の一実施形態を説明するための半導体基
板におけるマスク合わせマーク部分を示すものであり、
(a)は平面図、(b)は(a)におけるa−a線断面
図
板におけるマスク合わせマーク部分を示すものであり、
(a)は平面図、(b)は(a)におけるa−a線断面
図
【図2】従来の半導体基板におけるマスク合わせマーク
部分を示すものであり、(a)は平面図、(b)は
(a)におけるb−b線断面図
部分を示すものであり、(a)は平面図、(b)は
(a)におけるb−b線断面図
1 被アライメントレイヤAにより形成されたパターン 2 被アライメントレイヤBにより形成されたパターン 3 アライメントレイヤCにより形成されたパターン
(レジストパターン) 4 層間絶縁膜 5 半導体基板
(レジストパターン) 4 層間絶縁膜 5 半導体基板
Claims (3)
- 【請求項1】 相異なる第1のマスクレイヤおよび第2
のマスクレイヤにより形成されたパターンに対して、第
3のマスクレイヤのパターンを重ね合わせするためのマ
スク合わせマークにおいて、前記第3のマスクレイヤの
合わせパターンに近接して設けられ、前記第1のマスク
レイヤに属する2個の異なる合わせパターンと、前記第
3のマスクレイヤの合わせパターンに近接して設けら
れ、前記第2のマスクレイヤに属する2個の異なる合わ
せパターンとから構成されたことを特徴とするマスク合
わせマーク。 - 【請求項2】 前記第1のマスクレイヤおよび第2のマ
スクレイヤはそれぞれ、2個の異なる合わせパターンの
両方が直線状形状で、かつ互いにほぼ直角方向に延在さ
れたものであり、前記第3のマスクレイヤは、合わせパ
ターンが四角形状で、その辺が前記第1のマスクレイヤ
に属する2個の異なる合わせパターン、および前記第2
のマスクレイヤに属する2個の異なる合わせパターンと
ほぼ並行になるように配置されたものであることを特徴
とするマスク合わせマーク。 - 【請求項3】 基板に転写された請求項1または2記載
のマスク合わせマークを用いたマスク合わせ方法におい
て、第1のマスクレイヤに属する2個の異なる合わせパ
ターンのそれぞれと第3のマスクレイヤの合わせパター
ンとの距離、および前記第2のマスクレイヤに属する2
個の異なる合わせパターンのそれぞれと前記第3のマス
クレイヤの合わせパターンとの距離とを測定し、前記距
離の測定値に基づき前記第1のマスクレイヤおよび第2
のマスクレイヤにより形成されたパターンに対する第3
のマスクレイヤのパターンの重ね合わせずれを最小にす
るマスク合わせ位置への補正値を求め、この補正値に基
づき次のマスク合わせ工程において補正を行う工程を含
むことを特徴とするマスク合わせ方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10109126A JPH11307418A (ja) | 1998-04-20 | 1998-04-20 | マスク合わせマークおよびマスク合わせ方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10109126A JPH11307418A (ja) | 1998-04-20 | 1998-04-20 | マスク合わせマークおよびマスク合わせ方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11307418A true JPH11307418A (ja) | 1999-11-05 |
Family
ID=14502238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10109126A Pending JPH11307418A (ja) | 1998-04-20 | 1998-04-20 | マスク合わせマークおよびマスク合わせ方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11307418A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100457223B1 (ko) * | 2001-12-29 | 2004-11-16 | 동부전자 주식회사 | 정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법 |
KR100689709B1 (ko) | 2005-08-10 | 2007-03-08 | 삼성전자주식회사 | 반도체 디바이스 제조를 위한 오버레이 마크 및 이를이용한 오버레이 측정방법 |
JP2008166681A (ja) * | 2006-12-28 | 2008-07-17 | Hynix Semiconductor Inc | 半導体素子のオーバーレイバーニアとその製造方法 |
KR100924334B1 (ko) | 2007-02-14 | 2009-11-02 | 주식회사 하이닉스반도체 | 얼라인 및 라이트 캘리브레이션을 위한 보정 패턴 |
US7879627B2 (en) | 2000-08-30 | 2011-02-01 | Kla-Tencor Technologies Corporation | Overlay marks and methods of manufacturing such marks |
USRE45245E1 (en) | 2000-08-30 | 2014-11-18 | Kla-Tencor Corporation | Apparatus and methods for determining overlay of structures having rotational or mirror symmetry |
US10451412B2 (en) | 2016-04-22 | 2019-10-22 | Kla-Tencor Corporation | Apparatus and methods for detecting overlay errors using scatterometry |
-
1998
- 1998-04-20 JP JP10109126A patent/JPH11307418A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7879627B2 (en) | 2000-08-30 | 2011-02-01 | Kla-Tencor Technologies Corporation | Overlay marks and methods of manufacturing such marks |
US8330281B2 (en) | 2000-08-30 | 2012-12-11 | Kla-Tencor Technologies Corporation | Overlay marks, methods of overlay mark design and methods of overlay measurements |
USRE45245E1 (en) | 2000-08-30 | 2014-11-18 | Kla-Tencor Corporation | Apparatus and methods for determining overlay of structures having rotational or mirror symmetry |
US9182680B2 (en) | 2000-08-30 | 2015-11-10 | Kla-Tencor Corporation | Apparatus and methods for determining overlay of structures having rotational or mirror symmetry |
US9347879B2 (en) | 2000-08-30 | 2016-05-24 | Kla-Tencor Corporation | Apparatus and methods for detecting overlay errors using scatterometry |
US9702693B2 (en) | 2000-08-30 | 2017-07-11 | Kla-Tencor Corporation | Apparatus for measuring overlay errors |
KR100457223B1 (ko) * | 2001-12-29 | 2004-11-16 | 동부전자 주식회사 | 정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법 |
KR100689709B1 (ko) | 2005-08-10 | 2007-03-08 | 삼성전자주식회사 | 반도체 디바이스 제조를 위한 오버레이 마크 및 이를이용한 오버레이 측정방법 |
JP2008166681A (ja) * | 2006-12-28 | 2008-07-17 | Hynix Semiconductor Inc | 半導体素子のオーバーレイバーニアとその製造方法 |
KR100924334B1 (ko) | 2007-02-14 | 2009-11-02 | 주식회사 하이닉스반도체 | 얼라인 및 라이트 캘리브레이션을 위한 보정 패턴 |
US10451412B2 (en) | 2016-04-22 | 2019-10-22 | Kla-Tencor Corporation | Apparatus and methods for detecting overlay errors using scatterometry |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20050276465A1 (en) | Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same | |
JP2001044094A (ja) | 重ね合わせ用マーク、重ね合わせ精度測定方法およびアライメント方法、並びに半導体装置 | |
KR100505690B1 (ko) | 오버레이 키 및 얼라인 키를 갖는 집적회로 반도체 소자및 그 제조방법 | |
US5910830A (en) | Liquid crystal display panels including alignment keys in the active regions thereof, and methods for manufacturing | |
CN112034677B (zh) | 一种套刻标记、套刻标记方法及套刻测量方法 | |
TW202013662A (zh) | 用於重疊量測之非對稱重疊標記 | |
EP1128215B1 (en) | Semiconductor wafer with alignment mark sets and method of measuring alignment accuracy | |
US9355923B2 (en) | Semiconductor device with an overlay mark including segment regions surrounded by a pool region | |
US8288242B2 (en) | Overlay vernier key and method for fabricating the same | |
JPH11307418A (ja) | マスク合わせマークおよびマスク合わせ方法 | |
KR100427501B1 (ko) | 반도체 제조방법 | |
US20050064676A1 (en) | Method of forming alignment mark | |
US7033904B2 (en) | Semiconductor device, semiconductor substrate and fabrication process of a semiconductor device | |
JP2001092109A (ja) | フォトマスクおよび半導体装置およびフォトマスクを用いた露光方法 | |
US20030044057A1 (en) | Method of checking overlap accuracy of patterns on four stacked semiconductor layers | |
JP2002025888A (ja) | アライメントマークおよびその形成方法、並びに半導体装置の製造方法 | |
KR20060107653A (ko) | 다층 구조를 갖는 오버레이 마크를 갖춘 반도체 소자 | |
JPH10189425A (ja) | アライメント方法、アライメント精度測定方法及びアライメント測定用マーク | |
KR100564563B1 (ko) | 다층 구조의 오버레이 키를 갖춘 반도체 소자 | |
TWI808692B (zh) | 自對準多重圖案化標記 | |
JP2001022097A (ja) | 多層配線プロセス用転写マーク構造および多層配線プロセス用転写マーク作成方法 | |
KR100469910B1 (ko) | 노광마스크 및 반도체소자의 형성방법 | |
JP2003151873A (ja) | 位置合わせマークの形成方法 | |
JP4022009B2 (ja) | ホトマスクのアライメント方法 | |
JPH08321453A (ja) | 半導体装置用目合わせ方式 |