JP3693370B2 - 重合わせ精度測定マーク - Google Patents
重合わせ精度測定マーク Download PDFInfo
- Publication number
- JP3693370B2 JP3693370B2 JP25208094A JP25208094A JP3693370B2 JP 3693370 B2 JP3693370 B2 JP 3693370B2 JP 25208094 A JP25208094 A JP 25208094A JP 25208094 A JP25208094 A JP 25208094A JP 3693370 B2 JP3693370 B2 JP 3693370B2
- Authority
- JP
- Japan
- Prior art keywords
- side wall
- measurement mark
- measurement
- layer
- mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Structure Of Printed Boards (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【産業上の利用分野】
この発明は、重合わせ精度測定マークに関し、より特定的には、重合わせ精度測定マークの構造に関する。
【0002】
【従来の技術】
近年、複数の層から形成されるデバイスの寸法が微細化されるにつれ、各層の重合わせ精度が重要になってきている。以下、図を参照して、この重合わせ精度を測定するための重合わせ精度測定マークについて、MOSトランジスタの場合について説明する。
【0003】
まず、図22に、一般的なMOSトランジスタの縦断面図を示し、図23に、そのMOSトランジスタが含まれる半導体装置の平面図を示す。両図を参照して、簡単にMOSトランジスタの構造について説明する。まず、半導体基板106上に、ゲート酸化膜108を介在して、ゲート電極を構成するワード線110Aが形成されている。また、半導体基板106には、ソース/ドレイン領域107が形成されている。
【0004】
ゲート電極110Aの上方には、層間酸化膜110を介在してビット線112Aが形成されている。このビット線112Aは、ソース/ドレイン領域107の一方と電気的に接続している。ワード線110Aとビット線112Aとは、図23に示すように互いに直交するように配置されている。また、ビット線112Aの上には、層間酸化膜113が形成されている。
【0005】
次に、図23を参照して、上記構造よりなる半導体装置に、1μmの間隔で配置されたワード線110Aとビット線112Aとの間の活性領域115に、コンタクトホール104を形成する場合について説明する。
【0006】
半導体装置に開口するコンタクトホール104の大きさは、0.5μm×0.5μmである。したがって、ワード線110A、ビット線112Aおよびコンタクトホール104が設計通り重合わせて形成された場合、ワード線110Aとコンタクトホール104とのX方向の距離Xおよびビット線112Aとコンタクトホール104とのY方向の距離Yは、ともに0.25μmとなる。
【0007】
しかしながら、コンタクトホール104の開口位置がずれて形成されてしまう場合がある。この場合、コンタクトホール104の一部分が、ワード線110Aやビット線112A上に形成されてしまう。
【0008】
ここで、コンタクトホール104の形成は、図22に示すように、層間酸化膜113上に形成されたレジスト膜114をリソグラフィ技術を用いてパターニングし、このパターニングされたレジスト膜をマスクとしてコンタクトホールの開口を行なっている。したがって、このレジスト膜114のパターニングを行なった段階で、レジスト膜114に形成されたコンタクトホールパターンの位置とワード線110Aやビット線112Aの位置ずれを予め測定した後、精度よくレジスト膜のコンタクトホールパターンが形成されていない場合は、レジスト膜のみ再度製膜し直せばよい。
【0009】
しかし、コンタクトホール104とワード線110Aや、コンタクトホール104とビット線112Aの間隔は0.25μmと異常に小さいため、この領域での重合わせ精度を測定することは困難である。
【0010】
そこで、従来より、半導体装置が形成される領域の周辺の領域において、重合わせ精度を測定するためのダミーパターンとして、重合わせ精度測定マークが、ワード線、ビット線およびレジスト膜の製膜と同時に形成され、この重合わせ精度測定マークの重合わせの精度を測定することで、レジスト膜のコンタクトホールパターンとワード線およびビット線との重合わせ精度を測定する方法が用いられている。
【0011】
以下、この重合わせ精度測定マークについて、図24ないし図26を参照して説明する。まず、図24を参照して、重合わせ精度測定マークの配置について説明する。半導体装置の周辺の領域において、ゲート酸化膜108の上に、ワード線110Aを形成する工程と同時に、第1測定マーク110Bが所定の位置に形成される。この第1測定マーク110Bの平面形状は、図25(a)に示すように、20μm×20μmの正方形のパターンを有している。また、ビット線112Aを形成する工程と同時に、層間酸化膜110上の所定の位置に、第2測定マーク112Bが形成される。この第2測定マーク112Bの平面形状は、図26(a)に示すように、20μm×20μmの正方形パターンである。
【0012】
さらに、層間絶縁膜113の上の第1測定マーク110Bの上方および第2測定マーク112Bの上方には、それぞれレジスト膜のパターニングと同時に、第3測定マーク114Bおよび第4測定マーク114Cが形成されている。
【0013】
この第3測定マーク114Bおよび第4測定マーク114Cの大きさは、図25(a),図26(a)に示すように、10μm×10μmの正方形パターンを有している。
【0014】
次に、図25および図26を参照して、第1測定マーク110B,第2測定マーク112B,第3測定マーク114Bおよび第4測定マーク114Cを用いた重合わせ精度の測定について説明する。
【0015】
まず、図25を参照して、ワード線110Aとレジスト膜のコンタクトホールパターンの重合わせ精度について説明する。図23より、ワード線110Aとコンタクトホールパターンの重合わせ精度は、X方向のみの重合わせ精度が問題となる。
【0016】
図25(a)は、第3測定マーク114Bの上方からの平面図を示している。図25(b)は、第3測定マーク114Bの上方から光を照射した場合の、図25(a)中A−A′断面に従った検出信号の光の明暗を示している。図からわかるように、検出信号の光の明暗は、第1測定マーク110Bおよび第3測定マーク114Bのそれぞれの側壁10a,10b,11a,11bの位置で検出信号が暗くなっていることがわかる。ここで、この検出信号を用いて、X方向の重合わせ精度を測定する。
【0017】
たとえば、側壁10aと側壁10bの検出信号の中点c1 と、側壁11aと側壁11bの検出信号の中点c2 とを求める。この中点c1 と中点c2 の位置とが一致した場合は、第1測定マーク110Bと第3測定マーク114BのX方向のずれは0となり、また、中点c1 と中点c2 の位置とに差が生じた場合は、その差が第1測定マーク110Bと第3測定マーク114BとのX方向のずれ量となる。同様にして、図26(a)、(b)に示すように、第2測定マーク112Bと、第4測定マーク114CのY方向のずれ量を求める。
【0018】
このようにして、第1測定マーク110B、第2測定マーク112B、第3測定マーク114Bおよび第4測定マーク114Cを用いて測定した結果は、ワード線110A、ビット線112Aおよびレジスト膜のコンタクトホールパターンのずれ量と1対1に対応しており、そのまま重合わせ精度とすることができる。
【0019】
【発明が解決しようとする課題】
しかしながら上述した重合わせ精度測定マークを用いた重合わせ精度の測定によれば、X方向の重合わせ精度を測定するための測定マークと、Y方向の重合わせ精度を測定するための測定マークとの2種類の測定マークを、異なる位置に形成する必要がある。そのため、この測定マークを形成するための領域が必要となる。
【0020】
また、観測光を用いて重合わせ精度を測定する場合、X方向の測定とY方向の測定とを行なう層が異なるために、別々に測定を行なう必要がある。そのため、測定に時間がかかり、半導体装置の製造時間を短縮することが困難となる。
【0021】
この発明は、上記問題点を解決するためになされたもので、X方向の重合わせ精度の測定と、Y方向の重合わせ精度の測定とが別々の層であっても、同時にX方向およびY方向の重合わせ精度を測定することのできる重合わせ精度測定マークを提供することを目的とする。
【0022】
【課題を解決するための手段】
この発明に基づいた重合わせ精度測定マークの 1 つの局面においては、半導体基板上の第1の層に形成された第1測定マークと、上記第1測定マークの略上方において、上記第1の層の上の第2の層に形成された第2測定マークと、上記第1測定マークおよび上記第2測定マークの略上方において、上記第2の層の上の第3の層に形成され、上記第1測定マークとともに用いて、上記第1の層と上記第3の層とのX方向のずれと、上記第2測定マークとともに用いて、上記第2の層と上記第3の層とのY方向のずれとを測定するための第3測定マークとを備えている。さらに、上記第1測定マークは、上記Y方向に沿って平行に第1の間隔で配置された第1側壁および第2側壁を含み、上記第2測定マークは、上記X方向に沿って平行に第2の間隔で配置された第3側壁および第4側壁を含み、上記第3測定マークは、上記Y方向に沿って平行に上記第1の間隔とは異なる第3の間隔で配置された第5側壁および第6側壁と、上記X方向に沿って平行に上記第2の間隔とは異なる第4の間隔で配置された第7側壁および第8側壁とを含んでいる。
【0023】
また、上記第3測定マークの上記第5側壁と上記第6側壁とは、上記第1測定マークの上記第1側壁と上記第2側壁とに挟まれた領域に配置され、上記第3測定マークの上記第7側壁と上記第8側壁とは、上記第2測定マークの上記第3側壁と上記第4側壁とに挟まれた領域に配置されている。
【0024】
さらに、上記第1測定マークは、上記第1側壁と上記第2側壁とを周囲に含む略長方形の測定パターンを有し、上記第2測定マークは、上記第3側壁と上記第4側壁とを周囲に含む略長方形の測定パターンを有し、上記第3測定マークは、上記第5側壁、上記第6側壁、上記第7側壁および上記第8側壁を周囲に含む略正方形の測定パターンを有している。
【0025】
この発明に基づいた重合わせ精度測定マークの他の局面においては、半導体基板上の第1の層に形成された第1測定マークと、上記第1測定マークの略上方において、上記第1の層の上の第2の層に形成された第2測定マークと、上記第1測定マークおよび上記第2測定マークの略上方において、上記第2の層の上の第3の層に形成され、上記第1測定マークとともに用いて、上記第1の層と上記第3の層とのX方向のずれと、上記第2測定マークとともに用いて、上記第2の層と上記第3の層とのY方向のずれとを測定するための第3測定マークとを備える。また、上記第1測定マークは、上記Y方向に沿って平行に第1の間隔で配置された第1側壁および第2側壁を含み、上記第2測定マークは、上記X方向に沿って平行に第2の間隔で配置された第3側壁および第4側壁を含み、上記第3測定マークは、上記Y方向に沿って平行に上記第1の間隔とは異なる第3の間隔で配置された第5側壁および第6側壁と、上記X方向に沿って平行に上記第2の間隔とは異なる第4の間隔で配置された第7側壁および第8側壁とを含んでいる。また、上記第3測定マークの上記第5側壁と上記第6側壁とは、上記第1測定マークの上記第1側壁と上記第2側壁とに挟まれた領域に配置され、上記第3測定マークの上記第7側壁と上記第8側壁とは、上記第2測定マークの上記第3側壁と上記第4側壁とに挟まれた領域に配置される。さらに、上記第1測定マークは、上記第1側壁と上記第2側壁とを周囲に含む略長方形の開口測定パターンを有し、上記第2測定マークは、上記第3側壁と上記第4側壁とを周囲に含む略長方形の開口測定パターンを有し、上記第3測定マークは、上記第5側壁、上記第6側壁、上記第7側壁および上記第8側壁を周囲に含む略正方形の開口測定パターンを有する。
【0026】
この発明に基づいた重合わせ精度測定マークのさらに他の局面においては、半導体基板上の第1の層に形成された第1測定マークと、上記第1測定マークの略上方において、上記第1の層の上の第2の層に形成された第2測定マークと、上記第1測定マークおよび上記第2測定マークの略上方において、上記第2の層の上の第3の層に形成され、上記第1測定マークとともに用いて、上記第1の層と上記第3の層とのX方向のずれと、上記第2測定マークとともに用いて、上記第2の層と上記第3の層とのY方向のずれとを測定するための第3測定マークとを備える。また、上記第1測定マークは、上記Y方向に沿って平行に第1の間隔で配置された第1側壁および第2側壁を含み、上記第2測定マークは、上記X方向に沿って平行に第2の間隔で配置された第3側壁および第4側壁を含み、上記第3測定マークは、上記Y方向に沿って平行に上記第1の間隔とは異なる第3の間隔で配置された第5側壁および第6側壁と、上記X方向に沿って平行に上記第2の間隔とは異なる第4の間隔で配置された第7側壁および第8側壁とを含んでいる。上記第3測定マークの上記第5側壁と上記第6側壁とは、上記第1測定マークの上記第1側壁と上記第2側壁とに挟まれた領域に配置され、上記第3測定マークの上記第7側壁と上記第8側壁とは、上記第2測定マークの上記第3側壁と上記第4側壁とに挟まれた領域に配置される。さらに、上記第1測定マークは、上記第1側壁を含む略長方形の第1測定パターンと、上記第2側壁を含む略長方形の第2測定パターンとを有し、上記第2測定マークは、上記第3側壁を含む略長方形の第3測定パターンと、上記第4側壁を含む略長方形の第4測定パターンとを有し、上記第3測定マークは、上記第5側壁、上記第6側壁、上記第7側壁および上記第8側壁を周囲に含む略正方形の第5測定パターンを有する。
【0027】
この発明に基づいた重合わせ精度測定マークのさらに他の局面においては、半導体基板上の第1の層に形成された第1測定マークと、上記第1測定マークの略上方において、上記第1の層の上の第2の層に形成された第2測定マークと、上記第1測定マークおよび上記第2測定マークの略上方において、上記第2の層の上の第3の層に形成され、上記第1測定マークとともに用いて、上記第1の層と上記第3の層とのX方向のずれと、上記第2測定マークとともに用いて、上記第2の層と上記第3の層とのY方向のずれとを測定するための第3測定マークとを備える。上記第1測定マークは、上記Y方向に沿って平行に第1の間隔で配置された第1側壁および第2側壁を含み、上記第2測定マークは、上記X方向に沿って平行に第2の間隔で配置された第3側壁および第4側壁を含み、上記第3測定マークは、上記Y方向に沿って平行に上記第1の間隔とは異なる第3の間隔で配置された第5側壁および第6側壁と、上記X方向に沿って平行に上記第2の間隔とは異なる第4の間隔で配置された第7側壁および第8側壁とを含んでいる。また、上記第3測定マークの上記第5側壁と上記第6側壁とは、上記第1測定マークの上記第1側壁と上記第2側壁とに挟まれた領域に配置され、上記第3測定マークの上記第7側壁と上記第8側壁とは、上記第2測定マークの上記第3側壁と上記第4側壁とに挟まれた領域に配置される。さらに、上記第1測定マークは、上記第1側壁と第2側壁を含む略長方形の第1測定パターンを有し、上記第2測定マークは、上記第3側壁を含む略長方形の第2測定パターンと、上記第4側壁を含む略長方形の第3測定パターンを有し、上記第3測定マークは、上記第5側壁、上記第6側壁、上記第7側壁および上記第8側壁を周囲に含む略正方形の第4測定パターンを有する。
【0028】
この発明に基づいた重合わせ精度測定マークのさらに他の局面においては、半導体基板上の第1の層に形成された第1測定マークと、上記第1測定マークの略上方において、上記第1の層の上の第2の層に形成された第2測定マークと、上記第1測定マークおよび上記第2測定マークの略上方において、上記第2の層の上の第3の層に形成され、上記第1測定マークとともに用いて、上記第1の層と上記第3の層とのX方向のずれと、上記第2測定マークとともに用いて、上記第2の層と上記第3の層とのY方向のずれとを測定するための第3測定マークとを備える。また、上記第1測定マークは、上記Y方向に沿って平行に第1の間隔で配置された第1側壁および第2側壁を含み、上記第2測定マークは、上記X方向に沿って平行に第2の間隔で配置された第3側壁および第4側壁を含み、上記第3測定マークは、上記Y方向に沿って平行に上記第1の間隔とは異なる第3の間隔で配置された第5側壁および第6側壁と、上記X方向に沿って平行に上記第2の間隔とは異なる第4の間隔で配置された第7側壁および第8側壁とを含んでいる。また、上記第1測定マークの上記第1側壁と上記第2側壁とは、上記第3測定マークの上記第5側壁と上記第6側壁とに挟まれた領域に配置され、上記第3測定マークの上記第7側壁と上記第8側壁とは、上記第2測定マークの上記第3側壁と上記第4側壁とに挟まれた領域に配置される。さらに、上記第1測定マークは、上記第1側壁および第2側壁を含む略長方形の第1測定パターンを有し、上記第2測定マークは、上記第3側壁を含む略長方形の第2測定パターンおよび上記第4側壁を含む略長方形の第3測定パターンを有し、上記第3測定マークは、上記第5側壁、上記第6側壁、上記第7側壁および上記第8側壁を周囲に含む略正方形の第4測定パターンを有する。
【0029】
【作用】
この発明に基づいた重合わせ精度測定マークの1つの局面によれば、それぞれ異なる層に、それぞれ単純な形状からなる第1測定マークと第2測定マークと第3測定マークとがほぼ積層するように配置され、かつ、第1測定マークは、Y方向に沿って平行な第1側壁および第2側壁を有し、第2測定マークは、X方向に沿って平行な第3側壁および第4側壁を有し、第3測定マークは、X方向に沿って平行な第5側壁および第6側壁と、Y方向に沿って平行な第7側壁と第8側壁とを含んでいる。
【0030】
これにより、第1測定マーク、第2測定マークおよび第3測定マークに観測光を照射した場合、第1側壁から第8側壁の部分での観測光が暗くなり、所定の信号を観測することができる。この信号から第1側壁と第2側壁、第3側壁と第4側壁、第5側壁と第6側壁、第7側壁と第8側壁のそれぞれの間隔と中点を読取ることができる。さらに、第1側壁と第2側壁の中点の位置と第5側壁と第6側壁の中点の位置とを比較することで、第1測定マークと第3測定マークのX方向の重合わせ精度と、第3側壁と第4側壁の中点の位置と第7側壁と第8側壁の中点の位置とを比較することで、第2測定マークと第3測定マークのY方向の重合わせ精度とを同時に測定することができる。その結果、1度の観測光の照射で、異なる層のX方向およびY方向の重合わせ精度を測定することができる。
【0031】
また、第5側壁と第6側壁は、第1側壁と第2側壁とに挟まれた領域に配置され、第7側壁と第8側壁は、第3側壁と第4側壁とに挟まれた領域に配置されている。
【0032】
これにより、観測光の照射時に第5側壁と第6側壁の観測光は第1側壁と第2側壁の観測光に挟まれた領域に存在し、第7側壁と第8側壁の観測光は第3側壁と第4側壁の観測光に挟まれた領域に存在する。そのため、観測光による重合わせ精度の測定時に、どの観測光がどの側壁に対応しているかがわかりやすく、正確に重合わせ精度を測定することが可能となる。
【0033】
この発明に基づいた重合わせ精度測定マークの他の局面によれば、第1測定マークの第1側壁と第2側壁とは、第3測定マークの第5側壁と第6側壁とに挟まれた領域に配置され、第3測定マークの第7側壁と第8側壁とは、第2測定マークの第3側壁と第4側壁とに挟まれた領域に配置されている。
【0034】
これにより、観測光の照射時に第5側壁と第6側壁の観測光は第1側壁と第2側壁の観測光に挟まれた領域に存在し、第7側壁と第8側壁の観測光は第3側壁と第4側壁の観測光に挟まれた領域に存在する。そのため、観測光による重合わせ精度の測定時に、どの観測光がどの側壁に対応するのかがわかりやすく、正確に重合わせ精度を測定することが可能となる。
【0035】
【実施例】
(実施例1)
以下、この発明に基づいた第1の実施例について図を参照して説明する。なお、この実施例における重合わせ精度測定マークは、従来と同様半導体装置の周辺領域に形成される。
【0036】
まず、図1は、この実施例における重合わせ精度測定マークの平面図を示している。図2は、図1中A−A′線の矢視断面図およびその断面に従った観測光の検出信号を示している。図3は、図1中B−B′線矢視断面図およびその断面に従った観測光の検出信号を示している。
【0037】
まず、図1ないし図3を参照して、重合わせ精度測定マークの構造について説明する。第1測定マーク110Bは、半導体基板106の上方にゲート酸化膜108を介在して形成されている。この第1測定マーク110Bは、Y方向に沿って平行に所定の間隔で配置された第1側壁10aと第2側壁10bとを含む平面形状が長方形のパターンを有している。
【0038】
第2測定マーク112Bは、第1測定マーク110Bの上方に層間酸化膜110を介在して形成されている。この第2測定マーク112Bは、X方向に沿って平行に所定の間隔で配置された第3側壁12aと第4側壁12bとを含む平面形状が長方形のパターンを有している。
【0039】
第3測定マーク114Dは、第2測定マーク112Bの上方に層間酸化膜113を介在して形成されている。この第3測定マーク114Dは、Y方向に沿って平行に所定の間隔で、かつ、第1側壁10aと第2側壁10bとの間に配置された第5側壁14aおよび第6側壁14bと、Y方向に沿って平行に所定の間隔で、かつ、第3側壁12aと第4側壁12bとの間に配置されて、第7側壁14cおよび第8側壁14dとを含む平面形状が正方形のパターンを有している。
【0040】
次に、この第1測定マーク110B、第2測定マーク112Bおよび第3測定マーク114Dに観測光を照射したときの重合わせ精度の測定について、図2(b)および図3(b)を参照して説明する。
【0041】
まず、第1測定マーク110Bと第3測定マーク114Dの重合わせ精度の測定について、図2(b)を参照して説明する。図2(b)に、第1側壁10a、第2側壁10b、第5側壁14aおよび第6側壁14bに従った検出信号が観測されている。この観測された検出信号から、従来と同様に、第1側壁10aの検出信号と第2側壁10bの検出信号の中点および第5側壁14aの検出信号と第6側壁14bの検出信号の中点を求め、この中点の位置を比較することで、第1測定マーク110Bと第3測定マーク114DのX方向の重合わせ精度を測定することができる。
【0042】
また、同時に、第2測定マーク112Bと第3測定マーク114Dについても同様に測定することができる。図3(b)に示すように、第3側壁12a、第4側壁12b、第7側壁14cおよび第8側壁14dに従った検出信号が得られている。この観測された検出信号に基づいて、第3側壁12aの検出信号と第4側壁12bの検出信号の中点および第7側壁14cの検出信号と第8側壁14dの検出信号の中点を求め、この中点の位置を比較することで、第2測定マーク112Bと第3マーク114DのY方向の重合わせ精度を測定することができる。
【0043】
以上のように、この第1の実施例によれば、1回の観測光の照射で異なる層のX方向およびY方向の重合わせ精度を測定することができる。これにより、重合わせ精度の測定時間を短時間で行なうことが可能となる。
【0044】
さらに、観測光の照射時に、第5側壁と第6側壁の観測光は第1側壁と第2側壁の観測光に挟まれた領域に存在し、第7側壁と第8側壁の観測光は第3側壁と第4側壁の観測光に挟まれた領域に存在する。そのため、観測光による重合わせ精度の測定時に、どの観測光がどの側壁に対応するかがわかりやすく、正確に観測光の測定を行なうことができる。
【0045】
また、第1測定マーク110B、第2測定マーク112B、第3測定マーク114Dは、積層して形成されているため、半導体装置の周辺領域において重合わせ精度測定マークを形成するためのスペースが小さくすることができる。
【0046】
(実施例2)
次に、この発明に基づいた第2の実施例について、図4ないし図6を参照して説明する。まず、図4は、この実施例における重合わせ精度測定マークの平面図を示している。図5は、図4中A−A′線矢視断面図およびその断面に従った観測光の検出信号を示している。図6は、図4中B−B′線矢視断面図およびその断面に従った観測光の検出信号を示している。
【0047】
まず、この実施例における重合わせ精度測定マークの構造について説明する。第1測定マーク110Cは、半導体基板106の上方にゲート酸化膜108を介在して形成されている。この第1測定マーク110Cは、Y方向に沿って平行に所定の間隔で配置された第1側壁10aと第2側壁10bとを含む平面形状が長方形の開口測定パターンを有している。
【0048】
第2測定マーク112Cは、第1測定マーク110Cの上方に層間酸化膜110を介在して形成されている。この第2測定マーク112Cは、X方向に沿って平行に所定の間隔で配置された第3側壁12aと第4側壁12bとを含む平面形状が長方形の開口測定パターンを有している。
【0049】
第3測定マーク114Eは、第2測定マーク112Cの上方に層間酸化膜113を介在して形成されている。この第3測定マーク114Eは、Y方向に沿って平行に所定の間隔で、かつ、第1側壁10aと第2側壁10bとの間に配置された第5側壁14aおよび第6側壁14bと、X方向に沿って平行に所定の間隔で、かつ、第3側壁12aと第4側壁12bとの間に配置された第7側壁14cおよび第8側壁14dとを含む平面形状が正方形の開口測定パターンを有している。
【0050】
次に、この第1測定パターン110C、第2測定パターン112Cおよび第3測定パターン114Eに観測光を照射したときの重合わせ精度の測定については、図5(b)および図6(b)に示すように、第1の実施例と同様の検出信号を得ることができる。したがって、この第2の実施例においても、1回の観測光の照射で異なる層のX方向およびY方向の重合わせ精度を測定することができる。これにより、重合わせ精度の測定時間を短時間で行なうことが可能となる。
【0051】
さらに、観測光の照射時に、第5側壁と第6側壁の観測光は第1側壁と第2側壁の観測光に挟まれた領域に存在し、第7側壁と第8側壁の観測光は第3側壁と第4側壁の観測光に挟まれた領域に存在する。そのため、観測光による重合わせ精度の測定時に、どの観測光がどの側壁に対応するかがわかりやすく、正確に観測光の測定を行なうことが可能となる。
【0052】
(実施例3)
次に、この発明に基づいた第3の実施例について、図7ないし図9を参照して説明する。
【0053】
まず、図7は、この第3の実施例における重合わせ精度測定マークの平面図を示している。図8は、図7中A−A′線矢視断面図およびその断面に従った観測光の検出信号を示している。図9は、図7中B−B′線矢視断面図およびその断面に従った観測光の検出信号を示している。
【0054】
まず、重合わせ精度測定マークの構造について説明する。第1測定マーク110Dは、半導体基板106の上方にゲート酸化膜108を介して形成されている。この第1測定マーク110Dは、Y方向に沿って平行に所定の間隔で配置された第1側壁10aを含む略長方形の第1測定パターン110d1 と、第2側壁10bを含む略長方形の第2測定パターン110d2 とを有している。
【0055】
第2測定マーク112Dは、第1測定マーク110Dの上方に層間酸化膜110を介在して形成されている。この第2測定マーク112Dは、X方向に沿って平行に所定の間隔で配置された、第3側壁12aを含む略長方形の第3測定パターン112d1 と、第4側壁12bを含む略長方形の第4測定パターン112d2 とを有している。
【0056】
第3測定マーク114Fは、第2測定マーク112Dの上方に層間酸化膜113を介在して形成されている。この第3測定マーク114Fは、Y方向に沿って平行に所定の間隔で、かつ、第1側壁10aと第2側壁10bとの間に配置された第5側壁14aおよび第6側壁14bと、X方向に沿って平行に所定の間隔で、かつ、第3側壁12aと第4側壁12bとの間に配置された第7側壁14cおよび第8側壁14dとを含む平面形状が正方形のパターンを有している。
【0057】
次に、この第1測定マーク110D、第2測定マーク112Dおよび第3測定マーク114Fに観測光を照射したときの重合わせ精度の測定について、図8(b)および図9(b)を参照して説明する。
【0058】
まず、第1測定マーク110Dと第3測定マーク114Fの重合わせ精度の測定について図8(b)を参照して説明する。図8(b)より、第1側壁10a、第2側壁10b、第5側壁14aおよび第6側壁14bに従った検出信号が観測されている。この観測された検出信号から、第1側壁10aと第2側壁10bの観測光の中点および第5側壁14aと第6側壁14bの観測光の中点を求め、この中点の位置を比較することで第1観測マーク110Dと第3観測マーク114FのX方向の重合わせ精度を測定することができる。なお、第1観測マーク110Bの観測光において、第1側壁10a′と第2側壁10b′の観測光の中点を用いても、同様の測定を行なうことができる。
【0059】
また、同時に、第2観測マーク112Dと第3観測マーク114Fの重合わせ精度も測定することができる。図9(b)に示すように、第3側壁12a、第4側壁12b、第7側壁14cおよび第8側壁14dに従った検出信号が観測されている。この観測された検出信号から、第3側壁12aと第4側壁12bの検出信号の中点および第7側壁14cと第8側壁14dの検出信号の中点を求め、この中点の位置を比較することで、第2測定パターン112Dと第3測定パターン114FのY方向の重合わせ精度を測定することができる。なお、第3側壁12a′と第4側壁12b′の検出信号の中点の位置を用いても同様の重合わせ精度の測定をすることができる。
【0060】
このように第3の実施例よれば、1回の観測光の照射で異なる層のX方向、Y方向の重合わせ精度を測定することができる。これにより、重合わせ精度の測定時間を短時間で行なうことが可能となる。
【0061】
さらに、第5側壁と第6側壁の観測光は第1側壁と第2側壁の観測光に挟まれた領域に存在し、第7側壁と第8側壁の観測光は第3側壁と第4側壁の観測光に挟まれた領域に存在する。そのため、観測光による重合わせ精度測定時に、どの観測光がどの側壁に対応するかがわかりやすく、正確に観測光の測定を行なうことができる。
【0062】
また、第1測定マーク110D、第2測定マーク112D、第3測定マーク114Fは、積層して形成されているため、半導体装置の周辺領域において、この重合わせ精度測定マークを形成するためのスペースは小さくすることができる。
【0063】
(実施例4)
次に、この発明に基づいた第4の実施例について、図10ないし図12を参照して説明する。まず、図10は、この第4の実施例における重合わせ精度測定マークの平面図を示している。図11は、図10中A−A′線矢視断面図およびその断面に従った観測光の検出信号を示している。図12は、図10中B−B′線矢視断面図およびその断面に従った観測光の検出信号を示している。
【0064】
まず、この実施例における重合わせ精度測定マークの構造について説明する。第1測定マーク110Eは、半導体基板106の上方にゲート酸化膜108を介在して形成されている。この第1測定マーク110Eは、Y方向に沿って平行に所定の間隔で配置された第1側壁10aと第2側壁10bとを含む平面形状が長方形の測定パターンを有している。
【0065】
第2測定マーク112Eは、第1測定マーク110Eの上方に層間酸化膜110を介在して形成されている。この第2測定マーク112Eは、X方向に沿って平行に所定の間隔で配置された第3側壁12aを含む略長方形の第1測定パターン112e1 と第4側壁12bを含む略長方形の第2測定パターン112e2 とを有している。
【0066】
第3測定マーク114Gは、第2測定マーク112Eの上方に層間酸化膜113を介在して形成されている。この第3測定マーク114Gは、Y方向に沿って平行に所定の間隔で、かつ、第1側壁10aと第2側壁10bとの間に配置された第5側壁14aおよび第6側壁14bと、X方向に沿って平行に所定の間隔で、かつ、第3側壁12aと第4側壁12bとの間に配置された第7側壁14cおよび第8側壁14dとを含む平面形状が正方形のパターンを有している。
【0067】
次に、この第1測定マーク110E、第2測定マーク112Eおよび第3測定マーク114Gに観測光を照射したときの重合わせ精度の測定について、図11(b)および図12(b)を参照して説明する。まず、第1測定マーク110Eと第3測定マーク114Gの重合わせ精度の測定について、図11(b)を参照して説明する。図11(b)より、第1側壁10a、第2側壁10b、第5側壁14aおよび第6側壁14bに従った検出信号が観測されている。この観測された検出信号から、第1側壁10aと第2側壁10bの検出信号の中点および第5側壁14aと第6側壁14bの検出信号の中点を求め、この中点の位置を比較することで、第1測定マーク110Eと第3測定マーク114GのX方向の重合わせ精度を測定することができる。
【0068】
また、同時に、第2測定マーク112Eと第3測定マーク114Gの重合わせ精度についても測定することができる。図12(b)に示すように、第3側壁12a、第4側壁12b、第7側壁14cおよび第6側壁14dに従った検出信号が観測されている。この観測された検出信号から、第3側壁12aと第4側壁12bの検出信号の中点および第7側壁14cと第8側壁14dの検出信号の中点を求め、この中点の位置を比較することで、第2観測マーク112Eと第3観測マーク114GのX方向の重合わせ精度を測定することができる。なお、第3側壁12a′と第4側壁12b′の検出信号の中点の位置を用いることによっても同様の重合わせ精度の測定を行なうことができる。
【0069】
以上のように、この第4の実施例によれば、1回の観測光の照射で異なる層のX方向およびY方向の重合わせ精度を測定することができる。これにより、重合わせ精度の測定時間を短時間で行なうことが可能となる。
【0070】
さらに、第5側壁と第6側壁の観測光は、第1側壁と第2側壁の観測光に挟まれた領域に存在し、第7側壁と第8側壁の観測光は、第3側壁と第4側壁の観測光に挟まれた領域に存在する。そのため、観測光による重合わせ精度の測定時に、どの観測光がどの側壁に対応するかがわかりやすく、正確に観測光の測定を行なうことができる。
【0071】
また、第1測定マーク110E、第2測定マーク112E、第3測定マーク114Gは、積層して形成されているため、半導体装置の周辺領域において、重合わせ精度測定マークを形成するためのスペースを小さくすることが可能となる。
【0072】
(実施例5)
次に、この発明に基づいた第5の実施例について、図13ないし図15を参照して説明する。まず、図13は、この第5の実施例における重合わせ精度測定マークの平面図を示している。図14は、図13中A−A′線矢視断面図およびその断面に従った観測光の検出信号を示している。図15は、図13中B−B′線矢視断面図およびその断面に従った観測光の検出信号を示している。
【0073】
まず、この実施例における重合わせ精度測定マークの構造について説明する。
第1測定マーク110Fは、半導体基板106の上方にゲート酸化膜108を介在して形成されている。この第1測定マーク110Fは、Y方向に沿って平行に所定の間隔で配置された第1側壁10aと第2側壁10bとを含む平面形状が長方形の測定パターンを有している。第2測定マーク112Fは、第1測定マーク110Fの上方に層間酸化膜110を介在して形成されている。この第2測定マーク112Fは、X方向に沿って平行に所定の間隔で配置された第3側壁12aと第4側壁12bとを含む平面形状が長方形の測定パターンを有している。
【0074】
第3測定マーク114Hは、第2測定マーク112Fの上方に層間酸化膜113を介在して形成されている。この第3測定マーク114Hは、Y方向に沿って平行に所定の間隔で、かつ、第1側壁10aと第2側壁10bとの間に配置された第5側壁14aおよび第6側壁14bと、X方向に沿って平行に所定の間隔でかつ第3側壁12aと第4側壁12bとの間に配置された第7側壁14cと第8側壁14dとを含む平面形状が正方形のパターンを有している。
【0075】
次に、この第1測定マーク110F、第2測定マーク112Fおよび第3測定マーク114Hに観測光を照射したときの重合わせ精度の測定については、図14(b)および図15(b)に示すように、第1または第2実施例に示した検出信号と同様の検出信号を得ることができる。したがって、本実施例においても、第1および第2の実施例と同様の作用効果を得ることができる。
【0076】
(第6実施例)
次に、この発明に基づいた第6の実施例について、図16ないし図18を参照して説明する。まず、図16は、この第6の実施例における重合わせ精度測定マークの平面図を示している。図17は、図16中A−A′線矢視断面図およびその断面に従った観測光の検出信号を示している。図18は、図16中B−B′線矢視断面図およびその断面に従った観測光の検出信号を示している。
【0077】
まず、この実施例における重合わせ精度測定マークの構造について説明する。第1測定マーク110Gは、半導体基板106の上方にゲート酸化膜108を介在して形成されている。この第1測定マーク110Gは、Y方向に沿って平行に所定の間隔で配置された第1側壁10aを含む略長方形の第1測定パターン110g1 と、第2側壁10bを含む略長方形の第2測定パターン110g2 とを有している。
【0078】
第2測定マーク112Gは、第1測定マーク110Gの上方に層間酸化膜110を介在して形成されている。この第2測定マーク112Gは、X方向に沿って平行に所定の間隔で配置された第3側壁12aを含む略長方形の第3測定パターン112g1 と、第4側壁12bを含む略長方形の第4測定パターン112g2 とを有している。
【0079】
第3測定マーク114Jは、第2測定マーク112Gの上方に層間酸化膜113を介在して形成されている。この第3測定マーク114Jは、Y方向に沿って平行に所定の間隔で、かつ、第1側壁10aと第2側壁10bとの間に配置された第5側壁14aおよび第6側壁14bと、X方向に沿って平行に所定の間隔で、かつ、第3側壁12aと第4側壁12bとの間に配置された第7側壁14cおよび第8側壁14dとを含む平面形状が正方形のパターンを有している。
【0080】
次に、この第1測定マーク110G、第2測定マーク112Gおよび第3測定マーク114Jに観測光を照射したときの照射光の検出信号は、図17および図18に示すように第3の実施例と同様の検出信号が得られる。したがって、本実施例においても、第3の実施例と同様の作用効果を得ることができる。
【0081】
(実施例7)
次に、この発明に基づいた第7の実施例について、図19ないし図21を参照して説明する。まず、図19は、この第7の実施例における重合わせ精度測定マークの平面図を示している。図20は、図19中A−A′線矢視断面図およびその断面に従った観測光の検出信号を示している。図21は、図19中B−B′線矢視断面図およびその断面に従った観測光の検出信号を示している。
【0082】
まず、この実施例における重合わせ精度測定マークの構造ついて説明する。
第1測定マーク110Kは、半導体基板106の上方にゲート酸化膜108を介在して形成されている。この第1測定マーク110Kは、Y方向に沿って平行に所定の間隔で配置された第1側壁10aと第2側壁10bとを含む平面形状が長方形の測定パターンを有している。
【0083】
第2測定マーク112Kは、第1測定マーク110Kの上方に層間酸化膜110を介在して形成されている。この第2測定マーク112Kは、X方向に沿って平行に所定の間隔で配置された第3側壁12aを含む略長方形の第1測定パターン110k1 と、第4側壁12bを含む略長方形の第2測定パターン112k2 とを有している。
【0084】
第3測定マーク114Kは、第2測定マーク112Kの上方に層間酸化膜113を介在して形成されている。この第3測定マーク114Kは、Y方向に沿って平行に所定の間隔で、かつ、第1側壁10aと第2側壁10bとの外側に配置された第5側壁14aおよび第6側壁14bと、X方向に沿って平行に所定の間隔で、かつ、第3側壁12aと第4側壁12bとの間に配置された第7側壁14cおよび第8側壁14dとを含む平面形状が正方形の測定パターンを有している。次に、この第1測定マーク110K、第2測定マーク112Kおよび第3測定マーク114Kに観測光を照射したときの重合わせ精度の測定について、図20(b)および図21(b)を参照して説明する。
【0085】
まず、第1測定マーク110Kと第3測定マーク114Kの重合わせ精度の測定について、図20(b)を参照して説明する。図20(b)より、第1側壁10a、第2側壁10b、第5側壁14aおよび第6側壁14bに従った検出信号が観測されている。この観測された検出信号から、第1側壁10aと第2側壁10bの検出信号の中点および第5側壁14aと第6側壁14bの検出信号の中点を求め、この中点の位置を比較することで、第1測定マーク110Kと第3測定マーク114KのX方向の重合わせ精度を測定することができる。
【0086】
また同時に、第2測定マーク112Kと第3測定マーク114KのY方向の重合わせ精度も測定することができる。図21(b)に示すように、第3側壁12a、第4側壁12b、第7側壁14cおよび第8側壁14dに従った検出信号が検出されている。この観測された検出信号から、第3側壁12aと第4側壁12bの検出信号の中点および第7側壁14cと第8側壁14dの検出信号の中点を求め、この中点の位置を比較することで、第2測定マーク112Kと第3測定マーク114KのY方向の重合わせ精度を測定することができる。
【0087】
このように、この第7の実施例によれば、1回の観測光の照射で、異なる層のX方向およびY方向の重合わせ精度を測定することができる。これにより、重合わせ精度の測定時間を短時間で行なうことが可能となる。
【0088】
さらに、観測光の照射時に、第1側壁と第2側壁の観測光は第5側壁と第6側壁の観測光に挟まれた領域に存在し、第7側壁と第8側壁の観測光は第3側壁と第4側壁の観測光とに挟まれた領域に存在する。そのため、観測光による重合わせ精度の測定時に、どの観測光がどの側壁に対応するかがわかりやすく、正確に観測光の測定を行なうことができる。
【0089】
また、第1測定マーク110K、第2測定マーク112K、第3測定マーク114Kは、積層して形成されているため、半導体装置の周辺領域において、重合わせ精度測定マークを形成するためのスペースを小さくすることが可能となる。
【0090】
【発明の効果】
この発明に基づいた重合わせ精度測定マークの1つの局面によれば、第1測定マーク、第2測定マークおよび第3測定マークに観測光を照射した場合、第1側壁から第8側壁の各側壁部分での観測光が暗くなり、所定の信号を観測することができる。この信号から第1側壁と第2側壁、第3側壁と第4側壁、第5側壁と第6側壁、第7側壁と第8側壁のそれぞれの間隔と中点を読取ることができる。さらに、第1側壁と第2側壁の中点の位置と第5側壁と第6側壁の中点の位置とを比較することで、第1測定マークと第3測定マークのX方向の重合わせ精度と、第3側壁と第4側壁の中点の位置と第7側壁と第8側壁の中点の位置とを比較することで、第2測定マークと第3測定マークのY方向の重合わせ精度とを同時に測定することができる。その結果、1度の観測光の照射で、異なる層のX方向およびY方向の重合わせ精度を測定することができる。これにより、重合わせ精度の測定を短時間で行なうことが可能となり、半導体装置全体としての製造時間を短縮させることが可能となる。
【0091】
また、観測光の照射時に第5側壁と第6側壁の観測光は第1側壁と第2側壁の観測光に挟まれた領域に存在し、第7側壁と第8側壁の観測光は第3側壁と第4側壁の観測光に挟まれた領域に存在する。そのため、観測光による重合わせ精度の測定時に、どの観測光がどの側壁に対応しているかがわかりやすく、正確に重合わせ精度を測定することが可能となる。その結果、重合わせ精度の測定の信頼性を損なうことなく行なうことが可能となる。
【0092】
この発明に基づいた重合わせ精度測定マークの他の局面によれば、観測光の照射時に第1側壁と第2側壁の観測光は第5側壁と第6側壁の観測光に挟まれた領域に存在し、第7側壁と第8側壁の観測光は第3側壁と第4側壁の観測光に挟まれた領域に存在する。そのため、観測光による重合わせ精度の測定時に、どの観測光がどの側壁に対応するのかがわかりやすく、正確に重合わせ精度を測定することが可能となる。その結果、重合わせ精度の測定の信頼性を損なうことなく行なうことが可能となる。
【図面の簡単な説明】
【図1】 この発明に基づいた第1の実施例における重合わせ精度測定マークの平面図である。
【図2】 (a)は、図1中A−A′線矢視断面図である。(b)は、図1中A−A′線矢視に従った検出信号を示す図である。
【図3】 (a)は、図1中B−B′線矢視断面図である。(b)は、図1中B−B′線矢視に従った検出信号を示す図である。
【図4】 この発明に基づいた第2の実施例における重合わせ精度測定マークの平面図である。
【図5】 (a)は、図4中A−A′線矢視断面図である。(b)は、図4中A−A′線矢視に従った検出信号を示す図である。
【図6】 (a)は、図4中B−B′線矢視断面図である。(b)は、図4中B−B′線矢視に従った検出信号を示す図である。
【図7】 この発明に基づいた第3の実施例における重合わせ精度測定マークの平面図である。
【図8】 (a)は、図7中A−A′線矢視断面図である。(b)は、図7中A−A′線矢視に従った検出信号を示す図である。
【図9】 (a)は、図7中B−B′線矢視断面図である。(b)は、図7中B−B′線矢視に従った検出信号を示す図である。
【図10】 この発明に基づいた第4の実施例における重合わせ精度測定マークの平面図である。
【図11】 (a)は、図10中A−A′線矢視断面図である。(b)は、図10中A−A′線矢視に従った検出信号を示す図である。
【図12】 (a)は、図10中B−B′線矢視断面図である。(b)は、図10中B−B′線矢視に従った検出信号を示す図である。
【図13】 この発明に基づいた第5の実施例における重合わせ精度測定マークの平面図である。
【図14】 (a)は、図13中A−A′線矢視断面図である。(b)は、図13中A−A′線矢視に従った検出信号を示す図である。
【図15】 (a)は、図13中B−B′線矢視断面図である。(b)は、図13中B−B′線矢視に従った検出信号を示す図である。
【図16】 この発明に基づいた第6の実施例における重合わせ精度測定マークの平面図である。
【図17】 (a)は、図16中A−A′線矢視断面図である。(b)は、図16中A−A′線矢視に従った検出信号を示す図である。
【図18】 (a)は、図16中B−B′線矢視断面図である。(b)は、図16中B−B′線矢視に従った検出信号を示す図である。
【図19】 この発明に基づいた第7の実施例における重合わせ精度測定マークの平面図である。
【図20】 (a)は、図19中A−A′線矢視断面図である。(b)は、図19中A−A′線矢視に従った検出信号を示す図である。
【図21】 (a)は、図19中B−B′線矢視断面図である。(b)は、図19中B−B′線矢視に従った検出信号を示す図である。
【図22】 従来技術におけるMOSトランジスタの構造を示す縦断面図である。
【図23】 従来技術におけるワード線とビット線とに囲まれた領域にコンタクトホールを形成した場合の平面図である。
【図24】 従来技術における重合わせ精度測定マークの構造を示す縦断面図である。
【図25】 (a)は、従来技術における重合わせ精度測定マークの平面図である。(b)は、(a)中A−A′線矢視に従った検出信号を示す図である。
【図26】 (a)は、従来技術における重合わせ精度測定マークの第2の平面図である。(b)は、(a)中B−B′線矢視に従った検出信号を示す図である。
【符号の説明】
10a 第1側壁、10b 第2側壁、12a 第3側壁、12b 第4側壁、14a 第5側壁、14b 第6側壁、14c 第7側壁、14d 第8側壁、110B,110C,110D,110E,110F,110G,110K第1測定マーク、112B,112C,112D,112E,112F,112G,112K 第2測定マーク、114D,114E,114F,114G,114H,114J,114K 第3測定マーク。
なお、各図中、同一符号は、同一または相当部分を示す。
Claims (5)
- 半導体基板上の第1の層に形成された第1測定マークと、
前記第1測定マークの略上方において、前記第1の層の上の第2の層に形成された第2測定マークと、
前記第1測定マークおよび前記第2測定マークの略上方において、前記第2の層の上の第3の層に形成され、前記第1測定マークとともに用いて、前記第1の層と前記第3の層とのX方向のずれと、前記第2測定マークとともに用いて、前記第2の層と前記第3の層とのY方向のずれとを測定するための第3測定マークと、を備え、
前記第1測定マークは、前記Y方向に沿って平行に第1の間隔で配置された第1側壁および第2側壁を含み、
前記第2測定マークは、前記X方向に沿って平行に第2の間隔で配置された第3側壁および第4側壁を含み、
前記第3測定マークは、前記Y方向に沿って平行に前記第1の間隔とは異なる第3の間隔で配置された第5側壁および第6側壁と、前記X方向に沿って平行に前記第2の間隔とは異なる第4の間隔で配置された第7側壁および第8側壁とを含み、
前記第3測定マークの前記第5側壁と前記第6側壁とは、前記第1測定マークの前記第1側壁と前記第2側壁とに挟まれた領域に配置され、
前記第3測定マークの前記第7側壁と前記第8側壁とは、前記第2測定マークの前記第3側壁と前記第4側壁とに挟まれた領域に配置され、
前記第1測定マークは、前記第1側壁と前記第2側壁とを周囲に含む略長方形の測定パターンを有し、
前記第2測定マークは、前記第3側壁と前記第4側壁とを周囲に含む略長方形の測定パターンを有し、
前記第3測定マークは、前記第5側壁、前記第6側壁、前記第7側壁および前記第8側壁を周囲に含む略正方形の測定パターンを有する、重合わせ精度測定マーク。 - 半導体基板上の第1の層に形成された第1測定マークと、
前記第1測定マークの略上方において、前記第1の層の上の第2の層に形成された第2測定マークと、
前記第1測定マークおよび前記第2測定マークの略上方において、前記第2の層の上の第3の層に形成され、前記第1測定マークとともに用いて、前記第1の層と前記第3の層とのX方向のずれと、前記第2測定マークとともに用いて、前記第2の層と前記第3の層とのY方向のずれとを測定するための第3測定マークと、を備え、
前記第1測定マークは、前記Y方向に沿って平行に第1の間隔で配置された第1側壁および第2側壁を含み、
前記第2測定マークは、前記X方向に沿って平行に第2の間隔で配置された第3側壁および第4側壁を含み、
前記第3測定マークは、前記Y方向に沿って平行に前記第1の間隔とは異なる第3の間隔で配置された第5側壁および第6側壁と、前記X方向に沿って平行に前記第2の間隔とは異なる第4の間隔で配置された第7側壁および第8側壁とを含み、
前記第3測定マークの前記第5側壁と前記第6側壁とは、前記第1測定マークの前記第1側壁と前記第2側壁とに挟まれた領域に配置され、
前記第3測定マークの前記第7側壁と前記第8側壁とは、前記第2測定マークの前記第3側壁と前記第4側壁とに挟まれた領域に配置され、
前記第1測定マークは、前記第1側壁と前記第2側壁とを周囲に含む略長方形の開口測定パターンを有し、
前記第2測定マークは、前記第3側壁と前記第4側壁とを周囲に含む略長方形の開口測定パターンを有し、
前記第3測定マークは、前記第5側壁、前記第6側壁、前記第7側壁および前記第8側壁を周囲に含む略正方形の開口測定パターンを有する、重合わせ精度測定マーク。 - 半導体基板上の第1の層に形成された第1測定マークと、
前記第1測定マークの略上方において、前記第1の層の上の第2の層に形成された第2測定マークと、
前記第1測定マークおよび前記第2測定マークの略上方において、前記第2の層の上の第3の層に形成され、前記第1測定マークとともに用いて、前記第1の層と前記第3の層とのX方向のずれと、前記第2測定マークとともに用いて、前記第2の層と前記第3の層とのY方向のずれとを測定するための第3測定マークと、を備え、
前記第1測定マークは、前記Y方向に沿って平行に第1の間隔で配置された第1側壁および第2側壁を含み、
前記第2測定マークは、前記X方向に沿って平行に第2の間隔で配置された第3側壁および第4側壁を含み、
前記第3測定マークは、前記Y方向に沿って平行に前記第1の間隔とは異なる第3の間隔で配置された第5側壁および第6側壁と、前記X方向に沿って平行に前記第2の間隔とは異なる第4の間隔で配置された第7側壁および第8側壁とを含み、
前記第3測定マークの前記第5側壁と前記第6側壁とは、前記第1測定マークの前記第1側壁と前記第2側壁とに挟まれた領域に配置され、
前記第3測定マークの前記第7側壁と前記第8側壁とは、前記第2測定マークの前記第3側壁と前記第4側壁とに挟まれた領域に配置され、
前記第1測定マークは、前記第1側壁を含む略長方形の第1測定パターンと、前記第2側壁を含む略長方形の第2測定パターンとを有し、
前記第2測定マークは、前記第3側壁を含む略長方形の第3測定パターンと、前記第4側壁を含む略長方形の第4測定パターンとを有し、
前記第3測定マークは、前記第5側壁、前記第6側壁、前記第7側壁および前記第8側壁を周囲に含む略正方形の第5測定パターンを有する、重合わせ精度測定マーク。 - 半導体基板上の第1の層に形成された第1測定マークと、
前記第1測定マークの略上方において、前記第1の層の上の第2の層に形成された第2測定マークと、
前記第1測定マークおよび前記第2測定マークの略上方において、前記第2の層の上の第3の層に形成され、前記第1測定マークとともに用いて、前記第1の層と前記第3の層とのX方向のずれと、前記第2測定マークとともに用いて、前記第2の層と前記第3の層とのY方向のずれとを測定するための第3測定マークと、を備え、
前記第1測定マークは、前記Y方向に沿って平行に第1の間隔で配置された第1側壁および第2側壁を含み、
前記第2測定マークは、前記X方向に沿って平行に第2の間隔で配置された第3側壁および第4側壁を含み、
前記第3測定マークは、前記Y方向に沿って平行に前記第1の間隔とは異なる第3の間隔で配置された第5側壁および第6側壁と、前記X方向に沿って平行に前記第2の間隔とは異なる第4の間隔で配置された第7側壁および第8側壁とを含み、
前記第3測定マークの前記第5側壁と前記第6側壁とは、前記第1測定マークの前記第1側壁と前記第2側壁とに挟まれた領域に配置され、
前記第3測定マークの前記第7側壁と前記第8側壁とは、前記第2測定マークの前記第3側壁と前記第4側壁とに挟まれた領域に配置され、
前記第1測定マークは、前記第1側壁と第2側壁を含む略長方形の第1測定パターンを有し、
前記第2測定マークは、前記第3側壁を含む略長方形の第2測定パターンと、前記第4側壁を含む略長方形の第3測定パターンを有し、
前記第3測定マークは、前記第5側壁、前記第6側壁、前記第7側壁および前記第8側壁を周囲に含む略正方形の第4測定パターンを有する、重合わせ精度測定マーク。 - 半導体基板上の第1の層に形成された第1測定マークと、
前記第1測定マークの略上方において、前記第1の層の上の第2の層に形成された第2測定マークと、
前記第1測定マークおよび前記第2測定マークの略上方において、前記第2の層の上の第3の層に形成され、前記第1測定マークとともに用いて、前記第1の層と前記第3の層とのX方向のずれと、前記第2測定マークとともに用いて、前記第2の層と前記第3の層とのY方向のずれとを測定するための第3測定マークと、を備え、
前記第1測定マークは、前記Y方向に沿って平行に第1の間隔で配置された第1側壁および第2側壁を含み、
前記第2測定マークは、前記X方向に沿って平行に第2の間隔で配置された第3側壁および第4側壁を含み、
前記第3測定マークは、前記Y方向に沿って平行に前記第1の間隔とは異なる第3の間隔で配置された第5側壁および第6側壁と、前記X方向に沿って平行に前記第2の間隔とは異なる第4の間隔で配置された第7側壁および第8側壁とを含み、
前記第1測定マークの前記第1側壁と前記第2側壁とは、前記第3測定マークの前記第5側壁と前記第6側壁とに挟まれた領域に配置され、
前記第3測定マークの前記第7側壁と前記第8側壁とは、前記第2測定マークの前記第3側壁と前記第4側壁とに挟まれた領域に配置され、
前記第1測定マークは、前記第1側壁および第2側壁を含む略長方形の第1測定パターンを有し、
前記第2測定マークは、前記第3側壁を含む略長方形の第2測定パターンおよび前記第4側壁を含む略長方形の第3測定パターンを有し、
前記第3測定マークは、前記第5側壁、前記第6側壁、前記第7側壁および前記第8側壁を周囲に含む略正方形の第4測定パターンを有する、重合わせ精度測定マーク。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25208094A JP3693370B2 (ja) | 1994-10-18 | 1994-10-18 | 重合わせ精度測定マーク |
US08/477,835 US5646452A (en) | 1994-10-18 | 1995-06-07 | Registration accuracy measurement mark for semiconductor devices |
DE19529645A DE19529645C2 (de) | 1994-10-18 | 1995-08-11 | Ausrichtungsgenauigkeits-Meßmarken |
KR1019950036063A KR100200221B1 (ko) | 1994-10-18 | 1995-10-18 | 중합도측정마크 |
US08/851,471 US5869906A (en) | 1994-10-18 | 1997-05-05 | Registration accuracy measurement mark for semiconductor devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25208094A JP3693370B2 (ja) | 1994-10-18 | 1994-10-18 | 重合わせ精度測定マーク |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08116141A JPH08116141A (ja) | 1996-05-07 |
JP3693370B2 true JP3693370B2 (ja) | 2005-09-07 |
Family
ID=17232277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25208094A Expired - Fee Related JP3693370B2 (ja) | 1994-10-18 | 1994-10-18 | 重合わせ精度測定マーク |
Country Status (4)
Country | Link |
---|---|
US (2) | US5646452A (ja) |
JP (1) | JP3693370B2 (ja) |
KR (1) | KR100200221B1 (ja) |
DE (1) | DE19529645C2 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3859764B2 (ja) * | 1995-06-27 | 2006-12-20 | 株式会社ルネサステクノロジ | 重ね合わせ精度測定マーク、そのマークの欠陥修正方法、および、そのマークを有するフォトマスク |
US5700732A (en) * | 1996-08-02 | 1997-12-23 | Micron Technology, Inc. | Semiconductor wafer, wafer alignment patterns and method of forming wafer alignment patterns |
JPH1131649A (ja) * | 1997-07-11 | 1999-02-02 | Oki Electric Ind Co Ltd | パターン寸法と重ね合わせ精度の測定パターン及びその測定方法 |
US6103636A (en) | 1997-08-20 | 2000-08-15 | Micron Technology, Inc. | Method and apparatus for selective removal of material from wafer alignment marks |
US6153532A (en) | 1998-02-27 | 2000-11-28 | Micron Technology, Inc. | Methods and apparatuses for removing material from discrete areas on a semiconductor wafer |
JP3211767B2 (ja) * | 1998-03-27 | 2001-09-25 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2000323570A (ja) * | 1999-05-11 | 2000-11-24 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US6290863B1 (en) | 1999-07-31 | 2001-09-18 | Micron Technology, Inc. | Method and apparatus for etch of a specific subarea of a semiconductor work object |
US6612159B1 (en) * | 1999-08-26 | 2003-09-02 | Schlumberger Technologies, Inc. | Overlay registration error measurement made simultaneously for more than two semiconductor wafer layers |
US6218200B1 (en) * | 2000-07-14 | 2001-04-17 | Motorola, Inc. | Multi-layer registration control for photolithography processes |
US7541201B2 (en) | 2000-08-30 | 2009-06-02 | Kla-Tencor Technologies Corporation | Apparatus and methods for determining overlay of structures having rotational or mirror symmetry |
US7068833B1 (en) | 2000-08-30 | 2006-06-27 | Kla-Tencor Corporation | Overlay marks, methods of overlay mark design and methods of overlay measurements |
JP2002198291A (ja) * | 2000-12-26 | 2002-07-12 | Nikon Corp | 基板、位置計測装置、露光装置および位置合わせ方法並びに露光方法 |
DE10137105A1 (de) * | 2001-07-30 | 2003-02-27 | Infineon Technologies Ag | Halbleiteranordnung, Verfahren zum Herstellen einer solchen sowie Verwendung von Messmarken einer solchen |
KR100689709B1 (ko) * | 2005-08-10 | 2007-03-08 | 삼성전자주식회사 | 반도체 디바이스 제조를 위한 오버레이 마크 및 이를이용한 오버레이 측정방법 |
JP4988274B2 (ja) * | 2006-08-31 | 2012-08-01 | 株式会社日立ハイテクノロジーズ | パターンのずれ測定方法、及びパターン測定装置 |
US7724370B2 (en) * | 2007-03-01 | 2010-05-25 | Asml Netherlands B.V. | Method of inspection, a method of manufacturing, an inspection apparatus, a substrate, a mask, a lithography apparatus and a lithographic cell |
JP5446365B2 (ja) * | 2009-03-25 | 2014-03-19 | セイコーエプソン株式会社 | 機能素子の寸法の測定方法、機能素子付き基板の製造方法、機能素子付き基板および電子装置 |
JP5685811B2 (ja) * | 2009-12-25 | 2015-03-18 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
US9029855B2 (en) * | 2013-03-15 | 2015-05-12 | Globalfoundries Singapore Pte. Ltd. | Layout for reticle and wafer scanning electron microscope registration or overlay measurements |
KR102421913B1 (ko) * | 2014-12-29 | 2022-07-19 | 삼성디스플레이 주식회사 | 노광 방법, 이를 수행하기 위한 노광 장치 및 이를 이용한 표시 기판의 제조방법 |
US10451412B2 (en) | 2016-04-22 | 2019-10-22 | Kla-Tencor Corporation | Apparatus and methods for detecting overlay errors using scatterometry |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57112021A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Manufacture of semiconductor device |
JP3118899B2 (ja) * | 1991-10-01 | 2000-12-18 | 日本電気株式会社 | アライメントチェックパターン |
-
1994
- 1994-10-18 JP JP25208094A patent/JP3693370B2/ja not_active Expired - Fee Related
-
1995
- 1995-06-07 US US08/477,835 patent/US5646452A/en not_active Expired - Lifetime
- 1995-08-11 DE DE19529645A patent/DE19529645C2/de not_active Expired - Fee Related
- 1995-10-18 KR KR1019950036063A patent/KR100200221B1/ko not_active IP Right Cessation
-
1997
- 1997-05-05 US US08/851,471 patent/US5869906A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE19529645A1 (de) | 1996-04-25 |
US5646452A (en) | 1997-07-08 |
KR960016649A (ko) | 1996-05-22 |
DE19529645C2 (de) | 1998-02-26 |
KR100200221B1 (ko) | 1999-06-15 |
US5869906A (en) | 1999-02-09 |
JPH08116141A (ja) | 1996-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3693370B2 (ja) | 重合わせ精度測定マーク | |
KR970010666B1 (ko) | 반도체 소자의 패턴 중첩오차 측정방법 | |
KR20010112104A (ko) | 반도체장치 및 그 제조방법 | |
JP4381646B2 (ja) | オーバレイキー及びその製造方法とこれを利用したオーバレイ精度の測定方法 | |
KR100519252B1 (ko) | 오버레이 마크, 오버레이 마크 형성방법 및 오버레이측정방법 | |
US20100184287A1 (en) | Method of Forming Patterns of Semiconductor Device | |
US8502355B2 (en) | Overlay vernier mask pattern, formation method thereof, semiconductor device including overlay vernier pattern, and formation method thereof | |
US6498401B2 (en) | Alignment mark set and method of measuring alignment accuracy | |
US8288242B2 (en) | Overlay vernier key and method for fabricating the same | |
JP2001093820A (ja) | マーク、アライメントマーク、合わせずれ測定用マーク、フォトマスク、及び、半導体ウェーハ | |
KR100392744B1 (ko) | 반도체 장치, 그 제조에 이용하는 포토마스크, 및 그 중첩정밀도 향상 방법 | |
US7136520B2 (en) | Method of checking alignment accuracy of patterns on stacked semiconductor layers | |
JPH1187213A (ja) | 重ね合わせ精度測定用パターン | |
KR100217898B1 (ko) | 포토마스크 | |
KR0172557B1 (ko) | 중첩마크가 구비된 반도체 장치 | |
KR20060107653A (ko) | 다층 구조를 갖는 오버레이 마크를 갖춘 반도체 소자 | |
KR101194784B1 (ko) | 반도체 소자의 오버레이 버니어 및 그의 형성 방법 | |
JP4845005B2 (ja) | 半導体装置及びその製造方法 | |
JPH1167620A (ja) | アライメントマークを有する半導体装置 | |
JP2001176782A (ja) | 半導体装置及びその製造方法 | |
JP3698843B2 (ja) | フォトマスク | |
TW202338490A (zh) | 自對準多重圖案化標記 | |
KR100542692B1 (ko) | 중첩오차 측정마크 | |
KR19990034619U (ko) | 반도체 제조용 포토마스크 | |
JPH03191509A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050531 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050621 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080701 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090701 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100701 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |