KR20060133924A - 구조적 저밀도 패리티 검사 부호를 사용하는 통신시스템에서 데이터 송수신 장치 및 방법 - Google Patents

Abstract

본 발명은 구조적 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 데이터 송수신을 위해, 입력되는 정보 데이터들을 구조적 저밀도 패리티 검사 부호를 사용하여 구조적 저밀도 패리티 검사 부호화를 수행하고, 상기 구조적 저밀도 패리티 검사 부호화를 수행하여 생성된 구조적 저밀도 패리티 검사 부호어를 미리 결정된 크기의 그룹 단위로 병렬 변환하여 데이터를 송신한다. 그리고 다수개의 병렬 데이터를 수신하고, 상기 수신된 데이터를 미리 결정된 크기의 그룹 단위로 직렬 변환한 후, 상기 그룹 단위의 직렬 변환된 데이터를 구조적 저밀도 패리티 검사 부호를 사용하여 구조적 저밀도 패리티 검사 복호화를 수행한다.

구조적 저밀도 패리티 검사 부호, 인터리버, 그룹 병렬/직렬 변환기, 그룹 안테나 인터리버, 그룹 인터리버, 다중 안테나 통신 시스템

Description

구조적 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 데이터 송수신 장치 및 방법{APPARATUS AND METHOD FOR TRANSMITTING AND RECEIVING DATA IN A COMMUNICATION SYSTEM USING STRUCTURED LOW DENSITY PARITY CHECK}

도 1은 일반적인 MIMO 통신 시스템의 송신기의 구조를 개략적으로 도시한 도면,

도 2는 일반적인 MIMO 통신 시스템의 수신기 구조를 개략적으로 도시한 도면,

도 3은 일반적인 (8, 2, 4) LDPC 부호의 패리티 검사 행렬을 도시한 도면,

도 4는 도 3의 (8, 2, 4) LDPC 부호의 factor 그래프를 도시한 도면,

도 5는 일반적인 구조적 LDPC 부호의 패리티 검사 행렬을 개략적으로 도시한 도면,

도 6은 도 5의 순환 행렬 P를 도시한 도면,

도 7은 패리티 검사 행렬이 4개의 부분 행렬들로 구성된 구조적 LDPC 부호의 사이클 구조를 개략적으로 도시한 도면,

도 8은 본 발명의 일 실시예에 따른 구조적 LDPC 부호를 사용하는 송신기의 구조를 개략적으로 도시한 도면,

도 9는 본 발명의 일 실시예에 따른 구조적 LDPC 부호를 사용하는 수신기의 구조를 개략적으로 도시한 도면,

도 10은 본 발명의 다른 실시예에 따른 구조적 LDPC 부호를 사용하는 송신기의 구조를 개략적으로 도시한 도면,

도 11은 본 발명의 다른 실시예에 따른 구조적 LDPC 부호를 사용하는 수신기의 구조를 개략적으로 도시한 도면,

도 12는 본 발명의 실시예에 따른 구조적 LDPC 부호를 사용하는 송신기의 동작 과정을 개략적으로 도시한 순서도,

도 13은 본 발명의 실시예에 따른 구조적 LDPC 부호를 사용하는 수신기의 동작 과정을 개략적으로 도시한 순서도,

도 14는 본 발명의 실시예에 따른 구조적 LDPC 부호를 사용하는 다중 안테나 시스템에서의 성능 곡선을 도시한 그래프.

본 발명은 통신 시스템의 데이터 송수신 장치 및 방법에 관한 것으로서, 특히 구조적(Structured) 저밀도 패리티 검사(LDPC: Low Density Parity Check, 이하 'LDPC'라 칭하기로 한다) 부호를 사용하는 다중 안테나(multi antenna) 통신 시스템에서 데이터를 송수신하는 장치 및 방법에 관한 것이다.

현재 통신 시스템은 급속한 발전에 따라서 음성 위주의 서비스를 벗어나 영 상, 무선 데이터 등의 다양한 정보를 처리하고 전송할 수 있는 고속 대용량 통신 시스템으로 진화하고 있다. 상기한 고속 대용량 통신 시스템으로의 진화는 유선 네트워크뿐만 아니라 무선 네트워크에까지 확장되고 있으며, 이에 무선 네트워크에서도 유선 네트워크에서의 용량(capacity)에 근접하는 대용량 데이터를 전송할 수 있는 기술 개발이 요구되고 있다.

상기한 고속 대용량 통신 시스템이 요구됨에 따라 데이터를 송수신하는 경우 통신 시스템에서는 적정한 채널 부호화(channel coding) 방식을 사용하여 시스템 전송 효율을 높이는 것이 시스템 성능 향상을 위한 필수적인 요소로 작용하였다.

그러나 이동 통신 시스템은 이동 통신 시스템의 특성상 데이터를 전송할 때 채널의 상황에 따라 잡음(noise)과, 간섭(interference) 및 페이딩(fading) 등으로 인해 불가피하게 에러(error)가 발생할 확률이 높다. 따라서 이동 통신 시스템은 상기한 에러 발생으로 인한 정보 데이터의 손실이 발생한다. 이와 같은 정보 데이터 손실을 감소시키기 위해 이동 통신 시스템에서는 채널의 특성에 따라 다양한 에러 제어 방식(error-control scheme)들을 사용함으로써 상기 이동 통신 시스템의 신뢰도를 향상시킬 수 있다. 상기 에러 제어 방식들 중에서 가장 보편적으로 사용되고 있는 에러 제어 방식은 에러 정정 부호(error-correcting code)를 사용하는 방식이다.

또한 차세대 이동 통신 시스템에서는 더 많은 데이터를 고속으로 서비스를 제공받기를 원하는 사용자가 증가함에 따라서 데이터의 전송 속도의 중가가 중요한 사항이 되고 있다. 이러한 사용자의 요구를 충족하기 위해서 다수의 송수신 안테나 를 사용하는 다중 안테나 통신 시스템 즉, 다중 입력 다중 출력(MIMO: Multiple Input Multiple Output, 이하 'MIMO'라 칭하기로 한다) 통신 시스템에 대한 연구가 활발하게 진행되고 있다.

그러면 다음으로 하기에 도 1을 참조하여 일반적인 MIMO 통신 시스템의 송신기의 구조를 살펴보기로 한다.

상기 도 1은 일반적인 MIMO 방식을 사용하는 통신 시스템의 송신기의 구조를 개략적으로 도시한 도면이다.

상기 도 1을 참조하면, 송신기는 부호기(encoder)(110), 공간 사상기(spatial mapper)(120), 다수개의 안테나들 즉, 제 1 송신 안테나(Tx ANT 1) 내지 제 M 송신 안테나(Tx ANT M)와 결합된 신호 사상기(signal mapper)(130)를 포함한다. 그리고 상기 신호 사상기(130)는 M개의 신호 사상기들, 즉 제 1 신호 사상기(130-1) 내지 제 M 신호 사상기(130-M)를 포함한다.

상기 부호화(110)기에 정보 데이터(information data)가 입력되면, 상기 부호기(110)는 미리 설정되어 있는 설정 부호화율(coding rate)에 따라 상기 정보 데이터를 부호화하여 부호화 심볼(coded symbol)을 생성한다. 그리고 상기 생성된 부호화 심볼을 상기 공간 사상기(120)로 출력한다.

상기 공간 사상기(120)는 상기 부호기(110)에서 출력한 직렬의 부호화 심벌을 상기 안테나 개수 즉, M개의 안테나 개수만큼 공간 사상하여 병렬로 출력한다. 그리하여 상기 공간 사상기(120)는 상기 병렬로 변환된 신호들 각각을 해당 신호 사상기(130) 각각으로 출력하도록 제어한다. 예를 들어, 상기 공간 사상기(120)는 상기 부호기(110)에서 출력한 부호화 심벌을 그 출력 순서에 따라서 순차적으로 병렬 변환하여 M개의 신호들로 분류하고, 상기 M개의 신호들 각각을 제 1 신호 사상기(130-1) 내지 제 M 신호 사상기(130-M) 각각으로 출력한다.

상기 신호 사상기(130)는 상기 공간 사상기(120)에서 출력한 병렬 변환된 신호를 수신하여 상기 신호 사상기들 각각에 설정되어 있는 신호 사상 방식으로 신호 사상하고 각 송신 안테나로 출력한다. 즉, 상기 제 1 신호 사상기(130-1) 내지 제 M 신호 사상기(130-M) 각각은 상기 공간 사상기(120)에서 출력한 신호를 각 사상기에 설정되어 있는 성상도(constellation)에 따라 신호 사상 한 후 각 송신 안테나로 출력한다.

예를 들어, 상기 제 1 신호 사상기(130-1) 내지 제 M 신호 사상기(130-M) 각각은 그 입력 신호의 비트(bit)수 n이 1일 경우(n=1), 이진 위상 편이 변조(BPSK: Binary Phase Shift Keying) 방식으로 상기 입력 신호를 사상하며, 상기 입력 신호의 비트수 n이 3일 경우(n=3), 8직교 진폭 변조(8QAM: Quadrature Amplitude Modulation) 방식으로 상기 입력 신호를 신호 사상한다.

상기 도 1의 송신기에 입력되는 정보 데이터가 k비트라고 가정하면, M개의 송신 안테나들을 통해 전송하므로 그 부호화율(R)은

이 된다. 다음으로 하기에 도 2를 참조하여 일반적인 MIMO 통신 시스템의 수신기의 구조를 살펴보기로 한다.

상기 도 2는 일반적인 MIMO 통신 시스템의 수신기 구조를 개략적으로 도시한 도면이다.

상기 도 2를 참조하면, 상기 수신기는 다수개의 안테나들 즉, 제 1 수신 안테나(Rx Ant 1) 내지 제 P 수신 안테나(Rx Ant P)와 결합된 검파기(210), 공간 역사상기(spatial demapper)(220), 복호기(decoder)(230), 공간 사상기(240)를 포함한다.

상기 송신기의 송신 안테나의 개수와 상기 수신기의 수신 안테나의 개수는 동일하거나 상이한 개수를 사용하는 것이 가능하다. 상기 수신기는 제 1 수신 안테나 내지 제 P 수신 안테나 즉, P개의 수신 안테나들 각각을 통해서 수신한다. 상기 제 1 수신 안테나 내지 제 P 수신 안테나는 수신한 신호를 상기 검파기(210)로 출력한다.

상기 검파기(210)는 상기 제 1 수신 안테나 내지 제 P 수신 안테나 각각에서 출력한 수신 신호를 수신하고, 상기 수신 신호를 검파한 후 상기 공간 역사상기(220)로 출력한다.

상기 공간 역사상기(220)는 상기 검파기(210)에서 검파한 신호를 입력받고, 상기 송신기에서 적용한 공간 사상기의 공간 사상에 대응하는 방식으로 공간 역사상하여 상기 복호기(230)로 출력한다.

상기 복호기(230)는 상기 공간 역사상기(220)에서 출력한 신호를 입력하여 상기 송신기에서 적용한 부호화 방식에 대응하는 방식으로 복호화하여 출력한다. 여기서, 상기 복호기(230)에서 출력한 신호는 무선 채널 환경 등을 통한 에러가 발생하지 않는 경우에는 송신기에서 송신한 데이터와 동일한 데이터를 정상 복원하는 것이 가능하다. 하지만, 상기 무선 채널 환경 등을 통한 에러가 발생하는 경우에는 보다 신뢰성있는 부호화를 위해서 반복 복호화(iterative decoding)를 수행할 수 있다.

이와 같이 상기 반복 복호화를 수행하기 위해 상기 복호기(230)는 상기 송신기에서 적용한 부호화 방식에 대응되는 방식으로 복호화한 신호를 공간 사상기(240)로 출력한다.

상기 공간 사상기(240)는 상기 복호기(230)에서 출력한 신호를 사용하여 상기 송신기에서 적용한 공간 사상 방식에 대응하는 방식으로 공간 사상한 후 상기 검파기(210)로 출력하여 반복 복호화를 수행하도록 한다.

상기한 바와 같이 반복 복호화를 수행하면, 정보 데이터 복원의 신뢰도가 증가하게 된다. 그리고 상기한 반복 복호화를 통해서 상기 복호기(230)에서 상기 수신기에서 수신한 신호를 신뢰성있는 신호로 복호화하면, 상기 복호기(230)에서 출력한 신호를 최종 정보 데이터 신호로 출력한다.

한편, 상기 에러 정정 부호의 대표적인 부호들로는 터보 부호(turbo code), LDPC 부호 등이 있다.

상기 터보 부호는 종래 오류 정정을 위해 주로 사용되던 컨벌루셔널 부호(convolutional code)에 비하여 고속 데이터 전송시에 성능 이득이 우수한 것으로 알려져 있으며, 전송 채널에서 발생하는 잡음에 의한 오류를 효과적으로 정정하여 데이터 전송의 신뢰도를 높일 수 있다는 장점을 가진다. 또한, 상기 LDPC 부호는 팩터(factor, 이하 'factor'라 칭하기로 한다) 그래프 상에서 합곱(sum- product) 알고리즘(algorithm)에 기반한 반복 복호화(iterative decoding) 알고리즘을 사용하여 복호화할 수 있다. 상기 합곱 알고리즘에 기반한 반복 복호화 알고리즘을 사용하는 복호화 방법을 사용함으로써 상기 LDPC 부호의 복호기(decoder)는 상기 터보 부호의 복호기에 비해 낮은 복잡도를 가질 뿐만 아니라 병렬 처리 복호기를 구현함에 있어 용이하게 된다.

한편, Shannon의 채널 부호화 이론(channel coding theorem)은 채널의 용량을 초과하지 않는 데이터 레이트(data rate)에 한해 신뢰성 있는 통신이 가능하다고 밝히고 있다. 하지만 Shannon의 채널 부호화 이론에서는 채널의 용량 한계까지 사용할 수 있는 채널 부호화 및 복호화에 대한 구체적인 방법 제시는 전혀 없었다. 블록(block) 크기가 굉장히 큰 랜덤(random) 부호는 Shannon의 채널 부호화 이론에서 채널 용량 한계에 근접하는 성능을 보이지만, MAP(maximum a posteriori) 또는 ML(maximum likelihood) 복호화를 적용할 경우 계산량에 있어 굉장한 로드(load)가 존재하여 실제 구현이 불가능하였다.

상기 터보 부호는 1993년 Berrou와 Glavieux, Thitimajshima에 의해 제안되었으며, 상기 Shannon의 채널 부호화 이론의 채널 용량 한계에 근접하는 우수한 성능을 가지고 있다. 상기 터보 부호의 제안으로 인해 부호의 반복 복호화와 그래프 표현에 대한 연구가 활발하게 진행되었으며, 이 시점에서 Gallager가 1962년 제안한바 있는 LDPC 부호가 재발견되었다. 또한, 상기 터보 부호와 LDPC 부호의 factor 그래프상에는 사이클(cycle)이 존재하는데, 사이클이 존재하는 상기 LDPC 부호의 factor 그래프 상에서의 반복 복호화는 준최적(suboptimal)이라는 것은 이미 잘 알 려져 있는 사실이며, 상기 LDPC 부호는 반복 복호화를 통해 우수한 성능을 가진다는 것 역시 실험적으로 입증된 바 있다. 지금까지 알려진 최고의 성능을 가지는 LDPC 부호는 블록 크기

을 사용하여 비트 에러 레이트(BER: Bit Error Rate)

에서 Shannon의 채널 부호화의 채널 용량 한계에서 단지 0.04[dB] 정도의 차이를 가지는 성능을 나타낸다. 또한,

인 갈로아 필드(Galois Field, 이하 'GF'라 칭하기로 한다), 즉 GF(q)에서 정의된 LDPC 부호는 복호화에 있어서 복잡도가 증가하긴 하지만 이진(binary) 부호에 비해 훨씬 더 우수한 성능을 보인다. 그러나, 아직 반복 복호화 알고리즘의 성공적인 복호화에 대한 만족스런 이론적인 설명이 이루어지지 않고 있다.

또한 상기 LDPC 부호는 Gallager에 의해 제안된 부호이며, 대부분의 엘리먼트들이 0의 값을 가지며, 상기 0의 값을 가지는 엘리먼트들 이외의 극히 소수의 엘리먼트들이 0이 아닌(non-zero value) 값을 가지는, 일예로 1의 값을 가지는 패리티 검사 행렬(parity check matrix)에 의해 정의된다. 이하, 설명의 편의상 상기 0이 아닌 값을 1이라고 가정하여 설명하기로 한다.

일예로, (N, j, k) LDPC 부호는 부호어(codeword) 길이가 N인 선형 블록 부호(linear block code)로, 각 열(column)마다 j개의 1의 값을 가지는 엘리먼트들과, 각 행(row)마다 k개의 1의 값을 가지는 엘리먼트들을 가지고, 상기 1의 값을 가지는 엘리먼트들을 제외한 엘리먼트들은 모두 0의 값을 가지는 엘리먼트들로 구성된 성긴(sparse, 이하 'sparse'라 칭하기로 한다) 구조의 패리티 검사 행렬에 의해 정의된다.

상기에서 설명한 바와 같이 상기 패리티 검사 행렬 내 각 열의 웨이트(weight)는 j로 일정하며, 상기 패리티 검사 행렬 내 각 행의 웨이트는 k개로 일정한 LDPC 부호를 균일(regular) LDPC 부호라고 칭한다. 여기서, 상기 웨이트라함은 상기 패리티 검사 행렬을 구성하는 엘리먼트들 중 0이 아닌 값을 가지는 엘리먼트들의 개수를 나타낸다. 이와는 달리, 상기 패리티 검사 행렬내 각 열의 웨이트와 각 행의 웨이트가 일정하지 않은 LDPC 부호를 불균일(irregular) LDPC 부호라고 칭한다. 일반적으로, 상기 균일 LDPC 부호의 성능에 비해서 상기 불균일 LDPC 부호의 성능이 더 우수하다고 알려져 있다. 그러나 상기 불균일 LDPC 부호의 경우 패리티 검사 행렬내 각 열의 웨이트와 각 행의 웨이트가 일정하지 않기 때문에, 즉 불균일하기 때문에 패리티 검사 행렬 내 각 열의 웨이트와 각 행의 웨이트를 적절하게 조절해야만 우수한 성능을 보장받을 수 있다.

그러면 여기서 도 3를 참조하여(N, j, k) LDPC 부호, 일예로 (8, 2, 4) LDPC 부호의 패리티 검사 행렬에 대해서 설명하기로 한다.

상기 도 3은 일반적인 (8, 2, 4) LDPC 부호의 패리티 검사 행렬을 도시한 도면이다.

상기 도 3을 참조하면, 먼저 상기 (8, 2, 4) LDPC 부호의 패리티 검사 행렬 H는 8개의 열들과 4개의 행들로 구성되어 있으며, 각 열의 웨이트는 2로 균일하며, 각 행의 웨이트는 4로 균일하다. 이렇게, 상기 패리티 검사 행렬 내 각 열의 웨이트와 각 행의 웨이트가 균일하므로 상기 도 1에 도시되어 있는 (8, 2, 4) LDPC 부호는 균일 LDPC 부호가 되는 것이다.

상기 도 3에서는 일반적인 (8, 2, 4) LDPC 부호의 패리티 검사 행렬에 대해서 설명하였으며, 다음으로 도 4를 참조하여 상기 도 3에서 설명한 (8, 2, 4) LDPC 부호의 factor 그래프를 설명하기로 한다.

상기 도 4는 도 3의 (8, 2, 4) LDPC 부호의 factor 그래프를 도시한 도면이다.

상기 도 4를 참조하면, 상기 (8, 2, 4) LDPC 부호의 factor 그래프는 8개의 변수 노드(variable node)들, 즉 x1(400), x2(402), x3(404), x4(406), x5(408), x6(410), x7(412), x8(414)과, 4개의 검사 노드(check node)들(416, 418, 420, 422)로 구성된다. 상기 (8, 2, 4) LDPC 부호의 패리티 검사 행렬의 i번째 행과 j번째 열이 교차하는 지점에 1의 값을 가지는, 즉 0이 아닌 값을 가지는 엘리먼트(element)가 존재할 경우 변수 노드

와 j번째 검사 노드 사이에 브랜치(branch)가 생성된다. 상기 도 4의 변수 노드들은 상기 (8,2,4) LDPC 부호어 c = [c1, c2, c3, c4, c5, c6, c7, c8]에 일대일 대응되는 관계로 간주할 수 있다. 즉, 부호어 c1은 변수 노드 x1과 대응하며, c2는 변수 노드 x2, c3는 변수 노드 x3, c4는 변수 노드 x4, c5는 변수 노드 x5, c6는 변수 노드 x6, c7는 변수 노드 x7, c8는 변수 노드 x8,에 각각 대응된다고 간주할 수 있다. 따라서 상기 (8, 2, 4) LDPC 부호는 상기 factor 그래프 상에서 변수 노드와 검사 노드 사이에 브랜치를 통하여 메시지를 전달하며 복호 할 수 있으며, 변수 노드의 메시지를 기반으로 부호어를 추정할 수 있다.

상기에서 설명한 바와 같이 LDPC 부호의 패리티 검사 행렬은 매우 작은 웨이 트를 가지기 때문에, 비교적 긴 길이를 가지는 블록 부호에서도 반복 복호를 통해 복호가 가능하며, 블록 부호의 블록 길이를 계속 증가시켜가면 터보 부호와 같이 Shannon의 채널 용량 한계에 근접하는 형태의 성능을 나타낸다. 또한, Mackay와 Neal은 흐름 전달 방식을 사용하는 LDPC 부호의 반복 복호 과정이 터보 부호의 반복 복호 과정에 거의 근접하는 성능을 가진다는 것을 이미 증명한 바가 있다.

한편, 성능이 좋은 LDPC 부호를 생성하기 위해서는 몇 가지 조건들을 만족시켜야만 하는데, 상기 조건들을 설명하면 다음과 같다.

(1) LDPC 부호의 factor 그래프상의 사이클을 고려해야만 한다.

상기 사이클이란 LDPC 부호의 factor 그래프에서 변수 노드와 검사 노드를 연결하는 에지(edge)가 구성하는 루프(loop)를 나타내는데, 상기 사이클의 길이는 상기 루프를 구성하는 에지들의 개수로 정의된다. 상기 사이클의 길이가 길다는 것은 상기 LDPC 부호의 factor 그래프에서 루프를 구성하는 변수 노드들과 검사노드들을 연결하는 에지들의 개수가 많다는 것을 나타내며, 이와는 반대로 상기 사이클의 길이가 짧다는 것은 상기 LDPC 부호의 factor 그래프에서 루프를 구성하는 변수 노드들과 검사 노드들을 연결하는 에지들의 개수가 적다는 것을 나타낸다.

상기 LDPC 부호의 factor 그래프상의 사이클을 길게 생성할수록 상기 LDPC 부호의 성능이 좋아지게 되는데 그 이유는 다음과 같다. 상기 LDPC 부호의 factor 그래프상의 사이클을 길게 생성할 경우, 상기 LDPC 부호의 factor 그래프상에 짧은 길이의 사이클의 개수가 많이 존재할 때 발생하는 오류 마루(error floor) 등의 성능 열화가 발생하지 않기 때문이다.

(2) LDPC 부호의 효율적인 부호화를 고려해야만 한다.

상기 LDPC 부호는 상기 LDPC 부호의 특성상 컨벌루셔널 부호나 터보 부호에 비해 부호화 복잡도가 높아 실시간 부호화가 난이하다. 상기 LDPC 부호의 부호화 복잡도를 줄이기 위해서 반복 누적 부호(RA(Repeat Accumulate) code) 등이 제안되었으나, 상기 반복 누적 부호 역시 상기 LDPC 부호의 부호화 복잡도를 낮추는데 있어서는 한계를 나타내고 있다. 따라서, LDPC 부호의 효율적인 부호화를 고려해야만 한다.

(3) LDPC 부호의 factor 그래프상의 차수 분포를 고려해야만 한다.

일반적으로, 균일 LDPC 부호보다 불균일 LDPC 부호가 성능이 우수한데 그 이유는 상기 불균일 LDPC 부호의 factor 그래프상의 차수(degree)가 다양한 차수를 가지기 때문이다. 여기서, 상기 차수란 상기 LDPC 부호의 factor 그래프 상에서 각 노드들, 즉 변수 노드들과 검사 노드들에 연결되어 있는 에지의 개수를 나타낸다. 또한, LDPC 부호의 factor 그래프상의 차수 분포란 특정 차수를 갖는 노드들이 전체 노드들 중 얼마만큼 존재하는지를 나타내는 것이다. 특정한 차수 분포를 가지는 LDPC 부호의 성능이 우수하다는 것은 Richardson 등이 이미 증명한 바가 있다.

다음으로 하기에 도 5를 참조하여 구조적 LDPC 부호의 패리티 검사 행렬에 대해서 설명하기로 한다.

상기 도 5는 일반적인 구조적 LDPC 부호의 패리티 검사 행렬을 개략적으로 도시한 도면이다.

상기 도 5를 설명하기에 앞서, 먼저 상기 구조적 LDPC 부호는 효율적인 부호 화뿐만 아니라 효율적인 패리티 검사 행렬의 저장 및 성능 개선을 모두 고려한 새로운 LDPC 부호로서, 상기 구조적 LDPC 부호는 균일 LDPC 부호의 구조를 일반화시켜 확장한 개념의 LDPC 부호이다. 상기 도 4를 참조하면, 상기 구조적 LDPC 부호의 패리티 검사 행렬은 전체 패리티 검사 행렬을 다수의 부분 블록(partial block)들로 분할하고, 상기 부분 블록들 각각에 순열 행렬(permutation matrix)을 대응시키는 형태를 가진다. 여기서 상기 부분 블록들로 분할하고, 상기 순열 행렬 대신에 1을 대입한 행렬을 기본 행렬(base matirx)라고 한다. 즉, 구조적 LDPC 부호의 패리티 검사 행렬을 기본 행렬에서 1이 위치하는 자리에 순열 행렬을 대응시키는 형태로 볼 수 있다. 그러나 일반적으로 상기 구조적 LDPC 부호의 패리티 검사 행렬을 구성하는 매트릭스가 순열 행렬에 국한되지 아니한다. 그리고 상기 도 5에 도시되어 있는 P는 Ns x Ns크기를 가지는 순열 행렬을 나타내며, 상기 순열 행렬 P의 위첨자

는

혹은

를 가진다.

또한 상기 p는 해당 순열 행렬이 상기 패리티 검사 행렬의 다수의 부분 블록들 중 p번째 행에 위치함을 나타내며, q는 해당 순열 행렬이 상기 패리티 검사 행렬의 다수의 부분 블록들 중 q번째 열에 위치함을 나타낸다. 즉,

는 상기 다수의 부분 블록들로 구성된 패리티 검사 행렬의 p번째 행과 q번째 열이 교차하는 지점의 부분 블록에 존재하는 순열 행렬을 나타낸다. 즉, 상기 p와 q는 상기 패리티 검사 행렬에서 부분 블록들의 행과 열의 개수를 나타낸다.

다음으로 하기에 도 6을 참고하여 상기 순열 행렬에 대해서 설명하기로 한 다.

상기 도 6은 도 5의 순환 행렬 P를 도시한 도면이다.

상기 도 6에 도시되어 있는 바와 같이 상기 순열 행렬 P는 Ns x Ns크기를 가지는 정사각 행렬로서, 상기 순열 행렬 P는 상기 순열 행렬 P를 구성하는 Ns개의 행들 각각의 웨이트가 1이고, 상기 순열행렬 P를 구성하는 Ns개의 행들 각각의 웨이트 역시 1인 행렬을 나타낸다. 여기서, 상기 순열 행렬 P의 크기를 Ns x Ns라고 표현하였으나, 상기 순열 행렬 P가 정사각 행렬이므로 그 크기를 설명의 편의상 Ns라고 표현하기로 함에 유의하여야만 한다.

한편, 상기 도 5에서 상기 순열 행렬 P의 위첨자

가 0일 때, 즉 순열 행렬

는 항등 행렬(Identity matrix)

를 나타내며, 상기 순열 행렬 P의 위첨자

가

일 때, 즉 순열 행렬

는 영(zero) 행렬 나타낸다. 여기서,

는 크기가 Ns x Ns인 항등 행렬을 나타낸다.

상기 도 4에서 상기 구조적 LDPC 부호의 전체 패리티 검사 행렬은 전체 행의 개수가 Ns x p이고, 전체 열의 개수가 Ns x q이므로(단,

), 상기 구조적 LDPC 부호의 전체 패리티 검사 행렬이 최대 랭크(full rank)를 가지는 경우 상기 부분 블록들의 크기에 상관없이 부호화율(coding rate)은 하기 수학식 1과 같이 나타낼 수 있다.

한편, 모든 p, q에 대해서

일 경우, 상기 부분 블록들 각각에 대응하는 순열 행렬들 각각은 영 행렬이 아님을 나타내며, 부분 블록들 각각에 대응하는 순열 행렬들 각각의 각 열의 웨이트는 p, 각 행의 웨이트는 q인 균일 LDPC 부호가 된다. 여기서, 상기 부분 블록들에 대응하는 순열 행렬을 '부분 행렬'이라 칭하기로 한다.

또한, 상기 전체 패리티 검사 행렬은 p-1개의 종속적인(dependent) 행들이 존재하므로 부호화율은 상기 수학식 1에서 계산한 부호화율보다 큰 값을 가진다. 상기 구조적 LDPC 부호는 전체 패리티 검사 행렬을 구성하는 부분 행렬들 각각의 첫번째 행의 웨이트 위치가 결정되면, 나머지 Ns-1개 행들의 웨이트 위치가 결정되므로, 상기 전체 패리티 검사 행렬의 정보를 저장하기 위해서 불규칙하게 웨이트를 선택하는 경우에 비해서는 필요로 되는 메모리의 크기가 1/Ns로 줄어든다.

한편, 상기에서 설명한 바와 같이 LDPC 부호의 factor 그래프상의 사이클이란 패리티 검사 행렬의 LDPC 부호의 factor 그래프에서 변수 노드와 검사 노드를 연결하는 에지가 구성하는 루프를 나타내는데, 상기 사이클의 길이는 상기 루프를 구성하는 에지들의 개수로 정의된다. 상기 사이클의 길이가 길다는 것은 상기 LDPC 부호의 factor 그래프에서 루프를 구성하는 변수 노드와 검사 노드를 연결하는 에지들의 개수가 많다는 것을 나타낸다. 상기 LDPC 부호의 factor 그래프상의 사이클 의 길이를 길게 생성할수록 상기 LDPC 부호의 성능이 좋아지게 된다.

이와는 반대로, 상기 LDPC 부호의 factor 그래프상에 길이가 짧은 사이클이 많이 존재할수록 상기 LDPC 부호는 오류 마루 등의 성능 열화가 나타나기 때문에 오류 정정 능력이 저하된다. 즉, 상기 LDPC 부호의 factor 그래프상에 길이가 짧은 사이클이 많이 존재할 경우 상기 길이가 짧은 사이클에 속해있는 임의의 한 노드에서 출발한 자신의 정보가 적은 반복 회수 후에 다시 자신에게 돌아오게 되고, 상기 반복 회수가 증가할수록 그 정보가 계속해서 자신에게 돌아오게 되므로 정보 업데이트(update)가 잘 이루어지지 않아 결국 오류 정정 능력이 저하되는 것이다.

다음으로 하기에 도 7을 참조하여 구조적 LDPC 부호의 사이클 구조 특성에 대해서 설명하기로 한다.

상기 도 7은 패리티 검사 행렬이 4개의 부분 행렬들로 구성된 구조적 LDPC 부호의 사이클 구조를 개략적으로 도시한 도면이다.

상기 도 7을 설명하기에 앞서, 상기 구조적 LDPC 부호는 효율적인 부호화뿐만 아니라 효율적인 패리티 검사 행렬의 저장 및 성능 개선을 모두 고려한 LDPC 부호로서, 균일 LDPC 부호의 구조를 일반화시켜 확장한 개념의 LDPC 부호이다. 상기 도 7에 도시되어 있는 구조적 LDPC 부호의 패리티 검사 행렬은 4개의 블록들로 구성되면, 사선은 1의 값을 가지는 엘리먼트들이 존재하는 위치를 나타내며, 상기 사선 부분 이외의 부분들은 모두 0의 값을 가지는 엘리먼트들이 존재하는 위치를 나타낸다.

상기 도 7에 도시되어 있는 구조적 LDPC 부호의 패리티 검사 행렬은 4개의 블록들로 구성되며, 사선은 1의 값을 가지는 엘리먼트들이 존재하는 위치를 나타내며, 상기 사선 부분 이외의 부분들은 모두 0의 값을 가지는 엘리먼트들이 존재하는 위치를 나타낸다. 또한 상기 P는 상기 도6에서 설명한 바와 같은 순열 행렬과 동일한 순열 행렬을 나타낸다.

상기 도 7에 도시한 구조적 LDPC 부호의 사이클 구조를 분석하기 위해서 부분 행렬

의 i번째 행에 위치하는 1의 값을 가지는 엘리먼트를 기준으로 정하고, 상기 i번째 행에 위치하는 1의 값을 가지는 엘리먼트를 '0-점'이라 칭하기로 한다. 여기서 상기 부분 행렬은 상기 부분 블록에 대응되는 행렬을 나타낸다. 그러면, 상기 0-점은 상기 부분 행렬

의 i + a번째 열에 위치하게 된다.

상기 0-점과 동일한 행에 위치한 부분 행렬

에서의 1의 값을 가지는 엘리먼트를 '1-점'이라 칭하기로 한다. 상기 0-점과 마찬가지 이유로 상기 1-점은 부분 행렬

의 i + b번째 열에 위치하게 된다.

다음으로 상기 1-점과 동일한 열에 위치한 부분 행렬

에서의 1의 값을 가지는 엘리먼트를 '2-점'이라 칭하기로 한다. 상기 부분 행렬

가 항등 행렬 i의 열들 각각을 오른쪽으로 모듈로(modulo) Ns에 대해서 c만큼 이동하여 획득한 행렬이기 때문에 2-점은 상기 부분 행렬

의 i + b - c번째 행에 위치하게 된다.

또한, 상기 2-점과 같은 행에 위치한 부분 행렬

에서의 1의 값을 가지는 엘리먼트를 '3-점'이라 칭하기로 한다. 상기 3-점은 상기 부분 행렬

에서의 i + b - c + d번째 열에 위치하게 된다.

마지막으로, 상기 3-점과 동일한 열에 위치한 부분 행렬

에서의 1의 값을 가지는 엘리먼트를 '4-점'이라 칭하기로 한다. 상기 4-점은 상기 부분 행렬

에서의 i + b - c + d - a번째 행에 위치하게 된다.

상기 도 7에 도시한 LDPC 부호의 사이클 구조에서 길이가 4인 사이클이 존재한다면 상기 0-점과 4-점은 서로 동일한 위치가 된다. 즉, 상기 0-점과 4-점간에는 하기 수학식 2와 같은 관계가 성립하게 된다.

그리고 상기 수학식 2를 다시 정리하면 하기 수학식 3과 같이 표현할 수 있다.

결과적으로, 상기 수학식 3과 같은 관계가 성립할 때, 길이가 4인 사이클이 생성되는 것이다. 일반적으로, 0-점과 4p-점이 최초로 동일하게 되는 경우는

의 관계가 성립하게 되고, 하기 수학식 4와 같은 관계가 성립하게 된다.

다시 설명하면, 주어진 a, b, c, d에 대해 상기 수학식 4를 만족하는 양의 정수들 중에서 최소값을 가지는 양의 정수를 p이라고 하면, 상기 도 6에 도시한 바와 같은 구조적 LDPC 부호의 사이클 구조에서는 길이가 4p인 사이클이 최소 길이를 가지는 사이클이 되는 것이다.

결과적으로, 상기에서 설명한 바와 같이

인 경우 gcd(Ns, a - b + c - d) = 1이 성립하면, p = Ns가 되고, 따라서 길이가 4Ns인 사이클이 최소 길이를 가지는 사이클이 되는 것이다. 여기서 상기 gcd는 최대 공약수(great common divisior)를 의미한다.

상기에서 설명한 바와 같이 LDPC 부호는 터부 부호와 함께 고속 데이터 전송시에 성능 이득이 우수한 것으로 알려져 있으며, 전송 채널에서 발생하는 잡음에 의한 오류를 효과적으로 정정하여 데이터 전송의 신뢰도를 높일 수 있다는 장점을 가진다.

한편, 상술한 구조적 패리티 검사 행렬은 상기에서 언급한 우수한 성능을 보장하는 패리티 검사 행렬의 설계 조건을 만족하도록 설계된 것이다. 따라서 구조적 패리티 검사 행렬로 LDPC 부호를 설계할 경우 위의 조건을 만족할 수 있도록 설계 할 수 있을 뿐만 아니라 부호화/복호화 과정이 용이하게 됨에 따라 구조적 LDPC 부호에 대한 관심이 증대되고 있다. 이러한 구조적 LDPC 부호를 다중 송수신 안테나 시스템에서 사용하였을 경우 높은 데이터율을 확보할 수 있을 뿐만 아니라 높은 신뢰도를 갖는 통신 시스템 구축에 대한 연구는 끊임없이 진행되고 있다.

그리하여 현재 상기 구조적 LDPC 부호를 사용한 통신 시스템에서는 상기 구조적 LDPC 부호를 비트단위로 송수신하였다. 다중 안테나를 사용하는 시스템을 예를 들어 설명하면, 상기 구조적 LDPC 부호를 비트 단위로 전송하게 되는 경우에는 우수한 성능을 보장하는 구조적 LDPC 부호를 설계하기 위하여 구조적 LDPC 부호의 비트 단위의 검사 행렬을 설계하여야 하는 문제점이 있었다.

그리고 상기 구조적 LDPC 부호를 사용하는 경우에는 가변 길이를 지원하기 위하여 부분 블록의 크기를 가변적으로 바꾸어준다. 이때 다수의 안테나로 매핑하는 경우 다른 길이에 대하여 우수한 성능을 보장하기 위하여 다른 매핑 방법을 고려하여야 한다. 즉, 가변 길이를 갖는 구조적 LDPC 부호를 각 길이에 대하여 다른 행렬로 구성하여야 한다는 문제점이 있었다.

이러한 문제점들로 인해서 상기 구조적 LDPC 부호를 비트 단위로 송신 및 수신을 하는 것보다 효율적인 송신 및 수신이 가능한 송수신기에 대한 필요성이 있었다. 더욱이 이러한 상기 구조적 LDPC 부호를 차세대 시스템의 하나로 고려하고 있는 다수의 안테나 즉, 다중 안테나 시스템에 적용하여 사용하도록 해야 할 필요성이 있었다.

따라서, 본 발명의 목적은 구조적 LDPC 부호를 사용하는 통신 시스템에서 효 율적으로 데이터를 송수신하는 장치 및 방법을 제공함에 있다.

본 발명의 다른 목적은, 구조적 LDPC 부호를 사용하는 통신 시스템에서 다중 안테나를 사용하여 데이터를 송수신하는 장치 및 방법을 제공함에 있다.

본 발명의 또 다른 목적은, 구조적 LDPC 부호를 사용하는 통신 시스템에서 구조적 LDPC 부호를 비트단위로 부호화 및 복호화를 수행하는 것보다 효율적으로 데이터를 송수신 하는 장치 및 방법을 제공함에 있다.

상기한 목적들을 달성하기 위한 본 발명의 방법은 구조적 저밀도 패리티 검사 부호(LDPC: Low Density Parity Check) 부호를 사용하는 통신 시스템에서 데이터 송신 방법에 있어서, 입력되는 정보 데이터들을 구조적 저밀도 패리티 검사 부호를 사용하여 구조적 저밀도 패리티 검사 부호화를 수행하는 과정과, 상기 구조적 저밀도 패리티 검사 부호화를 수행하여 생성된 구조적 저밀도 패리티 검사 부호어를 미리 결정된 크기의 그룹 단위로 병렬 변환하여 데이터를 송신하는 과정을 포함함을 특징으로 한다.

상기한 목적들을 달성하기 위한 본 발명의 방법은 구조적 저밀도 패리티 검사 부호(LDPC: Low Density Parity Check) 부호를 사용하는 통신 시스템에서 데이터 수신 방법에 있어서, 다수개의 병렬 데이터를 수신하는 과정과, 상기 수신한 병렬 데이터를 미리 결정된 크기의 그룹 단위로 직렬 변환하는 과정과, 상기 그룹 단위의 직렬 변환된 데이터를 구조적 저밀도 패리티 검사 부호를 사용하여 구조적 저밀도 패리티 검사 복호화를 수행하는 과정을 포함함을 특징으로 한다.

상기한 목적들을 달성하기 위한 본 발명의 장치는 구조적 저밀도 패리티 검 사 부호(LDPC: Low Density Parity Check) 부호를 사용하는 통신 시스템에서 데이터 송신 장치에 있어서, 입력되는 정보 데이터들을 구조적 저밀도 패리티 검사 부호를 사용하여 구조적 저밀도 패리티 검사 부호화를 수행하는 구조적 저밀도 패리티 검사 부호기와, 상기 구조적 저밀도 패리티 검사 부호화를 수행하여 생성된 구조적 저밀도 패리티 검사 부호어를 미리 결정된 크기의 그룹 단위로 병렬 변환하여 데이터를 송신하는 직렬/병렬 변환기를 포함함을 특징으로 한다.

상기한 목적들을 달성하기 위한 본 발명의 장치는 구조적 저밀도 패리티 검사 부호(LDPC: Low Density Parity Check) 부호를 사용하는 통신 시스템에서 데이터 수신 장치에 있어서, 다수개의 병렬 데이터를 수신하여 상기 수신된 데이터를 미리 결정된 크기의 그룹 단위로 직렬 변환하는 병렬/직렬 변환기와, 상기 그룹 단위의 직렬 변환된 데이터를 구조적 저밀도 패리티 검사 부호를 사용하여 구조적 저밀도 패리티 검사 복호화를 수행하는 저밀도 패리티 검사 복호기를 포함함을 특징으로 한다.

이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.

본 발명은 구조적 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 데 이터를 송수신하는 장치 및 방법을 제안한다. 이를 위해 본 발명은 입력되는 정보 비트들을 구조적 LDPC(Low Density Parity Check)부호를 사용하여 부호화를 수행하고, 부호화를 수행한 구조적 LDPC 부호어를 그룹 단위로 안테나의 개수에 상응하도록 병렬 변환하여 데이터를 송신한다. 그리고 상기 데이터를 수신한 수신기는 다수개의 안테나를 통해 수신한 데이터를 그룹별로 직렬변환하고 직렬 변환된 데이터를 구조적 LDPC 부호화에 상응하는 구조적 LDPC 복호화를 수행하여 송신기에서 송신한 데이터를 복원한다. 또한, 그룹 단위의 인터리빙 방식을 사용하는 구조적 LDPC 부호를 다중 안테나 시스템에 적용하여 데이터의 송수신을 수행한다.

구조적 LDPC 부호를 그룹 단위로 송신 및 수신을 수행하며, 다중 입력 다중 출력(Multiple Input Multiple Output, 이하 'MIMO'라 칭하기로 한다) 방식과 같은 다중 안테나를 사용하는 통신 시스템을 일예로 하여 설명하기로 한다. 또한 본 발명의 상세한 설명에서는 OFDM 방식을 통해 데이터를 송수신하는 통신 시스템을 일예로 하여 설명하기로 하며, 본 발명을 적용함에 있어서 상기한 OFDM 방식을 통해 데이터를 송수신하는 통신 시스템으로 한정되지 않는다.

우선, 구조적 LDPC 부호의 패리티 검사 행렬 H와 구조적 LDPC 부호의 부호어 c는 수학식 5와 같은 관계를 갖는다.

여기서 상기 구조적 LDPC 부호의 블록 열(column)의 개수가 n일 때 패리티 검사 행렬 H와 구조적 LDPC 부호어 c는 수학식 6와 같이 그룹 형태로 표현하는 것 이 가능하다.

상기 부호어를 그룹 형태로 표현함에 있어서 그룹

은 상기 구조적 LDPC 부호의 블록 열

에 대응하는 부호어 비트들의 집합이며 i는 1에서 n까지의 정수값을 갖는 인덱스이다. 따라서 수학식 5는 수학식 6을 이용하여 구조적 LDPC 부호의 패리티 검사 행렬의 블록 열과 구조적 LDPC 부호어의 그룹을 수학식 7과 같이 표현할 수 있다.

상기에서 언급한 n개의 블록 열(column)로 이루어진 구조적 LDPC 부호를 다수의 안테나로 전송하는 통신 시스템에 관하여 설명하기로 한다. 그러면 여기서 그룹 단위로 데이터 송수신을 수행하고, 구조적 LDPC 부호를 사용하는 송신 안테나 시스템을 하기에 도 8을 사용하여 설명하기로 한다.

상기 도 8은 본 발명의 일 실시예에 따른 구조적 LDPC 부호를 사용하는 송신기의 구조를 개략적으로 도시한 도면이다.

상기 도 8을 참조하면, 상기 송신기는 구조적 LDPC 부호기(structured LDPC encoder)(801), 그룹 인터리버(group interleaver)(803), 그룹 직/병렬 변환 기(group serial/parallel converter)(805), 병렬로 구성된 인터리버(interleaver)(807), 신호 사상기(signal mapper)(809), 역 고속 푸리에 변환(Inverse Fast Fourier Transform, 이하 'IFFT'라 칭하기로 한다)기(811)를 포함한다.

상기 구조적 LDPC 부호기(801)는 정보 데이터를 입력받고, 상기 정보 데이터를 구조적 LDPC 부호로 부호화하여 그룹 인터리버(803)로 출력한다. 여기서 상기 구조적 LDPC 부호기(801)는 K/N의 부호율을 갖는 구조적 LDPC 부호로 부호화를 수행하고 이를 상기 그룹 인터리버(803)로 출력한다. 여기서 상기 K는 입력되는 정보 비트 즉, 정보 데이터의 길이를 의미하고, 상기 N은 부호의 길이 즉, 출력 부호 비트의 길이를 의미한다. 그리고 상기 구조적 LDPC 부호어 c는 상기 수학식 6에서 설명한 바와 같이 여러 개의 그룹으로 구성될 수 있다.

상기 그룹 인터리버(803)는 상기 구조적 LDPC 부호기(801)에서 부호화한 상기 구조적 LDPC 부호어를 그룹 단위로 그룹 인터리빙을 수행한다. 예를 들어 설명하면, 구조적 LDPC 부호의 패리티 검사 행렬의 열(column) 블록의 개수 n이 8인 경우 구조적 LDPC 부호어 c를 [c1, c2, c3, c4, c5, c6, c7, c8]로 표현할 수 있다. 여기서

는 부호어 c의 i번째 그룹을 나타내며 그룹안의 원소의 개수는 구조적 LDPC 부호의 블록 열에 속한 열의 개수와 같으며 블록 열 i에 대응된다. 이때 상기 그룹 인터리버(803)의 그룹 인터리빙 순서가 [4, 6, 3, 8, 7, 1, 5, 2]인 경우 상기 그룹 인터리버(803)의 출력 데이터 c_int는 [c4, c6, c3, c8, c7, c1, c5, c2]와 같이 표현할 수 있다. 여기서 상기 그룹 인터리버(803)에 대해서는 하기에서 상 세히 설명하기로 하며 여기서는 그 상세한 설명을 생략하기로 한다. 상기 그룹 인터리버(803)는 상기 구조적 LDPC 부호어를 그룹 단위로 인터리빙 다시 말해, 그룹 인터리빙하여 상기 그룹 직/병렬 변환기(805)로 출력한다. 그리고 상기 그룹 인터리버(803)는 선택적 구성요소로서 상기 구조적 LDPC 부호기(801)는 상기 구조적 LDPC 부호어를 상기 그룹 인터리버(803)를 거치지 않고 상기 그룹 직/병렬 변환기로 출력할 수도 있다.

상기 그룹 직/병렬 변환기(805)는 상기 그룹 단위로 인터리빙을 수행한 상기 그룹 인터리버(803)의 출력 데이터를 입력받는다. 상기 그룹 직/병렬 변환기(805)는 직렬로 입력되는 상기 그룹 인터리빙을 수행한 구조적 LDPC 부호어를 안테나의 개수에 상응하게 병렬로 변환한다. 그리고 상기 그룹 직/병렬 변환기(805)는 안테나의 개수에 상응하게 변환한 구조적 LDPC 부호어를 상기 병렬로 다수의 인터리버(807)로 출력한다. 이와 같이 병렬로 구성한 데이터를 하기의 수학식 8에 일예로 나타내었다. 그리고 상기 그룹 인터리버(803)를 사용하지 않는 경우에는 상기 그룹 직/병렬 변환기(805)는 상기 구조적 LDPC 부호기(801)의 구조적 LDPC 부호어를 그룹 단위로 병렬 변환하여 인터리버(807)로 출력한다.

상기 수학식 8에서는 상기 그룹 직병렬 변환기(805)의 출력 데이터를 나타내었으며, 상기 수학식 8과 같이

형태의 행렬로 표현이 가능하다. 이때 상기 Nt는 송신 안테나의 개수를 의미한다. 상기 수학식 8에서 같은 열(column)에 있는 데이터들은 같은 시간이나 주파수를 통해 전송되며 같은 행(row)에 있는 데이터들은 같은 안테나를 통해 전송된다.

제 1 인터리버(807-1) 내지 제 Nt 인터리버(807-Nt)들 즉, Nt개의 상기 인터리버(807)는 상기 그룹 직/병렬 변환기(805)의 출력을 입력받고 이를 미리 설정된 인터리빙 방식으로 인터리빙을 수행하여 신호 사상기(809)들로 출력한다.

그리고 제 1 신호 사상기(809-1) 내지 제 Nt 신호 사상기(809-Nt)들 즉, Nt개의 상기 신호 사상기(809)들은 상기 인터리버(807)의 출력 데이터들을 입력 받는다. 그리하여 상기 신호 사상기(809)는 미리 설정되어 있는 설정 방식으로 공간 사상을 수행하고, 상기 공간 사상된 신호들 각각을 해당 IFFT기(811)들로 출력한다.

그리하여 제 1 IFFT기(811-1) 내지 제 Nt IFFT기(811-Nt)들 즉, Nt개의 상기 IFFT기(811)는 상기 신호 사상기(809)들의 출력 데이터를 IFFT 변환을 수행하여 OFDM 심볼로 변환을 수행하고 상기 OFDM 심볼들을 다수의 송신 안테나를 통하여 전송한다.

이때 상기 도 8에 도시되어 있는 그룹 인터리버(803)의 설계 방법에 대해 하기에 설명하기로 한다.

우선 상기 LDPC MIMO의 설계조건은 다음과 같다.

1) 패리티 검사 행렬의 factor 그래프 상에서 디그리(degree)가 낮은 열(column)에 대응하는 부호어 그룹들

2) 패리티 검사 행렬의 factor 그래프 상에서 짧은 사이클 셋(set)에 속하는 변수노드에 대응하는 부호어 그룹들

3) 패리티 검사 행렬의 factor 그래프 상에서 스토핑 셋(Stopping set)에 속하는 변수노드에 대응하는 부호어 그룹들

4) 패리티 검사 행렬의 factor 그래프 상에서 같은 검사 노드에 연결된 변수 노드들에 대응하는 부호어 그룹들

상기 4가지 조건에 속하는 부호어 그룹들은 되도록 동일한 안테나 또는 동일한 시간 주파수를 사용하여 전송되지 않는다.

LDPC 부호의 경우 낮은 신뢰도를 가지는 변수 노드가 높은 신뢰도를 가지는 변수 노드와 하나의 검사 노드에 연결되어 있을 경우에는 낮은 신뢰도를 가지는 변수 노드는 높은 신뢰도를 가지는 변수 노드에 의하여 신뢰도를 향상 시킬 수 있다. 다시 말해, 하나의 검사 노드에 다른 높은 신뢰도를 가지는 변수 노드들이 연결된 경우에 낮은 신뢰도를 가지는 변수 노드는 신뢰도가 증가하게 된다.

그리하여 상기와 같이 변수 노드들의 경우에는 검사 노드에 연결된 다른 변수 노드들에 의하여 신뢰도를 높이는 것이 가능하다. 따라서 낮은 디그리를 가지는 변수 노드들은 높은 디그리를 가지는 변수 노드들과 비교하여 신뢰도의 상승이 용이하지 않다. 그러므로 다른 변수 노드들에 비해서 낮은 디그리를 가지는 변수 노드들에 대응하는 부호어 그룹들을 서로 다른 안테나를 사용하여 전송한다.

그리고 상기 LDPC 부호의 경우에는 변수 노드들은 검사 노드로 연결되어 있 는 다른 변수 노드들에 의하여 정보를 주고받는다. 이때 여러 변수 노드들끼리 폐루프를 형성하게 되는데 작은 사이클에 연결되어 있는 변수 노드들에 대응하는 부호어 그룹이 모두 좋지 못한 채널을 겪는 경우 다른 변수 노드들로부터 정보를 많이 받을 수 없기 때문에 더 이상 신뢰도의 향상을 얻을 수 없다. 이에 작은 사이클에 연결되어 있는 변수 노드들은 다른 정보를 얻을 수 있도록 하여 좋은 정보를 가지는 변수 노드로부터 낮은 정보를 가지는 변수 노드로 정보를 전달할 수 있어야 한다. 그러므로 작은 사이클에 연결되는 변수 노드들에 대응하는 부호어 그룹들을 다른 안테나로 전송함으로써 복호 성능을 향상 시킬 수 있다.

상술한 짧은 사이클뿐만 아니라 같은 스토핑 셋(stopping set)에 속하는 변수 노드들에 대응하는 부호어 그룹들에 대해서 같은 시공간 주파수를 사용하여 전송하지 않는다. 상기 스토핑 셋은 변수 노드 셋의 일종으로 그 셋에 속하는 모든 원소들과 그 원소들로 연결되어 있는 검사 노드들이 두개 이상씩 연결되어 있는 것을 의미한다. 따라서 같은 스토핑 셋에 속해있는 변수 노드들 사이에도 사이클과 같이 폐루프가 형성된다. 그러므로 같은 스토핑 셋에 속하는 변수 노드들에 대응하는 부호어 그룹들이 같은 시간이나 공간 혹은 주파수를 사용할 경우에는 동시에 나쁜 페이딩 채널을 통과하게 되어 성능 열화를 가져오게 된다.

또한 같은 검사 노드에 연결된 변수 노드들은 직접적으로 정보를 전달 받는다. 그래서 만약 같은 검사 노드에 연결된 변수 노드들에 대응하는 부호어 그룹들이 모두 나쁜 페이딩을 겪었다면 그 검사 노드에 연결되어 있는 부호어 그룹들은 복원이 어려워진다.

따라서 상기 인터리버들을 설계 하는 방법은, 첫 째로 낮은 디그리를 갖는 변수 노드들에 대응하는 부호어 그룹은 같은 시공간 주파수를 사용하지 않는다. 두 번째로 짧은 사이클에 속하는 변수 노드들에 대응하는 부호어 그룹은 같은 시공간 주파수를 사용하지 않는다. 세 번째로 스토핑 셋에 속하는 변수 노드들에 대응하는 부호어 그룹은 같은 시공간 주파수를 사용하지 않는다. 그리고 네 번째로, 같은 검사 노드에 연결되어 있는 변수 노드들에 대응하는 부호어 그룹은 같은 시공간 주파수를 사용하지 않도록 설계한다.

여기서 상기 다수개의 병렬로 구성된 인터리버(807)들의 설계 방법에 대하여 설명하기로 한다. 이때 상기 그룹 직/병렬 변환기는 다수의 안테나에 의하여 각 안테나로 전송될 데이터를 정렬하여 출력한다. 이때 각 안테나로 전송될 데이터들은 높은 디그리를 갖는 변수노드에 대응하는 비트들과 낮은 디그리를 갖는 변수노드에 대응하는 비트들 및 복호 성능이 좋은 비트들 및 복호 성능이 좋지 않은 비트들로 구성되어 있다. 상기 신호 사상기(809)는 상기한 비트들을 각 안테나를 통해서 전송하기 위한 신호를 생성한다. 여기서 16 직교 진폭 변조(Quadrature Amplitude Modulation, 이하 'QAM'라 칭하기로 한다) 방식 이상의 차수를 가지는 신호들에 대해서는 비트별로 신뢰도가 다를 수 있다. 예를 들어 16 QAM을 구성하는 4개의 비트들을 b1, b2, b3, b4라 하면, b1, b2는 실수 값(real value)을 구성하고 b3, b4는 복소 값(imagnary value)을 구성한다. 이때 상기 b1 및 b3은 + 또는 -를 의미하며, b2 및 b4는 신호 사상의 크기를 의미한다. 즉, 상기 b1과 b3에 비해서 b2와 b4는 낮은 신뢰도를 갖는다. 그러므로 복호 성능이 좋은 비트들은 b2와 b4를 구성하며 복호 성능이 낮은 비트들은 b1과 b3을 구성하도록 한다.

상기한 바와 같이 전송되는 비트들은 구조적 LDPC 부호의 패리티 검사 행렬을 구성하는 순열 행렬의 크기만큼의 그룹 단위로 안테나에 매핑된다. 그리하여 기존에 안테나에 비트 단위로 매핑되는 경우에 구조적 LDPC 부호의 전체 행렬을 설계하는 것과 그룹 단위로 상기 안테나에 매핑되므로 다수의 안테나로 전송되는 그룹 단위의 비트들을 고려하여 구조적 LDPC 부호의 패리티 검사행렬의 기본 행렬(base matrix)만을 설계한다.

그리고 구조적 LDPC 부호를 사용하게 되는 경우에는 가변 길이를 지원하기 위해서 부분 그룹의 크기를 가변적으로 바꾸어준다. 기존의 비트 단위로 매핑하는 경우에 대하여서는 다른 길이에 대하여 다른 매핑 방법을 고려해야하나 가변적 길이를 갖는 구조적 LDPC 부호에 대하여 우수한 성능을 보장하기 위하여 다수의 안테나로 매핑하는 방법과 동일한 방식을 사용할 수 있다. 즉, 가변 길이를 갖는 구조적 LDPC 부호를 그룹 단위로 다수의 안테나로 전송하게 되는 경우에는 기본 행렬(base matrix)만 최대의 이득을 얻을 수 있도록 설계한다.

또한 상기 구조적 LDPC 부호는 그룹 단위로 부호화 및 복호화를 수행하는 것이 가능하다. 즉, 부호화 및 복호화를 수행하는 경우에는 입력과 출력을 그룹 단위로 수행한다. 이로 인해 다수의 안테나로 전송 할 때 비트 단위로 매핑하는 경우에는 부가적인 모듈을 필요로 하였으나, 그룹 단위로 부호화 및 복호화를 수행하는 경우에는 부가적인 모듈의 사용이 필요하지 않으며, 다수의 안테나로 매핑이 용이하다. 그리하여 상기 송신기의 구조를 사용하여 구조적 LDPC 부호의 패리티 검사 행렬을 기반으로 하여 구조적 LDPC 부호를 구성하는 비트들의 상호 연관성을 고려하여 최대의 부호 이득을 얻을 수 있도록 안테나에 매핑한다.

그러면 여기서 상기 송신기에 상응하는 수신기의 구조를 하기에 도 9를 참조하여 설명하기로 한다.

상기 도 9는 본 발명의 일 실시예에 따른 구조적 LDPC 부호를 사용하는 수신기의 구조를 개략적으로 도시한 도면이다.

상기 도 9를 참조하면, 상기 수신기는 병렬로 구성된 고속 푸리에 변환(Fast Fourier Transform, 이하 'FFT'라 칭하기로 한다)기(901), MIMO 신호 처리기(903), 병렬로 구성된 신호 역사상기(singal demapper)(905), 디인터리버(deinterleaver)(907), 그룹 병/직렬 변환기(group parallel/serial converter)(909), 그룹 디인터리버(group deinterleaver)(911), 구조적 LDPC 복호기(structured LDPC decoder)(913)로 구성된다.

제 1 FFT기(901-1) 내지 제 Nr FFT기(901-Nr)들 즉, Nr개의 상기 FFT기(901)는 송신기에서 송신한 다수의 OFDM 심볼을 다수개의 안테나들을 통해서 수신한다. 그리고 상기 수신 안테나의 개수에 상응하는 상기 FFT기(901)는 송신기의 IFFT 변환에 대응하는 FFT 변환을 수행하여 상기 OFDM 심볼을 OFDM 심볼 이전의 값으로 사상하여 MIMO 신호 처리기(903)로 출력한다.

상기 MIMO 신호 처리기(903)에서는 상기 FFT기(901)로부터 출력한 신호를 MIMO 신호처리를 수행하고, 상기 MIMO 신호 처리를 수행하여 검출한 신호를 역사상기(905)로 출력한다.

여기서 상기 송신기에서 송신한 신호를 검출하는 방법은 여러 가지 방법이 적용될 수 있으며, 여기서 그 상세한 설명은 생략하기로 한다.

제 1 신호 역사상기(905-1) 내지 제 Nt 신호 역사상기(905-Nt)들 즉, Nr개의 상기 신호 역사상기(905)는 상기 MIMO 신호 처리기의 출력 데이터를 사용하여 상기 송신기의 신호 사상기들의 사상에 대응하는 역사상 즉, 신호 사상된 비트들을 추정 하여 디인터리버(907)로 출력한다. 다시 말해, 각 비트들에 대한 LLR(Log likelihood ratio)과 같은 값들을 구하는 것이다.

상기 제 1 디인터리버(907-1) 내지 제 Nt 디인터리버(907-Nt)들 즉, 상기 디인터리버(907)는 상기 송신기 인터리버의 인터리빙 순서에 상응하도록 디인터리빙을 수행하고, 디인터리빙을 수행한 데이터를 상기 그룹 병/직렬 변환기(909)로 출력한다.

상기 그룹 병/직렬 변환기(909)는 상기 디인터리빙을 수행한 병렬의 데이터들을 직렬의 데이터 신호로 변환하여 그룹 디인터리버(911)로 출력한다.

상기 그룹 디인터리버(911)는 상기 직렬의 데이터 신호를 그룹 디인터리빙을 수행하여 구조적 LDPC 복호기(913)로 출력한다. 상기 그룹 디인터리버(911)는 송신기의 그룹 인터리버 적용여부에 따라서 송신기의 그룹 인터리버와 같이 선택적으로 적용한다. 따라서 상기 송신기에서 인터리버를 사용하여 구조적 LDPC 부호어를 그룹 인터리빙을 수행한 경우에는 상기 수신기에서도 그룹 디인터리버(911)를 사용하여 그룹 디인터리빙을 수행한다.

상기 구조적 LDPC 복호기(913)는 상기 구조적 LDPC 부호화를 통해 부호화된 신호를 복호한다. 이때 상기 복호한 데이터는 상기 MIMO 신호 처리기(903)에 입력되어 반복적 복호를 수행하는 것이 가능하며, 이에 보다 신뢰성있는 수신기를 구성하는 것이 가능하다. 이와 같이 상기 수신기의 구조는 상기 송신기의 구조에 대응하여 구성된다.

그러면 여기서 본 발명의 실시예에 따른 상기 도 8과 도 9에 도시되어 있는 송수신기의 구조와는 다른 송수신기의 구조를 하기에 도 10과 도 11을 참조하여 설명하기로 한다. 그리고 하기에 도 10과 도 11을 설명함에 있어서, 상기 도 8 및 도 9에 도시되어 있는 송수신기와 유사한 구성 및 동일한 구성에 대한 상세한 설명은 상기 도 8과 도 9를 참조하기로 하며, 하기에서는 그 상세한 설명은 생략하기로 한다.

상기 도 10은 본 발명의 다른 실시예에 따른 구조적 LDPC 부호를 사용하는 송신기의 구조를 개략적으로 도시한 도면이다.

상기 도 10을 참조하면, 상기 송신기는 구조적 LDPC 부호기(1001), 그룹 인터리버(1002), 그룹 안테나 인터리버(1005), 인터리버(1007), 신호 사상기(1009), IFFT기(1011)로 구성된다.

제 1 구조적 LDPC 부호기(1001-1) 내지 제 Ns 구조적 LDPC 부호기(1001-Ns)들 즉, Ns개의 구조적 LDPC 부호기(1001)는 병렬로 입력되는 정보 데이터들을 각각 입력받고 구조적 LDPC 부호로 부호화하여 그룹 인터리버(1003)로 출력한다.

제 1 그룹 인터리버(1003-1) 내지 제 Ns 그룹 인터리버(1003-Ns)들 즉, Ns 개의 인터리버(1003)는 상기 구조적 LDPC 부호기(1001)에서 출력하는 각각의 신호 들을 입력받는다.

또한 상기 그룹 인터리버(1003)는 상술한 바와 마찬가지로 다수의 안테나들로 전송되는 신호들이 다른 신뢰도를 갖는다는 것에 기반하여 상술한 조건에 의해서 다수의 안테나로 전송될 수 있도록 한다.

여기서 상기 송신기는 상기 도 8의 송신기와 달리 독립적인 구조적 LDPC 부호화를 수행하게 되므로 독립적으로 부호화된 비트들이 높은 신뢰도를 보장하는 변수 노드에 해당하는 그룹과 낮은 신뢰도를 가지는 변수 노드에 해당하는 그룹들이 같은 시간이나 주파수를 공유할 수 있도록 하는 것이 가능하다. 따라서 제 1 그룹 인터리버(1003-1)의 출력 비트들은 높은 디그리를 갖는 변수 노드에 해당하는 비트들이라면 마지막 제 Ns 그룹 인터리버(1003-Ns)의 출력 비트들은 낮은 디그리를 갖는 변수 노드에 해당하는 비트가 출력 되도록 한다. 상기 그룹 단위로 그룹 인터리빙을 수행한 다수의 그룹 인터리버(1003)의 출력은 상기 그룹 안테나 인터리버(1005)로 입력된다.

상기 그룹 안테나 인터리버(1005)는 다수의 안테나로 전송하는 경우 각 구조적 LDPC 부호가 얻을 수 있는 안테나 다이버시티를 획득하도록 상기 그룹 인터리버(1003)의 출력을 그룹 안테나 인터리빙한다. 만약 상기 그룹 안테나 인터리버(1005)가 구성되어 있지 않다면, 독립적으로 구성되어 있는 상기 구조적 LDPC 부호기(1001)들의 출력 데이터는 모두 같은 안테나로 전송되므로 안테나 다이버시티를 얻을 수 없다. 따라서 상기 그룹 안테나 인터리버(1005)를 사용하여 하나의 구조적 LDPC 부호화 비트들이 다른 안테나로 전송되어 안테나 다이버시티를 얻을 수 있다. 그리고 상기 그룹 안테나 인터리버(1005)의 출력 데이터는 상기 인터리버(1007)로 입력된다.

제 1 인터리버(1007-1) 내지 제 Nt 인터리버(1007-Nt)들 즉, Nt개의 상기 인터리버(1007)로 입력된 데이터들은 상기한 바와 마찬가지로 신호 사상기의 신호를 구성하는 비트들의 위치에 따라 다른 신뢰도를 갖는다는 점을 고려하여 인터리빙을 수행한 후 신호 사상기(1009)들로 출력한다.

제 1 신호 사상기(1009-1) 내지 제 Nt 신호 사상기(1009-Nt)들 즉, Nt개의 신호 사상기(1009)는 상기 인터리버(1007)의 출력 데이터를 다수의 안테나에 상응하여 상기 신호 사상기(1009)들에 입력되는 데이터들을 미리 설정되어 있는 설정 방식으로 공간 사상을 수행하고, 상기 공간 사상된 신호들 각각을 해당 IFFT기(1011)로 출력한다.

제 1 IFFT기(1011-1) 내지 제 Nt IFFT기(1011-Nt)들 즉, Nt개의 상기 IFFT기(1011)는 상기 신호 사상기(1009)의 출력 데이터를 IFFT 변환을 수행하여 OFDM 심볼로 변환을 수행하고 상기 OFDM 심볼들을 다수의 송신 안테나를 통하여 전송한다.

그리하여 상기 송신기는 구조적 LDPC 부호의 패리티 검사 행렬을 기반으로 하여 구조적 LDPC 부호를 구성하는 비트들의 상호 연관성을 고려하여 최대의 부호 이득을 얻을 수 있도록 안테나에 매핑시킨다.

그러면 여기서 상기 송신기에 상응하는 수신기의 구조를 하기에 도 11을 참조하여 설명하기로 한다.

상기 도 11은 본 발명의 다른 실시예에 따른 구조적 LDPC 부호를 사용하는 수신기의 구조를 개략적으로 도시한 도면이다.

상기 도 11을 참조하면, 상기 수신기는 FFT기(1101), MIMO 신호 처리기(1103), 신호 역사상기(1105), 디인터리버(1107), 그룹 안테나 디인터리버(1109), 그룹 디인터버(1111), 구조적 LDPC 복호기(1113)로 구성된다. 그리고 상기 FFT기(1101), 신호 역사상기(1105), 디인터리버(1107), 그룹 디인터리버(1111), 구조적 LDPC 복호기(1113)은 병렬의 구조를 갖는다.

제 1 FFT기(1101-1) 내지 제 Nr FFT기(1101-Nr)들 즉, Nr개의 상기 FFT기(1101)는 송신기에서 송신한 다수의 OFDM 심볼을 다수의 안테나들을 통해서 수신한다. 그리고 상기 수신 안테나의 개수에 상응하는 상기 FFT기(1101)는 상기 IFFT 변환에 대응하는 FFT 변환을 수행하고 MIMO 신호 처리기(1103)로 출력한다.

상기 MIMO 신호 처리기(1103)는 상기 FFT기(1101)로부터 출력한 신호를 MIMO 신호처리를 수행하고, 상기 MIMO 신호 처리를 수행하여 검출한 신호를 상기 신호 역사상기(1105)로 출력한다. 여기서 상기 송신기에서 송신한 신호를 검출하는 방법은 여러 가지 방법이 적용될 수 있으며, 여기서 그 상세한 설명은 생략하기로 한다.

제 1 신호 역사상기(1105-1) 내지 제 Nt 신호 역사상기(1105-Nt)들 즉, Nt개의 상기 신호 역사상기(1105)는 상기 MIMO 신호 처리기의 출력 데이터를 사용하여 송신기의 신호 사상에 대응하는 역사상 즉, 신호 사상된 비트들의 추정을 하여 디인터리버(1107)로 출력한다. 다시 말해, 각 비트들에 대한 LLR(Log Likelihood Ratio)과 같은 값들을 구하는 것이다.

제 1 디인터리버(1107-1) 내지 제 Nt 디인터리버(1107-Nt)들 즉, Nt개의 디인터리버(1107)는 송신기의 인터리빙에 상응하는 디인터리빙을 수행한다. 상기 디인터리버(1107)은 상기 디인터리빙을 수행한 데이터를 상기 그룹 안테나 디인터리버(1109)로 출력한다.

상기 그룹 안테나 인터리버(1109)는 상기 그룹 안테나 인터리빙에 대응하여 그룹 안테나 디인터리빙을 수행하여 그룹 디 인터리버(1111)들로 출력한다.

제 1 그룹 디인터리버(1111-1) 내지 제 Ns 그룹 디인터리버(1111-Ns)들 즉, Ns개의 그룹 디인터리버(1111)는 상기 그룹 안테나 인터리버(1109)의 출력 신호를 그룹 디인터리빙을 수행하여 구조적 LDPC 복호기(1113)들로 출력한다.

제 1 구조적 LDPC 복호기(1113-1) 내지 제 Ns 구조적 LDPC 복호기(1113-Ns)들 즉, 구조적 LDPC 복호기(1113)는 상기 그룹 디인터리버들의 출력 신호를 입력 받아 부호화된 신호를 복호한다. 이때 상기 복호화된 데이터들은 상기 MIMO 신호 처리기(1103)에 입력되어 MIMO 신호 처리기(1103)을 통해서 반복적 복호를 수행하고 이에 보다 신뢰성있는 수신기를 구성하는 것이 가능하다.

본 발명에 적용된 송신기와 수신기에서 사용하는 다중 안테나는 송수신단에 상이한 개수의 안테나가 적용될 수 있으며, 동일한 개수의 다중 안테나가 적용될 수도 있음은 물론이다.

상기 구조적 LDPC 부호를 사용하여 그룹 단위로 데이터를 송수신하는 데이터 송수신 과정을 살펴보기로 한다. 그러면 여기서 상기 송신기들의 구조를 참조하여 상기 데이터 송신 과정을 하기의 도 12를 참조하여 설명하기로 한다.

상기 도 12는 본 발명의 실시예에 따른 구조적 LDPC 부호를 사용하는 송신기의 동작 과정을 개략적으로 도시한 순서도이다.

상기 도 12를 참조하면, 상기 1201단계에서 송신기는 정보 데이터를 입력 받아 이를 구조적 LDPC 부호로 부호화를 수행하고 1203단계로 진행한다.

상기 1203단계에서 상기 송신기는 상기 구조적 LDPC 부호열을 그룹 단위로 그룹 인터리빙을 수행하고 1205단계로 진행한다.

여기서 상기 그룹 인터리빙을 수행하는 경우에는 낮은 디그리를 갖는 변수 노드들에 대응하는 부호어 그룹들과, 짧은 사이클에 속하는 변수 노드들에 대응하는 부호어 그룹들과, 스토핑 셋에 속하는 변수 노드들에 대응하는 부호어 그룹들과, 같은 검사 노드에 연결되어 있는 변수 노드들에 대응하는 부호어 그룹들은 같은 시공간 주파수를 사용하지 않도록 그룹 인터리빙 규칙을 통해 그룹 인터리빙을 수행한다.

상기 1205단계에서 상기 송신기는 상기 인터리빙을 수행한 직렬의 구조적 LDPC 부호어를 그룹 단위로 병렬 변환하고 1207단계로 진행한다. 상기 송신기는 상기 1201단계와 상기 1205단계의 상기 구조적 LDPC 부호화와 그룹 인터리빙을 통해서 구조적 LDPC 부호화를 수행하여 부호화된 비트들이 높은 신뢰도를 보장하는 변수 노드에 해당하는 비트와 낮은 신뢰도를 가지는 변수 노드에 해당하는 비트들이 같은 시간이나 주파수를 공유할 수 있도록 다수개로 즉, 병렬로 구성하는 것이 가능하다. 또한, 상기 구조적 LDPC 부호화와 그룹 인터리빙을 병렬로 수행하는 경우 에는 상기 그룹 직/병렬 변환 동작을 수행하지 않고 그룹 안테나 인터리빙을 수행하여 상기 1205단계에서 구조적 LDPC 부호어가 얻을 수 있는 안테나 다이버시티를 획득하도록 하는 것이 가능하다. 다시 말해, 상기 송신기는 상기 그룹 인터리빙을 수행함으로서 하나의 구조적 LDPC 부호화를 수행한 비트들을 그룹 단위로 각각 다른 안테나들로 전송하도록 함으로서 안테나 다이버시티 이득을 획득한다.

상기 1207단계에서 상기 송신기는 상기 그룹 단위로 병렬 변환된 구조적 LDPC 부호어들을 각각 인터리빙을 수행하고 1209단계로 진행한다.

상기 1209단계에서 상기 송신기는 상기 인터리빙을 수행한 신호들을 각각 미리 설정되어 있는 설정 방식으로 공간 사상을 수행하고 1211단계로 진행한다.

상기 1211단계에서 상기 송신기는 상기 공간 사상된 신호를 각각 IFFT 변환하고 1213단계로 진행한다.

상기 1213단계에서는 상기 IFFT기들은 다수개의 안테나를 사용하여 IFFT 변환을 수행한 OFDM 심볼을 전송한다.

그러면 여기서 상기 수신기들의 구조를 참조하여 상기 데이터 수신 과정을 하기의 도 13을 참조하여 설명하기로 한다.

상기 도 13은 본 발명의 실시예에 따른 구조적 LDPC 부호를 사용하는 수신기의 동작 과정을 개략적으로 도시한 순서도이다.

상기 도 13을 참조하면, 1301단계에서 수신기는 다수개의 안테나들을 통해서 송신기에서 송신한 데이터, 즉 OFDM 심볼을 수신하고 1303단계로 진행한다.

상기 1303단계에서 상기 수신기는 상기 수신한 OFDM 심볼을 FFT 변환하고 1305단계로 진행한다. 상기 수신기는 FFT 변환을 통해서 시간 영역의 수신 심볼을 주파수 영역의 수신 심볼로 변환을 수행한다.

상기 1305단계에서 상기 수신기는 MIMO 신호 처리를 수행하여 상기 FFT 변환을 수행한 신호들로부터 신호들을 검출하고 1307단계로 진행한다. 여기서 상기 신호를 검출하는 방법은 여러 가지 방법을 적용하여 검출하는 것이 가능하다.

상기 1307단계에서 상기 수신기는 MIMO 신호 처리를 통해서 검출한 신호들을 송신기의 신호 사상에 대응하는 역사상을 수행하고 1309단계로 진행한다. 여기서 상기 신호 역사상은 송신기의 사상기에서 신호 사상된 비트들을 추정하는 것이다.

상기 1309단계에서 수신기는 역사상을 수행한 신호들을 디인터리빙하고 1311단계로 진행한다.

상기 1311단계에서 수신기는 그룹 병렬/직렬 변환을 수행하여 병렬의 데이터들을 직렬의 데이터 신호로 변환하고 1313단계로 진행한다.

상기 1313단계에서 수신기는 직렬 변환된 데이터를 수신하여 그룹 디인터리빙을 수행하고 1315단계로 진행한다.

상기 1315단계에서 수신기는 그룹 디인터리빙을 수행한 부호화된 데이터들을 구조적 LDPC 복호화를 수행하고 1317단계로 진행한다.

상기 1317단계에서 수신기는 그룹 디인터리빙을 수행한 부호화된 데이터들을 구조적 LDPC 복호화 수행을 중단할 것인지를 판단한다. 상기 판단결과 복호를 계속 수행하고자 하는 경우에는 1305단계로 진행하여 반복적 복호를 수행한다. 그러나 상기 판단결과 복호를 중단하는 경우에는 송신기에서 송신한 데이터를 검출하고 종 료한다. 그리고 상기 1307단계에서 반복적 복호를 수행함에 따라서 보다 신뢰성 있는 수신기를 구성하는 것이 가능하다.

상기 도 8내지 도11에서 송신기는 그룹 인터리버를 선택적으로 사용하는 것이 가능하며, 상기 그룹 인터리버를 사용하지 않는 경우에는 구조적 LDPC 부호화를 수행한 구조적 LDPC 부호어를 그룹 직병렬 변환기 또는 그룹 안테나 인터리버에서 그룹 단위로 안테나의 개수에 상응하여 병렬로 출력하게 된다.

또한 상기 송신기가 병렬로 구성된 다수개의 구조적 LDPC 부호기와 다수개의 그룹 인터리버를 사용하는 경우에는 그룹 직/병렬 변환기를 사용하지 않고 그룹 안테나 인터리버를 사용하는 것이 가능하다. 따라서 상기 도 12에서 설명한 1201단계, 1203단계, 1205단계는 입력되는 데이터를 병렬로 구조적 LDPC 부호화를 수행하고, 각 부호화를 수행한 구조적 LDPC 부호어들을 각각 그룹 단위로 인터리빙을 수행하고, 안테나 개수에 상응하게 그룹 안테나 인터리빙을 수행하는 것도 가능하다.

그리고 수신기는 상기 송신기의 구조에 상응하여 그룹 인터리버의 사용여부에 따라 그룹 디인터리버의 적용여부를 결정한다. 이때 상기 그룹 디인터리버를 사용하지 않는 경우에는 그룹 병/직렬 변환기, 그룹 안테나 인터리버, 구조적 LDPC 부호기에서 그룹 단위의 구조적 LDPC 부호열을 비트 단위로 구조적 LDPC 복호화를 수행하도록 한다.

또한 상기 수신기가 그룹 병/직렬 변환기를 사용하지 않고 그룹 안테나 디인터리버를 사용하는 경우에는 병렬로 구성된 다수개의 그룹 디인터리버와 다수개의 구조적 LDPC 복호기를 사용하는 것이 가능하다. 따라서 상기 도 13에서 설명한 1311단계, 1313단계, 1315단계는 안테나의 개수에 상응하게 그룹 안테나 디인터리빙을 수행하고, 그룹 안테나 인터리빙을 수행한 신호들을 각각 그룹 디인터리빙을 수행하고, 그룹 디인터리빙을 수행한 신호들를 각각 구조적 LDPC 복호화를 수행한다.

또한 본 발명은 상기한 바와 같이 구조적 LDPC 부호의 순열 행렬의 크기만큼의 비트들을 하나의 단위 즉, 그룹으로 하여 부호화 및 복호화 과정을 수행할 수 있으므로 비트 단위의 연산에 비하여 빠른 연산이 가능하다. 더욱이 구조적 LDPC 부호의 경우에는 가변 길이를 지원하기 위해서 순열 행렬의 사이즈를 조정할 수 있음으로 인해 다른 길이를 가지는 부호를 구성하기 위해 다른 행렬을 저장하는 것에 비해 메모리를 효율적으로 사용하게 된다.

상기 도 14는 본 발명의 실시예에 따른 구조적 LDPC 부호를 사용하는 다중 안테나 시스템에서의 성능 곡선을 도시한 그래프이다.

상기 도 14를 참조하면, 상기 도 14는 구조적 LDPC 부호를 다중 안테나 시스템에 적용한 것이다. 상기 송수신기의 안테나를 살펴보면, 송신기에서의 송신 안테나의 개수가 4개이며, 수신기에서의 수신 안테나의 개수가 4개인 것을 사용하였다. 그리고 이진 위상 편이 변조(Binary Phase Shift Keying, 이하 'BPSK'라 칭하기로 한다) 방식을 사용하여 얻은 성능 곡선이다. 상기 그래프는 비트 단위로 다수의 안테나에 매핑하였을 경우와 그룹 단위로 다수의 안테나에 매핑하였을 경우에 대하여 비트 오율(BER: Bit Error Rate)과 프레임 오율(FER: Frame Error Rate)을 도시한 것이다.

상기 그래프의 점선은 비트 단위로 4개의 송신 안테나에 매핑하였을 경우의 성능 곡선을 의미한다. 그리고 네모 인덱스의 점선은 BER을 나타내며 세모 인덱스의 점선은 FER을 나타낸다. 상기 그래프의 실선은 그룹 단위로 4개의 송신 안테나에 매핑하였을 경우의 성능 곡선을 의미한다. 그리고 네모 인덱스의 점선은 BER을 나타내며 세모 인덱스의 점선은 FER을 나타낸다. 이때 사용된 채널은 한 프레임 동안 변하지 않는 준체적(Quasi static) 채널이다. 그리하여 상기 도 14의 그래프를 통해서 BER이

일 경우 그룹 단위 매핑이 비트 단위 매핑에 비하여 1dB 이상의 성능 이득의 차이를 보이고 있음을 알 수 있다.

한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

상술한 바와 같은 본 발명은, 구조적 LDPC 부호를 사용하여 그룹 단위로 부호화 및 복호화를 수행함으로서 효율적으로 부호화 및 복호화가 가능하다는 이점을 갖는다. 또한 구조적 LDPC 부호의 장점을 최대한 이용하여 구조적 LDPC 부호의 패리티 검사 행렬을 기반으로 하여 다수의 안테나로 전송되는 신호들을 매핑하는 방법을 새롭게 제안함으로서 시스템 전체 성능을 극대화 시킨다는 이점을 갖는다. 또 한 다중 송수신 안테나 시스템에서 상기 구조적 LDPC 부호 방식을 사용함으로서 간단한 하드웨어 구조로 우수한 성능을 보장하며, LDPC 부호를 부호화 및 복호화하여 데이터를 송수신한다는 이점을 갖는다.

Claims (35)

1. 구조적 저밀도 패리티 검사 부호(LDPC: Low Density Parity Check) 부호를 사용하는 통신 시스템에서 데이터 송신 방법에 있어서,

   입력되는 정보 데이터들을 구조적 저밀도 패리티 검사 부호를 사용하여 구조적 저밀도 패리티 검사 부호화를 수행하는 과정과,

   상기 구조적 저밀도 패리티 검사 부호화를 수행하여 생성된 구조적 저밀도 패리티 검사 부호어를 미리 결정된 크기의 그룹 단위로 병렬 변환하여 데이터를 송신하는 과정을 포함함을 특징으로 하는 데이터 송신 방법.
2. 제 1 항에 있어서,

   상기 그룹은 구조적 저밀도 패리티 검사 부호의 순열 행렬의 크기임을 특징으로 하는 데이터 송신 방법.
3. 제 1 항에 있어서,

   상기 구조적 저밀도 패리티 검사 부호어를 미리 결정된 크기의 그룹 단위로 그룹 인터리빙을 수행하고, 상기 그룹 인터리빙을 수행한 구조적 저밀도 패리티 검사 부호어를 안테나의 개수에 상응하게 병렬 변환하는 과정을 더 포함함을 특징으 로 하는 상기 데이터 송신 방법.
4. 제 3 항에 있어서,

   상기 그룹 인터리빙 방식은 디그리가 낮은 부호어 비트들, 짧은 사이클 셋에 속하는 부호어 비트들, 스토핑 셋에 속하는 부호어 비트들, 같은 검사 노드에 연결된 변수 노드들의 조건에 해당하는 경우 구조적 저밀도 패리티 검사 부호어 비트들은 동일한 시공간 주파수를 사용하지 않도록 그룹 인터리빙하는 것을 특징으로 하는 데이터 송신 방법.
5. 제 1 항에 있어서,

   상기 구조적 저밀도 패리티 검사 부호화 과정은 적어도 두개의 병렬로 입력되는 데이터를 각각 구조적 저밀도 패리티 검사 부호화를 수행하는 과정과,

   상기 구조적 저밀도 패리티 검사 부호화를 수행하여 적어도 두개의 생성된 구조적 저밀도 패리티 검사 부호어들을 미리 결정된 크기의 그룹 단위로 각각 그룹 인터리빙을 수행하는 과정과,

   상기 그룹 인터리빙을 수행한 구조적 저밀도 패리티 검사 부호어들을 안테나 다이버시티를 획득하도록 그룹 안테나 인터리빙을 수행하여 병렬로 변환하는 과정과,

   상기 병렬로 변환된 구조적 저밀도 패리티 검사 부호어들을 송신하는 과정을 더 포함함을 특징으로 하는 데이터 송신 방법.
6. 제 1 항에 있어서,

   상기 그룹 단위로 병렬 변환된 구조적 저밀도 패리티 검사 부호어를 송신 안테나의 개수에 상응한 인터리빙 방식으로 각각 인터리빙을 수행하여 데이터를 송신하는 과정을 더 포함함을 특징으로 하는 데이터 송신 방법.
7. 제 1 항에 있어서,

   상기 병렬 변환은 안테나의 개수에 상응하여 구조적 저밀도 패리티 검사 부호어를 병렬로 변환하는 것을 특징으로 하는 데이터 송신 방법.
8. 제 1 항에 있어서,

   상기 데이터의 송신은 다중 안테나를 사용하여 송신하는 것을 특징으로 하는 데이터 송신 방법.
9. 구조적 저밀도 패리티 검사 부호(LDPC: Low Density Parity Check) 부호를 사용하는 통신 시스템에서 데이터 수신 방법에 있어서,

   다수개의 병렬 데이터를 수신하는 과정과,

   상기 수신한 병렬 데이터를 미리 결정된 크기의 그룹 단위로 직렬 변환하는 과정과,

   상기 그룹 단위의 직렬 변환된 데이터를 구조적 저밀도 패리티 검사 부호를 사용하여 구조적 저밀도 패리티 검사 복호화를 수행하는 과정을 포함함을 특징으로 하는 데이터 수신 방법.
10. 제 9 항에 있어서,

    상기 데이터의 수신은 다중 안테나를 사용하여 수신하는 것을 특징으로 하는 데이터 수신 방법.
11. 제 9 항에 있어서,

    상기 그룹은 구조적 저밀도 패리티 검사 부호의 순열 행렬의 크기임을 특징으로 하는 데이터 수신 방법.
12. 제 9 항에 있어서,

    상기 수신한 병렬 데이터를 직렬 변환하는 과정과,

    상기 직렬 변환된 데이터를 미리 결정된 크기의 그룹 단위로 그룹 디인터리빙을 수행하는 과정과,

    상기 그룹 디인터리빙을 수행한 데이터를 구조적 저밀도 패리티 검사 복호화를 수행하는 과정을 더 포함함을 특징으로 하는 데이터 수신 방법.
13. 제 9 항에 있어서,

    상기 수신한 병렬의 수신 신호를 다중 입력 다중 출력 신호 처리를 수행하여 신호를 검출하고, 미리 결정된 크기의 그룹 단위로 직렬 변환하는 과정을 더 포함함을 특징으로 하는 데이터 수신 방법.
14. 제 13 항에 있어서,

    상기 신호를 검출하는 과정은 상기 수신 신호를 상기 구조적 저밀도 패리티 검사 복호화를 수행한 데이터들을 사용하여 반복 복호하여 신호를 검출하는 것을 특징으로 하는 데이터 수신 방법.
15. 제 13 항에 있어서,

    상기 다중 입력 다중 출력 신호 처리를 수행하여 검출한 신호를 디인터리빙하여 미리 결정된 크기의 그룹 단위로 직렬 변환하는 과정을 더 포함함을 특징으로 하는 상기 데이터 수신 방법.
16. 제 9 항에 있어서,

    상기 수신한 병렬의 데이터들을 상기 데이터들을 송신한 송신기의 그룹 안테나 인터리빙 방식에 상응하는 그룹 안테나 디인터리빙을 수행하는 과정과,

    상기 그룹 안테나 디인터리빙을 수행한 적어도 두개의 병렬 데이터들을 미리 결정된 크기의 그룹 단위로 각각 그룹 디인터리빙을 수행하는 과정과,

    상기 그룹 디인터리빙을 수행한 상기 병렬 데이터들을 각각 구조적 저밀도 패리티 검사 복호화를 수행하는 과정을 더 포함함을 특징으로 하는 데이터 수신 방법.
17. 구조적 저밀도 패리티 검사 부호(LDPC: Low Density Parity Check) 부호를 사용하는 통신 시스템에서 데이터 송신 장치에 있어서,

    입력되는 정보 데이터들을 구조적 저밀도 패리티 검사 부호를 사용하여 구조적 저밀도 패리티 검사 부호화를 수행하는 구조적 저밀도 패리티 검사 부호기와,

    상기 구조적 저밀도 패리티 검사 부호화를 수행하여 생성된 구조적 저밀도 패리티 검사 부호어를 미리 결정된 크기의 그룹 단위로 병렬 변환하여 데이터를 송신하는 직렬/병렬 변환기를 포함함을 특징으로 하는 데이터 송신 장치.
18. 제 17 항에 있어서,

    상기 그룹은 구조적 저밀도 패리티 검사 부호의 순열 행렬의 크기임을 특징으로 하는 데이터 송신 장치.
19. 제 17 항에 있어서,

    상기 구조적 저밀도 패리티 검사 부호화기의 구조적 저밀도 패리티 검사 부호어를 미리 결정된 크기의 그룹 단위로 그룹 인터리빙을 수행하는 그룹 인터리버를 더 포함함을 특징으로 하는 데이터 송신 장치.
20. 제 19 항에 있어서,

    상기 그룹 직/병렬 변환기는 상기 그룹 인터리버에서 그룹 인터리빙을 수행한 구조적 저밀도 패리티 검사 부호어를 안테나의 개수에 상응하게 병렬로 변환하는 것을 특징으로 하는 데이터 송신 장치.
21. 제 19 항에 있어서,

    상기 그룹 인터리버는 디그리가 낮은 부호어 비트들, 짧은 사이클 셋에 속하는 부호어 비트들, 스토핑 셋에 속하는 부호어 비트들, 같은 검사 노드에 연결된 변수 노드들의 조건에 해당하는 경우 구조적 저밀도 패리티 검사 부호어 비트들은 동일한 시공간 주파수를 사용하지 않도록 그룹 인터리빙하는 것을 특징으로 하는 데이터 송신 장치.
22. 제 17 항에 있어서,

    상기 그룹 단위로 병렬 변환된 구조적 저밀도 패리티 검사 부호어를 송신 안테나의 개수에 상응한 인터리빙 방식으로 인터리빙을 수행하여 데이터를 송신하는 적어도 하나의 인터리버를 포함하는 것을 특징으로 하는 데이터 송신 장치.
23. 제 17 항에 있어서,

    상기 그룹 직렬/병렬 변환기는 안테나의 개수에 상응하여 구조적 저밀도 패리티 검사 부호어들을 병렬로 변환하는 것을 특징으로 하는 데이터 송신 장치.
24. 제 17 항에 있어서,

    상기 데이터를 송신하는 다중 안테나들을 더 포함함을 특징으로 하는 데이터 송신 장치.
25. 제 17 항에 있어서,

    상기 구조적 저밀도 패리티 검사 부호기는 병렬로 입력되는 데이터를 각각 구조적 LDPC 부호화를 수행하는 적어도 두개의 구조적 저밀도 패리티 검사 부호기들인 것을 특징으로 하는 상기 데이터 송신 장치.
26. 제 25항에 있어서,

    상기 구조적 저밀도 패리티 검사 부호기들의 구조적 저밀도 패리티 검사 부호어들을 미리 결정된 크기의 그룹 단위로 각각 그룹 인터리빙을 수행하는 적어도 두개의 그룹 인터리버들과,

    상기 그룹 인터리버들이 그룹 인터리빙을 수행한 구조적 저밀도 패리티 검사 부호어들을 안테나 다이버시티를 획득하도록 그룹 안테나 인터리빙을 수행하여 병렬로 변환하는 그룹 안테나 인터리버를 더 포함함을 특징으로 하는 데이터 송신 장치.
27. 제 26 항에 있어서,

    상기 그룹 안테나 인터리버는 안테나의 개수에 상응하여 구조적 저밀도 패리티 검사 부호어들을 병렬로 변환하는 것을 특징으로 하는 데이터 송신 장치.
28. 구조적 저밀도 패리티 검사 부호(LDPC: Low Density Parity Check) 부호를 사용하는 통신 시스템에서 데이터 수신 장치에 있어서,

    다수개의 병렬 데이터를 수신하여 상기 수신된 데이터를 미리 결정된 크기의 그룹 단위로 직렬 변환하는 병렬/직렬 변환기와,

    상기 그룹 단위의 직렬 변환된 데이터를 구조적 저밀도 패리티 검사 부호를 사용하여 구조적 저밀도 패리티 검사 복호화를 수행하는 저밀도 패리티 검사 복호기를 포함함을 특징으로 하는 상기 데이터 수신 장치.
29. 제 28 항에 있어서,

    상기 데이터를 수신하는 다중 안테나들을 더 포함함을 특징으로 하는 데이터 수신 장치.
30. 제 28 항에 있어서,

    상기 그룹은 구조적 저밀도 패리티 검사 부호의 순열 행렬의 크기임을 특징으로 하는 데이터 수신 장치.
31. 제 28 항에 있어서,

    상기 병렬/직렬 변환기의 병렬 데이터를 미리 결정된 크기의 그룹 단위로 그룹 디인터리빙을 수행하여 구조적 저밀도 패리티 검사 복호화기로 출력하는 그룹 디인터리버를 더 포함함을 특징으로 하는 데이터 수신 장치.
32. 제 28 항에 있어서,

    상기 수신한 병렬의 수신 신호를 다중 입력 다중 출력 신호 처리를 수행하여 신호를 검출하여 상기 그룹 병렬/직렬 변환기로 출력하는 다중 입력 다중 출력 신호 처리기를 더 포함함을 특징으로 하는 데이터 수신 장치.
33. 제 32 항에 있어서,

    상기 다중 입력 다중 출력 신호 처리기는 상기 구조적 저밀도 패리티 검사 부호기의 출력 신호를 사용하여 수신한 병렬의 수신 신호로부터 반복 복호를 수행 하는 것을 특징으로 하는 데이터 수신 장치.
34. 제 32항에 있어서,

    상기 다중 입력 다중 출력 신호 처리기에서 검출한 신호를 디인터리빙하여 상기 그룹 병렬/직렬 변환기로 출력하는 디인터리버를 더 포함함을 특징으로 하는 데이터 수신 장치.
35. 제 28항에 있어서,

    상기 수신한 병렬의 데이터들을 상기 데이터들을 송신한 송신기의 그룹 안테나 인터리빙 방식에 상응하는 그룹 안테나 디인터리빙을 수행하는 그룹 안테나 디인터리버와,

    상기 그룹 안테나 디인터리빙을 수행한 적어도 병렬 데이터들을 미리 결정 크기의 그룹 단위로 각각 그룹 디인터리빙을 수행하는 적어도 두개의 그룹 디인터리버들과,

    상기 그룹 디인터리버들에서 상기 그룹 디인터리빙을 수행한 상기 병렬의 데이터들을 각각 구조적 저밀도 패리티 검사 복호화를 수행하는 적어도 두개의 구조적 패리티 검사 복호기를 더 포함함을 특징으로 하는 데이터 수신 장치.

Images