KR101492634B1 - 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 데이터 송수신 장치 및 방법 - Google Patents

저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 데이터 송수신 장치 및 방법 Download PDF

Info

Publication number
KR101492634B1
KR101492634B1 KR20080084508A KR20080084508A KR101492634B1 KR 101492634 B1 KR101492634 B1 KR 101492634B1 KR 20080084508 A KR20080084508 A KR 20080084508A KR 20080084508 A KR20080084508 A KR 20080084508A KR 101492634 B1 KR101492634 B1 KR 101492634B1
Authority
KR
South Korea
Prior art keywords
bits
ldpc codeword
modulation symbol
codeword bits
interleaved
Prior art date
Application number
KR20080084508A
Other languages
English (en)
Other versions
KR20090023226A (ko
Inventor
정홍실
명세호
김재열
윤성렬
이학주
양경철
양현구
신동민
김경중
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20090023226A publication Critical patent/KR20090023226A/ko
Application granted granted Critical
Publication of KR101492634B1 publication Critical patent/KR101492634B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3488—Multiresolution systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

본 발명은 통신 시스템에서 송신기에 있어서, 인터리빙 방식을 사용하여 저밀도 패리티 검사(Low Density Parity Check: LDPC) 부호어에 포함되어 있는 LDPC 부호어 비트들을 인터리빙하고, 상기 인터리빙된 LDPC 부호어 비트들을 변조 방식을 사용하여 생성될 변조 심볼의 사이즈 단위로 출력하는 인터리버와, 여기서 상기 변조 심볼은 상기 변조 심볼에 포함되는 변조 심볼-구성 비트들간의 신뢰도 특성들에서 차이를 가지며, 상기 LDPC 부호어 비트들은 높은-차수로부터 순차적으로 정렬되고, 매핑 방식을 사용하여 상기 인터리빙된 LDPC 부호어 비트들을 상기 변조 심볼-구성 비트들로 매핑하는 비트 매핑기를 포함하고, 상기 매핑 방식은 상기 인터리빙된 LDPC 부호어 비트들의 차수들과 상기 변조 심벌-구성 비트들의 신뢰도 특성들을 고려하고, 상기 인터리빙된 LDPC 부호어 비트들의 차수들은 상기 인터리빙된 LDPC 부호어 비트들에 일대일로 매핑되는 변수 노드들의 차수들이고, 상기 매핑 방식은 상기 인터리빙된 LDPC 부호어 비트들 중 2개의 가장 높은 차수 비트들을 상기 변조 심벌-구성 비트들 중 2개의 가장 낮은 신뢰도 비트들에 매핑하는 것을 반복함을 특징으로 한다.
Figure R1020080084508
저밀도 패리티 검사(LDPC) 부호, 고차 변조, 신호 성좌 비트 매핑, 인터리빙

Description

저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 데이터 송수신 장치 및 방법{METHOD AND APPRATUS FOR TRANSMITTING AND RECEIVING DATA IN A COMMUNICATION SYSTEM USING LOW DENSITY PARITY CHECK CODES}
본 발명은 통신 시스템에서 데이터 송수신 장치 및 방법에 관한 것이다. 더 상세하게는 LDPC 부호를 사용하는 통신 시스템에서 데이터 송수신 장치 및 방법에 관한 것이다.
통상적인 통신 시스템에서 데이터 송수신 과정을 설명하면 다음과 같다.
송신측의 정보원(Source)에서 생성된 데이터는 원천 부호화(Source Coding)와 채널 부호화(Channel Coding), 인터리빙(Interleaving), 변조(Modulation)를 거쳐 채널(Channel)을 통해 무선 송신된다. 또한, 수신측에서는 상기 무선 송신된 신호를 수신하여 복조(Demodulation), 디인터리빙(Deinterleaving), 채널 복호화(Channel Decoding), 원천 복호화(Source Decoding)를 수행하게 된다.
그런데 통신 시스템에서는 채널 상의 여러 가지 잡음(noise)과 페이딩(fading) 현상 및 심벌 간 간섭(inter-symbol interference, ISI)에 의해 송신 신호의 왜곡이 생기게 된다. 특히 차세대 이동 통신, 디지털 방송 및 휴대 인터넷 과 같이 높은 데이터 처리량과 신뢰도를 요구하는 고속 디지털 통신 시스템에서는 잡음과 페이딩 및 ISI에 의한 신호 왜곡을 극복하기 위한 기술이 필수적이다. 이처럼 고속 디지털 통신 시스템에서 신호 왜곡을 극복하기 위해 사용되는 -표적인 기술이 상기 채널 부호화와 인터리빙이다.
인터리빙이란 전송하고자 하는 비트들 중 손상되는 부분이 한곳에 집중되지 않고 여러 곳으로 분산되도록 함으로써, 페이딩 채널을 통과하면서 자주 발생하는 군집 오류(Burst Error)를 방지하여 데이터 전송 손실을 최소화하고 채널 부호화의 효과를 상승시키기 위하여 사용되는 기술이다.
또한, 채널 부호화는 잡음과 페이딩 및 ISI 등에 의한 신호의 왜곡을 수신측이 확인하고 이를 효율적으로 복원할 수 있도록 하여 통신의 신뢰도를 높이기 위한 방법으로 널리 사용되고 있다. 채널 부호화에 사용되는 부호(Code)들은 오류를 정정시킨다는 의미에서 오류정정부호(error-correcting code: ECC)로 불리며, 다양한 종류의 오류정정부호에 대한 연구가 활발히 이루어지고 있다.
일반적으로 널리 알려져 있는 오류 정정 부호에는 블록 코드(Block code), 길쌈 코드(Convolutional code), 터보 코드(Turbo code), 저밀도 패리티 검사 코드(Low Density Parity Check code: LDPC code) 등이 있다. 후술되는 본 발명은 LDPC 부호를 사용하는 통신 시스템에 관한 것이므로 본 발명의 이해를 돕기 위하여 이하에서 LDPC 부호에 대한 간략한 설명을 하기로 한다.
LDPC 부호는 신호의 완전한 전송을 보장할 수는 없지만 정보유실의 확률을 가능한 한 최소화할 수 있는 부호로 알려져 있다. 즉, LDPC 부호는 섀논(Shannon) 의 채널 부호화 이론에서 알려진 최대 데이터 전송률(Shannon limit)에 근접한 수준으로 신호를 전송할 수 있는 채널 부호화 부호로서 1960년대에 최초로 제안되었다. 그러나 당시의 메모리, 연산 처리 장치 등의 기술 수준은 LDPC 부호를 구현하는데 미흡하였기 때문에 LDPC 부호는 실제적인 통신 시스템에 사용되지 못하였다. 그러나 이후 정보이론과 관련 기술의 발달에 힘입어 1996년 이후 LDPC 부호가 재발견되면서 반복적 복호(iterative decoding)를 사용하면서도 복잡도가 크게 증가하지 않는 LDPC 부호의 특성 및 생성 방법에 대한 연구가 활기를 띠고 있다. 이러한 LDPC 부호는 터보부호와 더불어 차세대 이동통신시스템, 예를 들어, 3GPP(3rd Generation Partnership Project)의 LTE(Long Term Evolution) 시스템, 또는 IEEE(Institute of Electrical and Electronics Engineers)의 모바일 와이맥스 시스템 등에 활용될 수 있는 매우 우수한 오류정정부호로 평가되고 있다.
상기 LDPC 부호는 통상적으로 그래프 표현법을 이용하여 나타내며, 그래프 이론 및 대수학, 확률론에 기반한 방법들을 통해 많은 특성을 분석할 수 있다. 일반적으로 채널 부호의 그래프 모델은 부호의 묘사(descriptions)에 유용할 뿐만 아니라, 부호화된 비트에 대한 정보를 그래프 내의 정점(vertex)에 대응시키고 각 비트들의 관계를 그래프 내에서 선분(edges)으로 대응시키면, 각 정점들이 각 선분들을 통해서 정해진 메시지(messages)를 주고받는 통신 네트워크로 간주할 수 있기 때문에 자연스런 복호 알고리즘을 이끌어 낼 수 있다. 예를 들면 그래프의 일종으로 볼 수 있는 트렐리스(trellis)에서 유도된 복호 알고리즘에는 비터비(Viterbi) 알고리즘과 BCJR (Bahl, Cocke, Jelinek and Raviv) 알고리즘이 등이 알려져 있다.
상기 LDPC 부호는 일반적으로 패리티 검사행렬(parity-check matrix)로 정의되며 Tanner 그래프로 통칭되는 이분(bipartite) 그래프를 이용하여 표현할 수 있다. 여기서 이분 그래프는 그래프를 구성하는 정점들이 서로 다른 2 종류로 나누어져 있음을 의미하며, 상기 LDPC 부호의 경우에는 변수 노드(variable node)와 검사 노드(check node)라 불리는 정점들로 이루어진 이분 그래프로 표현된다. 여기서 변수 노드는 부호화된 비트와 일대일 대응된다.
이하에서 도 1과 2를 참조하여 상기 LDPC 부호의 그래프 표현 방법에 대해 설명한다. 도 1은 LDPC 부호의 패리티 검사 행렬 H1의 예시도이다. 도 1에서는 4개의 행(row)과 8개의 열(column)로 구성된 LDPC 부호의 패리티 검사 행렬을 가정한 것이다. 도 1의 행렬은 8개의 열을 가짐으로써 길이가 8인 부호어(codeword)를 생성하는 LDPC 부호를 나타낸다. 즉, 각각의 열은 부호화된 8비트에 대응된다.
도 2는 LDPC 부호의 패리티 검사 행렬 H1의 트렐리스(Trellis)도이다. 이는 도 1의 H1에 대응하는 Tanner 그래프를 도시한 도면이다. 도 2를 참조하면, 상기 LDPC 부호의 Tanner 그래프는 8개의 변수 노드들 x1(202), x2(204), x3(206), x4(208), x5(210), x6(212), x7(214), x8(216)과 4개의 검사 노드(check node)(218, 220, 222, 224)들로 구성되어 있다. 여기서 상기 LDPC 부호의 패리티 검사 행렬 H1의 i번째 열과 j번째 행은 각각 변수 노드 xi와 j 번째 검사 노드에 대응된다. 또한, 상기 LDPC 부호의 패리티 검사 행렬 H1의 i번째 열과 j번째 행이 교차하는 지점의 1의 값, 즉 0이 아닌 값의 의미는, 상기 도 2와 같이 상기 Tanner 그래프 상 에서 상기 변수 노드 xi와 j번째 검사 노드 사이에 선분(edge)이 존재함을 의미한다.
상기 LDPC 부호의 Tanner 그래프에서 변수 노드 및 검사 노드의 차수(degree)는 각 노드들에 연결되어 있는 선분의 개수를 의미하며, 이는 상기 LDPC 부호의 패리티 검사행렬에서 해당 노드에 대응되는 열 또는 행에서 0이 아닌 원소(entry)들의 개수와 동일하다. 예를 들어 상기 도 2에서 변수 노드들 x1(202), x2(204), x3(206), x4(208), x5(210), x6(212), x7(214), x8(216)의 차수는 각각 순서대로 4, 3, 3, 3, 2, 2, 2, 2가 되며, 검사 노드들(218, 220, 222, 224)의 차수는 각각 순서대로 6, 5, 5, 5가 된다. 또한, 상기 도 2의 변수 노드들에 대응되는 상기 도 1의 패리티 검사 행렬 H1의 각각의 열에서 0이 아닌 원소들의 개수는 상기한 차수들 4, 3, 3, 3, 2, 2, 2, 2와 순서대로 일치하며, 상기 도 2의 검사 노드들에 대응되는 상기 도 1의 패리티 검사 행렬 H1의 각각의 행에서 0이 아닌 원소들의 개수는 상기한 차수들 6, 5, 5, 5와 순서대로 일치한다.
상술한 것처럼 부호화된 각 비트는 패리티 검사 행렬의 열(column)에 일대일 대응 되며, Tanner 그래프상의 변수 노드와도 일 대 일로 대응된다. 또한, 부호화된 비트와 일대일 대응 되는 변수 노드의 차수를 부호화 비트의 차수라고 한다.
또한, LDPC 부호는 높은 차수를 갖는 부호어 비트가 낮은 차수를 갖는 부호어 비트에 비하여 복호 성능이 우수한 특성이 있는 것으로 알려져 있다. 이는 높은 차수의 변수 노드가 낮은 차수의 변수 노드에 비하여 반복 복호를 통하여 많은 정 보를 획득함에 따라 복호 성능이 우수해 질 수 있기 때문이다.
지금까지는 LDPC 부호에 대하여 살펴보았다. 이하에서는 통신 시스템에서 통상적으로 사용하는 고차 변조 방식인 QAM(Quardrature Amplitude Modulation) 방식을 적용할 경우의 신호 성좌(signal constellation)에 대해서 설명한다.
QAM에서 변조된 심볼은 실수부와 허수부로 구성되며 각 실수부와 허수부의 크기와 부호를 다르게 하여 다양한 변조 심볼을 구성할 수 있다. QAM의 특성을 살펴보기 위하여 QPSK 변조 방식과 함께 설명하기로 한다.
도 3(a)는 일반적인 QPSK(Quadrature Phase Shift Keying) 변조 방식의 신호 성좌를 설명하는 도면이다. QPSK에서 두 개의 부호화 비트(coded bit)는 하나의 변조 심볼에 매핑된다. 이때 하나의 변조 심볼에 매핑되는 (y0, y1)의 의미는 다음과 같다. y0는 실수부의 부호를 결정하며 y1 은 허수부의 부호를 결정한다. 즉, y0가 0일 경우 실수부의 부호는 양(plus,+)이며, y0가 1일 경우 실수부의 부호는 음(minus,-)이다. 또한, y1이 0일 경우 허수부의 부호는 양(plus,+)이며, y1이 1일 경우 허수부의 부호는 음(minus,-)이다. y0, y1 각각이 실수부와 허수부의 부호를 표시하는 부호표시비트이므로 채널 상에서 y0, y1의 오류 발생 확률은 같을 것은 쉽게 알 수 있다. 따라서 QPSK 변조 방식의 경우 하나의 변조 심볼에 매핑되는 (y0, y1) 각 비트의 신뢰도는 동일하다.
도 3(b)는 일반적인 16-QAM 변조 방식에서 신호 성좌를 설명하는 도면이다. 16-QAM에서 4개의 부호화 비트는 하나의 변조 심볼에 매핑된다. 여기서 하나의 변조 심볼에 매핑되는 (y0, y1, y2, y3)의 의미는 다음과 같다. 비트 y0와 y2는 각각 실수부의 부호와 크기를 결정하며, 비트 y1과 y3 각각은 허수부의 부호와 크기를 결정한다. 다시 말하면, y0와 y1은 신호의 실수부와 허수부의 부호를 결정하며, y2와 y3 는 신호의 실수부와 허수부의 크기를 결정한다.
일반적으로 변조된 신호의 크기를 판별하는 것보다 부호를 판별하는 것이 더 용이하다. 따라서 y2와 y3에 대하여 오류가 발생할 확률이 y0와 y1 보다 높다는 것을 쉽게 알 수 있다. 결국, 상기 비트들이 송수신 되는 동안 오류가 발생하지 않을 확률(즉, 신뢰도)은 y0=y1> y2=y3의 순서가 된다. 즉, QPSK와 달리 QAM의 변조심볼 구성비트들 (y0, y1, y2, y3) 각 비트의 신뢰도가 상이한 특성이 있다.
16-QAM 변조 방식은 신호를 구성하는 4비트 중 2개의 비트는 신호의 실수부와 허수부의 부호를 결정하며, 2개의 비트는 신호의 실수부와 허수부의 크기를 나타낸다. 따라서 (y0, y1, y2, y3)의 순서와 각 비트의 역할은 상술한 것과는 다르게 시스템의 설계에 따라서 변경될 수도 있을 것이다.
도 3(c)는 일반적인 64-QAM 변조 방식의 신호 성좌를 설명하는 도면이다. 64-QAM에서 6개의 부호화 비트는 하나의 변조 심볼에 매핑된다. 여기서 하나의 변조 심볼에 매핑되는 (y0, y1, y2, y3, y4, y5) 중 y0와 y1는 각각 실수부와 허수부의 부호를 결정하며, y2, y4 및 y3, y5는 각각 실수부와 허수부의 크기를 결정한다.
변조된 심볼의 크기를 판별하는 것보다 부호를 판별하는 것이 더 용이하기 때문에 y0와 y1의 신뢰도는 y2, y3, y4, y5의 신뢰도에 비하여 높다. y2, y3는 변조된 심볼의 크기가 4보다 큰 값인지 작은 값인지에 따라 결정되며, y4, y5는 변조된 심볼의 크기가 2를 기준으로 4 또는 0에 가까운지에 따라 결정되거나, 6을 기준으로 4 또는 8에 가까운지에 따라 결정된다. 따라서 y2, y3의 결정 범위의 크기는 4가 되고, y4, y5의 결정 범위는 2가 된다. 따라서 y2, y3의 신뢰도가 y4, y5에 비하여 높다. 이를 정리하면, 각 비트들의 오류가 발생하지 않을 확률(즉, 신뢰도)은 y0=y1> y2=y3> y4=y5의 순서가 된다.
64-QAM 변조 방식은 신호를 구성하는 6비트 중 2개의 비트는 신호의 실수부와 허수부의 부호를 결정하며, 4개의 비트는 신호의 실수부와 허수부의 크기를 나타내기만 하면 된다. 따라서 (y0, y1, y2, y3, y4, y5)의 순서와 각 비트의 역할은 시스템 설계에 따라 변할 수 있을 것이다. 또한, 256-QAM 이상의 신호 성좌의 경우에도 앞서 설명된 것과 동일한 방식으로 변조심볼 구성비트들의 역할과 신뢰도가 달라진다. 이에 대한 상세한 설명은 생략하기로 한다.
그런데 종래에는 LDPC 부호를 사용하는 통신 시스템에서 인터리빙/디인터리빙을 수행하는 경우 LDPC 부호나 고차 변조의 변조부호구성비트의 신뢰도 특성과 무관하게 임의의 인터리빙/디인터리빙 방식을 사용하거나, LDPC 부호의 변수 노드 또는 검사 노드의 차수만을 고려한 인터리빙/디인터리빙 방식을 사용함으로써 채널을 통해 전송되는 신호의 왜곡을 최소화하지 못하는 문제점이 있었다.
또한, 종래에는 고차 변조 방식을 사용하는 경우에 변조심볼 구성비트에 따른 신뢰도 특성의 차이점을 고려하지 않고 인터리빙된 부호화 비트를 변조심볼 구성비트에 매핑함으로써 채널을 통해 전송되는 신호의 왜곡을 최소화하지 못하는 문제점이 있었다.
따라서 본 발명의 일 측면은 LDPC 부호어를 사용하는 통신시스템에서 신호 왜곡을 감소시키는 송수신 장치 및 방법을 제공한다.
또한, 본 발명의 다른 측면은 LDPC 부호어를 사용하는 통신시스템에서 LDPC 부호어의 성능을 향상시키는 인터리빙 장치 및 방법을 제공한다.
또한, 본 발명의 또 다른 측면은 LDPC 부호어를 사용하는 통신시스템에서 LDPC 부호어의 성능을 향상시키는 신호성좌비트 매핑 장치 및 방법을 제공한다.
따라서, 본 발명에서 제안하는 장치는; 통신 시스템에서 송신기에 있어서, 인터리빙 방식을 사용하여 저밀도 패리티 검사(Low Density Parity Check: LDPC) 부호어에 포함되어 있는 LDPC 부호어 비트들을 인터리빙하고, 상기 인터리빙된 LDPC 부호어 비트들을 변조 방식을 사용하여 생성될 변조 심볼의 사이즈 단위로 출력하는 인터리버와, 여기서 상기 변조 심볼은 상기 변조 심볼에 포함되는 변조 심볼-구성 비트들간의 신뢰도 특성들에서 차이를 가지며, 상기 LDPC 부호어 비트들은 높은-차수로부터 순차적으로 정렬되고, 매핑 방식을 사용하여 상기 인터리빙된 LDPC 부호어 비트들을 상기 변조 심볼-구성 비트들로 매핑하는 비트 매핑기를 포함하고, 상기 매핑 방식은 상기 인터리빙된 LDPC 부호어 비트들의 차수들과 상기 변조 심벌-구성 비트들의 신뢰도 특성들을 고려하고, 상기 인터리빙된 LDPC 부호어 비트들의 차수들은 상기 인터리빙된 LDPC 부호어 비트들에 일대일로 매핑되는 변수 노드들의 차수들이고, 상기 매핑 방식은 상기 인터리빙된 LDPC 부호어 비트들 중 2개의 가장 높은 차수 비트들을 상기 변조 심벌-구성 비트들 중 2개의 가장 낮은 신뢰도 비트들에 매핑하는 것을 반복함을 특징으로 한다.
본 발명에서 제안하는 다른 장치는; 통신 시스템에서 수신기에 있어서, 송신기의 비트 매핑기에서 사용된 매핑 방식에 따른 디매핑 방식을 사용하여 복조된 신호를 인터리빙된 신호로 디매핑하는 비트 디매핑기와, 상기 송신기의 인터리버에서 사용되는 인터리빙 방식에 따른 디인터리빙 방식을 사용하여 상기 인터리빙된 신호를 디인터리빙하고, 저밀도 패리티 검사(Low Density Parity Check: LDPC) 부호어를 출력하는 디인터리버를 포함하고, 상기 매핑 방식은 상기 인터리빙된 LDPC 부호어 비트들의 차수들과 변조 심벌-구성 비트들의 신뢰도 특성들을 고려하고, 상기 인터리빙된 LDPC 부호어 비트들의 차수들은 상기 인터리빙된 LDPC 부호어 비트들에 일대일로 매핑되는 변수 노드들의 차수들이고, 상기 매핑 방식은 상기 인터리빙된 LDPC 부호어 비트들 중 2개의 가장 높은 차수 비트들을 상기 변조 심벌-구성 비트들 중 2개의 가장 낮은 신뢰도 비트들에 매핑하는 것을 반복하고, 상기 인터리버는 상기 인터리빙된 LDPC 부호어 비트들을 변조 방식을 사용하여 생성될 변조 심벌의 사이즈 단위로 출력하고, 상기 변조 심볼은 상기 변조 심볼에 포함되는 변조 심볼-구성 비트들간의 신뢰도 특성들에서 차이를 가지며, 상기 LDPC 부호어 비트들은 높은-차수로부터 순차적으로 정렬됨을 특징으로 한다.
본 발명에서 제안하는 방법은; 통신 시스템에서 데이터 송신 방법에 있어서, 인터리빙 방식을 사용하여 저밀도 패리티 검사(Low Density Parity Check: LDPC) 부호어에 포함되어 있는 LDPC 부호어 비트들을 인터리빙하고, 상기 인터리빙된 LDPC 부호어 비트들을 변조 방식을 사용하여 생성될 변조 심볼의 사이즈 단위로 출력하는 과정과, 여기서 상기 변조 심볼은 상기 변조 심볼에 포함되는 변조 심볼-구성 비트들간의 신뢰도 특성들에서 차이를 가지며, 상기 LDPC 부호어 비트들은 높은-차수로부터 순차적으로 정렬되고, 매핑 방식을 사용하여 상기 인터리빙된 LDPC 부호어 비트들을 상기 변조 심볼-구성 비트들로 매핑하는 과정을 포함하고, 상기 매핑 방식은 상기 인터리빙된 LDPC 부호어 비트들의 차수들과 상기 변조 심벌-구성 비트들의 신뢰도 특성들을 고려하고, 상기 인터리빙된 LDPC 부호어 비트들의 차수들은 상기 인터리빙된 LDPC 부호어 비트들에 일대일로 매핑되는 변수 노드들의 차수들이고, 상기 매핑 방식은 상기 인터리빙된 LDPC 부호어 비트들 중 2개의 가장 높은 차수 비트들을 상기 변조 심벌-구성 비트들 중 2개의 가장 낮은 신뢰도 비트들에 매핑하는 것을 반복함을 특징으로 한다.
본 발명에서 제안하는 다른 방법은; 통신 시스템에서 데이터 수신 방법에 있어서, 송신기의 비트 매핑기에서 사용된 매핑 방식에 따른 디매핑 방식을 사용하여 복조된 신호를 인터리빙된 신호로 디매핑하는 과정과, 상기 송신기의 인터리버에서 사용되는 인터리빙 방식에 따른 디인터리빙 방식을 사용하여 상기 인터리빙된 신호를 디인터리빙하고, 저밀도 패리티 검사(Low Density Parity Check: LDPC) 부호어를 출력하는 과정을 포함하고, 상기 매핑 방식은 상기 인터리빙된 LDPC 부호어 비트들의 차수들과 변조 심벌-구성 비트들의 신뢰도 특성들을 고려하고, 상기 인터리빙된 LDPC 부호어 비트들의 차수들은 상기 인터리빙된 LDPC 부호어 비트들에 일대일로 매핑되는 변수 노드들의 차수들이고, 상기 매핑 방식은 상기 인터리빙된 LDPC 부호어 비트들 중 2개의 가장 높은 차수 비트들을 상기 변조 심벌-구성 비트들 중 2개의 가장 낮은 신뢰도 비트들에 매핑하는 것을 반복하고, 상기 인터리빙된 LDPC 부호어 비트들은 변조 방식을 사용하여 생성될 변조 심벌의 사이즈 단위로 상기 인터리버에 의해 출력되고, 상기 변조 심볼은 상기 변조 심볼에 포함되는 변조 심볼-구성 비트들간의 신뢰도 특성들에서 차이를 가지며, 상기 LDPC 부호어 비트들은 높은-차수로부터 순차적으로 정렬됨을 특징으로 한다.
삭제
삭제
삭제
본 발명에 따른 효과는 다음과 같다.
LDPC 부호어를 사용하는 통신시스템에서 LDPC 부호어의 성능을 최대화시킬 수 있다. 또한, LDPC 부호의 복호 성능을 향상시킨다. 특히, LDPC 부호를 구성하는 비트들 중 오류정정능력이 낮은 비트들의 신뢰도를 향상시킨다.
또한, 잡음과 페이딩 현상 및 심볼간 간섭(ISI) 등에 의해 링크의 성능이 떨어질 확률이 높은 무선 채널 환경에서 특히 링크의 성능을 강하게 하여 데이터 송수신의 신뢰성을 향상시킬 수 있다. 신뢰성 있는 LDPC 부호의 송수신은 전체 통신 시스템에서 신호의 오류 확률을 감소시켜 고속의 통신을 가능하게 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대한 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구 성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 4는 본 발명의 실시예에 따른 LDPC 부호를 사용하는 통신 시스템의 구성도이다. 본 발명의 송신기(400)는 부호화기(encoder)(411)와, 인터리버(interleaver)(413)와, 신호 성좌 비트 매핑기(bit mapping into constellation or signal constellation bit mapping)(415)(이하 "비트 매핑기"로 약칭한다.), 변조기(modulator)(417)를 포함한다. 또한, 본 발명의 수신기(450)는 복조기(de-modulator)(457)와, 신호 성좌 비트 디매핑기(signal constellation bit demapping)(455)(이하 "비트 디매핑기"로 약칭한다.), 디인터리버(deinterleaver)(453)와, 복호기(decoder)(451)를 포함한다.
우선 도 4에서 본 발명의 송신기 및 수신기의 동작을 간략히 살펴보고 본 발명에서 제안하는 인터리버와 비트 매핑기 구성 및 동작은 도 5 이하에서 상세히 설명하기로 한다.
먼저, 송신기(400)에 정보 데이터 비트열(information data bit stream)인 i가 입력되면 i는 부호화기(411)로 전달되고, 부호화기(411)는 상기 정보 데이터 비트들을 소정의 방식으로 부호화하여 부호어(codeword) x를 생성하고 이를 인터리버(413)로 출력한다. 여기서 상기 부호화기(411)는 LDPC 부호화기이고 따라서 부호 화기(411)에서 생성하는 부호어는 LDPC 부호어가 된다.
인터리버(413)는 부호화기(411)에서 출력된 LDPC 부호어를 소정 방식으로 인터리빙하여 비트 매핑기(415)로 출력한다. 상기 인터리버(413)의 인터리빙 동작은 본 발명에서 제안하는 인터리빙 방식에 따라 수행된다. 상기 인터리빙 방식의 상세한 설명은 후술하기로 한다.
비트 매핑기(415)는 인터리버(413)에서 출력된 비트들(즉, 인터리빙된 LDPC 부호어) b를 소정의 방식으로 신호 성좌 비트 매핑하여 변조기(417)로 출력한다. 상기 비트 매핑기(415)는 본 발명에서 제안하는 매핑 방식에 따라 매핑된다. 상기 매핑 방식은 상기 b의 차수 특성과 변조심볼 구성비트의 신뢰도 특성에 따라 변조심볼 구성비트들에 매핑하는 것으로서 그 상세한 설명은 후술하기로 한다.
변조기(417)는 상기 비트 매핑기(415)에서 출력된 신호를 소정의 방식으로 변조하여 송신 안테나(Tx. Ant)를 통해 송신한다. 상기 인터리버(413)와 비트 매핑기(415)는 변조기(417)가 상기 b를 변조할 때 비트 오류율(또는 부호어 오류율)(bit error rate: BER, Frame error rate: FER)을 최소화하도록 인터리빙과 비트 매핑을 수행하여 성능을 높이게 된다.
한편, 수신기(450)는 송신기(400)에서 송신된 신호를 수신하여 송신기(400)의 역 과정을 거쳐 신호를 출력한다. 즉, 수신 안테나(Rx. Ant)를 통해서 수신기(450)로 입력된 신호는 복조기(457)로 전달된다. 복조기(457)는 상기 송신기(400)의 변조기(417)의 변조 방식에 대응하는 복조 방식으로 수신된 신호를 복조하여 비트 디매핑기(455)로 출력한다.
비트 디매핑기(455)는 상기 복조기(457)에서 출력한 신호를 송신기(400)의 비트 매핑기(415)에서 수행한 매핑 방식에 대응하여 비트 디매핑한 후 디인터리버(453)로 출력한다. 디인터리버(453)는 비트 디매핑기(455)에서 출력된 신호를 송신기(400)의 인터리버(413)에서 적용한 인터리빙 방식에 대응하도록 디인터리빙한 후 복호기(451)로 출력한다. 복호기(451)는 상기 디인터리빙된 신호를 상기 송신기(400)의 부호화기(411)에서 적용한 방식에 대응하는 복호 방식으로 복호하여 최종 정보 데이터 비트로 복원한다.
한편, 상기 도 4에서는 상기 변조기(417)에서 출력된 신호는 별도의 무선 주파수(Radio Frequency, 이하 RF) 신호 송신 처리를 위한 RF송신부(도시하지 않음)에서 RF 처리되어 송신안테나를 통해 송신되고, 마찬가지로 수신안테나에서 수신된 신호는 RF 신호 수신 처리를 위한 RF수신부(도시하지 않음)에서 RF 처리되어 상기 복조기(457)로 입력된다.
본 발명의 송신기는 고차 변조 방식에서 변조 심볼에 매핑되는 비트들이 균일하지 않은(unequal) 신뢰도를 갖는 특성을 이용한 인터리버(413)와 비트 매핑기(415)를 특징으로 하며, 본 발명의 수신기는 고차 변조 방식의 균일하지 않은(unequal) 신뢰도 특성을 이용한 디인터리버(453)와 비트 디매핑기(455)를 특징으로 한다.
그러면 이하의 도 5에서 본 발명에서 제안하는 인터리버와 비트 매핑기의 동작에 대해서 간략히 설명한다.
도 5는 본 발명 실시예에 따른 인터리버와 비트 매핑기의 구성도이다. (1)은 QPSK (2)는 16-QAM (3)은 64-QAM (4)는 256-QAM 변조 방식을 사용하는 경우를 각각 도시한 것이다.
부호화된 비트열 x(x0, x1, ... , xN-1)가 인터리버(511, 531, 551, 571)에 입력되면 인터리빙된 비트열 b(b0, b1...)가 출력된다. b가 비트 매핑기(520, 540, 560, 580)에 입력되며, 입력된 비트열 b는 소정의 방식에 따라 매핑되어 다수의 비트들 y(y0,0 , y1,0)로 분리되어 출력된다. 상기 y0,0 는 0번째 시간에 출력된 0번째 비트 y를 의미하고, y1,0는 0번째 시간에 출력된 1번째 비트 y를 의미한다. 즉, 이는 y가 동일한 시간에 일정한 개수의 비트씩 계속하여 출력됨을 도시한다. 예를 들어, 비트열 b는 어느 시점에서 (1)QPSK의 경우 2개의 비트로, (2)16-QAM의 경우 4개의 비트로, (3)64-QAM의 경우 6개의 비트로, (4)256-QAM의 경우 8개의 비트로 구성된 y로 분리되어 출력되고 이는 다음 시점에서 동일한 동작이 반복된다.
이때, 상기 비트들이 비트 매핑기(520,540,560,580)에서 매핑되는 방식이 중요한데 본 발명은 이 매핑 방식을 제안한다. 매핑 방식에 대해서는 후술하기로 한다. 또한, 상기 비트 매핑기(520,540,560,580)에서 출력된 비트들은 각각 실수부와 허수부로 구별되는 동작이 한 번 더 필요하나 이는 도시하지 않았다.
도 5에서는 비트 매핑기(520, 540, 560, 580)만이 도시되었으나, 상기 비트 매핑기는 구체적으로 역다중화기와 매핑기의 형식으로도 구성될 수 있다. 즉, 도 5의 비트 매핑기는 입력된 비트열들을 각각의 비트들로 분리하고 이를 매핑 방식에 따라 매핑하여 출력한다. 입력된 비트열들을 각각의 비트들로 분리하는 기능은 역 다중화기가 수행할 수 있고, 이후의 매핑 방식에 따른 매핑은 별도의 매핑기가 담당하도록 구성될 수도 있을 것이다.
그럼 먼저 본 발명의 인터리버(511, 531, 551, 571)에서의 인터리빙 방식에 대하여 상세히 설명한다. 설명의 편의상 (2) 16QAM 변조 방식을 사용하는 경우를 예로 하여 설명한다. 다른 변조 심볼을 사용하는 경우는 상기 16QAM과 동일한 방식으로 적용이 가능하다.
먼저, LDPC 부호어 비트들 x0, x1 ...xN-2, xN-1 이 인터리버(531)에 입력된다. 인터리버(531)의 출력 비트들 b0, b1 ...bN-2, bN-1은 비트 매핑기(540)에 입력되고 변조 심볼을 구성하는 비트 수만큼 분리되어 출력되어야 한다. 즉, 16-QAM의 경우 변조 심볼은 4개의 비트로 구성되므로 비트 매핑기(540)의 입력 비트들은 4개의 비트로 분리되어 출력되어야 한다. 이때 연속적으로 입력되는 4개의 비트들 b0, b 1, b 2, b 3 과 신호를 구성하는 y0, y1, y2, y3 와의 매핑 관계에 따라 상기 비트 매핑 방법이 결정된다. 비트 매핑 방식에 대해서는 후술하기로 한다.
본 발명의 실시예에 따른 인터리버의 설계 과정은 다음의 단계를 따른다.
제1단계: 변조 심볼에서 사용하는 비트의 수와 동일하도록 인터리버의 열(column)의 개수를 결정한다.
제2단계: 부호어의 길이를 1단계에서 결정된 열의 수로 나눈 값을 인터리버 행(row)의 개수로 결정한다.
제3단계: 크기가 결정된 인터리버에 LDPC 부호어 비트를 열의 순서로 입 력(write)된다.
제4단계: 부호어 비트가 쓰여진 각각의 열에서 소정의 방향으로 하나의 비트씩 출력(read)한다.
하기 <표 1>에서 부호어의 길이가 16200과 64800인 경우를 예로 들어 각 변조 방식에 따른 인터리버의 행(row)과 열(column)의 크기를 표시하였다.
Figure 112008061450468-pat00001
상기 인터리버의 설계와 동작을 예를 들어 설명한다. 이하의 설명에서는 LDPC 행렬이 차수가 높은 행부터 순차적으로 정렬이 되어 있음을 가정한다. 이같이 가정하는 이유는 다음과 같다. 즉, 앞서 설명한 바와 같이 LDPC 행렬의 변수 노드에 대응되는 부호어 비트의 차수가 높을수록 복호 성능이 우수하다. 따라서 내림차순으로 정렬된 LDPC 행렬을 가정하여 생성된 부호어의 대응 비트도 내림차순으로 정렬되며, 상기 내림차순으로 정렬된 부호어 비트의 순서는 각 비트들간의 복호 성능의 순위를 의미하게 되기 때문이다.
도 6은 본 발명의 실시예에 따른 16-QAM 변조 방식을 사용하는 인터리버의 동작을 나타내는 예시도이다. 도 6의 인터리버는 16-QAM 변조 방식을 사용하고 LDPC 부호어의 길이가 64800인 경우를 가정하였다. 상술한 인터리버의 설계와 동작의 4단계에 따라서 설명한다.
제1 단계에서 16-QAM에서 사용하는 비트 수인 4개의 열이 구성되고, 제2 단계에서 행의 비트 수는 64800/4 = 16200을 결정된다. 3단계에서 LDPC 부호어 비트들이 순차적으로 각 열에 입력된다. 이때 각 열에 입력되는 비트 수는 행의 개수(16200)이다. 그리고 제 4단계에 따라 각 열에서 한 비트씩 순차적으로 출력하도록 한다. 이때 도 6의 (a)에서 column 1의 첫 번째 비트부터 column 4의 첫 번째 비트까지 순차적으로 출력한 후 column 1의 두 번째 비트부터 column 4의 두 번째 비트까지 순차적으로 출력한다. 위의 과정을 행의 개수(16200)만큼 반복한다.
지금까지 설명된 인터리빙 방식은 인터리버의 column 1에서 column 4의 방향으로 출력되는 방식이다. 이 같은 인터리빙 방식을 "순방향 인터리빙"이라고 정의한다. 그런데 인터리버가 상기 도 6(a)와 같이 순방향으로만 출력될 필연성은 없다. 따라서 만약 인터리버가 도 6(b)와 같은 순서, 즉 '역방향'(도 6(a)와 반대 방향)으로 출력되는 방식을 "역방향 인터리빙"이라고 정의한다. 이렇게 순방향 또는 역방향 인터리빙 과정을 거쳐 LDPC 부호어는 인터리빙된다. 이에 부가하여 인터리빙의 성능을 추가적으로 높이기 위하여 각각의 열 내부에서도 임의의 인터리빙이 수행되도록 구성될 수도 있다. 만약 인접한 부호어 비트들 사이에 연관성이 있을 경우 인터리빙을 수행하여 연집 오류(burst error)에 더 강해질 수 있다.
64-QAM 변조 방식을 사용하는 경우에도 상기 도 6과 동일한 방식으로 인터리버가 동작할 수 있다. 도 7은 본 발명의 실시예에 따른 64-QAM 변조 방식을 사용하는 인터리버의 동작을 나타내는 예시도이다. 즉, 도 7의 (a)는 순방향 인터리빙을 (b)는 역방향 인터리빙을 나타낸다. 상기 도 6과 비교하여 인터리버의 열의 개수가 6개가 되고, 행의 개수가 10800개로 구성된다는 차이가 있다.
지금까지 인터리빙 방식에 대해 설명하였다. 이하에서는 본 발명이 제안하는 비트 매핑 방식에 대하여 설명한다.
본 발명에서 제안하는 비트 매핑 방식은 LDPC 부호어의 각 비트의 차수에 따라 복호 성능이 차이가 난다는 점과, 고차 변조 방식에서 하나의 변조심볼 구성비트를 구성하는 비트들 간의 신뢰도가 차이가 생기는 점에 착안한 것이다.
이 점에 착안하여 본 발명은 두 가지 실시예에 의한 비트 매핑 방식을 제안한다. 먼저, 제1 실시예에 의한 비트 매핑 방식을 설명한다.
-제1 실시예
제1 실시예에 의한 비트 매핑 방식은 LDPC 부호어의 인터리빙 출력 중 한 행의 출력을 기준으로 차수가 높은 비트는 변조심볼 구성비트들 중 신뢰도가 낮은 비트에 매핑하고, 차수가 낮은 비트는 신뢰도가 높은 비트에 매핑하여 전체적인 비트 오류율을 최소화하는 비트 매핑 방식이다. 다시 말하면, 차수가 높은 2개의 비트는 신뢰도가 낮은 2개의 비트들에 매핑하고, 그 다음 차수가 높은 2개의 비트들은 그 다음으로 신뢰도가 낮은 2개의 비트들에 순차로 매핑하는 방식이다.
예를 들어, 도 6 (a)에서 설명된 인터리버의 출력 값들 중에 column 1과 column 2의 출력 비트들은 변조심볼 구성비트들 중 신뢰도가 낮은 비트에 할당되며 column 3과 column 4에서 출력된 비트들은 신뢰도가 높은 비트에 할당되는 방식이다. 도 6 (a)의 순방향 인터리빙과, 각 변조 방식에 따라 인터리버의 출력 비트가 변조심볼 구성비트에 할당된 결과를 하기 <표 2>에 표시하였다. 이 같이 순방향 인터리빙 방식에 대응한 비트 매핑을 "순방향 비트 매핑"이라고 정의한다.
Figure 112008061450468-pat00002
상기 <표 2>에서 부호어 비트의 개수가 N일 경우 인터리버의 출력 비트들을 b={b0, b1, b2, b3, b4, b5, b6, . . . , bN} 으로 표시하였다. 또한, 각 변조심볼 구성비트 중 최초로(0번째) 출력되는 변조심볼 구성비트들을 y0,0 과 같이 표기하였다. 즉,
QPSK의 경우 (y0,0, y1,0),
16-QAM의 경우 (y0,0, y1,0, y2,0, y3,0),
64-QPSK의 경우 (y0,0, y1,0, y2,0, y3,0, y4,0, y5,0),
256-QPSK의 경우 (y0,0, y1,0, y2,0, y3,0, y4,0, y5,0, y6,0, y7,0)로 표기된다.
인터리빙된 부호어 비트들을 <표 2>와 같은 방식으로 변조심볼 구성비트에 매핑하면 변조심볼 구성비트들 중 신뢰도가 높은 비트들에 차수가 낮은 부호어 비트들이 매핑되게 되어 수신된 신호에 에러가 많이 발생하더라도 복호 과정에서 신뢰도를 높일 수 있게 된다.
이해를 돕기 위하여 제1 실시예에 의한 인터리빙 및 비트 매핑 방식에 따라서 신호의 입출력을 이하의 도 8을 참조하여 설명하기로 한다.
도 8은 본 발명의 제1 실시예에 따른 인터리버와 비트 매핑 방법을 설명하는 예시도이다. 변조 방식은 16-QAM이고 부호어의 길이를 8로 가정하면, 인터리버의 열의 크기는 4, 행의 크기는 2가 된다.
(a)는 도 6의 (a)의 순방향 인터리빙에 대응한 순방향 비트 매핑이며, (b)는 도 6의 (b)의 역방향 인터리빙에 대응한 역방향 비트 매핑을 도시하고 있다.
(a)를 설명한다. LDPC 부호화기에서 출력된 부호어를 X = [x0, x1, x2, x3, x4, x5, x6, x7]라 하고 각 비트들의 차수가 [4, 4, 3, 3, 2, 2, 1, 1]이라고 하자. 인터리버에 상기 부호어 비트를 열의 순서로 쓰면, 인터리버의 column 1에는 {x0, x1}, column 2에는 {x2, x3}, column 3에는 {x4, x5}, column 4에는 부호어 비트 {x6, x7}이 입력된다. 입력된 각 열들에서 행의 순서로 순방향으로 출력되는 비트들은 b = [b0, b1, b2, b3] = [x0, x2, x4, x6]이 된다.
b가 비트 매핑기(540)에 입력되면 상기 <표 2>의 매핑 규칙에 따라 매핑되므로 y={y0,0, y1,0, y2,0, y3,0}={b2, b3, b0, b1}={x4, x6, x0, x2}으로 대응된다. 즉, 신뢰도가 높은 부호결정비트인 y0,0 및 y1,0 에 매핑되는 부호어는 차수가 낮아 복호 성능이 낮은 x4, x6 이다. 또한, 크기결정비트인 y2,0, y3,0 에 매핑되는 부호어는 차수가 높아 복호 성능이 높은 비트인 x0, x2가 된다. 상기 y0,0 , y1,0 , y2,0 , y3,0 은 이후 실수부(y0,0, y2,0)와 허수부(y1,0 , y3,0)로 구별되어 출력될 것이나 이는 도시하지 않았다.
지금까지 도 6의 (a)와 <표 2>, 도 8(a)를 참조하여 순방향 인터리빙 및 순방향 비트 매핑에 대해 설명하였다.
마찬가지로 도 6의 (b)의 역방향 인터리빙 이후의 역방향 비트 매핑 방식은 하기 <표 3>에 표시하였다. 또한, 도 6의 (b)의 역방향 인터리빙과 <표 3>의 역방향 비트 매핑 방식에 의한 매핑의 예는 도 8의 (b)에 도시되었다.
Figure 112008061450468-pat00003
이제 상기 역방향 비트 매핑 방식과 순방향 비트 매핑 방식을 비교하겠다.
도 8(b)의 출력 y={y0,0, y1,0, y2,0, y3,0}={b0, b1, b2, b3}={x6, x4, x2, x0},
도 8(a)의 출력 y={y0,0, y1,0, y2,0, y3,0}={b2, b3, b0, b1}={x4, x6, x0, x2}이다.
양자의 출력을 비교하면 y0,0에 대응되는 x는 (a)의 경우 x4, (b)의 경우 x6,
y1,0에 대응되는 x는 (a)의 경우 x6, (b)의 경우 x4로 달라진다. 그런데 y0,0, y1,0 은 부호결정비트로서 신뢰도가 동일하고 x6 과 x4 는 4개의 출력 비트 중 차수가 가장 낮은 두 개의 비트에 해당하므로 도 7(a)와 도 7(b)는 비트 오류율의 측면에서 동일한 결과를 갖게 될 것이다. 즉, 4개의 비트 중 차수가 낮은 2개의 비트는 신뢰도가 높은 변조심볼 구성비트에 매핑되고, 차수가 높은 2개의 비트(x0, x2)는 신뢰도가 높은 2개의 변조심볼 구성비트에 매핑되는 결과가 되므로 양자는 비트 오류율의 측면에서 실질적으로 동일한 성능을 갖게 되는 것이다.
지금까지는 16-QAM을 예로 하여 제1 실시예 따라 인터리버 입력 비트와 변조심볼 구성비트간의 매핑 관계를 설명하였다. 이를 변조 방식에 따른 매핑 관계식으로 일반화하여 설명한다.
먼저, 변조 방식은 22m-QAM 방식이라고 하고, LDPC 부호어 비트 수를 N, i 번째의 변조심볼을 y={y0,i, y1,i, ... , y2m-2,i, y2m-1,i}라 한다. 인터리빙은 순방향 인터리빙이라고 가정한다. 또한, y2m-1,i, y2m-2,i은 신뢰도가 가장 낮은 2개의 비트를 의미하고, y1,i, y0,i는 신뢰도가 가장 높은 2개의 비트를 의미하면 매핑 관계식은 다음 식으로 표현될 수 있다.
(1)QPSK: i=0, 1, . . . , N/2-1 ,
(y0,i, y1,i) = (xi, xN/2+i)
(2)16-QAM: i=0, 1, . . . , N/4-1 ,
(y0,i, y1,i, y2,i, y3,i) = (x2N/4+i, x3N/4+i, xi, xN/4+i)
(3)64-QAM: i=0, 1, . . . , N/6-1 ,
(y0,i, y1,i, y2,i, y3,i, y4,i, y5,i) = (x4N/6+i, x5N/6+i, x2N/6+i, x3N/6+i, xi, xN/6+i)
(4)256-QAM: i=0, 1, . . . , N/8-1 ,
(y0,i, y1,i, y2,i, y3,i, y4,i, y5,i, y6,i, y7,i)
= (x6N/8+i, x7N/8+i, x4N/8+i, x5N/8+i, x2N/8+i, x3N/8+i, xi, xN/8+i)
지금까지 설명된 제1 실시예에 의한 매핑 방식을 일반화하여 설명하면 다음과 같다. N개의 비트로 구성된 부호어는 변조심볼 구성비트 M개수만큼의 그룹으로 구분하고 각 그룹 원소의 개수는 N/M이 된다. LDPC 부호어 비트들은 내림차순 정렬되어 있으므로 LDPC 부호어 비트들 중 가장 높은 차수의 비트들이 첫 번째 그룹에 속하며 LDPC 부호어 비트들 중 가장 낮은 차수를 갖는 비트들이 마지막 그룹에 속한다. 첫 번째와 두 번째 그룹에 속하는 비트들이 변조심볼 구성비트 중에 신뢰도가 낮은 두 개의 비트에 매핑되며, 마지막 두 그룹에 속하는 비트들이 변조심볼 구성비트 중에 신뢰도가 높은 두 개의 비트에 매핑된다.
이하에서는 제2 실시예에 의한 비트 매핑 방식을 설명한다.
-제2 실시예
제2 실시예에 의한 비트 매핑 방식은 LDPC 부호어의 인터리빙 출력 중 한 행의 출력을 기준으로 차수가 높은 비트들, 즉 첫 번째, 두 번째로 차수가 높은 비트들은 변조심볼 구성비트들 중 신뢰도가 낮은 비트들에 매핑하는 점은 제1 실시예의 매핑 방식과 동일하다. 그러나 그 다음으로 차수가 높은 비트들, 즉 세 번째, 네 번째로 차수가 높은 비트들은 변조심볼 구성비트들 중 신뢰도가 높은 두 개의 비트에 매핑한다. 이후 5번째, 6번째로 차수가 높은 비트들은 상기 변조심볼 구성비트들 중 이미 매핑된 비트들을 제외한 나머지 비트들 중 신뢰도가 높은 2개의 비트들에 매핑하는 것을 반복하는 방식이다.
예를 들어, LDPC 부호어의 비트 수는 6이며, 64-QAM 변조 방식을 사용한다고 가정한다. 또한, 차수가 높은 순으로 정렬되어 있는 부호어 b=[b1 b2 b3 ... b6]에서 상기 {b1 b2}로 구성된 그룹을 G1이라 하고, {b3, b4}로 구성된 그룹을 G2, {b5, b6}로 구성된 그룹을 G3라 하자. 이중 G1은 상기 변조심볼 구성비트들 중 신뢰도가 가장 낮은 비트들인 {y5, y6}에 매핑한다. 또한, 다음 번째로 차수가 높은 비트들로 구성된 G2는 신뢰도가 가장 높은 비트들인 {y1, y2}에 매핑하는 방식이다.
제1 실시예의 매핑 방식이 차수가 높은 두 개의 비트들은 신뢰도가 낮은 비트에 매핑한 이후에 차수가 가장 낮은 두 개의 비트들을 신뢰도가 높은 비트에 매핑하는 방식이었으나, 제2 실시예는 차수가 다음 순서로 높은 두 개의 비트들을 신뢰도가 높은 비트에 매핑한다는 점에서 차이가 있다.
이렇게 제1 실시예와의 차이를 둔 이유는 다음과 같다.
수신측에서 복호 성능을 향상시키기 위해서는 정보를 포함하지 않는 패리티 비트들보다는 정보 비트들의 복호 성능을 향상시킬 필요가 있다. 따라서 정보 비트들을 신뢰도가 높은 변조심볼 구성비트에 매핑하면 우수한 복호 성능을 얻을 수 있다. 이러한 효과를 얻기 위하여 LDPC 부호를 설계할 때는 차수가 높은 순서대로 정보어 비트를 할당하는 것이 일반적이다. 따라서 상기 그룹 G2에는 정보어 비트들이 많이 포함되는 경우가 대부분이다. 따라서 그룹 G2에 속하는 비트들을 신뢰도가 높은 변조심볼 구성비트에 매핑함으로써 복호 성능을 향상할 수 있게 되는 것이다.
또한, LDPC 부호는 반복 복호 과정에서 서로 다른 비트들 사이의 복호 성능에 영향을 미치는 성질이 있는 것으로 알려져 있다. 즉, LDPC 부호의 차수가 높으면 높을수록 다른 비트들의 복호 성능에 미치는 영향이 크다. 따라서 차수가 높은 비트에서 오류가 발생하면 많은 다른 비트들의 복호 성능을 떨어뜨릴 수 있고, 전체 시스템의 복호 성능을 높이기 위해서는 차수가 높은 비트일수록 오류 발생이 최소화되도록 해야 할 것이다. 상기 G2의 비트들의 차수는 G1에 속하는 비트들보다 낮은 차수를 가지기 때문에 복호에 따른 평균적인 성능 개선 효과는 G1의 비트들보다는 좋지 않다. 그러나 G3이하 그룹의 비트들보다는 비교적 높은 차수를 가질 확률이 높기 때문에 복호 과정에서 다른 비트들에 많은 영향을 줄 수 있다. 따라서 이렇게 높은 차수를 가진 비트들을 신뢰도가 높은 변조심볼 구성비트에 매핑함으로써 오류 발생 확률을 최소화하여 복호 과정에서 다른 비트들의 신뢰도를 함께 향상시킬 수 있도록 한 것이다.
제2 실시예에 따른 구체적인 동작을 살펴보기 위하여 64-QAM의 인터리빙 방식을 예로 하여 설명한다. 즉, 상기 도 7에서 설명된 인터리버의 출력 값들 중에 column 1과 column 2의 출력 비트들은 변조심볼 구성비트들 중 신뢰도가 낮은 비트에 할당되며 다음 순서로 차수가 높은 column 3과 column 4에서 출력된 비트들은 신뢰도가 높은 비트에 할당되는 방식이다.
도 7의 (a)에서 순방향 인터리버의 출력들이 각 변조 방식에 따라 변조심볼 구성비트에 매핑되는 방식은 하기 <표 4>에서 표시되었다.
Figure 112008061450468-pat00004
상기 <표 4> 256-QAM의 경우 b4, b5, 와b6, b7의 매핑 위치는 다르게 할 수도 있다. 즉, b4는 y4,0, b5는 y5,0에 매핑하고 b6은 y2,0, b7은 y3,0로 매핑하는 실시예도 가능하다.
상기 <표 2>와 <표 4>를 비교하면, 제1 실시예와 제2 실시예는 16-QAM 이하에서는 동일하게 매핑되는 것을 볼 수 있다. 그러나 64-QAM 이상에서는 양자의 매핑 결과가 차이가 생긴다. 인터리빙된 부호어 비트들을 상기와 같은 방식으로 변조심볼 구성비트에 매핑하면 변조심볼 구성비트들 중 신뢰도가 높은 비트들에 세 번째와 네 번째로 차수가 높은 부호어 비트들이 매핑되게 되어 수신된 신호에 에러가 많이 발생하더라도 복호 과정에서 신뢰도를 높일 수 있게 된다. 이해를 돕기 위하여 본 발명의 제2 실시예에 의하여 인터리빙 및 비트 매핑 방식에 따른 신호의 입출력을 이하의 도 9를 참조하여 간략히 설명하기로 한다.
도 9는 본 발명의 제2실시예에 따른 인터리빙과 비트 매핑 방법을 설명하는 예시도이다. 변조 방식은 64-QAM이고 부호어의 길이를 18로 가정하면, 인터리버의 열의 크기는 6, 행의 크기는 3이 된다.
(a)는 도 7의 (a)의 순방향 인터리빙에 대응한 순방향 비트 매핑이며, (b)는 도 7의 (b)의 역방향 인터리빙에 대응한 역방향 비트 매핑을 도시하고 있다.
(a)를 설명한다. LDPC 부호기에서 출력된 부호어를 X = [x0, x1, x2, x3, x4, x5, x6, x7, x8, x9, x10, x11, x12, x13, x14, x15, x16, x17]라 하고, 각 비트들의 차수가 [12, 12, 12, 12, 3, 3, 3, 3, 3, 3, 3, 2, 2, 2, 2, 2, 2, 2]라고 가정하자.
인터리버(551)에 상기 부호어 비트를 열의 순서로 쓰면, 인터리버(551)의 column 1에는 {x0, x1, x2}, column 2에는 {x3, x4, x5}, column 3에는 {x6, x7, x8}, column 4에는 {x9, x10, x11}, column 5에는 {x12, x13, x14}, column 6에는 {x15, x16, x17}이 입력된다. 입력된 각 열들에서 행의 순서로 순방향으로 출력되는 비트들은 b = [b0, b1, b2, b3, b4, b5] = [x0, x3, x6, x9, x12, x15]이 된다.
b가 비트 매핑기(560)에 입력되면 상기의 매핑 규칙에 따라 매핑되므로 y={y0,0, y1,0, y2,0, y3,0, y4,0, y5,0}={b2, b3, b4, b5, b0, b1}={x6, x9, x12, x15, x0, x3}으로 대응된다. 즉, 신뢰도가 높은 부호결정비트인 y0,0 및 y1,0 에 매핑되는 부호어는 두 번째 그룹
Figure 112008061450468-pat00005
에 속하는 x6, x9 이다. 또한, 크기결정비트인 y4,0, y5,0 에 매핑되는 부호어는 차수가 높아 복호 성능이 높은 비트인 x0, x3가 된다.
지금까지 도 6의 (a)와 <표 2>, 도 8(a)를 참조하여 순방향 인터리빙 및 순방향 비트 매핑에 대해 설명하였다.
마찬가지로 도 7의 (b)는 역방향 인터리빙 이후의 역방향 비트매핑 방식은 하기 <표 5>에 표시하였다. 또한, 도 7의 (b)의 역방향 인터리빙과 <표 5>의 역방향 비트 매핑 방식에 의한 매핑의 예는 도 9의 (b)에 도시되었다.
Figure 112008061450468-pat00006
제2 실시예에 의한 순방향 비트 매핑과 역방향 비트 매핑의 결과는 비트 오류율의 측면에서 성능면에서 동일하다. 이에 대한 상세한 설명은 제1 실시예의 순방향 비트 매핑과 역방향 비트 매핑을 비교하면서 설명된 바 있으므로 생략하기로 한다.
지금까지는 64-QAM을 예로 하여 제2 실시예의 인터리버 출력 비트와 변조심볼 구성비트간의 매핑 관계를 설명하였다. 이를 변조 방식에 따른 매핑 관계식으로 일반화하여 설명한다.
먼저, 변조 방식은 22m-QAM 방식이라고 하고, LDPC 부호어 비트 수를 N, i 번째의 변조신호를 y={y0,i, y1,i, ... , y2m-2,i, y2m-1,i}라 한다. 인터리빙은 순방향 인터리빙이라고 가정한다. 또한, y2m-1,i, y2m-2,i은 신뢰도가 가장 낮은 2개의 비트를 의미하고, y1,i, y0,i는 신뢰도가 가장 높은 2개의 비트를 의미하면 매핑 관계식은 다음 식으로 표현될 수 있다.
(1)QPSK: i=0, 1, . . . , N/2-1 ,
(y0,i, y1,i) = (xi, xN/2+i)
(2)16-QAM: i=0, 1, . . . , N/4-1 ,
(y0,i, y1,i, y2,i, y3,i) = (x2N/4+i, x3N/4+i, xi, xN/4+i)
(3)64-QAM: i=0, 1, . . . , N/6-1 ,
(y0,i, y1,i, y2,i, y3,i, y4,i, y5,i) = (x2N/6+i, x3N/6+i, x4N/6+i, x5N/6+i, xi, xN/6+i)
(4)256-QAM: i=0, 1, . . . , N/8-1 ,
(y0,i, y1,i, y2,i, y3,i, y4,i, y5,i, y6,i, y7,i)
= (x2N/8+i, x3N/8+i, x6N/8+i, x7N/8+i, x4N/8+i, x5N/8+i, xi, xN/8+i)
지금까지 설명된 제2 실시예의 매핑 방식을 일반화하여 설명하면 다음과 같다. N개의 비트로 구성된 부호어는 변조심볼 구성비트 M개수만큼의 그룹으로 구분하고 각 그룹 원소의 개수는 N/M이 된다. LDPC 부호어 비트들은 내림차순 정렬되어 있으므로 LDPC 부호어 비트들 중 가장 높은 차수의 비트들이 첫 번째 그룹에 속하며 LDPC 부호어 비트들 중 가장 낮은 차수를 갖는 비트들이 마지막 그룹에 속한다. 첫 번째와 두 번째 그룹에 속하는 비트들이 실수부와 허수부 각각을 구성하는 비트 중에 신뢰도가 낮은 두 개의 비트에 매핑되며, 세 번째와 네 번째 그룹에 속하는 비트들이 실수부와 허수부 각각을 구성하는 비트 중에 신뢰도가 가장 높은 두 개의 비트에 매핑된다.
본 발명에서는 인터리버와 비트 매핑기를 사용하였다. 그러나 상기 비트 매핑기와 인터리버를 하드웨어로 구성하지 않고 상술한 매핑 방식에 따른 인터리버를 메모리에 저장하는 등의 경우처럼 소프트웨어적으로 구현될 수 있다. 또한, 경우에 따라서는 부호어 비트를 상술한 변조심볼 구성비트에 직접 매핑하는 방식으로 구현될 수도 있다.
이하에서는 본 발명의 인터리빙 및 비트 매핑 방식에 의한 데이터 전송시의 성능 향상에 대하여 설명한다.
도 10은 본 발명의 제1 실시예에 따른 데이터 전송 방식에 따른 성능 향상을 설명한 도면이다. 도 10은 길이가 16200인 LDPC 부호어를 사용한 경우의 부호어 오율(Frame error rate, FER)을 나타낸 것이다. 또한, 64-QAM 변조 심볼이 사용되었고 AWGN 채널에서 실험된 결과이다. 점선은 랜덤(random) 방식으로 설계된 인터리버의 부호어 오류율을 나타내며, 실선은 본 발명에 따른 인터리버 및 비트 매핑 방식을 사용한 경우의 부호어 오류율을 표시한다. 본 발명의 경우 FER이 10^-3에서 0.3dB 정도의 성능 이득을 얻을 수 있음을 알 수 있다. 도 11은 본 발명의 제2 실시예에 따른 데이터 전송 방식에 따른 성능 향상을 설명한 도면이다. 도 11은 길이가 64800인 LDPC 부호어를 사용한 경우의 부호어 오율(Frame error rate, FER)을 나타낸 것이다. 또한, 64-QAM 변조 신호가 사용되었고 AWGN 채널에서 실험된 결과이다. 점선은 랜덤(random) 방식으로 설계된 인터리버의 부호어 오류율을 나타내며, 실선은 본 발명에 따른 인터리버 및 비트 매핑 방식을 사용한 경우의 부호어 오류율을 표시한다. 본 발명의 경우 BER이 10^-4에서 0.2 dB 정도의 성능 이득을 얻을 수 있음을 알 수 있다.
지금까지 송신기(400)에서의 제1 및 제2 실시예에 의한 인터리빙 방식과 비트 매핑 방식에 대해 설명하였다. 이하에서 수신기(450)에서 사용되는 디인터리빙 및 비트 디매핑 방식에 대해서 설명한다. 수신기(450)는 송신기(400)에 대응하여 구성됨은 당업자에 자명하므로 간략히 설명한다.
즉, 수신기(450)의 복조기(457)는 수신된 신호를 고차 복조하여 변조심볼 구성비트를 출력하고, 신호 성좌 비트 디매핑기(455)는 출력된 변조심볼 구성비트를 비트 디매핑하여 디매핑 신호를 출력한다. 이때 사용되는 디매핑 방법은 송신기(400)의 비트 매핑 방식에 상응한다. 즉, 변조심볼 구성비트 중 신뢰도가 높은 두 개의 비트를 차수가 낮은 LDPC 부호어에 디매핑시키고, 신뢰도가 낮은 두 개의 비트를 차수가 높은 LDPC 부호어에 디매핑시킨다. 또한, 비트 디매핑기(455)는 송신기(400)의 비트 매핑기(415)에 대응하므로 디매퍼 및 다중화부(도시되지 않음)로 구성된다.
비트 디매핑되어 출력된 신호는 디인터리버(453)로 입력된다. 이때 디인터리버의 크기는 상기 상술한 송신기의 인터리버의 크기와 동일하다. 디인터리버에 상기 비트 디매핑된 신호를 행으로 차례로 입력하고, 이를 열의 순서로 순방향(row 1부터 출력함)으로 출력하면 디인터리빙된 LDPC 부호어 비트들이 출력된다. 출력된 LDPC 부호어들은 복호기(451)로 입력되어 복호되어 출력된다. 만약 송신기(400)의 인터리빙이 역방향 인터리빙이었다면, 수신기의 디인터리빙도 역방향으로 수행됨은 자명하다.
도 1은 LDPC 부호의 패리티 검사 행렬 H1의 예시도,
도 2는 LDPC 부호의 패리티 검사 행렬 H1의 트렐리스(Trellis)도,
도 3a는 일반적인 QPSK 변조 방식의 신호 성좌의 개략도,
도 3b는 일반적인 16-QAM 변조 방식의 신호 성좌의 개략도,
도 3c는 일반적인 64-QAM 변조 방식의 신호 성좌의 개략도,
도 4는 본 발명의 실시예에 따른 LDPC 부호를 사용하는 통신 시스템의 구성도,
도 6은 본 발명의 실시예에 따른 16-QAM 변조 방식을 사용하는 인터리버의 동작을 나타내는 예시도,
도 7은 본 발명의 실시예에 따른 64-QAM 변조 방식을 사용하는 인터리버의 동작을 나타내는 예시도,
도 8은 본 발명의 제1 실시예에 따른 인터리버와 비트 매핑 방법을 설명하는 예시도,
도 9는 본 발명의 제2실시예에 따른 인터리빙과 비트 매핑 방법을 설명하는 예시도,
도 10은 본 발명의 제1 실시예에 따른 데이터 전송 방식에 따른 성능 향상을 설명한 도면,
도 11은 본 발명의 제2 실시예에 따른 데이터 전송 방식에 따른 성능 향상을 설명한 도면.

Claims (20)

  1. 통신 시스템에서 송신기에 있어서,
    인터리빙 방식을 사용하여 저밀도 패리티 검사(Low Density Parity Check: LDPC) 부호어에 포함되어 있는 LDPC 부호어 비트들을 인터리빙하고, 상기 인터리빙된 LDPC 부호어 비트들을 변조 방식을 사용하여 생성될 변조 심볼의 사이즈 단위로 출력하는 인터리버와, 여기서 상기 변조 심볼은 상기 변조 심볼에 포함되는 변조 심볼-구성 비트들간의 신뢰도 특성들에서 차이를 가지며, 상기 LDPC 부호어 비트들은 높은-차수로부터 순차적으로 정렬되고,
    매핑 방식을 사용하여 상기 인터리빙된 LDPC 부호어 비트들을 상기 변조 심볼-구성 비트들로 매핑하는 비트 매핑기를 포함하고,
    상기 매핑 방식은 상기 인터리빙된 LDPC 부호어 비트들의 차수들과 상기 변조 심벌-구성 비트들의 신뢰도 특성들을 고려하고, 상기 인터리빙된 LDPC 부호어 비트들의 차수들은 상기 인터리빙된 LDPC 부호어 비트들에 일대일로 매핑되는 변수 노드들의 차수들이고,
    상기 매핑 방식은 상기 인터리빙된 LDPC 부호어 비트들 중 2개의 가장 높은 차수 비트들을 상기 변조 심벌-구성 비트들 중 2개의 가장 낮은 신뢰도 비트들에 매핑하는 것을 반복함을 특징으로 하는 통신 시스템에서 송신기.
  2. 삭제
  3. 제 1항에 있어서,
    상기 매핑 방식은 매핑되지 않은 인터리빙된 LDPC 부호어 비트들이 존재하지 않을 때까지 상기 인터리빙된 LDPC 부호어 비트들 중 상기 매핑된 인터리빙된 LDPC 부호어 비트들을 제외한, 매핑되지 않은 인터리빙된 LDPC 부호어 비트들 중 2개의 가장 높은 차수의 비트들을 상기 변조 심벌-구성 비트들 중 상기 매핑된 변조 심벌-구성 비트들을 제외한, 매핑되지 않은 변조 심벌-구성 비트들 중 가장 높은 2개의 신뢰도 특성을 가지는 비트들에 매핑하는 것을 반복함을 특징으로 하는 통신 시스템에서 송신기.
  4. 제1항에 있어서,
    상기 인터리버는 N개의 열들과 M개의 행들을 가지며, N은 상기 변조 심볼들의 사이즈와 동일하며, M은 상기 LDPC 부호어의 사이즈를 N으로 나눔으로써 획득되는 값과 동일하고,
    상기 LDPC 부호어 비트들은 열 순서로 입력되고, 상기 입력된 LDPC 부호어 비트들은 순방향으로 상기 M개의 행들로부터 출력됨을 특징으로 하는 통신 시스템에서 송신기.
  5. 제1항에 있어서,
    상기 인터리버는 N개의 열들과 M개의 행들을 가지며, N은 상기 변조 심볼들의 사이즈와 동일하며, M은 상기 LDPC 부호어의 사이즈를 N으로 나눔으로써 획득되는 값과 동일하고,
    상기 LDPC 부호어 비트들은 열 순서로 입력되고, 상기 입력된 LDPC 부호어 비트들은 역방향으로 상기 M개의 행들로부터 출력됨을 특징으로 하는 통신 시스템에서 송신기.
  6. 통신 시스템에서 수신기에 있어서,
    송신기의 비트 매핑기에서 사용된 매핑 방식에 따른 디매핑 방식을 사용하여 복조된 신호를 인터리빙된 신호로 디매핑하는 비트 디매핑기와,
    상기 송신기의 인터리버에서 사용되는 인터리빙 방식에 따른 디인터리빙 방식을 사용하여 상기 인터리빙된 신호를 디인터리빙하고, 저밀도 패리티 검사(Low Density Parity Check: LDPC) 부호어를 출력하는 디인터리버를 포함하고,
    상기 매핑 방식은 상기 인터리빙된 LDPC 부호어 비트들의 차수들과 변조 심벌-구성 비트들의 신뢰도 특성들을 고려하고, 상기 인터리빙된 LDPC 부호어 비트들의 차수들은 상기 인터리빙된 LDPC 부호어 비트들에 일대일로 매핑되는 변수 노드들의 차수들이고,
    상기 매핑 방식은 상기 인터리빙된 LDPC 부호어 비트들 중 2개의 가장 높은 차수 비트들을 상기 변조 심벌-구성 비트들 중 2개의 가장 낮은 신뢰도 비트들에 매핑하는 것을 반복하고,
    상기 인터리버는 상기 인터리빙된 LDPC 부호어 비트들을 변조 방식을 사용하여 생성될 변조 심벌의 사이즈 단위로 출력하고,
    상기 변조 심볼은 상기 변조 심볼에 포함되는 변조 심볼-구성 비트들간의 신뢰도 특성들에서 차이를 가지며, 상기 LDPC 부호어 비트들은 높은-차수로부터 순차적으로 정렬됨을 특징으로 하는 통신 시스템에서 수신기.
  7. 삭제
  8. 제6항에 있어서,
    상기 매핑 방식은 매핑되지 않은 인터리빙된 LDPC 부호어 비트들이 존재하지 않을 때까지 상기 인터리빙된 LDPC 부호어 비트들 중 상기 매핑된 인터리빙된 LDPC 부호어 비트들을 제외한, 매핑되지 않은 인터리빙된 LDPC 부호어 비트들 중 2개의 가장 높은 차수의 비트들을 상기 변조 심벌-구성 비트들 중 상기 매핑된 변조 심벌-구성 비트들을 제외한, 매핑되지 않은 변조 심벌-구성 비트들 중 가장 높은 2개의 신뢰도 특성을 가지는 비트들에 매핑하는 것을 반복함을 특징으로 하는 통신 시스템에서 수신기.
  9. 제6항에 있어서,
    상기 인터리버는 N개의 열들과 M개의 행들을 가지며, N은 상기 변조 심볼들의 사이즈와 동일하며, M은 상기 LDPC 부호어의 사이즈를 N으로 나눔으로써 획득되는 값과 동일하고,
    상기 LDPC 부호어 비트들은 열 순서로 입력되고, 상기 입력된 LDPC 부호어 비트들은 순방향으로 상기 M개의 행들로부터 출력됨을 특징으로 하는 통신 시스템에서 수신기.
  10. 제6항에 있어서,
    상기 인터리버는 N개의 열들과 M개의 행들을 가지며, N은 상기 변조 심볼들의 사이즈와 동일하며, M은 상기 LDPC 부호어의 사이즈를 N으로 나눔으로써 획득되는 값과 동일하고,
    상기 LDPC 부호어 비트들은 열 순서로 입력되고, 상기 입력된 LDPC 부호어 비트들은 역방향으로 상기 M개의 행들로부터 출력됨을 특징으로 하는 통신 시스템에서 수신기.
  11. 통신 시스템에서 데이터 송신 방법에 있어서,
    인터리빙 방식을 사용하여 저밀도 패리티 검사(Low Density Parity Check: LDPC) 부호어에 포함되어 있는 LDPC 부호어 비트들을 인터리빙하고, 상기 인터리빙된 LDPC 부호어 비트들을 변조 방식을 사용하여 생성될 변조 심볼의 사이즈 단위로 출력하는 과정과, 여기서 상기 변조 심볼은 상기 변조 심볼에 포함되는 변조 심볼-구성 비트들간의 신뢰도 특성들에서 차이를 가지며, 상기 LDPC 부호어 비트들은 높은-차수로부터 순차적으로 정렬되고,
    매핑 방식을 사용하여 상기 인터리빙된 LDPC 부호어 비트들을 상기 변조 심볼-구성 비트들로 매핑하는 과정을 포함하고,
    상기 매핑 방식은 상기 인터리빙된 LDPC 부호어 비트들의 차수들과 상기 변조 심벌-구성 비트들의 신뢰도 특성들을 고려하고, 상기 인터리빙된 LDPC 부호어 비트들의 차수들은 상기 인터리빙된 LDPC 부호어 비트들에 일대일로 매핑되는 변수 노드들의 차수들이고,
    상기 매핑 방식은 상기 인터리빙된 LDPC 부호어 비트들 중 2개의 가장 높은 차수 비트들을 상기 변조 심벌-구성 비트들 중 2개의 가장 낮은 신뢰도 비트들에 매핑하는 것을 반복함을 특징으로 하는 통신 시스템에서 데이터 송신 방법.
  12. 삭제
  13. 제11항에 있어서,
    상기 매핑 방식은 매핑되지 않은 인터리빙된 LDPC 부호어 비트들이 존재하지 않을 때까지 상기 인터리빙된 LDPC 부호어 비트들 중 상기 매핑된 인터리빙된 LDPC 부호어 비트들을 제외한, 매핑되지 않은 인터리빙된 LDPC 부호어 비트들 중 2개의 가장 높은 차수의 비트들을 상기 변조 심벌-구성 비트들 중 상기 매핑된 변조 심벌-구성 비트들을 제외한, 매핑되지 않은 변조 심벌-구성 비트들 중 가장 높은 2개의 신뢰도 특성을 가지는 비트들에 매핑하는 것을 반복함을 특징으로 하는 통신 시스템에서 데이터 송신 방법.
  14. 제11항에 있어서,
    상기 인터리빙 과정은;
    N개의 열들과 M개의 행들을 가지는 인터리버에 N개의 열들의 순서로 상기 LDPC 부호어 비트들을 입력하는 과정과, 여기서 N은 상기 변조 심볼들의 사이즈와 동일하며, M은 상기 LDPC 부호어의 사이즈를 N으로 나눔으로써 획득되는 값과 동일하고,
    상기 입력된 LDPC 부호어 비트들을 순방향으로 상기 M개의 행들로부터 출력하는 과정을 포함함을 특징으로 하는 통신 시스템에서 데이터 송신 방법.
  15. 제11항에 있어서,
    상기 인터리빙 과정은;
    N개의 열들과 M개의 행들을 가지는 인터리버에 N개의 열들의 순서로 상기 LDPC 부호어 비트들을 입력하는 과정과, 여기서 N은 상기 변조 심볼들의 사이즈와 동일하며, M은 상기 LDPC 부호어의 사이즈를 N으로 나눔으로써 획득되는 값과 동일하고,
    상기 입력된 LDPC 부호어 비트들을 역방향으로 상기 M개의 행들로부터 출력하는 과정을 포함함을 특징으로 하는 통신 시스템에서 데이터 송신 방법.
  16. 통신 시스템에서 데이터 수신 방법에 있어서,
    송신기의 비트 매핑기에서 사용된 매핑 방식에 따른 디매핑 방식을 사용하여 복조된 신호를 인터리빙된 신호로 디매핑하는 과정과,
    상기 송신기의 인터리버에서 사용되는 인터리빙 방식에 따른 디인터리빙 방식을 사용하여 상기 인터리빙된 신호를 디인터리빙하고, 저밀도 패리티 검사(Low Density Parity Check: LDPC) 부호어를 출력하는 과정을 포함하고,
    상기 매핑 방식은 상기 인터리빙된 LDPC 부호어 비트들의 차수들과 변조 심벌-구성 비트들의 신뢰도 특성들을 고려하고, 상기 인터리빙된 LDPC 부호어 비트들의 차수들은 상기 인터리빙된 LDPC 부호어 비트들에 일대일로 매핑되는 변수 노드들의 차수들이고,
    상기 매핑 방식은 상기 인터리빙된 LDPC 부호어 비트들 중 2개의 가장 높은 차수 비트들을 상기 변조 심벌-구성 비트들 중 2개의 가장 낮은 신뢰도 비트들에 매핑하는 것을 반복하고,
    상기 인터리빙된 LDPC 부호어 비트들은 변조 방식을 사용하여 생성될 변조 심벌의 사이즈 단위로 상기 인터리버에 의해 출력되고,
    상기 변조 심볼은 상기 변조 심볼에 포함되는 변조 심볼-구성 비트들간의 신뢰도 특성들에서 차이를 가지며, 상기 LDPC 부호어 비트들은 높은-차수로부터 순차적으로 정렬됨을 특징으로 하는 통신 시스템에서 데이터 수신 방법.
  17. 삭제
  18. 제16항에 있어서,
    상기 매핑 방식은 매핑되지 않은 인터리빙된 LDPC 부호어 비트들이 존재하지 않을 때까지 상기 인터리빙된 LDPC 부호어 비트들 중 상기 매핑된 인터리빙된 LDPC 부호어 비트들을 제외한, 매핑되지 않은 인터리빙된 LDPC 부호어 비트들 중 2개의 가장 높은 차수의 비트들을 상기 변조 심벌-구성 비트들 중 상기 매핑된 변조 심벌-구성 비트들을 제외한, 매핑되지 않은 변조 심벌-구성 비트들 중 가장 높은 2개의 신뢰도 특성을 가지는 비트들에 매핑하는 것을 반복함을 특징으로 하는 통신 시스템에서 데이터 수신 방법.
  19. 제16항에 있어서,
    상기 인터리버는 N개의 열들과 M개의 행들을 가지며, N은 상기 변조 심볼들의 사이즈와 동일하며, M은 상기 LDPC 부호어의 사이즈를 N으로 나눔으로써 획득되는 값과 동일하고,
    상기 LDPC 부호어 비트들은 열 순서로 입력되고, 상기 입력된 LDPC 부호어 비트들은 순방향으로 상기 M개의 행들로부터 출력됨을 특징으로 하는 통신 시스템에서 데이터 수신 방법.
  20. 제16항에 있어서,
    상기 인터리버는 N개의 열들과 M개의 행들을 가지며, N은 상기 변조 심볼들의 사이즈와 동일하며, M은 상기 LDPC 부호어의 사이즈를 N으로 나눔으로써 획득되는 값과 동일하고,
    상기 LDPC 부호어 비트들은 열 순서로 입력되고, 상기 입력된 LDPC 부호어 비트들은 역방향으로 상기 M개의 행들로부터 출력됨을 특징으로 하는 통신 시스템에서 데이터 수신 방법.
KR20080084508A 2007-08-28 2008-08-28 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 데이터 송수신 장치 및 방법 KR101492634B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR20070086786 2007-08-28
KR1020070086786 2007-08-28
KR20070087076 2007-08-29
KR1020070087076 2007-08-29
KR1020070094464 2007-09-18
KR20070094464 2007-09-18

Publications (2)

Publication Number Publication Date
KR20090023226A KR20090023226A (ko) 2009-03-04
KR101492634B1 true KR101492634B1 (ko) 2015-02-17

Family

ID=40388026

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080084508A KR101492634B1 (ko) 2007-08-28 2008-08-28 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 데이터 송수신 장치 및 방법

Country Status (4)

Country Link
US (1) US8190981B2 (ko)
EP (1) EP2186200B1 (ko)
KR (1) KR101492634B1 (ko)
WO (1) WO2009028886A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210074250A (ko) * 2013-09-26 2021-06-21 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
US11675658B2 (en) 2020-08-19 2023-06-13 Samsung Electronics Co., Ltd. Method and apparatus for decoding signal in wireless communication system

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100937429B1 (ko) * 2008-02-04 2010-01-18 엘지전자 주식회사 신호 송수신 방법 및 신호 송수신 장치
KR101481435B1 (ko) * 2008-12-18 2015-01-12 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호매핑 방법 및 이를 위한 장치
JP5344228B2 (ja) * 2009-03-26 2013-11-20 ソニー株式会社 受信装置及び方法、プログラム、並びに受信システム
CN101604976B (zh) * 2009-07-09 2013-03-27 上海交通大学 比特可靠性映射的校验矩阵预处理方法
US9706599B1 (en) 2009-07-23 2017-07-11 Marvell International Ltd. Long wireless local area network (WLAN) packets with midambles
KR101657255B1 (ko) 2009-07-29 2016-09-13 마벨 월드 트레이드 리미티드 Ｗｌａｎ 송신용 방법들 및 장치
JP2012151676A (ja) * 2011-01-19 2012-08-09 Jvc Kenwood Corp 復号装置および復号方法
JP5648852B2 (ja) * 2011-05-27 2015-01-07 ソニー株式会社 データ処理装置、及び、データ処理方法
EP2790328A1 (en) * 2013-04-08 2014-10-15 Samsung Electronics Co., Ltd. Bit-interleaving for DVB-T2 LDPC codes
US9362952B2 (en) * 2013-06-14 2016-06-07 Samsung Electronics Co., Ltd. Apparatuses and methods for encoding and decoding of parity check codes
KR20150005853A (ko) * 2013-07-05 2015-01-15 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
KR102002559B1 (ko) * 2013-07-05 2019-07-22 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
US10305632B2 (en) * 2013-09-17 2019-05-28 Samsung Electronics Co., Ltd. Transmitting apparatus and signal processing method thereof
KR102285934B1 (ko) 2013-09-17 2021-08-04 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
US10389382B2 (en) * 2013-09-18 2019-08-20 Samsung Electronics Co., Ltd. Transmitter and signal processing method thereof
KR102264848B1 (ko) * 2013-09-26 2021-06-14 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
US10396822B2 (en) * 2013-09-26 2019-08-27 Samsung Electronics Co., Ltd. Transmitting apparatus and signal processing method thereof
US9735809B2 (en) * 2013-09-26 2017-08-15 Samsung Electronics Co., Ltd. Transmitting apparatus and signal processing method thereof
US11791839B2 (en) * 2013-10-04 2023-10-17 Samsung Electronics Co., Ltd. Transmitting apparatus and signal processing method thereof
KR102252492B1 (ko) 2013-10-04 2021-05-14 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
US10355714B2 (en) * 2013-10-04 2019-07-16 Samsung Electronics Co., Ltd. Transmitting apparatus and signal processing method thereof
US9577679B2 (en) * 2013-10-04 2017-02-21 Samsung Electronics Co., Ltd. Transmitting apparatus and signal processing method thereof
US9602137B2 (en) 2014-02-19 2017-03-21 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
KR101776275B1 (ko) * 2014-02-19 2017-09-07 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
US10425110B2 (en) * 2014-02-19 2019-09-24 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
CA2940197C (en) * 2014-02-20 2022-07-26 Shanghai National Engineering Research Center Of Digital Television Co., Ltd Interleaving and mapping method and deinterleaving and demapping method for ldpc codeword
US9602131B2 (en) * 2014-02-20 2017-03-21 Electronics And Telecommunications Research Institute Bit interleaver for low-density parity check codeword having length of 64800 and code rate of 3/15 and 16-symbol mapping, and bit interleaving method using same
WO2015126096A1 (en) * 2014-02-21 2015-08-27 Samsung Electronics Co., Ltd. Bit interleaver and bit de-interleaver
US9602136B2 (en) * 2014-03-06 2017-03-21 Electronics And Telecommunications Research Institute Bit interleaver for low-density parity check codeword having length of 64800 and code rate of 4/15 and 256-symbol mapping, and bit interleaving method using same
CN111245442B (zh) * 2014-03-19 2023-06-30 三星电子株式会社 发送设备及其交织方法
KR101776272B1 (ko) 2014-03-19 2017-09-07 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
KR101785692B1 (ko) 2014-05-21 2017-10-16 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
US9800269B2 (en) * 2014-05-21 2017-10-24 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9780808B2 (en) * 2014-05-21 2017-10-03 Samsung Electronics Co., Ltd. Transmitter apparatus and bit interleaving method thereof
KR101775703B1 (ko) * 2014-05-21 2017-09-06 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
KR101775704B1 (ko) * 2014-05-21 2017-09-19 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
US9602245B2 (en) 2014-05-21 2017-03-21 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9600367B2 (en) * 2014-05-22 2017-03-21 Electronics And Telecommunications Research Institute Bit interleaver for low-density parity check codeword having length of 16200 and code rate of 4/15 and 16-symbol mapping, and bit interleaving method using same
CN106664187A (zh) 2014-06-02 2017-05-10 马维尔国际贸易有限公司 高效正交频分复用（ofdm）物理层（phy）
CN106664281B (zh) 2014-06-11 2020-07-10 马维尔国际有限公司 用于在无线通信***中填充ofdm符号的方法和装置
CN106576186B (zh) * 2014-08-21 2020-01-14 Lg 电子株式会社 发送广播信号的装置、接收广播信号的装置、发送广播信号的方法、及接收广播信号的方法
KR102329573B1 (ko) 2014-12-10 2021-11-22 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
KR102240740B1 (ko) * 2015-01-27 2021-04-16 한국전자통신연구원 길이가 16200이며, 부호율이 2/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102287616B1 (ko) * 2015-02-16 2021-08-10 한국전자통신연구원 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
CN112165335B (zh) 2015-02-25 2023-09-01 三星电子株式会社 发送设备和接收设备
KR102426771B1 (ko) 2015-02-25 2022-07-29 삼성전자주식회사 송신 장치 및 그의 부가 패리티 생성 방법
CN111865497B (zh) 2015-02-25 2023-04-14 三星电子株式会社 发送器及其产生附加奇偶校验的方法
KR101776273B1 (ko) 2015-02-25 2017-09-07 삼성전자주식회사 송신 장치 및 그의 부가 패리티 생성 방법
KR102426380B1 (ko) 2015-02-25 2022-07-29 삼성전자주식회사 송신 장치 및 그의 부가 패리티 생성 방법
WO2016137259A1 (en) * 2015-02-25 2016-09-01 Samsung Electronics Co., Ltd. Transmitter and method for generating additional parity thereof
US9634692B2 (en) * 2015-05-19 2017-04-25 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9680505B2 (en) * 2015-05-19 2017-06-13 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9847794B2 (en) 2015-05-19 2017-12-19 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9692453B2 (en) * 2015-05-19 2017-06-27 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9595978B2 (en) * 2015-05-19 2017-03-14 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US10164659B2 (en) 2016-05-12 2018-12-25 Mediatek Inc. QC-LDPC coding methods and apparatus
CN108123776A (zh) 2016-11-30 2018-06-05 华为技术有限公司 一种编码和调制方法、通信装置
US10630319B2 (en) * 2017-01-24 2020-04-21 Mediatek Inc. Structure of interleaver with LDPC code
US10432227B2 (en) 2017-01-24 2019-10-01 Mediatek Inc. Location of interleaver with LDPC code
JP6895052B2 (ja) * 2017-02-20 2021-06-30 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
US11296823B2 (en) * 2017-05-30 2022-04-05 Qualcomm Incorporated Priority based mapping of encoded bits to symbols
CN110710176B (zh) 2017-06-09 2022-12-02 马维尔亚洲私人有限公司 带有具有压缩ofdm符号的中间码的分组
CN110663205B (zh) * 2017-06-16 2021-07-09 华为技术有限公司 一种数据处理方法及数据处理装置
EP3641139B1 (en) 2017-06-17 2024-01-10 Huawei Technologies Co., Ltd. Interleaving processing method and device for polar codes
JP6810793B2 (ja) * 2017-08-11 2021-01-06 エルジー エレクトロニクス インコーポレイティド Ｃｏｒｅｓｅｔにおいて制御チャンネルを受信／送信するための方法及び装置
EP3685543A1 (en) 2017-09-22 2020-07-29 NXP USA, Inc. Determining number of midambles in a packet
WO2020170443A1 (ja) * 2019-02-22 2020-08-27 三菱電機株式会社 無線通信システム、無線通信装置、送信装置、および受信装置
TWI712269B (zh) * 2020-05-06 2020-12-01 國立交通大學 以低密度奇偶校驗碼作為錯誤更正碼的資料解碼及其傳輸方法
WO2022083876A1 (en) * 2020-10-23 2022-04-28 Huawei Technologies Co., Ltd. Codeword bit interleaving scheme for multilayer transmissions in wireless communication system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060130879A (ko) * 2005-06-09 2006-12-20 삼성전자주식회사 이동통신 시스템에서 송수신 장치 및 방법
KR20060133924A (ko) * 2005-06-21 2006-12-27 삼성전자주식회사 구조적 저밀도 패리티 검사 부호를 사용하는 통신시스템에서 데이터 송수신 장치 및 방법
KR20070035777A (ko) * 2005-09-28 2007-04-02 삼성전자주식회사 비트 인터리빙, 심볼 인터리빙, 심볼 매핑을 이용하는무선통신 시스템을 위한 수신 장치 및 방법
KR20070059696A (ko) * 2005-12-07 2007-06-12 삼성전자주식회사 통신 시스템에서 가변 부호화율을 지원하는 신호 송수신장치 및 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7577207B2 (en) * 2002-07-03 2009-08-18 Dtvg Licensing, Inc. Bit labeling for amplitude phase shift constellation used with low density parity check (LDPC) codes
US7334181B2 (en) * 2003-09-04 2008-02-19 The Directv Group, Inc. Method and system for providing short block length low density parity check (LDPC) codes
JP3875693B2 (ja) * 2004-03-24 2007-01-31 株式会社東芝 Ｌｐｃ符号を用いた符号化ビットのマッピング方法及び送信装置
US7516390B2 (en) * 2005-01-10 2009-04-07 Broadcom Corporation LDPC (Low Density Parity Check) coding and interleaving implemented in MIMO communication systems
KR20060097503A (ko) 2005-03-11 2006-09-14 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법
KR100946884B1 (ko) * 2005-07-15 2010-03-09 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법
KR20070022569A (ko) 2005-08-22 2007-02-27 엘지전자 주식회사 Ｌｄｐｃ 부호화된 데이터의 송수신 장치 및 그를 이용하는변복조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060130879A (ko) * 2005-06-09 2006-12-20 삼성전자주식회사 이동통신 시스템에서 송수신 장치 및 방법
KR20060133924A (ko) * 2005-06-21 2006-12-27 삼성전자주식회사 구조적 저밀도 패리티 검사 부호를 사용하는 통신시스템에서 데이터 송수신 장치 및 방법
KR20070035777A (ko) * 2005-09-28 2007-04-02 삼성전자주식회사 비트 인터리빙, 심볼 인터리빙, 심볼 매핑을 이용하는무선통신 시스템을 위한 수신 장치 및 방법
KR20070059696A (ko) * 2005-12-07 2007-06-12 삼성전자주식회사 통신 시스템에서 가변 부호화율을 지원하는 신호 송수신장치 및 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210074250A (ko) * 2013-09-26 2021-06-21 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
KR102438153B1 (ko) 2013-09-26 2022-08-31 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
KR20220122594A (ko) * 2013-09-26 2022-09-02 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
US11575392B2 (en) 2013-09-26 2023-02-07 Samsung Electronics Co., Ltd. Transmitting apparatus and signal processing method thereof
KR102606204B1 (ko) 2013-09-26 2023-11-24 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
US11675658B2 (en) 2020-08-19 2023-06-13 Samsung Electronics Co., Ltd. Method and apparatus for decoding signal in wireless communication system

Also Published As

Publication number Publication date
EP2186200A4 (en) 2010-11-17
EP2186200B1 (en) 2016-06-15
US20090063929A1 (en) 2009-03-05
WO2009028886A2 (en) 2009-03-05
US8190981B2 (en) 2012-05-29
KR20090023226A (ko) 2009-03-04
WO2009028886A3 (en) 2009-04-23
EP2186200A2 (en) 2010-05-19

Similar Documents

Publication Publication Date Title
KR101492634B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 데이터 송수신 장치 및 방법
KR101435681B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서데이터 송수신 장치 및 방법
US7584401B2 (en) Channel interleaving/deinterleaving apparatus in a communication system using low density parity check code and control method thereof
JP5485267B2 (ja) トレリス符号化変調と内部非２進ｌｄｐｃ符号との直列連結
KR101481435B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호매핑 방법 및 이를 위한 장치
KR100987692B1 (ko) 통신 시스템에서 신호 송수신 장치 및 방법
JP6609684B2 (ja) 通信方法
KR102576527B1 (ko) 길이가 16200이며, 부호율이 4/15인 ldpc 부호어 및 256-심볼 맵핑에 상응하는 bicm 수신 장치 및 방법
KR101413320B1 (ko) 통신 시스템에서 채널 인터리빙/디인터리빙 장치 및 방법
KR20230066535A (ko) 부호율이 4/15인 ldpc 부호어를 위한 비균등 16-심볼 신호성상을 이용한 bicm 수신 장치 및 이를 이용한 방법
KR102159242B1 (ko) 송신 장치 및 그의 신호 처리 방법
KR101785726B1 (ko) 선형 블록 부호를 사용하는 통신 또는 방송 시스템에서 데이터 송수신 장치 및 방법
KR101426557B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서데이터 송수신 장치 및 방법
KR101426558B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서데이터 송수신 장치 및 방법
KR101411777B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서데이터 송수신 장치 및 방법
KR102531458B1 (ko) 부호율이 3/15인 ldpc 부호어를 위한 비균등 16-심볼 신호성상을 이용한 변조기 및 이를 이용한 변조 방법
KR102531459B1 (ko) 부호율이 2/15인 ldpc 부호어를 위한 비균등 16-심볼 신호성상을 이용한 변조기 및 이를 이용한 변조 방법
KR102487767B1 (ko) 길이가 16200이며, 부호율이 2/15인 ldpc 부호어 및 64-심볼 맵핑에 상응하는 bicm 수신 장치 및 방법
KR102487817B1 (ko) 길이가 16200이며, 부호율이 2/15인 ldpc 부호어 및 256-심볼 맵핑에 상응하는 bicm 수신 장치 및 방법
KR102487762B1 (ko) 길이가 16200이며, 부호율이 2/15인 ldpc 부호어 및 16-심볼 맵핑에 상응하는 bicm 수신 장치 및 방법
KR20210040929A (ko) 길이가 16200이며, 부호율이 2/15인 ldpc 부호어 및 64-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190130

Year of fee payment: 5