KR20050070938A - 시모스 이미지 센서 및 그 제조방법 - Google Patents

시모스 이미지 센서 및 그 제조방법 Download PDF

Info

Publication number
KR20050070938A
KR20050070938A KR1020030101553A KR20030101553A KR20050070938A KR 20050070938 A KR20050070938 A KR 20050070938A KR 1020030101553 A KR1020030101553 A KR 1020030101553A KR 20030101553 A KR20030101553 A KR 20030101553A KR 20050070938 A KR20050070938 A KR 20050070938A
Authority
KR
South Korea
Prior art keywords
region
conductivity type
image sensor
forming
type impurity
Prior art date
Application number
KR1020030101553A
Other languages
English (en)
Other versions
KR100619396B1 (ko
Inventor
한창훈
김범식
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030101553A priority Critical patent/KR100619396B1/ko
Priority to JP2004369171A priority patent/JP4051059B2/ja
Priority to CNB2004101026876A priority patent/CN100530663C/zh
Priority to US11/022,890 priority patent/US7358108B2/en
Priority to DE102004063037A priority patent/DE102004063037A1/de
Publication of KR20050070938A publication Critical patent/KR20050070938A/ko
Application granted granted Critical
Publication of KR100619396B1 publication Critical patent/KR100619396B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 CMOS 이미지 센서 및 그 제조방법에 관한 것으로서, 보다 상세하게는 이미지 센서의 액티브 영역과 필드 영역의 경계면이 이온 주입에 의해 손상되지 않는 CMOS 이미지 센서 및 그 제조방법에 관한 것이다.
본 발명에 따른 CMOS 이미지 센서의 제조방법은 제 1 도전형의 반도체 기판에 트렌치를 형성하는 단계;와, 상기 트렌치의 좌우 측부의 기판 내부에 고농도의 제 1 도전형 불순물 이온 영역을 형성하는 단계;와, 상기 트렌치에 절연막을 개재하여 소자분리막을 형성하는 단계;와, 상기 반도체 기판 상에 게이트 절연막 및 게이트 전극을 순차적으로 형성하는 단계;와, 상기 게이트 전극과 상기 소자분리막 사이의 기판 내부에 포토다이오드를 위한 제 2 도전형의 불순물 영역을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

Description

시모스 이미지 센서 및 그 제조방법{CMOS Image sensor and its fabricating method}
본 발명은 CMOS 이미지 센서 및 그 제조방법에 관한 것으로서, 보다 상세하게는 이미지 센서의 액티브 영역과 필드 영역의 경계면이 이온 주입에 의해 손상되지 않는 CMOS 이미지 센서 및 그 제조방법에 관한 것이다.
이미지 센서는 광학 영상을 전기 신호로 변환시키는 반도체 소자로서, 크게 전하결합소자(CCD : Charge Coupled Device)와 CMOS(Complementary MOS) 이미지 센서로 구분된다. 상기 전하결합소자(CCD)는 각각의 MOS 캐패시터가 서로 매우 근접한 상태에서 전하 캐리어가 캐패시터에 저장 및 이송되는 소자이며, CMOS 이미지 센서는 제어 회로 및 신호 처리 회로를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수만큼의 MOS 트랜지스터를 만들고 이것을 이용하여 출력을 검출하는 스위칭 방식을 채용하는 소자이다.
상기 전하결합소자(CCD)는 구동 방식이 복잡하고 전력소모가 많으며, 마스크 공정 스텝 수가 많기 때문에 신호 처리 회로를 CCD 칩 내에 구현할 수 없는 등의 단점이 있는바, 최근 이러한 단점을 극복하기 위하여 서브 마이크론 CMOS 제조기술을 이용한 CMOS 이미지 센서의 개발이 많이 연구되고 있다.
상기 CMOS 이미지 센서는 단위 화소 내에 포토다이오드와 모스(MOS) 트랜지스터를 형성시켜 스위칭 방식으로 신호를 검출함으로써 이미지를 구현하게 되는데, 상술한 바와 같이 CMOS 제조 기술을 이용하므로 전력 소모가 작으며 마스크의 수도 20개 정도로 30∼40개의 마스크가 필요한 CCD 공정에 비해 공정이 매우 단순하다. 이에 따라, 신호 처리 회로를 단일 칩 내에 집적할 수 있어 제품의 소형화를 통해 다양한 응용이 가능하다.
CMOS 이미지 센서의 구성을 설명하면 다음과 같다. 도 1 및 도 2는 종래 기술에 따른 CMOS 이미지 센서의 단위화소 구조를 개략적으로 나타낸 회로도 및 레이아웃이다. 참고로, CMOS 이미지 센서를 구성하는 트랜지스터의 개수는 3개 이상의 다양한 형태이나 설명의 편의상 3개의 트랜지스터로 구성되는 CMOS 이미지 센서를 중심으로 기술하기로 한다.
도 1 및 도 2에 도시한 바와 같이, CMOS 이미지 센서의 단위 화소(100)는 광감지 수단인 포토다이오드(110)와 3개의 NMOS 트랜지스터로 구성된다. 상기 3개의 트랜지스터 중 리셋 트랜지스터(Rx)(120)는 포토다이오드(110)에서 생성된 광전하를 운송하는 역할 및 신호 검출을 위해 전하를 배출하는 역할을 하고, 드라이버 트랜지스터(Dx)(130)는 소스 팔로워(source follower)로서 역할하며, 셀렉트 트랜지스터(Sx)(140)는 스위칭 및 어드레싱(addressing)을 위한 것이다.
한편, 상기 단위 화소의 이미지 센서에 있어서, 전하의 이동을 원활하게 하기 위해 상기 포토다이오드(110)가 리셋 트랜지스터(Rx)(120)의 소스 역할을 수행하도록 하고 있으며, 이를 위해 단위 화소의 이미지 센서 제조 과정에서 도 2에 도시한 바와 같이 상기 포토 다이오드(110)의 일부분을 포함한 영역에 저농도 또는 고농도의 불순물 이온을 주입하는 공정을 적용하고 있다. 상기 도 2의 A-A`선에 따른 단면에 대한 제조 공정을 살펴보면 다음과 같다. 참고로, 도 2의 실선은 액티브 영역(160)을 나타낸다.
먼저, 도 3a에 도시한 바와 같이 샐로우 트렌치 아이솔레이션(Shallow Trench Isolation, STI) 공정 등을 이용하여 소자분리막(121) 형성이 완료된 p형 반도체 기판(101) 상에 게이트 절연막(122) 및 게이트 전극(123)을 순차적으로 형성한다. 여기서, 도시하지 않았지만 상기 p형 기판 내에 p형 에피층이 미리 형성될 수 있다. 이어, 상기 기판 전면 상에 감광막을 도포한 다음, 포토리소그래피 공정을 이용하여 포토다이오드 영역을 정의하는 감광막 패턴을 형성한다. 이 때, 상가 감광막 패턴은 상기 게이트 전극을 노출시키지 않는다.
이와 같은 상태에서, 기판 전면 상에 저농도의 불순물 이온 예를 들어, n형의 불순물 이온을 주입하여 상기 기판 내부에 소정 깊이를 갖는 저농도의 불순물 영역(n-)을 형성한다.
이어, 도 3b에 도시한 바와 같이 상기 저농도의 불순물 영역을 노출시키지 않는 또 다른 감광막 패턴을 형성하고 이를 이온주입 마스크로 이용하여 상기 게이트 전극의 드레인 영역에 LDD 구조를 위한 저농도의 불순물 영역을 형성한다.
그런 다음, 도 3c에 도시한 바와 같이 상기 게이트 전극의 측벽에 스페이서를 형성하고, 상기 n형 불순물 영역(n-) 상에 p형 불순물 영역(po)을 형성하여 포토다이오드 형성 공정을 완료한다. 상기 포토다이오드가 완성된 상태에서, 고농도의 불순물 이온을 선택적으로 주입하여 상기 게이트 전극의 드레인 영역에 고농도의 불순물 영역(n+)을 형성하면 상기 도 2의 A-A`선에 따른 공정은 완료된다.
종래의 CMOS 이미지 센서 제조방법에 있어서, 포토다이오드 형성을 위한 저농도의 불순물 이온 주입 공정시 액티브 영역은 물론 상기 소자분리막 전면에도 이온 주입이 실시하게 된다. 이 때, 상기 소자분리막과 액티브 영역 사이의 경계면에 주입된 이온에 의해 해당 부분의 기판에 결함이 발생하게 된다.
이러한 이온 주입에 의한 결함은 전하 또는 정공 캐리어의 발생을 야기하고 상기 전하 및 정공의 재결합 장소를 제공하게 되며 포토다이오드의 누설 전류를 증가시키게 된다. 즉, 빛이 전혀 없는 상태에서 포토다이오드에서 플로팅 확산 영역으로 전자가 이동되는 현상인 암전류가 발생하게 된다. 상기 암전류는 주로 실리콘 표면 근저, 소자분리막과 po 의 경계, 소자분리막과 n- 의 경계 또는 po와 n-의 경계 및 p 영역, n- 영역에 분포하는 각종 결함들이나 댕글링 본드에서 비롯되며 CMOS 이미지 센서의 저조도(low illumination) 특성을 악화시킨다.
미국 등록특허 제6,462,365호에서는 포토다이오드의 손상으로 인해 발생되는 암전류를 억제하기 위한 방법으로 포토다이오드 영역에 상응하는 부위에 소자분리막과 트랜스퍼 게이트를 형성하는 것을 제안하였다. 이 밖에도 암전류를 최소화하기 위한 여러 가지 방법이 제안되고 있으나, 소자분리막과 액티브 영역 사이의 경계면에서의 이온 주입에 의한 결함 발생에 대한 효과적인 방법이 아직 제시되고 있지 않다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 이미지 센서의 액티브 영역과 필드 영역의 경계면이 이온 주입에 의해 손상되지 않는 이미지 센서 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위한 본 발명의 CMOS 이미지 센서는 필드 영역에 의해 정의되는 액티브 영역을 구비하는 제 1 도전형의 반도체 기판;과, 상기 액티브 영역의 소정 부위에 형성되어 있는 포토다이오드;와, 상기 포토다이오드의 외곽 둘레를 따라 형성된 소자분리막;과, 상기 소자분리막의 좌우 측부에 형성되어 있는 고농도의 제 1 도전형 불순물 이온 영역을 포함하여 이루어지는 것을 특징으로 한다.
본 발명에 따른 CMOS 이미지 센서의 제조방법은 제 1 도전형의 반도체 기판에 트렌치를 형성하는 단계;와, 상기 트렌치의 좌우 측부의 기판 내부에 고농도의 제 1 도전형 불순물 이온 영역을 형성하는 단계;와, 상기 트렌치에 절연막을 개재하여 소자분리막을 형성하는 단계;와, 상기 반도체 기판 상에 게이트 절연막 및 게이트 전극을 순차적으로 형성하는 단계;와, 상기 게이트 전극과 상기 소자분리막 사이의 기판 내부에 포토다이오드를 위한 제 2 도전형의 불순물 영역을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
바람직하게는, 상기 트렌치를 형성하는 단계는, 반도체 기판 상에 희생 산화막과 하드 마스크층을 순차적으로 적층하는 과정과, 상기 기판의 필드 영역에 상기 희생 산화막 및 하드 마스크층의 개구부를 형성시켜 상기 개구부 내의 기판의 표면을 노출시키는 과정과, 상기 하드 마스크층을 식각 마스크로 이용하여 상기 노출된 기판에 트렌치를 형성하는 과정으로 구성될 수 있다.
바람직하게는, 상기 고농도의 제 1 도전형 불순물 이온 영역을 형성하는 단계는, 고농도의 제 1 도전형 불순물 이온을 상기 기판에 소정 각도만큼 경사진 각도(θ)로 트렌치 일측부 또는 양측부에 주입할 수 있다.
바람직하게는, 상기 경사진 각도(θ)는 tanθ = W/(H1+H2)의 식에 따르며, 상기 W는 상기 소자분리막과 게이트 전극 사이의 폭을 말하며, 상기 H1은 포토다이오드 영역을 위한 제 2 도전형의 불순물 이온 영역의 깊이를 말하며, 상기 H2는 상기 중농도 또는 고농도의 제 1 도전형 불순물 이온 주입시 사용되는 감광막 패턴의 높이이다.
바람직하게는, 고농도의 제 1 도전형 불순물 이온 영역은 100∼300Å의 폭으로 형성할 수 있다.
바람직하게는, 상기 고농도의 제 1 도전형 불순물 이온은 붕소(B) 또는 불화붕소(BF2) 이온 중 어느 한 이온일 수 있다.
바람직하게는, 상기 고농도의 제 1 도전형 불순물 이온 영역은 제 1 도전형의 불순물 이온을 1E12∼1E15 ions/cm2의 농도로 주입하여 형성할 수 있다.
본 발명의 특징에 따르면, CMOS 이미지 센서의 단위 화소를 형성함에 있어 포토다이오드를 에워싸는 소자분리막 형성시, 소자분리막을 위한 트렌치의 좌우 측부에 상기 포토다이오드의 (n-) 영역과 반대 도전형인 고농도의 p형 불순물 이온 영역을 미리 형성함에 따라, 포토다이오드의 (n-) 영역의 형성시 유발되는 소자분리막의 경계면 손상으로 인한 암전류 발생 등을 최소화할 수 있게 된다.
이하, 도면을 참조하여 본 발명에 따른 CMOS 이미지 센서의 제조방법을 상세히 설명하기로 한다. 도 4는 본 발명에 따른 CMOS 이미지 센서의 구조를 나타낸 단면도이고, 도 5a 내지 5g는 본 발명에 따른 CMOS 이미지 센서의 제조방법을 설명하기 위한 공정 단면도이다. 도 6은 본 발명에 따른 CMOS 이미지 센서의 단위 화소를 나타낸 레이아웃이다.
먼저, 본 발명에 따른 CMOS 이미지 센서의 레이아웃을 살펴보면, 도 6에 도시한 바와 같이 필드 영역에 의해 액티브 영역이 정의되는데, 상기 액티브 영역은 굵은 실선(423)의 내측 영역에 해당된다. 상기 액티브 영역의 소정 부위와 오버랩되도록 리셋 트랜지스터(Rx)(120)의 게이트 전극(123), 드라이버 트랜지스터(Dx)(130)의 게이트 전극 및 셀렉트 트랜지스터(140)의 게이트 전극이 배치된다.
한편, 상기 액티브 영역의 일부분에는 포토다이오드(PD)가 형성되는데, 상기 포토다이오드의 내측 둘레를 따라 반도체 기판과 동일 도전형의 불순물 이온 영역 예를 들면, 고농도의 p형 불순물 이온 영역(p+)(440)이 상기 기판 내부에 형성되어 있다. 즉, 상기 (p+)영역(440)은 필드 영역의 소자분리막과 포토다이오드 영역 사이의 경계면에 형성되어 있다.
도 6의 B-B`선에 따른 CMOS 이미지 센서의 단면 구조를 도 4를 참조하여 살펴보면 다음과 같다.
도 4에 도시한 바와 같이, P++형 반도체 기판(401) 상에 P-형 에피층이 형성되어 있다. 또한, 상기 반도체 기판(401)의 액티브 영역을 격리하기 위해 기판(401)의 필드 영역에 소자분리막(406a)이 형성되어 있다. 상기 기판(401)의 액티브 영역의 정해진 영역 상에는 게이트 절연막(122)과 게이트 전극(123)가 순차적으로 형성되어 있고 상기 게이트 전극(123) 및 게이트 절연막(122)의 측벽에는 스페이서(129)가 형성되어 있다.
상기 게이트 전극(123)과 상기 소자분리막(406a)에 의해 포토다이오드 영역이 정의된다. 상기 포토다이오드는 저농도 n형 불순물 영역(n-)(409)과 하부의 기판(401)인 p형 에피층(p-epi)이 pn 접합을 이루는 형태를 갖는다. 또한, 상기 게이트 전극(123)의 일측의 기판(401) 내부에는 LDD 구조를 갖는 드레인 영역(n+)이 형성되어 있다.
한편, 상기 소자분리막(406a)과 포토다이오드 영역 사이의 경계면에는 고농도의 p형 불순물 이온 영역(p+)(440)이 형성되어 있다. 상기 (p+) 영역(440)은 포토다이오드 영역을 위한 저농도 n형 불순물 영역(n-)(409) 형성시 상기 소자분리막(406a)과 포토다이오드 영역 사이의 경계면이 이온 주입으로부터 손상되는 것을 방지하고 전자(electron)와 정공(hole)의 재결합(recombination) 장소를 제공하는 역할을 수행한다.
이와 같은 구조를 갖는 본 발명의 CMOS 이미지 센서의 제조방법을 상세히 설명하면 다음과 같다. 먼저, 도 5a에 도시한 바와 같이 반도체 기판(401), 예를 들어 p형 단결정 실리콘 기판(401)(p++-sub.) 상에 고온 열산화공정에 의해 희생막으로서 희생 산화막(402)을 40∼150Å의 두께로 성장시킨다. 상기 기판(401) 내에 p형 에피층(p-epi.)이 미리 형성될 수 있다. 상기 p형 에피층(p-epi.)은 포토다이오드에서의 공핍 영역(depletion region)을 크고 깊게 형성시킴으로써 광전하를 모으기 위한 저전압 포토다이오드의 능력을 증가시키고 나아가 광감도를 개선시키는 역할을 수행한다.
이어, 상기 희생 산화막(402) 상에 저압 화학기상증착공정에 의해 하드 마스크층으로서 희생 질화막(403)을 500∼1500Å의 두께로 적층시킨다. 상기 희생 산화막(402)은 상기 반도체 기판(401)과 상기 희생 질화막(403)의 스트레스를 완화시켜주기 위한 것이다. 상기 희생 질화막(403)은 트렌치의 형성 때 식각 마스크층으로서 사용되며 후속의 화학기계적연마 공정에서 식각 정지막으로서의 역할도 담당한다.
그런 다음, 기판(401)의 필드 영역에 감광막(도시하지 않음)의 개구부가 위치하도록 상기 감광막의 패턴을 기판(401)의 액티브 영역 상에 형성시키고, 상기 감광막의 패턴을 식각 마스크로 이용하여 상기 개구부 내의 희생 질화막(403)과 희생 산화막(402)을 이방성 식각 특성을 갖는 건식 식각공정, 예를 들어 반응성 이온 에칭(Reactive Ion Etching, RIE) 공정에 의해 완전히 식각시킴으로써 기판(401)의 필드 영역을 노출시킨다. 이후, 상기 감광막의 패턴을 제거시킨다.
이어서, 상기 남은 희생 질화막(403)을 식각 마스크층으로 이용하여 상기 노출된 필드 영역의 기판(401)을 반응성 이온 에칭 공정에 의해 3000Å 정도의 얕은 깊이로 식각시킨다. 이에 따라, 기판(401)의 필드 영역에 트렌치(404)가 형성된다.
이와 같은 상태에서 도 5b에 도시한 바와 같이 상기 잔존하는 희생 질화막(403)을 이온 주입 마스크로 이용하여 고농도의 p형 불순물 이온 예를 들어, 붕소(B) 또는 불화붕소(BF2) 이온을 기판(401)에 소정 각도만큼 경사진 각도로 1E12∼1E15 ions/cm2 의 농도로 주입하여 상기 트렌치(404) 측부의 기판(401) 내부에 고농도의 p형 불순물 이온 영역(p+)(440)을 형성한다. 상기 (p+) 영역의 폭(d)은 100∼300Å 정도로 형성하는 것이 바람직하다.
이 때, 상기 (p+) 영역을 위한 이온 주입시 각도는 트렌치(404)의 폭(W), 트렌치(404)의 깊이(H2) 및 상기 기판(401) 상의 희생 산화막(402) 및 희생 질화막(403)의 높이(H1)를 고려하여 적절한 각도를 결정하는데 그 상관 관계는 다음의 수학식으로 표현된다.
tanθ = W/(H1+H2)
상기 (p+) 영역(440)은 포토다이오드 영역 정확히는 후속의 공정으로 형성되는 포토다이오드를 위한 (n-)영역과 소자분리막(406a) 사이의 경계면에 위치하여 암전류 발생을 저감시키는 역할을 수행한다. 보다 구체적으로 살펴보면, 상기 포토다이오드를 형성하기 위해 주입된 불순물 이온(n-)들에 의해 소자분리막(406a)과 포토다이오드 영역 사이의 경계면에 이온 주입으로 인한 결함이 발생하게 되는데, 이들 결함에 의해 전하 캐리어가 발생하게 되고, 발생된 전하 캐리어가 플로팅 확산 영역으로 이동하여 암전류를 유발하게 된다. 상기 (p+) 영역은 상기 전하 캐리어를 포집하여 암전류 발생을 미연에 방지하는 역할을 수행한다.
한편, 상기 트렌치(404) 측부로의 이온 주입은 1회 이상 실시하며, 특정 방향으로 경사진 각도로 이온 주입한 후, 트렌치(404)의 다른 일측의 측부에도 고농도의 p형 불순물 이온을 주입하기 위하여 반대 방향으로도 동일한 각도로 경사지게 이온을 주입한다. 이에 따라, 트렌치(404)의 양측부의 기판(401) 내부에는 동일한 형태의 고농도의 p형 불순물 이온 영역(440)이 형성된다.
상기 고농도의 p형 불순물 이온 영역(440)이 트렌치(404)의 양측부에 형성된 상태에서, 도 5c에 도시한 바와 같이, 트렌치(404) 내의 반도체 기판(401) 표면 상에 절연막 예를 들어, 열산화막(405)을 열산화막(405) 공정에 의해 200∼400Å의 두께로 성장시킨다. 여기서, 상기 열산화막(405)은 트렌치(404) 형성 후 플라즈마에 의한 손상 및 상기 고농도 p형 불순물 이온 주입으로 인한 손상 등을 치유시키기 위한 것으로서 정확히는, 상기 트렌치(404) 내의 반도체 기판(401) 표면 상의 원자배열에 존재하는 댕글링 본드(dangling bond)를 제거하기 위함이다. 또한, 상기 열산화막(405)은 향후 형성될 소자분리막(406a)과의 접합 특성을 향상시켜주는 역할도 담당한다. 여기서, 상기 열산화막(405)의 형성은 선택적인 것으로서 열산화막(405)을 형성하지 않고 다음 공정을 진행할 수도 있다.
도 5d를 참조하면, 상기 트렌치(404) 및 그 외측의 희생 질화막(403) 상에 소자분리막용 절연막(406)을 상기 트렌치(404)를 충분히 메우도록 기판(401) 전면에 두껍게 적층한다. 이 때, 상기 트렌치(404) 내의 소자분리막용 절연막(406)에는 빈 공간, 즉 보이드(void)가 존재하지 않는 것이 바람직하다. 여기서, 상기 소자분리막용 절연막(406)은 반도체 소자의 설계 룰(design rule)에 따라 다소 차이가 있지만, O3-TEOS(Tetra-Ethyl-Ortho-Silicate) 상압 화학기상증착(Atmosphere Pressure Chemical Vapor Deposition, APCVD) 공정이나 고밀도 플라즈마 화학기상증착(High Density Plasma Chemical Vapor Deposition, HDP CVD) 공정에 의해 적층될 수 있다.
한편, 설명의 편의상 상기 소자분리막용 절연막(406)이 단일층으로 이루어지는 것을 기준으로 설명하였으나, 상기 소자분리막용 절연막(406)이 예를 들어, 산화막과 질화막으로 구성된 2중 이상의 복수층으로 이루어지는 것도 가능하다.
이어, 도 5e에 도시한 바와 같이, 상기 소자분리막용 절연막(406)을 화학기계적연마 공정에 의해 연마시킴으로써 상기 희생 질화막(403)에 평탄화시킨다. 그런 다음, 고온 열처리 공정에 의해 상기 트렌치(404) 내의 소자분리막용 절연막(406)을 치밀화시킨다. 이후, 도 5f에 도시한 바와 같이 상기 희생 질화막(403) 및 희생 산화막(402)을 불산 용액 등을 이용하여 식각하여 제거한다. 이에 따라, 상기 트렌치(404) 내에 소자분리막(406a)이 형성된다.
이상의 과정을 통해 CMOS 이미지 센서의 소자분리막(406a)이 형성된 상태에서 통상의 CMOS 이미지 센서의 제조 단위 공정을 진행한다. 여기서, 상기 소자분리막(406a)이 형성된 위치를 더 정확히 표현하면, 상기 소자분리막(406a)은 도 6의 포토다이오드 영역을 에워싸는 부위의 소자분리막(406a)을 말한다.
상기 소자분리막(406a)이 형성된 상태에서, 도 5g에 도시한 바와 같이, 상기 액티브 영역의 소정 부위에 게이트 절연막(122) 및 게이트 전극(123)을 순차적으로 형성한다. 상기 게이트 전극(123)은 리셋 트랜지스터의 게이트 전극(123)일 수 있으며, 4T형 CMOS 이미지 센서인 경우에는 트랜스퍼 트랜지스터의 게이트 전극(123)에 해당된다. 그런 다음, 상기 게이트 전극(123)의 소스 또는 드레인 영역에 LDD 구조를 위한 저농도의 불순물 이온 영역을 형성한다. 상기 LDD 구조를 위한 저농도의 불순물 이온 영역의 형성은 후속의 포토다이오드 영역을 위한 불순물 이온 주입 공정 이후에 실시하는 것도 가능하다.
이와 같은 상태에서, 상기 기판(401) 전면 상에 감광막을 도포한 다음, 선택적으로 패터닝하여 포토다이오드 영역을 정의하는 감광막 패턴을 형성한다. 즉, 상기 감광막 패턴에 의해 게이트 전극(123)과 상기 소자분리막(406a) 사이의 기판(401) 표면이 노출된다. 그런 다음, 기판(401) 전면 상에 포토다이오드 형성을 위한 저농도의 불순물 이온 공정을 실시한다. 이에 따라, 상기 포토다이오드를 위한 저농도의 불순물 이온 영역(n-)(409)이 형성되며 상기 기판(401)의 p-에피층(p--epi)과 pn 접합을 이루는 포토다이오드가 완성된다.
상기의 공정을 통해 형성되는 상기 포토다이오드를 위한 저농도의 불순물 이온 영역(n-)(409)은 상기 소자분리막(406a)과 접하게 되는데, 상기 소자분리막(406a)의 측부에 고농도의 p형 불순물 이온 영역(440)이 미리 형성되어 있기 때문에, 상기 (n-) 영역 형성시 이온 주입으로 인해 유발되는 소자분리막(406a)과 포토다이오드 영역 사이의 경계면에서의 제반 문제점 즉, 전자 또는 정공 캐리어의 발생, 포토다이오드에서의 전류 누설 등은 상기 고농도의 p형 불순물 이온 영역이 전자와 정공의 재결합 장소를 제공함에 의해 미연에 방지할 수 있게 된다.
이후, 도면에 도시하지 않았지만 포토다이오드 영역의 기판(401) 표면 내부에 중농도의 p형 불순물 이온 주입, 플로팅 확산 영역 형성 등의 통상의 CMOS 이미지 센서의 제조 단위 공정을 적용하면 본 발명에 따른 CMOS 이미지 센서의 제조방법은 완료된다.
본 발명에 따른 CMOS 이미지 센서 및 그 제조방법은 다음과 같은 효과가 있다.
CMOS 이미지 센서의 단위 화소를 형성함에 있어 포토다이오드를 에워싸는 소자분리막 형성시, 소자분리막을 위한 트렌치의 좌우 측부에 상기 포토다이오드의 (n-) 영역과 반대 도전형인 고농도의 p형 불순물 이온 영역을 미리 형성함에 따라, 포토다이오드의 (n-) 영역의 형성시 유발되는 소자분리막의 경계면 손상으로 인한 암전류 발생 등을 최소화할 수 있게 된다.
도 1은 종래 기술에 따른 CMOS 이미지 센서의 단위화소 구조를 개략적으로 나타낸 회로도.
도 2는 종래 기술에 따른 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃.
도 3a 내지 3c는 도 2의 A-A`선에 따른 공정 단면도.
도 4는 본 발명에 따른 CMOS 이미지 센서의 구조 단면도.
도 5a 내지 5g는 본 발명에 따른 CMOS 이미지 센서의 제조방법을 설명하기 위한 공정단면도.
도 6은 본 발명에 따른 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃.
<도면의 주요 부분에 대한 설명>
122 : 게이트 절연막 123 : 게이트 전극
129 : 스페이서 401 : 반도체 기판
406a : 소자분리막
409 : 포토다이오드를 위한 저농도의 제 2 도전형 불순물 이온 영역
411 : 중농도의 제 1 도전형 불순물 이온 영역
440 : 고농도의 제 1 도전형 불순물 이온 영역

Claims (10)

  1. 필드 영역에 의해 정의되는 액티브 영역을 구비하는 제 1 도전형의 반도체 기판;
    상기 액티브 영역의 소정 부위에 형성되어 있는 포토다이오드;
    상기 포토다이오드의 외곽 둘레를 따라 형성된 소자분리막;
    상기 소자분리막의 좌우 측부에 형성되어 있는 고농도의 제 1 도전형 불순물 이온 영역을 포함하여 이루어지는 것을 특징으로 하는 CMOS 이미지 센서.
  2. 제 1 항에 있어서, 상기 고농도의 제 1 도전형 불순물 이온 영역은 100∼300Å의 폭으로 형성하는 것을 특징으로 하는 CMOS 이미지 센서.
  3. 제 1 항에 있어서, 상기 고농도의 제 1 도전형 불순물 이온은 붕소(B) 또는 불화붕소(BF2) 중 어느 하나인 것을 특징으로 하는 CMOS 이미지 센서.
  4. 제 1 도전형의 반도체 기판에 트렌치를 형성하는 단계;
    상기 트렌치의 좌우 측부의 기판 내부에 고농도의 제 1 도전형 불순물 이온 영역을 형성하는 단계;
    상기 트렌치에 절연막을 개재하여 소자분리막을 형성하는 단계;
    상기 반도체 기판 상에 게이트 절연막 및 게이트 전극을 순차적으로 형성하는 단계;
    상기 게이트 전극과 상기 소자분리막 사이의 기판 내부에 포토다이오드를 위한 제 2 도전형의 불순물 영역을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.
  5. 제 4 항에 있어서, 상기 트렌치를 형성하는 단계는,
    반도체 기판 상에 희생 산화막과 하드 마스크층을 순차적으로 적층하는 과정과,
    상기 기판의 필드 영역에 상기 희생 산화막 및 하드 마스크층의 개구부를 형성시켜 상기 개구부 내의 기판의 표면을 노출시키는 과정과,
    상기 하드 마스크층을 식각 마스크로 이용하여 상기 노출된 기판에 트렌치를 형성하는 과정으로 구성되는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.
  6. 제 4 항에 있어서, 상기 고농도의 제 1 도전형 불순물 이온 영역을 형성하는 단계는,
    고농도의 제 1 도전형 불순물 이온을 상기 기판에 소정 각도만큼 경사진 각도(θ)로 트렌치 일측부 또는 양측부에 주입하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.
  7. 제 6 항에 있어서, 상기 경사진 각도(θ)는
    tanθ = W/(H1+H2)의 식에 따르며,
    상기 W는 상기 소자분리막과 게이트 전극 사이의 폭을 말하며, 상기 H1은 포토다이오드 영역을 위한 제 2 도전형의 불순물 이온 영역의 깊이를 말하며, 상기 H2는 상기 중농도 또는 고농도의 제 1 도전형 불순물 이온 주입시 사용되는 감광막 패턴의 높이를 말하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.
  8. 제 4 항에 있어서, 고농도의 제 1 도전형 불순물 이온 영역은 100∼300Å의 폭으로 형성하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.
  9. 제 4 항에 있어서, 상기 고농도의 제 1 도전형 불순물 이온은 붕소(B) 또는 불화붕소(BF2) 이온 중 어느 한 이온인 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.
  10. 제 4 항에 있어서, 상기 고농도의 제 1 도전형 불순물 이온 영역은 제 1 도전형의 불순물 이온을 1E12∼1E15 ions/cm2의 농도로 주입하여 형성하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.
KR1020030101553A 2003-12-31 2003-12-31 시모스 이미지 센서 및 그 제조방법 KR100619396B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020030101553A KR100619396B1 (ko) 2003-12-31 2003-12-31 시모스 이미지 센서 및 그 제조방법
JP2004369171A JP4051059B2 (ja) 2003-12-31 2004-12-21 Ｃｍｏｓイメージセンサ及びその製造方法
CNB2004101026876A CN100530663C (zh) 2003-12-31 2004-12-27 互补金属氧化物半导体图像传感器及其制造方法
US11/022,890 US7358108B2 (en) 2003-12-31 2004-12-28 CMOS image sensor and method for fabricating the same
DE102004063037A DE102004063037A1 (de) 2003-12-31 2004-12-28 CMOS-Bildsensor und Verfahren zu dessen Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030101553A KR100619396B1 (ko) 2003-12-31 2003-12-31 시모스 이미지 센서 및 그 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020060065274A Division KR20060095535A (ko) 2006-07-12 2006-07-12 시모스 이미지 센서 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050070938A true KR20050070938A (ko) 2005-07-07
KR100619396B1 KR100619396B1 (ko) 2006-09-11

Family

ID=34747753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030101553A KR100619396B1 (ko) 2003-12-31 2003-12-31 시모스 이미지 센서 및 그 제조방법

Country Status (5)

Country Link
US (1) US7358108B2 (ko)
JP (1) JP4051059B2 (ko)
KR (1) KR100619396B1 (ko)
CN (1) CN100530663C (ko)
DE (1) DE102004063037A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007008552A2 (en) * 2005-07-12 2007-01-18 Micron Technology, Inc. Pixel with transfer gate with no isolation edge

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649009B1 (ko) * 2004-12-30 2006-11-27 동부일렉트로닉스 주식회사 시모스 이미지 센서의 광감지 소자 및 그의 제조방법
KR100729923B1 (ko) * 2005-03-31 2007-06-18 주식회사 하이닉스반도체 스텝 ｓｔｉ 프로파일을 이용한 낸드 플래쉬 메모리 소자의트랜지스터 형성방법
KR100720503B1 (ko) * 2005-06-07 2007-05-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
KR100698100B1 (ko) * 2005-09-21 2007-03-23 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
KR100714484B1 (ko) * 2005-08-12 2007-05-04 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR100718880B1 (ko) * 2005-08-13 2007-05-17 (주)실리콘화일 이미지 센서 픽셀 및 그 제조방법
KR100721661B1 (ko) * 2005-08-26 2007-05-23 매그나칩 반도체 유한회사 이미지 센서 및 그 제조 방법
KR100748342B1 (ko) 2005-09-14 2007-08-09 매그나칩 반도체 유한회사 씨모스 이미지 센서의 제조방법
KR100778856B1 (ko) 2005-09-28 2007-11-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
KR100752182B1 (ko) * 2005-10-12 2007-08-24 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
KR100660338B1 (ko) 2005-12-28 2006-12-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그의 제조방법
KR100660336B1 (ko) * 2005-12-28 2006-12-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서
KR100731120B1 (ko) 2005-12-28 2007-06-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
JP2007201088A (ja) * 2006-01-25 2007-08-09 Fujifilm Corp 固体撮像素子
JP2007201087A (ja) * 2006-01-25 2007-08-09 Fujifilm Corp 固体撮像素子の製造方法及び固体撮像素子
JP2007227474A (ja) * 2006-02-21 2007-09-06 Matsushita Electric Ind Co Ltd 固体撮像装置
JP2008034772A (ja) * 2006-08-01 2008-02-14 Matsushita Electric Ind Co Ltd 固体撮像装置及び固体撮像装置の製造方法およびカメラ
US7521278B2 (en) * 2006-10-17 2009-04-21 Eastman Kodak Company Isolation method for low dark current imager
US7675093B2 (en) * 2006-11-28 2010-03-09 Micron Technology, Inc. Antiblooming imaging apparatus, system, and methods
KR100909530B1 (ko) * 2006-12-27 2009-07-27 동부일렉트로닉스 주식회사 테그패턴 및 그 패턴을 이용한 반도체소자 검사방법
KR100808950B1 (ko) * 2007-01-30 2008-03-04 삼성전자주식회사 씨모스 이미지 센서 및 그 제조 방법
KR100849238B1 (ko) * 2007-09-07 2008-07-29 주식회사 동부하이텍 이미지센서 및 그 제조방법
JP2009272596A (ja) * 2008-04-09 2009-11-19 Sony Corp 固体撮像装置とその製造方法、及び電子機器
EP2109143B1 (en) 2008-04-09 2013-05-29 Sony Corporation Solid-state imaging device, production method thereof, and electronic device
JP2011199037A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 固体撮像装置、及びその製造方法
KR20140006370A (ko) * 2012-07-04 2014-01-16 삼성전자주식회사 반도체 소자
TW201440118A (zh) * 2013-04-11 2014-10-16 Anpec Electronics Corp 半導體功率元件的製作方法
US9287432B2 (en) * 2013-07-23 2016-03-15 SiFotonics Technologies Co, Ltd. Ge—Si P-I-N photodiode with reduced dark current and fabrication method thereof
CN104517976B (zh) * 2013-09-30 2018-03-30 中芯国际集成电路制造(北京)有限公司 Cmos图像传感器的像素结构及其形成方法
JP2017054947A (ja) * 2015-09-10 2017-03-16 セイコーエプソン株式会社 固体撮像素子及びその製造方法、並びに、電子機器
CN105304665A (zh) * 2015-10-29 2016-02-03 上海华力微电子有限公司 改善像素单元满阱容量的cmos图像传感器
CN107170704B (zh) * 2016-03-08 2020-07-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US9799702B2 (en) * 2016-03-24 2017-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Deep trench isolation structure and method of forming same
CN106784071B (zh) * 2016-12-07 2018-09-28 同方威视技术股份有限公司 光电二极管器件、光电二极管探测器及其制造方法
CN108476298B (zh) * 2017-02-25 2020-06-09 华为技术有限公司 双敏像素cmos图像传感器
US10043841B1 (en) * 2017-07-31 2018-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device and method for forming the same
JP2019096839A (ja) * 2017-11-28 2019-06-20 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法
JP7084735B2 (ja) * 2018-01-31 2022-06-15 キヤノン株式会社 半導体装置の製造方法
CN108511476B (zh) * 2018-05-25 2021-01-01 德淮半导体有限公司 背照式图像传感器及其形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3904676B2 (ja) * 1997-04-11 2007-04-11 株式会社ルネサステクノロジ トレンチ型素子分離構造の製造方法およびトレンチ型素子分離構造
JP2003142674A (ja) 2001-11-07 2003-05-16 Toshiba Corp Ｍｏｓ型固体撮像装置
JP3723124B2 (ja) 2001-12-14 2005-12-07 株式会社東芝 固体撮像装置
KR100494030B1 (ko) * 2002-01-10 2005-06-10 매그나칩 반도체 유한회사 이미지센서 및 그 제조 방법
JP2003318379A (ja) 2002-04-22 2003-11-07 Sony Corp 光電変換装置及びその製造方法
JP2004039832A (ja) 2002-07-03 2004-02-05 Sony Corp 光電変換装置及びその製造方法
US6949445B2 (en) * 2003-03-12 2005-09-27 Micron Technology, Inc. Method of forming angled implant for trench isolation

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007008552A2 (en) * 2005-07-12 2007-01-18 Micron Technology, Inc. Pixel with transfer gate with no isolation edge
WO2007008552A3 (en) * 2005-07-12 2007-04-26 Micron Technology Inc Pixel with transfer gate with no isolation edge
US7449736B2 (en) 2005-07-12 2008-11-11 Micron Technology, Inc. Pixel with transfer gate with no isolation edge
US7829922B2 (en) 2005-07-12 2010-11-09 Aptina Imaging Corporation Pixel with transfer gate with no isolation edge

Also Published As

Publication number Publication date
US7358108B2 (en) 2008-04-15
CN100530663C (zh) 2009-08-19
JP2005197682A (ja) 2005-07-21
CN1641883A (zh) 2005-07-20
US20050156213A1 (en) 2005-07-21
KR100619396B1 (ko) 2006-09-11
JP4051059B2 (ja) 2008-02-20
DE102004063037A1 (de) 2005-08-11

Similar Documents

Publication Publication Date Title
KR100619396B1 (ko) 시모스 이미지 센서 및 그 제조방법
US8268662B2 (en) Fabricating method of complementary metal-oxide-semiconductor (CMOS) image sensor
JP5053526B2 (ja) 電荷伝送効率を向上させたイメージセンサ及びその製造方法
US20100207170A1 (en) Image sensor having 3-dimensional transfer transistor and its method of manufacture
KR100535924B1 (ko) 시모스 이미지 센서 및 그 제조방법
KR20050029377A (ko) 씨모스 이미지 센서 및 그 제조 방법
KR100853792B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR100558529B1 (ko) 씨모스 이미지 센서 및 그 제조 방법
US7429496B2 (en) Buried photodiode for image sensor with shallow trench isolation technology
US8679884B2 (en) Methods for manufacturing semiconductor apparatus and CMOS image sensor
KR100521807B1 (ko) 씨모스 이미지 센서 및 그 제조 방법
KR100535911B1 (ko) 시모스 이미지 센서 및 그 제조방법
KR100601106B1 (ko) 시모스 이미지 센서 및 그 제조방법
KR20060095535A (ko) 시모스 이미지 센서 및 그 제조방법
KR100535930B1 (ko) 씨모스 이미지 센서 및 그 제조 방법
KR100790287B1 (ko) 이미지센서 제조 방법
KR100619408B1 (ko) 크로스 토크를 방지할 수 있는 이미지센서 및 그 제조 방법
KR100535920B1 (ko) 시모스 이미지 센서의 제조방법
KR100788483B1 (ko) 이미지 센서의 픽셀 구조 및 그 제조 방법
KR20040059759A (ko) 새로운 형태의 소자분리막을 구비한 시모스 이미지센서 및그 제조방법
TW202329437A (zh) 影像感測器及其製造方法
KR100749254B1 (ko) 전하운송효율을 향상시키기 위한 이미지센서 제조 방법
KR100873292B1 (ko) 소자 격리 특성을 향상시킨 이미지센서 및 그 제조 방법
KR20100046503A (ko) 이미지 센서 및 그의 제조 방법
KR20100077986A (ko) 이미지 센서 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130718

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140715

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160713

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170721

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180711

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 14