KR20050054316A - 액정표시장치용 어레이기판과 제조방법 - Google Patents

액정표시장치용 어레이기판과 제조방법 Download PDF

Info

Publication number
KR20050054316A
KR20050054316A KR1020030087674A KR20030087674A KR20050054316A KR 20050054316 A KR20050054316 A KR 20050054316A KR 1020030087674 A KR1020030087674 A KR 1020030087674A KR 20030087674 A KR20030087674 A KR 20030087674A KR 20050054316 A KR20050054316 A KR 20050054316A
Authority
KR
South Korea
Prior art keywords
layer
electrode
gate
low resistance
resistance metal
Prior art date
Application number
KR1020030087674A
Other languages
English (en)
Other versions
KR101012491B1 (ko
Inventor
김진영
조규철
이규태
정병화
강진규
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030087674A priority Critical patent/KR101012491B1/ko
Priority to US10/964,922 priority patent/US7336324B2/en
Publication of KR20050054316A publication Critical patent/KR20050054316A/ko
Application granted granted Critical
Publication of KR101012491B1 publication Critical patent/KR101012491B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/13629Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로 특히, 액정표시장치용 어레이기판과 그 제조방법에 관한 것이다.
본 발명의 특징은 어레이기판에 구성하는 박막트랜지스터의 전극과 어레이 배선을 형성할 때, 버퍼금속(buffer metal)으로 몰리-티타늄 합금층(Mo-Ti alloy)을 사용하는 것을 특징으로 한다.
몰리-티타늄 합금층(Mo-Ti alloy)을 배리어층(barrier layer)으로 하고, 배리어층(barrier layer)에 원하는 저저항 금속을 적층하고 열을 가하면, 상기 합금층의 티타늄(Ti)성분이 외부로 확산되어 저저항 금속층을 감싸는 현상이 일어난다.
이와 같은 구성은 저저항 금속을 티타늄층으로 블로킹(blocking)하는 효과에 의해, 종래에 저저항 금속층을 사용함으로써 발생하였던 불량을 방지할 수 있기 때문에 저저항 금속층을 배선 및 전극의 재료로 사용하는 것이 가능하다.
따라서, 신호 지연 방지를 통한 고화질의 액정표시장치를 제작할 수 있고 더불어 대면적의 액정패널을 제작할 수 있는 장점이 있다.

Description

액정표시장치용 어레이기판과 제조방법{Substrate of LCD and method for fabricating of the same}
본 발명은 액정표시장치(liquid crystal display device)에 관한 것으로 특히, 몰리- 티타늄(Mo-Ti)합금층을 저저항 금속층의 버퍼층(buffer layer)으로 사용한 전극 및 배선을 포함하는 액정표시장치용 어레이기판의 구성과 그 제조방법에 관한 것이다.
일반적으로, 액정표시장치는 어레이기판과 컬러필터 기판을 합착하고, 그 사이에 액정을 넣어 제작하게 된다.
이와 같이 제작된 액정패널은 비발광 장치이기 때문에 별도의 광원(배광장치, back light)을 구성하며, 이러한 광원으로부터 발생된 빛은 상기 어레이기판의 하부로부터 조사되어 상기 액정과 컬러필터 기판을 통해 외부로 출사함으로써 관찰자는 액정패널로부터 이미지를 볼 수 있게 된다.
이때, 광원으로부터 조사된 빛은 상기 액정의 움직임에 의해 액정패널을 통과하거나 차단되는데, 액정의 움직임에 영향을 미치는 데이터 전압은 상기 어레이기판의 각 화소 마다 구성된 스위칭 소자로 제어된다.
이러한 스위칭 소자를 구성하는 전극과, 전극으로 신호를 전달하는 배선의 저항에 따라 액정표시장치의 동작이 크게 좌우된다.
이하, 도 1을 참조하여 일반적인 액정표시장치용 어레이기판의 구성을 설명한다.
도 1은 액정표시장치용 어레이기판의 일부를 확대한 확대 평면도이다.
도시한 바와 같이, 기판(10)상에 스위칭 소자인 박막트랜지스터(T)가 매트릭스 형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터(T)를 교차하는 게이트 배선(12)과 데이터 배선(28)이 형성된다.
상기 게이트 배선(12)의 일 끝단에는 게이트 패드 전극(16)이 형성되어 있고, 상기 게이트 패드 전극(16)은 신호가 입력되는 곳이므로 저항을 낮추기 위해, 게이트 배선(12)에 비해 큰 폭으로 구성된다.
상기 데이터 배선(12)의 일 끝단에는 데이터 패드 전극(30)이 구성되어 있고, 상기 데이터 패드 전극(30) 또한 데이터 배선(20)에 비해 큰 폭으로 구성된다.
상기 게이트 패드 전극(16)과 데이터 패드 전극(30)은 각각 외부의 신호를 직접 인가 받는 수단인 투명한 게이트 패드 전극 단자(36)와 데이터 패드 전극 단자(38)와 접촉하여 구성된다.
이때, 상기 게이트 배선(12)과 데이터 배선(28)이 교차하여 정의되는 영역을 화소 영역(P)이라 하며, 화소 영역에는 투명한 화소 전극(34)이 구성된다.
상기 박막트랜지스터(T)는 게이트 전극(14)과 소스 전극(24)과 드레인 전극(26)과, 상기 게이트 전극(14) 상부에 구성된 액티브층(20)으로 이루어진다.
전술한 구성 중, 상기 게이트 전극(14)과 게이트 배선(12)과 게이트 패드 전극(16)은 신호 지연을 방지하기 위해 저 저항 금속인 알루미늄(Al)(또는 알루미늄합금)을 사용하며, 알루미늄(또는 알루미늄합금)에서 발생하는 공정상 단점을 보완하기 위해 일반적으로는 알루미늄(또는 알루미늄합금)에 별도의 금속층을 적층하여 구성한다.
상기 드레인 전극(24)과 데이터 배선(28)과 데이터 패드 전극(30)또한, 저항을 낮추기 위해 알루미늄을 사용하는 경우가 있으며, 이 때에는 알루미늄(또는 알루미늄합금)의 상부와 하부에 별도의 금속층을 더욱 구성하게 된다.
이하, 도 2a 내지 2e와 도 3a 내지 도 3e와 도 4a 내지 도 4e를 참조하여, 종래에 따른 액정표시장치용 어레이기판의 제조공정을 설명한다.
도 2a 내지 도 2e와 도 3a 내지 도 3e와 도 4a 내지 도 4e는 도 1의 Ⅱ-Ⅱ,Ⅲ-Ⅲ,Ⅳ-Ⅳ를 따라 절단하여, 종래의 순서에 따라 도시한 공정 단면도이다.
(도 2a 내지 2e는 박막트랜지스터 화소의 단면도이고, 3a 내지 도 3e는 게이트 패드부의 단면도이고, 도 4a 내지 도 4e는 데이터 패드부의 단면도이다.)
먼저, 도 2a와 도 3a와 도 4a에 도시한 바와 같이, 기판(10) 상에 알루미늄(Al)또는 알루미늄합금을 증착하고 연속하여 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo), 탄탈륨(Ta), 몰리-텅스텐 합금(Mo-W alloy)등을 포함하는 도전성 금속을 증착하고 패턴하여, 기판(10)상에 일 방향으로 연장되고 일 끝단에 게이트 패드 전극(16)을 포함하는 게이트 배선(12)과 이에 연결된 다수의 게이트 전극(14)을 형성한다.
상기 알루미늄 계열의 금속은 저항이 낮아 게이트 배선의 신호 지연(signal delay)을 낮출 수 있는 장점이 있는 반면, 화학적으로 내식성이 약하여 쉽게 단선되거나, 배선의 표면에 미세하게 힐락(hillock)과 같은 결함이 발생하게 된다.
따라서, 이러한 문제를 해결하기 위해 상기 알루미늄 계열의 금속층과 이것의 상부에 이보다는 화학적 물리적으로 강한 전술한 바와 같은 금속을 적층하여 형성하는 것이 일반적이다.
또한, 전술한 바와 같이 저저항 금속을 배선으로 사용하게 되면 액정표시장치를 대면적 고정세(高精世)화 하여 제작하는 것이 가능하다.
도 2b와 도 3b와 도 4b에 도시한 바와 같이, 상기 게이트 패드 전극 및 게이트 배선(16,12)과 게이트 전극(14)이 형성된 기판(10)의 전면에 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여, 제 1 절연막인 게이트 절연막(18)을 형성한다.
연속하여, 상기 게이트 전극(14)상부의 게이트 절연막(18)상에 비정질 실리콘(a-Si:H)과 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 적층하고 패턴하여, 액티브층(20)과 오믹 콘택층(22)을 형성한다.
다음으로, 도 2c와 도 3c와 도 4c에 도시한 바와 같이, 상기 오믹 콘택층(22)이 형성된 기판(10)의 전면에 몰리브덴(Mo), 티타늄(Ti),크롬(Cr),텅스텐(W)을 포함하는 도전성 금속그룹 중 선택된 하나를 증착하고 패턴한, 소스 및 드레인 전극(24,26)과, 소스 전극(24)과 연결되고 상기 게이트 배선(12)과는 수직하게 교차하여 화소 영역(P)을 정의하고 일 끝단에는 데이터 패드 전극(30)을 포함하는 데이터 배선(28)을 형성한다.
그런데, 상기 소스 및 드레인 전극(24,26)과 데이터 배선(28)의 저항이 작을수록 신호의 흐름이 원활하기 때문에 대면적 어레이기판을 제작하는데 적합하다.
따라서, 이를 위해 상기 소스 및 드레인 전극(24,26)과 데이터 배선(28)을 알루미늄과 같은 저저항 재료로 형성하는 것이 필요하다.
그런데, 알루미늄의 특성으로 점선의 원내에 도시한 것 처럼, 알루미늄층(B)의 상부와 하부에 각각 별도의 배리어층(barrier layer)(A,C)을 형성해야만 한다.
즉, 주 배선으로 사용되는 저 저항의 금속막이 접촉특성이 좋지 않거나 화학적으로 내식성이 약할 때, 이를 개선하기 위해 주 배선과 이와 접촉하는 층 사이에 버퍼층으로 몰리브덴(Mo),크롬(Cr), 티타늄(Ti), 탄탈륨(Ta)등으로 형성한 금속층을 더욱더 구성하게 된다.
좀더 상세히 설명하면, 상기 알루미늄층(A)과 오믹 콘택층 사이에 구성하는 배리어층(B)은, 상기 알루미늄층이 상기 액티브층(20) 또는 오믹 콘택층(22)으로 파고 들어가는 스파이킹(spiking)현상을 방지하기 위해서 형성하는 것이고, 상기 상부 배리어층(C)은 이후 공정에서 형성되는 투명 전극과 상기 알루미늄층 사이의 콘택 저항을 줄이기 위한 목적으로 형성하는 것이다.
즉, 알루미늄 계열의 금속표면이 산화하여 산화 알루미늄(Al2O3)이 형성되는 것을 억제하는 역할을 하게 된다.
이와 같은 이유로, 상기 소스 및 드레인 전극(24,26)과 데이터 배선(28)을 삼층(배리어층/Al/배리어층)(A,B,C)으로 구성하였다.
상기 소스 및 드레인 전극(24,26)과 데이터 배선(28)을 형성할 때 알루미늄계열의 금속을 사용할 경우에는, 알루미늄을 사이에 두고 상부와 하부 층에 크롬(Cr)또는 몰리브덴(Mo)과 같은 금속을 적층하여 형성한다.
전술한 구성에서, 상기 알루미늄 계열의 금속 대신 금(Au) 또는 은(Ag)과 같은 저저항 금속을 사용할 수 있다.
다음으로, 도 2d와 도 3d와 도 4d에 도시한 바와 같이, 상기 소스 및 드레인 전극(24,26)과 데이터 배선(28)이 형성된 기판(10)의 전면에, 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹과 경우에 따라서는 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나를 도포하여 보호막(32)을 형성한다.
다음으로, 상기 보호막(32)을 패턴하여 상기 드레인 전극(26)의 일부를 노출하는 제 1 콘택홀(CH1)과, 상기 게이트 패드 전극(16)을 노출하는 제 2 콘택홀(CH2)과, 상기 데이터 패드 전극(30)을 노출하는 제 3 콘택홀(CH3)을 형성한다.
다음으로, 도 2e와 도 3e와 도 4e에 도시한 바와 같이, 상기 보호막(32)이 형성된 기판(30)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 드레인 전극(26)과 접촉하면서 상기 화소 영역(P)을 지나 상기 게이트 배선(12)의 일부 상부로 연장된 화소 전극(34)과, 상기 게이트 패드 전극(16)과 접촉하는 게이트 패드 전극 단자(36)와, 상기 데이터 패드 전극(30)과 접촉하는 데이터 패드 전극 단자(38)를 형성한다.
이상의 공정을 통해 종래에 따른 액정표시장치용 어레이기판을 제작할 수 있다.
그런데, 전술한 공정은 전극 및 배선으로 저 저항 금속을 사용함에 있어서, 상기 저 저항 금속의 특성상 패턴하는 공정에서 약액에 의해 데미지를 입거나 대기와 결합하여 산화됨으로써 저항이 높아지는 현상을 방지하기 위해, 별도의 배리어 금속층을 형성하였다.
특히, 상기 저저항 금속으로 소스 및 드레인 전극을 형성할 경우에는 저저항 금속층의 하부와 상부에 별도의 배치어층(내지 버퍼층)을 적층함으로써 공정상 단순하지 않고 공정 시간 및 비용면에서 생산 수율을 저하하는 문제가 있다.
본 발명은 전술한 바와 같은 문제를 해결하기 위한 목적으로 안출된 것으로, 상기 게이트 전극과 게이트 배선과 소스 및 드레인 전극을 형성하는 물질로 저저항 금속층과 몰리-티타늄 합금층(Mo-Ti alloy layer)을 적층하여 형성하는 것을 특징으로 한다.
전술한 몰리-티타늄 합금층(Mo-Ti alloy layer)의 특성은, 열을 가하였을 경우 몰리-티타늄 합금층(Mo-Ti alloy layer)에 포함된 티타늄(Ti)이 외부로 확산되어 저저항 금속층의 표면에 티타늄층(Ti layer)이 형성되는 장점을 가진다.
상기 배리어층과 확산된 티타늄층은 저저항 금속층이 산화되는 것을 방지하고 이를 약액으로부터 보호하며, 상기 저저항 금속성분이 반도체층의 내부로 확산되는 것을 방지하는 역할을 하게 된다.
따라서, 간단한 공정으로 저저항 금속을 포함하는 전극과 배선을 형성할 수 있으므로 공정 수율을 개선할 수 있는 동시에, 고화질의 대면적 액정표시장치를 제작할 수 있는 장점이 있다.
전술한 바와 같은 목적을 달성하기 위한 액정표시장치용 어레이기판은 기판 상에 몰리-티타늄 합금층(Mo-Ti alloy layer)과 저저항 금속층과 저저항 금속층 표면의 확산 티타늄층(Ti layer)으로 형성된 게이트 배선과 게이트 전극과; 상기 게이트 전극과는 게이트 절연막을 사이에 두고 순차 적층된 액티브층과 오믹 콘택층과; 상기 오믹 콘택층 상에 몰리-티타늄 합금층(Mo-Ti alloy layer)과 저저항 금속층과 저저항 금속층 표면의 확산 티타늄층(Ti layer)으로 형성되고, 서로 이격된 소스 전극과 드레인 전극과, 소스 전극에서 연장된 데이터 배선과; 상기 소스 및 드레인 전극과 데이터 배선이 형성된 기판의 전면에 위치하고, 상기 드레인 전극을 노출하는 보호막과; 상기 노출된 드레인 전극과 접촉하는 투명한 화소 전극을 포함한다.
상기 게이트 배선의 끝단에 구성되고 몰리-티타늄합금층(Mo-Ti alloy layer)과 저저항 금속층과, 저저항 금속층 표면의 확산 티타늄층(Ti layer)으로 구성된 게이트 패드 전극이 더욱 되며, 상기 데이터 배선의 끝단에는 몰리-티타늄합금층(Mo-Ti alloy layer)과 저저항 금속층과, 저저항 금속층 표면의 확산 티타늄층(Ti layer)으로 구성된 데이터 패드 전극이 더욱 구성된다.
상기 저저항 금속층은 은(Ag), 구리(Cu), 알루미늄(Al),금(Au)중 선택된 하나인 것을 특징으로 한다.
상기 게이트 패드 전극과 접촉하는 섬형상의 투명한 게이트 패드 전극 단자와, 상기 데이터 패드 전극과 접촉하는 섬형상의 투명한 데이터 패드 전극 단자를 더욱 포함한다.
본 발명의 특징에 따른 액정표시장치용 어레이기판의 제조방법은 기판 상에 몰리-티타늄 합금층(Mo-Ti alloy layer)을 증착한 제 1 금속층과, 제 1 금속층의 상부에 저저항 금속을 증착한 제 2 금속층을 적층하는 단계와; 상기 제 1 및 제 2 금속층을 패턴하여, 제 1 및 제 2 금속층으로 구성된 게이트 배선과 게이트 전극을 형성하는 단계와; 상기 게이트 배선과 게이트 전극이 형성된 기판을 열처리하여, 상기 제 1 금속층의 티타늄(Ti)이 제 2 금속층 표면으로 확산되도록 하여 확산 티타늄층(Ti layer)을 형성하는 단계와; 상기 표면에 확산 티타늄층(Ti layer)이 형성된 게이트 배선과 게이트 전극이 형성된 기판의 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 전극에 대응하는 게이트 절연막 상에 액티브층과 오믹 콘택층을 적층하는 단계와; 상기 액티브층과 오믹 콘택층이 형성된 기판의 전면에 몰리-티타늄 합금층(Mo-Ti alloy layer)을 증착한 제 1 금속층과, 제 1 금속층의 상부에 저저항 금속을 증착한 제 2 금속층을 적층하는 단계와; 상기 제 1 및 제 2 금속층을 패턴하여, 몰리-티타늄 합금층과 저저항 금속층이 적층된 소스 전극과 드레인 전극과, 소스 전극과 연결된 데이터 배선을 형성하는 단계와; 상기 데이터 배선과 소스 및 드레인 전극이 형성된 기판을 열처리하여, 상기 몰리-티타늄 합금층의 티타늄이 저저항 금속의 표면으로 확산되도록 하여 확산 티타늄층(Ti layer)을 형성하는 단계와; 상기 표면에 확산 티타늄층이 형성된 데이터 배선과 소스 및 드레인 전극이 형성된 기판의 전면에, 상기 드레인 전극의 일부를 노출하는 보호막을 형성하는 단계와; 상기 노출된 보호막과 접촉하는 투명한 화소 전극을 형성하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여, 본 발명에 따른 바람직한 실시예들을 설명한다.
-- 실시예 --
본 발명의 실시예는 게이트 배선 및 게이트 전극과 소스 및 드레인 전극과 데이터배선을 저저항 금속층으로 형성할 때, 배리어층으로 몰리-티타늄 합금층(Mo-Ti alloy)을 형성하는 것을 특징으로 한다.
이하, 도 5a 내지 도 5h와 도 6a 내지 도 6h와 도 7a 내지 도 7h를 참조하여, 본 발명에 따른 어레이기판의 제조공정을 설명한다.
도 5a 내지 도 5h와 도 6a 내지 도 6h와 도 7a 내지 도 7h는 도 1의 Ⅱ-Ⅱ,Ⅲ-Ⅲ,Ⅳ-Ⅳ를 따라 절단하여, 본 발명의 공정 순서에 따라 도시한 공정 단면도이다.(도 5a 내지 도 5h는 박막트랜지스터와 화소의 단면도이고, 도 6a 내지 도 6h는 게이트 패드부의 단면도이고, 도 7a 내지 도 7h는 데이터 패드부의 단면도이다.)
도 5a 와 도 6a와 도 7a에 도시한 바와 같이 먼저, 기판(100)상에 몰리브덴-티타늄 합금 타겟(Mo-Ti alloy target)을 이용하여 증착하여 형성한 몰리-티타늄 합금층(Mo-Ti alloy layer)인 제 1 금속층(E)과, 상기 제 1 금속층(E)의 상부에 구리(Cu), 알루미늄(Al), 은(Ag), 금(Au) 등을 포함하는 저저항 금속 타겟을 이용하여 증착한 제 2 금속층(F)을 형성한다.
다음으로, 도 5b와 6b와 도 7b에 도시한 바와 같이, 상기 제 1 금속층(E)과 제 2 금속층(F)을 패턴하여, 기판(100)상에 일 방향으로 연장되고 일 끝단에 게이트 패드 전극(106)을 포함하는 게이트 배선(102)과, 게이트 배선(102)에서 연장된 게이트 전극(104)을 형성한다.
이때, 상기 게이트 배선 및 게이트 패드(102,106)와 게이트 전극(104)은 몰리-티타늄 합금층(Mo-Ti alloy layer)인 배리어층(E)과 저저항 금속층(F)의 이중 금속층으로 형성된다.
다음으로, 상기 게이트 배선 및 게이트 패드(102,106)와 게이트 전극(104)이 형성된 기판(100)을 300℃~400℃의 온도 범위에서 어닐링(annealing)하는 공정을 진행한다.
이와 같이 하면, 도 5c와 도 6c와 도 7c에 도시한 바와 같이, 상기 게이트 배선 및 게이트 패드와 게이트 전극을 구성하는 배리어층(barrier layer)(E)에서 티타늄(Ti)성분이 상기 저저항 금속층(F)의 표면으로 확산되어 얇게 티타늄층(G)을 형성하게 된다.
상기 배리어층(E)은 기판(100)과의 접촉특성이 뛰어날 뿐 아니라, 상기 저저항 금속층(F)의 표면으로 확산되어 형성된 티타늄층(G)은 상기 저저항 금속층(F)이 산화되는 것을 방지하는 기능을 하게 된다.
또한 패턴화 공정 중, 상기 저저항 금속층이 약액에 의해 데미지(demage)를 입는 것을 방지하는 기능을 하게 된다.
다음으로, 상기 표면이 확산된 티타늄층(G)으로 덮힌 게이트 배선 및 게이트 패드(102,106)와 게이트 전극(104)이 형성된 기판(100)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 게이트 절연막(108)을 형성한다.
다음으로, 도 5d와 도 6d와 도 7d에 도시한 바와 같이, 상기 게이트 전극에 대응하는 게이트 절연막의 상에 아일랜드 형태로 액티브층(110)(active layer)과 오믹 콘택층(112)(ohmic contact layer)을 형성한다.
상기 액티브층(110)은 일반적으로 순수한 비정질 실리콘(a-Si:H)으로 형성하고, 상기 오믹 콘택층(112)은 불순물이 포함된 비정질 실리콘(n+a-Si:H)으로 형성한다.
다음으로, 도 5e와 도 6e와 도 7e에 도시한 바와 같이, 상기 오믹 콘택층(112)이 형성된 기판(100)의 전면에 배리어층(barrier layer)으로 몰리-티타늄 합금층(Mo-Ti alloy)(H)을 형성하고, 상기 몰리-티타늄 합금층(H)의 상부에 저저항 금속층(I)을 적층하여 형성한다.
이때, 상기 저저항 금속층은 앞서 언급한 구리(Cu), 은(Ag), 금(Au),알루미늄(Al)등을 예로 들 수 있다.
다음으로, 도 5f와 도 6f와 도 7f에 도시한 바와 같이, 상기 몰리-티타늄 합금층(H)과 저저항 금속층(I)을 패턴하여, 상기 오믹 콘택층(112)과 접촉하고 서로 이격되어 구성된 소스 전극(114)과 드레인 전극(116)과, 소스 전극(114)과 연결되고 상기 게이트 배선(102)과는 수직하게 교차하여 화소 영역(P)을 정의하며 일 끝단에는 데이터 패드 전극(120)을 포함하는 데이터 배선(118)을 형성한다.
연속하여, 상기 소스 전극(114)과 드레인 전극(116)사이의 이격된 영역에 사이로 노출된 오믹 콘택층(112)을 식각하여 하부의 액티브층(110)을 노출한다.
다음으로, 상기 소스 및 드레인 전극(114,116)과 데이터 배선(118)과 데이터 패드 전극(120)등이 형성된 기판(100)을 300℃~400℃의 온도 범위에서 어닐링(annealing)하는 공정을 진행한다.
이와 같이 하면 도 5g에 도시한 바와 같이, 상기 배리어(H)층에서 상부의 저저항 금속층(I)의 표면으로 티타늄이 확산되어 얇은 티타늄층(J)을 형성하게 된다.
전술한 구성에서, 상기 소스 및 드레인 전극(114,116)의 하부 배리어층(H)은 저저항 금속이 상기 오믹 콘택층(112) 및 액티브층(114)으로 확산되는 것을 방지하는 기능을 하며, 상기 데이터 배선 및 데이터 패드 전극(118,120)을 구성하는 배리어층(H)은 하부의 게이트 절연막(108)과의 접촉특성이 좋은 장점을 가진다.
또한, 상기 저저항 금속층(I)의 표면으로 확산된 티타늄층(J)은 상기 게이트 패드 전극(106)과 데이터 패드 전극(120)의 표면이 산화되는 것을 방지하여 이후 공정에서 형성되는 투명한 단자전극과의 접촉저항을 낮추는 기능을 하게 된다.
도시한 바와 같이, 상기 소스 및 드레이 전극과 데이터 배선 등이 형성된 기판의 전면에 질화 실리콘과 산화 실리콘을 포함하는 무기절연물질 그룹 중 선택된 하나 이상의 물질을 증착하거나 경우에 따라서는 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나를 도포하여 보호막(122)을 형성한다.
다음으로, 상기 보호막(122)을 패턴하여 상기 드레인 전극(116)의 일부를 노출하는 제 1 콘택홀(CH1)과, 상기 게이트 패드 전극(106)을 노출하는 제 2 콘택홀(CH2)과, 상기 데이터 패드 전극(120)을 노출하는 제 3 콘택홀(CH3)을 형성한다.
다음으로, 도 5h와 도 6h와 도 7h에 도시한 바와 같이, 상기 보호막이 형성된 기판의 전면에 인듐-틴-옥사이드(ITO)와, 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성금속 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 노출된 드레인 전극(116)과 접촉하면서 상기 화소 영역(P)에 위치하는 화소 전극(124)과, 상기 게이트 패드 전극(120)과 접촉하는 섬형상의 게이트 패드 전극 단자(126)와, 상기 데이터 패드 전극(120)과 접촉하는 데이터 패드 전극 단자(128)를 형성한다.
전술한 바와 같은 공정을 통해, 본 발명에 따른 액정표시장치용 어레이기판을 제작할 수 있다.
따라서, 전술한 바와 같은 본 발명에 따른 공정으로 어레이기판을 제작하게 되면,
첫째, 저저항 금속층의 하부에 몰리-티타늄 합금층(Mo-Ti alloy layer)을 형성함으로서, 기판 및 절연막과의 접촉특성을 개선하여 배선 및 전극의 들뜸 불량을 방지하는 효과가 있다.
또한, 상기 몰리-티타늄 합금층(Mo-Ti alloy layer)은 저저항 금속층이 하부의 반도체층으로 확산되는 것을 방지하여 박막트랜지스터의 특성을 저하하는 것을 방지하는 효과가 있다.
둘째, 저저항 금속층의 표면으로 확산된 티타늄층(Ti layer)은 저저항 금속층의 표면이 산화되는 것을 방지하여 투명한 전극 및 단자전극과의 접촉저항을 낮추는 효과가 있다.
따라서, 전술한 효과를 통해 공정 수율을 개선하고 액정패널의 동작특성이 개선되어 고화질을 구현할 수 있으며, 전술한 바와 같이 배리어층(barrier layer)으로써 몰리-티타늄 합금층(Mo-Ti alloy)을 사용함으로서 저저항 금속층을 사용하는 것이 가능하여 액정표시장치의 대면적화 및 고정세화가 가능한 효과가 있다.
도 1은 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 평면도이고,
도 2a 내지 도 2e와 도 3a 내지 도 3e와 도 4a 내지 도 4e는 도 1의 Ⅱ-Ⅱ,Ⅲ-Ⅲ,Ⅳ-Ⅳ를 따라 절단하여, 종래의 공정순서에 따라 도시한 공정 단면도이고,
도 5a 내지 도 5h와 도 6a 내지 도 6h와 도 7a 내지 도 7h는 도 1의 Ⅱ-Ⅱ,Ⅲ-Ⅲ,Ⅳ-Ⅳ를 따라 절단하여, 본 발명의 공정순서에 따라 도시한 공정 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 기판 102 : 게이트 배선
108 : 게이트 절연막 110 : 액티브층
112 : 오믹 콘택층 114 : 소스 전극
116 : 드레인 전극 122 : 보호막
124 : 화소 전극

Claims (18)

  1. 기판 상에 몰리-티타늄 합금층(Mo-Ti alloy layer)과 저저항 금속층과 저저항 금속층 표면의 확산 티타늄층(Ti layer)으로 형성된 게이트 배선과 게이트 전극과;
    상기 게이트 전극과는 게이트 절연막을 사이에 두고 순차 적층된 액티브층과 오믹 콘택층과;
    상기 오믹 콘택층 상에 서로 이격된 소스 전극과 드레인 전극과, 소스 전극에서 연장된 데이터 배선과;
    상기 소스 및 드레인 전극과 데이터 배선이 형성된 기판의 전면에 위치하고, 상기 드레인 전극을 노출하는 보호막과;
    상기 노출된 드레인 전극과 접촉하는 투명한 화소 전극
    을 포함하는 액정표시장치용 어레이기판.
  2. 제 1 항에 있어서,
    상기 게이트 배선의 끝단에 구성되고 몰리-티타늄합금층(Mo-Ti alloy layer)과 저저항 금속층과, 저저항 금속층 표면의 확산 티타늄층(Ti layer)으로 구성된 게이트 패드 전극이 더욱 구성된 액정표시장치용 어레이기판.
  3. 제 1 항에 있어서,
    상기 데이터 배선의 끝단에 구성되고 몰리-티타늄합금층(Mo-Ti alloy layer)과 저저항 금속층과, 저저항 금속층 표면의 확산 티타늄층(Ti layer)으로 구성된 데이터 패드 전극이 더욱 구성된 액정표시장치용 어레이기판.
  4. 제 1 항에 있어서,
    상기 저저항 금속층은 은(Ag), 구리(Cu), 알루미늄(Al),금(Au)중 선택된 하나인 액정표시장치용 어레이기판.
  5. 제 2 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 게이트 패드 전극과 접촉하는 섬형상의 투명한 게이트 패드 단자 전극과, 상기 데이터 패드 전극과 접촉하는 섬형상의 투명한 데이터 패드 단자 전극을 더욱 포함하는 액정표시장치용 어레이기판.
  6. 제 1 항에 있어서,
    상기 액티브층은 비정질 실리콘(a-Si:H)층이고, 상기 오믹 콘택층은 불순물이 포함된 비정질 실리콘(n+ 또는 p+ a-Si:H)층인 액정표시장치용 어레이기판.
  7. 기판 상에 구성된 게이트 배선과 게이트 전극과;
    상기 게이트 전극과는 게이트 절연막을 사이에 두고 순차 적층된 액티브층과 오믹 콘택층과;
    상기 오믹 콘택층 상에 몰리-티타늄 합금층(Mo-Ti alloy layer)과 저저항 금속층과 저저항 금속층 표면의 확산 티타늄층(Ti layer)으로 형성되고, 서로 이격된 소스 전극과 드레인 전극과, 소스 전극에서 연장된 데이터 배선과;
    상기 소스 및 드레인 전극과 데이터 배선이 형성된 기판의 전면에 위치하고, 상기 드레인 전극을 노출하는 보호막과;
    상기 노출된 드레인 전극과 접촉하는 투명한 화소 전극
    을 포함하는 액정표시장치용 어레이기판.
  8. 기판 상에 몰리-티타늄 합금층(Mo-Ti alloy layer)을 증착한 제 1 금속층과, 제 1 금속층의 상부에 저저항 금속을 증착한 제 2 금속층을 적층하는 단계와;
    상기 제 1 및 제 2 금속층을 패턴하여, 제 1 및 제 2 금속층으로 구성된 게이트 배선과 게이트 전극을 형성하는 단계와;
    상기 게이트 배선과 게이트 전극이 형성된 기판을 열처리하여, 상기 제 1 금속층의 티타늄(Ti)이 제 2 금속층 표면으로 확산되도록 하여 확산 티타늄층(Ti layer)을 형성하는 단계와;
    상기 표면에 확산 티타늄층(Ti layer)이 형성된 게이트 배선과 게이트 전극이 형성된 기판의 전면에 게이트 절연막을 형성하는 단계와;
    상기 게이트 전극에 대응하는 게이트 절연막 상에 액티브층과 오믹 콘택층을 적층하는 단계와;
    상기 오믹 콘택층 소스 전극과 드레인 전극과, 소스 전극과 연결된 데이터 배선을 형성하는 단계와;
    상기 데이터 배선과 소스 및 드레인 전극이 형성된 기판의 전면에, 상기 드레인 전극의 일부를 노출하는 보호막을 형성하는 단계와;
    상기 노출된 보호막과 접촉하는 투명한 화소 전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이기판 제조방법.
  9. 제 8 항에 있어서,
    상기 게이트 배선의 끝단에 구성되고 몰리-티타늄합금층(Mo-Ti alloy layer)과 저저항 금속층과, 저저항 금속층 표면의 확산 티타늄층(Ti layer)으로 구성된 게이트 패드 전극이 더욱 형성된 액정표시장치용 어레이기판 제조방법.
  10. 제 8 항에 있어서,
    상기 데이터 배선의 끝단에 구성되고 몰리-티타늄합금층(Mo-Ti alloy layer)과 저저항 금속층과, 저저항 금속층 표면의 확산 티타늄층(Ti layer)으로 구성된 데이터 패드 전극이 더욱 형성된 액정표시장치용 어레이기판 제조방법.
  11. 제 8 항에 있어서,
    상기 저저항 금속층은 은(Ag), 구리(Cu), 알루미늄(Al),금(Au)중 선택된 하나인 액정표시장치용 어레이기판 제조방법.
  12. 제 9 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 게이트 패드 전극과 접촉하는 섬형상의 투명한 게이트 패드 단자 전극과, 상기 데이터 패드 전극과 접촉하는 섬형상의 투명한 데이터 패드 단자 전극을 형성하는 단계를 포함하는 액정표시장치용 어레이기판 제조방법.
  13. 제 12 항에 있어서,
    상기 화소 전극과 게이트 패드 단자 전극과 데이터 패드 단자 전극은 인듐-틴-옥사이드(IT0)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나로 형성된 액정표시장치용 어레이기판 제조방법.
  14. 제 8 항에 있어서,
    상기 게이트 절연막은 질화 실리콘(SiNx) 또는 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나로 형성된 액정표시장치용 어레이기판 제조방법.
  15. 제 8 항에 있어서,
    상기 보호막은 벤조사이클로부텐(BCB)과 아크릴(Acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나로 형성된 액정표시장치용 어레이기판 제조방법.
  16. 제 8 항에 있어서,
    상기 열처리 온도는 300℃~400℃인 액정표시장치용 어레이기판 제조방법.
  17. 제 8 항에 있어서,
    상기 액티브층은 비정질 실리콘(a-Si:H)층이고, 상기 오믹 콘택층은 불순물이 포함된 비정질 실리콘(n+ 또는 p+ a-Si:H)층인 액정표시장치용 어레이기판 제조방법.
  18. 기판 상에 게이트 배선과 게이트 전극을 형성하는 단계와;
    상기 게이트 전극의 상부에 게이트 절연막을 사이에 두고 액티브층과 오믹 콘택층을 적층하는 단계와;
    상기 액티브층과 오믹 콘택층이 형성된 기판의 전면에 몰리-티타늄 합금층(Mo-Ti alloy layer)을 증착한 제 1 금속층과, 제 1 금속층의 상부에 저저항 금속을 증착한 제 2 금속층을 적층하는 단계와;
    상기 제 1 및 제 2 금속층을 패턴하여, 몰리-티타늄 합금층과 저저항 금속층이 적층된 소스 전극과 드레인 전극과, 소스 전극과 연결된 데이터 배선을 형성하는 단계와;
    상기 데이터 배선과 소스 및 드레인 전극이 형성된 기판을 열처리하여, 상기 몰리-티타늄 합금층의 티타늄이 저저항 금속의 표면으로 확산되도록 하여 확산 티타늄층(Ti layer)을 형성하는 단계와;
    상기 표면에 확산 티타늄층이 형성된 데이터 배선과 소스 및 드레인 전극이 형성된 기판의 전면에, 상기 드레인 전극의 일부를 노출하는 보호막을 형성하는 단계와;
    상기 노출된 보호막과 접촉하는 투명한 화소 전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이기판 제조방법.
KR1020030087674A 2003-12-04 2003-12-04 액정표시장치용 어레이기판과 제조방법 KR101012491B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030087674A KR101012491B1 (ko) 2003-12-04 2003-12-04 액정표시장치용 어레이기판과 제조방법
US10/964,922 US7336324B2 (en) 2003-12-04 2004-10-15 Array substrate for liquid crystal display device and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030087674A KR101012491B1 (ko) 2003-12-04 2003-12-04 액정표시장치용 어레이기판과 제조방법

Publications (2)

Publication Number Publication Date
KR20050054316A true KR20050054316A (ko) 2005-06-10
KR101012491B1 KR101012491B1 (ko) 2011-02-08

Family

ID=34632082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030087674A KR101012491B1 (ko) 2003-12-04 2003-12-04 액정표시장치용 어레이기판과 제조방법

Country Status (2)

Country Link
US (1) US7336324B2 (ko)
KR (1) KR101012491B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101318436B1 (ko) * 2006-06-14 2013-10-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
KR101329447B1 (ko) * 2006-11-29 2013-11-14 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US8729552B2 (en) 2011-06-29 2014-05-20 Samsung Display Co., Ltd. Backplane for flat panel display apparatus, flat panel display apparatus including the same, and method of manufacturing backplane for flat panel display apparatus
KR20210071910A (ko) * 2009-08-07 2021-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 장치

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006148050A (ja) * 2004-10-21 2006-06-08 Seiko Epson Corp 薄膜トランジスタ、電気光学装置、及び電子機器
US7837929B2 (en) * 2005-10-20 2010-11-23 H.C. Starck Inc. Methods of making molybdenum titanium sputtering plates and targets
TWI304267B (en) * 2006-05-18 2008-12-11 Au Optronics Corp Method for forming tft array substrate
KR101284697B1 (ko) * 2006-06-30 2013-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
JP2008140950A (ja) * 2006-12-01 2008-06-19 Hitachi Displays Ltd 表示装置
KR101338115B1 (ko) * 2008-04-28 2013-12-06 엘지디스플레이 주식회사 저저항 배선구조 및 이를 이용한 액정표시장치의 제조방법
JP2010123595A (ja) * 2008-11-17 2010-06-03 Sony Corp 薄膜トランジスタおよび表示装置
KR20170143023A (ko) * 2009-10-21 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR20170076818A (ko) * 2009-11-13 2017-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제작 방법 및 트랜지스터
KR20170072965A (ko) 2009-11-13 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
JP5662689B2 (ja) 2010-02-17 2015-02-04 株式会社ジャパンディスプレイ 表示装置およびその製造方法
US8449818B2 (en) * 2010-06-30 2013-05-28 H. C. Starck, Inc. Molybdenum containing targets
US8449817B2 (en) 2010-06-30 2013-05-28 H.C. Stark, Inc. Molybdenum-containing targets comprising three metal elements
KR101774992B1 (ko) * 2010-08-10 2017-09-06 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101339607B1 (ko) * 2010-08-18 2013-12-10 샤프 가부시키가이샤 표시장치용 기판 및 그 제조방법, 표시장치
KR20120038194A (ko) * 2010-10-13 2012-04-23 삼성전기주식회사 전도성 필름 및 그 제조방법
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
EP2707520B1 (en) 2011-05-10 2018-05-02 H.C. STARCK, Inc. Composite target
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
US9334565B2 (en) 2012-05-09 2016-05-10 H.C. Starck Inc. Multi-block sputtering target with interface portions and associated methods and articles
CN103915451B (zh) * 2014-03-28 2016-05-18 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
KR102629293B1 (ko) 2015-11-20 2024-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이 반도체 장치의 제작 방법, 또는 이 반도체 장치를 가지는 표시 장치
KR102622266B1 (ko) 2016-01-11 2024-01-08 삼성디스플레이 주식회사 박막 트랜지스터 어레이 패널 및 그 제조 방법
CN106653771B (zh) * 2016-12-30 2019-06-18 惠科股份有限公司 一种显示面板及制程
TWI671913B (zh) * 2018-05-02 2019-09-11 友達光電股份有限公司 半導體裝置及其製造方法
KR20220170402A (ko) * 2021-06-22 2022-12-30 삼성디스플레이 주식회사 배선 기판 및 이를 포함하는 표시 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08220562A (ja) * 1994-12-14 1996-08-30 Toshiba Corp 表示装置用アレイ基板およびその製造方法
KR100325065B1 (ko) * 1998-06-30 2002-08-24 주식회사 현대 디스플레이 테크놀로지 고휘도및광시야각을갖는반사형액정표시장치
TWI255957B (en) * 1999-03-26 2006-06-01 Hitachi Ltd Liquid crystal display device and method of manufacturing the same
KR100670064B1 (ko) * 2001-02-07 2007-01-17 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR100795344B1 (ko) * 2001-05-29 2008-01-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법
KR20030018667A (ko) * 2001-08-30 2003-03-06 엘지.필립스 엘시디 주식회사 액정 표시소자의 데이터 배선 형성방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101318436B1 (ko) * 2006-06-14 2013-10-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
KR101329447B1 (ko) * 2006-11-29 2013-11-14 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20210071910A (ko) * 2009-08-07 2021-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 장치
US8729552B2 (en) 2011-06-29 2014-05-20 Samsung Display Co., Ltd. Backplane for flat panel display apparatus, flat panel display apparatus including the same, and method of manufacturing backplane for flat panel display apparatus

Also Published As

Publication number Publication date
US20050122443A1 (en) 2005-06-09
US7336324B2 (en) 2008-02-26
KR101012491B1 (ko) 2011-02-08

Similar Documents

Publication Publication Date Title
KR101012491B1 (ko) 액정표시장치용 어레이기판과 제조방법
US7646023B2 (en) TFT array panel, liquid crystal display including same, and method of manufacturing TFT array panel
KR100938885B1 (ko) 액정표시장치용 어레이기판과 제조방법
JP4543385B2 (ja) 液晶表示装置の製造方法
KR100726132B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
EP3173861B1 (en) Liquid crystal display device and manufacturing method thereof
KR102093192B1 (ko) 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법
KR100938887B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20040040929A (ko) 액정표시장치용 어레이기판 제조방법
KR100939560B1 (ko) 액정표시장치용 어레이기판과 제조방법
KR20020054608A (ko) 액정표시장치의 블랙매트릭스 형성방법
US7947985B2 (en) Thin film transistor array substrate and manufacturing method thereof
US20120126233A1 (en) Thin film transistor array panel and method for manufacturing the same
KR20210131956A (ko) 박막 트랜지스터 및 그 제조 방법
KR20020061891A (ko) 액정표장치용 어레이기판과 그 제조방법
KR101046928B1 (ko) 박막 트랜지스터 표시판과 그 제조방법
KR20060019099A (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR20160128518A (ko) 표시장치 및 그 제조방법
JP2024059714A (ja) 薄膜トランジスタ
KR101308437B1 (ko) 액정표시장치의 제조방법
KR102037406B1 (ko) 표시장치 및 그 제조방법
KR100646783B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20060083247A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100863727B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR100443538B1 (ko) 액정표시장치용 어레이기판과 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 10