KR100443538B1 - 액정표시장치용 어레이기판과 그 제조방법 - Google Patents
액정표시장치용 어레이기판과 그 제조방법 Download PDFInfo
- Publication number
- KR100443538B1 KR100443538B1 KR10-2001-0049900A KR20010049900A KR100443538B1 KR 100443538 B1 KR100443538 B1 KR 100443538B1 KR 20010049900 A KR20010049900 A KR 20010049900A KR 100443538 B1 KR100443538 B1 KR 100443538B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- electrode
- wiring
- data
- substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 70
- 239000000758 substrate Substances 0.000 title claims abstract description 60
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 claims abstract description 22
- 238000000059 patterning Methods 0.000 claims abstract description 11
- 238000004070 electrodeposition Methods 0.000 claims abstract description 5
- 239000010409 thin film Substances 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 239000010408 film Substances 0.000 claims description 28
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 23
- 238000003860 storage Methods 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 claims description 13
- 238000002161 passivation Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000008151 electrolyte solution Substances 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims description 6
- 238000007598 dipping method Methods 0.000 claims description 4
- 239000002659 electrodeposit Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 239000007772 electrode material Substances 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims description 2
- 239000011159 matrix material Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 239000011651 chromium Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정표시장치에 관한 것으로, 공정을 단순화하여 제작한 액정표시장치용 어레이기판의 제조방법에 관한 것이다.
상세히 설명하면, 본 발명은 전착방법(電着方法)으로 어레이기판에 게이트배선과 데이터배선을 형성하는 동시에, 배면노광 방법으로 절연막을 패턴하는 방법을 사용하여 3마스크 공정으로 어레이기판을 제작할 수 있도록 한다.
전술한 바와 같은 방법으로 어레이기판을 제작하게 되면 제품의 생산성을 개선할 수 있다.
Description
본 발명은 화상 표시장치에 관한 것으로, 더욱 상세하게는 박막 트랜지스터(Thin Film Transistor : TFT)를 포함하는 액정 표시장치(Liquid Crystal Display : LCD)의 제조방법에 관한 것이다.
특히, 본 발명은 액정 표시장치를 제조하는데 있어서, 사용되는 마스크 수를 줄여 제조하는 방법 및 그 방법에 의해 제조된 액정 표시장치에 관한 것이다.
액정 표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자 배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 전술한 바 있는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동행렬 액정 표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목 받고 있다.
도 1 은 일반적인 액정표시장치에 구성되는 액정패널을 개략적으로 나타낸 도면이다.
도시한 바와 같이, 일반적인 컬러 액정표시장치(11)는 컬러필터(7)와 상기 각 컬러필터(7)사이에 구성된 블랙매트릭스(6)와 상기 컬러필터와 블랙매트릭스 상부에 증착된 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(17)과 스위칭소자(T)와 어레이배선이 형성된 하부기판(10)으로 구성되며, 상기 상부기판(5)과 하부기판(22) 사이에는 액정(9)이 충진되어 있다.
상기 하부기판(10)은 어레이기판(array substrate)이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터(TFT)를 교차하여 지나가는 게이트배선(14)과 데이터배선(22)이 형성된다.
이때, 상기 화소영역(P)은 상기 게이트배선(14)과 데이터배선(22)이 교차하여 정의되는 영역이며, 상기 화소영역(P)상에는 전술한 바와 같이, 투명한 화소전극(36)이 형성된다.
상기 화소전극(36)과 공통전극(18)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성금속을 사용한다.
전술한 바와 같은 구성을 가지는 액정패널의 구동은 액정의 전기광학적 효과에 기인한 것이다.
자세히 설명하면, 상기 액정층(9)은 자발분극(Spontaneous polarization)특성을 가지는 유전이방성 물질이며, 전압이 인가되면 자발분극에 의해 쌍극자(Bipolar)를 형성함으로써 전계의 인가방향에 따라 분자의 배열방향이 바뀌는 특성을 갖는다.
따라서, 이러한 배열상태에 따라 광학적 특성이 바뀜으로써 전기적인 광변조가 생기게 된다.
이러한 액정의 광변조 현상에 의해, 빛을 차단 또는 통과시키는 방법으로 이미지를 구현하게 된다.
도 2는 도 1의 구성 중 어레이기판의 일부 화소를 개략적으로 도시한 확대평면도이다.
전술한 구성 중 상기 액정층(도 1의 9)을 구동하기 위해 필요한 요소들은 주사신호(scanning signal, 게이트전압)를 전달하는 게이트배선(14)과, 영상신호(Image signal, 데이터전압)를 전달하는 데이터배선(22)과, 상기 게이트배선과 데이터배선에 각각 연결되고, 상기 게이트배선(14)과 데이터배선(22)이 교차하는 지점에 위치하는 스위칭소자인 박막트랜지스터(T)와, 상기 박막트랜지스터에 연결된 화소전극(pixel electrode)(36)이다.
상기 박막트랜지스터(T)는 상기 게이트배선(14)과 연결된 게이트전극(12)과, 상기 게이트전극(12)상부에서 상기 게이트전극(12)과 소정면적 겹쳐 형성되는 소스전극(24)및 드레인전극(26)으로 구성되며, 상기 소스전극(24)과 드레인전극(26)은 액티브층(18)을 사이에 두고 이격되어 형성된다.
상기 액티브층(18)은 일반적으로 비정질실리콘(a-Si:H)을 사용하여 형성하며, 경우에 따라서는 폴리실리콘(poly silicon)으로 형성할 수 있다.
도시하지는 않았지만 상기 소스 및 드레인전극(24, 26)과 상기 액티브층(18) 사이에는 오믹콘택층(ohmic contact layer)이 위치한다.
이때, 상기 소스전극(24)은 데이터배선(22)과 연결되어 형성되고, 상기 드레인전극(26)은 상기 화소영역(P)상에 위치한 화소전극(36)과 연결된다.
상기 화소전극(36)의 일부는 상기 게이트배선(14)의 일부 상부에 연장되어 상기 게이트배선(14)과 함께 스토리지 캐패시터(C)를 구성한다.
이하, 종래의 능동행렬 액정 표시장치의 제조공정을 도 3a 내지 도 3e를 참조하여 설명한다.
일반적으로 액정 표시장치에 사용되는 박막 트랜지스터의 구조는 역 스태거드(Inverted Staggered)형 구조가 많이 사용된다. 이는 구조가 가장 간단하면서도 성능이 우수하기 때문이다.
또한, 상기 역 스태거드형 박막 트랜지스터는 채널 형성 방법에 따라 백 채널 에치형(back channel etch : EB)과 에치 스타퍼형(etch stopper : ES)으로 나뉘며, 구조가 간단한 백 채널 에치형 구조가 적용되는 액정 표시소자 제조공정에 관해 설명한다.
먼저, 기판(10)에 이물질이나 유기성 물질을 제거하고, 증착될 게이트 물질의 금속 박막과 유리기판의 접촉성(adhesion)을 좋게하기 위하여 세정을 실시한 후, 스퍼터링(sputtering)에 의하여 금속막을 증착한다.
도 3a는 상기 금속막 증착 후에 제 1 마스크로 패터닝하여 게이트 전극(12)게이트 배선(14)을 형성하는 단계이다. 능동 행렬 액정 표시장치의 동작에 중요한 게이트 전극(12) 물질은 RC 딜레이(delay)를 작게 하기 위하여 저항이 작은 알루미늄이 주류를 이루고 있으나, 순수 알루미늄은 화학적으로 내식성이 약하고, 후속의 고온 공정에서 힐락(hillock) 형성에 의한 배선 결함문제를 야기시키므로, 알루미늄 배선의 경우는 합금의 형태로 쓰이거나 적층구조가 적용되기도 한다.
전술한 공정에서, 상기 게이트 전극(12)은 상기 게이트배선(14)에서 소정면적 돌출 형성하여 구성한다.
다음으로, 상기 게이트전극(12)과 게이트배선(14)이 형성된 기판(10)의 전면에 질화실리콘(SiNX)과 산화실리콘(SiO2)을 포함하는 무기절연 물질 그룹 중 선택된 하나를 증착하여 제 1 절연막인 게이트 절연막(16)을 형성한다.
다음으로, 도 3b를 참조하여 설명하면, 상기 게이트 절연막(16) 상에 연속으로 반도체 물질인 비정질 실리콘(a-Si:H)과 불순물이 함유된 비정질 실리콘(n+a-Si:H)을 증착한다.
상기 반도체 물질 증착후에 제 2 마스크로 패터닝하여 액티브층(18)과, 상기 액티브층(18)과 평면적으로 겹쳐진 오믹콘택층(20)을 형성한다.
상기 불순물이 함유된 비정질 실리콘으로 형성된 오믹콘택층(20)은 추후 생성될 금속층과 상기 액티브층(18)과의 접촉저항을 줄이기 위한 목적이다.
이후, 도 3c에 도시된 바와 같이, 금속층을 증착하고 제 3 마스크로 패터닝하여, 상기 게이트배선(14)과 수직하게 교차하여 화소영역(P)을 정의하는 데이터배선(22)과, 상기 데이터배선(22)에서 상기 게이트전극(12)의 일측 상부로 돌출 형성된 소스전극(24)과 이와는 소정간격 이격된 드레인전극(26)을 형성한다.
동시에, 상기 화소영역(P)을 지나는 게이트배선(14)의 일부 즉, 스토리지캐패시터가 구성되는 스토리지 영역(S)의 상부에 아일랜드 형상의 스토리지 금속층(28)을 형성한다.
연속하여, 상기 소스 및 드레인 전극(24, 26)을 마스크로 하여 상기 소스 전극(24)과 상기 드레인전극(26) 사이에 존재하는 오믹콘택층(20)을 제거한다. 만약, 상기 소스전극(24)과 상기 드레인전극(26) 사이에 존재하는 오믹콘택층을 제거하지 않으면 박막 트랜지스터(T)의 전기적 특성에 심각한 문제를 발생 할 수 있으며, 성능에서도 큰 문제가 생긴다.
상기 오믹 접촉층의 제거에는 신중한 주의가 요구된다. 실제 오믹 접촉층의 식각시에는 그 하부에 형성된 액티브층과 식각 선택비가 없으므로 액티브층을 약 50 ∼ 100 nm 정도 과식각을 시키는데, 식각 균일도(etching uniformity)는 박막 트랜지스터(T)의 특성에 직접적인 영향을 미친다.
이후, 도 3d에 도시된 바와 같이, 상기 소스전극 및 드레인전극 등이 형성된 기판의 전면에 절연막을 증착하고 제 4 마스크로 패터닝하여, 액티브층(18)을 보호하기 위한 보호막(30)을 형성한다. 상기 보호막(30)은 액티브층(18)의 불안정한 에너지 상태 및 식각시 발생하는 잔류물질에 의해 박막 트랜지스터 특성에 나쁜 영향을 끼칠 수 있으므로 무기질의 실리콘 질화막(SiNx) 내지는 실리콘 산화막(SiO2)이나 유기질의 벤조사이클로부텐(BCB) 등으로 형성한다.
상기 보호막(30)은 높은 광투과율과 내습 및 내구성이 있는 물질의 특성을 요구한다.
상기 보호막(30) 패터닝시 콘택홀을 형성하는 공정이 추가되는데, 상기 드레인전극(26)의 일부를 노출하는 드레인 콘택홀(32)과 상기 스토리지 금속층(28)의 일부를 노출하는 스토리지 콘택홀(34)을 각각 형성한다.
도 3e에 도시된 공정은 투명한 도전물질(Transparent Conducting Oxide : TCO)을 증착하고 제 5 마스크로 패터닝하여 화소전극(36)을 형성하는 공정이다.
상기 패턴된 보호막(30)의 상부에 ITO(Indium Tin Oxide)와 IZO(Indium Tin Oxide)를 포함하는 투명한 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 일부가 노출된 드레인전극(26)과 접촉하는 동시에, 상기 일부가 노출된 스토리지 금속층(28)과 접촉하면서 상기 화소영역(P)상에 위치하는 화소전극(36)을 형성한다.
이때, 비로소 상기 스토리지 영역(S)에 상기 화소전극(36)과 접촉하는 스토리지 금속층(28)이 제 2 스토리지 전극의 기능을 하고, 상기 게이트배선(14)이 제 1 스토리지 전극의 기능을 하는 스토리지 캐패시터(C)가 구성된다.
상술한 공정에 의해서 액정 표시장치의 박막 트랜지스터 기판은 완성되게 된다.
전술한 능동 행렬 액정 표시장치의 제조 방법은 기본적으로 사용되는 5 마스크 방법이다.
액정 표시장치에 사용되는 박막 트랜지스터 기판을 제조하는데 있어서 사용되는 마스크 공정에는 세정, 증착, 베이킹, 식각등 여러 공정을 수반하고 있다. 따라서, 마스크 공정을 한번만 단축해도, 제조시간은 상당히 많이 줄어들고, 그 만큼 생산 수율과, 제조 원가 측면에서 유리하다.
따라서, 본 발명은 액정표시 장치를 제조하는데 있어서, 사용되는 마스크 공정 수를 단축하는 방법을 제공하고, 제품의 생산수율을 향상하는데 그 목적이 있다.
도 1은 일반적인 액정표시장치를 개략적으로 도시한 도면이고,
도 2는 액정표시장치용 어레이기판의 일부 화소를 도시한 평면도이고,
도 3a 내지 도 3e는 도 2의 Ⅲ-Ⅲ을 따라 절단하여 종래의 공정순서에 따라 도시한 공정 단면도이고,
도 4는 본 발명에 따른 액정표시장치용 어레이기판의 일부를 도시한 평면도이고,
도 5a 내지 도 5e는 본 발명에 따른 공정순서에 따라 도시한 공정 평면도이고,
도 6a 내지 도 6e는 도 5a 내지 도 5e의 각 Ⅵ-Ⅵ와 Ⅶ-Ⅶ을 따라 절단한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 기판 102 : 제 1 게이트배선
104 : 게이트 쇼팅바 106 : 게이트 패드
108 : 게이트 연결배선 110 : 제 2 게이트배선
112 : 게이트전극 116b : 액티브층
122 : 제 1 데이터배선 123 : 데이터 쇼팅바
124 : 화소전극 126 : 드레인전극
128 : 소스전극 130 : 데이터 패드
132 : 연결배선
상기와 같은 목적을 달성 하기 위해, 본 발명에 따른 액정표시장치용 어레이기판은 기판과; 상기 기판 상에 제 1 절연막을 사이에 두고 서로 수직하게 교차하여 다수의 화소영역을 정의하고, 투명전극과 불투명 전극의 이중층으로 구성되고 일 끝단에는 각각 게이트패드와 데이터패드를 포함하는 다수의 게이트배선과 데이트배선과; 상기 화소영역 상에 구성되고 일 측은 상기 게이트배선의 상부로 연장된 화소전극과; 상기 게이트배선과 데이터배선의 교차지점에 구성되고, 상기 게이트배선의 일부가 정의된 게이트전극과, 상기 데이터배선에서 연장된 소스전극과, 상기 소스전극과 소정간격 이격되고 상기 화소전극에서 상기 게이트전극 상부로 돌출 연장된 드레인전극과, 상기 게이트전극 상부에 위치하고 소스전극 및 드레인전극과 접촉하는 반도체층을 포함하는 박막트랜지스터와; 상기 게이트배선과 데이터배선과 박막트랜지스터를 덮는 보호막을 포함한다.
상기 다수의 게이트배선은 게이트 쇼팅바에 의해 하나로 연결되며, 상기 게이트패드와 데이터패드의 일부 영역은 투명한 전극 층이 노출된 상태로 구성된다.
상기 게이트배선과 데이터배선을 구성하는 불투명 금속은 전해도금법을 사용하여, 상기 투명전극의 상부에 금속을 전착하는 방법으로 형성한 것을 특징으로 한다.
본 발명의 특징에 따른 액정표시장치용 어레이기판 제조방법은 기판을 준비하는 단계와; 상기 기판 상에 투명한 금속을 증착하고 제 1 마스크 공정으로 패턴하여, 일 끝단에 게이트패드를 포함하고, 일부를 게이트전극으로 정의한 다수의 게이트배선과, 상기 게이트패드에 연결되어 상기 다수의 게이트배선을 하나로 연결하는 게이트 쇼팅바를 형성하는 단계와; 상기 게이트배선과 게이트 쇼팅바를 형성한 기판을 전해용액에 담그고 전압을 가하여, 상기 게이트배선과 상기 게이트배선에 근접한 게이트패드의 일부에 금속을 전착하는 단계와; 상기 게이트배선이 형성된 기판의 전면에 절연물질을 증착하여, 제 1 절연막인 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막이 형성된 기판 상에 순수 비정질 실리콘과 불순물 비정질 실리콘을 연속으로 증착한 후 패터닝하여, 상기 게이트배선의 상부에 평면적으로 겹쳐진 액티브층과 오믹콘택층을 형성하는 단계와; 상기 액티브층과 오믹콘택층이 형성된 기판의 전면에 투명전극 물질을 증착한 후 제 2 마스크 공정으로 패턴하여, 상기 게이트배선과 수직하게 교차하여 화소영역을 정의하고 일 끝단에 데이터패드를 포함하는 동시에 상기 게이트배선의 상부로 돌출 형성된 소스전극을 포함하는 데이터배선과, 상기 데이터패드와 연결되어 상기 다수의 데이터배선을 하나로 연결하는 데이터 쇼팅바와, 상기 화소영역 상에 일측이 상기 게이트전극 상부로 돌출되어 소스전극과 소정간격 이격된 드레인전극이 구성되고 타측은 상기 게이트배선의 상부로 연장된 화소전극을 형성하는 단계와; 상기 노출된 오믹콘택층을 소정의 방식으로 제거하는 단계와; 상기 데이터배선과 데이터 쇼팅바를 형성한 기판을 전해용액에 담그고 전압을 가하여, 상기 데이터배선과 상기 데이터배선에 근접한 데이터패드의 일부에 금속을 전착하는 단계와; 상기 데이터배선과 상기 게이트배선 상에 제 2 절연막인 보호막을 형성하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직할 실시예를 설명한다.
-- 실시예 --
도 4는 본 발명에 따른 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 평면도이다.
도시한 바와 같이, 기판(100)에 일 방향으로 구성된 다수의 게이트배선(102,110)과, 상기 게이트배선(102,110)과 수직하게 교차하여 다수의 화소영역(P)을 정의하는 다수의 데이터배선(122,134)을 형성한다.
상기 다수의 게이트배선(102,110)은 게이트 쇼팅바(104)를 통해 하나로 연결된다.
이때, 상기 게이트배선(102,110)의 일 끝단은 게이트 패드(106)라 하며, 상기 게이트 쇼팅바(104)는 연결배선(108)을 통해 상기 게이트패드(106)와 연결하여 구성한다.
상기 데이터배선(122,134) 또한 상기 데이터배선(122,134)의 일 끝단은 데이터패드(130)라 하며, 상기 데이터 쇼팅바(123)는 연결배선(132)을 통해 상기 데이터패드(130)와 연결하여 구성한다.
상기 게이트배선(102,110)과 데이터배선(122,134)은 투명 전극과 불투명 전극의 이중 층으로 구성된다.
이때, 상기 불투명 전극은 상기 투명전극을 전해질 용액에 담그고 전압을 인가하여, 상기 투명전극의 표면에 불투명 전극이 형성되도록 하는 전착법(展着法)을 통해 형성된다.
전술한 구성에서, 상기 화소영역(P)에는 투명한 화소전극(124)이 구성되어 있고, 상기 화소전극(124)은 데이터배선(122,134)을 형성하는 공정(투명전극을 통해 일차 데이터배선을 형성하는 공정)과 동시에 형성한다.
상기 데이터배선(122,134)과 게이트배선(102,110)이 교차하는 부분에 박막트랜지스터(T)를 구성하는데, 본 발명에 따른 박막트랜지스터(T)는 게이트배선(102,110)의 일부인 게이트 전극(112)과, 상기 화소전극(124)의 일부이고 상기 게이트배선의 상부로 돌출 연장하여 형성한 드레인전극(126)과, 상기 드레인전극(126)과 소정간격 이격되고, 상기 데이터배선(122,134)에서 상기 게이트 전극(112)의 상부로 연장 형성한 소스전극(128)으로 구성한다.
또한, 상기 게이트배선의 일부 상부에 연장된 화소전극은 그 하부의 게이트배선(102,110)과 함께 스토리지 캐패시터(C)를 구성한다.
전술한 구성에서, 상기 소스전극(128) 및 드레인전극(126) 사이에 형성한 액티브층(116b)과, 상기 각 배선과 박막트랜지스터(T)를 덮는 보호막(136)은 상기 게이트배선(102,110)과 데이터배선(122,134)을 이용한 배면노광을 통해 형성한다.
전술한 바와 같은 본 발명에 따른 어레이기판을 제작하기 위한 공정은, 상기 게이트배선(110)을 형성하기 위한 제 1 투명전극 패턴을 위한 사진식각 공정과, 상기 데이터배선(134)과 화소전극(124)을 형성하기 위한 제 2 투명전극 패턴을 위한 사진식각 공정과, 상기 박막트랜지스터(T)와 상기 스토리지 캐패시터(C)사이의 오믹콘택층(116b)을 제거하기 위한 사진식각 공정인 3번의 마스크 공정을 통해 제작할 수 있다.
이하, 도 5a 내지 도 5d와 도 6a 내지 도 6d를 참조하여, 본 발명에 따른 액정표시장치용 어레이기판의 제작공정을 설명한다.
도 5a 내지 도 5d는 본 발명에 따른 어레이기판의 제작공정을 순서대로 도시한 공정 평면도이고, 도 6a 내지 도 6d는 도 5a 내지 도 5d의 각 Ⅵ-Ⅵ,Ⅶ-Ⅶ을 절단한 단면도이다.(여기서 Ⅵ-Ⅵ은 게이트배선과 박막트랜지스터영역이고,Ⅶ-Ⅶ은 데이터배선 영역이다)
먼저, 도 5a와 도 6a는 제 1 마스크 공정으로, 게이트배선과 게이트전극을형성하는 공정이다.
도시한 바와 같이, 투명한 절연기판(100)상에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성물질 그룹 중 선택된 하나를 증착하고 패턴하여, 일 방향으로 구성된 다수의 제 1 게이트배선(102)과, 상기 제 1 게이트배선(102)을 하나로 연결한 게이트 쇼팅바(104)를 형성한다.
이때, 상기 제 1 게이트배선(102)의 일 끝단은 게이트패드(106)라 지칭한다.
도시한 도면에서, 상기 쇼팅바(104)에서 상기 각 게이트패드(106)로 분기된 부분을 연결배선(108)이라 지칭하도록 한다.
다음으로, 상기 쇼팅바(104)와, 상기 쇼팅바(104)에 연결된 게이트패드(108)의 일부를 소정의 수단으로 가린 기판(100)을 전해질 용액에 담근다.
이때, 상기 전해질 용액에 담구어진 기판(100)에 구성된 상기 쇼팅바(104)의 일 끝단으로 전압을 인가하면, 상기 차폐되지 않은 영역의 패턴된 투명전극의 표면에 금속이 전착된다.
따라서, 상기 투명전극으로 구성된 제 1 게이트배선(102)의 상부에 불투명한 제 2 게이트배선(110)(이하, 게이트배선은 참조번호 110으로 지시함)이 형성된다.
이때, 상기 게이트배선(110)의 일부를 게이트전극(112)으로 사용한다.
상기 금속으로는 크롬(Cr), 텅스텐(W), 알루미늄(Al), 몰리브덴(Mo)등을 포함하는 도전성 금속그룹 중 하나로 형성한다.
상기 게이트배선(110)과 게이트전극(112)을 형성한 기판(100)의 전면에 질화실리콘(SiNx)과 산화실리콘(SiO2)을 포함하는 무기 절연물질 그룹 중 선택된 하나를 증착하여 제 1 절연막인 게이트 절연막(114)을 형성한다.
다음으로, 도 5b와 도 6b는 배면노광을 이용하여, 액티브층(active layer)과 오믹콘택층(ohmic contact layer)을 형성하는 공정으로, 상기 게이트 절연막(114)이 형성된 기판(100)의 전면에 순수한 비정질 실리콘과 불순물이 포함된 비정질 실리콘을 연속으로 증착하여 반도체층(116a,118a)을 형성한다.
상기 반도체층(116a,118a)의 상부에 포토레지스트(photo-resist : 이하 "PR"이라 칭함)를 도포하여, PR층(120)을 형성한다.
이때, 상기 PR은 빛을 받은 부분이 현상액에 의해 현상되는 양성(positive) PR을 사용한다.
상기 PR층이 형성된 기판(100)의 하부로부터 빛을 조사하게 되면, 상기 게이트배선(110)의 상부를 제외한 모든 PR층(120)이 빛(L)에 의해 노광되며, 이후 현상공정에서 제거된다.
결과적으로, 상기 게이트배선(110) 상부에만 상기 반도체층이 남아있게 되며, 이때 상기 남아 있는 반도체층 중, 하부에 위치한 비정질 실리콘층을 액티브층(116b)이라 하고, 상기 액티브층의 상부에 위치한 불순물 비정질 실리콘층을 오믹콘택층(118b)이라 한다.
다음으로, 도 5c와 도 6c는 제 2 마스크 공정으로, 데이터배선과 소스전극 및 드레인전극과 화소전극 과 액티브채널(active channel)을 형성하는 공정이다.
상기 액티브층(active layer)(116b)과 오믹콘택층(118b)이 평면적으로 겹쳐 형성된 기판(100)의 전면에 전술한 바와 같은 투명 도전성 금속을 증착하고 패턴하여, 상기 다수의 게이트배선(110)과 교차하여 다수의 화소영역(P)을 정의하는 다수의 제 1 데이터배선(122)과, 상기 다수의 제 1 데이터배선을 하나로 연결하는 데이터 쇼팅바(123)를 형성한다??
동시에 상기 화소영역(P) 상에 형성되고, 일 측이 상기 박막트랜지스터(T)영역의 게이트배선(110)에 정의된 게이트 전극(112)상에 돌출 연장되고, 타측이 상기 게이트배선(110)의 상부에 연장된 화소전극(124)을 형성한다.
상기 게이트전극(112)상부로 돌출 연장된 부분은 박막트랜지스터(T)의 드레인전극(126)이 된다.
또한, 상기 제 1 데이터배선(122)에서 돌출 연장하여, 상기 연장된 부분을 상기 드레인전극(126)과 소정간격 이격되도록 하면서 상기 드레인전극(126)의 둘레에 형성하며, 상기 연장된 부분은 소스전극(128)이 된다.
상기 제 1 데이터배선(122)은 데이터 쇼팅바(123)로 하나로 연결된다.
이때, 상기 제 1 데이터배선(122)의 끝단은 데이터 패드(130)라 지칭하며, 상기 데이터 쇼팅바(124)에서 분기하여 상기 데이터 패드(126)로 연장된 부분을 연결배선(132)이라 칭하도록 한다.
다음으로, 도 5d와 도 6d에 도시한 바와 같이, 상기 투명전극 패턴 사이에 노출된 오믹콘택층(118b)을 제거함과 동시에, 제 3 마스크 공정으로, 박막트랜지스터(T)와 스토리지 캐패시터(C)사이의 비정질 실리콘을 제거하는 공정이다.
이때, 상기 오믹콘택층은 소스전극 및 드레인전극(128,126) 사이에 액티브 채널(CH)을 노출하기 위함이다. 결과적으로는 상기 소스전극(128)및 드레인전극(126)의 하부와 상기 게이트배선(110)과 겹쳐지는 일부 화소전극의 하부를 제외한 게이트배선(110)상부의 오믹콘택층(118b)이 모두 제거되는 결과가 된다.
다음으로, 앞서 게이트배선(110)을 형성하는 것과 동일한 방법인 전착법을 이용하여, 상기 투명전극으로 패턴된 제 1 데이터 배선(122)의 상부에 불투명 금속전극인 제 2 데이터배선(134)을 형성한다.
이때, 상기 투명한 소스전극(128)의 상부에도 불투명 금속이 증착된다.
전술한 공정으로, 비로소 박막트랜지스터(T)와 스토리지 캐패시터(C)가 형성될 수 있다.
이때, 상기 박막트랜지스터(T)와 스토리지 캐패시터(미도시)사이에 존재하는 비정질 실리콘층인 액티브층(116b)을 제거해야 한다.
왜냐하면, 신호가 인가될 경우 상기 비정질 실리콘층(116b)에 의해 상기 박막트랜지스터(T)와 상기 스토리지 캐패시터(C)사이에 신호가 흐를 수 있게 된다. 이와 같은 경우는 액정패널의 오동작을 유발하는 원인이 되기 때문이다.
따라서, 별도의 사진식각 공정인 제 3 마스크 공정을 통해, 상기 박막트랜지스터(T)와 상기 스토리지 캐패시터(C)사이에 존재하는 비정질 실리콘층(116b)을 제거한다.
이때, 상기 제거된 비정질 실리콘 영역(B)을 통해 하부의 게이트 절연막(114)이 노출된다.
다음으로, 도 5e와 도 6e에 도시한 바와 같이, 상기 기판 상에 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지 등을 포함하는 유기절연물질 그룹과 경우에 따라서는 질화실리콘(SiNx)과 산화실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 제 2 절연막을 형성한다.
이때, 제 2 절연막은 기판의 전 면적을 모두 덮기 때문에 상기 화소영역(P)과 상기 데이터패드(130)및 상기 게이트패드(106)를 노출하는 사진식각 공정을 필요로 한다.
전술한 바와 같은 사진식각 공정을 생략하기 위한 본 발명의 특징은 상기 보호막을 앞서 설명한 바와 같은 배면노광 방식으로 하여 패터닝 하는 것이다.
상세히 설명하면, 상기 제 2 절연막을 증착 한 후, 상기 제 2 절연막 상에 양성 PR층(미도시)을 형성한다.
다음으로, 기판(100)의 배면에 빛을 조사하게 되면 상기 게이트배선(110)과 데이터배선(134)의 상부를 제외한 나머지 PR층(미도시)이 빛에 의해 노광된다.
다음으로, 현상공정을 통해 상기 PR층(미도시) 사이로 노출된 제 2 절연막을 제거하게 되면, 제 2 절연막이 패터닝되어 형성된 보호막(136)은 불투명한 금속으로 형성된 데이터배선(134)과 게이트배선(110)의 상부와, 상기 박막트랜지스터(T)를 덮는 구조로 형성된다.
전술한 구성에서, 상기 투명전극인 게이트패드(106)와 데이터패드(130)는 일부영역이 외부로 노출된 형태이다.
따라서, 본 발명에 따른 액정표시장치용 어레이기판은 금속 전해 도금방법과 배면노광 방식을 이용하여 3마스크 공정으로 제작될 수 있다.
상술한 본 발명의 실시예로 액정 표시장치를 제작할 경우 다음과 같은 특징이 있다.
첫째, 어레이기판의 화상영역을 3개의 마스크로 제작할 수 있기 때문에 제작 시간이 단축된다.
둘째, 마스크 공정을 줄였기 때문에 미스-얼라인(mis-align)으로 인한 수율 감소를 방지할 수 있다.
셋째, 액정 표시소자 제작 공정의 감소로 인해 원가절감 효과가 있다.
Claims (13)
- 기판과;상기 기판 상에 제 1 절연막을 사이에 두고 서로 수직하게 교차하여 다수의 화소영역을 정의하고, 투명전극과 불투명 전극의 이중층으로 구성되고 일 끝단에는 각각 게이트패드와 데이터패드를 포함하는 다수의 게이트배선과 데이트배선과;상기 화소영역 상에 구성되고 일 측은 상기 게이트배선의 상부로 연장된 화소전극과;상기 게이트배선과 데이터배선의 교차지점에 구성되고, 상기 게이트배선의 일부가 정의된 게이트전극과, 상기 데이터배선에서 연장된 소스전극과, 상기 소스전극과 소정간격 이격되고 상기 화소전극에서 상기 게이트전극 상부로 돌출 연장된 드레인전극과, 상기 게이트전극 상부에 위치하고 소스전극 및 드레인전극과 접촉하는 반도체층을 포함하는 박막트랜지스터와;상기 게이트배선과 데이터배선과 박막트랜지스터를 덮는 보호막을 포함하는 액정표시장치용 어레이기판.
- 제 1 항에 있어서,상기 다수의 게이트배선은 게이트 쇼팅바에 의해 하나로 연결된 액정표시장치용 어레이기판.
- 제 1 항 내지 제 2 항 중 어느 한 항에 있어서,상기 게이트패드와 데이터패드의 일부 영역은 투명한 전극 층이 노출된 액정표시장치용 어레이기판.
- 제 1 항에 있어서,상기 반도체층은 액티브층과, 상기 액티브층과 소스전극 및 드레인전극 사이에 구성된 오믹콘택층인 액정표시장치용 어레이기판.
- 제 1 항에 있어서,상기 화소전극이 상기 제 1 절연막을 사이에 두고 상기 하부의 게이트배선과 겹쳐져 스토리지 캐패시터를 구성하는 액정표시장치용 어레이기판.
- 제 1 항에 있어서,상기 게이트배선과 데이터배선을 형성하는 투명전극과, 상기 화소전극은 ITO와 IZO를 포함한 투명 도전성 금속 그룹 중 선택된 하나로 형성한 액정표시장치용 어레이기판.
- 제 1 항에 있어서,상기 게이트배선과 데이터배선을 구성하는 불투명 금속은 전해도금법을 사용하여, 상기 투명전극의 상부에 금속을 전착하는 방법으로 형성한 액정표시장치용 어레이기판.
- 기판을 준비하는 단계와;상기 기판 상에 투명한 금속을 증착하고 제 1 마스크 공정으로 패턴하여, 일 끝단에 게이트패드를 포함하고, 일부를 게이트전극으로 정의한 다수의 게이트배선과, 상기 게이트패드에 연결되어 상기 다수의 게이트배선을 하나로 연결하는 게이트 쇼팅바를 형성하는 단계와;상기 게이트배선과 게이트 쇼팅바를 형성한 기판을 전해용액에 담그고 전압을 가하여, 상기 게이트배선과 상기 게이트배선에 근접한 게이트패드의 일부에 금속을 전착하는 단계와;상기 게이트배선이 형성된 기판의 전면에 절연물질을 증착하여, 제 1 절연막인 게이트 절연막을 형성하는 단계와;상기 게이트 절연막이 형성된 기판 상에 순수 비정질 실리콘과 불순물 비정질 실리콘을 연속으로 증착한 후 패터닝하여, 상기 게이트배선의 상부에 평면적으로 겹쳐진 액티브층과 오믹콘택층을 형성하는 단계와;상기 액티브층과 오믹콘택층이 형성된 기판의 전면에 투명전극 물질을 증착한 후 제 2 마스크 공정으로 패턴하여, 상기 게이트배선과 수직하게 교차하여 화소영역을 정의하고 일 끝단에 데이터패드를 포함하는 동시에 상기 게이트배선의 상부로 돌출 형성된 소스전극을 포함하는 데이터배선과, 상기 데이터패드와 연결되어 상기 다수의 데이터배선을 하나로 연결하는 데이터 쇼팅바와, 상기 화소영역 상에 일측이 상기 게이트전극 상부로 돌출되어 소스전극과 소정간격 이격된 드레인전극이 구성되고 타측은 상기 게이트배선의 상부로 연장된 화소전극을 형성하는 단계와;상기 노출된 오믹콘택층을 소정의 방식으로 제거하는 단계와;상기 데이터배선과 데이터 쇼팅바를 형성한 기판을 전해용액에 담그고 전압을 가하여, 상기 데이터배선과 상기 데이터배선에 근접한 데이터패드의 일부에 금속을 전착하는 단계와;상기 데이터배선과 상기 게이트배선 상에 제 2 절연막인 보호막을 형성하는 단계를 포함하는 액정표시장치용 어레이기판 제조방법.
- 제 8 항에 있어서,상기 액티브층과 오믹콘택층은 상기 불순물 비정질 실리콘층 상에 양성 포토레지스트를 도포하고 이를 배면노광한 후 현상하여, 상기 게이트배선에 위치한 비정질 실리콘과 오믹콘택층을 제외한 나머지를 식각하여 형성한 액정표시장치용 어레이기판 제조방법.
- 제 8 항에 있어서,상기 보호막은 상기 제 2 절연막 상에 양성 포토레지스트를 도포한 후, 배면노광하여 상기 게이트배선과 데이터배선과 박막트랜지스터를 제외한 영역의 제 2 절연막을 제거하여 형성한 액정표시장치용 어레이기판 제조방법.
- 제 8 항에 있어서,상기 소스전극은 소정간격 이격되어 드레인전극을 감싸는 형상으로 구성한 액정표시장치용 어레이기판 제조방법.
- 제 8 항에 있어서,상기 화소전극의 일부가 상기 제 1 절연막을 사이에 두고 상기 하부의 게이트배선과 겹쳐져 스토리지 캐패시터를 구성하는 액정표시장치용 어레이기판 제조방법.
- 제 8 항에 또는 제 12 항에 있어서,상기 소스전극과 스토리지 캐패시터 사이에 노출된 비정질 실리콘을 제거하는 단계를 더욱 포함하는 액정표시장치용 어레이기판 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0049900A KR100443538B1 (ko) | 2001-08-20 | 2001-08-20 | 액정표시장치용 어레이기판과 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0049900A KR100443538B1 (ko) | 2001-08-20 | 2001-08-20 | 액정표시장치용 어레이기판과 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030016014A KR20030016014A (ko) | 2003-02-26 |
| KR100443538B1 true KR100443538B1 (ko) | 2004-08-09 |
Family
ID=27719746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0049900A KR100443538B1 (ko) | 2001-08-20 | 2001-08-20 | 액정표시장치용 어레이기판과 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100443538B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7501297B2 (en) | 2005-01-20 | 2009-03-10 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| US9086587B2 (en) | 2012-11-01 | 2015-07-21 | Samsung Display Co., Ltd. | Liquid crystal display and manufacturing method thereof |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7220611B2 (en) | 2003-10-14 | 2007-05-22 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display panel and fabricating method thereof |
| KR101045461B1 (ko) * | 2004-03-31 | 2011-07-01 | 엘지디스플레이 주식회사 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100247628B1 (ko) * | 1996-10-16 | 2000-03-15 | 김영환 | 액정 표시 소자 및 그 제조방법 |
| KR20000074752A (ko) * | 1999-05-25 | 2000-12-15 | 구본준 | 액정표시장치 및 그 제조방법 |
-
2001
- 2001-08-20 KR KR10-2001-0049900A patent/KR100443538B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100247628B1 (ko) * | 1996-10-16 | 2000-03-15 | 김영환 | 액정 표시 소자 및 그 제조방법 |
| KR20000074752A (ko) * | 1999-05-25 | 2000-12-15 | 구본준 | 액정표시장치 및 그 제조방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7501297B2 (en) | 2005-01-20 | 2009-03-10 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| US9086587B2 (en) | 2012-11-01 | 2015-07-21 | Samsung Display Co., Ltd. | Liquid crystal display and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030016014A (ko) | 2003-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100436181B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
| US7763483B2 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
| KR100456151B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| US8933460B2 (en) | Array substrate for fringe field switching mode liquid crystal display device | |
| KR101250319B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법 | |
| KR100857133B1 (ko) | 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR100726132B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| US8803147B2 (en) | Array substrate for fringe field switching mode liquid crystal display device and method of manufacturing the same | |
| US7995182B2 (en) | Array substrate for a liquid crystal display device and method of manufacturing the same | |
| US7576822B2 (en) | Thin film transistor substrate using horizontal electric field and fabricating method thereof | |
| KR20030080373A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR20040041491A (ko) | 액정표시장치용 어레이기판 제조방법 | |
| US7652738B2 (en) | Array substrate for in-plane switching mode liquid crystal display device and method of manufacturing the same | |
| US7132688B2 (en) | Thin film transistor substrate using a horizontal electric field and fabricating method thereof | |
| KR20010060585A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| US7439088B2 (en) | Liquid crystal display device and fabricating method thereof | |
| US6734049B2 (en) | Array substrate for liquid crystal display device and the fabrication method of the same | |
| KR101197221B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법 | |
| KR100660809B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| US7388226B2 (en) | Liquid crystal display of horizontal electronic field applying type and fabricated method thereof | |
| KR100443538B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR20020006376A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR101127217B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법 | |
| KR100416853B1 (ko) | 액정표시장치용 어레이기판과 박막트랜지스터 제조방법 | |
| KR20020027731A (ko) | 액정표시장치용 어레이기판과 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20150629 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 13 |