KR20050030468A - 워드라인 부분활성화 커맨드를 갖는 반도체메모리장치 - Google Patents

워드라인 부분활성화 커맨드를 갖는 반도체메모리장치 Download PDF

Info

Publication number
KR20050030468A
KR20050030468A KR1020030066984A KR20030066984A KR20050030468A KR 20050030468 A KR20050030468 A KR 20050030468A KR 1020030066984 A KR1020030066984 A KR 1020030066984A KR 20030066984 A KR20030066984 A KR 20030066984A KR 20050030468 A KR20050030468 A KR 20050030468A
Authority
KR
South Korea
Prior art keywords
word line
command
segments
signal
decoder
Prior art date
Application number
KR1020030066984A
Other languages
English (en)
Other versions
KR100614640B1 (ko
Inventor
박민상
이유림
장성진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030066984A priority Critical patent/KR100614640B1/ko
Priority to JP2004270983A priority patent/JP4594015B2/ja
Priority to US10/943,514 priority patent/US7187615B2/en
Priority to DE102004046543A priority patent/DE102004046543A1/de
Priority to CNB2004101023581A priority patent/CN100568384C/zh
Publication of KR20050030468A publication Critical patent/KR20050030468A/ko
Application granted granted Critical
Publication of KR100614640B1 publication Critical patent/KR100614640B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 반도체메모리장치에 관한 것이다.
본 발명은 커맨드를 이용하여 워드라인의 일부를 활성화하는 방법을 개시한다.
본 발명에 의하면, 워드라인의 일부를 활성화하기 위한 별도의 핀을 필요로 하지 않는다는 장점이 있다.

Description

워드라인 부분활성화 커맨드를 갖는 반도체메모리장치{Semiconductor Memory Device Having Wordline Partial Activation Commands}
본 발명은 반도체메모리장치에 관한 것으로, 더욱 상세하게는 커패시터에 전하의 형태로 저장되는 정보를 갖는 다이나믹 랜덤 엑세스 메모리(Dynamic Random Access Memory: DRAM)에 관한 것이다.
컴퓨터의 기억장치로 많이 사용되는 메모리 반도체에는 랜덤 액세스 기억장치인 램(RAM)과 판독 전용 기억장치인 롬(ROM)이 있고, 램에는 일반적으로 동적 램인 디램(DRAM)과 정적 램인 에스램(Static Random Acces Memory:SRAM)이 있다.
에스램은 값이 비싼 반면 처리속도도 디램에 비해 빠르게 동작되는 특성을 나타내기 때문에, 빠른 처리속도가 필요한 소규모 외부 및 내부 캐시(cache) 기억장치에 사용하고 있으며, 디램은 캐시 기억장치에 비해 다소 속도가 떨어져도 무방한 일반적인 기억장치에 사용된다.
DRAM은 전원이 차단될 경우 저장되어 있는 자료가 소멸되는 특성이 있는 휘발성 기억소자이며, 시간이 지나가면 축적된 전하가 감소되기 때문에 전원이 차단되지 않더라도 저장된 자료가 자연히 소멸되는 단점이 있다. 따라서 일정 시간마다 기억된 자료를 유지하기 위하여 리프레시(refresh)가 필요하며, 이를 위한 제어회로가 시스템 측에 탑재되어야 한다. 반면에 전력 소모가 적고, 가격이 낮으며 집적도가 매우 높아 대용량 기억장치에 많이 사용된다.
도 1은 일반적인 반도체메모리장치의 블록도이다.
도 1에서와 같은 워드라인 활성화구조를 갖는 반도체메모리장치는 대한민국 공개특허 제 10-2002-33883호, 대한민국 공개특허 제 10-2002-84893호, 공개된 대한민국 특허출원 제 10-2002-36252호 등에 상세히 개시되어 있다.
도 1을 참조하면, DRAM 장치는 행들과 열들의 매트릭스 형태로 배열된 복수 개의 서브메모리셀어레이들(40a, 40b, 40c, 40d)을 포함하며, 각 서브메모리셀어레이들(40a, 40b, 40c, 40d)은 복수 개의 워드라인들(일부만 도시), 복수 개의 비트라인쌍들(미도시) 그리고 상기 워드라인들과 상기 비트라인들의 교차영역들에 배열된 복수 개의 메모리셀들(미도시)을 갖는다.
각 비트라인 방향으로 배열된 서브메모리셀어레이들(40a, 40b, 40c, 40d) 사이에는 센스앰프들(50a, 50b, 50c, 50d)이 배치된다. 상기 센스앰프들(50a, 50b, 50c, 50d)은 인접한 서브메모리셀어레이들(40a, 40b, 40c, 40d)에 의해서 공유된다.
계속해서 도 1을 참조하면, 각 서브메모리셀어레이(40a, 40b, 40c, 40d)의 양측에는 워드라인 방향으로 워드라인 드라이버들(sub-word line drivers, SWDs; 30a, 30b, 30c)이 배치된다.
각 워드라인드라이버(30a, 30b, 30c)는 WLE발생기(24)로부터의 WLEj신호 및 PXI 발생기(22)로부터의 PXi 신호에 응답하여 대응하는 워드라인을 선택한다. 비트라인 방향으로 인접한 워드라인 드라이버들 사이에는 컨정션 영역들(conjunction regions; 60a, 60b, 60c)이 배치된다.
도 1에서 볼 수 있는 바와 같이, 로우엑티브 커맨드가 인가되고 로우디코더(20)의 어드레스디코딩에 의해 PX<0>와 WLE<0>가 선택되면 워드라인 드라이버(30a)와 워드라인 드라이버(30c)가 구동되어 입력된 어드레스에 대응하는 워드라인이 활성화된다.
또한, 도 1에 미도시 하였지만 로우엑티브(Row Active) 커맨드가 인가되고 로우디코더(20)의 어드레스디코딩에 의해 PX<0>와 WLE<0>가 선택 되면 워드라인 드라이버(30z)와 워드라인 드라이버(30b)와 워드라인 드라이버(30d)가 구동되어 입력된 어드레스에 대응하는 워드라인(WL<0>)이 활성화 된다.
도 1에서 워드라인은 워드라인세그먼트(WL<0_1>)과 워드라인세그먼트(WL<0_2>)의 두 개의 워드라인세그먼트로 구분되어 있으며, 이들 두 워드라인세그먼트들이 각각 워드라인 드라이버(30a)와 워드라인 드라이버(30c)의 구동에 의해 동시에 활성화된다.
메모리 디바이스 동작 및 사용에 있어 전류소모량은 중요한 고려사항이며, 따라서 메모리의 설계시에 전류의 양을 줄이는 것은 설계자의 주요 관심사 중의 하나이다.
그런데, 도 1에서 볼 수 있는 바와 같이 종래의 반도체메모리장치는 커맨드디코더에 의해 디코딩된 로우엑티브(ROW ACTIVE)신호에 의해 어드레스가 입력되고 어드레스에 대응하는 워드라인 전체가 활성화된다.
그런데 반도체메모리장치의 어느 워드라인이 활성화되고 그에 따라 활성화되는 서브 메모리 셀 어레이에서 모든 서브 메모리 셀 어레이에 데이터를 읽거나 쓰는 것은 아니다. 즉, 실제로 데이터를 읽거나 쓰는 서브 메모리 셀 어레이만을 활성화하는 것이 아니라 메모리 셀 어레이에서 동일한 로우(row)를 갖는 모든 서브 메모리 셀 어레이를 활성화하는 것이다. 따라서, 데이터를 읽고 쓰기 위해 필요한 워드라인의 일부만을 활성화하여 사용하고자 할 경우에도 워드라인 전체를 활성화하여야 하므로, 워드라인의 일부만을 활성화하여 사용하는 경우에 비하여 많은 소비전류가 필요하게 된다.
따라서, 상기와 같이 이러한 소비전류문제를 해소하기 위해 메모리 사용자가 한번에 메모리의 특정부분을 사용하거나 절반 또는 1/4을 사용하도록 하는 방법이 제안되고 있다. 메모리의 소비전류를 줄이기 위해 한번에 메모리의 일부분만을 활성화하는 방법 중에는 특정 워드라인 영역만 활성화하는 방법이 있다.
특정 워드라인 영영만 활성화하는 방법은 일반적으로 데이터의 읽고 쓰는 동작이 필요한 센스앰프 영역을 설정하고 해당 센스앰프 영역에 대응하는 워드라인만을 활성화하는 방법이다. 이를 위하여 해당 센스앰프 영역을 선택하기 위한 추가어드레스입력이 필요하다. 예컨대, 센스앰프 영역을 두 개로, 워드라인 영역도 2개로 나누게 되면 이에 따라 1개의 추가어드레스를 , 4개의 구분을 지으려면 2개의 추가어드레스 입력이 필요하다.
그러나 이러한 방법은 전류를 감소시키는 효과가 있는 반면에 활성화영역을 구분하기 위한 추가어드레스가 필요하고, 어드레스의 추가는 어드레스핀의 추가 및 그 외에 신호선의 추가 등 칩의 설계를 복잡하게 만든다는 문제점이 있다.
또한 저장된 데이터를 유지하는 동작인 리프레시(refresh) 동작에 있어서 구분된 각 워드라인 영역들을 동시에 리프레시(refresh)하기 위한 별도의 회로가 필요하다.
본 발명은 상기의 문제점을 해결하기 위하여 창안된 것으로, 본 발명의 목적은 핀을 추가하지 않고서도 워드라인를 부분적으로 활성화할 수 있는 반도체메모리장치를 제공하는데 있다.
상기의 목적을 달성하기 위한 본 발명의 구성은 반도체메모리장치의 워드라인 활성화방법에 있어서, 커맨드와 로우어드레스를 입력받는 단계; 상기 입력된 로우어드레스를 디코딩하여 로우어드레스에 대응하는 워드라인을 선택하는 단계; 상기 입력된 커맨드를 디코딩하여 상기 선택된 워드라인의 복수 개의 세그먼트들 중 일부를 선택하여 활성화는 단계;를 포함하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 선택된 워드라인의 전체를 동시에 리프레시(Refresh)하는 단계를 포함한다.
상기의 목적을 달성하기 위한 본 발명의 구성은 또한 반도체메모리장치에 있어서, 데이터를 저장하기 위한 서브메모리셀어레이들과; 상기 서브메로리셀어레이들과 연결되며, 각각 복수 개의 세그먼트들로 구성되는 워드라인들과; 입력된 커맨드를 디코딩하기 위한 커맨드디코더와; 입력된 어드레스를 디코딩하여 상기 워드라인들 중 어느 하나를 선택하기 위한 로우디코더;를 구비하며, 상기 커맨드디코더는 상기 로우디코더에 의해 선택된 워드라인의 복수 개의 세그먼트들 중 일부 세그먼트를 활성화하는 신호를 발생시키는 부분활성화신호 발생기를 구비하는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 선택된 워드라인은 두 개의 세그먼트가가 동시에 리프레시(refresh)된다.
상기의 목적을 달성하기 위한 본 발명의 다른 구성은 반도체메모리장치에 있어서, 데이터를 저장하기 위한 서브메모리셀어레이들과; 상기 서브메로리셀어레이들과 연결되며, 각각 복수 개의 세그먼트들로 구성되는 워드라인들과; 상기 워드라인들을 구동하기 위하여 워드라인의 각 세그먼트별로 구비되는 워드라인드라이버들과; 커맨드를 디코딩하기 위한 커맨드디코더와; 입력된 어드레스를 디코딩하여 상기 워드라인들 중 어느 하나를 선택하기 위한 로우디코더;를 구비하며, 상기 커맨드디코더는 상기 워드라인드라이버들 중 일부 워드라인드라이버들을 활성화하며, 상기 로우디코더에 의해 선택된 워드라인의 복수 개의 세그먼트들 중 상기 활성화된 워드라인드라이버들에 의해 구동되는 세그먼트들만이 활성화되는 것을 특징으로 한다.
(실시예)
본 발명은 추가어드레스의 입력이 없이도 로우어드레스에 의해 선택된 워드라인의 일부만을 활성화하는 방법에 관한 것이다.
이하 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
본 발명의 실시예에서는 각 워드라인마다 두 개의 워드라인세그먼트를 가지며, 상기 워드라인의 워드라인세그먼트들 중 하나의 워드라인세그먼트만을 활성화하기 위한 커맨드와 그 나머지를 활성화하기 위한 커맨드를 갖는 반도체 메모리장치를 예로 들어 설명한다.
도 2a는 본 발명의 실시예에 따른 워드라인 부분활성화 커맨드를 갖는 반도체메모리장치의 구성을 보여주는 도면이고, 도 2b는 도 2a에서의 커맨드디코더(10)의 구성을 보여주는 도면이며, 도 3은 본 발명의 실시예에 따른 워드라인 부분활성화 커맨드를 갖는 반도체메모리장치의 블록도이다.
도면들을 참조하면, 본 발명의 실시예에 따른 반도체메모리장치는 워드라인드라이버(30a, 30b, 30c), 서브메모리셀어레이(40a, 40b, 40c, 40d), 센스앰프(50a, 50b, 50c, 50d) 등을 구비하는 메모리셀어레이영역과; 커맨드디코더(10)와; 로우디코더(20);를 구비한다.
상기 메모리셀어레이는 도 3에서 볼 수 있는 바와 같이, 서브메모리셀어레이들(40a, 40b, 40c, 40d)과; 워드라인방향과 수직방향으로 서브메모리셀어레이들(40a, 40b, 40c, 40d)측면에 배치되는 센스앰프들(50a, 50b, 50c, 50d)과; 각 서브메모리셀어레이(40a, 40b, 40c, 40d)의 양측에 워드라인 방향으로 배치되는 워드라인 드라이버들(sub-word line drivers, SWDs; 30a, 30b, 30c)과; 워드라인방향과 수직방향으로 워드라인 드라이버들의 측면에 배치되는 컨정션 영역들(conjunction regions; 60a, 60b, 60c)을 갖는다.
상기 커맨드디코더(10)는 /CS, /RAS, /CAS, /WE 신호를 입력으로 하여 커맨드(PR), 커맨드(PR1), 커맨드(PR2)를 디코딩하는 디코더(11)와 상기 커맨드(PR), 커맨드(PR1), 커맨드(PR2)를 입력으로 하여 워드라인활성화신호(PRD), 제 1 부분활성화신호(Partial_1), 제 2부분활성화신호(Partial_2)를 출력하는 부분활성화신호 발생기(12)로 구성된다.
본 발명의 실시예에 따른 반도체메모리장치는 로우디코더(20)에 의해 선택된 워드라인 전체를 활성화하는 커맨드 이외에도 상기 워드라인의 일부를 활성화하는 커맨드를 갖는다. 즉, 로우디코더(20)의 디코딩에 의해 PX<0>와 WLE<0>에 대응하는 워드라인(WL<0>)이 선택될 때, 선택되는 워드라인(WL<0>) 전체를 활성화하기 위한 커맨드(PR) 외에 어드레스디코딩에 의해 선택된 워드라인(WL<0>)의 두 개의 워드라인세그먼트들(WL<0_1>, WL<0_2>) 중 하나의 워드라인세그먼트(WL<0_1>)만을 활성화하는 커맨드(PR1)와 나머지 워드라인세그먼트(WL<0_2>)를 활성화하는 커맨드(PR2)를 갖는다.
도 4a 내지 도 4c는 각각 커맨드(PR), 커맨드(PR1), 커맨드(PR2)가 입력되기 위한 /CS, /RAS, /CAS, /WE 신호의 논리레벨값을 보여주는 도면이다.
상기 도 4a 내지 도 4c에서 볼 수 있는 바와 같이, 본 발명의 실시예에 따른 반도체메모리장치에서는 /CS의 논리값이 로우(Low), /RAS의 논리값이 로우(Low), /CAS의 논리값이 하이(High), /WE의 논리값이 하이(High)인 경우 커맨드(PR)이 되고, /CS의 논리값이 로우(Low), /RAS의 논리값이 하이(High), /CAS의 논리값이 하이(High), /WE의 논리값이 로우(Low)인 경우 커맨드(PR1)이 되며, /CS의 논리값이 로우(Low), /RAS의 논리값이 하이(High), /CAS의 논리값이 하이(High), /WE의 논리값이 하이(High)인 경우 커맨드(PR2)가 된다.
입력된 어드레스에 대응하는 워드라인(WL<0>)이 선택되면, 상기 커맨드(PR)와 커맨드(PR1)와 커맨드(PR2)들에 의해 선택된 상기 워드라인(WL<0>)의 워드라인세그먼트들((WL<0_1>, WL<0_2>) 전부를 활성화 할 것인지 또는 일부만을 활성활할 것인지가 결정된다.
도 5는 본 발명의 실시예에 따른 반도체메모리장치의 동작을 설명하기 위한 타이밍도이다.
어드레스와 함께 커맨드(PR)이 입력된 경우의 동작을 도 2a 내지 도 5를 참조하여 설명하면 다음과 같다.
먼저 /CS의 논리값이 로우(Low), /RAS의 논리값이 로우(Low), /CAS의 논리값이 하이(High), /WE의 논리값이 하이(High)레벨로 커맨드디코더(10)에 입력되면 디코더(11)는 커맨드(PR)을 부분활성화신호 발생기(12)로 출력하고, 부분활성화신호 발생기(12)는 워드라인활성화신호(PRD), 제 1 부분활성화신호(Partial_1), 제 2부분활성화신호(Partial_2) 모두를 하이레벨로 출력한다.
이중 워드라인활성화신호(PRD)는 로우디코더(20)에 입력되며, 제 1 부분활성화신호(Partial_1), 제 2부분활성화신호(Partial_2)는 워드라인드라이버(30)에 입력된다.
워드라인활성화신호(PRD)가 로우디코더(20)에 입력되면, 로우디코더(20)는 입력된 어드레스를 이용하여 WLE발생기로부터의 WLEj신호 및 PXI 발생기로부터의 PXi 신호에 응답하여 대응하는 워드라인을 선택한다.
도 3을 참조하면, PX<0>와 WLE<0>에 대응하는 워드라인(WL<0>)이 선택되며, 상기 워드라인(WL<0>)은 워드라인세그먼트(WL<0_1>)과 워드라인세그먼트(WL<0_2>)로 구성된다.
커맨드디코더(10)에서 출력되어 워드라인드라이버(30)에 입력되는 제 1부분활성화신호(Partial_1), 제 2부분활성화신호(Partial_2)는 모두 하이레벨이므로 상기 워드라인세그먼트(WL<0_1>)과 워드라인세그먼트(WL<0_2>)는 모두 활성화된다.
어드레스와 함께 커맨드(PR1)이 입력된 경우의 동작은 다음과 같다.
먼저 /CS의 논리값이 로우(Low), /RAS의 논리값이 하이(High), /CAS의 논리값이 하이(High), /WE의 논리값이 로우(Low)레벨로 커맨드디코더(10)에 입력되면, 디코더(11)는 커맨드(PR1)을 부분활성화신호 발생기(12)로 출력하고, 부분활성화신호 발생기(12)는 워드라인활성화신호(PRD), 제 1 부분활성화신호(Partial_1)는 하이레벨로 출력하고 제 2부분활성화신호(Partial_2)는 로우레벨로 출력한다.
워드라인활성화신호(PRD)는 로우디코더(20)에 입력되면, 로우디코더(20)는 입력된 어드레스를 이용하여 WLE발생기로부터의 WLEj신호인 WLE<0> 및 PXI 발생기로부터의 PXi 신호인 PX<0>에 응답하여 대응하는 워드라인(WL<0>)을 선택한다.
커맨드디코더(10)에서 출력되어 워드라인드라이버(30)에 입력되는 제 1부분활성화신호(Partial_1)는 하이레벨이고 제 2부분활성화신호(Partial_2)는 로우레벨이므로 상기 워드라인세그먼트(WL<0_1>)만 활성화되고 워드라인세그먼트(WL<0_2>)는 활성화되지 않는다.
어드레스와 함께 커맨드(PR2)이 입력된 경우의 동작은 다음과 같다.
먼저, /CS의 논리값이 로우(Low), /RAS의 논리값이 하이(High), /CAS의 논리값이 하이(High), /WE의 논리값이 하이(High)레벨로 커맨드디코더(10)에 입력되면, 디코더(11)는 커맨드(PR2)를 부분활성화신호 발생기(12)로 출력하고, 부분활성화신호 발생기(12)는 워드라인활성화신호(PRD), 제 2 부분활성화신호(Partial_2)는 하이레벨로 출력하고 제 1부분활성화신호(Partial_1)는 로우레벨로 출력한다.
워드라인활성화신호(PRD)가 로우디코더(20)에 입력되면, 로우디코더(20)는 입력된 어드레스를 이용하여 WLE발생기로부터의 WLEj신호인 WLE<0> 및 PXI 발생기로부터의 PXi 신호인 PX<0>에 응답하여 대응하는 워드라인(WL<0>)을 선택한다.
커맨드디코더(10)에서 출력되어 워드라인드라이버(30)에 입력되는 제 1부분활성화신호(Partial_1)는 로우레벨이고 제 2부분활성화신호(Partial_2)는 하이레벨이므로 상기 워드라인세그먼트(WL<0_2>)만 활성화되고 워드라인세그먼트(WL<0_1>)는 활성화되지 않는다.
본 발명의 실시예에 따른 반도체메모리장치는 리프레시(refresh) 동작에 있어서는 워드라인 부분활성화 방법을 이용하지 않고 아닌 통상적인 리프레시 동작을 한다. 즉, 로우어드레스에 의해 선택된 워드라인 전체를 동시에 리프레시하여 메모리 디바이스 내에 저장된 데이터의 손실이 없이 안정적으로 메모리 디바이스가 동작하도록 한다. 특히, 이러한 리프레시 동작을 수행함에 있어 별도의 회로를 필요로 하지 않는다.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
상술한 바와 같이 본 발명에 의하면, 입력된 어드레스에 대응하는 워드라인의 일부만을 활성화할 수 있도록 함으로써 반도체메모리장치의 소모전류를 줄일수 있다는 장점이 있다. 특히 어드레스핀을 추가하지 않고 커맨드에 의해 워드라인의 활성화 영역을 선택할 수 있도록 함으로써 어드레스핀의 추가로 인해 반도체메모리장치 설계가 복잡해지는 것을 방지하면서도 소모전류를 줄일 수 있다는 장점이 있다.
또한 워드라인을 부분적으로 활성화할 수 있도록 하면서도, 리프레시 동작을 수행함에 있어서는 별도의 회로를 추가하지 않고서도 워드라인 전체를 동시에 리프레시함으로써 회로가 단순화되는 효과가 있다.
도 1은 일반적인 반도체메모리장치의 블록도,
도 2a는 본 발명의 실시예에 따른 워드라인 부분활성화 커맨드를 갖는 반도체메모리장치의 구성을 보여주는 도면,
도 2b는 도 2a에서의 커맨드디코더(10)의 구성을 보여주는 도면,
도 3은 본 발명의 실시예에 따른 워드라인 부분활성화 커맨드를 갖는 반도체메모리장치의 블록도,
도 4a 내지 도 4c는 각 커맨드에 따른 주신호들(PR, PR1, PR2)을 생성하는 /CS, /RAS, /CAS, /WE 신호의 논리레벨값을 보여주는 도면,
도 5는 본 발명의 실시예에 따른 반도체메모리장치의 동작을 설명하기 위한 타이밍도이다.
본 발명에 따른 도면들에서 실질적으로 동일한 구성과 기능을 가진 구성요소들에 대하여는 동일한 참조부호를 사용한다.
*도면의 주요부분에 대한 부호의 설명*
10 : 커맨드디코더 20 : 로우디코더
22 : PXI발생기 24 : WLE(워드라인 인에이블)발생기
30a, 30b, 30c : 워드라인드라이버
40a, 40b, 40c, 40d : 서브메모리셀어레이
50a, 50b, 50c, 50d : 센스앰프
60a, 60b, 60c, 60d : 컨정션(CONJUNCTION)

Claims (28)

  1. 반도체메모리장치의 워드라인 활성화방법에 있어서,
    커맨드와 로우어드레스를 입력받는 단계;
    상기 입력된 로우어드레스를 디코딩하여 로우어드레스에 대응하는 워드라인을 선택하는 단계;
    상기 입력된 커맨드를 디코딩하여 상기 선택된 워드라인의 복수 개의 세그먼트들 중 일부를 선택하여 활성화는 단계;를 포함하는 것을 특징으로 하는 반도체메모리장치의 워드라인 활성화방법.
  2. 제 1항에 있어서,
    상기 선택된 워드라인의 전체를 동시에 리프레시(Refresh)하는 단계를 포함하는 것을 특징으로 하는 반도체메모리장치의 워드라인 활성화방법.
  3. 제 1항에 있어서,
    상기 각 워드라인은 두 개의 세그먼트로 구성되는 것을 특징으로 하는 반도체메모리장치의 워드라인 활성화방법.
  4. 제 3항에 있어서,
    상기 워드라인의 두 개의 세그먼트를 동시에 리프레시(Refresh)하는 단계를 포함하는 것을 특징으로 하는 반도체메모리장치의 워드라인 활성화방법.
  5. 제 1항 내지 제 4항중 어느 한 항에 있어서,
    상기 입력단계는:
    칩선택신호(/CS), 컬럼어드레스스트로브신호(/CAS), 로우어드레스스트로브신호(/RAS), 라이트 인에이블신호(/WE)로 구성되는 커맨드를 이용하는 것을 특징으로 하는 반도체메모리장치의 워드라인 활성화방법.
  6. 제 1항에 있어서,
    상기 활성화단계는:
    상기 입력단계에서 상기 선택된 워드라인의 세그먼트들 모두를 활성화하는 커맨드가 입력된 경우, 상기 커맨드를 디코딩하여 상기 세그먼트들 모두를 활성화하고,
    상기 입력단계에서 상기 선택된 워드라인의 세그먼트들중 일부를 선택하여 활성화하는 커맨드가 입력된 경우, 상기 커맨드를 디코딩하여 상기 선택된 워드라인의 세그먼트들 중 상기 커맨드에서 선택한 세그먼트들만을 활성화하는 것을 특징으로 하는 반도체메모리장치의 워드라인 활성화방법.
  7. 제 6항에 있어서,
    상기 선택된 워드라인의 전체를 동시에 리프레시(Refresh)하는 단계를 포함하는 것을 특징으로 하는 반도체메모리장치의 워드라인 활성화방법.
  8. 제 6항에 있어서,
    상기 각 워드라인은 두 개의 세그먼트로 구성되는 것을 특징으로 하는 반도체메모리장치의 워드라인 활성화방법.
  9. 제 8항에 있어서,
    상기 워드라인의 두 개의 세그먼트를 동시에 리프레시(Refresh)하는 단계를 포함하는 것을 특징으로 하는 반도체메모리장치의 워드라인 활성화방법.
  10. 제 6항 내지 제 9항중 어느 한 항에 있어서,
    상기 입력단계는:
    칩선택신호(/CS), 컬럼어드레스스트로브신호(/CAS), 로우어드레스스트로브신호(/RAS), 라이트 인에이블신호(/WE)로 구성되는 커맨드를 이용하는 것을 특징으로 하는 반도체메모리장치의 워드라인 활성화방법.
  11. 반도체메모리장치에 있어서,
    데이터를 저장하기 위한 서브메모리셀어레이들과;
    상기 서브메로리셀어레이들과 연결되며, 각각 복수 개의 세그먼트들로 구성되는 워드라인들과;
    입력된 커맨드를 디코딩하기 위한 커맨드디코더와;
    입력된 어드레스를 디코딩하여 상기 워드라인들 중 어느 하나를 선택하기 위한 로우디코더;를 구비하며,
    상기 커맨드디코더는 상기 로우디코더에 의해 선택된 워드라인의 복수 개의 세그먼트들 중 일부 세그먼트를 활성화하는 신호를 발생시키는 부분활성화신호 발생기를 구비하는 것을 특징으로 하는 반도체메모리장치.
  12. 제 11항에 있어서,
    상기 선택된 워드라인은 워드라인 전체가 동시에 리프레시(refresh)되는 것을 특징으로 하는 반도체메모리장치.
  13. 제 11항에 있어서,
    상기 부분활성화신호 발생기는:
    상기 로우디코더에 의해 선택된 워드라인의 전체를 활성화하는 신호를 더 발생시키는 것을 특징으로 하는 반도체메모리장치.
  14. 제 13항에 있어서,
    상기 선택된 워드라인은 워드라인 전체가 동시에 리프레시(refresh)되는 것을 특징으로 하는 반도체메모리장치.
  15. 제 11항에 있어서,
    상기 각 워드라인은 두 개의 세그먼트로 구성되고,
    상기 로우디코더는 PXI발생기와 WLE발생기를 구비하며,
    상기 커맨드디코더에서 생성하는 부분활성화신호와, 상기 PXI발생기에서 발생하는 PXi(i=0,1,2....n)신호와, 상기 WLE발생기에서 발생하는 WLEj(j=0,1,2...m)신호를 앤드(AND)논리연산을 하여 상기 선택된 워드라인의 두 개의 세그먼트들 중 어느 하나의 세그먼트를 선택하는 것을 특징으로 하는 반도체메모리장치.
  16. 제 15항에 있어서,
    상기 선택된 워드라인은 두 개의 세그먼트가가 동시에 리프레시(refresh)되는 것을 특징으로 하는 반도체메모리장치.
  17. 제 15항에 있어서,
    상기 부분활성화신호 발생기는:
    상기 로우디코더에 의해 선택된 워드라인의 두 개의 세그먼트 모두를 활성화하는 신호를 더 발생시키는 것을 특징으로 하는 반도체메모리장치.
  18. 제 17항에 있어서,
    상기 선택된 워드라인은 워드라인 전체가 동시에 리프레시(refresh)되는 것을 특징으로 하는 반도체메모리장치.
  19. 제 11항 내지 제 18항 중 어느 한 항에 있어서,
    상기 커맨드는:
    칩선택신호(CS), 컬럼어드레스스트로브신호(CAS), 로우어드레스스트로브신호(RAS), 라이트인에이블신호(WE)로 구성되는 것을 특징으로 하는 반도체메모리장치.
  20. 반도체메모리장치에 있어서,
    데이터를 저장하기 위한 서브메모리셀어레이들과;
    상기 서브메로리셀어레이들과 연결되며, 각각 복수 개의 세그먼트들로 구성되는 워드라인들과;
    상기 워드라인들을 구동하기 위하여 워드라인의 각 세그먼트별로 구비되는 워드라인드라이버들과;
    커맨드를 디코딩하기 위한 커맨드디코더와;
    입력된 어드레스를 디코딩하여 상기 워드라인들 중 어느 하나를 선택하기 위한 로우디코더;를 구비하며,
    상기 커맨드디코더는 상기 워드라인드라이버들 중 일부 워드라인드라이버들을 활성화하며,
    상기 로우디코더에 의해 선택된 워드라인의 복수 개의 세그먼트들 중 상기 활성화된 워드라인드라이버들에 의해 구동되는 세그먼트들만이 활성화되는 것을 특징으로 하는 반도체메모리장치.
  21. 제 20항에 있어서,
    상기 선택된 워드라인은 워드라인 전체가 동시에 리프레시(refresh)되는 것을 특징으로 하는 반도체메모리장치.
  22. 제 20항에 있어서,
    상기 부분활성화신호 발생기는:
    상기 로우디코더에 의해 선택된 워드라인의 전체를 활성화하는 신호를 더 발생시키는 것을 특징으로 하는 반도체메모리장치.
  23. 제 22항에 있어서,
    상기 선택된 워드라인은 워드라인 전체가 동시에 리프레시(refresh)되는 것을 특징으로 하는 반도체메모리장치.
  24. 제 20항에 있어서,
    상기 각 워드라인은 두 개의 세그먼트로 구성되고,
    상기 로우디코더는 PXI발생기와 WLE발생기를 구비하며,
    상기 커맨드디코더에서 생성하는 부분활성화신호와, 상기 PXI발생기에서 발생하는 PXi(i=0,1,2....n)신호와, 상기 WLE발생기에서 발생하는 WLEj(j=0,1,2...m)신호를 앤드(AND)논리연산을 하여 상기 선택된 워드라인의 두 개의 세그먼트들 중 어느 하나의 세그먼트를 선택하는 것을 특징으로 하는 반도체메모리장치.
  25. 제 24항에 있어서,
    상기 선택된 워드라인은 두 개의 세그먼트가가 동시에 리프레시(refresh)되는 것을 특징으로 하는 반도체메모리장치.
  26. 제 24항에 있어서,
    상기 부분활성화신호 발생기는:
    상기 로우디코더에 의해 선택된 워드라인의 두 개의 세그먼트 모두를 활성화하는 신호를 더 발생시키는 것을 특징으로 하는 반도체메모리장치.
  27. 제 26항에 있어서,
    상기 선택된 워드라인은 워드라인 전체가 동시에 리프레시(refresh)되는 것을 특징으로 하는 반도체메모리장치.
  28. 제 20항 내지 제 27항 중 어느 한 항에 있어서,
    상기 커맨드는:
    칩선택신호(CS), 컬럼어드레스스트로브신호(CAS), 로우어드레스스트로브신호(RAS), 라이트인에이블신호(WE)로 구성되는 것을 특징으로 하는 반도체메모리장치.
KR1020030066984A 2003-09-26 2003-09-26 워드라인 부분활성화 커맨드를 갖는 반도체메모리장치 KR100614640B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020030066984A KR100614640B1 (ko) 2003-09-26 2003-09-26 워드라인 부분활성화 커맨드를 갖는 반도체메모리장치
JP2004270983A JP4594015B2 (ja) 2003-09-26 2004-09-17 ワードライン活性化方法及び半導体メモリ装置
US10/943,514 US7187615B2 (en) 2003-09-26 2004-09-17 Methods of selectively activating word line segments enabled by row addresses and semiconductor memory devices having partial activation commands of word line
DE102004046543A DE102004046543A1 (de) 2003-09-26 2004-09-21 Wortleitungssegment-Aktivierungsverfahren und zugehöriger Halbleiterspeicherbaustein
CNB2004101023581A CN100568384C (zh) 2003-09-26 2004-09-24 激活由行地址启动的字线段的方法和半导体存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030066984A KR100614640B1 (ko) 2003-09-26 2003-09-26 워드라인 부분활성화 커맨드를 갖는 반도체메모리장치

Publications (2)

Publication Number Publication Date
KR20050030468A true KR20050030468A (ko) 2005-03-30
KR100614640B1 KR100614640B1 (ko) 2006-08-22

Family

ID=34374198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030066984A KR100614640B1 (ko) 2003-09-26 2003-09-26 워드라인 부분활성화 커맨드를 갖는 반도체메모리장치

Country Status (5)

Country Link
US (1) US7187615B2 (ko)
JP (1) JP4594015B2 (ko)
KR (1) KR100614640B1 (ko)
CN (1) CN100568384C (ko)
DE (1) DE102004046543A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7567481B2 (en) 2006-01-20 2009-07-28 Samsung Electronics Co., Ltd. Semiconductor memory device adapted to communicate decoding signals in a word line direction
US7869241B2 (en) 2007-07-31 2011-01-11 Samsung Electronics Co., Ltd. Memory core and semiconductor memory device having the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7793037B2 (en) * 2005-05-31 2010-09-07 Intel Corporation Partial page scheme for memory technologies
JP4769548B2 (ja) 2005-11-04 2011-09-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体記憶装置
US7697364B2 (en) * 2005-12-01 2010-04-13 Broadcom Corporation Memory architecture having multiple partial wordline drivers and contacted and feed-through bitlines
TWI417894B (zh) * 2007-03-21 2013-12-01 Ibm 於動態隨機存取記憶體架構之定址期間實施省電之結構及方法
US8437215B2 (en) * 2011-01-20 2013-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Memory with word-line segment access
US9214219B2 (en) 2011-08-30 2015-12-15 Rambus Inc. Distributed sub-page selection
KR102133573B1 (ko) 2013-02-26 2020-07-21 삼성전자주식회사 반도체 메모리 및 반도체 메모리를 포함하는 메모리 시스템
US9601183B1 (en) * 2016-04-14 2017-03-21 Micron Technology, Inc. Apparatuses and methods for controlling wordlines and sense amplifiers
KR102550685B1 (ko) * 2016-07-25 2023-07-04 에스케이하이닉스 주식회사 반도체장치
US20180188988A1 (en) 2017-01-04 2018-07-05 Qualcomm Incorporated Partial page access in a low power memory system

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4695981A (en) 1984-12-04 1987-09-22 Hewlett-Packard Company Integrated circuit memory cell array using a segmented word line
KR940001159A (ko) * 1992-06-19 1994-01-10 김광호 비멀티플렉시드 어드레스 메모리 장치
JP3908338B2 (ja) * 1997-06-30 2007-04-25 富士通株式会社 半導体記憶装置
US5978304A (en) * 1998-06-30 1999-11-02 Lsi Logic Corporation Hierarchical, adaptable-configuration dynamic random access memory
KR100316713B1 (ko) * 1999-06-26 2001-12-12 윤종용 반도체 메모리 장치 및 이에 적합한 구동신호 발생기
KR100399034B1 (ko) * 2000-05-02 2003-09-22 한국과학기술원 효율적 메모리 셀 어레이 관리 방법
JP2002269982A (ja) * 2001-03-07 2002-09-20 Toshiba Corp 半導体メモリ
KR100443910B1 (ko) * 2001-12-17 2004-08-09 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 메모리 셀 억세스 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7567481B2 (en) 2006-01-20 2009-07-28 Samsung Electronics Co., Ltd. Semiconductor memory device adapted to communicate decoding signals in a word line direction
US7869241B2 (en) 2007-07-31 2011-01-11 Samsung Electronics Co., Ltd. Memory core and semiconductor memory device having the same
US8050071B2 (en) 2007-07-31 2011-11-01 Samsung Electronics Co., Ltd. Memory core and semiconductor memory device having the same

Also Published As

Publication number Publication date
CN100568384C (zh) 2009-12-09
DE102004046543A1 (de) 2005-04-28
JP4594015B2 (ja) 2010-12-08
US20050068840A1 (en) 2005-03-31
CN1627443A (zh) 2005-06-15
JP2005108408A (ja) 2005-04-21
KR100614640B1 (ko) 2006-08-22
US7187615B2 (en) 2007-03-06

Similar Documents

Publication Publication Date Title
US7057960B1 (en) Method and architecture for reducing the power consumption for memory devices in refresh operations
JP4524645B2 (ja) 半導体装置
KR100391152B1 (ko) 조기동작 고전압 발생기를 가지는 반도체 장치 및 그에따른 고전압 공급방법
US7180808B2 (en) Semiconductor memory device for performing refresh operation
US6240039B1 (en) Semiconductor memory device and driving signal generator therefor
US20030086316A1 (en) RAM having dynamically switchable access modes
KR100902125B1 (ko) 저전력 디램 및 그 구동방법
KR100614640B1 (ko) 워드라인 부분활성화 커맨드를 갖는 반도체메모리장치
JP4191018B2 (ja) 半導体記憶装置のリフレッシュ制御方式
KR20010042856A (ko) 반도체 기억장치
US7440352B2 (en) Semiconductor memory device capable of selectively refreshing word lines
US6055202A (en) Multi-bank architecture for a wide I/O DRAM
US6510094B2 (en) Method and apparatus for refreshing semiconductor memory
US7145820B2 (en) Semiconductor memory device for reducing chip area
GB2300737A (en) Semiconductor memory device having hiearchical column select line structure
JPH09147547A (ja) 半導体メモリ装置
KR100516695B1 (ko) 반도체 메모리 소자의 로오 액티브 방법
US6469947B2 (en) Semiconductor memory device having regions with independent word lines alternately selected for refresh operation
US6256249B1 (en) Method for hidden DRAM refresh
KR100334573B1 (ko) 계층적인 워드 라인 구조를 갖는 반도체 메모리 장치
US20080080284A1 (en) Method and apparatus for refreshing memory cells of a memory
JPH1145570A (ja) 半導体記憶装置
KR100361862B1 (ko) 반도체 메모리장치 및 이의 센싱전류 감소방법
US20230221871A1 (en) Memory device and operating method thereof
KR100313087B1 (ko) 복합 메모리 소자의 워드라인 구동회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee