KR20040106824A - 상변화 기억 소자 및 그 형성 방법 - Google Patents

상변화 기억 소자 및 그 형성 방법 Download PDF

Info

Publication number
KR20040106824A
KR20040106824A KR1020030037678A KR20030037678A KR20040106824A KR 20040106824 A KR20040106824 A KR 20040106824A KR 1020030037678 A KR1020030037678 A KR 1020030037678A KR 20030037678 A KR20030037678 A KR 20030037678A KR 20040106824 A KR20040106824 A KR 20040106824A
Authority
KR
South Korea
Prior art keywords
insulating film
contact hole
conductive pattern
carbon nanotubes
phase change
Prior art date
Application number
KR1020030037678A
Other languages
English (en)
Other versions
KR100504701B1 (ko
Inventor
호리이
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0037678A priority Critical patent/KR100504701B1/ko
Priority to US10/827,639 priority patent/US7378701B2/en
Publication of KR20040106824A publication Critical patent/KR20040106824A/ko
Application granted granted Critical
Publication of KR100504701B1 publication Critical patent/KR100504701B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

탄소나노튜블 이용한 고집적, 저전력소모 상변화 기억 소자 및 그 제조 방법을 제공한다. 하부도전패턴을 노출시키는 접촉구를 절연막에 형성한 후 접촉구 내에 탄소나노튜브를 절연막보다 높이가 동일하거나 더 낮게 성장시킨다. 또한 탄소나노튜브를 접촉구의 직경보다 더 작은 직경을 갖도록 성장시킬 수 있다. 따라서, 상변화 물질막 및 탄소나노튜브 사이의 접촉 면적을 줄일수 있고 또한 상변화 물질막이 접촉구 내부로 연장하기 때문에 저전력소모 상변화 소자를 형성할 수 있다.

Description

상변화 기억 소자 및 그 형성 방법{PHASE CHANGE MEMORY DEVICE AND METHOD FOR FORMING THE SAME}
본 발명은 반도체 기억 소자에 관한 것으로서, 더욱 상세하게는 상변화 기억 소자 및 그 형성 방법에 관한 것이다.
반도체 기억 소자들은 전원 공급이 중단 되었을 때, 데이터의 보유 유무에 따라, 크게 휘발성 기억 소자 및 비휘발성 기억소자로 나누어 질 수 있다. 휘발성 기억 소자의 대표적인 것이 디램 소자 및 에스램 소자이며, 비휘발성 기억소자의 대표적인 것이 플래쉬 기억 소자이다. 이와 같은 전형적인 기억 소자들은 저장된 전하 유무에 따라 논리 "0" 또는 논리 "1"을 나타냄으로써 기억 소자로서의 기능을 한다.
최근, 비휘발 특성, 임의 접근, 저전력 동작 특성, 고집적도를 가능하게 하는 새로운 기억 소자를 개발하기 위한 많은 노력이 있었으며, 이에 따라 나타난 대표적인 것이 상변화 기억 소자이다. 상변화 기억 소자는 전류 펄스에 의한 저항 가열(heat)에 의존하여 그 결정 상태가 변하는 상변화 물질을 사용한다. 통상적으로 상변화 물질로서 게르마늄(Ge), 안티모니(Sb) 및 텔루리움(Te)으로 구성된 칼코겐 화합물(GST)을 사용한다.
비정질 상태의 상변화 물질은 높은 전기적 저항을 나타내고, 비정질 상태의 상변화 물질이 점차적으로 결정질 상태로 변하면 그 전기적 저항은 점차 감소한다. 결정 상태에 따라서 저항의 크기가 서로 다르기 때문에 저항 차이를 감지하여 논리 정보를 결정할 수 있다.
이와 같은 상변화 물질을 이용한 상변화 기억 소자에서 상변화 물질막은 절연막을 뚫고 형성된 도전 플러그에 접촉하며 도전 플러그(또는 히터 플러그)로부터 열(주울 열)을 제공받는다. 도전 플러그는 통상적으로, 예컨대, 질화티타늄 같은 도전성 질화물로 이루어진다. 저전력소모의 상변화 기억 소자를 구현하기 위해서는 도전 플러그의 직경을 감소시키는 것이 요구된다.
하지만, 질화티타늄을 사용하여 도전 플러그를 사용할 경우, 그 직경을 줄여 저전력소모 상변화 소자를 구현하는데 한계가 있다. 질화티타늄은 전류 밀도 내성이 약하기 때문에, 약 40 나노미터의 유효 히터 플러그 직경에서 쓰기 전류 약 1 밀리 암페어 하에서 전류 밀도 약 108A/cm2이상을 견디어내지 못한다. 결국, 통상적인 질화 티타늄 히터 플러그를 사용할 경우 40 나노미터 이하로 히터 플러그 직경을 감소시킬 수 없어 고집적화 및 저전력소모 상변화 기억 소자의 구현이 어렵게된다.
따라서 끊임없이 고집적화하는 추세의 반도체 업계에서 고집적화 및 저전력소모가 가능한 상변화 기억 소자가 절실히 요구되고 있다.
이에, 본 발명의 실시예들은 고집적, 저전력소모의 상변화 기억 소자 및 그 제조 방법을 제공한다.
도 1은 본 발명의 일 실시예에 따른 상변화 기억 소자를 개략적으로 도시하는 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 상변화 기억 소자를 개략적으로 도시하는 단면도이다.
도 3은 본 발명의 또 다른 실시예에 따른 상변화 기억 소자를 개략적으로 도시하는 단면도이다.
도 4 내지 도 7은 도 1에 보여진 상변화 기억 소자를 제조하는 일 실시예에 따른 방법을 설명하기 위해 공정 순서에 따라 나열한 단면도들이다.
도 8 내지 도 11은 도 1에 보여진 상변화 기억 소자를 제조하는 다른 실시예에 따른 방법을 설명하기 위해 공정 순서에 따라 나열한 단면도들이다.
도 12 내지 도 15는 도 2에 보여진 상변화 기억 소자를 제조하는 일 실시예에 따른 방법을 설명하기 위해 공정 순서에 따라 나열한 단면도들이다.
도 16 내지 도 19는 도 3에 보여진 상변화 기억 소자를 제조하는 일 실시예에 따른 방법을 설명하기 위해 공정 순서에 따라 나열한 단면도들이다.
도 20은 본 발명의 또 다른 실시예에 따른 상변화 기억 소자를 개략적으로도시하는 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명
103a, 203a, 303a, 403a, 803a, 1203a, 1603a, 2003a : 하부도전패턴
109r, 209r, 309, 409r, 809, 809r, 1209r1609,2009r : 탄소나노뉴브
111a, 211a, 311a, 411, 1211, 1611, 1611a : 상변화물질막( 또는 패턴)
113a, 213a, 313a, 413, 1213, 1613, 1613a : 상부전극막( 또는 패턴)
107, 207,307, 407, 807,1207, 1607, 2007 : 접촉구
본 발명의 일 특징에 따른 상변화 기억 소자는 기판상에 배치된 하부도전패턴과, 상기 기판상에 형성되고 상기 하부도전패턴의 상부표면의 적어도 일부분을 노출시키는 접촉구를 가지는 절연막과, 상기 하부도전패턴의 상기 노출된 상부표면과 상기 접촉구내의 상기 절연막 측벽들상에 형성되고 상기 절연막 상부표면 이하의 높이로 충전된 탄소나노튜브와, 상기 탄소나노튜브에 접하도록 상기 절연막 상부표면에 배치된 상변화물질막패턴과, 상기 상변화물질막패턴 상에 배치된 상부도전패턴을 포함한다.
상기 탄소나노튜브는 통상적인 질화티타늄보다 전류 밀도 내성이 크기 때문에 고집적 소자 구현을 가능케 한다.
일 실시예에 있어서, 상기 탄소나노튜브의 상부표면이 상기 절연막의 상부표면보다 낮은 것이 바람직하다. 이 경우, 상기 상변화물질막패턴이 접촉구 내부로 연장하게 된다. 즉 상기 접촉구 상부를 상기 상변화물질막패턴이 채우게 되어 탄소나노뉴브 및 상변화물질막패턴 사이의 접촉영역이 접촉구 내에 위치하게 된다. 결과적으로 소자 동작 전류를 감소시킬 수 있다.
일 실시예에 있어서, 상기 탄소나노튜브의 직경은 상기 접촉구의 직경보다 작으며, 상기 탄소나노튜브 및 상기 접촉구를 한정하는 상기 절연막 측면 사이의 공간 영역을 지지 절연막이 채운다. 바람직하게 상기 지지 절연막은 열차단 효과가 뛰어난 다공정 절연막이다. 다공성 절연막이 접촉구 내에 위치한 나노튜브 또는 접촉구 내부로 확장한 상변화물질막패턴의 외면을 감싸 단열기능을 하기 때문에, 저전력소모 소자 구현에 매우 유리하게 작용한다. 예컨대, 상기 다공성 절연막은 SOG막으로 형성될 수 있다. 또한 실리케이트 계열 스핀 온 유전막(Silicate base spin on dielectric:SOD)을 스핀 코팅한 후 열처리 하여 형성할 수 있다.
일 실시예에 있어서, 상기 상변화물질막패턴은 Te, Se 중 적어도 하나 이상 선택되고 게르마늄(Ge), 안티모니(Sb), 비스무스(Bi), 납(Pb), 주석(Sn), 금(Ag), 비소(As), 황(S), 실리콘(Si), 인(P), 산소원자(O), 질소원자(N) 중에서 적어도 하나 이상 선택된 물질의 조합으로 이루어 진다.
일 실시예에 있어서, 상기 하부도전패턴은 코발트, 니켈, 철, 크롬, 루테늄, 오스뮴, 이리듐, 백금, 팔라듐, 은, 금, 티타늄, 지르코늄, 니오븀, 탄탈륨, 텅스텐, 몰리브덴, 텅스텐실리사이드, 코발트실리사이드, 니켈실리사이드, 텅스텐티타늄 또는 이들의 조합막일 수 있다.
일 실시예에 있어서, 상기 상부도전패턴은 질화티탄, 질화탄탈륨, 질화몰리브덴, 질화니오븀, 질화실리콘티타늄, 질화알루미늄티탄, 질화보론티탄, 질화실리콘지르코늄, 질화실리콘텅스텐, 질화보론텅스텐, 질화알루미늄지르코늄, 질화실리콘몰리브덴, 질화알루미늄몰리브덴, 질화실리콘탄탈륨, 질화알루미늄탄탈륨, 질화산화티탄, 질화산화알루미늄티탄, 질화산화텅스텐, 질화산화탄탈륨, 티타늄, 탄탈륨, 알루미늄티타늄, 지르코늄, 하프늄, 몰리브텐, 텅스텐, 구리, 알루미늄, 알루미늄-구리 합금, 알루미늄-구리-실리콘 합금, 텅스텐티타늄, 텅스텐시리사이드로 이루어진 그룹에서 선택된 어느 하나 이상으로 형성된다.
본 발명의 일 특징에 따른 상변화 기억 소자 제조 방법은 기판상에 하부도전패턴을 형성하고, 상기 하부도전패턴을 노출시키는 접촉구를 구비하는 절연막을 상기 기판상에 형성하고, 상기 접촉구에 의해 노출된 하부도전패턴상에 상기 절연막의 상부표면의 높이 이하의 높이를 가지는 탄소나노튜브를 형성하고, 상기 절연막 및 상기 탄소나노튜브 상부표면상에 상변화물질막패턴 및 상부도전패턴을 형성하는 것을 포함한다.
일 실시예에 있어서, 상기 접촉구에 의해 노출된 하부도전패턴상에 상기 절연막의 상부표면의 높이 이하의 높이를 가지는 탄소나노튜브를 형성하는 것은, 상기 하부도전패턴상에 상기 절연막의 상부표면 이하로 탄소나노튜브를 성장시키는 것을 포함한다. 바람직하게, 상기 탄소나노튜브의 상부표면이 상기 절연막의 상부표면보다 낮도로 상기 나노튜브를 성장시킨다. 이에 따라, 상기 상변화물질막패턴은 상기 접촉구 내부로 연장한다. 이때, 상기 접촉구 측벽에 절연막 스페이서를 더 형성할 수도 있다.
일 실시예에 있어서, 상기 접촉구에 의해 노출된 하부도전패턴상에 상기 절연막 상부표면의 높이 이하의 높이를 가지는 탄소나노튜브를 형성하는 것은, 상기하부도전패턴상에 상기 절연막 상부표면 이상의 높이를 갖도록 탄소나노튜브를 성장시키고, 상기 절연막 상부표면으로부터 돌출된 탄소나노튜브를 피복하도록 상기 절연막 상에 지지 절연막을 형성하고, 상기 절연막이 노출될 때까지 상기 지지 절연막 및 탄소나노튜브에 대한 평탄화 공정을 진행하는 것을 포함한다. 바람직하게는, 상기 평탄화 공정을 진행한 이후에, 상기 절연막의 상부표면보다 더 낮아지도록 상기 탄소나노튜브에 대한 선택적인 에치백공정을 진행하는 것을 더 포함한다. 이 경우, 상기 상변화물질막패턴은 상기 접촉구 내부로 연장한다.
일 실시예에 있어서, 상기 탄소나노튜브는 그 직경이 상기 접촉구의 직경보다 작은 직경을 갖도록 성장되고, 상기 지지 절연막은 상기 탄소나노튜브의 외벽을 감싸도록 잔존하는 접촉구 내부를 더 채우게 된다. 바람직하게, 상기 지지 절연막은 다공성 절연막으로 형성된다. 상기 다공성 절연막은 SOG막을 증착한 후 이를 열처리하여 형성될 수 있다. 또 실리케이트 계열 스핀 온 유전막(Silicate base spin on dielectric:SOD)을 스핀 코팅한 후 열처리 하여 형성할 수 있다.
일 실시예에 있어서, 상기 접촉구에 의해 노출된 하부도전패턴상에 상기 절연막의 상부표면의 높이 이하의 높이를 가지는 탄소나노튜브를 형성하는 것은, 상기 하부도전패턴상에 상기 절연막의 상부표면 이하로 상기 접촉구보다 직경이 작도록 탄소나노튜브를 성장시키고, 잔존하는 접촉구를 채워 상기 탄소나노튜브의 외벽을 감싸도록 상기 절연막 상에 지지 절연막을 형성하고, 상기 지지 절연막을 선택적으로 에치백하여 상기 탄소나노튜브 상부표면을 노출시키는 것을 포함한다. 바람직하게, 상기 지지 절연막은 다공성 절연막으로 형성된다. 상기 다공성 절연막은SOG막을 증착한 후 이를 열처리하여 형성될 수 있다. 또는 실리케이트 계열 스핀 온 유전막(Silicate base spin on dielectric:SOD)을 스핀 코팅한 후 열처리 하여 형성할 수 있다.
일 실시예에 있어서, 상기 탄소나노튜브는 열 화학기상증착법, 플라즈마 화학기상증착법, 전자가속공명(ECR) 화학기상증착법, 전기방전법, 레이저 증착법 등으로 형성될 수 있다.
일 실시예에 있어서, 상기 하부도전패턴은 코발트, 니켈, 철, 크롬, 루테늄, 오스뮴, 이리듐, 백금, 팔라듐, 은, 금, 티타늄, 지르코늄, 니오븀, 탄탈륨, 텅스텐, 몰리브덴, 텅스텐실리사이드, 코발트실리사이드, 니켈실리사이드, 텅스텐티타늄 또는 이들의 조합막으로 형성될 수 있다.
일 실시예에 있어서, 상기 상변화물질막패턴은 Te, Se 중 적어도 하나 이상 선택되고 Ge, Sb, Bi, Pb, Sn, Ag, As, S, Si, P, O, N 중에서 적어도 하나 이상 선택된 물질의 조합으로 형성될 수 있다.
일 실시예에 있어서, 상기 상부도전패턴은, 질화티탄(TiN), 질화탄탈륨(TaN), 질화몰리브덴(MoN), 질화니오븀(NbN), 질화실리콘티타늄(TiSiN), 질화알루미늄티탄(TiAlN), 질화보론티탄(TiBN), 질화실리콘지르코늄(ZrSiN), 질화실리콘텅스텐(WSiN), 질화보론텅스텐(WBN), 질화알루미늄지르코늄(ZrAlN), 질화실리콘몰리브덴(MoSiN), 질화알루미늄몰리브덴(MoAlN), 질화실리콘탄탈륨(TaSiN), 질화알루미늄탄탈륨(TaAlN), 질화산화티탄(TiON), 질화산화알루미늄티탄(TiAlON), 질화산화텅스텐(WON), 질화산화탄탈륨(TaON) 티타늄, 탄탈륨, 알루미늄티타늄, 지르코늄, 하프늄, 몰리브텐, 텅스텐, 구리, 알루미늄, 알루미늄-구리 합금, 알루미늄-구리-실리콘 합금, 텅스텐티타늄, 텅스텐시리사이드로 이루어진 그룹에서 선택된 어느 하나 이상으로 형성될 수 있다.
이하 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층(또는 막), 패턴 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층(또는 막)이 다른 층(또는 막) 또는 기판 "상"에 있다고(또는 형성된다고) 언급되어지는 경우에 그것은 다른 층(또는 막) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다.
도 1은 본 발명의 일 실시예에 따른 상변화 기억 소자를 개략적으로 도시하는 단면도이다. 도 1을 참조하면, 기판(101) 상에 하부도전패턴(103a)이 형성되어 있다. 상기 하부도전패턴(103a)을 피복하도록 상기 기판(101) 상에 절연막(105)이 형성되어 있다. 상기 절연막(105)에는 상기 하부도전패턴(103a)을 노출시키는 접촉구(contact hole)(107)가 정의되어 있다. 상기 절연막(105)은 예컨대, 실리콘산화막으로 형성될 수 있다.
상기 접촉구(107) 내부에 그것의 일부분을 채우는 탄소나노튜브(109r)가 위치하고 있다. 상기 탄소나노튜브(109r)는 상기 하부도전패턴(103a)과 접촉하며 그상부표면은 상기 절연막(105)의 상부표면보다 낮다.
상기 접촉구(107)의 나머지 부분, 즉, 상기 접촉구(107)의 윗부분을 채우는 동시에 상기 절연막(105) 상에 상변화물질막패턴(111a)이 위치하고 있다. 상기 상변화물질막패턴(111a) 상에 상부도전패턴(113a)이 형성되어 있다. 상기 접촉구(107)의 일부를 상기 탄소나노뉴브(109r)가 채우기 때문에, 상기 상변화물질막패턴(111a)은 상기 접촉구(107) 내부로 연장한 연장부(111ae)를 갖는다. 결국 상기 상변화물질막패턴(111a) 및 상기 탄소나노튜브(109r) 사이의 접촉영역이 상기 접촉구(107) 내에 위치하게 된다.
따라서, 예컨대, 프로그램 동작시, 상기 하부도전패턴(103a) 및 상기 상부도전패턴(113a) 사이에 전류 통로가 형서되어 상기 탄소나노튜브(109r)를 통해 상기 상변화물질막패턴(111a)에 전류가 공급되면, 상기 접촉구(107) 내에 연장한 상변화물질막패턴 부분(111ae)에서 전류 밀도가 집중하게 된다. 이에 따라, 상기 상변화물질막패턴(111a) 중 그 결정 구조가 변하는 부분(프로그램영역)(111ap)이 상기 접촉구(107) 내에 위치한 확장부(111ae)에서 형성되고 이에 따라 프로그램영역의 부피를 줄일 수 있다. 이는 결과적으로 낮은 전력 소모로 이어진다.
상기 하부도전패턴(103a)은 탄소나노튜브 성장에 대한 촉매작용을 할 수 있는 금속성 물질이다. 예컨대, 상기 하부도전패턴(103a)은 코발트(Co), 니켈(Ni), 철(Fe), 크롬(Cr), 루테늄(Ru), 오스뮴(Os), 이리륨(Ir), 백금(Pt), 팔라듐(Pd), 은(Ag), 금(Au), 티타늄(Ti), 지르코늄(Zr), 니오븀(Nb), 탄탈륨(Ta), 텅스텐(Tw), 몰리브덴(Mo), 텅스텐실리사이드(WSi), 코발트실리사이드(CoSi),니켈실리사이드(NiSi), 텅스텐티타늄(TiW) 또는 이들의 조합막으로 형성될 수 있다.
상변화물질막패턴(111a)은 Te, Se 중 적어도 하나 이상 선택되고 Ge, Sb, Bi, Pb, Sn, Ag, As, S, Si, P, O, N 중에서 적어도 하나 이상 선택된 물질의 조합으로 형성될 수 있다.
상기 상부도전패턴은 질화티탄(TiN),질화탄탈륨(TaN),질화몰리브덴(MoN),질화니오븀(NbN),질화실리콘티타늄(TiSiN),질화알루미늄티탄(TiAlN),질화보론티탄(TiBN),질화실리콘지르코늄(ZrSiN),질화실리콘텅스텐(WSiN),질화보론텅스텐(WBN),질화알루미늄지르코늄(ZrAlN),질화실리콘몰리브덴(MoSiN),질화알루미늄몰리브덴(MoAlN),질화실리콘탄탈륨(TaSiN),질화알루미늄탄탈륨(TaAlN),질화산화티탄(TiON),질화산화알루미늄티탄(TiAlON),질화산화텅스텐(WON),질화산화탄탈륨(TaON),티타늄(Ti),탄탈륨(Ta),알루미늄티타늄(TiAl),지르코늄(Zr),하프늄(Hf),몰리브텐(Mo),텅스텐(W),구리(Cu),알루미늄(Al),알루미늄-구리(Al-Cu),알루미늄-구리-실리콘(Al-Cu-Si),텅스텐티타늄(TiW),텅스텐시리사이드(WSi)로 이루어진 그룹에서 선택된 어느 하나 이상으로 형성될 수 있다.
탄소나노튜브는 질화티타늄에 비해서 전류 밀도 내성이 크기 때문에 쓰기 전류 1 밀리암페어 하에서 그 직경이 약 10 나노미터까지 줄어들어도 전류 밀도 약 109A/cm2를 견디어 낼 수 있다. 따라서, 고집적 저전력 소모 소자를 구현할 수 있다.
도 2는 본 발명의 다른 실시예에 따른 상변화 기억 소자를 개략적으로 도시하는 단면도이다. 도 2를 참조하여, 본 실시예의 소자에서는 탄소나노튜브(209r)의 직경이 접촉구(207)의 직경보다 작으며, 상기 탄소나노튜브(209r) 및 상기 접촉구(207)을 한정하는 절연막(205)의 측면 사이에 지지 절연막(215a)이 개재하는 것을 제외하고는 기본적으로 도 1을 참조하여 설명한 소자와 같은 구조를 가진다. 설명의 중복을 피하기 위해서 중복되는 내용에 대한 설명은 생략한다.
즉, 상기 접촉구(207) 내부에서 상기 지지 절연막(215a)이 상기 탄소나노튜브(209r) 외벽을 감싸 그것을 보호한다. 물리적이으로 보호할 뿐 아니라 후술하는 바와 같이 열차단 기능도 한다. 상기 지지 절연막(215a)이 상기 탄소나노튜브(209r)을 물리적으로 지지하기 때문에, 상기 탄소나노뉴브(209r)의 직경을 가능한 작게 할 수 있다.
본 실시예의 경우, 상변화물질막패턴(211a) 및 상기 탄소나노튜브(209r) 사이의 접촉영역이 도 1을 참조하여 설명한 소자에서의 그것보다 더 작다.
바람직하게, 상기 지지 절연막(215a)은 열 차단능력이 우수한 절연막인 것이다. 예컨대, 상기 지지 절연막(215a)은 다공성 절연막인 것이 바람직하다. 다공성 절연막의 일 예로서 SOG막을 사용할 수 있다. 또는 실리케이트 계열 스핀 온 유전막(Silicate base spin on dielectric:SOD)을 스핀 코팅한 후 열처리 하여 형성할 수 있다.
상기 지지 절연막(215a)은 상기 탄소나노튜브(209r)를 물리적으로 지지하는 기능을 할 뿐 아니라 우수한 단열 기능을 하기 때문에 소자 동작시 필요되는 전류량을 줄일 수 있다.
도 3은 본 발명의 또 다른 실시예에 따른 상변화 기억 소자를 개략적으로 도시하는 단면도이다. 도 3을 참조하면, 탄소나노튜브(309)가 접촉구(307)의 높이와 동일한 것을 제외하고는 기본적으로 도 2를 참조하여 설명한 소자와 같은 구조를 가진다. 즉, 상기 접촉구(307)의 직경보다 상기 탄소나노튜브(309)의 직경이 작고 이에 따라 상기 접촉구(307)를 한정하는 절연막의 측면 및 상기 탄소나노튜(309) 사이의 공간 영역을 지지 절연막(315a)이 채운다. 본 실시예의 경우, 도 1을 참조하여 설명한 소자에 비해서 상변화물질막패턴 및 탄소나노튜브 사이의 접촉영역이 더 줄어든다. 또한 상기 지지 절연막(315a)를 다공성 절연막으로 형성하여 우수한 단열기능을 가지기 때문에 저전력 소자 구현에 유리하게 작용한다.
절연막(305), 상기 탄소나노튜브(309) 및 상기 지지 절연막(307) 상부 표면상에 상변화물질막패턴(311a)이 형성되어 있고, 상기 상변화물질막패턴(311a) 상부표면상에 상부도전패턴(313a)이 형성되어 있다.
비록 도면에는 도의 간략화를 위해서 도시하지 않았지만, 이상에서 언급한 본 발명의 실시예에 따른 소자들에서, 접촉구 내측벽에 절연막 스페이서가 더 형성될 수 있음은 당업자에 있어서 자명하다. 즉 본 실시예들에서 탄소나노튜브는 이와 같은 절연막 스페이서가 형성된 접촉구 내에 형성될 수 있다. 이와 같이 절연막 스페이서가 형성되었을 때의 접촉구의 직경은 스페이서에 의해서 좁혀진 상태의 접촉구의 직경을 의미한다.
이제 앞서 설명한 소자들을 제조하는 방법들에 대하여 설명하기로 한다. 설명의 중복을 피하기 위하여 동일한 제조 공정들에 대해서는 중복적인 설명을 생략하기로 한다.
도 4 내지 도 7은 도 1을 참조하여 설명한 소자를 제조하는 방법을 설명하기 위해 주요 공정 단계들에서의 기판의 단면을 도시하는 단면도들이다. 먼저 도 4를 참조하여, 기판(401)을 준비한다. 상기 기판(401)은 실리콘, 실리콘-게르마늄 등의 반도체 기판이다. 상기 기판(401) 상에 하부도전패턴(403a)을 형성한다. 비록 도면에는 도시하지 않았지만, 상기 하부도전패턴(403)을 형성하기 전에 통상적인 공정을 사용하여 소자분리공정을 진행하고, 게이트, 소오스 및 드레인을 포함하는 트랜지스터를 형성한다. 상기 하부도전패턴(403a)은 예컨대, 상기 트랜지스터의 소오스에 전기적으로 연결된다. 또, 상기 하부도전패턴(403a)을 형성할 때, 동시에 상기 트랜지스터의 드레인에 전기적으로 접속하는 하부금속배선을 형성하는 것이 바람직하다.
상기 하부도전패턴(403a)은 탄소나노튜브 성장에 대한 촉매작용을 하는 금속성 물질로 형성한다. 예컨대, 상기 하부도전패턴(403a)은 코발트, 니켈, 철, 크롬, 루테늄, 오스뮴, 이리륨, 백금, 팔라듐, 은, 금, 티타늄, 지르코늄, 니오븀, 탄탈륨, 텅스텐, 몰리브덴, 텅스텐실리사이드, 코발트실리사이드, 니켈실리사이드, 텅스텐티타늄 또는 이들의 조합막으로 형성될 수 있다.
계속해서 도 4를 참조하여, 상기 하부도전패턴(403a)을 피복하도록 상기 기판(401) 상에 절연막(405)을 형성한다. 상기 절연막(405)은 화학기상증착법에 의한 실리콘산화막으로 형성될 수 있다.
다음 도 5를 참조하여, 상기 절연막(405)을 패터닝하여 상기 하부도전패턴(403a)을 노출시키는 접촉구(407)를 형성한다. 상기 접촉구(407)는 노출된 하부도전패턴 및 상기 절연막(405)의 측면(405s)에 의해 한정된다.
다음 도 6을 참조하여, 상기 접촉구(407)에 의해 노출된 하부도전패턴(403a) 표면으로부터 탄소나노튜브(409r)를 성장시킨다. 공정 시간을 조절하면 성장되는 탄소나노튜브(409r)의 높이를 자유로이 결정할 수 있다. 상기 탄소나노튜브(409r)는 열 화학기상증착법, 플라즈마 화학기상증착법, 전자가속공명(ECR:electro cyclotron resonance) 화학기상증착법, 전기방전법, 레이저 증착법 등으로 형성될 수 있다.
예컨대, 화하기상증착법의 경우, 탄소 소오스(source)로서 C2H4, CH4, CO, CO2, 메탄올 같은 알코올, C4F6같은 활로겐화 탄소를 사용하고, 반응가스로서 질소 가스, 암모니아 가스, 수소 가스를 사용하고, 운송 가스(carrier gas)로서 아르곤, 헬륨, 네온 등의 불활성 가스를 사용한다.
본 실시예에서, 상기 탄소나노튜브(409r)는 그 상부표면(409t)의 높이가 상기 절연막(405)의 상부표면(405t)의 높이보다 낮도록 성장한다. 이는 공정 시간을 조절함으로써 용이하게 달성할 수 있다. 따라서 상기 탄소나노튜브(409r)는 상기 접촉구(407)의 일부분만을 채우게 된다.
실시예에 따라서는 상기 탄소나노뉴브(409r)를 형성하기 전에 상기 접촉구(407) 측벽에 절연막 스페이서를 더 형성할 수 있다.
다음 도 7을 참조하여, 잔존하는 접촉구(407r) 및 상기 절연막(405) 상에 상변화물질막(411) 및 상부도전막(413)을 차례로 형성한다. 여기서, 상기 상변화물질막(411)은 상기 접촉구(407) 내부로 연장하는 연장부(411ae)를 갖게된다.
상기 상변화물질막(411)은 온도(또는 열)에 따라서 그 결정구조가 변하는 물질로 형성된다. 예컨대, 상기 상변화물질막(411)은 Te, Se 중 적어도 하나 이상 선택되고 Ge, Sb, Bi, Pb, Sn, Ag, As, S, Si, P, O, N 중에서 적어도 하나 이상 선택된 물질의 조합으로 형성될 수 있다.
일 예로서, Ge-Sb-Te을 스퍼터링 방법을 사용하여 형성하는 경우를 설명한다. Ge-Sb-Te를 타겟으로 하여 약 10mm Torr 의 아르곤, 약 500와트의 DC 파워에서 형성한다.
상기 상부도전막(413)은 질화티탄(TiN),질화탄탈륨(TaN),질화몰리브덴(MoN),질화니오븀(NbN),질화실리콘티타늄(TiSiN),질화알루미늄티탄(TiAlN),질화보론티탄(TiBN),질화실리콘지르코늄(ZrSiN),질화실리콘텅스텐(WSiN),질화보론텅스텐(WBN),질화알루미늄지르코늄(ZrAlN),질화실리콘몰리브덴(MoSiN),질화알루미늄몰리브덴(MoAlN),질화실리콘탄탈륨(TaSiN),질화알루미늄탄탈륨(TaAlN),질화산화티탄(TiON),질화산화알루미늄티탄(TiAlON),질화산화텅스텐(WON),질화산화탄탈륨(TaON),티타늄(Ti),탄탈륨(Ta),알루미늄티타늄(TiAl),지르코늄(Zr),하프늄(Hf),몰리브텐(Mo),텅스텐(W),구리(Cu),알루미늄(Al),알루미늄-구리(Al-Cu),알루미늄-구리-실리콘(Al-Cu-Si),텅스텐티타늄(TiW),텅스텐시리사이드(WSi)로 이루어진 그룹에서 선택된 어느 하나 이상으로 형성될 수 있다.
다음, 상기 상부도전막(413) 및 상기 상변화물질막(411)을 패터닝하여 도 1에 도시된 바와 같이 상부도전막패턴(413a) 및 상변화물질막패턴(411a)을 형성한다.
후속 공정으로 상기 상부도전막패턴(413a)에 전기적으로 접속하는 상부금속배선을 형성하는 공정을 진행한다.
실시예에 따라서는 상기 상변화물질막(411)을 형성하기 전에, 잔존하는 접촉구(407r)의 직경을 더 감소시키기 위해서 그 측벽에 절연막 스페이서를 더 형성할 수 도 있다.
이제 도 8 내지 도 11을 참조하여 도 1에 보여진 상변화 기억 소자를 형성하는 다른 방법을 설명하기로 한다. 먼저 도 8을 참조하여, 앞서 설명한 방법과 동일하게, 기판(801) 상에 하부도전패턴(803a)을 형성하고, 접촉구(807)를 구비하는 절연막(805)를 형성한다.
계속 해서 도 8을 참조하여, 상기 접촉구(807)에 의해 노출된 하부도전패턴(803a) 표면 상에 탄소나노튜브(809)를 성장시킨다. 본 실시예에 있어서, 상기 탄소나노튜브(809)는 상기 접촉구(807)를 완전히 채우며 또한 상기 절연막(805)의 상부표면9805t) 위쪽으로 돌출한다.
다음 도 9를 참조하여, 상기 절연막(805) 및 상기 돌출된 탄소나노튜브(807)를 피복하도록 지지 절연막(815)을 형성한다. 상기 지지 절연막(815) 예컨대, 화학기상증착법에 의한 실리콘산화막으로 형성될 수 있다. 또한 열차단성이 우수한 다공성 절연막으로 형성될 수 도 있다. 다공성 절연막의 경우, 실리케이트 계열 스핀온 유전막(Silicate base spin on dielectric:SOD)을 스핀 코팅한 후 열처리 하여 형성한다.
다음 도 10을 참조하여, 상기 절연막(805)의 상부가 노출될때까지 상기 지지 절연막(815) 및 돌출된 탄소나노튜브(809)를 평탄화식각한다. 이에 따라 탄소나노튜브(809)는 접촉구(807) 내에만 남게 된다. 여기서 평탄화 공정 시간을 조절하여 상기 절연막(805)의 상부가 노출될 때 평탄화 공정이 중단되도록 한다.
다른 방법으로 평탄화 식각 저지막을 사용할 수 도 있다. 즉, 평탄화 식각을 저지시키는 평탄화 식각 저지막이 상기 절연막(805) 상부에 형성될 수 있다. 간략히 설명을 하면, 상기 기판(801) 및 상기 하부도전패턴(803a)를 피복하도록 상기 절연막(805)를 형성한 후 그 상부에 평탄화 식각 저지막을 형성한다. 그런 다음 상기 식각 저지막 및 절연막을 패터닝하여 상기 접촉구(807)를 형성하고 탄소나노튜브를 성장시킨다. 그런 다음 상기 식각 저지막 및 돌출된 탄소나노튜브 상에 지지 절연막을 형성한 후 상기 평탄화 식각 저지막을 평탄화 저지층으로 사용하여 평탄화 공정을 진행한다.
다음 도 11을 참조하여, 상기 탄소나노뉴브에 대한 선택적인 에치백 공정을 진행하여 그 상부표면(809t)의 높이가 상기 절연막(805)의 상부표면의 높이보다 더 낮아지도록 한다. 이에 따라 상기 탄소나노튜브(809r) 상부를 노출시키는 상기 도 6의 잔존하는 접촉구(407r)에 대응하는 함몰부(807r)가 정의된다. 선택적인 공정으로서, 상기 함몰부(807r)의 측벽에 절연막 스페이서(817)를 더 형성할 수 있다. 이로 인해 상변화물질막패턴 및 탄소나노튜브 사이의 접촉 영역이 더욱더 감소하게된다. 이와 같은 절연막 스페이서(817)는 바람직하게 상기 절연막(405)에 대해서 식각 선택비를 가지는 물질로 형성된다. 예컨대, 절연막 스페이서(817)는 실리콘 질화막으로 형성될 수 있다.
상술한 실시예에서, 공정에 따라서 도 9에서 상기 지지 절연막(815)의 상부가 평탄하게 형성될 경우, 상기 탄소나노튜브 상부표면이 노출될 때까지 평탄화 공정을 진행한다. 그런 다음 상기 노출된 탄소나노튜브를 선택적으로 에치백한다. 이 경우, 상기 지지 절연막(815)은 다공성 절연막으로 형성되는 것이 바람직하다.
후속 공정은 앞서 설명한 방법과 동일하게, 상변화물질막 및 상부도전막을 증착하고 이들을 패터닝한다.
이제 도 12 내지 도 15를 참조하여 도 2에 보여진 상변화 기억 소자를 형성하는 방법에 대해서 설명을 하기로 한다. 먼저 도 12를 참조하여, 앞서 설명한 방법과 동일하게, 기판(1201) 상에 하부도전패턴(1203a)을 형성하고, 접촉구(1207)를 구비하는 절연막(1205)를 형성한다.
계속해서 도 12를 참조하여, 상기 접촉구(1207)에 의해 노출된 하부도전패턴(1203a) 표면으로부터 수직하게 탄소나노튜브(1209r)를 성장시킨다. 이때, 공정 조건을 조절하여 상기 탄소나노튜브(1209r)의 직경이 상기 접촉구(1207)의 직경보다 작도록 하며 또한 그 높이가 상기 절연막(1205)의 높이보다 더 낮도록, 즉 상기 탄소나노튜브의 상부표면(1209rt)이 상기 절연막의 상부표면(1205t) 보다 낮도록 상기 탄소나노튜브(1209r)를 성장시킨다.
실시예에 따라서는 상기 탄소나노튜브(1209r)를 성장시키기 전에 상기 접촉구(1207) 측벽에 절연막 스페이서를 더 형성할 수 도 있다.
다음, 도 13을 참조하여, 잔존하는 접촉구(1207r)를 완전히 채워 상기 탄소나노튜브(1209r)의 외측면(1209rs)을 감싸도록 지지 절연막(1215)을 상기 절연막(1203) 상에 형성한다. 상기 지지 절연막(1215)은 단차도포성이 우수한 절연막으로 형성한다. 바람직하게 열차단성이 우수한 다공성 절연막으로 형성한다. 예컨대, SOG막을 증착한 후 이를 열처리 하여 형성한다. 또, 실리케이트 계열 스핀 온 유전막(Silicate base spin on dielectric:SOD)을 스핀 코팅한 후 열처리 하여 형성한다. 이 같은 열차단성이 우수한 절연막이 탄소나노튜브를 감싸기 때문에 소자 동작시 필요되는 전류 크기를 감소시킬 수 있다.
다음 도 14를 참조하여, 상기 탄소나노튜브(1209r)의 상부표면이 노출될 때 까지 상기 지지 절연막(1215)을 제거한다. 여기서, 상기 지지 절연막(1215)을 제거하는 방법으로, 평탄화 공정 및 에치백 공정을 순차적으로 진행하는 방법과 에치백 공정을 진행하는 방법이 있다. 전자의 경우, 상기 절연막(1205)이 노출될 때까지 평탄화 공정을 진행하고 이어서 상기 탄소나노튜브(1209r)가 노출될 때까지 에치백 공정을 진행한다. 후자의 경우, 처음부터 탄소나노튜브가 노출될 때까지 선택적으로 지지 절연막을 에치백한다.
다음 도 15를 참조하여, 상변화물질막(1211) 및 상부도전막(1213)을 순차적으로 형성한 후 패터닝 공정을 진행한다.
본 실시예에 따르면, 탄소나노튜브의 직경을 접촉구의 직경보다 작게 형성할 수 있어 상변화물질막패턴 및 탄소나노튜브 사이의 접촉 면적을 현격히 줄일 수 있어 소자 동작시 필요되는 전력 소로를 줄일 수 있다. 또한, 단열기능이 매우 우수한 지지 절연막이 탄소나노튜브를 감싼다. 또, 상변화물질막이 접촉구 내부로 확장되어 있어 프로그램 영역이 접촉구 내부에 한정되기 때문에 프로그램 동작시 필요되는 전력 소로를 더욱 더욱 감소시킬 수 있다.
이제 도 16 내지 도 19를 참조하여 도 3에 보여진 상변화 기억 소자를 형성하는 방법에 대하여 설명을 한다. 먼저 도 16을 참조하여, 앞서 설명한 방법과 동일하게, 기판(1601) 상에 하부도전패턴(1603a)을 형성하고, 접촉구(1607)를 구비하는 절연막(1605)를 형성한다.
계속해서 도 16를 참조하여, 상기 접촉구(1607)에 의해 노출된 하부도전패턴(1603a) 표면으로부터 수직하게 탄소나노튜브(1609)를 성장시킨다. 이때, 공정 조건을 조절하여 상기 탄소나노튜브(1609)의 직경이 상기 접촉구(1607)의 직경보다 작도록 하며 또한 그 높이가 상기 절연막(1205)의 높이보다 더 높도록, 즉 상기 탄소나노튜브의 상부표면(1609t)이 상기 절연막의 상부표면(1605t) 보다 높도록 상기 탄소나노튜브(1609)를 성장시킨다.
다음 도 17을 참조하여, 잔존하는 접촉구(1607r)를 완전히 채워 상기 탄소나노튜브(1609)의 외측면(1609s)을 감싸도록 지지 절연막(1615)을 상기 절연막(1603) 상에 형성한다. 상기 지지 절연막(1615)은 단차도포성이 우수한 절연막으로 형성한다. 바람직하게 열차단성이 우수한 다공성 절연막으로 형성한다. 예컨대, SOG막을 증착한 후 이를 열처리 하여 형성한다. 또 실리케이트 계열 스핀 온 유전막(Silicate base spin on dielectric:SOD)을 스핀 코팅한 후 열처리 하여 형성한다.
다음 도 18을 참조하여, 상기 절연막(1605)이 노출될 때까지 평탄화 공정을 진행하여, 상기 접촉구(1607) 내부에만 지지 절연막(1615a) 및 탄소나노튜브(1609)가 남게 한다
다음 도 19를 참조하여, 상기 절연막(1605), 탄소나노튜브(1609) 및 지지 절연막(1605) 상에 상변화물질막(1611) 및 상부도전막(1613)을 차례로 형성한다.
후속 공정으로 사진 식각 공정을 진행하여 도 3에 보여진 바와 같이, 상부도전막패턴(1613a) 및 상변화물질막패턴(1611a)을 형성한다.
여기서, 도 20에 도시된 바와 같이, 상기 상변화물질막(1611)을 형성하기 전에 상기 탄소나노튜브(1609)에 대한 선택적인 에치백 공정을 진행하여 그 상부표면이 상기 절연막(1605)의 상부표면보다 더 낮아지게 할 수 있다.
상술한 방법에서, 공정에 따라서 상기 지지 절연막(1615)의 상부가 평탄하게 형성될 경우, 상기 탄소나노튜브 상부표면이 노출될 때까지 평탄화 공정을 진행할 수 도 있다. 또한, 탄소나노튜브가 노출될 때까지 평탄화 공정을 진행한 다음 상기 노출된 탄소나노튜브를 선택적으로 에치백할 수 도 있다.
본 실시예에 따르면, 탄소나노튜브의 직경을 접촉구의 직경보다 작게 형성할 수 있어 상변화물질막패턴 및 탄소나노튜브 사이의 접촉 면적을 현격히 줄일 수 있어 소자 동작시 필요되는 전력 소로를 줄일 수 있다. 또한, 지지 절연막이 탄소나노튜브를 감싸고 있어 그것을 지지하는 동시에 우수한 단열효과를 나타낸다.
이제까지 본 발명에 대하여 그 바람직한 실시예(들)를 중심으로 살펴보았다.본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 본 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
이상의 본 발명에 따르면, 전류 밀도 내성이 우수한 탄소나노튜브를 사용하여 상변화물질막에 전류를 제공하기 때문에 탄소나노튜브의 직경을 아주 작게 가져갈 수 있어 고집적 소자를 구현하는데 매우 적합하다.
또한, 탄소나노뉴브의 높이를 조절함으로써 상변화물질막패턴이 접촉구 내부로 연장할 수 있기 때문에 프로그램 영역의 크기를 줄일 수 있어 전력 소모를 줄일 수 있다.
또한, 탄소나노튜브의 외벽을 열차단성이 우수한 다공성 절연막이 감싸고 있어 열전단 효율을 높일 수 있어 전력 소모를 더욱 줄일 수 있다.

Claims (26)

  1. 기판상에 배치된 하부도전패턴;
    상기 기판상에 형성되고 상기 하부도전패턴의 상부표면의 적어도 일부분을 노출시키는 접촉구를 가지는 절연막;
    상기 하부도전패턴의 상기 노출된 상부표면과 상기 접촉구내의 상기 절연막 측벽들상에 형성되고 상기 절연막 상부표면 이하의 높이로 충전된 탄소나노튜브;
    상기 탄소나노튜브 및 상기 절연막 상부표면에 배치된 상변화물질막패턴;
    상기 상변화물질막패턴 상에 배치된 상부도전패턴을 포함하는 상변화 기억 소자.
  2. 제 1 항에 있어서,
    상기 탄소나노튜브의 직경은 상기 접촉구의 직경보다 작으며,
    상기 탄소나노튜브 및 상기 접촉구를 한정하는 상기 절연막 측벽들 사이에 개재한 지지 절연막을 더 포함하는 것을 특징으로 하는 상변화 기억 소자.
  3. 제 2 항에 있어서,
    상기 상변화물질막패턴은 Te, Se 중 적어도 하나 이상 선택되고 Ge, Sb, Bi, Pb, Sn, Ag, As, S, Si, P, O, N 중에서 적어도 하나 이상 선택된 물질의 조합으로 이루어진 것을 특징으로 하는 상변화 기억 소자..
  4. 제 2 항에 있어서,
    상기 지지 절연막은 열차단율이 높은 다공성 절연막인 것을 특징으로 하는 상변화 기억 소자.
  5. 제 1 항에 있어서,
    상기 하부도전패턴은 코발트, 니켈, 철, 크롬, 루테늄, 오스뮴, 이리듐, 백금, 팔라듐, 은, 금, 티타늄, 지르코늄, 니오븀, 탄탈륨, 텅스텐, 몰리브덴, 텅스텐실리사이드, 코발트실리사이드, 니켈실리사이드, 텅스텐티타늄 또는 이들의 조합막인 것을 특징으로 하는 상변화 기억 소자.
  6. 제 1 항에 있어서,
    상기 탄소나노튜브의 상부표면은 상기 절연막의 상부표면보다 더 낮으며,
    상기 상변화물질막패턴은 상기 절연막의 상부표면으로부터 상기 접촉구 내부로 연장한 것을 특징으로 하는 상변화 기억 소자.
  7. 제 6 항에 있어서,
    상기 탄소나노튜브의 직경은 상기 접촉구의 직경보다 작으며,
    상기 접촉구를 한정하는 상기 절연막의 측면 및 상기 탄소나노튜브 사이 및 상기 접촉구 내부로 연장한 상변화물질막패턴 및 상기 절연막의 측면 사이에 배치된 지지 절연막을 더 포함하는 것을 특징으로 하는 상변화 기억 소자.
  8. 제 7 항에 있어서,
    상기 지지 절연막은 우수한 열차단 기능을 가지는 다공성 절연막인 것을 특징으로 하는 상변화 기억 소자.
  9. 제 6 항에 있어서,
    상기 접촉구 내부로 연장한 상변화물질막패턴 및 상기 접촉구를 한정하는 절연막 사이에 개재된 절연막 스페이서를 더 포함하는 것을 특징으로 하는 상변화 기억 소자.
  10. 제 7 항 내지 제 9 항중 어느 한 항에 있어서,
    상기 하부도전패턴은 코발트, 니켈, 철, 크롬, 루테늄, 오스뮴, 이리듐, 백금, 팔라듐, 은, 금, 티타늄, 지르코늄, 니오븀, 탄탈륨, 텅스텐, 몰리브덴, 텅스텐실리사이드, 코발트실리사이드, 니켈실리사이드, 텅스텐티타늄 또는 이들의 조합막인 것을 특징으로 하는 상변화 기억 소자.
  11. 기판상에 배치된 하부도전패턴;
    상기 기판상에 배치되어 상기 하부도전패턴을 노출시키는 접촉구를 가지는 절연막;
    상기 접촉구 내에서 하부도전패턴 표면으로부터 수직으로 형성되고 그 직경이 상기 접촉구의 직경보다 작은 탄소나노튜브;;
    잔존하는 접촉구를 채우는 지지 절연막;
    상기 지지 절연막, 탄소나노튜브 및 절연막 상부표면에 배치된 상변화물질막패턴;
    상기 상변화물질막패턴 상에 배치된 상부도전패턴을 포함하는 상변화 기억 소자.
  12. 제 11 항에 있어서,
    상기 지지 절연막은 열차단율이 높은 다공성 절연막인 것을 특징으로 하는 상변화 기억 소자.
  13. 기판상에 하부도전패턴을 형성하는 단계;
    상기 하부도전패턴을 노출시키는 접촉구를 구비하는 절연막을 상기 기판상에 형성하는 단계;
    상기 접촉구에 의해 노출된 하부도전패턴상에 상기 절연막 상부표면의 높이 이하의 높이를 가지는 탄소나노튜브를 형성하는 단계;
    상기 절연막 및 상기 나노튜브 상부표면상에 상변화물질막패턴 및 상부도전패턴을 형성하는 단계를 포함하는 상변화 기억 소자 형성 방법.
  14. 제 13 항에 있어서,
    상기 접촉구에 의해 노출된 하부도전패턴상에 상기 절연막 상부표면의 높이 이하의 높이를 가지는 탄소나노튜브를 형성하는 단계는:
    상기 하부도전패턴상에 상기 절연막 상부표면보다 낮도록 탄소나노튜브를 성장시키는 단계를 포함하며,
    상기 상변화물질막패턴은 상기 접촉구 내부로 연장한 것을 특징으로 하는 상변화 기억 소자 형성 방법.
  15. 제 14 항에 있어서,
    상기 절연막 상부표면보다 낮도록 탄소나노튜브를 성장시킨 후, 상기 접촉구 측벽에 절연막 스페이서를 형성하는 것을 더 포함하는 것을 특징으로 하는 상변화 기억 소자 형성 방법.
  16. 제 13 항에 있어서,
    상기 접촉구에 의해 노출된 하부도전패턴상에 상기 절연막 상부표면의 높이 이하의 높이를 가지는 탄소나노튜브를 형성하는 단계는:
    상기 하부도전패턴상에 상기 절연막 상부표면 이상의 높이를 갖도록 탄소나노튜브를 성장시키는 단계;
    상기 절연막 상부표면으로부터 돌출된 탄소나노튜브를 피복하도록 상기 절연막 상에 지지 절연막을 형성하는 단계;
    상기 절연막이 노출될 때까지 상기 지지 절연막 및 탄소나노튜브에 대한 평탄화 공정을 진행하는 단계를 포함하여 이루어지는 것을 특징으로 하는 상변화 기억 소자 형성 방법.
  17. 제 16 항에 있어서,
    상기 평탄화 공정을 진행한 이후에,
    상기 절연막 상부표면보다 더 낮아지도록 상기 탄소나노튜브에 대한 선택적인 에치백공정을 진행하는 단계를 더 포함하며,
    상기 상변화 물질막 패턴은 상기 접촉구 내부로 연장하는 것을 특징으로 하는 상변화 기억 소자 형성 방법.
  18. 제 16 항 또는 제 17 항에 있어서,
    상기 탄소나노튜브를 상기 접촉구의 직경보다 작은 직경으로 성장시키며,
    상기 지지 절연막은 다공성 절연막으로 형성되고 상기 탄소나노튜브의 외벽을 감싸도록 잔존하는 접촉구 내부를 더 채우는 것을 특징으로 하는 상변화 기억 소자 형성 방법.
  19. 제 18 항에 있어서,
    상기 다공성 절연막은 SOG막을 증착한 후 이를 열처리하여 형성하는 것을 특징으로 하는 상변화 기억 소자 형성 방법.
  20. 제 13 항에 있어서,
    상기 접촉구에 의해 노출된 하부도전패턴상에 상기 절연막 상부표면의 높이 이하의 높이를 가지는 탄소나노튜브를 형성하는 단계는:
    상기 하부도전패턴상에 상기 절연막 상부표면 이하로 상기 접촉구보다 직경이 작도록 탄소나노튜브를 성장시키는 단계;
    상기 접촉구를 채워 상기 탄소나노튜브의 외벽을 감싸도록 상기 절연막 상에 지지 절연막을 형성하는 단계;
    상기 지지 절연막을 선택적으로 에치백하여 상기 탄소나노튜브 상부표면을 노출시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 상변화 기억 소자 형성 방법.
  21. 제 20 항에 있어서,
    상기 지지 절연막은 SOG막을 증착한 후 이를 열처리하여 형성하는 것을 특징으로 하는 상변화 기억 소자 형성 방법.
  22. 제 13 항에 있어서,
    상기 하부도전패턴은 코발트, 니켈, 철, 크롬, 루테늄, 오스뮴, 이리듐이리듐, 팔라듐, 은, 금, 티타늄, 지르코늄, 니오븀, 탄탈륨, 텅스텐, 몰리브덴, 텅스텐실리사이드, 코발트실리사이드, 니켈실리사이드, 텅스텐티타늄 또는 이들의 조합막으로 형성되고,
    상기 상변화물질막패턴은 Te, Se 중 적어도 하나 이상 선택되고 Ge, Sb, Bi, Pb, Sn, Ag, As, S, Si, P, O, N 중에서 적어도 하나 이상 선택된 물질의 조합으로 형성되고,
    상기 상부도전패턴은, 질화티탄, 질화탄탈륨, 질화몰리브덴, 질화니오븀, 질화실리콘티타늄, 질화알루미늄티탄, 질화보론티탄, 질화실리콘지르코늄, 질화실리콘텅스텐, 질화보론텅스텐, 질화알루미늄지르코늄, 질화실리콘몰리브덴, 질화알루미늄몰리브덴, 질화실리콘탄탈륨, 질화알루미늄탄탈륨, 질화산화티탄, 질화산화알루미늄티탄, 질화산화텅스텐, 질화산화탄탈륨, 티타늄, 탄탈륨, 알루미늄티타늄, 지르코늄, 하프늄, 몰리브텐, 텅스텐, 구리, 알루미늄, 알루미늄-구리 합금, 알루미늄-구리-실리콘 합금, 텅스텐티타늄, 텅스텐시리사이드로 이루어진 그룹에서 선택된 어느 하나 이상으로 형성되는 것을 특징으로 하는 상변화 기억 소자 형성 방법.
  23. 기판상에 하부도전패턴을 형성하는 단계;
    상기 하부도전패턴을 노출시키는 접촉구를 구비하는 절연막을 상기 기판상에 형성하는 단계;
    상기 접촉구에 의해 노출된 하부도전패턴상에 수직방향으로 탄소나노튜브를 성장시키는 단계;
    상기 절연막 및 상기 나노튜브 상에 지지 절연막을 형성하는 단계;
    상기 탄소나노튜브가 노출될 때까지 상기 지지 절연막을 평탄화 식각하는 단계;
    상변화물질막패턴 및 상부도전패턴을 형성하는 단계를 포함하는 상변화 기억 소자 형성 방법.
  24. 제 23 항에 있어서,
    상기 평탄화 공정을 진행한 이후에,
    상기 지지 절연막 상부표면보다 더 낮아지도록 상기 탄소나노튜브에 대한 선택적인 에치백공정을 진행하는 단계를 더 포함하는 것을 특징으로 하는 상변화 기억 소자 형성 방법.
  25. 제 23 항 또는 제 24 항에 있어서,
    상기 탄소나노튜브의 직경은 상기 접촉구의 직경보다 더 좁은 것을 특징으로 하는 상변화 기억 소자 형성 방법.
  26. 제 23 항에 있어서,
    상기 지지 SOG막을 증착한 후 이를 열처리하여 형성되는 것을 특징으로 하는 상변화 기억 소자 형성 방법.
KR10-2003-0037678A 2003-06-11 2003-06-11 상변화 기억 소자 및 그 형성 방법 KR100504701B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0037678A KR100504701B1 (ko) 2003-06-11 2003-06-11 상변화 기억 소자 및 그 형성 방법
US10/827,639 US7378701B2 (en) 2003-06-11 2004-04-19 Phase changeable memory devices including carbon nano tubes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0037678A KR100504701B1 (ko) 2003-06-11 2003-06-11 상변화 기억 소자 및 그 형성 방법

Publications (2)

Publication Number Publication Date
KR20040106824A true KR20040106824A (ko) 2004-12-18
KR100504701B1 KR100504701B1 (ko) 2005-08-02

Family

ID=33509676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0037678A KR100504701B1 (ko) 2003-06-11 2003-06-11 상변화 기억 소자 및 그 형성 방법

Country Status (2)

Country Link
US (1) US7378701B2 (ko)
KR (1) KR100504701B1 (ko)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100674144B1 (ko) * 2006-01-05 2007-01-29 한국과학기술원 탄소 나노 튜브를 이용한 상변화 메모리 및 이의 제조 방법
KR100687755B1 (ko) * 2005-11-10 2007-02-27 한국전자통신연구원 절연체 나노 도트를 포함하는 상변화 메모리 소자 및 그제조 방법
KR100701693B1 (ko) * 2005-05-26 2007-03-29 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
KR100713936B1 (ko) * 2006-04-14 2007-05-07 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
KR100789045B1 (ko) * 2005-03-31 2007-12-26 인피니언 테크놀로지스 아게 상 변화 물질용 접속 전극, 관련 상 변화 메모리 소자, 및관련 제조 방법
KR100824761B1 (ko) * 2005-07-14 2008-04-24 키몬다 아게 나노와이어 전극을 갖는 상 변화 메모리 셀
KR100931966B1 (ko) * 2006-02-13 2009-12-15 삼성전자주식회사 상변화 구조물 및 이의 형성 방법
KR101013445B1 (ko) * 2008-09-19 2011-02-14 주식회사 하이닉스반도체 미세한 접촉 면적을 갖는 가열 전극을 구비한 상변화 메모리 소자 및 그 제조방법
US7982318B2 (en) 2006-01-20 2011-07-19 Samsung Electronics Co., Ltd. Device including contact structure and method of forming the same
KR101159704B1 (ko) * 2011-02-14 2012-06-26 한밭대학교 산학협력단 상변화층을 포함하는 비휘발성 프로그래머블 스위치 소자 및 그 제조 방법

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070028604A (ko) * 2004-06-30 2007-03-12 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 나노선(ｎａｎｏｗｉｒｅ)에 의해 접촉되는 전도성 있는재료로 된 층이 있는 전기 장치 및 그 제조 방법
JP2006156886A (ja) * 2004-12-01 2006-06-15 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US20060131555A1 (en) * 2004-12-22 2006-06-22 Micron Technology, Inc. Resistance variable devices with controllable channels
EP1677371A1 (en) * 2004-12-30 2006-07-05 STMicroelectronics S.r.l. Dual resistance heater for phase change devices and manufacturing method thereof
KR100657944B1 (ko) * 2005-01-12 2006-12-14 삼성전자주식회사 상전이 램 동작 방법
US20060169968A1 (en) * 2005-02-01 2006-08-03 Thomas Happ Pillar phase change memory cell
US7214958B2 (en) * 2005-02-10 2007-05-08 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US7361925B2 (en) * 2005-02-10 2008-04-22 Infineon Technologies Ag Integrated circuit having a memory including a low-k dielectric material for thermal isolation
US7348590B2 (en) * 2005-02-10 2008-03-25 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US7910904B2 (en) * 2005-05-12 2011-03-22 Ovonyx, Inc. Multi-level phase change memory
US7491962B2 (en) 2005-08-30 2009-02-17 Micron Technology, Inc. Resistance variable memory device with nanoparticle electrode and method of fabrication
US20070105356A1 (en) * 2005-11-10 2007-05-10 Wei Wu Method of controlling nanowire growth and device with controlled-growth nanowire
CN100383994C (zh) * 2005-11-25 2008-04-23 中国科学院上海微***与信息技术研究所 采用硫系化合物纳米材料制备相变存储器器件单元的方法
WO2007093190A1 (de) * 2006-02-16 2007-08-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrische kontakte minimaler kontaktfläche für nicht-flüchtige speicherzellen
US7626190B2 (en) * 2006-06-02 2009-12-01 Infineon Technologies Ag Memory device, in particular phase change random access memory device with transistor, and method for fabricating a memory device
CN100423232C (zh) * 2006-06-02 2008-10-01 中国科学院上海微***与信息技术研究所 用电子束曝光和化学机械抛光工艺制备纳电子存储器的方法
US20070292985A1 (en) * 2006-06-16 2007-12-20 Yuegang Zhang Phase change memory with nanofiber heater
KR100757415B1 (ko) * 2006-07-13 2007-09-10 삼성전자주식회사 게르마늄 화합물 및 그 제조 방법, 상기 게르마늄 화합물을이용한 상변화 메모리 장치 및 그 형성 방법
US7453081B2 (en) * 2006-07-20 2008-11-18 Qimonda North America Corp. Phase change memory cell including nanocomposite insulator
KR100791948B1 (ko) * 2006-09-27 2008-01-04 삼성전자주식회사 탄소나노튜브 배선 형성방법 및 이를 이용한 반도체 소자의배선 형성방법
CN100461484C (zh) * 2006-10-13 2009-02-11 中国科学院上海微***与信息技术研究所 相变存储器存储单元及其制备方法
KR100967675B1 (ko) * 2006-11-16 2010-07-07 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
FR2910706B1 (fr) * 2006-12-21 2009-03-20 Commissariat Energie Atomique Element d'interconnexion a base de nanotubes de carbone
KR100851548B1 (ko) 2007-01-23 2008-08-11 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
US7859036B2 (en) * 2007-04-05 2010-12-28 Micron Technology, Inc. Memory devices having electrodes comprising nanowires, systems including same and methods of forming same
US20080265234A1 (en) * 2007-04-30 2008-10-30 Breitwisch Matthew J Method of Forming Phase Change Memory Cell With Reduced Switchable Volume
US20080284463A1 (en) * 2007-05-17 2008-11-20 Texas Instruments Incorporated programmable circuit having a carbon nanotube
KR100881055B1 (ko) * 2007-06-20 2009-01-30 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
US20090213643A1 (en) * 2008-02-26 2009-08-27 Michael Angerbauer Integrated Circuit and Method of Improved Determining a Memory State of a Memory Cell
US8269208B2 (en) * 2008-03-07 2012-09-18 Ovonyx, Inc. Memory device
WO2009115995A1 (en) * 2008-03-21 2009-09-24 Nxp B.V. An electronic component comprising a convertible structure
WO2009126846A1 (en) * 2008-04-11 2009-10-15 Sandisk 3D, Llc Damascene integration methods for graphitic films in three-dimensional memories and memories formed therefrom
CN102027610B (zh) * 2008-04-11 2012-12-05 桑迪士克3D有限责任公司 包括碳纳米管可逆电阻切换元件的存储器单元及其形成方法
KR20090116500A (ko) * 2008-05-07 2009-11-11 삼성전자주식회사 상변화 메모리 장치 및 그 형성 방법
CN102144309A (zh) * 2008-07-08 2011-08-03 桑迪士克3D有限责任公司 基于碳的电阻率-切换材料及其形成方法
US8309407B2 (en) * 2008-07-15 2012-11-13 Sandisk 3D Llc Electronic devices including carbon-based films having sidewall liners, and methods of forming such devices
WO2010009364A1 (en) * 2008-07-18 2010-01-21 Sandisk 3D, Llc Carbon-based resistivity-switching materials and methods of forming the same
US8119528B2 (en) * 2008-08-19 2012-02-21 International Business Machines Corporation Nanoscale electrodes for phase change memory devices
WO2010078467A1 (en) * 2008-12-31 2010-07-08 Sandisk 3D, Llc Modulation of resistivity in carbon-based read-writeable materials
US9099537B2 (en) * 2009-08-28 2015-08-04 International Business Machines Corporation Selective nanotube growth inside vias using an ion beam
WO2011075197A2 (en) * 2009-09-25 2011-06-23 The Trustees Of The University Of Pennsylvania System and method for the relaxation of stress in phase change memory devices
US8481396B2 (en) 2009-10-23 2013-07-09 Sandisk 3D Llc Memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same
US8551855B2 (en) 2009-10-23 2013-10-08 Sandisk 3D Llc Memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same
US8551850B2 (en) 2009-12-07 2013-10-08 Sandisk 3D Llc Methods of forming a reversible resistance-switching metal-insulator-metal structure
US8389375B2 (en) * 2010-02-11 2013-03-05 Sandisk 3D Llc Memory cell formed using a recess and methods for forming the same
US8237146B2 (en) * 2010-02-24 2012-08-07 Sandisk 3D Llc Memory cell with silicon-containing carbon switching layer and methods for forming the same
US20110210306A1 (en) * 2010-02-26 2011-09-01 Yubao Li Memory cell that includes a carbon-based memory element and methods of forming the same
US8471360B2 (en) 2010-04-14 2013-06-25 Sandisk 3D Llc Memory cell with carbon switching material having a reduced cross-sectional area and methods for forming the same
US8409960B2 (en) 2011-04-08 2013-04-02 Micron Technology, Inc. Methods of patterning platinum-containing material
CN110400872B (zh) * 2018-04-24 2024-02-23 中芯国际集成电路制造（天津）有限公司 碳纳米管存储结构的制造方法及半导体器件的制造方法
CN110400871A (zh) * 2018-04-24 2019-11-01 中芯国际集成电路制造（天津）有限公司 碳纳米管存储结构的制造方法及半导体器件的制造方法
CN110890116B (zh) * 2018-09-07 2021-09-03 上海磁宇信息科技有限公司 一种磁存储器及其写状态检测方法
US10679923B1 (en) 2019-01-09 2020-06-09 Toyota Motor Engineering & Manufacturing North America, Inc. Encapsulated phase change porous layer
KR20210011638A (ko) * 2019-07-23 2021-02-02 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
US11889774B2 (en) 2021-12-07 2024-01-30 International Business Machines Corporation Crossbar memory array in front end of line

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393189B1 (ko) 2001-01-10 2003-07-31 삼성전자주식회사 탄소나노튜브를 이용한 ｍｒａｍ 및 그 제조 방법
US7323734B2 (en) * 2003-02-25 2008-01-29 Samsung Electronics Co., Ltd. Phase changeable memory cells

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100789045B1 (ko) * 2005-03-31 2007-12-26 인피니언 테크놀로지스 아게 상 변화 물질용 접속 전극, 관련 상 변화 메모리 소자, 및관련 제조 방법
KR100701693B1 (ko) * 2005-05-26 2007-03-29 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
KR100824761B1 (ko) * 2005-07-14 2008-04-24 키몬다 아게 나노와이어 전극을 갖는 상 변화 메모리 셀
KR100687755B1 (ko) * 2005-11-10 2007-02-27 한국전자통신연구원 절연체 나노 도트를 포함하는 상변화 메모리 소자 및 그제조 방법
KR100674144B1 (ko) * 2006-01-05 2007-01-29 한국과학기술원 탄소 나노 튜브를 이용한 상변화 메모리 및 이의 제조 방법
US7982318B2 (en) 2006-01-20 2011-07-19 Samsung Electronics Co., Ltd. Device including contact structure and method of forming the same
KR100931966B1 (ko) * 2006-02-13 2009-12-15 삼성전자주식회사 상변화 구조물 및 이의 형성 방법
KR100713936B1 (ko) * 2006-04-14 2007-05-07 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
KR101013445B1 (ko) * 2008-09-19 2011-02-14 주식회사 하이닉스반도체 미세한 접촉 면적을 갖는 가열 전극을 구비한 상변화 메모리 소자 및 그 제조방법
US8093134B2 (en) 2008-09-19 2012-01-10 Hynix Semiconductor Inc. Phase change memory device with heater electrodes having fine contact area and method for manufacturing the same
KR101159704B1 (ko) * 2011-02-14 2012-06-26 한밭대학교 산학협력단 상변화층을 포함하는 비휘발성 프로그래머블 스위치 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US7378701B2 (en) 2008-05-27
US20040251551A1 (en) 2004-12-16
KR100504701B1 (ko) 2005-08-02

Similar Documents

Publication Publication Date Title
KR100504701B1 (ko) 상변화 기억 소자 및 그 형성 방법
CN107026169B (zh) 存储器件以及包括该存储器件的电子设备
US8796101B2 (en) Memory device
US9659998B1 (en) Memory having an interlayer insulating structure with different thermal resistance
US7397092B2 (en) Phase changable memory device structures
KR100645064B1 (ko) 금속 산화물 저항 기억소자 및 그 제조방법
KR100979710B1 (ko) 반도체 메모리 소자 및 제조방법
US7910398B2 (en) Phase-change memory device and method of manufacturing the same
US8110430B2 (en) Vacuum jacket for phase change memory element
KR100873878B1 (ko) 상변화 메모리 유닛의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법
US20080210923A1 (en) Semiconductor device and method of manufacturing the same
US7791932B2 (en) Phase-change material layer and phase-change memory device including the phase-change material layer
US20070145346A1 (en) Connection electrode for phase change material, associated phase change memory element, and associated production process
CN101197318A (zh) 制造存储单元的自对准空洞及底电极的方法
US20100190321A1 (en) METHOD OF FABRICATING PHASE-CHANGE MEMORY DEVICE HAVING TiC LAYER
KR20100044004A (ko) 상변화 메모리 소자 및 그 제조방법
US8518790B2 (en) Method of forming memory device
JP2008235863A (ja) ピラー相変化メモリセル
JP2023552038A (ja) プロジェクション・ライナを有する相変化メモリ・セル
WO2022123366A1 (en) Phase change memory cell
US20130193402A1 (en) Phase-change random access memory device and method of manufacturing the same
US20200136043A1 (en) Structure and Method to Form Phase Change Memory Cell with Self-Align Top Electrode Contact
KR20090021762A (ko) 상변화 메모리 장치의 제조 방법
US20240180047A1 (en) Phase change memory
US20230180487A1 (en) In-situ low temperature dielectric deposition and selective trim of phase change materials

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120706

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee