KR20090116500A - 상변화 메모리 장치 및 그 형성 방법 - Google Patents

상변화 메모리 장치 및 그 형성 방법 Download PDF

Info

Publication number
KR20090116500A
KR20090116500A KR1020080042484A KR20080042484A KR20090116500A KR 20090116500 A KR20090116500 A KR 20090116500A KR 1020080042484 A KR1020080042484 A KR 1020080042484A KR 20080042484 A KR20080042484 A KR 20080042484A KR 20090116500 A KR20090116500 A KR 20090116500A
Authority
KR
South Korea
Prior art keywords
phase change
change material
material pattern
pattern
forming
Prior art date
Application number
KR1020080042484A
Other languages
English (en)
Inventor
임동현
김도형
박혜영
조성래
이진일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080042484A priority Critical patent/KR20090116500A/ko
Priority to US12/434,721 priority patent/US20090280599A1/en
Publication of KR20090116500A publication Critical patent/KR20090116500A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

상변화 메모리 장치 및 그 형성 방법이 제공된다. 상기 상변화 메모리 장치는 기판 상의 하부 전극, 상기 하부 전극 상의 상변화 물질 패턴, 및 상기 상변화 물질 패턴 상의 상부 전극을 포함할 수 있다. 상기 상변화 물질 패턴은 Sb를 포함할 수 있고, 상기 상변화 물질 패턴 내 Sb의 함량이 50% 이상일 수 있다.
상변화 메모리, 안티몬, 비정질

Description

상변화 메모리 장치 및 그 형성 방법{PHASE-CHANGE MEMORY DEVICE AND METHOD OF FORMING THE SAME}
본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 상세하게는 상변화 메모리 장치 및 그 형성 방법에 관한 것이다.
일반적으로 반도체 메모리 장치는 전원의 공급이 중단됨에 따라 저장된 정보가 소멸되는 휘발성 메모리 장치(volatile memory device)와 전원의 공급이 중단되더라도 저장된 정보를 계속 유지할 수 있는 비휘발성 메모리 장치(nonvolatile memory device)로 구분된다. 상기 비휘발성 메모리장치로 적층 게이트 구조(stacked gate structure)를 갖는 플래쉬 메모리 장치가 주로 채택되고 있다. 그러나 최근에 상기 플래쉬 메모리 장치를 대신하여 새로운 비휘발성 메모리 장치로 상변화 메모리 장치가 제안되고 있다.
상기 상변화 메모리 장치는 데이터 저장 요소로 상변화 물질을 포함한다. 상기 상변화 물질은 온도에 따라 두 개의 안정된 상태(two stable states)를 갖는다. 상기 상변화 물질은, 용융 온도(melting temperature)보다 높은 온도에서 가열된 후에 냉각되면, 비정질 상태(amorphous state)로 변환되고, 용융 온도(Tm)보다 낮고 결정화 온도(crystallization temperature)보다 높은 온도에서 가열된 후에 냉각되면, 결정질 상태(crystalline state)로 변한다. 비정질 상태를 갖는 상변화 물질의 비저항은 결정질 상태를 갖는 상변화 물질의 비저항보다 높다. 따라서, 읽기 모드에서 상기 상변화 물질을 통하여 흐르는 전류를 감지함으로써, 상기 상변화 메모리 셀에 저장된 정보가 논리 "1"인지 또는 논리"0"인지를 판별할 수 있다.
상기 상변화 메모리 장치는 비휘발성을 가지면서도 빠른 읽기/쓰기 동작이 가능하며 동작 전압이 낮은 장점을 갖지만, 플래쉬 메모리 장치에 비하여 집적도가 떨어진다.
본 발명의 실시예들은 신뢰성이 향상된 고집적 상변화 메모리 장치 및 그 형성 방법을 제공한다.
본 발명의 실시예들에 따른 상변화 메모리 장치는: 기판 상의 하부 전극; 상기 하부 전극 상의 상변화 물질 패턴; 및 상기 상변화 물질 패턴 상의 상부 전극을 포함할 수 있다. 상기 상변화 물질 패턴은 Sb를 포함할 수 있고, 상기 상변화 물질 패턴 내 Sb의 함량이 50% 이상일 수 있다.
상기 상변화 물질 패턴은 비정질일 수 있다. 상기 상변화 물질 패턴은 Sb-Te를 포함할 수 있고, 상기 Sb-Te에 불순물이 도핑된 것일 수 있다. 상기 불순물은 Ge, S, Se, Pb, N, C 및/또는 O를 포함할 수 있다. 상기 상변화 물질 패턴 내 상기 불순물의 함량이 10% 이하일 수 있다.
상기 메모리 장치는 상기 기판 상에 상기 하부 전극을 노출하는 콘택홀을 포함하는 절연막을 더 포함할 수 있다. 상기 콘택홀은 100nm 이하의 폭을 갖고, 상기 상변화 물질 패턴은 상기 콘택홀 내에 배치될 수 있다. 상기 상변화 물질 패턴의 폭은 10nm 이하일 수 있다.
본 발명의 실시예들에 따른 상변화 메모리 장치의 형성 방법은: 기판 상에 하부 전극을 형성하는 단계; 상기 하부 전극 상에 상변화 물질 패턴을 형성하는 단계; 및 상기 상변화 물질 패턴 상에 상부 전극을 형성하는 단계를 포함할 수 있다. 상기 상변화 물질 패턴은 Sb를 포함할 수 있고, 상기 상변화 물질 패턴 내 Sb의 함량이 50% 이상일 수 있다.
상기 상변화 물질 패턴을 형성하는 단계는 상기 기판을 반응기에 제공하는 단계, 상기 반응기에 Sb 전구체, Te 전구체 및 반응성 가스를 동시에 또는 순차적으로 제공하는 단계, 및 상기 기판 상에 화학증착공정 또는 원자층증착공정을 수행하는 단계를 포함할 수 있다. 상기 상변화 물질 패턴은 비정질로 형성될 수 있다. 상기 반응성 가스는 NH3를 포함할 수 있다.
상기 상변화 물질 패턴 내 Sb 함량은 상기 반응기의 온도 및 상기 반응기에 제공되는 상기 Sb 전구체의 공급시간에 의해 조절될 수 있다. 상기 반응기는 핫-월(hot-wall) 반응기 또는 콜드-월(cold-wall) 반응기를 포함할 수 있다. 상기 핫-월 반응기는 275℃ 이하의 온도로 유지될 수 있고, 상기 콜드-월 반응기는 350℃ 이하의 온도로 유지될 수 있다.
상기 상변화 물질 패턴을 형성하는 단계는 상기 기판 상에 상기 하부 전극을 노출하는 콘택홀을 갖는 절연막을 형성하는 단계를 포함할 수 있다. 상기 상변화 물질 패턴은 상기 콘택홀 내에 형성될 수 있다. 상기 콘택홀의 폭은 100nm 이하일 수 있다.
본 발명의 실시예들에 따르면, 작은 폭, 예를 들어 100nm 이하의 폭을 갖는 콘택홀 내에 상변화 물질 패턴이 균일하게 형성될 수 있다. 이에 의해 상변화 메모리 장치는 고집적화될 수 있다. 또, 콘택홀 내에 상변화 물질 패턴이 보이드 없이 균일하게 형성됨으로써 상변화 메모리 장치의 신뢰성이 향상될 수 있다.
이하 첨부한 도면들을 참조하여 본 발명의 실시예들에 대해 설명한다. 본 발명의 목적, 특징, 장점은 첨부된 도면과 관련된 이하의 실시예들을 통해 쉽게 이해될 것이다. 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서 제1, 제2 등의 용어가 다양한 요소들(elements)을 기술하기 위해서 사용되었지만, 상기 요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이러한 용어들은 단지 상기 요소들을 서로 구별시키기 위해서 사용되었을 뿐이 다. 또, 어떤 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 막이 개재될 수도 있다는 것을 의미한다. 도면들에서, 막 또는 영역들의 두께 등은 명확성을 기하기 위하여 과장되게 표현될 수 있다. 도면들에서 요소의 크기, 또는 요소들 사이의 상대적인 크기는 본 발명에 대한 더욱 명확한 이해를 위해서 다소 과장되게 도시될 수 있다. 또, 도면들에 도시된 요소의 형상이 제조 공정상의 변이 등에 의해서 다소 변경될 수 있을 것이다. 따라서, 본 명세서에서 개시된 실시예들은 특별한 언급이 없는 한 도면에 도시된 형상으로 한정되어서는 안 되며, 어느 정도의 변형을 포함하는 것으로 이해되어야 한다.
도 1a 내지 도 1d를 참조하여, 본 발명의 일 실시예에 따른 상변화 메모리 장치 및 그 형성 방법이 설명된다.
도 1a를 참조하면, 기판(10) 상에 도전 패턴(25)을 포함하는 제 1 절연막(20)이 형성된다. 기판(10)은 예를 들어, 단결정 실리콘 기판, 소이(SOI) 기판 등 반도체 기판일 수 있다. 또, 기판(10)은 도전 패턴(25)과 전기적으로 연결되는 트랜지스터 또는 다이오드를 포함할 수 있다. 또, 기판(10)은 상기 다이오드 등과 전기적으로 연결되는 도전 라인, 예를 들어 워드라인을 포함할 수 있다. 도전 패턴(25)은 열전달 효율이 우수한 물질을 포함할 수 있고, 상변화 메모리 장치의 동작 전류를 감소시킬 수 있다. 예를 들어, 도전 패턴(25)은 티타늄, 하프늄, 지르코늄, 바나듐, 니오븀, 탄탈륨, 텅스텐, 알루미늄, 구리, 텅스텐티타늄, 몰리브덴 같은 금속, 또는 티타늄질화물, 하프늄질화물, 지르코늄질화물, 바나듐질화물, 니오 븀질화물, 탄탈륨질화물, 텅스텐질화물, 몰리브덴질화물 같은 2원계 금속질화물, 이리듐산화물, 루테늄산화물 같은 금속산화물, 또는 티타늄탄화질화물, 탄탈륨탄화질화물, 실리콘티타늄질화물, 실리콘탄탈륨질화물, 알루미늄티타늄질화물, 알루미늄탄탈륨질화물, 보론티타늄질화물, 실리콘지르코늄질화물, 실리콘텅스텐질화물, 보론텅스텐질화물, 알루미늄지르코늄질화물, 실리콘몰리브덴질화물, 알루미늄몰리브덴질화물, 탄탈륨산화질화물, 티타늄산화질화물, 텅스텐산화질화물, 탄탈륨산화질화물 같은 3원계 금속질화물, 또는 실리콘, 또는 이들의 조합을 포함할 수 있다. 본 실시예에서, 도전 패턴(25)은 텅스텐으로 형성될 수 있다.
제 1 절연막(20) 상에 도전 패턴(25)을 노출하는 콘택홀(35)을 갖는 제 2 절연막(30)이 형성된다. 제 1 및 제 2 절연막들(20,30)은 예를 들어, 화학기상증착(Chemical Vapor Deposition, CVD) 공정을 수행하는 것에 의해 실리콘산화물, 실리콘질화물, 실리콘산화질화물 또는 이들의 조합으로 형성될 수 있다.
도 1b를 참조하면, 도전 패턴(25) 상의 콘택홀(35)의 하부 영역에 하부 전극(45)이 형성된다. 하부 전극(55)은 예를 들어, 콘택홀(35)을 채우는 도전막을 형성한 후 전면 이방성 식각을 수행하는 것에 의해 형성될 수 있다.
하부 전극(45)은 예를 들어, 티타늄, 하프늄, 지르코늄, 바나듐, 니오븀, 탄탈륨, 텅스텐, 알루미늄, 구리, 텅스텐티타늄, 몰리브덴 같은 금속, 또는 티타늄질화물, 하프늄질화물, 지르코늄질화물, 바나듐질화물, 니오븀질화물, 탄탈륨질화물, 텅스텐질화물, 몰리브덴질화물 같은 2원계 금속질화물, 이리듐산화물, 루테늄산화물 같은 금속산화물, 또는 티타늄탄화질화물, 탄탈륨탄화질화물, 실리콘티타늄 질화물, 실리콘탄탈륨질화물, 알루미늄티타늄질화물, 알루미늄탄탈륨질화물, 보론티타늄질화물, 실리콘지르코늄질화물, 실리콘텅스텐질화물, 보론텅스텐질화물, 알루미늄지르코늄질화물, 실리콘몰리브덴질화물, 알루미늄몰리브덴질화물, 탄탈륨산화질화물, 티타늄산화질화물, 텅스텐산화질화물, 탄탈륨산화질화물 같은 3원계 금속질화물, 또는 실리콘, 또는 이들의 조합을 포함할 수 있다. 본 실시예에서, 하부 전극(55)은 티타늄질화물로 형성될 수 있다.
도 1c를 참조하면, 하부 전극(45) 상의 콘택홀(35)의 상부 영역에 상변화 물질 패턴(55)이 형성된다. 상변화 물질 패턴(55)은 예를 들어, 하부 전극(45) 상의 콘택홀(35)을 채우는 상변화 물질막을 형성한 후 제 2 절연막(30)을 노출하는 평탄화 공정을 수행하는 것에 의해 형성될 수 있다. 상변화 물질 패턴(55)은 플러그 형상을 가질 수 있다. 상기 평탄화 공정은 예를 들어, 화학적기계적연마(chemical mechanical polishing) 공정 또는 에치백 공정을 포함할 수 있다.
상변화 물질 패턴(55)은 Sb를 포함할 수 있다. 상변화 물질 패턴(55) 내 Sb의 함량은 50% 이상일 수 있다. 예를 들어, 상변화 물질 패턴(55)은 Sb를 포함하는 칼코겐 화합물로 형성될 수 있다. 본 실시예에서, 상변화 물질 패턴(55)은 Sb-Te을 포함할 수 있다. 상기 Sb-Te는 불순물이 도핑된 것일 수 있다. 상기 불순물은 Ge, S, Se, Pb, N, C, O 등을 포함할 수 있다.
도 6a 및 도 6b는 본 발명의 실시예들에 따른 상변화 물질 패턴의 전류-저항 특성을 나타낸다. 도 6a는 상변화 물질 패턴이 Sb-Te로 형성된 경우의 전류-저항 특성을 나타내고, 도 6b는 Sb-Te에 Ge가 도핑된 경우의 전류-저항 특성을 나타 낸다. 상기 상변화 물질 패턴은 Sb 함량이 50% 이상인 비정질로 형성된 것이다. 도 6a 및 도 6b를 참조하면, 두 경우 모두 상변화 물질 패턴이 메모리로 기능할 수 있는 전류-저항 특성을 나타낸다. 단, Ge가 도핑된 경우가 그렇지 않은 경우보다 리셋 저항이 보다 크게 나타나는 것을 알 수 있다.
상변화 물질 패턴(55)은 화학기상증착 공정 또는 원자층증착 공정을 수행하는 것에 비정질로 형성될 수 있다. 예를 들어, 상기 상변화 물질 패턴(55)은 상기 증착 공정이 수행되는 반응기 내에 Sb를 포함하는 소스(이하 Sb 전구체), Te를 포함하는 소스(이하 Te 전구체) 등을 제공하는 것에 의해 Sb-Te막질로 형성될 수 있다. 이후 상기 Sb-Te막질에 Ge, S, Se, Pb, N, C, O 등의 불순물이 도핑될 수 있다. 상변화 물질 패턴(55) 내에서 상기 불순물의 함량이 10% 이상이면 상기 상변화 물질 패턴(55)은 비정질이 아닌 결정질로 형성될 수 있으므로 상기 불순물의 함량은 10% 이하인 것이 바람직하다. 상기 전구체들은 Ar, He, Ne 등의 불활성 가스와 함께 제공될 수 있다. 또, 상기 반응기 내에 상기 전구체들과 동시에 또는 별도로 H2, NH3, N2H4, SiH4, B2H6, O2, O3, H2O 등의 반응성 가스(reactant gas)가 제공될 수 있다. 상기 반응성 가스는 Sb 증착을 활성화하여 Sb 함량이 50% 이상인 비정질의 상변화 물질막을 용이하게 형성할 수 있게 한다. 바람직하게는 NH3를 상기 반응성 가스로 사용할 수 있다.
상변화 물질 패턴(55) 내 Sb 함량이 50% 이상인 경우 상변화 물질 패턴(55)은 비정질로 형성될 수 있고, 콘택홀(35) 내에 보이드 없이 균일하게 형성될 수 있다. 예를 들어, 콘택홀(35)의 폭이 100nm 이하, 더욱 작게는 10nm 이하인 경우에도 상변화 물질 패턴(55)이 균일하게 형성될 수 있다. 상변화 물질 패턴(55)을 Sb 함량이 50% 이상인 비정질로 형성하기 위해서는 상기 증착 공정에서 Sb 전구체를 15초 이상 공급하는 것이 바람직하다. 또, 상기 증착 공정이 수행되는 반응기의 온도를 소정 온도 이하로 유지하는 것이 필요하다. 예를 들어, 배치 타입(batch type)의 반응기인 핫-월(hot-wall) 반응기의 경우에는 반응기의 온도를 275℃ 이하로 유지하고, 콜드-월(cold-wall) 반응기의 경우에는 반응기의 온도를 350℃ 이하로 유지하는 것이 바람직하다.
도 7a는 본 발명의 일 실시예에 따란 핫-월 반응기에서 상변화 물질 패턴을 형성할 때, 상기 핫-월 반응기에 제공되는 Sb 전구체의 공급시간 및 상기 핫-월 반응기의 온도와 형성되는 상변화 물질 패턴 내 Sb 함량의 관계를 나타낸다. 도 6a에서 가로축은 핫-월 반응기의 온도를 나타내고, 세로축은 상기 핫-월 반응기에 제공되는 Sb 전구체의 1회 공급시간을 나타낸다. 물론 Sb 전구체는 반응기에 복수 회 제공될 수 있다. 사각형 내의 % 수치는 상변화 물질 패턴 내 Sb 함량을 나타낸다.
도 7a를 참조하면, Sb 전구체의 공급시간을 크게 할수록, 그리고 핫-월 반응기의 온도를 낮게 유지할수록 상변화 물질 패턴 내 Sb 함량을 크게 나타남을 알 수 있다. 예를 들어, 핫-월 반응기의 온도가 225℃이고, Sb 전구체의 1회 공급시간이 15초인 경우 형성되는 상변화 물질 패턴 내 Sb 함량은 58%일 수 있다. 또, 핫-월 반응기의 온도가 200℃이고, Sb 전구체의 1회 공급시간이 15초인 경우 형성되는 상변화 물질 패턴 내 Sb 함량은 75%일 수 있고, 핫-월 반응기의 온도가 225℃이고, Sb 전구체의 1회 공급시간이 9초인 경우 형성되는 상변화 물질 패턴 내 Sb 함량은 56%일 수 있다. 즉, Sb 전구체의 공급시간과 반응기의 온도를 적절하게 조절함으로써 상변화 물질 패턴 내 Sb 함량이 50% 이상이 되도록 조절할 수 있다.
도 7b는 Sb 전구체의 공급시간에 따른 상변화 물질막 패턴의 결정성을 나타낸다. 구체적으로 도 7b의 그래프는 형성된 상변화 물질 패턴에 X-ray를 조사하여 입사각(X축)에 따라 감지되는 강도(Y축)를 도시한다. 상변화 물질 패턴은 형성될 때 제공된 Sb 전구체의 공급시간으로 분류된다.
도 7b를 참조하면, Sb 전구체의 1회 공급시간이 12초 이하인 경우 상변화 물질 패턴 내 결정 성장된 부분이 포함될 수 있지만, Sb 전구체의 1회 공급시간이 15초 이상인 경우 결정 성장된 부분을 포함하지 않고 비정질로 형성되는 것으로 나타난다.
도 1d를 참조하면, 상변화 물질 패턴(55) 상에 상부 전극(65)이 형성된다. 상부 전극(65)은 예를 들어, 상변화 물질 패턴(55)을 포함하여 제 2 절연막(30) 상에 도전막을 형성한 후 패터닝하는 것에 의해 형성될 수 있다.
상부 전극(65)은 예를 들어, 티타늄, 하프늄, 지르코늄, 바나듐, 니오븀, 탄탈륨, 텅스텐, 알루미늄, 구리, 텅스텐티타늄, 몰리브덴 같은 금속, 또는 티타늄질화물, 하프늄질화물, 지르코늄질화물, 바나듐질화물, 니오븀질화물, 탄탈륨질화물, 텅스텐질화물, 몰리브덴질화물 같은 2원계 금속질화물, 이리듐산화물, 루테늄산화물 같은 금속산화물, 또는 티타늄탄화질화물, 탄탈륨탄화질화물, 실리콘티타늄질화물, 실리콘탄탈륨질화물, 알루미늄티타늄질화물, 알루미늄탄탈륨질화물, 보론 티타늄질화물, 실리콘지르코늄질화물, 실리콘텅스텐질화물, 보론텅스텐질화물, 알루미늄지르코늄질화물, 실리콘몰리브덴질화물, 알루미늄몰리브덴질화물, 탄탈륨산화질화물, 티타늄산화질화물, 텅스텐산화질화물, 탄탈륨산화질화물 같은 3원계 금속질화물, 또는 실리콘, 또는 이들의 조합을 포함할 수 있다. 본 실시예에서, 도전막(80)은 티타늄 및 질화티타늄이 차례로 적층되어 형성될 수 있다.
이하에서는 본 발명의 다른 실시예들에 따른 상변화 메모리 장치가 설명된다. 상기 상변화 메모리 장치의 구성 요소들인 기판, 도전 패턴, 하부 및 상부 전극들, 제 1 및 제 2 절연막들, 상변화 물질막 및 상변화 물질 패턴 각각의 구성 물질, 형성 공정, 두께, 구조, 형상 및 구성 요소간 관계 등에 대한 설명은 특별한 언급이 없으면 전술한 실시예에서 설명된 내용이 동일하게 적용될 수 있다.
도 2a 내지 도 2c를 참조하여, 본 발명의 다른 실시예에 따른 상변화 메모리 장치 및 그 형성 방법이 설명된다.
도 2a를 참조하면, 도 1b의 결과물 상에 상변화 물질막(50)이 형성된다. 상변화 물질막(50)은 콘택홀(35) 내 하부 전극(45)의 상부면과 제 2 절연막(30)의 측벽을 따라 균일하게 형성될 수 있다.
도 2b를 참조하면, 하부 전극(45) 상의 콘택홀(35) 내에 상변화 물질막 패턴(55) 및 절연 패턴(57)이 형성된다. 상변화 물질막 패턴(55) 및 절연 패턴(57)은 상변화 물질막(50) 상에 절연막을 형성한 후 제 2 절연막(30)을 노출하는 평탄화 공정을 수행하는 것에 의해 형성될 수 있다. 상기 평탄화 공정은 예를 들어, 화학적기계적연마 공정 또는 에치백 공정을 포함할 수 있다. 상변화 물질막 패턴(55)은 컵 형상을 가질 수 있고, 10nm 이하의 두께를 가질 수 있다. 절연 패턴(57)은 예를 들어, 실리콘산화물, 실리콘질화물, 실리콘산화질화물 또는 이들의 조합으로 형성될 수 있다.
도 2c를 참조하면, 상변화 물질막 패턴(55) 상에 상부 전극(65)이 형성된다. 상부 전극(65)은 상변화 물질막 패턴(55) 및 절연 패턴(57)을 포함하여 제 2 절연막(30) 상에 도전막을 형성한 후 패터닝하는 것에 의해 형성될 수 있다.
도 3a 내지 도 3c를 참조하여, 본 발명의 또 다른 실시예에 따른 상변화 메모리 장치 및 그 형성 방법이 설명된다.
도 3a를 참조하면, 하부 전극(45) 상의 제 2 절연막(30) 측벽 상에 상변화 물질 패턴(55)이 형성된다. 상변화 물질 패턴(55)은 예를 들어, 도 2a의 결과물에 대하여 전면 이방성 식각을 수행하는 것에 의해 형성될 수 있다. 상변화 물질 패턴(55)은 고리 형상을 가질 수 있다. 상변화 물질 패턴(55)과 접하지 않는 하부 전극(45)의 상부면은 콘택홀(35)에 의해 노출될 수 있다.
도 3b를 참조하면, 하부 전극(45) 상의 콘택홀(35)의 상부 영역에 절연 패턴(57)이 형성된다. 절연 패턴(57)은 하부전극(45) 상의 콘택홀(35)을 채우는 절연막을 형성한 후 제 2 절연막(30) 및 상변화 물질 패턴(55)을 노출하는 평탄화 공정을 수행하는 것에 의해 형성될 수 있다. 상기 평탄화 공정은 화학적기계적연마 공정 또는 에치백 공정을 포함할 수 있다. 절연 패턴(57)은 예를 들어, 실리콘산화물, 실리콘질화물, 실리콘산화질화물 또는 이들의 조합으로 형성될 수 있으며, 바람직하게는 상변화 물질 패턴(55) 및 제 2 절연막(30)에 대하여 식각 선택성을 갖 는 물질로 형성될 수 있다. 절연 패턴(57)은 상변화 물질 패턴(55)에 의해 둘러싸일 수 있다.
도 3c를 참조하면, 상변화 물질막 패턴(55) 상에 상부 전극(65)이 형성된다. 상부 전극(65)은 상변화 물질막 패턴(55) 및 절연 패턴(57)을 포함하여 제 2 절연막(30) 상에 도전막을 형성한 후 패터닝하는 것에 의해 형성될 수 있다.
도 4a 내지 도 4e를 참조하여, 본 발명의 또 다른 실시예에 따른 상변화 메모리 장치 및 그 형성 방법이 설명된다.
도 4a를 참조하면, 도 1a의 결과물 상에 도전막(40)이 형성된다. 도전막(40)은 콘택홀(35)에 의해 노출되는 도전 패턴(25)의 상부면 및 제 2 절연막(30)의 측벽을 따라 균일하게 형성될 수 있다.
도 4b를 참조하면, 도전 패턴(25) 상의 콘택홀(35) 내에 도전 패턴(42) 및 절연 패턴(47)이 형성된다. 도전 패턴(42) 및 절연 패턴(47)은 도전막(40) 상에 콘택홀(35)을 채우는 절연막을 채운 후 제 2 절연막(30)을 노출하는 평탄화 공정을 수행하는 것에 의해 형성될 수 있다. 절연 패턴(47)은 예를 들어, 실리콘산화물, 실리콘질화물, 실리콘산화질화물 또는 이들의 조합으로 형성될 수 있다.
도 4c를 참조하면, 도전 패턴(42)을 리세스하여 하부 전극(45)이 형성된다. 하부 전극(45)은 컵 형상을 가질 수 있다. 제 2 절연막(30)과 절연 패턴(47) 사이에 갭 영역(49)이 형성된다. 갭 영역(49)의 폭은 10nm 이하일 수 있다.
도 4d를 참조하면, 하부 전극(45) 상의 갭 영역(49) 내에 상변화 물질 패턴(55)이 형성된다. 상변화 물질 패턴(55)은 갭 영역(49)을 채우는 상변화 물질막 을 형성한 후 제 2 절연막(30) 및 절연 패턴(47)을 노출하는 평탄화 공정을 수행하는 것에 의해 형성될 수 있다. 상기 평탄화 공정은 예를 들어, 화학적기계적연마 공정 또는 에치백 공정을 포함할 수 있다.
도 4e를 참조하면, 상변화 물질막 패턴(55) 상에 상부 전극(65)이 형성된다. 상부 전극(65)은 상변화 물질막 패턴(55) 및 절연 패턴(47)을 포함하여 제 2 절연막(30) 상에 도전막을 형성한 후 패터닝하는 것에 의해 형성될 수 있다.
도 5a 내지 도 5e를 참조하여, 본 발명의 또 다른 실시예에 따른 상변화 메모리 장치 및 그 형성 방법이 설명된다.
도 5a를 참조하면, 콘택홀(35) 내 제 2 절연막(30) 측벽 상에 도전 패턴(42)이 형성된다. 도전 패턴(42)은 도 4a의 결과물에 대하여 전면 이방성 식각 공정을 수행하는 것에 의해 형성될 수 있다. 도전 패턴(42)은 고리 형상을 가질 수 있다. 도전 패턴(25)의 상부면의 일부는 도전 패턴(42)에 의해 노출될 수 있다.
도 5b를 참조하면, 도전 패턴(25) 상에 콘택홀(35)을 채우는 절연 패턴(47)이 형성된다. 절연 패턴(47)은 콘택홀(35)을 채우는 절연막을 형성한 후 제 2 절연막(30)을 노출하는 평탄화 공정을 수행하는 것에 의해 형성될 수 있다. 상기 평탄과 공정은 예를 들어, 화학적기계적연마 공정 또는 에치백 공정을 포함할 수 있다. 절연 패턴(47)은 예를 들어, 실리콘산화물, 실리콘질화물, 실리콘산화질화물 또는 이들의 조합으로 형성될 수 있으며, 바람직하게는 도전 패턴(42) 및 제 2 절연막(30)에 대하여 식각 선택성을 갖는 물질로 형성될 수 있다.
도 5c를 참조하면, 도전 패턴(42)을 리세스하여 하부 전극(45)이 형성된다. 하부 전극(45)은 고리 형상을 가질 수 있다. 제 2 절연막(30)과 절연 패턴(47) 사이에 갭 영역(49)이 형성된다. 갭 영역(49)의 폭은 10nm 이하일 수 있다.
도 5d를 참조하면, 하부 전극(45) 상의 갭 영역(49) 내에 상변화 물질 패턴(55)이 형성된다. 상변화 물질 패턴(55)은 갭 영역(49)을 채우는 상변화 물질막을 형성한 후 제 2 절연막(30) 및 절연 패턴(47)을 노출하는 평탄화 공정을 수행하는 것에 의해 형성될 수 있다. 상기 평탄화 공정은 예를 들어, 화학적기계적연마 공정 또는 에치백 공정을 포함할 수 있다.
도 5e를 참조하면, 상변화 물질막 패턴(55) 상에 상부 전극(65)이 형성된다. 상부 전극(65)은 상변화 물질막 패턴(55) 및 절연 패턴(47)을 포함하여 제 2 절연막(30) 상에 도전막을 형성한 후 패터닝하는 것에 의해 형성될 수 있다.
도 6은 본 발명의 실시예들에 따른 상변화 메모리 장치를 포함하는 시스템을 개략적으로 도시한다. 시스템(100)은 무선통신 장치 예를 들어, PDA, 랩톱(laptop) 컴퓨터, 휴대용 컴퓨터, 웹 태블릿(web tablet), 무선 전화기, 휴대폰, 디지털 음악 재생기(digital music player), 또는 정보를 무선환경에서 송신 그리고/또는 수신할 수 있는 모든 소자에 사용될 수 있다.
시스템(100)은 버스(110)를 통해서 서로 결합한 제어기(110), 키패드, 키보드, 화면(display) 같은 입출력 장치(120), 메모리(130), 무선 인터페이스(140)를 포함할 수 있다. 제어기(110)는 예를 들어 하나 이상의 마이크로프로세서, 디지털 신호 프로세서, 마이크로컨트롤러, 또는 이와 유사한 것들을 포함할 수 있다. 메모리(130)는 예를 들어 제어기(110)에 의해 실행되는 명령어를 저장하는데 사용될 수 있다. 또 메모리(130)는 사용자 데이터를 저장하는 데 사용될 수 있다. 메모리(130)는 본 발명의 실시예들에 따른 상변화 메모리를 포함한다. 메모리(130)는 또한 다른 종류의 메모리, 임의의 수시 접근이 가능한 휘발성 메모리, 기타 다양한 종류의 메모리를 더 포함할 수 있다.
시스템(100)은 RF 신호로 통신하는 무선 통신 네트워크에 데이터를 전송하거나 네트워크에서 데이터를 수신하기 위해 무선 인터페이스(140)를 사용할 수 있다. 예를 들어 무선 인터페이스(140)는 안테나, 무선 트랜시버 등을 포함할 수 있다.
본 발명의 실시 예에 따른 시스템(100)은 CDMA, GSM, NADC, E-TDMA, WCDAM, CDMA2000 같은 3세대 통시 시스템 같은 통신 인터페이스 프로토콜에서 사용될 수 있다.
이제까지 본 발명에 대한 구체적인 실시예들을 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
도 1a 내지 도 1d는 본 발명의 일 실시예에 따른 상변화 메모리 장치 및 그 형성 방법을 설명하기 위한 단면도들이다.
도 2a 내지 도 2c는 본 발명의 다른 실시예에 따른 상변화 메모리 장치 및 그 형성 방법을 설명하기 위한 단면도들이다.
도 3a 내지 도 3c는 본 발명의 또 다른 실시예에 따른 상변화 메모리 장치 및 그 형성 방법을 설명하기 위한 단면도들이다.
도 4a 내지 도 4e는 본 발명의 또 다른 실시예에 따른 상변화 메모리 장치 및 그 형성 방법을 설명하기 위한 단면도들이다.
도 5a 내지 도 5e는 본 발명의 또 다른 실시예에 따른 상변화 메모리 장치 및 그 형성 방법을 설명하기 위한 단면도들이다.
도 6a는 Sb 전구체의 공급시간 및 반응기 온도와 형성되는 상변화 물질 패턴 내 Sb 함량의 관계를 나타낸다.
도 6b는 Sb 전구체의 공급시간에 따른 상변화 물질막 패턴의 결정성을 나타낸다.
도 7a 및 도 7b는 본 발명의 실시예들에 따른 상변화 물질 패턴의 전류-저항 특성을 나타낸다.
도 8은 본 발명의 실시예들에 따른 상변화 메모리 장치를 포함하는 시스템을 개략적으로 도시한다.

Claims (16)

  1. 기판 상의 하부 전극;
    상기 하부 전극 상의 상변화 물질 패턴; 및
    상기 상변화 물질 패턴 상의 상부 전극을 포함하며;
    상기 상변화 물질 패턴은 Sb를 포함하고, 상기 상변화 물질 패턴 내 Sb의 함량이 50% 이상인 것을 특징으로 하는 상변화 메모리 장치.
  2. 제 1 항에 있어서,
    상기 상변화 물질 패턴은 비정질인 것을 특징으로 하는 상변화 메모리 장치.
  3. 제 1 항에 있어서,
    상기 상변화 물질 패턴은 Sb-Te를 포함하는 것을 특징으로 하는 상변화 메모리 장치.
  4. 제 3 항에 있어서,
    상기 Sb-Te에 불순물이 도핑된 것을 특징으로 하는 상변화 메모리 장치.
  5. 제 4 항에 있어서,
    상기 불순물은 Ge, S, Se, Pb, N, C 또는 O를 포함하는 것을 특징으로 하는 상변화 메모리 장치.
  6. 제 4 항에 있어서,
    상기 상변화 물질 패턴 내 상기 불순물의 함량이 10% 이하인 것을 특징으로 하는 상변화 메모리 장치.
  7. 제 1 항에 있어서,
    상기 기판 상에 상기 하부 전극을 노출하는 콘택홀을 포함하는 절연막을 더 포함하며,
    상기 콘택홀은 100nm 이하의 폭을 갖고, 상기 상변화 물질 패턴은 상기 콘택홀 내에 배치되는 것을 특징으로 하는 상변화 메모리 장치.
  8. 제 1 항에 있어서,
    상기 상변화 물질 패턴의 폭은 10nm 이하인 것을 특징으로 하는 상변화 메모리 장치.
  9. 기판 상에 하부 전극을 형성하는 단계;
    상기 하부 전극 상에 상변화 물질 패턴을 형성하는 단계; 및
    상기 상변화 물질 패턴 상에 상부 전극을 형성하는 단계를 포함하며,
    상기 상변화 물질 패턴은 Sb를 포함하고, 상기 상변화 물질 패턴 내 Sb의 함 량이 50% 이상인 것을 특징으로 하는 상변화 메모리 장치의 형성 방법.
  10. 제 9 항에 있어서,
    상기 상변화 물질 패턴을 형성하는 단계는:
    상기 기판을 반응기에 제공하는 단계;
    상기 반응기에 Sb 전구체, Te 전구체 및 반응성 가스를 동시에 또는 순차적으로 제공하는 단계; 및
    상기 기판 상에 화학증착공정 또는 원자층증착공정을 수행하는 단계를 포함하는 것을 특징으로 하는 상변화 메모리 장치의 형성 방법.
  11. 제 10 항에 있어서,
    상기 상변화 물질 패턴은 비정질로 형성되는 것을 특징으로 하는 상변화 메모리 장치의 형성 방법.
  12. 제 10 항에 있어서,
    상기 반응성 가스는 NH3를 포함하는 것을 특징으로 하는 상변화 메모리 장치의 형성 방법.
  13. 제 10 항에 있어서,
    상기 상변화 물질 패턴 내 Sb 함량은 상기 반응기의 온도 및 상기 반응기에 제공되는 상기 Sb 전구체의 공급시간에 의해 조절되는 것을 특징으로 하는 상변화 메모리 장치의 형성 방법.
  14. 제 13 항에 있어서,
    상기 반응기는 핫-월(hot-wall) 반응기 또는 콜드-월(cold-wall) 반응기를 포함하며,
    상기 핫-월 반응기는 275℃ 이하의 온도로 유지되고, 상기 콜드-월 반응기는 350℃ 이하의 온도로 유지되는 것을 특징으로 하는 상변화 메모리 장치의 형성 방법.
  15. 제 9 항에 있어서,
    상기 상변화 물질 패턴을 형성하는 단계는 상기 기판 상에 상기 하부 전극을 노출하는 콘택홀을 갖는 절연막을 형성하는 단계를 포함하고,
    상기 상변화 물질 패턴은 상기 콘택홀 내에 형성되는 것을 특징으로 하는 상변화 메모리 장치의 형성 방법.
  16. 제 15 항에 있어서,
    상기 콘택홀의 폭은 100nm 이하인 것을 특징으로 하는 상변화 메모리 장치의 형성 방법.
KR1020080042484A 2008-05-07 2008-05-07 상변화 메모리 장치 및 그 형성 방법 KR20090116500A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080042484A KR20090116500A (ko) 2008-05-07 2008-05-07 상변화 메모리 장치 및 그 형성 방법
US12/434,721 US20090280599A1 (en) 2008-05-07 2009-05-04 Phase change memory device and method of fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080042484A KR20090116500A (ko) 2008-05-07 2008-05-07 상변화 메모리 장치 및 그 형성 방법

Publications (1)

Publication Number Publication Date
KR20090116500A true KR20090116500A (ko) 2009-11-11

Family

ID=41267177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080042484A KR20090116500A (ko) 2008-05-07 2008-05-07 상변화 메모리 장치 및 그 형성 방법

Country Status (2)

Country Link
US (1) US20090280599A1 (ko)
KR (1) KR20090116500A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8470635B2 (en) 2009-11-30 2013-06-25 Micron Technology, Inc. Keyhole-free sloped heater for phase change memory
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
CN102760831A (zh) * 2011-04-27 2012-10-31 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法
US8932900B2 (en) 2011-08-24 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change memory and method of fabricating same
KR20130042975A (ko) * 2011-10-19 2013-04-29 삼성전자주식회사 작은 콘택을 갖는 비-휘발성 메모리소자 형성 방법 및 관련된 소자
US8877628B2 (en) * 2012-07-12 2014-11-04 Micron Technologies, Inc. Methods of forming nano-scale pores, nano-scale electrical contacts, and memory devices including nano-scale electrical contacts, and related structures and devices
US9627611B2 (en) 2012-11-21 2017-04-18 Micron Technology, Inc. Methods for forming narrow vertical pillars and integrated circuit devices having the same
US9627612B2 (en) * 2014-02-27 2017-04-18 International Business Machines Corporation Metal nitride keyhole or spacer phase change memory cell structures
US9306165B2 (en) 2014-03-27 2016-04-05 Micron Technology, Inc. Replacement materials processes for forming cross point memory
CN105098068A (zh) 2014-05-22 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US10424731B2 (en) * 2015-03-13 2019-09-24 Toshiba Memory Corporation Memory device
CN111146340B (zh) * 2019-12-19 2023-01-31 上海集成电路研发中心有限公司 一种相变存储器单元及其制备方法
CN113206193B (zh) * 2021-04-22 2023-04-18 华中科技大学 一种基于相变原理的忆阻器及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504701B1 (ko) * 2003-06-11 2005-08-02 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
US7928420B2 (en) * 2003-12-10 2011-04-19 International Business Machines Corporation Phase change tip storage cell
US7638786B2 (en) * 2004-11-15 2009-12-29 Renesas Technology Corp. Semiconductor and semiconductor manufacturing arrangements having a chalcogenide layer formed of columnar crystal grains perpendicular to a main substrate surface
DE102006038885B4 (de) * 2005-08-24 2013-10-10 Wonik Ips Co., Ltd. Verfahren zum Abscheiden einer Ge-Sb-Te-Dünnschicht
KR100763908B1 (ko) * 2006-01-05 2007-10-05 삼성전자주식회사 상전이 물질, 이를 포함하는 상전이 메모리와 이의 동작방법
KR100695168B1 (ko) * 2006-01-10 2007-03-14 삼성전자주식회사 상변화 물질 박막의 형성방법, 이를 이용한 상변화 메모리소자의 제조방법
KR100871692B1 (ko) * 2006-11-07 2008-12-08 삼성전자주식회사 저온 증착용 금속 전구체, 그를 사용한 금속 박막 형성방법 및 상변화 메모리 소자 제조 방법
US8212281B2 (en) * 2008-01-16 2012-07-03 Micron Technology, Inc. 3-D and 3-D schottky diode for cross-point, variable-resistance material memories, processes of forming same, and methods of using same

Also Published As

Publication number Publication date
US20090280599A1 (en) 2009-11-12

Similar Documents

Publication Publication Date Title
KR20090116500A (ko) 상변화 메모리 장치 및 그 형성 방법
KR100766504B1 (ko) 반도체 소자 및 그 제조 방법
US8138490B2 (en) Variable resistance non-volatile memory cells and methods of fabricating same
US8872150B2 (en) Memory constructions
KR101486984B1 (ko) 가변 저항 메모리 소자 및 그 형성방법
US20080272355A1 (en) Phase change memory device and method for forming the same
US20100072453A1 (en) Phase-Changeable Fuse Elements and Memory Devices Containing Phase-Changeable Fuse Elements and Memory Cells Therein
US8501623B2 (en) Method of forming a semiconductor device having a metal silicide and alloy layers as electrode
KR20080110348A (ko) 상변화 메모리 장치 및 그 형성 방법
US20070272950A1 (en) Semiconductor memory devices and methods of fabricating the same
KR20110135285A (ko) 상변화 메모리 소자의 제조방법
US20080265236A1 (en) Variable resistance non-volatile memory cells and methods of fabricating same
JP2006080523A (ja) アンチモン前駆体、相変化メモリ素子およびその製造方法
CN102104055A (zh) 可变电阻存储器
US7858961B2 (en) Phase change memory devices and methods for fabricating the same
US8518790B2 (en) Method of forming memory device
KR20090117103A (ko) 상변화 메모리 장치
KR20090107320A (ko) 상변화 메모리 장치
KR20120061490A (ko) 가변 저항 메모리 소자의 형성 방법
KR20100084215A (ko) 베리어 보호막이 있는 실리사이드 하부전극을 갖는 상변화 메모리 소자 및 형성 방법
US7767491B2 (en) Methods of manufacturing semiconductor device
KR20120077505A (ko) 비휘발성 반도체 메모리 장치 및 그 제조 방법
US20100129947A1 (en) Resistance-variable memory device, method for fabricating the same and memory system including the same
US20130200328A1 (en) Phase change memory devices
KR20100137627A (ko) 다공성 산화막 속에 형성된 나노와이어 네트워크 단원계 상변화층을 갖는 상변화 메모리 및 형성 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid