KR20040103756A - 전해 연마액, 전해 연마 방법 및 반도체 장치의 제조 방법 - Google Patents

전해 연마액, 전해 연마 방법 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20040103756A
KR20040103756A KR10-2003-7017161A KR20037017161A KR20040103756A KR 20040103756 A KR20040103756 A KR 20040103756A KR 20037017161 A KR20037017161 A KR 20037017161A KR 20040103756 A KR20040103756 A KR 20040103756A
Authority
KR
South Korea
Prior art keywords
electrolytic polishing
polishing liquid
metal film
electrolytic
electrolyte
Prior art date
Application number
KR10-2003-7017161A
Other languages
English (en)
Inventor
스조 사또
다께시 노가미
신고 다까하시
나오끼 고마이
가오리 다이
히로시 호리꼬시
히이즈 오또리이
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20040103756A publication Critical patent/KR20040103756A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/16—Polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H01L21/32125—Planarisation by chemical mechanical polishing [CMP] by simultaneously passing an electrical current, i.e. electrochemical mechanical polishing, e.g. ECMP

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

연마 지립의 응집 침전을 발생시키지 않고 도전성을 향상시킨다. 또한, 연마 대상이 되는 금속막이나 배선의 결함을 야기하는 일없이 양호한 평탄화를 실현한다. 전해 연마액 E속에서, 연마 대상이 되는 금속막 표면을 전해 작용에 의해서 산화시키면서 상기 금속막 표면에 연마 패드(15)를 접동시켜 평탄화를 행하는 전해 연마 방법으로서, 상기 전해 연마액 E는, 적어도 연마 지립과, 상기 연마 지립의 대전 상태를 유지하는 전해질을 함유한다. 높은 도전성을 나타내는 전해 연마액을 이용하기 때문에, 높은 전해 전류값이 얻어짐과 함께, 극간 거리를 크게 할 수 있다. 또, 본 발명의 전해 연마 방법에서는, 연마 지립의 분산 상태가 양호한 전해 연마액을 이용하기 때문에, 연마 후에 지립 잔류나 스크래치 등의 결함의 발생이 없다.

Description

전해 연마액, 전해 연마 방법 및 반도체 장치의 제조 방법{ELECTROLYTIC POLISHING LIQUID, ELECTROLYTIC POLISHING METHOD AND METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}
종래, 반도체 웨이퍼 상에 형성하는 LSI(Large Scale Integration : 대규모 집적 회로) 등의 반도체 장치의 미세한 배선의 재료로서, 알루미늄(Al)계 합금이 이용되고 있다. 그러나, 배선의 미세화가 진행함에 따라서 배선의 기생 저항·기생 용량에 의한 회로 지연이 지배적으로 되기 때문에, 배선용 재료로서, Al 계 합금보다 저저항·저용량이고, 높은 신뢰성을 실현하는 구리(Cu)의 채용이 검토되고 있다. Cu는, 비저항이 1.8μΩ㎝로 낮고, LSI의 고속화에 유리한데다가, 일렉트로마이그레이션 내성이 Al계 합금에 비교하여 한 자릿수 정도 높기 때문에, 차세대의 재료로서 기대되고 있는 것이다.
Cu를 이용한 배선 형성에서는, 일반적으로 Cu의 드라이 에칭이 용이하지 않기 때문에, 소위 다마신 기법이 이용되고 있다. 이것은, 예를 들면 산화 실리콘으로 이루어지는 층간 절연막에 미리 소정의 홈을 형성하고, 그 홈에 배선 재료인 Cu를 매립한 후, 잉여의 배선 재료를 화학 기계 연마(Chemical Mechanical Polishing: 이하, CMP라고 칭함)에 의해 제거하여, 배선을 형성하는 방법이다. 또한, 접속 구멍(Via)과 배선홈(Trench)을 형성한 후, 일괄적으로 배선 재료를 매립하고, 잉여 배선 재료를 CMP에 의해 제거하는 듀얼 다마신법도 알려져 있다.
또한, 이후의 한층더 LSI의 고속화 및 저소비 전력화의 요구에 응함과 함께 배선의 RC 지연을 저감시키기 위해서, 상술한 Cu 배선 기술 외에, 예를 들면 유전율 2 이하의 다공질 실리카와 같은 초저유전율 재료를 층간 절연막에 채용하는 것이 검토되고 있다.
그러나, 이들의 저유전율 재료는, 어느 것이나 매우 취약하기 때문에, 종래의 CMP의 실시 시에 인가되는 가공 압력 4 PSI∼6 PSI(1 PSI는 약 70 g/㎠.따라서, 280∼420 g/㎠)의 하에서는, 저유전율 재료로써 성막된 절연막에 압력에 의한 붕괴나 크랙, 박리 등이 발생하여, 양호한 배선 형성을 행할 수 없게 된다. 또한, 이러한 붕괴 등을 방지하기 위해서, 상술한 저유전율 재료로써 성막한 절연막이 기계적으로 견뎌낼 수 있는 압력인 1.5 PSI(105 g/㎠) 정도까지 CMP의 압력을 내리면, 통상의 생산 속도에 필요한 연마 레이트를 얻을 수 없게 된다. 이와 같이, 초저유전율 재료를 이용한 배선 형성으로 CMP를 실시하기 위해서는 근본적인 문제가 있다.
그래서, 상기 CMP가 갖는 문제점을 해결하기 위해, 역전해에 의한 전해 연마에 의해서 잉여의 Cu를 연마하여 다마신 구조 또는 듀얼 다마신 구조를 형성하는시도가 이루어지고 있다.
그러나, 단순한 도금의 역전해는, 컨포멀하게 표층으로부터 잉여의 Cu를 균일하게 용출 제거하기 때문에, 평탄화 능력에는 부족한 기술이다. 특히, 통상의 다마신 기법이나 듀얼 다마신법에 의해서 트렌치나 비아에 Cu를 전해 도금으로 매립한 경우에는, 단순한 도금의 역전해로는 전해 도금 후의 표면에 형성되는 요철을 완전하게 평탄화할 수 없다. 그 이유는, Cu의 전해 도금 시에, 보이드나 피트 등의 불량을 발생시키는 일없이 완전한 매립을 달성하는 것을 목적으로 하여 전해 도금 액에 첨가된 각종의 첨가제가, 미세 배선 밀집부에서 소정의 값 이상의 돌출부(험프)나 광폭 배선부에서의 움푹 패인 곳 등을 발생시켜서, 거대한 요철이 표면에 잔존하기 때문이다. 이 결과, 연마 종료 후에는 부분적인 배선의 소실, 디싱(움푹 파임), 리세스(오목부) 등의 오버 연마, 또는 배선 간의 쇼트, 아일런드 등의 언더 연마 등의 문제점을 야기하게 된다.
그래서, 상술한 바와 같은 역전해에 의한 전해 연마와 패드에 의한 와이핑을 동시에 행함으로써, 저압력으로 또한 통상의 생산 속도에 필요한 연마 레이트를 얻을 수 있는 연마 방법이 제안되어 있다.
이 방법은, 피연마 대상인 반도체 웨이퍼 표면의 금속막(예를 들면 Cu 막)에 양극으로서 통전하고, 이 반도체 웨이퍼와 대향하는 위치에 배치한 음극인 대향 전극과의 사이에 전해액을 통하여 전해 전압을 인가하여 전해 전류를 통전시켜, 전해 연마를 행한다. 이 전해 연마에 의해서, 양극으로서 전해 작용을 받는 금속막 표면이 양극 산화되어, 표층에 산화물 피막이 형성된다. 또한, 이 산화물과 전해액내에 포함되는 착체 형성제가 반응함으로써, 금속막 표면에 고 전기 저항층이나 불용성 착체 피막, 부동태 피막 등의 변질층이 형성된다. 그리고, 이 전해 연마와 동시에, 상술한 바와 같은 변질층을 패드에 의해서 와이핑함으로써 변질층의 제거를 행한다. 이 때, 요철을 갖는 금속막의 볼록부 표층의 변질층만이 제거되어 기초의 금속이 노출하는 데 대하여, 오목부 표층의 변질층은 잔류한다. 따라서, 기초 금속이 노출된 볼록부 부분 만이 부분적으로 재전해되고, 또한 와이핑됨으로써 볼록부 부분의 연마가 진행한다. 이러한 사이클을 반복하여 행함으로써, 반도체 웨이퍼 표면의 평탄화가 행하여진다.
이 기술에서는, 평탄화 능력을 높이기 위해서, 예를 들면 알루미나 지립 등의 연마 지립을 포함하는 CMP용 슬러리를 베이스로 하여 이것에 전해질을 첨가함으로써, 전해 전류를 흘리기 위해서 필요한 도전성을 확보한 전해 연마액이 이용된다.
그런데, 전해 연마액 내의 알루미나 지립이 응집을 일으키게 되면 스크래치 등의 치명적인 결함을 발생하기 쉽게 되기 때문에, 전해 연마를 행할 때에는 전해 연마액 내에서 연마 지립이 완전하게 분산되어 있을 필요가 있다. 이 때문에, 전해 연마액의 pH를 산 측으로 유지함으로써, 알루미나 지립을 플러스로 대전시키고 자기의 제타 전위에 의해서 상호 반발시켜, 양호한 분산 상태를 실현하고 있다.
그러나, 첨가하는 전해질에 따라서는, 전해 연마액의 pH가 중성 또는 알칼리 측으로 편이되는 것, 알루미나 지립의 제타 전위의 감소, 나아가서는 알루미나 지립끼리의 응집·침전을 초래한다. 이 결과, 연마 시에 스크래치의 발생이나 알루미나 지립의 잔존 등의 거대한 결함을 발생시켜서, 배선 간의 쇼트나 오픈 등을 야기할 우려가 있다.
또한, 전해 연마액에 도전성을 부여하기 위해서 이용되는 전해질에 따라서는, 연마 종점에서의 Cu 막 표면의 부식에 의한 거칠어짐이나, 전류 집중에 의한 피트 등이 발생하여, 양호한 종점 표면을 형성하는 것이 곤란하게 된다. 즉, 단순하게 전해질을 첨가하는 것 만으로는, 표면 조도가 거칠어지고 배선 전기 저항이 불안정한 면이 형성되게 된다.
또한, 전해 연마액에는 에칭 작용이 있기 때문에, 반도체 웨이퍼 표면의 금속막 면적의 비율이 연마 개시 당초의 전면에 걸쳐 성막되어 있는 100%의 상태에서, 잉여 부분의 제거를 종료하여 배선 패턴만이 남는 상태까지 감소시키는 경우에, 미세한 배선부로 용출 레이트가 집중함으로써 남겨진 거대 잔존 부분이나 광폭 배선부와, 독립적인 미세 배선부와의 제거 속도 차가 증대하여, 미세 배선의 용출 레이트가 가속적으로 상승하여 배선이 소실될 우려가 있다.
그래서 본 발명은 이러한 종래의 실정을 감안하여 제안된 것으로서, 연마 지립의 응집 침전을 발생시키지 않고 도전성을 향상시키는 것이 가능한 전해 연마액을 제공하는 것을 목적으로 한다. 또한, 본 발명은, 연마 대상이 되는 금속막이나 배선의 결함을 야기하는 일없이 양호한 평탄화를 실현하는 것이 가능한 전해 연마 방법 및 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은, 적어도 연마 지립을 포함하는 전해 연마액에 관한 것이다. 또, 본 발명은, 이 전해 연마액을 이용한 전해 연마 방법 및 반도체 장치의 제조 방법에 관한 것이다.
도 1은 알루미나 지립의 제타 전위 및 분산 상태의 pH 의존성을 도시하는 특성도.
도 2는 본 발명을 적용한 전해 연마 장치를 도시하는 모식도.
도 3은 전해 연마 장치의 연마 패드와 웨이퍼와의 접동 상태를 설명하기 위한 평면도.
도 4는 도 3의 A-A 선 단면도.
도 5는 도 4의 원 B의 확대 단면도.
도 6은 도 3의 원 C의 확대 평면도.
도 7a∼도 7g는 본 발명을 적용한 반도체 장치의 제조 방법을 설명하기 위한 도면으로서, 도 7a는 층간 절연막 형성 공정을 도시하는 단면도, 도 7b는 듀얼 다마신 구조 형성 공정을 도시하는 단면도, 도 7c는 배리어 메탈막 성막 공정을 도시하는 단면도, 도 7d는 시드막 성막 공정을 도시하는 단면도, 도 7e는 Cu 매립 공정을 도시하는 단면도, 도 7f는 전해 연마 공정을 도시하는 단면도, 도 7g는 캡막 성막 공정을 도시하는 단면도.
상술의 목적을 달성하기 위해서, 본 발명에 따른 전해 연마액은, 연마 대상이 되는 금속막 표면을 전해 작용에 의해서 산화시키면서 상기 금속막 표면에 연마 패드를 접동(摺動)시켜 평탄화를 행하는 전해 연마 방법에 이용되는 전해 연마액으로서, 적어도 연마 지립과, 상기 연마 지립의 대전 상태를 유지하는 전해질을 함유하는 것을 특징으로 한다.
이상과 같이 구성된 전해 연마액은, 도전성을 부여하기 위한 전해질로서, 연마 지립의 대전 상태를 유지하는 전해질을 이용한다. 이 때문에, 전해 연마액은 높은 도전성을 가지면서, 연마 지립의 대전 상태가 중화하지 않고서 상호 반발하기 때문에 연마 지립의 응집 침전을 야기할 일이 없다.
또한, 본 발명에 따른 전해 연마 방법은, 전해 연마액 속에서, 연마 대상이 되는 금속막 표면을 전해 작용에 의해서 산화시키면서 상기 금속막 표면에 연마 패드를 접동시켜 평탄화를 행하는 전해 연마 방법이고, 상기 전해 연마액은, 적어도 연마 지립과, 상기 연마 지립의 대전 상태를 유지하는 전해질을 함유하는 것을 특징으로 한다.
이상과 같은 구성의 전해 연마 방법에서는, 상술한 바와 같은 높은 도전성을 나타내는 전해 연마액을 이용하기 때문에, 높은 전해 전류값이 얻어짐과 함께, 극간 거리를 크게 할 수 있다. 또, 본 발명의 전해 연마 방법에서는, 연마 지립의 분산 상태가 양호한 전해 연마액을 이용하기 때문에, 연마 후에 지립 잔류나, 스크래치 등의 결함의 발생이 없다.
또한, 본 발명에 따른 반도체 장치의 제조 방법은, 기판 위에 형성된 절연막에 금속 배선을 형성하기 위한 배선홈을 형성하는 공정과, 상기 배선홈을 매립하도록 상기 절연막 상에 금속막을 형성하는 공정과, 전해 연마액 속에서, 상기 절연막 상에 형성한 금속막 표면을 전해 작용에 의해서 산화시키면서 상기 금속막 표면에 연마 패드를 접동시켜 평탄화를 행하는 공정을 갖고, 상기 전해 연마액은, 적어도 연마 지립과, 상기 연마 지립의 대전 상태를 유지하는 전해질을 함유하는 것을 특징으로 한다.
이상과 같은 구성의 반도체 장치의 제조 방법에서는, 배선의 표면의 평탄화에 있어서, 상술한 바와 같은 높은 도전성을 나타냄과 함께 연마 지립의 분산 상태가 양호한 전해 연마액을 이용한 전해 연마 방법을 실시하기 때문에, 연마 후에 결함 등을 발생시키지 않고, 배선의 표면을 고도로 평탄화한다.
이하, 본 발명을 적용한 전해 연마액, 전해 연마 방법 및 반도체 장치의 제조 방법에 대하여, 도면을 참조하면서 상세히 설명한다.
본 발명의 전해 연마액은, 연마 대상이 되는 금속막 표면을 전해 작용에 의해서 산화시키면서 이 금속막 표면에 연마 패드를 접동시켜 평탄화를 행하는 전해 연마 방법에 이용되는 전해 연마액이다. 또, 이하의 설명에서는, 금속막이 Cu 막인 경우를 예로 들어 설명한다.
이 전해 연마액은, CMP에 이용하는 슬러리를 베이스로 한 것으로서, 평탄화 능력을 높이기 위한 알루미나(Al2O3)를 함유하는 연마 지립(이하, 알루미나 지립이라 칭함), 지립 분산제, 산화제, 착체 형성제, 방식(防蝕)제나 광택제 등의 여러 가지의 첨가제 등을 함유한다. 또한, 본 발명의 전해 연마액은, 전해 전류를 흘리기 위해서 필요한 도전성을 향상시키기 위한 전해질을 함유하고 있다.
알루미나 지립은, Cu 막과 대향하여 배치되는 연마 패드에 의해서 Cu 막에 가압됨과 함께 접동됨으로써, 전해 작용에 의한 산화나 착체 형성 등에 의해서 변질한 Cu 막 표면의 볼록부를 기계적으로 식각하여, 제거하는 것이다. 이 알루미나지립의 입자경은, 1차 입자경이 0.05 ㎛ 정도이고, 2차 입자경이 0.1 ㎛∼0.3 ㎛ 정도인 것이 바람직하다.
여기서, 알루미나 지립의 제타 전위 및 평균 입경의 변화 즉 분산 상태의 pH 의존성에 대하여, 도 1을 참조하면서 설명한다. 전해 연마액 내의 알루미나 지립은, 전해 연마액의 pH에 따라서 제타 전위가 크게 변동하고, 특히 pH9 부근에 제타 전위가 제로가 되는 등전점(等電点)을 갖는다. 이 등전점에 있어서는 알루미나 지립끼리의 정전적인 반발력이 소실되기 때문에, 알루미나 지립의 응집이 현저하게 된다. 또한, 계면 활성제에 의한 분산 효과도 pH에 따라서 크게 변동한다. 그래서, 전해 연마액의 알루미나 지립의 분산 상태를 안정화시키기 위해서는 pH를 적정 범위로 조정할 필요가 있고, 구체적으로는 전해 연마액을 산성 영역 또는 중성 영역, 특히 pH3.0∼pH3.5의 범위 내로 할 필요가 있다.
그리고, 전해 연마액에 첨가되는 전해질에는, 알루미나 지립이 양호하게 분산되는 산성 영역, 구체적으로는 pH3.0∼pH3.5의 범위 내에서 충분한 도전성을 발현할 것이 요구된다. 이 때문에, 전해질로서 나트륨이나 칼륨 등의 알칼리 금속류를 직접 이용하는 것은, 전해 연마액의 pH를 알칼리 측으로 시프트시키기 때문에 부적합하다.
본 발명의 전해 연마액에서는, 상술한 바와 같은 알루미나 지립과, 알루미나 지립이 높은 제타 전위를 나타내는 pH를 크게 변동시키지 않는 특정한 전해질을 조합하여 함유함으로써, 전해 연마액의 도전성이 높여짐과 함께, 알루미나 지립의 플러스의 대전 상태가 유지되어 상호 반발하여, 알루미나 지립의 응집 침전이 억제된다. 이 때문에, 이 전해 연마액을 후술하는 전해 연마 방법 및 반도체 장치의 제조 방법에 적용함으로써, 알루미나 지립의 응집 침전에 기인하는 스크래치 등의 결함을 발생시키는 일없이 금속막의 평탄화를 실현한다.
또한, 전해 연마액이 함유하는 전해질에는, 상술한 전해 연마액의 pH를 크게 변동시키는 것 이외에도, 여러 가지 특성이 요구된다. 예를 들면, 전해질에는 산화력이 없을 것이 요구된다. 그 이유는, 질산이나 염산 등의 강한 산화력을 나타내는 산이나, 요오드 등의 산화력이 있는 전해질을 전해 연마액에 첨가하면, 이들 산화력이 있는 전해질이 Cu 막 표면을 산화시키고, 이 산화 Cu와 전해 연마액 내의 착체 형성제가 반응함으로써 착체를 형성하고, Cu가 용출될 우려가 있기 때문이다.
또한, 전해질에는, Cu 막과 직접 작용하지 않는 것, 즉 Cu 막에 대한 용해 작용을 갖지 않을 것이 요구된다. 그 이유는, 황산 이온, 암모늄 이온, 염소 이온 등을 예를 들면 황산암모늄 등의 형태로 전해 연마액에 첨가하면, Cu 막과 반응하여 수용성 착체를 형성하여 Cu를 용출시키거나, 직접 Cu 막을 용해하여 Cu를 용출시키거나 할 우려가 있기 때문이다.
또한, 전해질에는, Cu 막에 대한 부식성 또는 특이 흡착성을 갖지 않을 것이 요구된다. 그 이유는, Cu 막에 대한 부식성 또는 특이 흡착성을 나타내는 프로피온산이나 염소 이온 등을 전해 연마액에 첨가하면, 연마 종점에서 Cu 막 표면의 부식, 거칠어짐이나 피트 등의 결함을 발생시켜서, Cu 막 표면의 평탄성이 손상되기 때문이다.
본 발명의 전해 연마액은, 상술한 바와 같은 조건을 만족하는 전해질을 이용함으로써, Cu 막을 산화시키거나, Cu 막에 대하여 직접 작용하여 Cu를 용해시키거나, Cu 막의 부식을 유발시키거나 하는 등의 악영향을 미치게 할 리 없다. 이 때문에, 전해 연마액은, 후술하는 전해 연마 방법에 이용되었을 때에, 더욱 우수한 평탄성 및 양호한 배선 형성을 실현할 수 있다.
상술한 바와 같은 조건을 만족하는 전해질은, 산화력이 없는 산, 산화력이 없는 중성염, 산화력이 없는 중성 금속염, Cu 이온 등으로 대별된다.
이 중 산화력이 없는 산으로서는, 예를 들면 인산 등을 들 수 있다. 또한, 산화력이 없는 중성염으로서는, 황산나트륨, 황산칼륨 등을 들 수 있다. 또한, 산화력이 없는 중성 금속염으로서는, 황산 알루미늄, 인산 알루미늄, 황산 코발트, 황산니켈 등을 들 수 있다. 또한, Cu 이온은, 산화 구리(CuO), 무수황산동, 인산 구리 등을 전해 연마액에 첨가함으로써 생성한 것이어도 되고, 피연마 대상인 Cu 막에 통전함으로써 Cu를 전기 분해시켜 전해 연마액에 용해시킨 것이어도 된다. 이들 전해질의 중에서도, 특히 인산을 이용하는 것이 바람직하다.
이들 전해질의 첨가량에는 최적 범위가 각각 존재한다. 예를 들면 전해질로서 인산을 이용하는 경우에는, 전해질 미첨가의 전해 연마액을 100 g에 대하여 인산을 4 g∼8 g 정도의 비율로 첨가하는 것이 바람직하고, 인산의 첨가량을 상기 범위 내로 함으로써, pH의 큰 변동을 수반하는 일없이 pH3.0∼pH3.5의 범위 내로 하여, 전해 연마에 필요한 도전성을 얻을 수 있다. 또한, 예를 들면 전해질로서 황산나트륨을 이용하는 경우에는, 전해질 미첨가의 전해 연마액을 100 g에 대하여 황산나트륨을 2 g∼4 g 정도의 비율로 첨가하는 것이 바람직하고, 황산나트륨의 첨가량을 상기 범위 내로 함으로써, pH의 큰 변동을 수반하는 일없이 전해 연마에 필요한 도전성을 얻을 수 있다. 또, 본 명세서에 있어서는, 상술한 전해 연마에 필요한 도전성이란, 이 전해 연마액을 이용하여 극간 20 ㎜에서 2 V의 전압을 인가한 경우에, 전류 밀도가 10 ㎃/㎠∼30 ㎃/㎠ 정도 이상인 것을 나타낸다.
또한, 상술한 알루미나 지립 및 전해질의 외에, 전해 연마액의 조성에 대하여 설명한다.
계면 활성제는, 원래 수용성이 아닌 알루미나 지립의, 전해 연마액 내에서의 분산 상태를 안정화시키는 것을 목적으로 하여 첨가되는 성분이다. 즉, 계면 활성제에 의해서 개개의 알루미나 지립에 미셀 구조를 형성하여, 수화(水和)시킴으로써 전해 연마액 내의 알루미나 지립의 분산을 안정화시켜, 알루미나 지립의 응집·침전을 방지한다.
대표적인 계면 활성제로서는, 음이온계 계면 활성제, 비이온계 계면 활성제, 양이온계 계면 활성제, 양(兩)성 이온계 계면 활성제 등을 들 수 있지만, 플러스로 대전되어 있는 알루미나 지립의 분산 향상을 꾀하기 위해서는, 특히 음이온계 계면 활성제 또는 비이온계 계면 활성제를 이용하는 것이 바람직하다.
구체적인 음이온계 계면 활성제로서는, 지방산나트륨이나 지방산칼륨 등의 지방산염, 알킬황산나트륨 등의 알킬황산에스테르염, 알킬벤젠술폰산나트륨 등의 알킬벤젠술폰산염, 알킬나프탈렌술폰산염, 폴리옥시에틸렌알킬인산염, 폴리옥시에틸렌알킬황산에스테르염, 폴리옥시에틸렌알킬에테르초산염 등을 들 수 있다.
또한, 구체적인 비이온계 계면 활성제로서는, 폴리옥시에틸렌알킬에테르, 폴리옥시알킬렌알킬에테르, 소르비탄지방산에스테르, 글리세린지방산에스테르, 폴리옥시에틸렌지방산에스테르, 폴리옥시에틸렌글리세리드 등을 들 수 있다.
산화제는, 착체 형성제가 킬레이트를 생성하는 것이 가능하도록 Cu 막 표면을 산화하여 Cu 산화물로 하기 위한 것이다. 구체적인 산화제로서는 예를 들면 H2O2등을 사용하는 것이 가능하다. 이 경우, H2O2의 농도는 5용적% 정도인 것, 즉, 예를 들면 30% H2O2을 이용하는 경우에는, 전해 연마액에 이 30% H2O2용액을 15용적% 정도 첨가하는 것이 바람직하다.
착체 형성제는, 상술한 산화제에 의해서 Cu 막 표면에 형성된 Cu 산화물과 반응하여, 취약한 불용성 킬레이트를 생성하는 것이다. 구체적인 착체 형성제로서는 키날딘산, 엔트라닐산 등을 들 수 있고, 그 농도는 1 중량% 정도인 것이 바람직하다.
또한, 전해 연마액에는, 상술한 것과 같은 성분 외에, 방식제, 광택제 등의 여러 가지 첨가제가 첨가되어 있어도 된다.
이상과 같은 조성의 전해 연마액은, 도 2에 도시한 바와 같은 전해 연마 장치(1)를 이용한 전해 연마 방법에 이용된다. 이 전해 연마 장치(1)는, 웨이퍼 상에 형성되는 피연마 대상이고 또한 양극으로서 통전되는 Cu 막을 전해 작용과 기계적 연마에 의해 평탄화하기 위한 장치이다. 또, 본 발명의 전해 연마 방법은, 이하에 설명하는 전해 연마 장치를 이용한 전해 연마 방법에 한정되지 않고, 여러 가지 전해 연마 방법에 적용할 수 있는 것은 물론이다.
본 발명의 전해 연마 장치(1)는, 웨이퍼 W에 연마를 행하기 위한 장치 본체(2)와, 장치 본체(2)에 소정의 전해 전류를 공급하는 전원(3)과, 장치 본체(2) 내의 전해조에 전해 연마액을 공급하는 전해 연마액 탱크(4)와, 웨이퍼 W를 전해 연마 장치(1)에 도입하기 위한 웨이퍼 투입배출부(5)와, 웨이퍼 투입배출부(5)로부터의 웨이퍼 W를 세정하는 웨이퍼 세정부(6)와, 장치 본체(2)로의 웨이퍼 W의 반송 및 탈착을 행하는 웨이퍼 반송부(7)와, 이들 장치 본체(2), 전해 연마액 탱크(4), 웨이퍼 투입배출부(5), 웨이퍼 세정부(6) 및 웨이퍼 반송부(7)를 제어하는 제어부(8)와, 제어부(8)를 조작하기 위한 조작부(9)를 구비한다.
이 중 장치 본체(2)는, 웨이퍼 W의 Cu 막이 형성된 면측을 하향으로 척킹하는 웨이퍼 척(10)과, 웨이퍼 척(10)을 화살표 r 방향으로 소정의 회전수로 회전 구동하는 웨이퍼 회전축(11)과, 웨이퍼 척(10)을 상하 방향, 즉 z 축 방향으로 안내함과 함께 하향으로 소정의 압력으로 가압하는 웨이퍼 가압 수단(12)을 구비한다. 또한, 웨이퍼 가압 수단(12)은, 카운터 웨이트(13)를 갖고, 웨이퍼 척(10)이나 웨이퍼 회전축(11) 등의 자중(自重)을 캔슬한 후에, 0.1 PSI(약 7 g/㎠) 단위로 가공 압력의 설정이 가능한 구조이다.
또한, 장치 본체(2)에는, 상술한 웨이퍼 척(10)과 대향하는 위치에, 소정량의 본 발명의 전해 연마액 E를 저장하여 놓은 전해조(14)가 설치되어 있다. 그리고 전해조(14) 내에는, 전해 연마액 E에 침지된 상태에서, 웨이퍼 W 표면에 접촉 접동하는 평면 도우넛형의 연마 패드(15)가 배치된다. 연마 패드(15)는, 정반(16)에 접착된 상태에서, 정반(16)을 지지하는 패드 회전축(17)에 의해서 화살표 R 방향으로 소정의 회전수로 회전 구동된다. 연마 패드(15)는, 예를 들면 발포폴리우레탄, 발포폴리프로필렌, 폴리비닐아세탈 등으로 이루어지고, 경도(영률)가 0.02 GPa∼0.10 GPa이고, 두께 방향으로 관통하여 전해 연마액 E를 개재시키는 슬러리 공급 구멍을 갖고 있다. 또한, 정반(16) 상의 연마 패드(15)의 내주연 및 외주연에는, 후술하는 웨이퍼 W의 에지부에 접촉 접동하고 웨이퍼 W를 양극으로서 통전시키는 양극 통전 링(18, 19)이 각각 배치된다. 양극 통전 링(18, 19)의 전극 재료는, 예를 들면 흑연, 소결 Cu 합금, 소결 은 합금 등의 카본계 합금이나, Pt, Cu 등으로 이루어진다. 또한, 연마 패드(15)의 더 하방에는, 정반(16)을 개재하여 웨이퍼 W에 대향하도록 음극판(20)이 배치된다. 음극판(20)은, 전해 연마액 E를 통하여 음극 통전된다. 음극판(20)은 원반 형상을 나타내고, 전극 재료는 예를 들면 Cu, Pt 등으로 이루어진다. 또한, 전해조(14)에는 폐액용 배관(21)이 부착되고, 이 폐액용 배관(21)은, 사용 완료된 전해 연마액 E를 장치 본체(2)의 외부로 배출한다.
도 3∼도 6을 참조하면서, 상술한 바와 같은 구성의 전해 연마 장치(1)로써 웨이퍼 W 상에 형성된 Cu 막(22)을 연마하는 방법에 대하여 설명한다. 우선, 웨이퍼 반송부(7)로부터 반입된 웨이퍼 W를 웨이퍼 척(10)에 의해 하향으로 척킹한다.
다음에 도 3 및 도 4에 도시한 바와 같이, 웨이퍼 회전축(11)과 웨이퍼 가압 수단(12)에 의해, 화살표 r 방향으로 웨이퍼 W를 10 rpm∼30 rpm으로 회전시킴과 함께, 연마 패드(15)에 대하여 0.5 PSI∼1.5 PSI(35 g/㎠∼105 g/㎠) 정도의 가공 압력으로 압압한다. 이것과 동시에, 정반(16)에 접착된 연마 패드(15)를, 패드 회전축(17)에 의해 화살표 R 방향으로 60 rpm∼120 rpm에서 회전시키고, 전해 연마액 E를 개재하여 웨이퍼 W 표면에 접촉 접동시킨다.
이 때, 도 3 및 도 5에 도시한 바와 같이, 연마 패드(15)의 내주에 배치된 양극 통전 링(18)의 일부 및 연마 패드(15)의 외주에 배치된 양극 통전 링(19)의 일부와, 웨이퍼 W 상에 형성된 Cu 막(22)의 외주부의 일부가 항상 접촉 접동하도록 이루어져 있다. 또, 도 5 및 도 6에 도시한 바와 같이, 연마 패드(15)에는 막 두께 방향으로 관통하는 슬러리 공급 구멍(15a)이 형성되어 있음과 함께, 웨이퍼 W 표면(Cu 막(22))으로부터 패드 지지망(15b), 정반(16)을 통하여 음극판(20)까지 전해 연마액 E가 개재하도록 이루어져 있다.
이 때문에, 전원(3)으로부터 예를 들면 1 V∼3 V의 전압을 인가함으로써, 양극 통전 링(18, 19)을 경유하여 Cu 막(22)에 양극 통전하여, 대향하는 연마 패드(15)의 슬러리 공급 구멍(15a)을 개재하여 음극판(20)으로 전해 연마에 필요한 전해 전류(전류 밀도 10 ㎃/㎠∼50 ㎃/㎠)가 흐른다. 그리고, 양극으로서 전해 작용을 받는 Cu 막(22) 표면이 양극 산화되어, 표층에 Cu 산화물 피막이 형성된다. 이 Cu 산화물과 전해 연마액 E 내에 포함되는 착체 형성제가 반응함으로써 Cu 착체 형성물을 생성하고, 이 Cu 착체 형성물에 의해서 고 전기 저항층, 불용성 착체 피막, 부동태 피막 등의 변질층이 Cu 막(22) 표면에 형성된다.
이 전해 작용에 의한 Cu 막(22)의 양극 산화와 동시에, 상술한 바와 같이 와이핑을 행한다. 즉 Cu 막(22)의 표면에 대하여 연마 패드(15)를 가압하면서 접동시키는 것에 의해, 요철을 갖는 Cu 막(22)의 볼록부의 표층에 존재하는 변질층을기계적으로 제거하여 기초의 Cu를 노출시킨다. 한편, 오목부의 변질층은 제거하지 않고 그대로 잔존시킨다. 또한, 볼록부의 변질층 제거 후의, Cu가 노출된 부분이 다시 전해 작용을 받게 된다. 이러한 전해 연마 및 와이핑의 사이클을 반복하여 행함으로써, 웨이퍼 W 상에 형성된 Cu 막(22)의 평탄화가 진행한다.
본 발명에서는, 상술한 바와 같은 알루미나 지립과, 알루미나 지립이 높은 제타 전위를 나타내는 pH를 크게 변동시키지 않는 특정한 전해질을 조합하여 함유하는 전해 연마액을 이용하기 때문에, 알루미나 지립의 응집 침전에 기인하는 스크래치 등의 결함을 발생시키는 일없이, Cu 막의 평탄화를 실현한다. 또한, 본 발명으로서는 높은 도전성을 나타내는 전해 연마액을 이용하기 때문에, 예를 들면 통상의 CMP용 슬러리를 전해 연마액으로서 이용하는 경우에 비교하여, 동일한 인가 전압에서의 전해 전류를 높일 수 있다. 또한, 동일한 이유에 의해, 극간 거리를 크게 할 수 있기 때문에, 전해 작용의 균일성이 양호하여 지고, 균일한 변질층을 Cu 막 표층에 형성할 수 있다. 이 결과, Cu 막의 평탄성을 더욱 높일 수 있다. 또한 본 발명에 따르면, 낮은 접촉 압력으로써 Cu 막의 제거가 효율적으로 행해진다. 구체적으로는, 연마 패드(15)의 가공 압력 1 PSI(70 g/㎠)에 있어서, 5000 Å/분 정도의 고 연마 레이트를 실현할 수 있다.
또, 전해 연마 방법을 실시할 때의 통전 시퀀스로서는, 예를 들면 이하의 4개의 통전 시퀀스를 예시할 수 있지만, 이것에 한정되는 것이 아니다.
(1) 동시 전해: 전해 작용을 발생시키기 위한 통전 동작과 연마 패드에 의한 기계적인 연마 동작을 동시에 행하는 방법이다.
(2) 시퀀셜 전류: 연마 패드에 의한 기계적인 연마 동작 중에 통전을 온/오프 상태로 하는 방법이다. 이 방법에서는, 연마 패드에 의한 접동 동작의 계속 중에 전류 인가를 간헐적으로 행함으로써 전해 작용에 의한 Cu 막 표면의 거칠어짐, 미소 피트 등의 결함의 성장을 억제하여, 연마 패드에 의한 연마 작용에 의해서 회복하기 위해서 필요한 비 통전 시간을 설정한다. 예를 들면 1초∼ 수십초 정도의 비 통전 시간을 설정함으로써, 연마 작용에 의해서 결함이 있는 전해면에서 결함이 없는 연마면으로 완전하게 회복된다.
(3) 완전 분리 시퀀스: 통전하지 않는 상태에서의 연마 패드에 의한 연마 동작의 종료 후, 연마 패드가 Cu 막에 접촉하지 않는 상태에서 통전 동작 만을 행하는 방법, 및 이 동작 시퀀스를 반복하는 방법이다. 표층이 불안정해지는 전해 작용 중에는 Cu 막 표면에 연마 패드가 접촉하지 않도록 하기 때문에, 표면 결함의 발생을 억제할 수 있다.
(4) 동시 펄스: 상기 (2)에 나타내는 시퀀셜 전류의 변형예이다. 예를 들면, ON/OFF 시간 = 10 ms∼100 ms/10 ms∼1000 ms의 DC 또는 구형파 상의 DC 펄스 전류를 인가함으로써, 전해면에서의 회복 시간을 전기적으로 설정하는 방법이다.
상술한 전해 연마 방법은, LSI 등의 반도체 장치의 제조에 있어서, 배선홈 매립을 위해서 성막된 금속막의 잉여 금속을 제거하여 평탄화하여, 금속 배선을 형성하는 연마 공정에 적용할 수 있다. 이하, 상술한 전해 연마 방법이 그 제조 공정 중에 행해지는 반도체 장치의 제조 방법에 대하여 설명한다. 이 반도체 장치의 제조 방법은, Cu로 이루어지는 금속 배선을, 소위 다마신 기법을 이용하여 형성하는 것이다. 또, 이하의 설명에서는, 배선홈과 컨택트홀을 동시에 가공하는 듀얼 다마신 구조에 있어서의 Cu 배선 형성에 대하여 설명하지만, 배선홈만이 또는 접속 구멍만이 형성되는 싱글 다마신 구조에 있어서의 Cu 배선 형성에 대해서도 적용할 수 있는 것은 물론이다.
우선, 도 7a에 도시한 바와 같이, 트랜지스터 등의 디바이스(도시는 생략함)가 미리 제작된 실리콘 등으로 이루어지는 웨이퍼 기판(31) 상에, 다공성 실리카 등의 저유전율 재료로 이루어지는 층간 절연막(32)이 형성된다. 이 층간 절연막(32)은, 예를 들면 감압 CVD(Chemical Vapor Deposition)법 등에 의해서 형성된다.
다음에, 도 7b에 도시한 바와 같이, 웨이퍼 기판(31)의 불순물 확산 영역(도시는 생략함)에 통하는 컨택트홀 CH 및 배선홈 M을, 예를 들면 공지의 포토리소그래피 기술 및 에칭 기술을 이용하여 형성한다.
다음에, 도 7c에 도시한 바와 같이, 배리어 메탈막(33)을, 층간 절연막(32) 상, 컨택트홀 CH 및 배선홈 M 내에 형성한다. 배리어 메탈막(33)은, 예를 들면 Ta, Ti, W, Co, TaN, TiN, WN, CoW, CoWP 등의 재료를 스퍼터링 장치, 진공 증착 장치 등을 이용한 PVD(Physical Vapor Deposition)법에 의해서 형성된다. 이 배리어 메탈막(33)은, 층간 절연막에의 Cu의 확산을 방지할 목적으로 형성되는 것이다.
상술한 배리어 메탈막(33)의 형성 후에, 배선홈 M 및 컨택트홀 CH에 대한 Cu의 매립이 행해진다. 이 Cu의 매립은, 종래부터 이용되고 있는 여러 가지 공지 기술, 예를 들면 전해 도금법, CVD법, 스퍼터링과 리플로우법, 고압 리플로우법, 무전해 도금 등에 의해 행할 수 있다. 또, 성막 속도나 성막 비용, 형성되는 금속 재료의 순도, 밀착성 등의 관점으로부터는, 전해 도금법에 의해 Cu의 매립을 행하는 것이 바람직하다. 이 전해 도금법에 의해 Cu의 매립을 행하는 경우에는, 도 7d에 도시한 바와 같이, 배리어 메탈막(33) 상에, 배선 형성 재료와 동일한 재료, 즉 Cu로 이루어지는 시드막(34)을 스퍼터링 법 등에 의해 형성한다. 이 시드막(34)은, Cu를 배선홈 M 및 컨택트홀 CH 내에 매립했을 때에, Cu 그레인의 성장을 촉진하기 위해서 형성된다.
배선홈 M 및 컨택트홀 CH 에 대한 Cu의 매립은, 상술한 각종의 방법으로, 도 7e에 도시한 바와 같이, 배선홈 M 및 컨택트홀 CH 내를 포함하는 층간 절연막(32) 상의 전체에 걸쳐서 Cu 막(35)을 형성함으로써 행해진다. 이 Cu 막(35)은, 적어도 배선홈 M 및 컨택트홀 CH의 깊이 이상의 막 두께를 갖고, 또한 배선홈 M 및 컨택트홀 CH라는 단차가 있는 층간 절연막(32) 상에 형성되었기 때문에, 그 패턴에 따른 단차를 갖는 막이 된다. 또, 전해 도금법에 의해 Cu의 매립을 행한 경우, 배리어 메탈막(33) 상에 형성된 시드막(34)은, Cu 막(35)과 일체화한다.
그리고, 상술한 Cu 막(35)이 형성된 웨이퍼 기판(31)에 대하여 연마 공정이 행해지지만, 이 연마 공정에서는 상술한 전해 연마액을 이용한 전해 연마 및 연마 패드에 의한 와이핑을 동시에 행하는 전해 연마 방법이 실시된다. 즉, Cu 막(35)을 양극으로 하여 통전함과 함께 Cu 막(35)과 음극판을 전해 연마액 속에서 대향시키고, 전해 전류를 흘려 전해 연마를 행한다. 이것과 동시에, 전해 연마 작용에 의해서 Cu 막(35) 표면에 발생한 변질층에 대하여, 다공성 실리카 등의 초저유전율재료의 파괴 압력인 예를 들면 1.5 PSI(105 g/㎠) 정도 이하의 압력으로 연마 패드를 압압하고 또한 접동시켜 와이핑을 행하여, Cu 막(35)의 볼록부의 변질층을 제거한다. 이 연마 패드에 의한 와이핑에서는, Cu 막(35)의 볼록부의 변질층만이 제거되고, 오목부의 변질층은 그대로 잔존한다. 그리고, 전해 연마를 진행시켜, 기초의 Cu 막(35)을 더욱 양극 산화시킨다. 이 때, Cu 막(35)의 오목부에는 변질층이 잔존해 있기 때문에, 전해 연마가 진행하지 않고, 그 결과 Cu 막(35)의 볼록부만이 연마되게 된다. 이와 같이, 전해 연마에 의한 변질층의 형성과, 와이핑에 의한 변질층의 제거를 반복하여 행함으로써 도 7f에 도시한 바와 같이 Cu 막(35)이 평탄화되어, 배선홈 M 및 컨택트홀 CH 내에 Cu 배선(36)이 형성된다.
반도체 장치는, 상술한 연마 공정 후에, 배리어 메탈막(33)의 연마 및 세정이 행하여져, 도 7g에 도시한 바와 같이, Cu 배선(36)이 형성된 웨이퍼 기판(31) 상에 캡막(37)이 형성된다. 그리고, 상술한 층간 절연막(32)의 형성(도 7a에서 도시)으로부터 캡막(37)의 형성까지의 각 공정이 반복되어 다층화된다.
이상과 같이, 반도체 장치의 제조 공정 중에 상술한 바와 같은 전해 연마액을 이용한 전해 연마 방법을 행함으로써, 알루미나 지립의 응집 침전에 기인하는 지립 잔류나 스크래치 등의 결함이 없기 때문에, 배선의 쇼트나 오픈 등의 불량이 없다. 또한, 도전성이 높은 전해 연마액을 이용하여 배선을 연마하기 때문에, 극간 거리를 넓게 확보함과 함께 안정적으로 균일한 전류 밀도 분포로 통전되어, 전류 집중에 의한 비트 등의 문제점을 발생시키는 일없이 배선 표면의 조도가 양호하게 되어, 전기 저항이 안정된 Cu 배선이 얻어진다.
또한, 상술한 전해 연마액을 이용하기 때문에, 부식에 의한 거칠어짐 등의 결함이 발생할 일이 없고, Cu를 용해시키지 않기 때문에, 미세한 Cu 배선(36)에 대한 용출 레이트의 증대를 억제하여, 배선 소실이나 배선 단면적의 부족 등의 불량 발생을 회피할 수 있다.
또한, 상술의 전해 연마액을 이용한 전해 연마 방법으로서는 비 연마면을 구성하는 재료에 기계적 강도가 요구되지 않기 때문에, 취약한 초저유전율 재료를 이용한 반도체 장치의 제조 공정에 적용 가능하다. 따라서, 본 발명에 따르면, 반도체 장치의 절연 재료로서 초저유전율 재료의 채용이 가능해지고, 금후의 한층더 LSI의 고속화 및 저소비 전력화에 기여할 수 있다.
또, 본 발명은 상술의 기재에 한정되지 않고, 본 발명의 요지를 일탈하지 않는 범위에서 적절하게 변경 가능하다.
이상의 설명에서도 알 수 있듯이, 본 발명에 따르면, 특정한 연마 지립과 특정한 전해질을 조합함으로써, 높은 도전성과 연마 지립이 안정된 분산 상태를 양립하는 것이 가능한 전해 연마액을 제공하는 것이 가능하다.
또한, 본 발명에 따르면, 상술한 바와 같은 높은 도전성과 연마 지립의 양호한 분산 상태를 양립시킨 전해 연마액을 이용함으로써, 금속막의 고도의 평탄화가 가능한 전해 연마 방법을 제공할 수 있다.
또한, 본 발명에 따르면, 배선 표면의 평탄화에 있어서, 상술한 바와 같은 높은 도전성과 연마 지립의 양호한 분산 상태를 양립시킨 전해 연마액을 이용하여전해 연마 방법을 실시하기 때문에, 쇼트나 오픈 등의 불량을 야기하는 일없이, 전기 저항이 안정된 표면의 배선을 형성하는 것이 가능한 반도체 장치의 제조 방법을 제공하는 것이 가능하다.

Claims (43)

  1. 연마 대상이 되는 금속막 표면을 전해 작용에 의해서 산화시키면서 상기 금속막 표면에 연마 패드를 접동시켜 평탄화를 행하는 전해 연마 방법에 이용되는 전해 연마액으로서,
    적어도 연마 지립과, 상기 연마 지립의 대전 상태를 유지하는 전해질을 함유하는 것을 특징으로 하는 전해 연마액.
  2. 제1항에 있어서,
    상기 전해질은, 상기 금속막에 대한 용해 작용을 갖지 않는 것을 특징으로 하는 전해 연마액.
  3. 제1항에 있어서,
    상기 전해질은, 상기 금속막에 대한 부식성 또는 특이 흡착성을 갖지 않는 것을 특징으로 하는 전해 연마액.
  4. 제1항에 있어서,
    상기 전해질은, 산화력이 없는 산, 산화력이 없는 중성염, 산화력이 없는 중성 금속염, 상기 금속막을 구성하는 금속 이온 중 적어도 1종인 것을 특징으로 하는 전해 연마액.
  5. 제4항에 있어서,
    상기 산화력이 없는 산은, 인산인 것을 특징으로 하는 전해 연마액.
  6. 제4항에 있어서,
    상기 산화력이 없는 중성염은, 황산나트륨, 황산칼륨 중 적어도 1종인 것을 특징으로 하는 전해 연마액.
  7. 제4항에 있어서,
    상기 산화력이 없는 중성 금속염은, 황산 알루미늄, 인산 알루미늄, 황산 코발트, 황산니켈 중 적어도 1종인 것을 특징으로 하는 전해 연마액.
  8. 제1항에 있어서,
    상기 금속막을 산화하여 산화물을 생성하는 산화제를 함유하는 것을 특징으로 하는 전해 연마액.
  9. 제8항에 있어서,
    상기 산화물과 반응하여 불용성 킬레이트를 생성하는 착체 형성제를 함유하는 것을 특징으로 하는 전해 연마액.
  10. 제1항에 있어서,
    계면 활성제를 함유하는 것을 특징으로 하는 전해 연마액.
  11. 제1항에 있어서,
    상기 금속막은 Cu를 함유하는 것을 특징으로 하는 전해 연마액.
  12. 제1항에 있어서,
    상기 연마 지립은 알루미나를 함유하는 것을 특징으로 하는 전해 연마액.
  13. 제12항에 있어서,
    산성 또는 중성인 것을 특징으로 하는 전해 연마액.
  14. 제13항에 있어서,
    pH3.0∼pH3.5의 범위 내인 것을 특징으로 하는 전해 연마액.
  15. 전해 연마액 속에서, 연마 대상이 되는 금속막 표면을 전해 작용에 의해서 산화시키면서 상기 금속막 표면에 연마 패드를 접동시켜 평탄화를 행하는 전해 연마 방법으로서,
    상기 전해 연마액은, 적어도 연마 지립과, 상기 연마 지립의 대전 상태를 유지하는 전해질을 함유하는 것을 특징으로 하는 전해 연마 방법.
  16. 제15항에 있어서,
    상기 전해질은, 상기 금속막에 대한 용해 작용을 갖지 않는 것을 특징으로 하는 전해 연마 방법.
  17. 제15항에 있어서,
    상기 전해질은, 상기 금속막에 대한 부식성 또는 특이 흡착성을 갖지 않는 것을 특징으로 하는 전해 연마 방법.
  18. 제15항에 있어서,
    상기 전해질은, 산화력이 없는 산, 산화력이 없는 중성염, 산화력이 없는 중성 금속염, 상기 금속막을 구성하는 금속 이온 중 적어도 1종인 것을 특징으로 하는 전해 연마 방법.
  19. 제18항에 있어서,
    상기 산화력이 없는 산은, 인산인 것을 특징으로 하는 전해 연마 방법.
  20. 제18항에 있어서,
    상기 산화력이 없는 중성염은, 황산나트륨, 황산칼륨 중 적어도 1종인 것을 특징으로 하는 전해 연마 방법.
  21. 제18항에 있어서,
    상기 산화력이 없는 중성 금속염은, 황산 알루미늄, 인산 알루미늄, 황산 코발트, 황산니켈 중 적어도 1종인 것을 특징으로 하는 전해 연마 방법.
  22. 제15항에 있어서,
    상기 전해 연마액은, 상기 금속막을 산화하여 산화물을 생성하는 산화제를 함유하는 것을 특징으로 하는 전해 연마 방법.
  23. 제22항에 있어서,
    상기 전해 연마액은, 상기 산화물과 반응하여 불용성 킬레이트를 생성하는 착체 형성제를 함유하는 것을 특징으로 하는 전해 연마 방법.
  24. 제15항에 있어서,
    상기 전해 연마액은, 계면 활성제를 함유하는 것을 특징으로 하는 전해 연마 방법.
  25. 제15항에 있어서,
    상기 금속막은 Cu를 함유하는 것을 특징으로 하는 전해 연마 방법.
  26. 제15항에 있어서,
    상기 연마 지립은 알루미나를 함유하는 것을 특징으로 하는 전해 연마 방법.
  27. 제26항에 있어서,
    상기 전해 연마액은 산성 또는 중성인 것을 특징으로 하는 전해 연마 방법.
  28. 제27항에 있어서,
    상기 전해 연마액은 pH3.0∼pH3.5의 범위 내인 것을 특징으로 하는 전해 연마 방법.
  29. 기판 위에 형성된 절연막에 금속 배선을 형성하기 위한 배선홈을 형성하는 공정과,
    상기 배선홈을 매립하도록 상기 절연막 상에 금속막을 형성하는 공정과,
    전해 연마액 속에서, 상기 절연막 위에 형성된 금속막 표면을 전해 작용에 의해서 산화시키면서 상기 금속막 표면에 연마 패드를 접동시켜 평탄화를 행하는 공정을 갖고
    상기 전해 연마액은, 적어도 연마 지립과, 상기 연마 지립의 대전 상태를 유지하는 전해질을 함유하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  30. 제29항에 있어서,
    상기 전해질은, 상기 금속막에 대한 용해 작용을 갖지 않은 것을 특징으로 하는 반도체 장치의 제조 방법.
  31. 제29항에 있어서,
    상기 전해질은, 상기 금속막에 대한 부식성 또는 특이 흡착성을 갖지 않는 것을 특징으로 하는 반도체 장치의 제조 방법.
  32. 제29항에 있어서,
    상기 전해질은, 산화력이 없는 산, 산화력이 없는 중성염, 산화력이 없는 중성 금속염, 상기 금속막을 구성하는 금속 이온 중 적어도 1종인 것을 특징으로 하는 반도체 장치의 제조 방법.
  33. 제32항에 있어서,
    상기 산화력이 없는 산은, 인산인 것을 특징으로 하는 반도체 장치의 제조 방법.
  34. 제32항에 있어서,
    상기 산화력이 없는 중성염은, 황산나트륨, 황산칼륨 중 적어도 1종인 것을 특징으로 하는 반도체 장치의 제조 방법.
  35. 제32항에 있어서,
    상기 산화력이 없는 중성 금속염은, 황산 알루미늄, 인산 알루미늄, 황산 코발트, 황산니켈 중 적어도 1종인 것을 특징으로 하는 반도체 장치의 제조 방법.
  36. 제29항에 있어서,
    상기 전해 연마액은, 상기 금속막을 산화하여 산화물을 생성하는 산화제를 함유하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  37. 제36항에 있어서,
    상기 전해 연마액은, 상기 산화물과 반응하여 불용성 킬레이트를 생성하는 착체 형성제를 함유하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  38. 제29항에 있어서,
    상기 전해 연마액은, 계면 활성제를 함유하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  39. 제29항에 있어서,
    상기 금속막은 Cu를 함유하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  40. 제29항에 있어서,
    상기 연마 지립은 알루미나를 함유하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  41. 제40항에 있어서,
    상기 전해 연마액은 산성 또는 중성인 것을 특징으로 하는 반도체 장치의 제조 방법.
  42. 제41항에 있어서,
    상기 전해 연마액은 pH3.0∼pH3.5의 범위 내인 것을 특징으로 하는 반도체 장치의 제조 방법.
  43. 제29항에 있어서,
    상기 절연막은 저유전율 재료인 것을 특징으로 하는 반도체 장치의 제조 방법.
KR10-2003-7017161A 2002-04-30 2003-04-25 전해 연마액, 전해 연마 방법 및 반도체 장치의 제조 방법 KR20040103756A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002129163A JP2003311540A (ja) 2002-04-30 2002-04-30 電解研磨液、電解研磨方法及び半導体装置の製造方法
JPJP-P-2002-00129163 2002-04-30
PCT/JP2003/005366 WO2003092945A1 (fr) 2002-04-30 2003-04-25 Liquide et procede de polissage electrolytique et procede de fabrication d'un dispositif a semi-conducteurs

Publications (1)

Publication Number Publication Date
KR20040103756A true KR20040103756A (ko) 2004-12-09

Family

ID=29397296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7017161A KR20040103756A (ko) 2002-04-30 2003-04-25 전해 연마액, 전해 연마 방법 및 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (2) US20040159557A1 (ko)
JP (1) JP2003311540A (ko)
KR (1) KR20040103756A (ko)
TW (1) TWI263557B (ko)
WO (1) WO2003092945A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220053143A (ko) 2020-10-22 2022-04-29 전승언 전해연마액 조성물

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005090648A2 (en) * 2004-03-19 2005-09-29 Ebara Corporation Electrolytic processing apparatus and electrolytic processing method
US20050263407A1 (en) * 2004-05-28 2005-12-01 Cabot Microelectronics Corporation Electrochemical-mechanical polishing composition and method for using the same
JP2006135045A (ja) * 2004-11-05 2006-05-25 Renesas Technology Corp 研磨装置及び半導体装置の製造方法
US20060163083A1 (en) * 2005-01-21 2006-07-27 International Business Machines Corporation Method and composition for electro-chemical-mechanical polishing
TWI397577B (zh) * 2005-09-02 2013-06-01 Fujimi Inc 研磨用組成物
TW200801253A (en) * 2006-04-14 2008-01-01 Roki Techno Co Ltd Polishing pad for device wafer
ES2286938B1 (es) * 2006-04-26 2008-11-01 Supramol.Lecular Systems S.L. Solucion electrolitica para el pulido electroquimico de articulos de metal.
JP2009187984A (ja) * 2008-02-01 2009-08-20 Fujimi Inc 研磨用組成物及びそれを用いた研磨方法
JP2009056462A (ja) * 2008-10-03 2009-03-19 Cataler Corp 触媒用スラリーの安定化方法
FR2980040B1 (fr) * 2011-09-14 2016-02-05 Commissariat Energie Atomique Transistor organique a effet de champ
JP6112232B2 (ja) * 2014-01-29 2017-04-12 株式会社島津製作所 Ｘ線管
JP2017067797A (ja) * 2014-02-13 2017-04-06 コニカミノルタ株式会社 フィルムミラーおよび太陽熱発電用反射装置
JP7138035B2 (ja) * 2018-12-14 2022-09-15 京セラ株式会社 電解研磨用導電性部材および摺動リング
CN115213804A (zh) * 2022-08-02 2022-10-21 北京博海康源医疗器械有限公司 电化学机械混合抛光装置及抛光方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3044249B2 (ja) * 1992-09-02 2000-05-22 西山ステンレスケミカル株式会社 複合電解研磨方法
US5660708A (en) * 1994-11-21 1997-08-26 Sumitomo Metal Mining Company, Limited Process for manufacturing a lead frame
US5849423A (en) * 1995-11-21 1998-12-15 Nkk Corporation Zinciferous plated steel sheet and method for manufacturing same
US6379223B1 (en) * 1999-11-29 2002-04-30 Applied Materials, Inc. Method and apparatus for electrochemical-mechanical planarization
JP2001326204A (ja) * 2000-03-09 2001-11-22 Sony Corp 半導体装置の製造方法および研磨方法
US6409781B1 (en) * 2000-05-01 2002-06-25 Advanced Technology Materials, Inc. Polishing slurries for copper and associated materials
JP2001335986A (ja) * 2000-05-30 2001-12-07 Matsuda Sangyo Co Ltd パラジウムめっき液
JP2002093761A (ja) * 2000-09-19 2002-03-29 Sony Corp 研磨方法、研磨装置、メッキ方法およびメッキ装置
JP3453352B2 (ja) * 2000-09-20 2003-10-06 株式会社半導体先端テクノロジーズ 研磨装置及び研磨方法
US6736952B2 (en) * 2001-02-12 2004-05-18 Speedfam-Ipec Corporation Method and apparatus for electrochemical planarization of a workpiece
US7128825B2 (en) * 2001-03-14 2006-10-31 Applied Materials, Inc. Method and composition for polishing a substrate
US6811680B2 (en) * 2001-03-14 2004-11-02 Applied Materials Inc. Planarization of substrates using electrochemical mechanical polishing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220053143A (ko) 2020-10-22 2022-04-29 전승언 전해연마액 조성물

Also Published As

Publication number Publication date
TWI263557B (en) 2006-10-11
US20070051638A1 (en) 2007-03-08
TW200402350A (en) 2004-02-16
JP2003311540A (ja) 2003-11-05
WO2003092945A1 (fr) 2003-11-13
US20040159557A1 (en) 2004-08-19

Similar Documents

Publication Publication Date Title
US20070051638A1 (en) Electropolishing liquid, electropolishing method, and method for fabricating semiconductor device
US7077725B2 (en) Advanced electrolytic polish (AEP) assisted metal wafer planarization method and apparatus
US6709565B2 (en) Method and apparatus for uniform electropolishing of damascene ic structures by selective agitation
US6943112B2 (en) Defect-free thin and planar film processing
US20040214510A1 (en) Conductive polishing pad with anode and cathode
US6722950B1 (en) Method and apparatus for electrodialytic chemical mechanical polishing and deposition
US7390429B2 (en) Method and composition for electrochemical mechanical polishing processing
US20020104764A1 (en) Electropolishing and chemical mechanical planarization
US20060118425A1 (en) Process to minimize and/or eliminate conductive material coating over the top surface of a patterned substrate
US7361582B2 (en) Method of forming a damascene structure with integrated planar dielectric layers
US7204743B2 (en) Integrated circuit interconnect fabrication systems
US6402592B1 (en) Electrochemical methods for polishing copper films on semiconductor substrates
JP2004276219A (ja) 電解加工液、電解加工装置及び配線加工方法
US20070017818A1 (en) Solution for electrochemical mechanical polishing
JP2004172338A (ja) 研磨方法、研磨装置および半導体装置の製造方法
JP3907432B2 (ja) 電解研磨用電解液及び電解研磨方法
KR20050009990A (ko) 연마 방법, 연마 장치 및 반도체 장치의 제조 방법
JP2004141990A (ja) 電解研磨組成物
US20070111523A1 (en) Process for conditioning conductive surfaces after electropolishing
US6638868B1 (en) Method for preventing or reducing anodic Cu corrosion during CMP
US20090266707A1 (en) Pad-assisted electropolishing
JP2003311537A (ja) 研磨方法、研磨装置及び半導体装置の製造方法
WO2001081043A1 (en) Process to minimize and/or eliminate conductive material coating over the top surface of a patterned substrate and layer structure made thereby
JP2004255478A (ja) 電解研磨装置
JP2003326418A (ja) 研磨方法および研磨装置、並びに半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application