KR20040086831A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20040086831A
KR20040086831A KR1020040023043A KR20040023043A KR20040086831A KR 20040086831 A KR20040086831 A KR 20040086831A KR 1020040023043 A KR1020040023043 A KR 1020040023043A KR 20040023043 A KR20040023043 A KR 20040023043A KR 20040086831 A KR20040086831 A KR 20040086831A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
adhesive tape
semiconductor
adhesive
wafer
Prior art date
Application number
KR1020040023043A
Other languages
English (en)
Other versions
KR100609806B1 (ko
Inventor
다뀨신야
구로사와데쯔야
모찌다긴야
와따나베겐이찌
Original Assignee
가부시끼가이샤 도시바
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바, 린텍 가부시키가이샤 filed Critical 가부시끼가이샤 도시바
Publication of KR20040086831A publication Critical patent/KR20040086831A/ko
Application granted granted Critical
Publication of KR100609806B1 publication Critical patent/KR100609806B1/ko

Links

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J31/00—Apparatus for making beverages
    • A47J31/44—Parts or details or accessories of beverage-making apparatus
    • A47J31/4403—Constructional details
    • A47J31/4457—Water-level indicators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J36/00—Parts, details or accessories of cooking-vessels
    • A47J36/38—Parts, details or accessories of cooking-vessels for withdrawing or condensing cooking vapors from cooking utensils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H01L2221/6839—Separation by peeling using peeling wedge or knife or bar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Food Science & Technology (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

반도체 장치의 제조 방법은, 제1 면에 반도체 소자가 형성된 반도체 웨이퍼의 상기 제1 면에, 최종 완성 두께 이상의 홈을 형성하는 공정과, 상기 홈이 형성된 상기 웨이퍼의 상기 제1 면 상에 점착성 테이프를 접착하는 공정과, 상기 점착성 테이프가 접착된 상기 반도체 웨이퍼의 상기 제1 면과는 반대의 제2 면으로부터 상기 반도체 웨이퍼를 박후화시킴으로써, 상기 반도체 웨이퍼를, 상기 반도체 소자가 형성된 복수의 반도체 칩으로 분리하는 공정과, 분리된 상기 반도체 웨이퍼의 이면 전면에 접착제층을 접착하는 공정과, 상기 반도체 칩마다 분리하도록 상기 접착제층을 절단하는 공정과, 상기 접착제층을 절단한 후에, 적어도 2개의 흡착 에리어로 분리된 다공질재를 이용하여 상기 반도체 웨이퍼를 흡착에 의해 고정하면서 상기 점착성 테이프를 상기 반도체 웨이퍼로부터 박리하는 공정을 포함한다.

Description

반도체 장치의 제조 방법{MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE}
본 발명은, 반도체 장치의 제조 방법에 관한 것으로, 예를 들면 스택 MCP(Multi-Chip Package) 타입의 반도체 장치를 구성하는, 이면에 접착제층이 형성된 반도체 칩으로부터 제조 공정 중에 접착된 점착성 테이프를 박리하는 공정을 포함하는 반도체 장치의 제조 방법에 관한 것이다.
일반적으로, 반도체 장치의 제조 공정에서, 소자 형성이 종료된 반도체 웨이퍼는, 다이싱 라인이나 칩 분할 라인을 따라서 분리되어, 개편화됨으로써 복수의 반도체 칩이 형성된다. 개편화의 공정 전후에서 반도체 웨이퍼에 점착성 테이프가 접착되어, 개편화된 반도체 칩이 웨이퍼 형상 그대로 일체화되어 있다. 이와 같이복수의 반도체 칩으로 개편화되어, 점착성 테이프에 지지된 반도체 웨이퍼는, 예를 들면, 다이본더 등에 이용한 실장 공정으로 이행된다. 반도체 웨이퍼로부터의 각 반도체 칩은, 점착성 테이프로부터 픽업되어, 리드 프레임이나 TAB 테이프에의 마운트 공정 또는 패키지에의 밀봉 공정 등의 실장 공정을 거쳐 반도체 장치가 완성된다.
이러한 개개의 반도체 칩을 픽업할 때, 반도체 웨이퍼의 점착성 테이프의 접착면의 이면을, 웨이퍼 링에 접착한 별도의 점착성 테이프에 접착한 후, 이 점착성 테이프를 박리하고, 웨이퍼 링을 픽업 장치에 장착하여 개개의 반도체 칩을 픽업한다.
도 23은 일본 특개2003-17513호 공보(도 1, 도 2 및 그 설명 개소)에 개시된 종래의 픽업 장치의 주요 구성부의 확대 단면도로서, 반도체 칩(100)을 점착성 테이프(101)로부터 픽업하는 동작을 도시하는 도면이다.
반도체 칩(100)을 웨이퍼 링에 접착한 점착성 테이프(101)로부터 박리하여 픽업하는 경우에는, 반도체 칩(100)의 이면측으로부터 점착성 테이프(101)를 개재시켜 돌출 핀(니들)(102)을 돌출(상승)시키고, 반도체 칩(100)을 점착성 테이프(101)의 탄성력을 이용하여 박리한다. 돌출 핀(102)은, 상기 반도체 칩(100)의 각 코너부 혹은 중앙부 근방에 대응하는 위치에 배치되며, 그 기초부는 핀 홀더(103)에 장착되어 있다.
반도체 칩(100)을 점착성 테이프(101)로부터 박리하는 순서로서는, 우선, 픽업의 대상이 되는 반도체 칩(100)이 돌출 핀(102) 상에 위치하도록, 반도체칩(100)이 접착된 점착성 테이프(101)가 고정된 유지 테이블을 이동시킨다. 다음으로, 박리해야 할 반도체 칩(100)의 위치 검출이나 양품/불량품을 판별하기 위한 마크 검출 등을 행하여, 백업 홀더(104)의 내부를 진공으로 흡인하여, 점착성 테이프(101)를 백업 홀더(104)의 상면에 흡착하여 고정한다. 이 상태에서 돌출 핀(102)이 부착되어 있는 핀 홀더(103)를 상승시켜, 돌출 핀(102)을 백업 홀더(104)의 상면으로부터 돌출시키고, 점착성 테이프(101)를 개재하여 반도체 칩(100)을 이면측으로부터 밀어 올린다. 밀어 올려진 반도체 칩(100)은, 흡착 콜릿(105)에 의해 흡착되어 실장 공정에 공급된다.
최근에는, 반도체 칩을, 예를 들면, 카드 형상의 얇은 패키지에 내장하기 위해, 반도체 칩의 박형화가 강하게 요망되고 있어, 반도체 웨이퍼의 이면의 한층 더한 연마, 연삭 및 에칭에 의해, 100㎛ 이하로까지 얇게 되어 있다.
이와 같이 반도체 칩의 두께가 100㎛ 이하로 된 경우의 크랙의 문제점에 대하여, 도 24a∼도 25b를 참조하면서 보다 자세히 설명한다.
반도체 칩의 두께가 상술한 바와 같이 매우 얇으면, 반도체 칩(100)의 외주부(특히 코너 부분)가 박리되었다고 해도, 돌출 핀(102)의 상승 속도보다 점착성 테이프(101)가 박리되는 속도쪽이 느리기 때문에, 도 24a에 도시한 바와 같이 박리되기 전에 반도체 칩(100)이 오목 형상으로 휘어지게 되어, 도 24b에 도시한 바와 같이 최종적으로는 크랙에 이른다. 또한, 도 25a에 도시한 바와 같이, 점착성 테이프(101)를 개재시킨 상태에서 반도체 칩(100)의 이면측을 돌출 핀(102)으로 밀어 올리면, 코너부만 박리된 상태로 반도체 칩(100)과 돌출 핀(102)의 접촉부에 크랙이 생기거나, 돌출 핀(102)이 관통하게 되어, 도 25b에 도시한 바와 같이 칩 크랙에 이른다. 반도체 칩의 두께가 100㎛ 이상이면, 반도체 칩(100)과 점착성 테이프(101)의 접착력보다, 반도체 칩의 강도(두께 방향)쪽이 강하기 때문에, 이러한 현상은 발생하기 어렵다.
상술한 종래의 반도체 장치의 제조 방법은, 스택 MCP 타입의 반도체 장치에도 적용된다. 종래의 스택 MCP 제품의 제조 방법은, 이면 연삭→이면 필름 형상 접착제(접착제층) 접착→다이싱 공정으로 반도체 칩을 작성하고, 그 반도체 칩 복수개를 다이본딩→본딩을 반복하여 다단으로 적층한 후에 몰딩하는 공법을 행하였다.
도 26∼도 31은 반도체 칩을 작성하기까지의 스택 MCP 제품의 종래의 제조 공정을 설명하는 공정 단면도이다. 우선, 반도체 소자가 형성된 반도체 웨이퍼 W100의 소자 형성면 MS에 점착성 테이프(표면 보호 테이프(24))를 접착한다(도 26). 그 후, 이면 연삭을 행하여 반도체 웨이퍼 W100을 박후화한다(도 27). 그리고, 반도체 칩을 적층하기 위한 접착제층(109)을 이면에 접착한다(도 28). 다음으로, 반도체 웨이퍼 W100의 점착성 테이프가 접착된 소자 형성면 MS의 이면을 웨이퍼 링(102)에 접착한 별도의 점착성 테이프(112)에 접착한다(도 29). 그 후, 점착성 테이프(24)를 박리한다(도 30). 다음으로, 레이저, 블레이드 등에 의해, 반도체 웨이퍼 W100을 접착제층(109)과 함께 반도체 칩(1)으로 분리 절단한다(도 31).
상술한 종래의 반도체 장치 제조 방법은, 스택 MCP 타입의 반도체 장치에도적용된다. 종래의 스택 MCP 제품의 제조 방법은, 이면 연삭→이면 필름 형상 접착제(접착제층) 접착→다이싱 공정으로 반도체 칩을 작성하고, 그 반도체 칩 복수개를 다이본딩→본딩을 반복하여 다단으로 적층한 후에 몰딩하는 공법을 행하였다. 이 공법에서는 이하의 문제점이 있다.
(문제점1)
이면 연삭→접착제층 접착→다이싱에 의해 반도체 칩을 작성하는 공정에 의해서는, 이면 칩핑이 다발하여, 저항 강도가 약한 칩밖에 작성할 수 없다. 그 결과, 100∼150㎛ 두께의 반도체 칩만 작성할 수 있었다.
(문제점2)
상술한 바와 같이 반도체 칩에 이면 칩핑이 다발하고 있기 때문에, 반도체 칩측에 대한 본딩 시에 반도체 칩이 크랙할 가능성이 있었다.
(문제점3)
상술한 문제를 해결하는 수단으로서, 이면 연삭 후에 에칭 처리를 실시하여 칩 저항 강도를 향상하는 방법이 생각된다. 그러나, 이 방법에서는, 칩 두께가 100㎛ 이하로 얇아지면, 에칭을 행하지 않은 이면 연삭→다이싱 공법보다 큰 이면 칩핑을 발생시키기 때문에 오히려 칩 크랙 불량을 증가시킨다.
(문제점4)
상술한 문제를 해결할 수 있어 100㎛ 이하의 반도체 칩의 작성에 성공하였다고 해도, 도 24a∼도 25b를 참조하여 설명한 바와 같은 문제가 발생한다.
이와 같이, 반도체 칩이 박후화되면, 반도체 칩의 저항 강도가 낮아져, 종래의 점착성 테이프의 박리 기구나 박리 방법 및 종래의 반도체 칩의 픽업 장치나 픽업 방법에서는 크랙이나 칩핑 등의 품질 저하와 수율 저하를 회피할 수 없어, 이들을 구비하는 반도체 장치의 제조 방법에 대하여 개선이 요망되고 있다. 특히, 반도체 칩 이면에 접착제, 접착 시트 또는 접착 필름 등의 접착제층이 부착된 것은, 박리 시의 하중이 높아져, 균열의 발생이 크고, 그 결과 반도체 장치의 품질의 저하나 수율의 저하를 초래하는 문제가 있었다.
도 1∼도 7은 본 발명의 제1 실시 형태에 따라, 반도체 소자가 형성된 반도체 웨이퍼를 개편화하여 반도체 웨이퍼에 접착한 점착성 테이프를 박리하기까지의 공정을 설명하는 공정 단면도.
도 8은 본 발명의 제1 실시 형태에 따른 다이본더의 개략 구성을 도시하는 사시도.
도 9a는 도 8에 도시한 다이본더의 웨이퍼 흡착부의 평면도, 도 9b는 도 9a의 A-A선을 따른 단면도.
도 10a∼도 10c는 본 발명의 제1 실시 형태에 따른 웨이퍼 흡착부와 개편화된 반도체 웨이퍼의 배치를 설명하는 웨이퍼 흡착부의 평면도.
도 11은 도 8에 도시한 다이본더가 구비하는, 점착성 테이프의 박리 기구에 대하여 설명하는 단면도.
도 12 및 도 13은 도 8에 도시한 다이본더가 구비하는, 반도체 칩의 픽업 기구에 대하여 설명하는 단면도.
도 14a∼도 14c는 본 실시 형태에 따라, 픽업된 반도체 칩의 실장 공정에 대하여 설명하는 개략적인 단면도.
도 15∼도 17은 본 발명의 제2 실시 형태에 따라, 반도체 소자가 형성되어개편화된 반도체 웨이퍼에 접착한 점착성 테이프를 박리한 후 접착제층을 칩 사이즈로 절단하기까지의 공정을 설명하는 공정 단면도.
도 18a∼도 18c는 본 발명의 제2 실시 형태에 따라, 점착성 테이프의 박리 공정에서 반도체 칩을 픽업하는 공정까지를 설명하는 박리 기구 및 픽 업 기구의 단면도.
도 19a∼도 19d는 소자 형성면에 반도체 소자를 형성하고, 이 반도체 소자 상에 저유전율 절연막을 형성한 반도체 웨이퍼를 반도체 칩으로 개편화한 후에, 점착성 테이프를 박리하고, 반도체 웨이퍼의 접착제층 및 저유전율 절연막을 칩 사이즈로 절단하며, 또한 저유전율 절연막을 용융하기까지의 공정을 설명하는 공정 단면도.
도 20a∼도 20d 및 도 21은 본 발명의 제2 실시 형태의 비교예의 모식도.
도 22는 본 발명의 제2 실시 형태의 효과를 도시하는 모식도.
도 23은 종래의 픽업 장치의 주요 구성부의 확대 단면도.
도 24a와 도 25a는 반도체 칩의 두께가 100㎛ 이하인 경우에 있어서의 종래의 크랙에 대하여 설명하는 반도체 칩의 단면도이고, 도 24b와 도 25b는 각각 도 24a 와 25a의 평면도.
도 26∼도 31은 반도체 칩을 작성하기까지의 스택 MCP 제품의 종래의 제조 공정을 설명하는 공정 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 반도체 칩
2 : 웨이퍼 흡착부
2-1∼2-7 : 흡착 에리어
3 : 유지 테이블
4 : TV 카메라
20 : 흡인 장치
22 : 보조 플레이트
25A, 25B : 진공 배관
26A∼26G : 전환 밸브
29 : 접착제층
본 발명의 제1 측면에 따르면,
제1 면에 반도체 소자가 형성된 반도체 웨이퍼의 상기 제1 면에, 최종 완성 두께 이상의 홈을 형성하는 공정과,
상기 홈이 형성된 상기 웨이퍼의 상기 제1 면 상에 점착성 테이프를 접착하는 공정과,
상기 점착성 테이프가 접착된 상기 반도체 웨이퍼의 상기 제1 면과는 반대의 제2 면으로부터 상기 반도체 웨이퍼를 박후화시킴으로써, 상기 반도체 웨이퍼를, 상기 반도체 소자가 형성된 복수의 반도체 칩으로 분리하는 공정과,
분리된 상기 반도체 웨이퍼의 이면 전면에 접착제층을 접착하는 공정과,
상기 반도체 칩마다 분리하도록 상기 접착제층을 절단하는 공정과,
상기 접착제층을 절단한 후에, 적어도 2개의 흡착 에리어로 분리된 다공질재를 이용하여 상기 반도체 웨이퍼를 흡착에 의해 고정하면서 상기 점착성 테이프를 상기 반도체 웨이퍼로부터 박리하는 공정
을 포함하는 반도체 장치의 제조 방법이 제공된다.
또한, 본 발명의 제2 측면에 따르면,
제1 면에 반도체 소자가 형성된 반도체 웨이퍼의 상기 제1 면에, 최종 완성 두께 이상의 홈을 형성하는 공정과,
상기 홈이 형성된 상기 웨이퍼의 상기 제1 면 상에 점착성 테이프를 접착하는 공정과,
상기 점착성 테이프가 접착된 상기 반도체 웨이퍼의 상기 제1 면과는 반대의 제2 면으로부터 상기 반도체 웨이퍼를 박후화시킴으로써, 상기 반도체 웨이퍼를, 상기 반도체 소자가 형성된 복수의 반도체 칩으로 분리하는 공정과,
분리된 상기 반도체 웨이퍼의 이면 전면에 접착제층을 접착하는 공정과,
적어도 2개의 흡착 에리어로 분리된 다공질재를 이용하여 상기 접착제층이 접착된 상기 반도체 웨이퍼를 흡착에 의해 고정하면서 상기 점착성 테이프를 상기 반도체 웨이퍼로부터 박리하는 공정과,
상기 점착성 테이프가 박리된 상기 반도체 웨이퍼를 흡착에 의해 상기 다공질재에 고정하면서, 상기 반도체 칩마다 분리하도록 상기 제2 면의 전면에 접착된 상기 접착제층을 절단하는 공정
을 포함하는 반도체 장치의 제조 방법이 제공된다.
<실시예>
이하, 도면을 참조하여 발명의 실시 형태를 설명한다.
우선, 도 1∼도 14c를 참조하여 제1 실시예를 설명한다.
도 1∼도 7은, 본 실시 형태에 따라, 반도체 웨이퍼에 반도체 소자를 형성하고 나서 반도체 칩으로 개편화하여 반도체 웨이퍼에 접착되어 있었던 점착성 테이프를 박리하기까지의 공정을 설명하는 공정 단면도이다.
실리콘 등으로 이루어지는 반도체 웨이퍼 W1의 소자 형성면에 반도체 소자를 형성하고, 또한 모세관(40)을 이용하여 반도체 소자에 전기적으로 접속된 범프(41)를 형성한다(도 1). 다음으로, 반도체 웨이퍼 W1의 소자 형성면측으로부터 다이싱 라인 또는 칩 분할 라인을 따라, 다이아몬드 스크라이버, 다이아몬드 블레이드 또는 레이저 스크라이버 등을 이용하여 이면에 달하지 않는 깊이의 절단홈(42)를 형성한다. 이 절단홈 형성은, 하프 컷트 다이싱이라고 한다(도 2). 다음으로, 반도체 웨이퍼 W1의 소자 형성면의 표면에 표면 보호 테이프인 점착성 테이프(24)를 접착한다(도 3). 다음으로, 지석(43)에 의해 반도체 웨이퍼 W1의 이면 연삭을 행하여, 반도체 웨이퍼 W1의 박후화와 동시에, 개개의 반도체 칩(1)으로의 분할을 행한다(선(先) 다이싱)(도 4).
이면 연삭 종료 후, 반도체 웨이퍼 W1의 이면에 접착 테이프 등의 접착제층(29)을 형성한다(도 5). 다음으로, 접착제층(29)을 칩 사이즈로 레이저나 블레이드 등의 절단 수단을 이용하여 절단한다(도 6). 다음으로, 유지 테이블(3)에 구비된 웨이퍼 흡착부에 유지된 개편화된 반도체 웨이퍼 W1로부터 점착성 테이프(24)를 박리한다(도 7).
점착성 테이프(24)가 박리되어 개편화된 반도체 웨이퍼 W1을 구성하는 반도체 칩(1)은, 픽업 기구에 의해, 픽업되어 반도체 장치의 소정의 제조 공정으로 반송된다.
여기서 이용되는 점착성 테이프는, 통상의 표면 보호 테이프와 같이 열가소성 필름 기재와 점착제층의 구성의 것이어도 되지만, 열수축성 필름 기재와 점착제층의 구성의 것이어도 된다. 열수축성 필름 기재와 점착제층으로 이루어지는 점착성 테이프는, 열 수축을 행함으로써, 자동적으로 반도체 웨이퍼로부터 박리되기 때문에, 후술하는 박리 기구는 간략화할 수 있는 가능성이 있다. 또한, 상기 점착성 테이프의 점착제는 UV 경화형 점착제이어도 된다. 점착성 테이프를 박리하는 공정에서, 점착성 테이프를 박리하기 전에 UV 조사를 행함으로써 박리를 용이하게 행할 수 있다. 상기 절단홈을 형성하는 공정에서, 절단홈을 블레이드 다이싱, 레이저, 에칭 혹은 벽개 중 어느 하나의 수단을 이용하여 형성하는 것이 가능하다.
또한, 상기 이면 연삭을 행한 후에 이면을 에칭함으로써 이면 칩핑이 적은 반도체 칩을 얻을 수 있다. 상기 접착제층은, 열접착성의 열가소성 필름이어도 되고, 또한, 열경화성의 접착제층이어도 된다. 또한, UV 경화성을 갖는 열경화성의 접착제층이어도 된다. 열경화성의 접착제층은, 상온 영역에서 점착성을 띠고 있는 경우가 있기 때문에, 흡착 스테이지에 칩이 고착되게 될 가능성이 있다. 열경화성의 접착제층이 UV 경화성을 갖고 있으면, 반도체 웨이퍼의 이면에 접착제층을 접착한 후, 흡착 스테이지에 흡착 고정하기까지 접착제층을 UV 경화하면, 점착성이 저하되기 때문에, 이러한 문제는 발생하기 어렵게 된다. 또한, 상기 접착제층은, 블레이드, 레이저 또는 에칭 중 어느 하나의 절단 수단을 이용할 수 있다.
다음으로, 도 8∼도 14c를 참조하면서 개편화된 반도체 웨이퍼를 구성하는반도체 칩을 다이본딩 공정에 적용하는 예를 설명한다. 이 공정에서는, 점착성 테이프의 박리 기구 및 반도체 칩의 픽업 기구를 갖는 다이본더를 예로 들어 설명한다.
도 8은 본 실시 형태에 이용되는 다이본더의 개략적인 구성을 도시하는 사시도, 도 9a는, 박리 공정 및 픽업 공정에서 이용된, 도 8의 다이본더의 웨이퍼 흡착부의 평면도, 도 9b는 도 9a의 A-A선을 따른 단면도, 도 10a∼도 10c는 도 8에 도시한 웨이퍼 흡착부와 개편화된 반도체 웨이퍼와의 위치 관계에 대하여 설명하는 평면도, 도 11은, 도 8에 도시한 다이본더가 구비하는, 점착성 테이프의 박리 기구에 대하여 설명하는 단면도, 도 12 및 도 13은, 도 8에 도시한 다이본더가 구비하는, 반도체 칩의 픽업 기구에 대하여 설명하는 단면도, 도 14a∼도 14c는 본 실시 형태에 따라 픽업된 반도체 칩의 실장 공정에 대하여 설명하는 개략적인 사시도이다.
도 7에 도시한 반도체 웨이퍼 W1은, 점착성 테이프(24)가 표면 보호 테이프로서 소자 형성 영역을 갖는 소자 형성면 MS의 전면에 피복되고, 이면에는 접착제층(29)이 형성되어 있다. 접착제층(29)은 반도체 칩(1)마다 분리되어 형성되어 있다.
도 8에 도시한 다이본더는, 점착성 테이프를 박리하기 위한 박리 기구, 반도체 칩을 픽업하는 픽업 기구, 픽업한 반도체 칩을 리드 프레임 상으로 이송하는 이송 기구 및 리드 프레임을 반송하는 반송 기구를 구비한다. 박리 기구는, 유지 테이블(3), TV 카메라(4), 박리 갈고리(21), 보조 플레이트(22) 및 흡인 장치(20)를포함한다. 픽업 기구는, 유지 테이블(3), TV 카메라(4), 흡착 콜릿(10) 및 흡인 장치(20)를 포함한다. 유지 테이블(3), TV 카메라(4) 및 흡인 장치(20)는 박리 기구와 픽업 기구에 공용된다.
유지 테이블(3)은, 점착성 테이프의 박리 방향에 대하여, 적어도 2개의 흡착 에리어로 분리된(블록화된) 다공질재, 예를 들면, 필름 형상의 세라믹재/유리 에폭시 기판으로 이루어지는 웨이퍼 흡착부(2)를 갖는다. 이 실시 형태에서는, 도 9a 및 9b에 도시한 바와 같이, 웨이퍼 흡착부(2)가 7개의 흡착 에리어(2-1∼2-7)를 갖는다. 각각의 흡착 에리어(2-1∼2-7)의 하부에는, 진공 배관을 접속하기 위한 접속 구멍(23-1∼23-7)이 형성되어 있다. 이 웨이퍼 흡착부(2)에는, 소자 형성이 종료되어 개편화된 반도체 칩(1)을 점착성 테이프(24)(도 11 참조)에 접착한 반도체 웨이퍼 W1의 웨이퍼측이 접착제층(29)을 개재하여 흡착되어 고정된다. 이 때, 도 10a 및 10b에 도시한 바와 같이, 박리 방향에 대하여 각 반도체 칩(1)의 변이 평행하게 위치하도록 또는 직교하도록 배치하면, 픽업 시의 각 반도체 칩(1)의 위치 인식이 용이해진다. 한편, 도 10a 및 도 10c에 도시한 바와 같이, 박리 방향에 대하여 각 반도체 칩(1)의 대각선이 평행한 방향(반도체 칩이 정방형인 경우에는 45°의 기울기를 가짐)으로 배치하면, 점착성 테이프(24)의 박리가 반도체 칩(1)의 코너부로부터 시작되기 때문에, 용이하게 박리할 수 있다. 어느 쪽의 배치를 선택할지는, 반도체 칩(1)의 사이즈나 두께, 점착성 테이프(24)의 점착력 등을 고려하여 결정하면 된다.
유지 테이블(3)은, 반도체 웨이퍼를 XY 방향으로 이동시킴으로써, 흡인장치(20) 상에 개개의 반도체 칩(1)을 이동시키도록 되어 있다. TV 카메라(4)는, 상기 반도체 칩(1)의 표면을 모니터한다. 흡인 장치(20)는, 유지 테이블(3)의 하측에 설치되어 있고, 웨이퍼 흡착부(2)의 각각의 흡착 에리어(2-1∼2-7)에 대응하여 설치된 적어도 2계통의 진공(흡인) 배관과 각각에 대응하는 2개의 진공(흡인) 펌프, 진공 배관을 전환하는 전환 밸브, 이 전환 밸브를 제어하는 제어 장치 등을 갖고 있다.
반도체 칩(1)을 리드 프레임 상으로 이송하는 이송 기구는, 본딩 툴(8), 흡착 콜릿(10), 위치 수정 스테이지(11) 및 본딩 헤드(12)를 포함한다. 흡착 콜릿(10)은, 픽업 시에도 이용되는 것으로, 점착성 테이프(24)로부터 박리된 반도체 칩(1)을 흡착하여 위치 수정 스테이지(11) 상으로 이송한다. 이 위치 수정 스테이지(11) 상에서 반도체 칩(1)의 위치가 수정된다. 위치가 수정된 반도체 칩(1)은, 본딩 헤드(8)에 의해 리드 프레임 상으로 이송된다. 또한, 리드 프레임을 반송하는 반송 기구는, 리드 프레임 공급부(5), 리드 프레임 반송 장치(6), 페이스트 공급 장치(7) 및 리드 프레임 수납부(9)를 포함한다. 리드 프레임 공급부(5)에는 다이본딩 전의 리드 프레임이 수용되어 있어, 리드 프레임을 리드 프레임 반송 장치(6)로 순차 반송하도록 되어 있다. 페이스트 공급 장치(7)는, 리드 프레임 반송 장치(6)에 의해 반송된 리드 프레임의 헤드부에 도전성 페이스트를 도포하는 것이다. 또한, 리드 프레임 수납부(9)는 다이본딩이 종료된 리드 프레임을 수용한다.
도 8에 도시한 다이본더의 전체의 개략적인 동작은 다음과 같다.
우선, 그 소자 형성면측에 점착성 테이프(24)가 접착되고, 칩마다 그 이면에접착제층(29)이 형성된 반도체 웨이퍼 W1을 유지 테이블(3)에 장착한다. 다음으로, 흡인 장치(20)에 의해 반도체 칩(1)을 직접적으로 흡착하여 웨이퍼 흡착부(2)에 고정하고, 박리 갈고리(21)와 보조 플레이트(22)를 이용하여 점착성 테이프(24)를 박리한다. 계속해서, 유지 테이블(3)을 XY 방향으로 이동하고, TV 카메라(4)를 이용하여 반도체 칩(1)의 표면을 모니터하며, 이 모니터로 얻은 화상 데이터를 2치화 또는 다치화함으로써, 반도체 칩(1)의 위치 검출 및 양품/불량품을 판별하기 위한 마크 검출 등을 행한다. 그리고, 흡인 장치(20)에 의한 진공으로 반도체 칩(1)을 흡인하면서(반도체 칩의 사이즈나 두께에 따라서는, 반드시 진공으로 흡인할 필요는 없음), 흡착 콜릿(10)에 의해 흡착됨으로써 반도체 칩(1)을 픽업하여 위치 수정 스테이지(11) 상으로 이송하고, 반도체 칩(1)의 위치나 필요에 따라 표리의 위치 관계를 수정한 후에, 본딩 헤드(8)에 의해 리드 프레임 상으로 이송한다.
상기 픽업 종료 후, 다음으로 픽업해야 할 반도체 칩(1)의 위치로 유지 테이블(3)을 이동한다. 이들 동작을 반복한다.
한편, 리드 프레임 공급부(5)에 의해, 리드 프레임이 리드 프레임 반송 장치(6)로 순차 송출되고, 리드 프레임 반송 장치(6)에 의해 반송되는 리드 프레임의 헤드부에는, 페이스트 공급 장치(7)로부터 도전성 페이스트가 도포된다. 그리고, 본딩 헤드(8)로 이송된 반도체 칩(1)이 리드 프레임의 헤드부 상에 마운트(이것을 다이본딩이라고 함)된다. 다이본딩이 종료된 리드 프레임은, 리드 프레임 수납부(9)에 수용된다. 이상과 같은 동작이 순차 반복된다.
다음으로, 상술한 바와 같은 다이본더에서의 점착성 테이프의 박리 기구와반도체 칩의 픽업 기구 및 이들을 이용한 박리 방법 및 픽업 방법에 대하여 도 11∼도 14c를 참조하면서 자세히 설명한다.
우선, 소자 형성면에 점착성 테이프(24)가 접착되어, 개편화된 반도체 웨이퍼 W1을 준비한다. 반도체 웨이퍼 W1은, 각각 이면이 접착제층(29)으로 피복된 반도체 칩(1)으로 구성되어 있다. 또한, 상술한 바와 같이, 점착성 테이프(24)는, 반도체 웨이퍼의 표면 보호 테이프 또는 지지 테이프의 역할을 한다. 개편화된 반도체 웨이퍼 W1은, 유지 테이블(3)에 세트된다. 유지 테이블(3)에는, 2계통의 진공 배관(25A, 25B), 배관의 전환 밸브(26A∼26G) 및 2개의 진공 펌프(27A, 27B)가 설치되어 있고, 이들을 이용하여 점착성 테이프(24)의 박리가 행해진다. 우선, 제1 계통의 진공 배관(25A)과 제1 진공 펌프(27B)를 이용하여 점착성 테이프(24)에 접착된 반도체 웨이퍼 W1을 진공 흡인하여 웨이퍼 흡착부(2)에 고정한다. 이 상태에서 점착성 테이프(24)의 박리를 개시한다.
박리 시에, 점착성 테이프(24)의 단측에 박리용의 테이프를 접착하고, 그 타단부를 박리 갈고리(21)로 유지하며, 점착성 테이프(24)의 상부에 박리를 보조하는 보조 플레이트(22)를 세트하고, 이 보조 플레이트(22)로 점착성 테이프(24)의 상면을 눌러 점착성 테이프(24)를 구부리면서 박리 갈고리(21)로 점착성 테이프(24)의 일단을 도시한 화살표 방향으로 0.1㎜∼100㎜/sec의 속도, 바람직하게는 0.1㎜∼10㎜/sec의 속도로 끌어당긴다. 이 때, 박리 갈고리(21)를 끌어당기는 강도에 강약을 줘도 되고, 박리 갈고리(21)와 보조 플레이트(22)를 일정한 속도로 이동시켜 박리해도 된다. 또한, 박리 갈고리(21)로 일정한 거리를 끌어당긴 후, 보조 플레이트(22)로 점착성 테이프(24)의 상면을 누르는 동작을 반복해도 된다. 그리고, 웨이퍼 흡착부(2)의 인접하는 흡착 에리어(2-1∼2-7) 근방의 점착성 테이프(24)의 일부가 박리되었을 때에, 전환 밸브(26A∼26G)에 의해 제2 계통의 진공 배관(25B)으로 전환하여 제2 진공 펌프(27B)를 이용하여 박리된 흡착 에리어의 반도체 칩(1)을 흡착하여 웨이퍼 흡착부(2)에 고정한다. 도 11에서는, 박리가 흡착 에리어(2-1)와 흡착 에리어(2-2)의 경계 영역까지 진행하여, 전환 밸브(26A)가 전환된 상태를 나타내고 있다.
이하 마찬가지로, 점착성 테이프(24)의 박리에 따라 전환 밸브(26B∼26G)를 순차 전환해 간다. 그리고, 점착성 테이프(24)가 완전하게 박리된 상태에서는, 각 반도체 칩(1)은, 점착성 테이프(24)로부터 웨이퍼 흡착부(2)로 전사되며, 제2 진공 펌프(27B)에 의해 제2 계통의 진공 배관(25B)을 통해 각 반도체 칩(1)이 흡착되어 고정된다. 또한, 보조 플레이트(22)는, 선단이 둥글게 된 것이나 선단이 예각인 것을 이용할 수 있다. 선단부의 형상은, 점착성 테이프(24)의 두께나 점착력, 유연성 등에 의해 결정한다. 다음으로, 반도체 칩(1)의 위치 검출 및 양품 검출을 행한다. 그 후, 웨이퍼 흡착부(2)로부터 개개의 반도체 칩(1)의 픽업을 개시한다. 픽업의 개시 직후에는, 각 반도체 칩(1)은, 제2 진공 펌프(27B)에 의해 제2 계통의 진공 배관(25B)으로 흡착되어 고정되어 있으며, 이 상태에서 흡착 콜릿(10)을 이용하여 흡착력만으로 픽업한다.
그리고, 픽업이 진행하여 흡착 에리어의 경계 근방까지 진행한 시점에서, 전환 밸브를 전환하여 제1 계통의 진공 배관(25A)으로 전환하고, 제1 진공 펌프(27A)를 이용하여 픽업된 흡착 에리어를 흡인한다. 도 12에서는 픽업이 흡착 에리어(2-1)까지 거의 종료되어, 흡착 에리어(2-1)에 대응하는 전환 밸브(26A)가 닫혀진 상태를 나타내고 있다.
이에 의해, 반도체 칩(1)을 픽업하여 웨이퍼 흡착부(2)의 일부가 노출됨으로써, 제2 진공 펌프(27B)의 흡인력이 저하되는 것을 방지함과 함께, 노출된 웨이퍼 흡착부(2)에 잔존되어 있는 불량 칩이나 제품으로 되지 않는 웨이퍼의 주변부의 칩을 흡착하여 웨이퍼 흡착부(2)에 고정할 수 있다. 또한, 픽업이 진행하여 흡착 에리어 내의 반도체 칩(1)을 픽업한 시점에서, 도 13에 도시한 바와 같이 전환 밸브를 닫아 흡착을 정지해도 된다. 도 13에서는 픽업이 흡착 에리어(2-4)까지 진행하여, 흡착 에리어(2-1∼2-3)에 대응하는 전환 밸브(26-A∼26-C)가 닫혀진 상태를 나타내고 있다.
그 후, 도 14a∼도 14c에 도시한 바와 같이, 리드 프레임에 다이본딩한다. 도 14a는 점착성 테이프(24)의 박리 공정을, 도 14b는 픽업 공정을, 도 14c는 반도체 칩(1)을 리드 프레임(13)에 도전성 페이스트(14) 등으로 마운트하는 공정을 각각 개략적으로 도시하고 있다. 그리고, 불량품 및 웨이퍼 외주부의 제품으로 되지 않는 반도체 칩(1)을 파기한다.
이상과 같은 구성 및 방법에 따르면, 개편화된 반도체 웨이퍼를 점착성 테이프의 박리 위치나 반도체 칩의 픽업 상태에 따른 최적의 흡인력으로 효과적으로 흡착 고정할 수 있기 때문에, 반도체 칩의 박형화에 의해 문제가 되는 점착성 테이프의 박리 시나 픽업 시에 있어서의 반도체 칩의 크랙이나 칩핑을 방지할 수 있다.또한, 흡착만으로 픽업을 행하기 때문에, 종래의 돌출 핀에 의한 픽업에서 문제가 되었던 돌출 핀 접촉부에서의 반도체 칩에의 손상도 방지할 수 있다. 또한, 접착제층이 형성되어 있기 때문에 반도체 칩을 적층하는 스택 MCP 제품의 작성이 용이하게 가능해진다.
종래 기술에서는, 반도체 칩의 두께가 50㎛ 이하로 되면, 반도체 칩의 픽업 시에 크랙이 다발하였지만(100pcs/100pcs), 이 실시 형태에 따르면 반도체 칩의 두께가 50㎛ 이하이어도 크랙의 발생을 거의 무시할 수 있을 정도로(0/100pcs) 저감할 수 있었다.
또한, 이 실시 형태에서는, 다이본더를 예로 들어 설명하였지만, 점착성 테이프의 박리 기구나 반도체 칩의 픽업 장치가 필요로 되는 다른 장치에도 적용할 수 있다. 이러한 장치는, 점착성 테이프를 박리한 후에 개개의 반도체 칩을 픽업하여 트레이에 채워 넣는 픽커, 점착성 테이프를 박리한 후에 개개의 반도체 칩(1)을 픽업하여 실장 기판 상에 플립 칩 접속으로 실장하는 플립 칩 본더, 점착성 테이프를 박리한 후에 개개의 반도체 칩을 픽업하여 열가소성의 필름 기판 상에 마운트하는 필름 접착 본더, 점착성 테이프를 박리한 후, 개개의 반도체 칩(1)을 픽업하고, 가열 툴을 이용하여 TAB 테이프에 마운트하는 내측 리드 본더 등을 포함한다.
다음으로, 도 15∼도 18c를 참조하여 제2 실시예를 설명한다.
도 15∼도 17은, 반도체 웨이퍼 W30에 반도체 소자를 형성한 후 반도체 칩(30)으로 개편화된 반도체 웨이퍼 W30에 접착한 점착성 테이프(34)를 박리한 후반도체 웨이퍼 W30의 접착제층(39)을 칩 사이즈로 절단하기까지의 공정을 설명하는 공정 단면도이다. 이면 연삭 공정까지의 내용은 상술한 제1 실시 형태(도 1∼도 4 참조)와 실질적으로 동일하기 때문에, 그 설명을 생략한다.
이면 연삭 종료 후, 반도체 웨이퍼 W30의 이면에 접착 테이프 등의 접착제층(39)을 형성한다(도 15). 다음으로, 유지 테이블(33)에 구비된 웨이퍼 흡착부에 유지된 개편화된 반도체 웨이퍼 W30으로부터 점착성 테이프(34)를 박리한다(도 16). 다음으로, 레이저나 블레이드 등의 절단 수단을 이용하여, 유지 테이블(33) 상에서 접착제층(39)을 칩 사이즈로 절단한다(도 17). 점착성 테이프(34)가 박리된 개편화된 반도체 웨이퍼 W30을 구성하는 반도체 칩(30)은, 픽업 기구(도 8 참조)에 의해, 픽업되어 반도체 장치의 소정의 제조 공정으로 반송된다.
다음으로, 도 18a∼도 18c를 참조하여, 점착성 테이프의 박리 공정으로부터 반도체 칩을 픽업하는 공정까지를 설명한다. 이들 도면에 도시한 반도체 웨이퍼 W30은, 점착성 테이프(34)가 표면 보호 테이프로서 소자 형성 영역을 갖는 소자 형성면의 전면에 피복되고, 이면에는 접착 시트나 접착 필름 등의 접착제층(39)이 형성되어 있다. 접착제층(39)은 반도체 웨이퍼 전면에 형성되어 있다.
우선, 유지 테이블(33) 상에서 반도체 웨이퍼 W30을 흡인 장치(20)로 직접적으로 흡착하여 유지 테이블(33)에 고정하면서, 박리 갈고리(31)와 보조 플레이트(32)를 이용하여 반도체 웨이퍼 W30의 표면으로부터 점착성 테이프(34)를 박리한다. 그 때, 2개 이상으로 분할된 흡착 에리어에 따라 2계통 이상으로 분리된 진공 배관에 접속되어 있는 유지 테이블(33)에 반도체 웨이퍼 W30을 진공으로 고정하고, 점착성 테이프(34)의 박리 상태에 따라 각 다공질 블록의 배관 계통을 전환하면서 점착성 테이프(34)를 박리한다(도 18a). 계속해서, 레이저나 블레이드 등의 절단 수단(35)을 이용하여 접착제층(39)을 칩 사이즈로 절단한다. 그 때에도, 2개 이상으로 분할된 흡착 에리어에 따라 2계통 이상으로 분리된 진공 배관에 접속되어 있는 유지 테이블(33)에 진공으로 반도체 웨이퍼 W30을 고정하고, 절단 상황에 맞춰 각 다공질 블록에 접속되는 배관 계통을 전환하면서 접착제층(39)을 절단한다(도 18b). 그 후, 웨이퍼 흡착부(33)로부터의 개개의 반도체 칩(30)의 픽업을 개시한다. 픽업의 개시 직후에는, 각 반도체 칩(30)은, 흡착 콜릿(36)을 이용하여 흡착력만으로 픽업한다(도 18c). 픽업된 각 반도체 칩(30)은, 리드 프레임 등에 본딩된다. 절단 수단인 레이저는 YAG 레이저, CO2레이저, 단펄스 레이저 등을 포함한다.
여기서 이용되는 점착성 테이프는, 통상의 표면 보호 테이프와 같이 열가소성 필름 기재와 점착제층의 구성의 것이어도 되지만, 열수축성 필름 기재와 점착제층의 구성의 것이어도 된다다. 열수축성 필름 기재와 점착제층으로 이루어지는 점착성 테이프는, 열 수축을 행함으로써, 자동적으로 반도체 웨이퍼로부터 박리되기 때문에, 후술하는 박리 기구는 간략화할 수 있는 가능성이 있다. 또한, 상기 점착성 테이프의 점착제는, UV 경화형 점착제이어도 된다. 점착성 테이프를 박리하는 공정에서, 점착성 테이프를 박리하기 전에 UV 조사를 행함으로써 박리를 용이하게행할 수 있다. 상기 절단홈을 형성하는 공정에서, 절단홈은 블레이드 다이싱, 레이저, 에칭 또는 벽개 중 어느 하나의 수단을 이용하여 형성하는 것이 가능하다.
또한, 이면 연삭을 행한 후에 이면을 에칭함으로써 이면 칩핑이 적은 반도체 칩을 얻을 수 있다. 상기 접착제층은, 열접착성의 열가소성 필름이어도 되고, 또한, 열경화성의 접착제층이어도 된다. 또한, UV 경화성을 갖는 열경화성의 접착제층이어도 된다. 열경화성의 접착제층은, 상온 영역에서 점착성을 띠고 있는 경우가 있기 때문에, 흡착 스테이지에 칩이 고착되게 될 가능성이 있다. 열경화성의 접착제층이 UV 경화성을 갖고 있으면, 반도체 웨이퍼의 이면에 접착제층을 접착한 후, 흡착 스테이지에 흡착 고정할 때까지 접착제층을 UV 경화하면, 점착성이 저하되기 때문에, 이러한 문제는 발생하기 어렵게 된다. 또한, 접착제층은, 다공질 상에서 블레이드, 레이저 또는 에칭 중 어느 하나의 절단 수단을 이용하여 절단할 수 있다.
이상과 같이, 이 실시예에 따르면, 개편화된 반도체 웨이퍼를 점착성 테이프의 박리 위치나 반도체 칩의 픽업 상태에 따른 최적의 흡인력으로 효과적으로 흡착 고정할 수 있기 때문에 반도체 칩의 박형화에 의해 문제가 되는 점착성 테이프의 박리 시나 픽업 시에 있어서의 반도체 칩의 크랙이나 칩핑을 방지할 수 있다. 또한, 흡착만으로 픽업을 행하기 때문에, 종래의 돌출 핀에 의한 픽업에서 문제가 되었던 돌출 핀 접촉부에서의 반도체 칩에의 손상도 방지할 수 있다. 또한, 접착제층이 형성되어 있기 때문에 반도체 칩을 적층하는 스택 MCP 제품의 작성이 용이하게 할 수 있다.
다음으로, 도 19a∼도 22를 참조하여 본 발명의 제3 실시 형태를 설명한다.
이 실시 형태의 특징은, 그 소자 형성면 상에 성막된 저유전율 절연막(통상, low-k막이라고 함)과, 이 저유전율 절연막에 접하여 접착된 점착성 테이프(표면 보호 테이프)와, 상기 소자 형성면과는 반대의 면의 전면에 형성된 접착제층을 갖는 반도체 웨이퍼를 취급하는 점에 있다.
저유전율 절연막의 재료로서, 예를 들면 반도체 장치에 이용되는 경우에는, 실리콘 산화막(비유전률 3.9∼4.1)보다 비유전률이 낮은 불소 첨가 실리콘 산화막(3.4∼3.7)이 널리 이용되고 있다.
저유전율 절연막은 2종류의 재료로 분류할 수 있다. 제1 종류는, 실리콘 산화막(비유전률 3.9∼4.1)의 밀도를 내려감으로써 비유전률을 내린 재료로서, MSQ(Methyl Silsesquioxane : CH3-SiO1.5(비유전률 2.7∼3.0)), H(Hydrogen Silsesquioxane : H-SiO1.5(비유전률 3.5∼3.8), 다공성 HSQ(H-SiOX(비유전률 2.2)), 다공성 MSQ(CH3-SiO1.5(비유전률 2.0∼2·5) 등이 있고, 모두 도포법에 의한다. 플라즈마 CVD법에 의한 것으로서 유기 실리카(CH3-SiO1.5(비유전률 2.5∼3.0) 등이 있다. 이 실시 형태에서, low-k막으로 불리는 저유전율 절연막은, 그 비유전률이 3.9 미만인 것을 말한다. 제2 종류로서 유기막 중에서 낮은 분극율을 갖는 재료이다. 예를 들면 PTFE(Polytetrafluoroethylene(비유전률 2.1)), PAE(Polyarylether : 비유전률 2.7∼2.9), 다공성 PAE(비유전률 2.0∼2.2), BCB(Benzocyclobutene : 비유전률 2.6∼3.3) 등이 있다. 이들은 모두 회전 도포등의 도포법에 의해 성막 가능하다.
도 19a∼도 19d는, 소자 형성면에 반도체 소자를 형성하고, 이 반도체 소자 상에 저유전율 절연막을 형성한 반도체 웨이퍼를 반도체 칩으로 개편화한 후에, 점착성 테이프를 박리하고, 반도체 웨이퍼의 접착제층 및 저유전율 절연막을 칩 사이즈로 절단하며, 또한 저유전율 절연막을 용융하기까지의 공정을 설명하는 공정 단면도이다. 이면 연삭 공정까지의 내용은 상술한 제1 실시 형태(도 1∼도 4 참조)와 실질적으로 동일하기 때문에, 그 설명을 생략한다.
도 19a에 도시한 반도체 웨이퍼는 사전에 반도체 칩(39)으로 개편화되어 있고, 소자 형성 영역과는 반대의 면에 접착제층(39)이 형성되어 있다. 반도체 소자는 수지에 의해 밀봉되어 있으며, 이 밀봉 수지에 접하여 저유전율 절연막(210)이 성막되어 있고, 저유전율 절연막(210)에 접하도록 점착성 테이프(34)가 반도체 웨이퍼의 소자 형성면의 전면에 피복되어 있다.
우선, 도 19a에 도시한 바와 같이, 흡인 장치(20)에 의해 직접적으로 반도체 웨이퍼를 흡착하여 유지 테이블(33)에 고정하면서, 박리 갈고리(31)와 보조 플레이트(32)를 이용하여 반도체 웨이퍼 표면으로부터 점착성 테이프(34)를 박리한다. 그 때, 2개 이상으로 분할된 흡착 에리어에 따라 2계통 이상으로 분리된 진공 배관에 접속되어 있는 유지 테이블(33)에 반도체 웨이퍼 W30을 진공으로 고정하고, 점착성 테이프(34)의 박리 상태에 따라 각 다공질 블록의 배관 계통을 전환하면서 점착성 테이프(34)를 박리한다(도 19a). 계속해서, 레이저나 블레이드 등의 절단 수단(35)을 이용하여 접착제층(39)을 칩 사이즈로 절단한다. 이 때에도, 2개 이상으로 분할된 흡착 에리어에 따라 2계통 이상으로 분리된 진공 배관에 접속되어 있는 유지 테이블(33)에 진공으로 반도체 웨이퍼 W30을 고정하고, 절단 상황에 맞춰 각 다공질 블록에 접속되는 배관 계통을 전환하면서 접착제층(39)을 절단한다(도 19b). 접착제층(39)의 각 절단에 병행하여, 또는 접착제층(39)의 절단 후에, 저유전율 절연막(210)의 주연부를 용융한다. 이 실시 형태에서는, 20°∼40°의 입사각 θ를 갖고 레이저를 저유전율 절연막(210)의 주연부에 조사한다(도 19c). 이에 의해 일단 용융한 저유전율 절연막(210)은 원래의 온도에 이를 때에 높은 밀착성으로 밀봉 수지와 재접착한다. 이 결과 막 박리가 발생하기 어려운 반도체 칩이 얻어진다. 절단 수단(35)으로서 레이저를 이용하는 경우에는, 이 절단 수단(35)을 그대로 사용하면 된다.
그 후, 개편화된 각 반도체 칩(38)을 웨이퍼 흡착부로부터 픽업한다. 픽업의 개시 직후에는, 흡착 콜릿(36)을 이용하여 그 흡착력만으로 각 반도체 칩(38)을 픽업한다(도 19d). 픽업된 각 반도체 칩(38)은 리드 프레임 등에 본딩된다.
이상과 같이, 이 실시 형태에 따르면, 상술한 크랙·칩핑의 방지 외에 각 반도체 칩의 소자 형성 영역에서의 밀봉 수지와 높은 밀착성을 갖고 재접착한 저유전율 절연막을 갖는 반도체 장치를 얻을 수 있다. 이 실시 형태의 효과를 도 20a∼도 22를 참조하여 설명한다. 도 20a∼도 20d, 도 21은 비교예의 모식도이고, 도 22는 본 실시 형태의 효과를 도시하는 모식도이다. 도 20a는 블레이드를 이용하여 반도체 웨이퍼로부터 개편화된 종래의 반도체 칩의 단부 확대도이고, 도 20b는 도 20a의 칩에 서멀 사이클 테스트(Thermal Cycle Test: 이하, 간단하게 TCT라고 함)를 500회 행한 후의 단부 확대도이다. 또한, 도 20c는 레이저를 이용하여 반도체 웨이퍼로부터 개편화된 종래의 반도체 칩의 단부 확대도이고, 도 20d는 도 20c의 칩에 TCT를 마찬가지로 500회 행한 후의 단부 확대도이다. 블레이드를 이용한 경우에는, 도 20a에 도시한 바와 같이 절단 직후에는 양호한 상태이어도, 도 20b에 도시한 바와 같이 TCT 후에는 다수의 물거품이 발생하여, 미소한 크랙이 다수 존재하는 것이 판명되었다. 레이저를 이용한 경우에는, TCT 후의 이상은 나타나지 않지만, 도 20d의 모식도 및 도 21의 평면도에 도시한 바와 같이, 저유전율 절연막의 파괴가 확인되었다. 이 실시 형태의 용융 공정을 거친 경우에는, 도 22의 평면도에 도시한 바와 같이, 이 확인되었다.
이상, 본 발명의 실시 형태를 설명하였지만, 본 발명은, 이들 실시 형태에 한정되는 것이 아니라, 다음에 기록하는 청구항의 범위 내에서 다양하게 변형하는 것이 가능하다. 또한, 이들 실시 형태에는 다양한 단계의 발명이 포함되어 있어, 개시되는 복수의 구성 요건의 적당한 조합에 의해 다양한 발명이 추출될 수 있다. 예를 들면, 상술한 실시 형태의 선 다이싱의 공정에서, 지석을 이용한 연삭에 의해 반도체 웨이퍼를 이면으로부터 박후화시켰지만, 이에 한정되는 것이 아니라, 예를 들면 에칭 공정에 의해 박후화시켜도 된다. 또한, 제3 실시 형태에서는, 반도체 웨이퍼 이면의 전면에 접착제층(39)이 형성되어 있는 경우에 대해 설명하였지만, 저유전율 절연막의 용융 공정은, 이 형태에 한정되는 것이 아니라, 개개의 반도체 칩의 이면에 각각 접착제층이 형성되어 있어 접착제층을 절단할 필요가 없는 경우에도 물론 적용 가능하다. 또한, 상술한 저유전율 절연막의 용융 공정은, 반도체웨이퍼의 개편화 공정에 병행하여 적용할 수 있다.
본 발명에 따르면, 박리가 없는 양호한 저유전율 절연막을 형성할 수 있다.

Claims (20)

  1. 반도체 장치의 제조 방법에 있어서,
    제1 면에 반도체 소자가 형성된 반도체 웨이퍼의 상기 제1 면에, 최종 완성 두께 이상의 홈을 형성하는 공정과,
    상기 홈이 형성된 상기 웨이퍼의 상기 제1 면 상에 점착성 테이프를 접착하는 공정과,
    상기 점착성 테이프가 접착된 상기 반도체 웨이퍼의 상기 제1 면과는 반대의 제2 면으로부터 상기 반도체 웨이퍼를 박후화시킴으로써, 상기 반도체 웨이퍼를, 상기 반도체 소자가 형성된 복수의 반도체 칩으로 분리하는 공정과,
    분리된 상기 반도체 웨이퍼의 이면 전면에 접착제층을 접착하는 공정과,
    상기 반도체 칩마다 분리하도록 상기 접착제층을 절단하는 공정과,
    상기 접착제층을 절단한 후에, 적어도 2개의 흡착 에리어로 분리된 다공질재를 이용하여 상기 반도체 웨이퍼를 흡착에 의해 고정하면서 상기 점착성 테이프를 상기 반도체 웨이퍼로부터 박리하는 공정
    을 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 점착성 테이프를 박리하는 공정은,
    상기 점착성 테이프의 박리 방향에 대하여, 상기 흡착 에리어에 대응하는 적어도 2개의 계통의 흡인 경로로 상기 반도체 웨이퍼를 흡착함으로써 상기 반도체 웨이퍼를 상기 다공질재에 고정하는 공정과,
    상기 점착성 테이프를 박리 방향을 따라 박리하고, 상호 인접하는 상기 흡착 에리어의 한쪽에서 점착성 테이프의 일부가 박리되었을 때에, 상기 점착성 테이프의 박리가, 인접하는 상기 흡착 에리어의 다른쪽에 달하는 부근에서 상기 흡인 경로를 전환하여 상기 반도체 웨이퍼를 흡착함으로써, 상기 다른쪽의 흡착 에리어에서의 상기 다공질재에 상기 반도체 웨이퍼를 고정하는 공정을 포함하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 반도체 웨이퍼는, 상기 제1 면에 형성된 밀봉 수지와, 이 밀봉 수지에 접하여 성막된 저유전율 절연막을 갖고,
    상기 점착성 테이프는, 상기 밀봉 수지 및 상기 저유전율 절연막을 개재하여 상기 반도체 웨이퍼의 상기 제1 면 상에 접착되고,
    상기 방법은, 상기 저유전율 절연막의 적어도 일부를 용융하여 상기 밀봉 수지에 재접착시키는 공정을 더 포함하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 점착성 테이프는, 열수축성 필름 기재와 점착제층으로 구성되며, 열 수축에 의해 상기 반도체 웨이퍼로부터 박리 가능한 반도체 장치의 제조 방법.
  5. 제4항에 있어서,
    상기 점착성 테이프의 점착제는 UV 경화형 점착제인 반도체 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 점착성 테이프는 UV 조사 후에 박리되는 반도체 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 홈은 블레이드 다이싱, 레이저, 에칭 및 벽개 중 어느 하나에 의해 형성되는 반도체 장치의 제조 방법.
  8. 제1항에 있어서,
    상기 반도체 웨이퍼를 박후화시킨 후에, 상기 제1 면을 에칭하는 공정을 더 포함하는 반도체 장치의 제조 방법.
  9. 제1항에 있어서,
    상기 접착제층은 UV 경화제를 갖는 열경화성의 접착제층인 반도체 장치의 제조 방법.
  10. 제1항에 있어서,
    상기 접착제층은 블레이드, 레이저 및 에칭 중 어느 하나에 의해 절단되는 반도체 장치의 제조 방법.
  11. 반도체 장치의 제조 방법에 있어서,
    제1 면에 반도체 소자가 형성된 반도체 웨이퍼의 상기 제1 면에, 최종 완성 두께 이상의 홈을 형성하는 공정과,
    상기 홈이 형성된 상기 웨이퍼의 상기 제1 면 상에 점착성 테이프를 접착하는 공정과,
    상기 점착성 테이프가 접착된 상기 반도체 웨이퍼의 상기 제1 면과는 반대의 제2 면으로부터 상기 반도체 웨이퍼를 박후화시킴으로써, 상기 반도체 웨이퍼를, 상기 반도체 소자가 형성된 복수의 반도체 칩으로 분리하는 공정과,
    분리된 상기 반도체 웨이퍼의 이면 전면에 접착제층을 접착하는 공정과,
    적어도 2개의 흡착 에리어로 분리된 다공질재를 이용하여 상기 접착제층이 접착된 상기 반도체 웨이퍼를 흡착에 의해 고정하면서 상기 점착성 테이프를 상기 반도체 웨이퍼로부터 박리하는 공정과,
    상기 점착성 테이프가 박리된 상기 반도체 웨이퍼를 흡착에 의해 상기 다공질재에 고정하면서, 상기 반도체 칩마다 분리하도록 상기 제2 면의 전면에 접착된 상기 접착제층을 절단하는 공정
    을 포함하는 반도체 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 점착성 테이프를 박리하는 공정은,
    상기 점착성 테이프의 박리 방향에 대하여, 상기 흡착 에리어에 대응하는 적어도 2개의 계통의 흡인 경로로 상기 반도체 웨이퍼를 흡착함으로써 상기 반도체 웨이퍼를 상기 다공질재에 고정하는 공정과,
    상기 점착성 테이프를 박리 방향을 따라 박리하고, 상호 인접하는 상기 흡착 에리어의 한쪽에서 점착성 테이프의 일부가 박리되었을 때에, 상기 점착성 테이프의 박리가, 인접하는 상기 흡착 에리어의 다른쪽에 달하는 부근에서 상기 흡인 경로를 전환하여 상기 반도체 웨이퍼를 흡착함으로써, 상기 다른쪽의 흡착 에리어에서의 상기 다공질재에 상기 반도체 웨이퍼를 고정하는 공정
    을 포함하고,
    상기 접착제층의 절단은, 그 절단 상황에 맞춰 상기 적어도 2개의 계통 이상의 흡인 경로를 전환하는 제어와 병행으로 실행되는 반도체 장치의 제조 방법.
  13. 제11항에 있어서,
    상기 반도체 웨이퍼는, 상기 제1 면에 형성된 밀봉 수지와, 이 밀봉 수지에 접하여 성막된 저유전율 절연막을 갖고,
    상기 점착성 테이프는, 상기 밀봉 수지 및 상기 저유전율 절연막을 개재하여 상기 반도체 웨이퍼의 상기 제1 면 상에 접착되고,
    상기 방법은, 상기 저유전율 절연막의 적어도 일부를 용융하여 상기 밀봉 수지에 재접착시키는 공정을 더 포함하는 반도체 장치의 제조 방법.
  14. 제11항에 있어서,
    상기 점착성 테이프는, 열수축성 필름 기재와 점착제층으로 구성되며, 열 수축에 의해 상기 반도체 웨이퍼로부터 박리 가능한 반도체 장치의 제조 방법.
  15. 제14항에 있어서,
    상기 점착성 테이프의 점착제는 UV 경화형 점착제인 반도체 장치의 제조 방법.
  16. 제15항에 있어서,
    상기 점착성 테이프는 UV 조사 후에 박리되는 반도체 장치의 제조 방법.
  17. 제11항에 있어서,
    상기 홈은 블레이드 다이싱, 레이저, 에칭 및 벽개 중 어느 하나에 의해 형성되는 반도체 장치의 제조 방법.
  18. 제11항에 있어서,
    상기 반도체 웨이퍼를 박후화시킨 후에, 상기 제1 면을 에칭하는 공정을 더포함하는 반도체 장치의 제조 방법.
  19. 제11항에 있어서,
    상기 접착제층은 UV 경화제를 갖는 열경화성의 접착제층인 반도체 장치의 제조 방법.
  20. 제11항에 있어서,
    상기 접착제층은 블레이드, 레이저 및 에칭 중 어느 하나에 의해 절단되는 반도체 장치의 제조 방법.
KR1020040023043A 2003-04-03 2004-04-02 반도체 장치의 제조 방법 KR100609806B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00100413 2003-04-03
JP2003100413A JP2004311576A (ja) 2003-04-03 2003-04-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20040086831A true KR20040086831A (ko) 2004-10-12
KR100609806B1 KR100609806B1 (ko) 2006-08-08

Family

ID=32844710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040023043A KR100609806B1 (ko) 2003-04-03 2004-04-02 반도체 장치의 제조 방법

Country Status (8)

Country Link
US (1) US7060532B2 (ko)
EP (1) EP1465247A1 (ko)
JP (1) JP2004311576A (ko)
KR (1) KR100609806B1 (ko)
CN (1) CN1331210C (ko)
MY (1) MY141785A (ko)
SG (1) SG114663A1 (ko)
TW (1) TWI292596B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100786740B1 (ko) * 2005-06-17 2007-12-18 세이코 엡슨 가부시키가이샤 반도체 장치의 제조 방법, 반도체 장치, 회로 기판 및 전자기기
KR20210036490A (ko) * 2019-09-26 2021-04-05 한국광기술원 웨이퍼 렌즈 어레이를 절단하기 위한 다이싱 블레이드 및 이를 이용한 웨이퍼 렌즈 어레이 다이싱 장치 및 방법

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4599075B2 (ja) * 2003-03-26 2010-12-15 株式会社東芝 半導体製造装置及び半導体装置の製造方法
US7306695B2 (en) * 2003-04-10 2007-12-11 Matsushita Electric Industrial Co., Ltd. Apparatus and method for picking up semiconductor chip
JP2005019525A (ja) * 2003-06-24 2005-01-20 Disco Abrasive Syst Ltd 半導体チップの製造方法
JP4093930B2 (ja) * 2003-07-17 2008-06-04 株式会社東京精密 フレーム搬送プローバ
JP2005203541A (ja) * 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
JP2005223244A (ja) * 2004-02-09 2005-08-18 Tokyo Seimitsu Co Ltd チップの飛び出し位置検出方法
DE102004009742B4 (de) * 2004-02-25 2010-03-04 Infineon Technologies Ag Verfahren zum Herstellen rückseitenbeschichteter Halbleiterchips
KR100574983B1 (ko) * 2004-07-06 2006-05-02 삼성전자주식회사 반도체소자 제조를 위한 반도체웨이퍼 처리방법
DE102004054147A1 (de) * 2004-11-08 2006-02-23 Infineon Technologies Ag Verfahren zum Aufbringen einer Klebestoffschicht auf dünngeschliffene Halbleiterchips eines Halbleiterwafers
JP4349278B2 (ja) * 2004-12-24 2009-10-21 セイコーエプソン株式会社 半導体装置の製造方法
JP2006253402A (ja) * 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP4777701B2 (ja) * 2005-06-20 2011-09-21 株式会社ディスコ 接着フィルムの分離方法
JP4705418B2 (ja) * 2005-06-29 2011-06-22 株式会社ディスコ ウェーハの加工方法
DE102005050127B3 (de) * 2005-10-18 2007-05-16 Infineon Technologies Ag Verfahren zum Aufbringen einer Struktur aus Fügematerial auf die Rückseiten von Halbleiterchips
EP1947688A4 (en) 2005-11-04 2010-10-27 Tokyo Seimitsu Co Ltd FILM-PULLING METHOD AND FILM-PULLING DEVICE
US20070158024A1 (en) * 2006-01-11 2007-07-12 Symbol Technologies, Inc. Methods and systems for removing multiple die(s) from a surface
KR100688587B1 (ko) 2006-02-23 2007-03-02 삼성전자주식회사 반도체 칩 분리 장치 및 반도체 칩의 분리 방법
US8402357B1 (en) * 2006-06-15 2013-03-19 Michael R. Norwood System and method for facilitating posting of public and private user comments at a web site
DE102006035644A1 (de) * 2006-07-31 2008-02-14 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Reduzieren der Kontamination durch Vorsehen einer zu entfernenden Polymerschutzschicht während der Bearbeitung von Mikrostrukturen
JP4353975B2 (ja) * 2006-11-29 2009-10-28 日東電工株式会社 粘着シートの貼付・剥離方法及び粘着シートの貼付装置並びに粘着シートの剥離装置
US8017502B2 (en) * 2006-12-22 2011-09-13 Stats Chippac Ltd. Wafer system with partial cuts
US8846532B2 (en) * 2007-02-28 2014-09-30 Alpha And Omega Semiconductor Incorporated Method and apparatus for ultra thin wafer backside processing
JP4818187B2 (ja) * 2007-04-16 2011-11-16 株式会社東芝 半導体装置の製造方法
JP5196838B2 (ja) * 2007-04-17 2013-05-15 リンテック株式会社 接着剤付きチップの製造方法
US7727875B2 (en) * 2007-06-21 2010-06-01 Stats Chippac, Ltd. Grooving bumped wafer pre-underfill system
EP2015356A1 (en) * 2007-07-13 2009-01-14 PVA TePla AG Method for singulation of wafers
JP2009032971A (ja) * 2007-07-27 2009-02-12 Rohm Co Ltd 窒化物半導体素子の製造方法
JP5460984B2 (ja) * 2007-08-17 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009231779A (ja) * 2008-03-25 2009-10-08 Lintec Corp 半導体装置の製造方法
US20100015782A1 (en) * 2008-07-18 2010-01-21 Chen-Hua Yu Wafer Dicing Methods
TWI556303B (zh) * 2008-07-02 2016-11-01 台灣積體電路製造股份有限公司 分離晶圓基材上表層之複數個半導體元件晶粒方法
JP2010206044A (ja) * 2009-03-05 2010-09-16 Toshiba Corp 半導体装置の製造方法
JP5426314B2 (ja) * 2009-10-19 2014-02-26 株式会社ディスコ 半導体デバイスの製造方法
JP2011204806A (ja) * 2010-03-24 2011-10-13 Nitto Denko Corp ウエハの加工方法
JP5993845B2 (ja) 2010-06-08 2016-09-14 ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング 先ダイシング法を行う微細加工されたウェーハへの接着剤の被覆
CN102097546B (zh) * 2010-11-25 2013-03-06 山东华光光电子有限公司 一种led芯片的切割方法
JP5667942B2 (ja) * 2011-01-21 2015-02-12 株式会社東芝 半導体装置の製造方法
JP2014511560A (ja) 2011-02-01 2014-05-15 ヘンケル コーポレイション プレカットされウェハに塗布されるダイシングテープ上のアンダーフィル膜
EP2671249A4 (en) 2011-02-01 2015-10-07 Henkel IP & Holding GmbH FILLING FILM APPLIED TO A PRE-CUTTING WAFER
CN102760699B (zh) * 2011-04-27 2014-11-05 无锡华润安盛科技有限公司 将用于制备传感器芯片的晶圆切割成晶粒的方法
US20120273935A1 (en) * 2011-04-29 2012-11-01 Stefan Martens Semiconductor Device and Method of Making a Semiconductor Device
US8535983B2 (en) * 2011-06-02 2013-09-17 Infineon Technologies Ag Method of manufacturing a semiconductor device
JP5890977B2 (ja) * 2011-07-20 2016-03-22 株式会社ディスコ 加工方法
CN102903642B (zh) * 2011-07-29 2015-04-15 万国半导体(开曼)股份有限公司 一种将芯片底部和周边包封的芯片级封装方法
JP5537515B2 (ja) * 2011-09-01 2014-07-02 株式会社東芝 積層型半導体装置の製造方法と製造装置
US20140217577A1 (en) * 2013-02-04 2014-08-07 Infineon Technologies Ag Semiconductor Device and Method for Manufacturing a Semiconductor Device
JP2015041687A (ja) * 2013-08-21 2015-03-02 株式会社ディスコ ウエーハの加工方法
JP6211884B2 (ja) * 2013-10-10 2017-10-11 株式会社ディスコ ウェーハの加工方法
JP6298699B2 (ja) * 2014-04-23 2018-03-20 株式会社ディスコ ウェーハの加工方法
JP6400938B2 (ja) * 2014-04-30 2018-10-03 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
US9704823B2 (en) * 2015-03-21 2017-07-11 Nxp B.V. Reduction of defects in wafer level chip scale package (WLCSP) devices
JP6975551B2 (ja) * 2017-05-18 2021-12-01 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP6951124B2 (ja) * 2017-05-23 2021-10-20 株式会社ディスコ 加工方法
KR102408524B1 (ko) 2017-09-19 2022-06-14 삼성디스플레이 주식회사 표시 장치의 제조 장치 및 표시 장치의 제조 방법
JP6990577B2 (ja) * 2017-12-22 2022-01-12 東レエンジニアリング株式会社 実装方法および実装装置
CN110957269A (zh) * 2019-11-08 2020-04-03 广东佛智芯微电子技术研究有限公司 一种改善埋入式扇出型封装结构电镀性能的制作方法
CN111739809A (zh) * 2020-06-10 2020-10-02 上海矽睿科技有限公司 一种晶圆级封装方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4778326A (en) 1983-05-24 1988-10-18 Vichem Corporation Method and means for handling semiconductor and similar electronic devices
US4556362A (en) 1983-12-21 1985-12-03 At&T Technologies, Inc. Methods of and apparatus for handling semiconductor devices
US4667944A (en) 1985-08-29 1987-05-26 Vichem Corporation Means for handling semiconductor die and the like
JPS6438209A (en) * 1987-08-04 1989-02-08 Nec Corp Preparation of semiconductor device
US6083811A (en) * 1996-02-07 2000-07-04 Northrop Grumman Corporation Method for producing thin dice from fragile materials
JP3410371B2 (ja) 1998-08-18 2003-05-26 リンテック株式会社 ウエハ裏面研削時の表面保護シートおよびその利用方法
JP2994356B1 (ja) 1998-09-11 1999-12-27 山形日本電気株式会社 ウエハ表面保護テープ剥離装置
JP2000195878A (ja) * 1998-12-24 2000-07-14 Toshiba Corp ウェーハ搬送・固定治具及び半導体装置の製造方法
JP3504543B2 (ja) 1999-03-03 2004-03-08 株式会社日立製作所 半導体素子の分離方法およびその装置並びに半導体素子の搭載方法
EP1041624A1 (en) * 1999-04-02 2000-10-04 Interuniversitair Microelektronica Centrum Vzw Method of transferring ultra-thin substrates and application of the method to the manufacture of a multilayer thin film device
TW399743U (en) 1999-09-15 2000-07-21 Ind Tech Res Inst Wafer back protection device
JP4409014B2 (ja) * 1999-11-30 2010-02-03 リンテック株式会社 半導体装置の製造方法
US6209532B1 (en) 2000-02-09 2001-04-03 Texas Instruments Incorporated Soft handling process tooling for low and medium volume known good die product
JP2002100588A (ja) * 2000-09-22 2002-04-05 Shinkawa Ltd 半導体装置の製造方法
TW522531B (en) * 2000-10-20 2003-03-01 Matsushita Electric Ind Co Ltd Semiconductor device, method of manufacturing the device and mehtod of mounting the device
JP3539934B2 (ja) * 2001-02-14 2004-07-07 株式会社東京精密 ウェーハ分割方法およびウェーハ分割装置
JP4330821B2 (ja) 2001-07-04 2009-09-16 株式会社東芝 半導体装置の製造方法
JP4266106B2 (ja) 2001-09-27 2009-05-20 株式会社東芝 粘着性テープの剥離装置、粘着性テープの剥離方法、半導体チップのピックアップ装置、半導体チップのピックアップ方法及び半導体装置の製造方法
SG116533A1 (en) * 2003-03-26 2005-11-28 Toshiba Kk Semiconductor manufacturing apparatus and method of manufacturing semiconductor device.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100786740B1 (ko) * 2005-06-17 2007-12-18 세이코 엡슨 가부시키가이샤 반도체 장치의 제조 방법, 반도체 장치, 회로 기판 및 전자기기
KR20210036490A (ko) * 2019-09-26 2021-04-05 한국광기술원 웨이퍼 렌즈 어레이를 절단하기 위한 다이싱 블레이드 및 이를 이용한 웨이퍼 렌즈 어레이 다이싱 장치 및 방법

Also Published As

Publication number Publication date
CN1536646A (zh) 2004-10-13
JP2004311576A (ja) 2004-11-04
US7060532B2 (en) 2006-06-13
TW200426954A (en) 2004-12-01
KR100609806B1 (ko) 2006-08-08
EP1465247A1 (en) 2004-10-06
US20050003636A1 (en) 2005-01-06
CN1331210C (zh) 2007-08-08
MY141785A (en) 2010-06-30
SG114663A1 (en) 2005-09-28
TWI292596B (en) 2008-01-11

Similar Documents

Publication Publication Date Title
KR100609806B1 (ko) 반도체 장치의 제조 방법
KR100609790B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
KR100506109B1 (ko) 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치,접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치,반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및반도체 장치의 제조 장치
KR100944285B1 (ko) 반도체장치의 제조방법
KR101043836B1 (ko) 반도체 장치의 제조 방법
JP4151164B2 (ja) 半導体装置の製造方法
US8394677B2 (en) Method of fabricating semiconductor device
TW200805569A (en) Process for manufacturing semiconductor device
KR100452661B1 (ko) 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법
WO2012106191A2 (en) Pre- cut wafer applied underfill film
JP2009260212A (ja) 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法
KR100817049B1 (ko) 패키징을 위한 웨이퍼 칩의 제조 방법
JP4599075B2 (ja) 半導体製造装置及び半導体装置の製造方法
JP4636096B2 (ja) 半導体装置およびその製造方法
WO2004012247A1 (ja) 半導体装置の製造方法
JP2005243718A (ja) 半導体装置及び半導体装置の製造方法
KR20020076836A (ko) 백그라인딩된 웨이퍼의 마운팅 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090615

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee