CN102903642B - 一种将芯片底部和周边包封的芯片级封装方法 - Google Patents

一种将芯片底部和周边包封的芯片级封装方法 Download PDF

Info

Publication number
CN102903642B
CN102903642B CN201110221870.8A CN201110221870A CN102903642B CN 102903642 B CN102903642 B CN 102903642B CN 201110221870 A CN201110221870 A CN 201110221870A CN 102903642 B CN102903642 B CN 102903642B
Authority
CN
China
Prior art keywords
chip
silicon
silicon chip
chips
periphery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110221870.8A
Other languages
English (en)
Other versions
CN102903642A (zh
Inventor
黄平
吴瑞生
段磊
陈益
龚玉平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Wanguo Semiconductor Technology Co ltd
Alpha and Omega Semiconductor Ltd
Original Assignee
NATIONS SEMICONDUCTOR (CAYMAN) Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NATIONS SEMICONDUCTOR (CAYMAN) Ltd filed Critical NATIONS SEMICONDUCTOR (CAYMAN) Ltd
Priority to CN201110221870.8A priority Critical patent/CN102903642B/zh
Publication of CN102903642A publication Critical patent/CN102903642A/zh
Application granted granted Critical
Publication of CN102903642B publication Critical patent/CN102903642B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Packaging Frangible Articles (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明涉及一种将芯片底部和周边包封的芯片级封装方法，将硅片背面减薄后粘在划片膜上；而在朝上的硅片正面划片，使若干芯片通过底面的划片膜连接；将带划片膜的硅片倒装并粘接在一个双面胶带顶面后，将划片膜去除；双面胶带的底面粘接固定在一个支撑衬板上；使塑封料从硅片背面填满相邻芯片之间的间隔位置，并且覆盖了所有芯片背面形成塑封体；在硅片剥离后，在对应每个芯片顶部电极的位置进行植球并回流处理；最后通过划片，将相邻芯片之间联结为一体的塑封体分开，使每个独立芯片的底部和周边都留有一定的所述塑封体保护。

Description

一种将芯片底部和周边包封的芯片级封装方法
技术领域
本发明涉及一种芯片级的封装方法(WLP)，特别涉及一种将芯片底部和周边包封的芯片级封装方法。
背景技术
如图1所示，是现有一种半导体芯片200的结构示意图，仅仅在所述芯片200的周边设置有塑封体300。具体在一个硅片100上对应制作了若干芯片200顶面的金属布线210、钝化层220，并在其顶部电极上分别植设了锡球230之后，进行所述芯片200封装；所述封装方法，如图2所示：步骤A1，使所述硅片100的底面贴在划片膜400上，而使所述若干芯片200顶部的金属布线210、钝化层220及锡球230朝上；步骤A2，对硅片100划片，即对应在划片膜400连接的各个芯片200之间形成划片道110；步骤A3，在所述若干划片道110内注入塑封树脂等塑封料，以形成所述塑封体300；步骤A4，在所述划片道110的位置划片，将相邻芯片200之间原本为一体的塑封体300分开，形成各个独立的芯片200；去除所述划片膜400后，即形成了如图1所示的芯片200封装。可见，在每个芯片200的底面，没有用塑封体300包封，缺乏保护。
如图3所示，是现有另一种半导体芯片200的塑封结构示意图，该芯片200的底部和周边都有塑封体300包封。该芯片200的封装方法，如图4所示：步骤B1、B2，首先对硅片100切割形成分离的独立芯片200，再将每个芯片200正面朝下，分别固定在划片膜400上，使每个芯片200的位置与其他芯片200之间留有一定的间隔，该间隔比芯片200位于硅片100上的相互间隔要大；步骤B3，进行注塑，使塑封料填充在相邻芯片200的间隔位置并完全覆盖在所述硅片100向上的背面，形成所述塑封体300；步骤B4、B5，除去划片膜400后，将硅片100上由所述塑封体300连接为整体的若干芯片200翻转，使硅片100正面朝上；步骤B6、B7，依次在硅片100正面进行扇出型的金属布线再分布(Fan-Out RDL)处理和钝化处理；步骤B8、B9，在硅片100正面对应位置植设锡球230，形成芯片200的顶部电极；对芯片200进行测试后，从硅片100正面划片，分离出如图3所示的若干独立的芯片200。该芯片200的底部和周边都有塑封体300保护，但是其制作工艺十分复杂。
发明内容
本发明的目的是提供一种芯片级封装方法，得到在芯片底部和周边都通过塑封体包封保护的芯片封装结构。
为了达到上述目的，本发明的技术方案是提供一种将芯片底部和周边包封的芯片级封装方法，其在每个芯片的底部和周边都形成了保护用的塑封体；该封装方法包含以下步骤：
步骤1、硅片准备；在一片硅片正面对应制作了若干个芯片的表面图案，并使硅片的该正面朝上；
步骤2、在硅片背面进行背面减薄处理；
步骤3、将硅片的背面固定粘接在划片膜上；
步骤4、从硅片正面划片切割，对应将各个芯片分离；该些芯片通过底面的划片膜连接，并保持相互间位于硅片上的相对位置和间隔；
步骤5、将带划片膜的硅片倒装，使切割后的整个硅片正面向下固定粘接在一个双面胶带的顶面上，之后将所述划片膜去除；所述双面胶带的底面粘接固定在一个支撑衬板上或其它固定装置上；
步骤6、对硅片进行塑封，使塑封料从硅片背面填满相邻芯片之间的间隔位置，并且覆盖了所有芯片背面形成塑封体；
步骤7、将硅片翻转，并从相粘接的所述支撑衬板与双面胶带上，将该硅片剥离下来；
步骤8、在朝上的硅片正面，对应每个芯片顶部电极的位置进行植球；
步骤9、通过回流处理，形成了对应该些顶部电极的若干锡球；
步骤10、通过划片形成各个独立的芯片：将相邻芯片之间联结为一体的塑封体分开，使每个芯片的底部和周边都留有一定的所述塑封体保护。
所述芯片是MOSFET芯片时，步骤1中，该芯片的硅片衬底正面，包含有二氧化硅起始层，铝制的金属布线层，以及钝化层；所述芯片的该正面朝上。
步骤2中，所述硅片背面减薄之后，再通过背面腐蚀、背面金属化工艺，在硅片背面形成了一定厚度的金属层。
所述芯片是功率器件芯片时，步骤1中，还包含在硅片正面进行的金属布线再分布处理；该芯片的硅片衬底正面，包含有二氧化硅起始层，铝制的金属布线再分布层，以及钝化层；所述芯片的该正面朝上。
在一个实施例中，所述双面胶带具备一定的延展性能，步骤5中切割后的整个硅片倒装并固定粘接在双面胶带的顶面上后，还进行拉伸该胶带的一个步骤，以使芯片相互间的间隔增大，方便后续塑封料注入该芯片的间隔；拉伸后的双面胶带，其底面粘接固定在支撑衬板上或其它固定装置上，以保持拉伸后芯片相互间的间隔。
步骤3中，所述划片膜是紫外光胶带；
步骤5中，所述双面胶带是热剥离胶带或紫外光胶带。
步骤5中，与双面胶带底面粘接的所述支撑衬板是玻璃基板或其他硅片。
与现有技术相比，本发明所述芯片级封装方法，以简单可行的制作工艺，得到了在芯片底部和周边都通过塑封体包封保护的芯片封装结构。
附图说明
图1是现有一种在周边设置塑封体的半导体芯片结构的示意图；
图2是图1所示芯片的制作流程示意图；
图3是现有另一种在底部及周边都设置塑封体的半导体芯片结构的示意图；
图4是图3所示芯片的制作流程示意图；
图5到图14所示是本发明所述芯片底部和周边包封的芯片级封装方法在实施例1中的流程示意图；
图15到图24所示是本发明所述芯片底部和周边包封的芯片级封装方法在实施例2中的流程示意图。
具体实施方式
以下结合附图说明本发明的若干实施方式。
实施例1
本实施例中所述芯片级封装方法，尤其适用于MOSFET(金属氧化物半导体场效应管)或其他类似半导体器件的芯片封装，使每个芯片20的底部和周边都能够通过塑封体30包封进行保护(图14)。
参见图5到图14所示，所述封装方法包含以下步骤：
步骤1、如图5所示，完成硅片10的正面工艺；在一硅片10的正面对应制作了若干个芯片20的表面图案，并使硅片10的该面朝上；即，使每个芯片20的硅片10衬底上，包含有二氧化硅起始层11，铝制的金属布线层21，以及钝化层22的表面朝上。
步骤2、如图6所示，在硅片10背面进行背面减薄处理，再通过背面腐蚀、背面金属化工艺，在硅片10背面形成一定厚度的金属层24。
步骤3、如图7所示，从下方贴设了紫外光胶带作为划片膜40，使该硅片10通过背面的所述金属层24固定在该划片膜40上。
步骤4、如图8所示，从上方对硅片10正面划片切割，对应将各个芯片20分离；该些芯片20通过底面的划片膜40连接，并保持相互间位于硅片10上的相对位置和间隔。
步骤5、如图9所示，将带划片膜40的切割后的整个硅片10倒装，并固定粘接在一个胶带50的顶面上，之后将所述划片膜40去除；所述胶带50环绕在所述芯片20正面的金属布线层21、钝化层22的表面和周边设置，并与所述起始层11的正面相接触。
在一实施例中，所述胶带50是底面粘接固定在一个支撑衬板60上的一个双面胶带，该支撑衬板60可以是玻璃基板或其他硅片。该双面胶带50可以是热剥离胶带或紫外光胶带。切割形成分离的独立芯片固定粘接在所述双面胶带50的顶面上，并保持相互间位于硅片10上的相对位置和间隔。
在另一实施例中，所述胶带50具备较好的延展性能，步骤5中切割后的整个硅片10倒装并固定粘接在胶带50的顶面上后，还进行拉伸胶带50的一个步骤，以便增大芯片20相互间的间隔，使后继步骤中的塑封料容易注入芯片20的间隔。拉伸后的胶带可粘接固定在支撑衬板60上或其它固定装置上以保持拉伸后芯片20相互间的间隔。
步骤6、如图10所示，对硅片10进行塑封：从上方注的塑封料，覆盖在所述双面胶带50的顶面足够厚度，使得该塑封料从硅片10背面填满相邻芯片20之间的间隔位置，并且覆盖了所有芯片20背面的金属层24。由此，得到包封每个芯片20的背面(即成品底部)及周边的所述塑封体30。
步骤7、如图11所示，将硅片10翻转，并从相粘接的所述支撑衬板60与双面胶带50上，将该硅片10剥离下来。此时，由芯片20底部及相邻芯片20间隔位置的所述塑封体30，将该些芯片20联结成一体。
步骤8、如图12所示，在朝上的硅片10正面，在所述金属布线层21上对应每个芯片20顶部电极的位置进行植球。
步骤9、如图13所示，通过回流处理，形成了对应该些顶部电极的若干锡球23。
步骤10、如图14所示，通过划片形成各个独立的芯片20：将相邻芯片20之间原本为一体的塑封体30分开，使每个芯片20的周边都留有一定的所述塑封体30保护。
至此，完成对芯片20的封装，每个芯片20的底部和周边都有塑封体30进行保护。
实施例2
本实施例，尤其适用于功率器件(Power IC)的芯片封装，使每个芯片20的底部和周边都能够通过塑封体30包封进行保护(图24)。
参见图15到图24所示，所述封装方法包含以下步骤，其中在步骤1和步骤2与上述实施例中有所区别，其他步骤类似：
步骤1、如图15所示，完成硅片10的正面工艺，包含其金属布线再分布处理(RDL)；在一片硅片10上对应制作了若干个芯片20的表面图案，并使硅片10的该正面朝上；即，使每个芯片20的硅片10衬底上，包含有二氧化硅起始层11，铝制的金属布线再分布层25，以及钝化层22的表面朝上。
步骤2、如图16所示，在硅片10背面进行背面减薄处理。
步骤3、如图17所示，从下方贴设了紫外光胶带作为划片膜40，使该硅片10的背面固定粘接在该划片膜40上。
步骤4、如图18所示，从上方对硅片10正面划片，对应将各个芯片20分离；该些芯片20通过底面的划片膜40连接。
步骤5、如图19所示，将带划片膜40的硅片10倒装，并固定粘接在一个胶带50的顶面上，之后将所述划片膜40去除；所述胶带50环绕在所述芯片20正面的金属布线再分布层25、钝化层22的表面和周边设置，并与所述起始层11的正面相接触。
在一实施例中，所述胶带50是底面粘接固定在一个支撑衬板60上的一个双面胶带，该支撑衬板60可以是玻璃基板或其他硅片。该双面胶带50可以是热剥离胶带或紫外光胶带。切割形成分离的独立芯片固定粘接在所述双面胶带50的顶面上，并保持相互间位于硅片10上的相对位置和间隔。
在另一实施例中，所述胶带50具备较好的延展性能，步骤5中切割后的整个硅片10倒装并固定粘接在胶带50的顶面上后，还进行拉伸胶带50的一个步骤，以便增大芯片20相互间的间隔，使后继步骤中的塑封料容易注入芯片20的间隔。拉伸后的胶带可粘接固定在支撑衬板60上或其它固定装置上以保持拉伸后芯片20相互间的间隔。
步骤6、如图20所示，对硅片10进行塑封：从上方注的塑封料，覆盖在所述双面胶带50的顶面足够厚度，使得该塑封料从硅片10背面填满相邻芯片20之间的间隔位置，并且覆盖了所有芯片20背面。由此，得到包封每个芯片20的背面(即成品底部)及周边的所述塑封体30。
步骤7、如图21所示，将硅片10翻转，并从相粘接的所述支撑衬板60与双面胶带50上，将该硅片10剥离下来。此时，由芯片20底部及相邻芯片20间隔位置的所述塑封体30，将该些芯片20联结成一体。
步骤8、如图22所示，在朝上的硅片10正面，在所述金属布线再分布层25上对应每个芯片20顶部电极的位置进行植球。
步骤9、如图23所示，通过回流处理，形成了对应该些顶部电极的若干锡球23。
步骤10、如图24所示，通过划片形成各个独立的芯片20：将相邻芯片20之间原本为一体的塑封体30分开，使每个芯片20的周边都留有一定的所述塑封体30保护。
至此，完成对芯片20的封装，每个芯片20的底部和周边都有塑封体30进行保护。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (7)

1.一种将芯片底部和周边包封的芯片级封装方法，其特征在于，在每个芯片(20)的底部和周边都形成了保护用的塑封体(30)；该封装方法包含以下步骤：
步骤1、硅片(10)准备；在一片硅片(10)正面对应制作了若干个芯片(20)的表面图案，并使硅片(10)的该正面朝上；
步骤2、在硅片(10)背面进行背面减薄处理；
步骤3、将硅片(10)的背面固定粘接在划片膜(40)上；
步骤4、从硅片(10)正面划片切割，对应将各个芯片(20)分离；该些芯片(20)通过底面的划片膜(40)连接，并保持相互间位于硅片(10)上的相对位置和间隔；
步骤5、将带划片膜(40)的硅片(10)倒装，使切割后的整个硅片(10)正面向下固定粘接在一个双面胶带(50)的顶面上，之后将所述划片膜(40)去除；所述双面胶带(50)的底面粘接固定在一个支撑衬板(60)上或其它固定装置上；
步骤6、对硅片(10)进行塑封，使塑封料从硅片(10)背面填满相邻芯片(20)之间的间隔位置，并且覆盖了所有芯片(20)背面形成塑封体(30)；
步骤7、将硅片(10)翻转，并从相粘接的所述支撑衬板(60)与双面胶带(50)上，将该硅片(10)剥离下来；
步骤8、在朝上的硅片(10)正面，对应每个芯片(20)顶部电极的位置进行植球；
步骤9、通过回流处理，形成了对应该些顶部电极的若干锡球(23)；
步骤10、通过划片形成各个独立的芯片(20)：将相邻芯片(20)之间联结为一体的塑封体(30)分开，使每个芯片(20)的底部和周边都留有一定的所述塑封体(30)保护。
2.权利要求1所述将芯片底部和周边包封的芯片级封装方法，其特征在于，
所述芯片(20)是MOSFET芯片，步骤1中，该芯片(20)的硅片 (10)衬底正面，包含有二氧化硅起始层(11)，铝制的金属布线层(21)，以及钝化层(22)；所述芯片(20)的该正面朝上。
3.权利要求2所述将芯片底部和周边包封的芯片级封装方法，其特征在于，
步骤2中，所述硅片(10)背面减薄之后，再通过背面腐蚀、背面金属化工艺，在硅片(10)背面形成了一定厚度的金属层(24)。
4.权利要求1所述将芯片底部和周边包封的芯片级封装方法，其特征在于，
所述芯片(20)是功率器件芯片，步骤1中，还包含在硅片(10)正面进行的金属布线再分布处理；该芯片(20)的硅片(10)衬底正面，包含有二氧化硅起始层(11)，铝制的金属布线再分布层(25)，以及钝化层(22)；所述芯片(20)的该正面朝上。
5.权利要求3或4所述将芯片底部和周边包封的芯片级封装方法，其特征在于，
所述双面胶带(50)具备一定的延展性能，步骤5中切割后的整个硅片(10)倒装并固定粘接在双面胶带(50)的顶面上后，还进行拉伸该双面胶带(50)的一个步骤，以使芯片(20)相互间的间隔增大，方便后续塑封料注入该芯片(20)的间隔；
拉伸后的双面胶带(50)的底面，粘接固定在支撑衬板(60)上或其它固定装置上以保持拉伸后芯片(20)相互间的间隔。
6.权利要求5所述将芯片底部和周边包封的芯片级封装方法，其特征在于，
步骤3中，所述划片膜(40)是紫外光胶带；
步骤5中，所述双面胶带(50)是热剥离胶带或紫外光胶带。
7.权利要求5所述将芯片底部和周边包封的芯片级封装方法，其特征在于，
步骤5中，与双面胶带(50)底面粘接的所述支撑衬板(60)是玻璃基板或其他硅片。
CN201110221870.8A 2011-07-29 2011-07-29 一种将芯片底部和周边包封的芯片级封装方法 Active CN102903642B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110221870.8A CN102903642B (zh) 2011-07-29 2011-07-29 一种将芯片底部和周边包封的芯片级封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110221870.8A CN102903642B (zh) 2011-07-29 2011-07-29 一种将芯片底部和周边包封的芯片级封装方法

Publications (2)

Publication Number Publication Date
CN102903642A CN102903642A (zh) 2013-01-30
CN102903642B true CN102903642B (zh) 2015-04-15

Family

ID=47575825

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110221870.8A Active CN102903642B (zh) 2011-07-29 2011-07-29 一种将芯片底部和周边包封的芯片级封装方法

Country Status (1)

Country Link
CN (1) CN102903642B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10181423B2 (en) 2012-10-02 2019-01-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier in semiconductor packaging

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496195B2 (en) 2012-10-02 2016-11-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of depositing encapsulant along sides and surface edge of semiconductor die in embedded WLCSP
US9721862B2 (en) * 2013-01-03 2017-08-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier to form embedded wafer level chip scale packages
US9704824B2 (en) 2013-01-03 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming embedded wafer level chip scale packages
CN103413785B (zh) * 2013-08-02 2015-08-26 南通富士通微电子股份有限公司 芯片切割方法及芯片封装方法
CN104681525B (zh) * 2013-11-27 2017-09-08 万国半导体股份有限公司 一种多芯片叠层的封装结构及其封装方法
CN104347542A (zh) * 2014-09-26 2015-02-11 上海朕芯微电子科技有限公司 五面包封的csp结构及制造工艺
CN104617050B (zh) * 2014-12-11 2017-08-11 通富微电子股份有限公司 晶圆级封装方法
CN106783642A (zh) * 2016-12-29 2017-05-31 华进半导体封装先导技术研发中心有限公司 一种芯片及其封装方法
CN107342256A (zh) * 2017-06-26 2017-11-10 矽力杰半导体技术(杭州)有限公司 半导体工艺及半导体结构
CN110098160A (zh) * 2019-02-26 2019-08-06 上海朕芯微电子科技有限公司 一种晶圆级封装芯片及其制备方法
CN110676183A (zh) * 2019-10-10 2020-01-10 广东佛智芯微电子技术研究有限公司 降低芯片塑性变形的扇出型封装方法
CN113035720A (zh) * 2021-03-01 2021-06-25 紫光宏茂微电子(上海)有限公司 芯片上片方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4722130A (en) * 1984-11-07 1988-02-02 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3831287B2 (ja) * 2002-04-08 2006-10-11 株式会社日立製作所 半導体装置の製造方法
JP2004311576A (ja) * 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4722130A (en) * 1984-11-07 1988-02-02 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10181423B2 (en) 2012-10-02 2019-01-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier in semiconductor packaging

Also Published As

Publication number Publication date
CN102903642A (zh) 2013-01-30

Similar Documents

Publication Publication Date Title
CN102903642B (zh) 一种将芯片底部和周边包封的芯片级封装方法
TWI414061B (zh) 具有封裝結構之晶圓級影像感測器模組製造方法
CN105304509B (zh) 半导体封装和封装半导体装置的方法
CN107017238B (zh) 电子装置
CN107275294B (zh) 薄型芯片堆叠封装构造及其制造方法
US8486803B2 (en) Wafer level packaging method of encapsulating the bottom and side of a semiconductor chip
CN108172551A (zh) 芯片封装方法及封装结构
CN107533985A (zh) 包括第一级裸片、背对背堆叠的第二级裸片和第三级裸片以及对应的第一再分配层、第二再分配层和第三再分配层的竖直堆叠***级封装及其制造方法
CN103000538A (zh) 半导体封装结构的制造方法
TW200917431A (en) Stacked-type chip package structure and method of fabricating the same
KR20150059963A (ko) 반도체 패키지의 제조방법
CN107393885A (zh) 扇出型封装结构及其制备方法
CN106024649A (zh) 一种超薄环境光与接近传感器的晶圆级封装及其封装方法
CN103681458A (zh) 一种制作嵌入式超薄芯片的三维柔性堆叠封装结构的方法
CN101477956A (zh) 小片重新配置的封装结构及封装方法
TW201203404A (en) Chip-sized package and fabrication method thereof
CN107123604A (zh) 一种双面成型的封装方法
CN108780772B (zh) 硅通孔芯片的二次封装方法及其二次封装体
CN107845600B (zh) 一种键合式晶圆级封装结构及其工艺流程
CN102332408B (zh) 芯片尺寸封装件及其制法
TWI441267B (zh) 一種將晶片底部和周邊包封的晶片級封裝方法
US9076802B1 (en) Dual-sided film-assist molding process
CN203967091U (zh) 晶圆级封装结构
CN105977249A (zh) 实现超薄环境光与接近传感器的晶圆级封装的改进方法及其封装
CN101295655A (zh) 平板/晶圆结构封装设备与其方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170622

Address after: Chongqing city Beibei district and high tech Industrial Park the road No. 5 of 407

Patentee after: Chongqing Wanguo Semiconductor Technology Co.,Ltd.

Address before: Bermuda Hamilton Church 2 Cola Lunden House Street

Patentee before: ALPHA & OMEGA SEMICONDUCTOR, Ltd.

Effective date of registration: 20170622

Address after: Bermuda Hamilton Church 2 Cola Lunden House Street

Patentee after: ALPHA & OMEGA SEMICONDUCTOR, Ltd.

Address before: The British West Indies Dakaiman Cayman Island KY1-1107 P.O. Box 709 No. 122 Marie street, and the wind floor

Patentee before: Alpha and Omega Semiconductor (Cayman) Ltd.

PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Chip scale packaging method capable of encapsulating bottom and periphery of chip

Effective date of registration: 20191210

Granted publication date: 20150415

Pledgee: Chongqing Branch of China Development Bank

Pledgor: Chongqing Wanguo Semiconductor Technology Co.,Ltd.

Registration number: Y2019500000007

PC01 Cancellation of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Granted publication date: 20150415

Pledgee: Chongqing Branch of China Development Bank

Pledgor: Chongqing Wanguo Semiconductor Technology Co.,Ltd.

Registration number: Y2019500000007