JP2005223244A - チップの飛び出し位置検出方法 - Google Patents
チップの飛び出し位置検出方法 Download PDFInfo
- Publication number
- JP2005223244A JP2005223244A JP2004031868A JP2004031868A JP2005223244A JP 2005223244 A JP2005223244 A JP 2005223244A JP 2004031868 A JP2004031868 A JP 2004031868A JP 2004031868 A JP2004031868 A JP 2004031868A JP 2005223244 A JP2005223244 A JP 2005223244A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- chip
- peeling
- detecting
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Dicing (AREA)
Abstract
【課題】 ダイシング用テープからのチップの剥れを事前に検出して、チップ、プローブカード針等の破損を防止するチップの飛び出し位置検出方法を提供する。
【解決手段】 ステージ2の側方に配置され、X軸又はY軸方向に整列された横列又は縦列単位内での半導体チップ10の剥れを検出する第1の検出手段9Aと、ステージ2の上方に配置され、第1の検出手段により検出された剥れ半導体チップを含む単位横列又は単位縦列内での剥れ半導体チップの位置を検出する第2の検出手段9Bとを備えていて、ステージをX軸方向及びY軸方向に移動しながら、第1及び第2の検出手段によってX軸及びY軸方向に整列配置された多数の半導体チップ中の剥れ半導体チップのX−Y座標軸上での位置を特定する。
【選択図】 図2
【解決手段】 ステージ2の側方に配置され、X軸又はY軸方向に整列された横列又は縦列単位内での半導体チップ10の剥れを検出する第1の検出手段9Aと、ステージ2の上方に配置され、第1の検出手段により検出された剥れ半導体チップを含む単位横列又は単位縦列内での剥れ半導体チップの位置を検出する第2の検出手段9Bとを備えていて、ステージをX軸方向及びY軸方向に移動しながら、第1及び第2の検出手段によってX軸及びY軸方向に整列配置された多数の半導体チップ中の剥れ半導体チップのX−Y座標軸上での位置を特定する。
【選択図】 図2
Description
本発明は、ダイシング用テープに固定された多数の半導体チップの電気的な特性検査を行うに際しての、ダイシング用テープからの半導体チップの剥れの位置を検出するチップの飛び出し位置検出方法に関する。
ウェハの表面には同一の電気素子回路が形成された多数の半導体デバイスが形成されており、この電気素子回路を個々の半導体デバイス(半導体チップ)として切断する前に、各電気素子回路の電気的特性を検査するために、プローバによってその良・不良を判定している。このプローバは、一般にウェハの各半導体デバイスに対応する触針を有し、テスタに接続されるプローブカードと、ウェハの各半導体デバイスとを順次対応させて、半導体デバイスの電極パッドに触針を接触させるようにして、電気的な測定を行うように構成されている。
近年、電子機器、例えば、携帯電話、デジタルカメラ、携帯情報端末等の小型・軽量・薄型化を実現するために、半導体集積回路に対する実装技術は、チップ・サイズ・パッケージ(CSP)又はウェハレベル・チップ・サイズ・パッケージ(WCSP)の段階に入っている。このような、CSPは、半導体チップを積層して使用するものである。
このためウェハにおいても、100μm以下に薄化したウェハが要求されており、このように薄肉化したウェハでは、プローバによる電気的特性検査後のダイシング工程で個々の半導体チップに切断する過程において、不良がでる可能性が高くなる。また、出来るだけ半導体チップとしての製品の最終段階で電気的特性検査を行うことによって、実装製品の不良化率を少なくしたいという要望がある。
このためウェハにおいても、100μm以下に薄化したウェハが要求されており、このように薄肉化したウェハでは、プローバによる電気的特性検査後のダイシング工程で個々の半導体チップに切断する過程において、不良がでる可能性が高くなる。また、出来るだけ半導体チップとしての製品の最終段階で電気的特性検査を行うことによって、実装製品の不良化率を少なくしたいという要望がある。
そこで、従来より半導体チップの状態で電気的特性検査を行うことが、フレーム搬送プローバによって行われている。その場合、ダイシング工程での切断によって半導体チップが個々にばらばらになるのを防止するため、多数の半導体デバイスが形成されたウェハの電子素子回路が形成されていない面にダイシング用テープを貼付してから、ウェハをダイシングするようにしている。このダイシング用テープもウェハの形状と同様の円形状をしており、ウェハをダイシングした後に、ダイシング用テープを拡径するように引き延ばして、リング状の金属製フレームによってその引き延ばした状態で保持される。即ち、ダイシングされた個々の半導体チップの間隔(切れ目)が多少拡げられた状態でダイシング用テープ上に貼り付けられたまま保持される。このような状態でフレームによって搬送され、フレーム搬送プローバのステージ上に保持された状態で個々の半導体チップの電気的特性検査が行われている。
しかしながら、上述した従来の方法では、時として半導体チップがダイシング用テープから剥れかかっている場合がある。この状態で電気的特性検査の測定を開始すると、剥れかかっている半導体チップがフレーム搬送プローバのプローブカード針に接触して、針やチップを破損したり、半導体チップを位置決めするためのアライメント実行時にアライメントカメラにぶつかり、アライメントカメラやチップを破損するといった問題が生じていた。
本発明は、上記問題に鑑みてなされたものであり、その目的は、半導体チップのダイシング用テープからの剥れ及び飛び出しを事前に検出すると供にその位置を特定することによって、半導体チップ、プローブカード針及びアライメントカメラ等の破損を防止することができるチップの飛び出し位置検出方法を提供することである。
本発明は、前記課題を解決するための手段として、特許請求の範囲の各請求項に記載のチップの飛び出し位置検出方法を提供する。
請求項1に記載のチップの飛び出し位置検出方法は、フレーム搬送プローバの側方に配置され、X軸又はY軸方向に整列された横列又は縦列単位内での半導体チップの飛び出し又は剥れを検出する第1の検出手段と、フレーム搬送プローバの上方に配置され、第1の検出手段により半導体チップの飛び出し又は剥れが検出された異常な半導体チップを含む単位横列又は単位縦列内での異常な半導体チップの位置を検出する第2の検出手段とを備えていて、フレーム搬送プローバのステージをX軸方向及びY軸方向に移動しながら、第1及び第2の検出手段によって、X軸及びY軸方向に整列配置された多数の半導体チップにおける異常な半導体チップのX−Y座標軸上での位置を特定するようにしたものである。これにより、半導体チップのダイシング用テープからの剥れ及び飛び出しを事前に検出し、その位置を知ることができ、これらの異常な半導体チップを事前に取り除くことで、これらチップとの接触によるプローブカード針、アライメントカメラ及び半導体チップ等の破損を防止することができる。
請求項1に記載のチップの飛び出し位置検出方法は、フレーム搬送プローバの側方に配置され、X軸又はY軸方向に整列された横列又は縦列単位内での半導体チップの飛び出し又は剥れを検出する第1の検出手段と、フレーム搬送プローバの上方に配置され、第1の検出手段により半導体チップの飛び出し又は剥れが検出された異常な半導体チップを含む単位横列又は単位縦列内での異常な半導体チップの位置を検出する第2の検出手段とを備えていて、フレーム搬送プローバのステージをX軸方向及びY軸方向に移動しながら、第1及び第2の検出手段によって、X軸及びY軸方向に整列配置された多数の半導体チップにおける異常な半導体チップのX−Y座標軸上での位置を特定するようにしたものである。これにより、半導体チップのダイシング用テープからの剥れ及び飛び出しを事前に検出し、その位置を知ることができ、これらの異常な半導体チップを事前に取り除くことで、これらチップとの接触によるプローブカード針、アライメントカメラ及び半導体チップ等の破損を防止することができる。
請求項2のチップの飛び出し位置検出方法は、第1及び第2の検出手段が、レーザ光を利用したものであることを特定したものである。
請求項3に記載の不良電極パッドの検出方法は、請求項1又は2に記載のチップの飛び出し位置検出方法を利用して、プローバ上にセットされたウェハの各半導体デバイスにおける不良の電極パッドを検出しようとするものであり、これにより、不良の電極パッドによる触針の曲げ等の不良の発生を防止し、プローブカードの破損を防ぐことができる。
請求項3に記載の不良電極パッドの検出方法は、請求項1又は2に記載のチップの飛び出し位置検出方法を利用して、プローバ上にセットされたウェハの各半導体デバイスにおける不良の電極パッドを検出しようとするものであり、これにより、不良の電極パッドによる触針の曲げ等の不良の発生を防止し、プローブカードの破損を防ぐことができる。
以下、図面に基づいて本発明の実施の形態のフレーム搬送プローバについて説明する。通常のプローバとフレーム搬送プローバとは、先に述べたように、プローバがウェハ上に形成された半導体デバイスの電気特性検査を行うものであるのに対し、フレーム搬送プローバが、ウェハから個々にダイシングされた半導体チップの電気特性検査を行うものである点が異なるだけで、プローバとしての機構は、同様の機構を有するものである。図1は、本発明のフレーム搬送プローバの概略の全体構成を示す図である。図2は、本発明の特徴である第1と第2の検出手段よりなる剥離検出手段を説明する図である。
フレーム搬送プローバ1は、通常のプローバと同様に、ステージ2、ステージ駆動用モータ3、触針41が設けられたプローブカード4、テスタ5、アライメント光学装置6、ステージ側のCCDカメラ7及び制御部8等より構成されると共に、第1と第2の検出手段9A,9Bよりなる剥離検出手段9を有している。
ウェハからダイシングされた個々の半導体チップ10は、ダイシング用テープ11上に貼着された状態でリング状のフレーム12によって保持され、この状態で搬送される。この状態の半導体チップ10を形成するのは、先に述べたように、電気素子回路の形成されていないウェハの裏面にダイシング用テープ11を貼着し、ウェハをダイシングする。このダイシングによって個々の半導体チップ10に切断されたままダイシング用テープ11に貼り付けられた状態となる。次いで、ダイシング用テープ11を径方向に等しく引き延ばして、この引き延ばした状態のままリング状のフレーム12によって保持される。こうして、この状態で半導体チップ10がフレーム12で搬送される。
ウェハからダイシングされた個々の半導体チップ10は、ダイシング用テープ11上に貼着された状態でリング状のフレーム12によって保持され、この状態で搬送される。この状態の半導体チップ10を形成するのは、先に述べたように、電気素子回路の形成されていないウェハの裏面にダイシング用テープ11を貼着し、ウェハをダイシングする。このダイシングによって個々の半導体チップ10に切断されたままダイシング用テープ11に貼り付けられた状態となる。次いで、ダイシング用テープ11を径方向に等しく引き延ばして、この引き延ばした状態のままリング状のフレーム12によって保持される。こうして、この状態で半導体チップ10がフレーム12で搬送される。
半導体チップ10は、フレーム12ごとステージ2の上部のチャック部21に載置され、保持される。ステージ2は制御部8によって制御されるステージ駆動用モータ3によって、X,Y,Z方向及びZ軸を中心とするθ回転方向に移動可能に構成され、ステージ2のチャック部21に保持された半導体チップ10を3次元的に移動することができる。
半導体チップ10の表面には、多数の電極パッド(図示せず)が形成されており、プローブカード4には、半導体チップ10の電極パッドに対応する触針41が設けられている。従ってテスタ5に接続されているプローブカード4の触針41を半導体チップ10の電極パッドに接触させることにより、半導体チップ10の電気的特性を検査することができる。なお、複数の半導体チップ10を一度に検査する場合は、プローブカード4にはそれらの電極パッドの数に対応した数の触針41が設けられる。
なお、本発明のフレーム搬送プローバ1においても、通常のプローバと同様にプローブカード4の触針41と半導体チップ10の電極パッドとの位置合わせを行う、アライメントカメラをしたアライメント光学装置6を備えている。即ち、ステージ2には、触針41を下方から撮像して針の先端位置を検出するCCDカメラ7が取り付けられており、ステージ2を移動してCCDカメラ7を動かし、その焦点を合わせながら触針41の先端の位置を測定し、その結果を制御部8に入力するようにしている。またアライメント光学装置6は、半導体チップ10のパターンを認識して制御部8に入力している。このようにして、制御部8ではアライメント光学装置6で得られた情報とステージ2のCCDカメラ7で得られた触針41の先端の位置情報とに基づき、公知の画像処理技術を用いて、触針41の先端と半導体チップ10の電極パッドとの位置合わせを自動で行うことができる。
更に本発明のフレーム搬送プローバ1には、本発明の特徴であるダイシング用テープ11からの半導体チップ10の剥れ又は飛び出しを検出する、第1の検出手段9Aと第2の検出手段9Bよりなる剥離検出手段9が設けられている。剥離検出手段9の第1の検出手段9Aは、レーザ光Lを発光する発光部91と、この発光部91からレーザ光Lを受光する受光部92と、この受光部92で受光されたレーザ光Lを受光量の増減によって半導体チップ10の剥れ又は飛び出しを判定する判定部93及びアンプ部94とから構成されている。発光部91で発光されたレーザ光Lは、レンズ95によって平行光線に変えられ、半導体チップ10上を受光部92に向って進む。半導体チップ10aがダイシング用テープ11から剥れて一部が浮いた状態にあるとき、一部のレーザ光Lはこの半導体チップ10aにより遮られ、受光部92に達しない。このように、レーザ光Lを半導体チップ10の上方で発光させ、例えば、ステージ2をZ軸方向に移動させることにより、徐々に半導体チップ10の上面に近づけて行き、受光部92での受光量の増減でX軸又はY軸に平行な横列又は縦列内での半導体チップ10aのダイシング用テープ11からの剥れ又は飛び出しを検出することができる。
この場合、図3に示すように第1の検出手段9Aである発光部91と受光部92とをX軸方向に配置しているときは、ステージ2をY軸方向に走行することによって、X軸に平行な全ての横列内での半導体チップ10の剥れ又は飛び出しの存否を検出することができる。なお、第1の検出手段9Aである発光部91と受光部92とをY軸方向に配置しているときは、ステージ2をX軸方向に走行することによって、Y軸に平行な全ての縦列内での半導体チップ10の剥れ又は飛び出しの存否を検出することができる。しかしながら、この第1の検出手段9Aのみでは、横列又は縦列内の半導体チップ10aの剥れ又は飛び出しの存在を検出することができても、横列又は縦列内のどの半導体チップ10aが剥れ又は飛び出しているかを特定することはできない。即ち、X−Y座標軸上の個々の半導体チップ10の剥れ又は飛び出しの存否を正確に検出することはできない。
そこで、本発明では剥離検出手段9として第2の検出手段9Aが設けられている。この第2の検出手段9Aは、ステージ2の上方に配置されており、レーザ光Mを発光する発光部(図示せず)と反射したレーザ光Mを受光する受光部(図示せず)を有していて、半導体チップ10の凹凸状況から剥れ又は飛び出しを判定する判定部93及びアンプ部94に接続している。第1の検出手段9Aでは、レーザ光Lの受光量の増減で半導体チップ10の剥れ又は飛び出しを判定していたが、第2の検出手段9Bでは、発光から受光までの時間の経時的変化による半導体チップ10の凹凸状況から、その剥れ又は飛び出しを判定するものである。
即ち、第1の検出手段9Aにより、例えばX軸に平行な特定の横列内に半導体チップ10aの剥れ又は飛び出しがあると判定された場合、ステージ2をY軸方向に移動して、上記の特定の横列が第2の検出手段9Bの真下になるようにする。この状態で、ステージ2をX軸方向に移動して、剥れ又は飛び出しがあった半導体チップ10aの上記特定の横列の位置を特定する。
なお、第1の検出手段9AがY軸方向に配置され、Y軸に平行な特定の縦列内に半導体チップ10aの剥れ又は飛び出しが検出された場合でも、上述したのと同様の方法で、剥れ又は飛び出しがあった半導体チップ10aの特定の縦列内での位置を特定することができる。
このようにして、剥離検出手段9である第1の検出手段9A及び第2の検出手段9Bを使用することで、剥れ又は飛び出しがあった半導体チップ10aのX−Y座標軸上での位置を特定することができる。
なお、第1の検出手段9AがY軸方向に配置され、Y軸に平行な特定の縦列内に半導体チップ10aの剥れ又は飛び出しが検出された場合でも、上述したのと同様の方法で、剥れ又は飛び出しがあった半導体チップ10aの特定の縦列内での位置を特定することができる。
このようにして、剥離検出手段9である第1の検出手段9A及び第2の検出手段9Bを使用することで、剥れ又は飛び出しがあった半導体チップ10aのX−Y座標軸上での位置を特定することができる。
このようにして、判定部93で不具合として判定され、その位置が特定された半導体チップ10aは、手動又は自動で取り除かれるか、又はこの不具合の半導体チップ10aを避けるようにして、電気的特性検査が行われる。このようにして、剥れ又は飛び出した半導体チップとプローブカード針又はアライメントカメラ等との接触を避けることができ、これらの破損を防止することができる。
また本発明では、ステージのX軸方向かY軸方向の一方の側方にしか検出手段を設置するスペースがなく、かつステージの上方に検出手段を設置するスペースがある場合において、好適である。
また本発明では、ステージのX軸方向かY軸方向の一方の側方にしか検出手段を設置するスペースがなく、かつステージの上方に検出手段を設置するスペースがある場合において、好適である。
なお、上述の実施形態では、レーザ光L,Mを使用することで半導体チップ10のダイシング用テープ11からの剥れ又は飛び出しを検出しているが、レーザ光L,Mに代えて超音波を利用するようにしてもよい。当然この場合には、レーザ光の発光部91に代えて超音波の発信部が、レーザ光の受光部に代えて超音波の受信部が使用される。
なお、上述の実施形態においては、ダイシング用テープ11からの半導体チップ10の剥れ又は飛び出しを検出しているが、同様の原理を利用してプローブ上にセットされたウェハの各半導体デバイスに形成された電極パッドにおける不良の電極パッドの検出も可能である。即ち、半導体デバイス上には、バンプパッド等の電極パッドが形成されているが、時として、電極パッドが正常の電極パッドよりも高く生成されている場合がある。このような不良の電極パッドにプローブカードの触針が接触すると、触針に異常な力がかかり、触針が曲がったり、破損したりし、プローブカードの破損の原因となる。そこで、予め不良の電極パッドの位置座標を知り、プロービングを避け、プローブカードの破損を防ぐ必要がある。本発明の第1の検出手段及び第2の検出手段を使用することにより、ウェハ上の不良の電極パッドの位置を検出することができる。
9…剥離検出手段
9A…第1の検出手段
9B…第2の検出手段
91…発光部
92…受光部
10…半導体チップ
10a…剥れた半導体チップ
11…ダイシング用テープ
12…フレーム
L,M…レーザ光
9A…第1の検出手段
9B…第2の検出手段
91…発光部
92…受光部
10…半導体チップ
10a…剥れた半導体チップ
11…ダイシング用テープ
12…フレーム
L,M…レーザ光
Claims (3)
- X軸及びY軸方向に整列配置されたダイシング済みの多数の半導体チップの電気的特性検査を行うフレーム搬送プローバ上にセットされた、ダイシングテープに貼着された半導体チップの飛び出し又は剥れを検出すると共に、この検出された異常な半導体チップのX−Y座標軸上の位置を特定することができるチップの飛び出し位置検出方法において、
フレーム搬送プローバのステージの側方に配置され、X軸又はY軸方向に整列された横列又は縦列単位内での半導体チップの飛び出し又は剥れを検出する第1の検出手段と、
フレーム搬送プローバのステージの上方に配置され、前記第1の検出手段により半導体チップの飛び出し又は剥れが検出された前記異常な半導体チップを含む単位横列又は単位縦列内での前記異常な半導体チップの位置を検出する第2の検出手段と、
を備えていて、
前記ステージをX軸及びY軸方向に移動しながら、前記第1及び第2の検出手段によって、飛び出し又は剥れがあった前記異常な半導体チップのX−Y座標軸上での位置を特定することを特徴とするチップの飛び出し位置検出方法。 - 前記第1及び第2の検出手段が、レーザ光を使用して半導体チップの飛び出し又は剥れを検出することを特徴とする請求項1に記載のチップの飛び出し位置検出方法。
- 請求項1又は2に記載のチップの飛び出し位置検出方法を利用して、プローバ上にセットされたウェハの各半導体デバイスにおける不良の電極パッドを検出する不良電極パッド検出方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004031868A JP2005223244A (ja) | 2004-02-09 | 2004-02-09 | チップの飛び出し位置検出方法 |
US11/051,035 US7129507B2 (en) | 2004-02-09 | 2005-02-04 | Chip mis-position detection method |
DE102005006086A DE102005006086A1 (de) | 2004-02-09 | 2005-02-09 | Verfahren zur Erkennung von Chipfehlpositionen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004031868A JP2005223244A (ja) | 2004-02-09 | 2004-02-09 | チップの飛び出し位置検出方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005223244A true JP2005223244A (ja) | 2005-08-18 |
Family
ID=34824191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004031868A Pending JP2005223244A (ja) | 2004-02-09 | 2004-02-09 | チップの飛び出し位置検出方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7129507B2 (ja) |
JP (1) | JP2005223244A (ja) |
DE (1) | DE102005006086A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013137224A (ja) * | 2011-12-28 | 2013-07-11 | Sharp Corp | マルチチッププローバ、そのコンタクト位置補正方法、制御プログラムおよび可読記録媒体 |
JP2018093042A (ja) * | 2016-12-02 | 2018-06-14 | 株式会社ディスコ | ウエーハ加工装置及びウエーハの加工方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8005806B2 (en) * | 2006-11-15 | 2011-08-23 | Yahoo! Inc. | System and method for information retrieval using context information |
WO2014132855A1 (ja) * | 2013-02-27 | 2014-09-04 | 株式会社東京精密 | プローブ装置 |
JP2017098452A (ja) * | 2015-11-26 | 2017-06-01 | 株式会社ディスコ | 洗浄方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2606554Y2 (ja) * | 1992-01-17 | 2000-11-27 | 株式会社東京精密 | プロービング装置 |
JPH10293158A (ja) * | 1997-04-18 | 1998-11-04 | Advantest Corp | Ic試験装置 |
US6085407A (en) * | 1997-08-21 | 2000-07-11 | Micron Technology, Inc. | Component alignment apparatuses and methods |
JP2000114204A (ja) * | 1998-10-01 | 2000-04-21 | Mitsubishi Electric Corp | ウエハシート及びこれを用いた半導体装置の製造方法並びに半導体製造装置 |
US6352073B1 (en) * | 1998-11-12 | 2002-03-05 | Kabushiki Kaisha Toshiba | Semiconductor manufacturing equipment |
JP3906962B2 (ja) * | 2000-08-31 | 2007-04-18 | リンテック株式会社 | 半導体装置の製造方法 |
JP2002091612A (ja) * | 2000-09-11 | 2002-03-29 | Internatl Business Mach Corp <Ibm> | 携帯型情報処理装置 |
JP4721247B2 (ja) * | 2001-03-16 | 2011-07-13 | 東京エレクトロン株式会社 | プローブ方法及びプローブ装置 |
JP3544362B2 (ja) * | 2001-03-21 | 2004-07-21 | リンテック株式会社 | 半導体チップの製造方法 |
JP4137471B2 (ja) * | 2002-03-04 | 2008-08-20 | 東京エレクトロン株式会社 | ダイシング方法、集積回路チップの検査方法及び基板保持装置 |
WO2004008499A1 (en) * | 2002-07-17 | 2004-01-22 | Matsushita Electric Industrial Co. Ltd. | Method and apparatus for picking up semiconductor chip and suction and exfoliation tool up therefor |
JP2004146727A (ja) * | 2002-10-28 | 2004-05-20 | Tokyo Seimitsu Co Ltd | ウェーハの搬送方法 |
US6998629B2 (en) * | 2003-02-20 | 2006-02-14 | Taiwan Semiconductor Manufacturing Co Ltd | Reticle position detection system |
JP2004311576A (ja) * | 2003-04-03 | 2004-11-04 | Toshiba Corp | 半導体装置の製造方法 |
JP2005101290A (ja) * | 2003-09-25 | 2005-04-14 | Disco Abrasive Syst Ltd | 半導体ウエーハの分割方法 |
JP4562118B2 (ja) * | 2003-12-19 | 2010-10-13 | 日東電工株式会社 | 半導体装置の製造方法 |
-
2004
- 2004-02-09 JP JP2004031868A patent/JP2005223244A/ja active Pending
-
2005
- 2005-02-04 US US11/051,035 patent/US7129507B2/en not_active Expired - Fee Related
- 2005-02-09 DE DE102005006086A patent/DE102005006086A1/de not_active Ceased
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013137224A (ja) * | 2011-12-28 | 2013-07-11 | Sharp Corp | マルチチッププローバ、そのコンタクト位置補正方法、制御プログラムおよび可読記録媒体 |
JP2018093042A (ja) * | 2016-12-02 | 2018-06-14 | 株式会社ディスコ | ウエーハ加工装置及びウエーハの加工方法 |
Also Published As
Publication number | Publication date |
---|---|
US20050173702A1 (en) | 2005-08-11 |
DE102005006086A1 (de) | 2005-12-08 |
US7129507B2 (en) | 2006-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7394270B2 (en) | Semiconductor device, method and apparatus for testing same, and method for manufacturing semiconductor device | |
US8195324B2 (en) | Probe polishing method, program therefor, and probe apparatus | |
US20140208850A1 (en) | Apparatus and method of detecting a defect of a semiconductor device | |
US6779386B2 (en) | Method and apparatus for detecting topographical features of microelectronic substrates | |
JPH0567652A (ja) | プローブ装置 | |
JP2008053624A (ja) | アライメント装置 | |
KR20160096021A (ko) | 박리 장치, 박리 시스템, 박리 방법 및 컴퓨터 판독 가능 정보 기억 매체 | |
JP2013191741A (ja) | プローブ装置及びプローブ装置のプローブカード装着方法 | |
US7365551B2 (en) | Excess overdrive detector for probe cards | |
US7129507B2 (en) | Chip mis-position detection method | |
US20200264110A1 (en) | Method and device for inspecting a semiconductor device | |
KR101953146B1 (ko) | 본딩 전에 칩을 검사하는 방법 및 장치 | |
KR20210020767A (ko) | 워크의 확인 방법, 및, 가공 방법 | |
JP4093930B2 (ja) | フレーム搬送プローバ | |
JP2008172203A (ja) | 半導体チップの選別装置 | |
JP2007096190A (ja) | プローブカードの針先研磨方法、及びプローブ装置 | |
JP2005134204A (ja) | 特性検査装置、特性検査方法および特性検査プログラム | |
JP2004342676A (ja) | 半導体ウエハ検査方法および半導体ウエハ検査装置 | |
KR20170139449A (ko) | 웨이퍼의 가공 방법 | |
JP2005044949A (ja) | 半導体チップの選別装置、半導体チップの選別方法、及び半導体チップの製造方法 | |
JPH09326426A (ja) | ウェーハの検査装置および方法 | |
CN111106025B (zh) | 边缘缺陷检查方法 | |
JP2007095766A (ja) | プローバ装置及び半導体デバイスの検査方法 | |
JPS63153880A (ja) | 半導体レ−ザ装置の検査方法 | |
JP2002005957A (ja) | コンタクトピン |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090130 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090224 |