KR20040059404A - 반도체 소자의 키 정렬 방법 - Google Patents

반도체 소자의 키 정렬 방법 Download PDF

Info

Publication number
KR20040059404A
KR20040059404A KR1020020086019A KR20020086019A KR20040059404A KR 20040059404 A KR20040059404 A KR 20040059404A KR 1020020086019 A KR1020020086019 A KR 1020020086019A KR 20020086019 A KR20020086019 A KR 20020086019A KR 20040059404 A KR20040059404 A KR 20040059404A
Authority
KR
South Korea
Prior art keywords
key
alignment
well
region
etching
Prior art date
Application number
KR1020020086019A
Other languages
English (en)
Other versions
KR100511094B1 (ko
Inventor
한일석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0086019A priority Critical patent/KR100511094B1/ko
Priority to US10/737,052 priority patent/US7056790B2/en
Priority to JP2003432062A priority patent/JP2004214670A/ja
Priority to US10/747,768 priority patent/US20040140052A1/en
Publication of KR20040059404A publication Critical patent/KR20040059404A/ko
Application granted granted Critical
Publication of KR100511094B1 publication Critical patent/KR100511094B1/ko
Priority to US11/265,852 priority patent/US20060054955A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 소오스/드레인 정션을 게이트 형성 전에 형성함으로써, 고에너지 이온 주입과 고온의 프로세스 적용의 제약을 극복할 수 있는 반도체 소자의 소오스/드레인 구조를 형성하는 방법을 제공하는 것이다. 반도체 소자의 키 정렬 방법은 스크라이브 레인 영역과 메인 칩 영역으로 구분된 반도체 기판을 준비하는 단계와, 반도체 기판 상에 정렬키를 형성하기 위한 산화막을 증착하는 단계와, N웰 이온주입 마스크를 이용하여 산화막을 선택적으로 식각하여 스크라이브 레인 영역에 영역키(area key) 및 제 1 정렬키(align key)를 동시에 형성하는 단계와, 산화막이 제거된 영역에 N웰 이온주입을 실행하는 단계와, P웰 이온주입 마스크를 이용하여 N웰 공정시 산화막 제거로 이미 설정이 완료된 영역키 내부에 P웰 마스크를 이용한 실리콘 식각을 이용하여 제 2 정렬키를 형성하는 단계를 포함한다.

Description

반도체 소자의 키 정렬 방법{METHOD FOR ALIGNING KEY IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 상세하게는, 반도체 키 공정시 후속 포토 공정에서 오정렬(misalign)을 방지하기 위한 반도체 소자의 키 정렬 방법에 관한 것이다.
일반적으로, 종래의 반도체 키(key) 공정시 후속 포토 공정에서 오정렬(misalign)을 방지하기 위해 사용되는 키 형성 공정에 관한 것이다.
일반적으로 종래의 키(key) 공정은 부가적인 레티클(reticle) 및 추가 공정을 이용하여 후속으로 진행되는 N웰 이온 주입용 포토 공정, P웰 이온 주입용 포토 공정 및 소자의 국부적 아이솔레이션용 포토 공정 진행시 키 오정렬을 방지하기 위한 방법으로 메인 칩과 메인 칩 사이의 스크라이브 레인(scribe lane)에 정렬키(align key)를 실리콘 식각하여 형성한 후 사용하였다.
전술한, 스크라이브 레인이란 가공된 웨이퍼에서 칩을 조립(assembly)하기 위하여 다이(die)를 절단하며 주변 소자의 영향을 주지 않고 절단할 수 있도록 적당한 폭의 공간이다.
이러한, 스크라이브 레인의 크기는 테스트 패턴의 넓이에 따라 스크라이브 레인이 100 ㎛에서 240 ㎛까지 적용되며 다이 크기가 작을수록 스크라이브 레인 폭이 실제의 유효한 다이 개수에 적지 않은 영향을 주기 때문에 주로 100 ㎛ 또는 120 ㎛ 넓이로 스크라이브 레인을 만든다.
또한, 스크라이브 레인에는 테스트 패턴 이외에 포토 공정의 진행을 위한 다양한 형태의 웨이퍼 정렬키가 삽입되며 레이저 스텝 정렬 마크, 필드 이미지 정렬 마크, K-TV, 다이를 안착시키기 위한 타겟(targer), 오버레이 버니어, 디스토션 버니어, 로테이션 버니어 등 스텝퍼(stepper)의 종류에 다양한 모양이 존재한다.
도 1a 내지 도 1f는 종래의 기술에 따른 반도체 소자의 키 정렬 방법을 도시한 단면도들이다.
먼저, 도 1a에 도시한 바와 같이, 반도체 기판(10) 상에 후속 이온주입 공정 진행시 실리콘 표면의 손상을 방지하기 위한 산화막(20)을 증착시킨다. 반도체 기판(10)은 두 가지 부분으로 나누어 지는데, 이는 스크라이브 레인 영역(11)과 메인 칩 영역(12)이다. 스크라이브 레인 영역(11)에는 웨이퍼 정렬키(60)가 형성되면 메인 칩 영역(12)에는 반도체 소자가 형성된다.
도 1b에 도시한 바와 같이, 산화막(10) 상에 후속 포토 공정 진행시 키 정렬을 위한 키 포토 공정을 실시하게 되며, 키 레티클을 이용한 선택적 실리콘 식각 공정을 실시하여 실리콘 웨이퍼(10)에 정렬키(60)을 형성시킨다. 이때, 메인 칩 영역(12)은 포토레지스트(30)가 잔류하게 되며 스크라이브 레인 영역(11)에 만 실리콘 표면과 단차가 대략 500~1500 Å 정도 발생하도록 실리콘 식각을 실시한다.
도 1c에서 도시한 바와 같이, 실리콘 웨이퍼(10)에 형성된 웨이퍼 정렬키(60)를 이용하여 N웰 포토 공정 진행시 오정렬 없이 정확히 진행되며 메인 칩 영역(12)의 특정 N웰 개방 영역에 N웰 포토레지스트(40)를 이용한 이온주입이 된다.
도 1d에 도시한 바와 같이, 이온주입 공정 진행후 포토레지스트 제거 공정을 실시한다.
도 1e에서 도시한 바와 같이, N웰 공정 진행 후, P웰 포토레지스트(50)를 이용한 P웰 이온 주입공정을 진행하게 되며 이때 키 정렬은 도 1b에서 실리콘 웨이퍼(10) 상에 형성한 정렬키(60)를 이용하여 실시하게 된다.
도 1f에서 도시한 바와 같이, 도 1e에서 P웰 이온 주입 공정을 위한 P웰 포토레지스트(50)을 제거하여 N/P웰 공정을 완료하게 된다.
이후에 실시되는 소자의 국부적 아이솔레이션을 위한 포토 공정 역시 도 1b에 형성한 정렬키(60)를 이용한다.
도 1a 내지 도 1f를 참조하여 전술한 종래의 기술에 따른 반도체 소자의 키 정렬 방법은 키 포토 공정 및 선택적 식각 공정을 추가로 진행해야 하며, 키 포토 공정을 진행을 위하여 별도로 레티클을 제작해야 하는 단점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 주목적은 종래의 반도체 키 공정시 후속 포토 공정에서 오정렬을 방지할 수 있으며, 특히, 종래의 키 포토 및 식각 공정을 생략하여 추가적인 레티클 제작 비용 없이 종래에 사용하는 N웰 및 P웰 레티클 및 종래 공정을 이용하여 산화막/실리콘 이중 식각 공정을 이용하는 반도체 소자의 키 정렬 방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 N웰 이온 주입 마스크를 이용하여 웨이퍼 전면에 증착 완료한 산화막을 선택적 식각 방법으로 스크라이브 레인 영역에 영역키(area key) 및 1차 정렬키를 동시에 형성할 수 있는 반도체 소자의 키 정렬 방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 산화막이 제거된 영역에 종래의 반도체 소자의 제조 공정과 동일하게 N웰 이온 주입을 실시할 수 있는 반도체 소자의 키 정렬 방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 P웰 이온 주입 마스크를 이용하여 N웰 공정시 산화막 제거로 이미 형성이 완료된 영역키 내부에 P웰 마스크를 이용한 산화막/실리콘 이중 식각의 실리콘 식각 방법을 이용하여 2차 정렬키를 형성하여 후속 포토 공정 진행시 오정렬을 방지할 수 있는 반도체 소자의 키 정렬 방법을 제공하는 데 있다.
도 1a 내지 도 1f는 종래의 기술에 따른 반도체 소자의 키 정렬 방법을 도시한 단면도들이다.
도 2a 내지 도 2g에서 본 발명의 바람직한 실시예에 따른 산화막/실리콘 이중 식각 공정을 이용하는 반도체 소자의 키 정렬 방법을 설명하기 위한 단면도들을 도시한다.
도 3a 및 도 3c는 도 2a 내지 2g에 도시된 본 발명의 바람직한 실시예에 따른 산화막/실리콘 이중 식각 공정을 이용하는 반도체 소자의 키 정렬 방법에 의하여 형성된 정렬키의 평면도들이다.
- 도면의 주요부분에 대한 부호의 설명 -
110 : 반도체 기판 111 : 스크라이브 레인 영역
112 : 메인 칩 영역 120 : 산화막
200 : 제 1 정렬키 210 : 영역키
상기와 같은 목적을 실현하기 위한 본 발명은 스크라이브 레인 영역과 메인 칩 영역으로 구분된 반도체 기판을 준비하는 단계와, 상기 반도체 기판 상에 정렬키를 형성하기 위한 산화막을 증착하는 단계와, N웰 이온주입 마스크를 이용하여 상기 산화막을 선택적으로 식각하여 상기 스크라이브 레인 영역에 영역키(area key) 및 제 1 정렬키(align key)를 동시에 형성하는 단계와, 상기 산화막이 제거된 영역에 N웰 이온주입을 실행하는 단계와, P웰 이온주입 마스크를 이용하여 N웰 공정시 상기 산화막 제거로 이미 설정이 완료된 영역키 내부에 P웰 마스크를 이용한실리콘 식각을 이용하여 제 2 정렬키를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 키 정렬 방법을 제공한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.
도 2a 내지 도 2g, 도 3a 및 도 3b는 본 발명의 바람직한 실시예에 따른 산화막/실리콘 이중 식각 공정을 이용하는 반도체 소자의 키 정렬 방법를 도시한 단면도 및 평면도들이다.
도 2a 내지 도 2g에서 본 발명의 바람직한 실시예에 따른 산화막/실리콘 이중 식각 공정을 이용하는 반도체 소자의 키 정렬 방법을 설명하기 위한 단면도들을 도시한다.
먼저, 도 2a에 도시한 바와 같이, 반도체 기판(110) 상에 산화막(120)을 대략 800~1500 Å 정도의 두께로 증착한다. 이때, 산화막(120)은 후속 실리콘 식각 공정을 진행하는 동안 식각 방지막으로 이용됨으로써, 본 발명의 바람직한 실시예에서는 종래 기술에 비하여 500 Å 이상 두껍게 증착하였다.
그리고, 도 2b에 도시한 바와 같이, 선택적으로 N웰 이온 주입을 소정의 영역에 진행하기 위하여 N웰 포토 공정을 실시한다. 이때, 종래의 방법에서는 네인 칩 영역(12)의 특정 부분에 만 N웰이 노출되며, 스크라이브 레인 영역(11)에서는 후속 키 정렬을 위한 키 형성 공정은 없었다. 반면, 본 발명의 바람직한 실시예에서는, N웰 포토 공정을 이용한 산화막(120) 식각 방법으로 스크라이브 레인 영역(111)에 정렬키를 형성하게 되며, 이러한 스크라이브 영역(111)은 넓게 완전히 노출된 형태의 영역키(210)가 형성되는 영역(114)과 1차 정렬키(200)이 형성되는 영역(113)으로 구분된다.
따라서, 본 발명의 바람직한 실시예에 따르면, N웰 레티클 제작시 종래의 N웰 이온 주입이 진행되는 메인 칩 영역(12)의 N웰 이온 주입이 되는 부분 이외의 스크라이브 레인에 전술한 2개의 키를 삽입하여 레티클을 제작하면 추가적인 비용 없이도 공정의 진행이 가능하다.
이어서, 도 2c에 도시한 바와 같이, 영역키 형성영역(114)은 N웰 이온 주입 공정을 이용한 선택적 식각 공정으로, 산화막(120)을 실리콘 표켠이 완전히 노출된 영역키(210)가 형성되며, 동시에 1차 정렬키 형성 영역(113)에는 선택적 식각에 의한 산화막 단차로 인한 1차 정렬키(200)이 형성된다.
본 발명의 바람직한 실시예에 따르면, N웰 포토 및 선택적 식각 방법으로 형성되는 영역키(210)는 정방향 형태로 40 ㎛ 내지 90 ㎛의 크기를 갖고, 스크라이브 레인(111)의 제 2 정렬키(220)가 형성될 부분의 산화막(120)은 제거된다.
이후 메인 칩 영역(112) 및 산화막(120)이 없는 스크라이브 레인 영역(111)에는 N웰 이온 주입 공정이 동시에 진행된다. 그러나, 전술한 N웰 이온 주입이 진행된 스크라이브 레인의 키 형성 부분은 반도체 소자가 형성되는 부분이 아니므로 문제가 되지 아니한다.
다음 단계로, 도 2d에 도시한 바와 같이, 사용한 N웰 포토레지스트(140)를제거하여 N웰 형성 공정을 완료한다.
그리고, 도 2e에 도시한 바와 같이, N웰 포토 공정 진행 후 P웰 포토 공정을 진행하게 되며, 이때 포토 공정을 위한 웨이퍼 정렬은 N 웰 포토 공정을 이영한 선택적 식각 곧엊으로 형성한 1차 정렬키(200)을 이용하여 진행한다. 이후, P웰 포토 공정은 메인 칩 영역(112)의 P웰이 형성될 영역과 동시에 도 2b에서 형성한 영역키 영역(114)에도 LOCOS 포토 공정 등의 후속 키정렬을 위한 2차 정렬키(220) 형성 공정을 진행한다.
이어서, 도 2g에 도시한 바와 같이, 메인 칩 영역(112)의 P 웰이 형성될 영역은 산화막(120)이 남아있는 지역으로 후속 P 웰 이온주입을 위한 산화막(120)을 선택적으로 식각을 하여 실리콘 웨이퍼(110)가 노출되도록 식각을 진행한다. 이때, 영역키 형성 영역(214)에는 추가적인 정렬키(220) 형성을 위한 포토레지스트가 존재하며, P 웰 이온주입을 위한 선택적 식각시 산화막(120)이 식각되는 대신 실리콘 웨이퍼의 표면이 식각된다.
따라서, 공정 추가 없이 실리콘 표면에 후속 포토 공정 진행을 위한 2차 정렬키(220)을 만들 수 있으며, 이후 이온주입으로 P 웰을 형성한다.
그리고 나서, 도 2g에 도시한 바와 같이, 도 2f에서 사용된 P 웰 포토레지스트(150)을 제거하여 공정을 완료한다. 이후 LOCOS 등의 후속 포토 공정은 영역키 형성 영역(114)에 형성된 2차 정렬키(220)을 이용하여 진행을 할 수도 있다.
본 발명의 바람직한 실시예에 따르면, P웰 공정시 스크라이브 레인 영역(111) 상에 형성되는 제 2 정렬키(220)의 모양은 제 1 정렬키(200)와 동일한형태를 가짐으로써, LOCOS 등의 후속 포토 공정 진행시 제 2 정렬키(220)를 이용한 마스크 정렬이 가능하다.
도 3a 및 도 3c는 도 2a 내지 2g에 도시된 본 발명의 바람직한 실시예에 따른 산화막/실리콘 이중 식각 공정을 이용하는 반도체 소자의 키 정렬 방법에 의하여 형성된 정렬키의 평면도들이다.
본 발명의 바람질한 실시예는 반도체 공정에서 정렬을 필요로 하는 모든 공정에 적용하여 본 발명의 목적을 얻을 수 있다.
상기한 바와 같이, 본 발명은 종래의 반도체 키 공정시 후속 포토 공정에서 오정렬을 방지할 수 있으며, 특히, 종래의 키 포토 및 식각 공정을 생략하여 추가적인 레티클 제작 비용 없이 종래에 사용하는 N웰 및 P웰 레티클 및 종래 공정을 이용하여 산화막/실리콘 이중 식각 공정을 이용할 수 있는 효과가 있다.
또한, 본 발명은 N웰 이온 주입 마스크를 이용하여 웨이퍼 전면에 증착 완료한 산화막을 선택적 식각 방법으로 스크라이브 레인 영역에 영역키(area key) 및 1차 정렬키를 동시에 형성할 수 있는 장점이 있다.
그리고, 본 발명은 산화막이 제거된 영역에 종래의 반도체 소자의 제조 공정과 동일하게 N웰 이온 주입을 실시할 수 있는 장점이 있다.
더욱이, 본 발명은 P웰 이온 주입 마스크를 이용하여 N웰 공정시 산화막 제거로 이미 형성이 완료된 영역키 내부에 P웰 마스크를 이용한 산화막/실리콘 이중식각의 실리콘 식각 방법을 이용하여 2차 정렬키를 형성하여 후속 포토 공정 진행시 오정렬을 방지할 수 있는 효과가 있다.
또한, 본 발명은 후속 포토 공정 진행시 스크라이브 레인에 형성된 2차 정렬키를 이용하며, 키 레티클을 이용한 포토 공정 없이도 정확한 정렬이 가능한 효과가 있다.

Claims (12)

  1. 스크라이브 레인 영역과 메인 칩 영역으로 구분된 반도체 기판을 준비하는 단계와,
    상기 반도체 기판 상에 정렬키를 형성하기 위한 산화막을 증착하는 단계와,
    N웰 이온주입 마스크를 이용하여 상기 산화막을 선택적으로 식각하여 상기 스크라이브 레인 영역에 영역키(area key) 및 제 1 정렬키(align key)를 동시에 형성하는 단계와,
    상기 산화막이 제거된 영역에 N웰 이온주입을 실행하는 단계와,
    P웰 이온주입 마스크를 이용하여 N웰 공정시 상기 산화막 제거로 이미 설정이 완료된 영역키 내부에 P웰 마스크를 이용한 실리콘 식각을 이용하여 제 2 정렬키를 형성하는 단계를
    포함하는 것을 특징으로 하는 반도체 소자의 키 정렬 방법.
  2. 제 1항에 있어서, 상기 실리콘 식각 단계에서 산화막과 실리콘이 이중으로 식각되는 것을 특징으로 하는 반도체 소자의 키 정렬 방법.
  3. 제 1항에 있어서, 상기 N웰 형성 공정시 상기 산화막의 두께는 대략800~1500 Å 정도로 증착되는 것을 특징으로 하는 반도체 소자의 키 정렬 방법.
  4. 제 1항에 있어서, 상기 N웰 이온을 주입하는 단계 이전에, 상기 N웰 이온주입 마스크로 사용된 포토레지스트를 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 키 정렬 방법.
  5. 제 1항에 있어서, 상기 P웰 이온을 주입하는 단계 이전에, 상기 P웰 이온주입 마스크로 사용된 포토레지스트를 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 키 정렬 방법.
  6. 제 1항에 있어서, 상기 메인 칩 영역에 대한 N웰 선택적 식각 공정 진행시 동시에 스크라이브 레인 영역을 선택적으로 식각하여 상기 산화막의 단차를 이용한 상기 영역키 및 상기 제 1 차 정렬키를 동시에 형성하는 것을 특징으로 하는 반도체 소자의 키 정렬 방법.
  7. 제 1항에 있어서, 상기 N웰 포토 및 선택적 식각 방법으로 형성되는 상기 영역키는 정방향 형태로 40 ㎛ 내지 90 ㎛의 크기를 갖고, 상기 스크라이브 레인의 상기 제 2 정렬키가 형성될 부분의 상기 산화막은 제거하는 것을 특징으로 하는 반도체 소자의 키 정렬 방법.
  8. 제 1항에 있어서, 상기 P웰 포토 공정시 반도체 기판의 정렬은 스크라이브 레인 상에 형성되 상기 제 1 정렬키를 이용하여 정렬하며, 이후 P웰 이온 주입 포토를 이용한 산화막 선택적 식각시 N웰 포토 공정을 이용하여 상기 산화막을 제거한 상기 영역키 내에 상기 제 2 정렬키를 형성하는 것을 특징으로 하는 반도체 소자의 키 정렬 방법.
  9. 제 1항에 있어서, 상기 P웰 포토 공정시 상기 스크라이브 레인 영역 상에 형성될 상기 제 2 정렬키는 상기 제 1 정렬키 정렬을 통하여 상기 산화막이 제거된 상기 영역키 내에 정확히 정렬되는 것을 특징으로 하는 반도체 소자의 키 정렬 방법.
  10. 제 9항에 있어서, 상기 P웰 이온 주입을 위한 상기 산화막 제거 공정을 이용하여 상기 제 2 정렬키를 패턴으로 하는 실리콘 식각이 상기 산화막 식각과 동시에진행되는 것을 특징으로 하는 반도체 소자의 키 정렬 방법.
  11. 제 9항에 있어서, 상기 제 2 정렬키의 형성을 위한 상기 실리콘 식각이 산화막대 실리콘의 식각 선택비가 약 0.8 내지 1.2 정도로 진행됨으로써, 상기 제 2 정렬키가 패터닝되는 부분의 실리콘은 약 800~1500 Å 정도로 식각 하는 것을 특징으로 하는 반도체 소자의 키 정렬 방법.
  12. 제 9항에 있어서, 상기 P웰 공정시 상기 스크라이브 레인 영역 상에 형성되는 상기 제 2 정렬키의 모양은 상기 제 1 정렬키와 동일한 형태를 가짐으로써, LOCOS 등의 후속 포토 공정 진행시 상기 제 2 정렬키를 이용한 마스크 정렬이 가능한 것을 특징으로 하는 반도체 소자의 키 정렬 방법.
KR10-2002-0086019A 2002-12-16 2002-12-28 반도체 소자의 키 정렬 방법 KR100511094B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2002-0086019A KR100511094B1 (ko) 2002-12-28 2002-12-28 반도체 소자의 키 정렬 방법
US10/737,052 US7056790B2 (en) 2002-12-16 2003-12-16 DRAM cell having MOS capacitor and method for manufacturing the same
JP2003432062A JP2004214670A (ja) 2002-12-28 2003-12-26 半導体素子のキー整列方法
US10/747,768 US20040140052A1 (en) 2002-12-28 2003-12-29 Method for aligning key in semiconductor device
US11/265,852 US20060054955A1 (en) 2002-12-16 2005-11-03 DRAM cell having MOS capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0086019A KR100511094B1 (ko) 2002-12-28 2002-12-28 반도체 소자의 키 정렬 방법

Publications (2)

Publication Number Publication Date
KR20040059404A true KR20040059404A (ko) 2004-07-05
KR100511094B1 KR100511094B1 (ko) 2005-08-31

Family

ID=32709734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0086019A KR100511094B1 (ko) 2002-12-16 2002-12-28 반도체 소자의 키 정렬 방법

Country Status (3)

Country Link
US (1) US20040140052A1 (ko)
JP (1) JP2004214670A (ko)
KR (1) KR100511094B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698750B1 (ko) * 2005-12-27 2007-03-23 동부일렉트로닉스 주식회사 오버레이 마크를 포함하는 반도체 소자 및 그 제조방법
KR100699860B1 (ko) * 2005-08-12 2007-03-27 삼성전자주식회사 웰 구조 형성 과정에서 정렬 키를 형성하는 방법 및 이를이용한 소자 분리 형성 방법
KR100762764B1 (ko) * 2005-03-10 2007-10-09 가부시키가이샤 리코 반도체 장치 및 그 반도체 장치의 제조 방법
KR100815798B1 (ko) * 2006-12-26 2008-03-20 매그나칩 반도체 유한회사 반도체 소자의 제조방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101128708B1 (ko) 2005-03-02 2012-03-26 매그나칩 반도체 유한회사 반도체 소자의 제조방법
KR102217245B1 (ko) 2014-07-25 2021-02-18 삼성전자주식회사 반도체 소자의 제조 방법
KR102378837B1 (ko) 2018-08-24 2022-03-24 삼성전자주식회사 반도체 장치 및 이를 포함하는 반도체 패키지

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2897248B2 (ja) * 1989-04-18 1999-05-31 富士通株式会社 半導体装置の製造方法
US5422286A (en) * 1994-10-07 1995-06-06 United Microelectronics Corp. Process for fabricating high-voltage semiconductor power device
US6020226A (en) * 1998-04-14 2000-02-01 The United States Of America As Represented By The Secretary Of The Air Force Single layer integrated metal process for enhancement mode field-effect transistor
TW411509B (en) * 1999-06-05 2000-11-11 United Microelectronics Corp Integrated manufacturing method of high voltage and low voltage device
US6124159A (en) * 1999-09-02 2000-09-26 United Microelectronics Corp. Method for integrating high-voltage device and low-voltage device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100762764B1 (ko) * 2005-03-10 2007-10-09 가부시키가이샤 리코 반도체 장치 및 그 반도체 장치의 제조 방법
KR100699860B1 (ko) * 2005-08-12 2007-03-27 삼성전자주식회사 웰 구조 형성 과정에서 정렬 키를 형성하는 방법 및 이를이용한 소자 분리 형성 방법
KR100698750B1 (ko) * 2005-12-27 2007-03-23 동부일렉트로닉스 주식회사 오버레이 마크를 포함하는 반도체 소자 및 그 제조방법
KR100815798B1 (ko) * 2006-12-26 2008-03-20 매그나칩 반도체 유한회사 반도체 소자의 제조방법

Also Published As

Publication number Publication date
JP2004214670A (ja) 2004-07-29
US20040140052A1 (en) 2004-07-22
KR100511094B1 (ko) 2005-08-31

Similar Documents

Publication Publication Date Title
KR100505690B1 (ko) 오버레이 키 및 얼라인 키를 갖는 집적회로 반도체 소자및 그 제조방법
US6368936B1 (en) Method for forming a semiconductor integrated circuit
KR100511094B1 (ko) 반도체 소자의 키 정렬 방법
US6869887B2 (en) Method for manufacturing thin film semiconductor device and method for forming resist pattern thereof
KR100281213B1 (ko) 반도체 장치 제조 방법
JP2003257828A (ja) 半導体装置の製造方法
KR20010003670A (ko) 반도체 소자의 정렬 키 형성방법
US6399259B1 (en) Method of forming alignment marks for photolithographic processing
US20060148219A1 (en) Method for photomask processing
KR100248155B1 (ko) 필드영역의 정렬 키 형성방법
JPH0955438A (ja) 半導体集積回路装置の製造方法
KR100261682B1 (ko) 반도체 소자의 제조방법
JPH07321015A (ja) 半導体装置の製造方法
KR960016314B1 (ko) 반도체 장치의 얼라인 키 패턴(Align key pattern)및 그 형성방법
KR100398576B1 (ko) 정렬 정확도 향상방법
KR100232212B1 (ko) 반도체 소자의 제조 방법
KR19980048209A (ko) 반도체소자 및 그 제조방법
JPH11121321A (ja) 半導体装置の製造方法
KR20050033682A (ko) 웨이퍼 정렬키 형성방법
KR20000045365A (ko) 반도체소자의 트랜지스터 형성방법
KR19990069742A (ko) 트렌치 공정을 이용하는 반도체소자의 정렬키 형성방법
JP2005033224A (ja) 薄膜半導体装置の製造方法及びそのレジストパターン形成方法
JPH0669093A (ja) 重ね合わせマークとその製造方法
KR20020002009A (ko) 반도체소자의 제조방법
KR20040100717A (ko) 반도체 공정의 액티브 형성 이전 단계에서 포토마스크패턴의 형성 방법 및 공정 불량 검사 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190716

Year of fee payment: 15