KR20040029108A - 성막 방법 및 성막 장치 - Google Patents

성막 방법 및 성막 장치 Download PDF

Info

Publication number
KR20040029108A
KR20040029108A KR10-2004-7003005A KR20047003005A KR20040029108A KR 20040029108 A KR20040029108 A KR 20040029108A KR 20047003005 A KR20047003005 A KR 20047003005A KR 20040029108 A KR20040029108 A KR 20040029108A
Authority
KR
South Korea
Prior art keywords
gas
chamber
cyclic
excitation
substrate
Prior art date
Application number
KR10-2004-7003005A
Other languages
English (en)
Other versions
KR100778947B1 (ko
Inventor
미요시히데노리
스기우라마사히토
가시와기유사쿠
가가와요시히사
오타도모히로
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20040029108A publication Critical patent/KR20040029108A/ko
Application granted granted Critical
Publication of KR100778947B1 publication Critical patent/KR100778947B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3148—Silicon Carbide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

분자 내에 환상 구조를 갖는 화합물로 구성되는 처리 가스를 챔버(12)내에 도입한다. 한편으로 아르곤 등의 여기용 가스를 액티베이터(34)에 의해서 여기시켜 챔버(12) 내에 도입하여 처리 가스를 여기시킨다. 여기된 처리 가스는 피처리 기판(l9)상에 퇴적하여, 환상 구조를 막 중에 갖는 다공질 저유전율막을 형성한다.

Description

성막 방법 및 성막 장치{METHOD AND APPARATUS FOR FORMING FILM}
최근, 반도체 장치의 고속화, 소형화의 요청을 배경으로 반도체 소자의 다층화 및 배선의 미세화가 진행되고 있다. 예컨대, 0.15μm 이하의 설계 규칙에 대해서는 다층 구조를 갖는 배선의 신호 전파 속도가 지연되어 원하는 수준의 고속화를 꾀할 수 없다는 문제가 있다. 이 미세화에 따른 배선 지연의 증대를 막기 위해서는 유전율이 낮은 층간 절연막을 이용하는 것이 효과적이다.
이러한 관점에서 종래 여러가지 절연막 형성 재료가 검토되어 왔다. 그 중에서도 막 중에 원자 레벨의 공공(空孔)을 형성함으로써 재료 고유의 유전율보다도 낮은 유전율을 실현하는 다공질막이 주목받고 있다.
다공질 저유전율막을 형성하는 방법으로서, 환상 구조를 갖는 원료를 출발 물질로서 절연막을 형성하는 방법이 개발되었다. 환상 구조는 그 내부에 본질적으로 공공을 갖기 때문에 환상 구조를 유지한 상태로 원료 분자를 다수 결합시킴으로써 다공질막을 형성할 수 있다. 이러한 방법은 예컨대, 문헌[A. Grill et al, Mat. Res. Soc. Symp. Proc. Vol. 565(l07), 1999]에 개시되어 있다. 상기 방법에 있어서, 환상 구조를 갖는 원료는 예컨대, 핫 필라멘트에 의해, 또는 평행 평판형의 플라즈마로서 직접 여기되어 막 형성 반응을 진행시킨다.
예컨대, 환상 실록산 분자를 원료로서 이용하는 경우에는 환상 부분을 구성하는 실리콘 원자의 측쇄 부분을 활성화시킴으로써, 예컨대, 메틸기의 탄소-수소 결합을 해리시킴으로써 서로 결합시킨다. 메틸기의 탄소-수소 결합은 실리콘-탄소 또는 실리콘-산소 결합보다도 해리 에너지가 낮기 때문에, 환상 구조의 분해에 우선하여 해리한다. 따라서, 환상 구조를 유지한 상태에서의 막 형성이 가능해진다.
그러나 상기한 바와 같이, 평행 평판형의 플라즈마로서 직접 여기된 경우에는 원료에 부여되는 여기 에너지가 비교적 크다. 이 때문에 원료의 여기시에 원하는 활성 사이트 뿐만 아니라 필요한 환상 구조가 파괴되기 쉬워 형성되는 막 중의 환상 구조가 감소된다. 환상 구조가 적을수록 막의 공공도는 낮아서 원하는 낮은 수준의 유전율이 수득되지 않는다.
이와 같이, 종래의 환상 구조를 갖는 출발 원료를 직접 여기하여 막 형성을 하는 방법에는 여기시에 환상 구조가 파괴되기 쉽고, 이 때문에 원하는 낮은 수준의 유전율이 수득되기 어렵다는 문제가 있었다.
발명의 요약
상기 사정에 비추어 본 발명은 유전율이 낮은 절연막의 형성이 가능한 성막방법 및 성막 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 제 1 관점에 따른 성막 방법은
챔버 내에 피처리 기판을 배치하는 단계;
환상 구조를 갖는 물질을 포함하는 처리 가스를 상기 챔버 내에 도입하는 처리 가스 도입 단계; 및
상기 처리 가스를 여기시키기 위한 여기용 가스를 여기 상태로 상기 챔버 내에 도입하는 여기용 가스 도입 단계를 포함하는 것을 특징으로 한다.
상기 여기용 가스 도입 단계에서는 상기 여기용 가스의 플라즈마를 도입할 수도 있다.
또한, 상기 피처리 기판에 바이어스 전압을 인가하는 단계를 포함할 수도 있다.
상기 목적을 달성하기 위해, 본 발명의 제 2 관점에 따른 장치는
내부에 피처리 기판이 배치되는 챔버;
환상 구조를 갖는 물질을 포함하는 처리 가스를 상기 챔버 내에 도입하기 위한 처리 가스 도입부; 및
상기 처리 가스를 여기시키기 위한 여기용 가스를 여기 상태로 상기 챔버에 도입하기 위한 여기용 가스 도입부를 구비하는 것을 특징으로 한다.
또한, 상기 챔버의 외부에 마련되어 상기 여기용 가스의 플라즈마를 생성하는 플라즈마 생성부를 구비할 수도 있다.
또한, 상기 피처리 기판에 바이어스 전압을 인가하기 위한 전압 인가부를 구비할 수도 있다.
상기 처리 가스는 환상 구조로서, 적어도 환상 실록산 구조, 환상 실라잔 구조 또는 유기 환상 구조 중 어느 하나를 포함하는 물질로 구성할 수도 있다.
상기 여기용 가스는 아르곤, 네온, 크세논, 수소, 질소, 산소 및 메탄 중 어느 하나 이상을 포함하여 구성할 수도 있다.
본 발명은 소정의 유전 특성을 갖는 막을 형성하기 위한 성막 방법 및 성막 장치에 관한 것이다.
도 1은 본 발명의 실시 양태에 따른 성막 장치의 구성을 나타내는 도면이다.
이하, 본 발명의 실시 양태에 따른 성막 방법 및 제조 장치에 관해서 도면을 참조하여 설명한다.
본 실시 양태에서는 환상 실리콘 화합물로 구성되는 출발 물질을 이용하여, 반도체 기판 등의 피처리 기판 위에 다공질 실리콘 절연막을 형성하는 경우를 예로 들어 설명한다.
도 1에 본 실시 양태에 따른 성막 장치(11)의 구성을 나타낸다.
도 1에 나타낸 바와 같이, 본 실시 양태의 성막 장치(11)는 챔버(12), 배기부(13), 처리 가스 공급부(14), 여기 가스 공급부(15), 및 시스템 컨트롤러(100)을 구비한다.
챔버(12)는 대략 원통 형상으로 형성되고, 내부 표면이 알루마이트 처리된알루미늄 등으로 구성되어 있다.
챔버(12)의 대략 중앙에는 그 저부로부터 기립하도록, 대략 원통 형상의 스테이지(16)가 마련되어 있다.
스테이지(16)의 상부에는 정전 척(17)이 배치되어 있다. 정전 척(17)은 예컨대, 텅스텐 등의 전극판(17a)이 산화 알루미늄 등의 유전체(17b)로 피복되어 구성되어 있다.
유전체(17b) 내부의 전극판(17a)은 직류 전원(18)에 접속되어, 소정 전압의 직류 전압이 인가된다. 피처리 기판(19)은 정전 척(17) 상에 탑재된다. 전극판(17a)에 인가된 전압에 따라 유전체(17b)의 표면에는 전하가 발생하고, 한편으로 유전체(17b)상의 피처리 기판(19)의 이면에 이와 반대 극성의 전하가 발생한다. 이에 따라, 유전체(17b)와 피처리 기판(19)과의 사이에 정전기력(쿨롱력)이 형성되어 피처리 기판(19)은 유전체(17b)상에 흡착 유지된다.
전극판(17a)는 또한 고주파 전원(20)에 접속되어, 소정 주파수(예컨대, 2MHz)의 고주파 전압이 인가된다. 전극판(17a)에는 소정의 바이어스 전압, 예컨대 -300V 내지 -20V 정도의 전압이 인가된다. 여기서 바이어스 전압은 프로세스 활성종을 효율적으로 피처리 기판(19)에 흡착시키기 위해 인가된다.
스테이지(16)의 내부에는 저항체 등으로 이루어지는 히터(21)가 매설되어 있다. 히터(21)는 도시하지 않은 히터 전원으로부터 전력을 공급받아, 스테이지(16)상의 피처리 기판(19)을 소정 온도로 가열한다.
가열 온도는 피처리 기판(19)의 표면과 형성된 막의 계면 부근에 발생하는열 응력을 억제하고, 기판 표면에서 발생하는 막 형성을 촉진하기 위해서 필요한 온도로 설정된다. 가열 온도는 예컨대, 실온으로부터 400℃의 온도 범위로 설정된다. 또한, 온도는 사용하는 재료, 막 두께 등에 따라 적절히 변경할 수도 있다.
여기서, 가열 온도가 지나치게 높은 경우에는 막중의 환상 구조가 분해되고, 가열 온도가 지나치게 낮은 경우에는 열 응력에 의해 반도체 기판의 표면 부근에 형성된 막에 크랙 등이 발생할 우려가 있다.
배기부(13)는 진공 펌프(22)를 구비하여, 챔버(12) 내를 소정의 진공도까지 감압한다. 진공 펌프(22)는 챔버(12)의 저부에 마련된 배기 포트(23)에 유량 조절 밸브(24)를 통해 접속되어 있다. 유량 조절 밸브(24)는 APC 등으로부터 구성되고, 그 개방 정도에 따라 챔버(12) 내의 압력을 조절한다. 진공 펌프(22)는 예컨대 회전 펌프, 기름 확산 펌프, 터보 분자 펌프, 분자 드래그 펌프 등으로부터, 원하는 압력 범위에 따라 어느 하나를 선택하고, 또는 이들을 조합시켜 구성된다.
또한, 진공 펌프(22)는 제해(除害) 장치(25)에 접속되어 있어서 배기 가스 중의 유해물질은 무해화되어 배출된다.
챔버(12)의 천정부에는 천정을 관통하는 처리 가스 공급 포트(26)가 마련되어 있다. 처리 가스 공급 포트(26)는 후술하는 처리 가스 공급부(14)에 접속되고, 처리 가스 공급 포트(26)를 통해서 챔버(12) 내에 처리 가스가 공급된다.
처리 가스 공급 포트(26)는 챔버(12)의 천정부에 설치된 샤워 헤드(27)에 접속되어 있다. 샤워 헤드(27)는 중공부(27a)와 다수의 가스공(27b)을 구비한다.
중공부(27a)는 샤워 헤드(27)의 내부에 마련되고, 처리 가스 공급 포트(26)로부터 처리 가스의 공급을 받는다. 가스공(27b)은 중공부(27a)와 연통되어 스테이지(16)을 향하도록 마련되어 있다. 처리 가스 공급 포트(26)로부터 공급된 처리 가스는 중공부(27a)에서 확산되어, 다수의 가스공(27b)에서 피처리 기판(19)을 향하여 분출된다.
처리 가스 공급부(14)는 원료 공급원(28), 공급 제어부(29), 및 기화실(30)을 구비한다.
원료 공급원(28)은 환상 구조를 갖는 실리콘 화합물로 구성되는 출발 원료를 공급한다. 사용 가능한 실리콘 화합물로서, 예컨대, 실록산 화합물, 실라잔 화합물, 실란에 유기시클로기가 결합하여 구성되는 실란 화합물 등을 들 수 있다.
환상 실록산 화합물은 실록산 골격을 구성하는 실리콘이 측쇄로서 메틸기나 비닐기를 갖는 것이다. 환상 실록산 화합물로서는 예컨대, 헥사에틸시클로트리실록산, 헥사메틸시클로트리실록산, 옥타페닐시클로테트라실록산, 테트라에틸시클로테트라실록산, 옥타메틸시클로테트라실록산, 1,3,5-트리메틸-1,3,5-트리비닐시클로트리실록산, 1,3,5,7-테트라메틸시클로테트라실록산, 1,3,5,7-테트라비닐-1,3,5,7-테트라메틸시클로테트라실록산을 들 수 있다.
환상 실라잔 화합물은 실라잔 골격을 구성하는 실리콘이, 측쇄로서 메틸기나 비닐기를 갖는 것이다. 환상 실라잔 화합물로서는 예컨대, 1,1,3,3,5,5-헥사메틸시클로트리실라잔, 1,2,3,4,5,6-헥사메틸시클로트리실라잔, 옥타메틸시클로테트라실라잔, 1,3,5,7-테트라에틸-2,4,6,8-테트라메틸시클로테트라실라잔, 1,3,5,7-테트라비닐-2,4,6,8-테트라메틸시클로테트라실라잔, 1,2,3-트리에틸-2,4,6-트리메틸시클로트리실라잔, 1,2,3-트리비닐-1,3,5-트리메틸시클로트리실라잔을 들 수 있다.
실란 화합물은 유기 시클로기 외에 메틸기, 비닐기 등을 측쇄로서 갖는 것이다. 실란 화합물로서는 예컨대, (시클로헥세닐옥시)트리메틸실란, 시클로펜틸트리메톡시실란, 디메틸실라-11-크라운-4, 디메틸실라-14-크라운-5, 디메틸실라-17-크라운-6, 디메틸실라-20-크라운-7, 1,1-디메틸-1-실라-2-옥사시클로헥산, 페네틸트리메톡시실란을 들 수 있다.
이외의 환상 실리콘 화합물로서는 예컨대, 3-페닐헵타메틸트리실록산, 디비닐실록산벤조시클로부텐(DVS-BCB)을 들 수 있다.
메틸기의 탄소-수소 결합, 또는 비닐기의 탄소-탄소 2중 결합은 환상 구조를 구성하는 실리콘-산소 결합, 실리콘-질소 결합, 실리콘-탄소 결합에 비해 해리 에너지가 낮다. 이 때문에 비교적 낮은 여기 에너지를 부여함으로써 환상 구조의 분해를 저감하여 메틸기, 비닐기 등을 여기시킬 수 있다. 여기된 메틸기, 비닐기 등을 통해서, 원료가 서로 결합함으로써 환상 구조가 다량 유지된 다공질 저유전율막이 형성된다.
후술한 바와 같이, 본 실시 양태에서는 원료(처리 가스)는 여기 가스의 플라즈마와 접촉함으로써 간접적으로 여기된다. 이 때문에 상기 재료로 이루어지는 처리 가스를 비교적 낮은 에너지로 여기하여 환상 구조 함유율이 높은 다공질막을 형성할 수 있다.
또한, 형성되는 막의 공공도는 원료의 분자 구조(특히, 환상 구조)에 의해 결정된다. 이 때문에 원료를 적당히 선택함으로써 원하는 저유전 특성을 갖는 절연막을 수득할 수 있다.
공급 제어부(29)는 원료 공급원(28)으로부터의 원료 물자의 공급을 제어한다. 상기한 환상 실리콘 화합물은 통상, 대기 분위기에서 액체 또는 고체이다. 공급 제어부(29)는 원료가 고체인 경우 소정 형식의 정량 피더 등이 사용되고, 원료가 액체인 경우 기어 펌프 등을 사용할 수 있다. 공급 제어부(29)는 단위 시간당 소정량의 원료를 후술하는 기화실(30)에 공급한다.
기화실(30)은 히터, 가열 램프 등의 가열 기구를 구비하여 내부를 가열 가능한 용기로 구성한다. 기화실(30)의 내부는 원료 공급부로부터 공급된 고체 또는 액체의 원료가 기화되는 온도(비점 또는 승화 온도) 이상의 온도로 가열된다. 기화실(30)은 매스 플로우 컨트롤러(MFC)(31)를 통해서 처리 가스 공급 포트(26)에 접속되어 있다. 기화실(30)에 있어서, 원료(환상 실리콘 화합물)은 기화되어 MFC(31)에 의해서 소정의 유량으로 제어되어 챔버(12) 내에 공급된다.
챔버(12)의 측벽에는 여기 가스 공급 포트(32)가 마련되어 있다. 여기 가스 공급 포트(32)는 예컨대, 챔버(12)의 측벽에 대향하도록 2개 마련되어 있다. 또한, 여기 가스 공급 포트(32)는 3개 이상 마련할 수도 있다. 여기 가스 공급 포트(32)는 각각 후술하는 여기 가스 공급부(15)에 접속되어 있다.
여기 가스 공급부(15)는 여기 가스원(33)과, 액티베이터(34)를 구비한다. 여기 가스원(33)은 챔버(12)내에서, 상기한 출발 물질 가스를 여기(활성화)하기 위한 여기 가스를 공급한다. 여기 가스로서는 사용하는 처리 가스에 대하여 여기 가능한 물질이면 바람직하고, 아르곤(Ar), 네온(Ne), 크세논(Xe), 수소(H2), 질소(N2), 산소(O2), 메탄(CH4) 등에서 선택할 수 있다.
액티베이터(34)는 여기 가스원(33)에 MFC(35)를 통해서 접속되어 있다. 액티베이터(34)는 도시하지 않은 플라즈마 발생 기구를 구비하고, 그 내부에서 통과하는 여기 가스를 활성화하여 플라즈마를 발생시킨다. 액티베이터(34)가 구비하는 플라즈마 생성 기구는 예컨대, 마그네트론형, ECR형, ICP형, TCP형, 헬리콘파형 등의 플라즈마를 생성한다.
액티베이터(34)의 배기측은 여기 가스 공급 포트(32)에 접속되고, 생성된 여기 가스 플라즈마는 여기 가스 공급 포트(32)를 통해서 챔버(12) 내에 공급된다. 플라즈마는 라디칼, 전리이온 등의 고에너지 활성종을 포함하여 구성된다.
성막 처리시, 챔버(12) 내에는 처리 가스, 및 여기 가스 플라즈마가 공급된다. 처리 가스인 환상 실리콘 화합물은 여기 가스의 플라즈마에 포함되는 라디칼 등의 활성종에 의해서 여기되고, 이하에 설명하는 바와 같이 상술하도록, 피처리 기판(19) 표면에서 중합막을 형성한다.
시스템 컨트롤러(100)는 MPU(Micro Processing Unit), 메모리 등을 구비하는 마이크로 컴퓨터 제어 장치이다. 시스템 컨트롤러(100)는 처리 장치의 동작을 소정의 처리 순서에 따라 제어하기 위한 프로그램을 메모리에 기억하고, 이 프로그램에 따라 처리 장치의 배기부(13), 처리 가스 공급부(14), 여기 가스 공급부(15) 등의 각 부분에 제어 신호를 송신한다.
다음으로 상기 구성의 성막 장치(11)의 동작에 관해서 설명한다. 또한, 이하에 나타낸 예에서는 화학식 1에 나타낸 옥타메틸시클로테트라실록산을 출발 원료로서 사용하여 실리콘 절연막을 형성하는 경우에 관해서 설명한다. 또한, 여기 가스로서 Ar을 사용하는 경우에 관해서 설명한다.
우선, 스테이지(16)상에 피처리 기판(19)을 탑재하고, 정전 척(17)에 의해 고정한다. 그 후, 시스템 컨트롤러(100)는 배기부(13)에 의해 챔버(12)내를 소정의 압력, 예컨대, 1.3Pa 내지 1.3kPa(10mTorr 내지 10Torr) 정도로 조정한다.
한편으로 시스템 컨트롤러(100)는 히터(21)에 의해, 피처리 기판(19)을 소정 온도, 예컨대, 100℃ 정도로 가열하여, 피처리 기판(19)에 바이어스 전압을 인가한다.
이어서, 시스템 컨트롤러(100)는 처리 가스 공급부(14) 및 여기 가스 공급부(15)로부터 챔버(12) 내로의 처리 가스 및 여기 가스의 공급을 시작한다. 각 가스는 소정의 유량으로 챔버(12) 내에 공급된다. 물론, 처리 가스 공급원에서는 옥타메틸시클로테트라실록산의 가스가 챔버(12)내에 공급된다.
다음으로 시스템 컨트롤러(100)는 액티베이터(34)를 작동시킨다. 이에 따라 챔버(12) 내에는 여기 가스, 즉, Ar의 플라즈마가 공급된다. 생성된 플라즈마에는 Ar 라디칼, Ar 이온 등의 고에너지 활성종이 포함된다.
이들 활성종은 챔버(12) 내에서 처리 가스(옥타메틸시클로테트라실록산)와 혼합되고, 처리 가스 분자와 충돌하여 이것을 활성화(여기)한다. 여기 가스 플라즈마와의 접촉에 의해 챔버(12) 내에는 처리 가스의 라디칼, 이온 등이 생성된다.
처리간, 전극판(17a)에 의해서, 피처리 기판(19)에는 소정의 바이어스 전압, 예컨대, -100V 정도가 인가되어 있고, 생성된 처리 가스의 이온 등의 활성종은 피처리 기판(19)의 표면에 흡착된다. 피처리 기판(19)의 표면에 흡착되고, 또한, 가열됨으로써 이하에 나타낸 바와 같은 피처리 기판(19)의 표면에서의 막 형성 반응이 진행된다.
우선, Ar 라디칼 등의 활성종과의 접촉에 의해, 옥타메틸시클로테트라실록산 분자의 가장 결합 해리 에너지가 낮은 결합이 주로 여기된다. 즉, 분자의 측쇄 메틸기의 탄소-수소 결합이 가장 여기되기 쉽고(해리되기 쉽고), 예컨대, 하기 화학식 2에 나타낸 바와 같은 옥타메틸시클로테트라실록산의 라디칼이 생성된다. 그 외에도, 메틸기에 수소 양이온이 결합한 양이온 등이 생성된다.
생성된 옥타메틸시클로테트라실록산의 라디칼 등의 활성종은 바이어스 전압에 의해 피처리 기판(19)의 표면에 흡착된다. 흡착된 활성종은 주로 그 여기된 측쇄 부분에서 결합하여, 예컨대, 화학식 3에 나타낸 바와 같은 중합체를 형성한다.
측쇄끼리 결합함으로써 화학식 3에 나타낸 바와 같이, 막 중에 환상 구조가 유지된 상태로 막이 형성된다. 환상 구조는 그 내부에 공공을 갖고, 또한, 그 입체 장해의 크기에 의해 그 주위에도 공공을 형성한다는 점에서, 형성되는 막은 공공도가 높은 다공질 저유전율막을 구성한다.
상기한 바와 같이, 환상 실리콘 화합물을 여기시킴으로써, 다공질막을 형성할 수 있다. 여기서 처리 가스는 챔버(12)의 외부에서 생성된 여기용 가스의 플라즈마에 의해, 「간접적으로」 여기된다.
이 때문에 처리 가스에 부여되는 여기 에너지는 비교적 낮고, 측쇄 부분 이외의 여기는 억제된다. 즉, 예컨대, 챔버(12)의 내부에서 처리 가스의 플라즈마를 생성하여 여기시키는 경우보다도, 환상 구조의 분해, 파괴는 억제되고, 형성되는 막중에는 보다 많은 환상 구조가 유지 가능해진다. 따라서, 보다 유전율이 낮은 다공질 절연막의 형성이 가능해진다.
상기한 바와 같이 막 형성 반응이 진행되어, 피처리 기판(19)의 표면에는 소정 두께의 막이 형성된다. 시스템 컨트롤러(100)는 원하는 막 두께, 예컨대, 400nm(4000Å) 정도를 갖는 절연막이 형성되는 시간에 성막 처리를 종료한다. 시스템 컨트롤러(100)는 액티베이터(34)를 오프로 하고, 이어서, 처리 가스의 챔버(12)로의 공급을 정지한다. 그 후, 소정 시간, 여기되지 않은 여기 가스로 챔버(12) 내를 퍼지하여 바이어스 전압의 인가와 히터(21)에 의한 가열을 정지한다. 마지막으로 피처리 기판(19)이 챔버(12)로부터 반출된다. 이상으로 성막 공정은 종료된다.
이상 설명한 바와 같이, 본 실시 양태에서는 환상 화합물로 구성되는 처리 가스를 챔버(12) 외부에서 여기된 여기용 가스와 접촉 혼합시킴으로써 간접적으로 여기시키고 있다. 이와 같이, 처리 가스를 간접적으로 여기시켜 비교적 낮은 여기에너지를 이용하여 여기시킬 수 있다.
여기 에너지가 낮다는 점에서 환상 구조의 파괴를 억제하면서 막 형성 반응을 진행시킬 수 있다. 이에 의해, 막 중에 환상 구조가 다량 포함되는 이른바 저유전율 다공질막을 형성하는 것이 가능해진다.
본 발명은 상기 실시 양태의 설명에 한정되지 않고, 그 응용 및 변형 등은 임의이다.
상기 실시 양태에서는 스테이지(16)에 히터(21)를 매설하여 피처리 기판(19)을 가열시키는 것으로 했다. 그러나 가열 방법은 이에 한정되지 않고, 핫 월(hot wall) 형, 램프 가열형 등 어떤 가열 방법일 수도 있다.
상기 실시 양태에서는 여기 가스는 플라즈마로 하여 여기시키는 것으로 했다. 그러나 여기 가스의 여기 방법은 이에 한정되지 않고, 예컨대, 핫 필라멘트 등으로 여기된 여기 가스를 챔버(12) 내에 도입하도록 할 수도 있다.
상기 실시 양태에서는 환상 실록산 화합물, 환상 실라잔 화합물 또는 환상 유기기가 결합한 실란 화합물을 이용하여, 적어도 실리콘과 탄소를 포함하는 막(SiC, SiCN, SiOC 등)을 형성하는 것으로 했다. 그러나 이용하는 물질 및 막 종류는 상기 예에 한정되지 않는다.
예컨대, 상기 실란계 화합물과, 불소계 가스(예컨대, CF4, CClF3, SiF4등)을 이용하여 산소 함유 가스의 플라즈마를 이용하여 활성화함으로써 환상 구조를 막 중에 갖는 SiOF막이 형성된다. 또한, 본 발명은 SiN, SiOCN, SiON 또는 SiOX막의성막에도 적용할 수 있다.
본 발명은 반도체 장치 등의 전자 장치의 제조에 유용하다.
본 발명은 2001년 8월 30일에 출원된 일본 특허 출원 제 2001-261443호에 근거하고, 그 명세서, 특허 청구의 범위, 도면 및 요약서를 포함한다. 상기 출원에 있어서의 개시는 본 명세서 중에 그 전체가 참조로서 포함된다.

Claims (16)

  1. 챔버(11) 내에 피처리 기판(19)을 배치하는 단계,
    환상 구조를 갖는 물질을 포함하는 처리 가스를 상기 챔버(11)내에 도입하는 처리 가스 도입 단계, 및
    상기 처리 가스를 여기시키기 위한 여기용 가스를 여기 상태로 상기 챔버(11)내에 도입하는 여기용 가스 도입 단계를 구비하는 것을 특징으로 하는 성막 방법.
  2. 제 1 항에 있어서,
    상기 여기용 가스 도입 단계에서 상기 여기용 가스의 플라즈마를 도입하는 것을 특징으로 하는 성막 방법.
  3. 제 1 항에 있어서,
    상기 피처리 기판(19)에 바이어스 전압을 인가하는 단계를 추가로 구비한 것을 특징으로 하는 성막 방법.
  4. 제 2 항에 있어서,
    상기 피처리 기판(19)에 바이어스 전압을 인가하는 단계를 추가로 구비한 것을 특징으로 하는 성막 방법.
  5. 내부에 피처리 기판(19)이 배치되는 챔버(11),
    환상 구조를 갖는 물질을 포함하는 처리 가스를 상기 챔버(11)내에 도입하기 위한 처리 가스 도입부(26), 및
    상기 처리 가스를 여기시키기 위한 여기용 가스를 여기 상태로 상기 챔버(11)에 도입하기 위한 여기용 가스 도입부(32)를 구비하는 것을 특징으로 하는 성막 장치.
  6. 제 5 항에 있어서,
    상기 챔버(11)의 외부에 설치되고 상기 여기용 가스 플라즈마를 생성하는 플라즈마 생성부(34)를 추가로 구비하는 것을 특징으로 하는 성막 장치.
  7. 제 5 항에 있어서,
    상기 피처리 기판(19)에 바이어스 전압을 인가하기 위한 전압 인가부(20)를 추가로 구비하는 것을 특징으로 하는 성막 장치.
  8. 제 6 항에 있어서,
    상기 피처리 기판(19)에 바이어스 전압을 인가하기 위한 전압 인가부(20)를 추가로 구비하는 것을 특징으로 하는 성막 장치.
  9. 제 5 항에 있어서,
    상기 처리 가스는 환상 구조로서, 적어도 환상 실록산 구조, 환상 실라잔 구조 또는 유기환상 구조 중 어느 하나를 포함하는 물질로 구성되는 것을 특징으로 하는 성막 장치.
  10. 제 6 항에 있어서,
    상기 처리 가스는 환상 구조로서, 적어도 환상 실록산 구조, 환상 실라잔 구조 또는 유기환상 구조 중 어느 하나를 포함하는 물질로 구성되는 것을 특징으로 하는 성막 장치.
  11. 제 7 항에 있어서,
    상기 처리 가스는 환상 구조로서, 적어도 환상 실록산 구조, 환상 실라잔 구조 또는 유기환상 구조 중 어느 하나를 포함하는 물질로 구성되는 것을 특징으로 하는 성막 장치.
  12. 제 8 항에 있어서,
    상기 처리 가스는 환상 구조로서, 적어도 환상 실록산 구조, 환상 실라잔 구조 또는 유기환상 구조 중 어느 하나를 포함하는 물질로 구성되는 것을 특징으로 하는 성막 장치.
  13. 제 5 항에 있어서,
    상기 여기용 가스는 아르곤, 네온, 크세논, 수소, 질소, 산소 및 메탄 중 어느 하나 이상을 포함하여 구성되는 것을 특징으로 하는 성막 장치.
  14. 제 6 항에 있어서,
    상기 여기용 가스는 아르곤, 네온, 크세논, 수소, 질소, 산소 및 메탄 중 어느 하나 이상을 포함하여 구성되는 것을 특징으로 하는 성막 장치.
  15. 제 7 항에 있어서,
    상기 여기용 가스는 아르곤, 네온, 크세논, 수소, 질소, 산소 및 메탄 중 어느 하나 이상을 포함하여 구성되는 것을 특징으로 하는 성막 장치.
  16. 제 8 항에 있어서,
    상기 여기용 가스는 아르곤, 네온, 크세논, 수소, 질소, 산소 및 메탄 중 어느 하나 이상을 포함하여 구성되는 것을 특징으로 하는 성막 장치.
KR1020047003005A 2001-08-30 2002-08-30 성막 방법 및 성막 장치 KR100778947B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001261443 2001-08-30
JPJP-P-2001-00261443 2001-08-30
PCT/JP2002/008819 WO2003019645A1 (fr) 2001-08-30 2002-08-30 Procede et appareil de formation d'un film

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020067016087A Division KR20060097768A (ko) 2001-08-30 2002-08-30 성막 방법 및 성막 장치

Publications (2)

Publication Number Publication Date
KR20040029108A true KR20040029108A (ko) 2004-04-03
KR100778947B1 KR100778947B1 (ko) 2007-11-22

Family

ID=19088491

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020067016087A KR20060097768A (ko) 2001-08-30 2002-08-30 성막 방법 및 성막 장치
KR1020047003005A KR100778947B1 (ko) 2001-08-30 2002-08-30 성막 방법 및 성막 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020067016087A KR20060097768A (ko) 2001-08-30 2002-08-30 성막 방법 및 성막 장치

Country Status (5)

Country Link
US (1) US20040253777A1 (ko)
JP (1) JP3978427B2 (ko)
KR (2) KR20060097768A (ko)
CN (1) CN1305119C (ko)
WO (1) WO2003019645A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI282124B (en) 2002-11-28 2007-06-01 Tosoh Corp Insulating film material containing an organic silane compound, its production method and semiconductor device
JP4434146B2 (ja) * 2003-11-28 2010-03-17 日本電気株式会社 多孔質絶縁膜及びその製造方法並びに多孔質絶縁膜を用いた半導体装置
TW200527536A (en) 2004-02-13 2005-08-16 Matsushita Electric Ind Co Ltd Method for forming organic/inorganic hybrid insulation film
US7129187B2 (en) * 2004-07-14 2006-10-31 Tokyo Electron Limited Low-temperature plasma-enhanced chemical vapor deposition of silicon-nitrogen-containing films
US8513448B2 (en) 2005-01-31 2013-08-20 Tosoh Corporation Cyclic siloxane compound, a material for forming Si-containing film, and its use
EP2256123B1 (en) 2005-01-31 2013-08-14 Tosoh Corporation Cyclic siloxane compound, a material for forming Si-containing film, and its use
FR2887891B1 (fr) * 2005-07-01 2007-09-21 Commissariat Energie Atomique Materiau a base de polysiloxane et a faible hysteresis de mouillage et procede de depot d'un tel materiau.
JP2007165717A (ja) * 2005-12-15 2007-06-28 Tokyo Electron Ltd 成膜方法及び成膜装置
CN101310370A (zh) * 2006-01-13 2008-11-19 东京毅力科创株式会社 多孔质膜的成膜方法和计算机可读的记录介质
WO2008010591A1 (fr) * 2006-07-21 2008-01-24 Nec Corporation Procédé de formation d'un film isolant poreux
JP4743229B2 (ja) * 2008-05-29 2011-08-10 国立大学法人東北大学 中性粒子を用いた半導体装置の成膜方法
JP5164079B2 (ja) * 2009-10-21 2013-03-13 国立大学法人東北大学 低誘電率絶縁膜の形成方法
WO2011043337A1 (ja) * 2009-10-05 2011-04-14 国立大学法人東北大学 低誘電率絶縁膜およびその形成方法
JP5164078B2 (ja) * 2009-10-05 2013-03-13 国立大学法人東北大学 低誘電率絶縁膜
US10325773B2 (en) 2012-06-12 2019-06-18 Novellus Systems, Inc. Conformal deposition of silicon carbide films
US9234276B2 (en) 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US10832904B2 (en) 2012-06-12 2020-11-10 Lam Research Corporation Remote plasma based deposition of oxygen doped silicon carbide films
US9371579B2 (en) * 2013-10-24 2016-06-21 Lam Research Corporation Ground state hydrogen radical sources for chemical vapor deposition of silicon-carbon-containing films
JP6345010B2 (ja) * 2014-07-10 2018-06-20 キヤノン株式会社 インクジェット記録ヘッド用基板の製造方法
US20160314964A1 (en) 2015-04-21 2016-10-27 Lam Research Corporation Gap fill using carbon-based films
US10840087B2 (en) 2018-07-20 2020-11-17 Lam Research Corporation Remote plasma based deposition of boron nitride, boron carbide, and boron carbonitride films
KR20230085953A (ko) 2018-10-19 2023-06-14 램 리써치 코포레이션 갭 충진 (gapfill) 을 위한 도핑되거나 도핑되지 않은 실리콘 카바이드 증착 및 원격 수소 플라즈마 노출

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4863755A (en) * 1987-10-16 1989-09-05 The Regents Of The University Of California Plasma enhanced chemical vapor deposition of thin films of silicon nitride from cyclic organosilicon nitrogen precursors
US4883686A (en) * 1988-05-26 1989-11-28 Energy Conversion Devices, Inc. Method for the high rate plasma deposition of high quality material
WO2004089046A1 (ja) * 1991-11-05 2004-10-14 Nobumasa Suzuki 無端環状導波管を有するマイクロ波導入装置及び該装置を備えたプラズマ処理装置
KR0168699B1 (ko) * 1993-09-27 1999-02-01 사토 후미오 여기산소 또는 여기가스의 생성방법 및 공급방법
JPH07115091A (ja) * 1993-10-18 1995-05-02 Sony Corp 半導体装置における絶縁膜形成方法及びｃｖｄ装置
JP2899600B2 (ja) * 1994-01-25 1999-06-02 キヤノン販売 株式会社 成膜方法
US5846649A (en) * 1994-03-03 1998-12-08 Monsanto Company Highly durable and abrasion-resistant dielectric coatings for lenses
US5888593A (en) * 1994-03-03 1999-03-30 Monsanto Company Ion beam process for deposition of highly wear-resistant optical coatings
GB2301939B (en) * 1994-03-25 1998-10-21 Amoco Enron Solar Increasing Stabilized Performance of Amorphous Silicon Based Devices Produced by Highly Hydrogen Diluted Lower Temperature Plasma Deposition
KR100207444B1 (ko) * 1995-03-14 1999-07-15 윤종용 반도체 장치의 고유전막/전극 및 그 제조방법
JP3440714B2 (ja) * 1995-12-11 2003-08-25 ソニー株式会社 シリコン化合物系絶縁膜の成膜方法
CN1164125A (zh) * 1996-02-20 1997-11-05 株式会社日立制作所 等离子体处理方法和装置
US6143081A (en) * 1996-07-12 2000-11-07 Tokyo Electron Limited Film forming apparatus and method, and film modifying apparatus and method
US6028012A (en) * 1996-12-04 2000-02-22 Yale University Process for forming a gate-quality insulating layer on a silicon carbide substrate
US6413583B1 (en) * 1998-02-11 2002-07-02 Applied Materials, Inc. Formation of a liquid-like silica layer by reaction of an organosilicon compound and a hydroxyl forming compound
US6660656B2 (en) * 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US6303523B2 (en) * 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6583048B2 (en) * 2001-01-17 2003-06-24 Air Products And Chemicals, Inc. Organosilicon precursors for interlayer dielectric films with low dielectric constants
US6936551B2 (en) * 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
US7867923B2 (en) * 2007-10-22 2011-01-11 Applied Materials, Inc. High quality silicon oxide films by remote plasma CVD from disilane precursors

Also Published As

Publication number Publication date
KR20060097768A (ko) 2006-09-15
JPWO2003019645A1 (ja) 2004-12-16
KR100778947B1 (ko) 2007-11-22
CN1305119C (zh) 2007-03-14
CN1545724A (zh) 2004-11-10
US20040253777A1 (en) 2004-12-16
WO2003019645A1 (fr) 2003-03-06
JP3978427B2 (ja) 2007-09-19

Similar Documents

Publication Publication Date Title
KR100778947B1 (ko) 성막 방법 및 성막 장치
KR101141459B1 (ko) 하부 배리어 층에 저 유전체 상수 (ｋ) 다공성 막의 부착을촉진하는 기술
KR100730844B1 (ko) 유전 상수가 극히 낮은 플라즈마 강화 ｃｖｄ 막
US7422776B2 (en) Low temperature process to produce low-K dielectrics with low stress by plasma-enhanced chemical vapor deposition (PECVD)
JP4723565B2 (ja) 低誘電率ナノ細孔性膜の多段階硬化
US20080107573A1 (en) Method for forming an ultra low dielectric film by forming an organosilicon matrix and large porogens as a template for increased porosity
US7772130B2 (en) Insulation film forming method, insulation film forming system, and semiconductor device manufacturing method
JP2015521375A (ja) 流動性膜のための改善された緻密化
WO2013062756A1 (en) Treatments for decreasing etch rates after flowable deposition of silicon-carbon-and-nitrogen-containing layers
WO2003095702A2 (en) Method for curing low dielectric constant film by electron beam
US9850574B2 (en) Forming a low-k dielectric layer with reduced dielectric constant and strengthened mechanical properties
JP4044637B2 (ja) プラズマ励起ｃｖｄ膜の界面品質改良のための方法
JP2003530481A (ja) 無機／有機誘電体フィルムを堆積させるシステム及び方法
US7601402B2 (en) Method for forming insulation film and apparatus for forming insulation film
JP2007221165A (ja) プラズマｃｖｄ成膜方法及びプラズマｃｖｄ成膜装置
JP2007027792A (ja) 絶縁膜の形成方法及び絶縁膜の形成装置
JP2004158793A (ja) 絶縁膜の形成方法及び絶縁膜の形成装置
JP2004152794A (ja) 絶縁膜の形成方法及び絶縁膜の形成装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
E902 Notification of reason for refusal
B601 Maintenance of original decision after re-examination before a trial
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20111019

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee