JP2004158793A - 絶縁膜の形成方法及び絶縁膜の形成装置 - Google Patents

絶縁膜の形成方法及び絶縁膜の形成装置 Download PDF

Info

Publication number
JP2004158793A
JP2004158793A JP2002325375A JP2002325375A JP2004158793A JP 2004158793 A JP2004158793 A JP 2004158793A JP 2002325375 A JP2002325375 A JP 2002325375A JP 2002325375 A JP2002325375 A JP 2002325375A JP 2004158793 A JP2004158793 A JP 2004158793A
Authority
JP
Japan
Prior art keywords
insulating film
film
forming
plasma
bias voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002325375A
Other languages
English (en)
Inventor
Yusaku Kashiwagi
勇作 柏木
Keiei Kagawa
恵永 香川
Motoichi Tei
基市 鄭
Tomohisa Hoshino
智久 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2002325375A priority Critical patent/JP2004158793A/ja
Publication of JP2004158793A publication Critical patent/JP2004158793A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】膜特性が良好で、空孔率の高い絶縁膜の形成方法及び絶縁膜の形成装置を提供する。
【解決手段】1,3,5−トリメチル−1,3,5−トリビニルシロキサン(V3D3)とイソプロピルアルコール(IPA)とを出発物質とするプラズマCVDによる成膜の際に、プラズマに高周波バイアス電圧を印加する。このバイアスにより、プラズマ中の粒子を効率よくウェハW側に引き寄せ、IPAのフラグメントを緩やかな結合で取り込んだシロキサン構造を有するSiOC膜を形成する。このように形成された膜中のフラグメント等は、低いエネルギーで結合しているため、アニールにより容易に脱離し、基本骨格を保持して、膜中に空孔を形成することができる。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、絶縁膜の形成方法及びその装置に関し、特に、空孔を有する低誘電率を有する絶縁膜の形成方法及びその装置に関する。
【0002】
【従来の技術】
近時、半導体装置の高速化、小型化の要請を背景として、半導体素子の多層化及び配線の微細化が進められている。例えば、0.15μm以下の設計ルールに対しては、多層構造を有する配線の信号伝播速度が遅延し、所望の高速化が図れないという問題がある。この微細化に伴う配線遅延の増大を防ぐためには、配線の層間絶縁膜の低誘電率化が有効である。
【0003】
そこで、従来、種々の絶縁膜形成材料が検討されてきた。なかでも、膜中に存在する空孔により、膜としての誘電率が材料固有の誘電率より低下するという観点から、空孔が形成された絶縁膜が注目されている。
【0004】
このような絶縁膜の形成方法として、例えば、CVD(Chemical Vapor Deposition)等により、低沸点成分若しくは分解し易い分子群である炭化水素化合物等を含む絶縁膜を成膜し、後処理により、この炭化水素化合物を除去し、マトリックスの膜中に空孔を形成する方法が検討されている。
【0005】
【発明が解決しようとする課題】
しかし、炭化水素化合物のCH基と絶縁膜の骨格構造(例えば、シロキサン構造)との結合が比較的強いため、炭化水素化合物を除去するためには、高いエネルギーを膜に印加することが必要となる。このため、空孔を形成する際に、膜の骨格構造そのものにダメージを与え、絶縁膜としての機能を劣化させてしまうという問題があった。
【0006】
本発明は、上記実状に鑑みてなされたもので、膜特性が良好で、空孔率の高い絶縁膜の形成方法及び絶縁膜の形成装置を提供することを目的とする。
【0007】
【課題を解決するための手段】
上記目的を達成するため、本発明の第1の観点に係る絶縁膜の形成方法は、
プラズマCVDにより絶縁膜を被処理体上に形成する絶縁膜形成ステップを備え、
前記絶縁膜形成ステップは、プラズマ中の粒子が前記被処理体に引き寄せられるように、バイアス電圧を印加するバイアス電圧印加ステップを含む、
ことを特徴とする。
【0008】
この方法によれば、有機化合物が励起されて発生したイオン性有機分子が、基板側に印加された高周波バイアスにより、基板表面に引き寄せられて、膜の主成分であるシリコン化合物と絶縁膜を形成する。この絶縁膜中に含まれる有機分子は、原料である有機化合物の分子構造の全部又は一部をそのまま有するものがある。アニールステップでは、比較的低いエネルギーでこの有機分子を絶縁膜から脱離させ得るので、絶縁膜を構成する骨格構造に与えるダメージは極めて小さい。従って、膜特性が良好で、空孔率の高い絶縁膜を容易に形成することができる。
【0009】
絶縁膜形成ステップでは、膜形成物質と有機分子とを出発物質とするプラズマCVDにより、膜形成物質を基本構造として形成される膜中に、有機分子およびその分解生成物の少なくとも一方が含まれる絶縁膜を被処理体に形成することができる。
【0010】
バイアス電圧印加ステップでは、高周波電圧を印加することが望ましい。
【0011】
バイアス電圧印加ステップでは、被処理体の表面がエッチングされない程度の出力でバイアス電圧を印加することが望ましい。
【0012】
絶縁膜形成ステップにて形成された絶縁膜をアニールするアニールステップをさらに備えることができる。
【0013】
アニールステップでは、絶縁膜を励起ガスに暴露し、または、熱処理するようにしてもよい。
【0014】
膜形成物質はシリコン化合物から構成されることが望ましい。
【0015】
有機分子は極性基を含んで構成されることが望ましい。
【0016】
有機分子は低級アルコールから構成されるることがさらに望ましい。
【0017】
上記目的を達成するため、本発明の第2の観点に係る絶縁膜の形成装置は、
被処理体を収容するチャンバと、
前記チャンバ内にプラズマを生成するプラズマ生成手段と、
プラズマ中の粒子が前記被処理体に引き寄せられるように、バイアス電圧を印加するバイアス電圧印加手段と、
を備える、
ことを特徴とする。
【0018】
【発明の実施の形態】
本発明の実施の形態にかかる絶縁膜の形成方法について、以下図面を参照して説明する。本実施の形態の絶縁膜の形成方法によれば、シリコン(Si)と酸素素(O)と炭素(C)とを主成分として構成され、空孔率の高い、即ち、低誘電率の絶縁膜(以下、SiOC系膜)が形成される。
【0019】
図1に、本実施の形態の絶縁膜の形成方法を実施するための装置の構成例を示す。
本実施の形態の処理装置は、上下平行に対向する電極を有する、いわゆる平行平板型プラズマCVD装置として構成され、半導体ウェハ(以下、ウェハW)の表面にSiOC系膜をCVDにより成膜する。
【0020】
図1を参照して、処理装置11は、円筒形状のチャンバ12を有する。チャンバ12は、アルマイト処理(陽極酸化処理)されたアルミニウム等の導電性材料からなる。また、チャンバ12は接地されている。
【0021】
チャンバ12の底部には排気口13が設けられている。排気口13には、ターボ分子ポンプなどの真空ポンプを備える排気装置14が接続されている。排気装置14は、チャンバ12内を所定の圧力まで排気する。また、チャンバ12の側壁にはゲートバルブ15が設けられている。ゲートバルブ15を開放した状態で、チャンバ12の外部との間でのウェハWの搬入出がなされる。
【0022】
除害装置35は、排気装置14により排出されたチャンバ12内の雰囲気ガスを無害化するための装置である。除害装置35は、所定の触媒により雰囲気ガスを燃焼あるいは熱分解して、無害な物質に変換する。
【0023】
チャンバ12の底部には略円柱状のサセプタ支持台16が設けられている。サセプタ支持台16の上には、ウェハWの載置台としてのサセプタ17が設けられている。サセプタ17は下部電極としての機能を有し、サセプタ支持台16とサセプタ17との間は、セラミックなどの絶縁体18により絶縁されている。
【0024】
サセプタ支持台16の内部には、ウェハWを所定温度に加熱するための、図示しないヒータが埋設されている。また、サセプタ支持台16の内部には、さらに下部冷媒流路19が設けられている。下部冷媒流路19には冷媒が循環している。ウェハWはヒータにより所望の温度に制御される。また、下部冷媒流路19を冷媒が循環することにより、サセプタ17等の部材の過熱が防止される。
【0025】
サセプタ支持台16には、半導体ウエハWの受け渡しをするためのリフトピン20が設けられており、リフトピン20はシリンダ(図示せず)により昇降可能となっている。また、サセプタ17は、その***部が凸状の円板状に成形され、その上にウエハWと略同形の図示しない静電チャックが設けられている。サセプタ17上に載置されたウェハWは、直流電圧が印加されることにより静電吸着される。
【0026】
下部電極として機能するサセプタ17には、第1の高周波電源21が第1の整合器22を介して接続されている。第1の高周波電源21は0.1〜5MHzの範囲の周波数の電圧を、例えば、300Wで印加する。第1の高周波電源21に上記範囲の周波数の電圧を印加することにより、後述するように、プラズマ中の有機分子およびそのフラグメントが効率的にウエハWに引き寄せられる。
【0027】
サセプタ17の上方には、このサセプタ17と平行に対向してシャワーヘッド23が設けられている。シャワーヘッド23のサセプタ17に対向する面には、多数のガス穴24を有する、アルミニウム等からなる電極板25が備えられている。また、シャワーヘッド23は、電極支持体26により、チャンバ12の天井部分に支持されている。シャワーヘッド23の内部には、上部冷媒流路27が設けられている。上部冷媒流路27には冷媒が循環し、シャワーヘッド23は所望の温度に制御される。
【0028】
さらに、シャワーヘッド23にはガス導入管28が接続されている。ガス導入管28は、1,3,5−トリメチル−1,3,5−トリビニルシクロトリシロキサン(V3D3)ガス源29と、イソプロピルアルコール(IPA)ガス源30と、アルゴン(Ar)ガス源31と、に、図示しないマスフローコントローラ、バルブ等を介して接続されている。V3D3とIPAとは常温ではともに液体であるので、図示しない加熱部等により気化した状態で、各ガス源29、30に供給される。
【0029】
各ガス源29〜31からの処理ガスは、ガス導入管28を介してシャワーヘッド23の内部に形成された中空部(図示せず)に混合されて供給される。シャワーヘッド23内に供給されたガスは、中空部で拡散され、シャワーヘッド23のガス穴24からウェハWの表面に供給される。
【0030】
シャワーヘッド23には、第2の高周波電源32が接続されており、その給電線には第2の整合器33が介在されている。第2の高周波電源32は、13〜150MHzの範囲の周波数の電圧を印加し、このように高い周波数を印加することにより、シャワーヘッド23は上部電極として機能し、チャンバ12内に好ましい解離状態でかつ高密度のプラズマを形成する。
【0031】
制御部34は、ウェハWへの成膜処理を含む、処理装置11全体の動作を制御する。制御部34は、MPU(Micro Processing Unit)、メモリ等を備えるマイコン制御装置である。制御部34は、装置各部を所定の処理シーケンスに従って制御するためのプログラムをメモリに記憶し、このプログラムにしたがって、装置各部に制御信号を送信する。
【0032】
以下、上記処理装置11を用いた絶縁膜の形成方法について説明する。図2に、本実施の形態の製造方法のタイミング図を示す。なお、図2に示すタイミング図は一例であり、同様の効果を奏する構成であればいかなるものであってもよい。
【0033】
まず、未処理のウェハWが、図示しない搬送アームに保持されて開放状態のゲートバルブ15を介してチャンバ12内に搬入される。搬送アームは、ウェハWを上昇位置にあるリフトピン20に受け渡し、チャンバ12内から退出する。その後、ウェハWはリフトピン20の下降により、サセプタ17上に載置される。ウェハWは、静電チャックによりサセプタ17上に固定される。
【0034】
次いで、制御部34は、排気装置14により、チャンバ12内を、例えば、50Pa(3.8×10−1Torr)とする。また同時に、制御部34は、サセプタ17の温度を、400℃以下の温度、例えば、25℃(室温)に設定する。ここで、後述するように、温度は低い方が高い成膜速度が得られ好ましい。
【0035】
その後、各ガス源29〜31から、V3D3、IPAおよびArガスが、所定の流量でチャンバ12内に供給される。処理ガスの混合ガスは、シャワーヘッド23のガス穴24からウエハWに向けて均一に吐出される。V3D3、IPAおよびArの供給は、例えば、V3D3/IPA/Ar=30/10/100の流量比(各sccm)で行われる。
【0036】
その後、第2の高周波電源32により、例えば、27MHzの高周波電圧が上部電極(シャワーヘッド23)に印加される。これにより、上部電極と下部電極(サセプタ17)との間に高周波電界が生じ、混合ガスのプラズマが生成する。プラズマ中の、励起されたV3D3同士が、ときにはIPAを介して、ラジカル反応により結合することにより、ウェハWの表面で膜形成が進行する。
このとき、第1の高周波電源21は、例えば、2MHzの高周波電圧を下部電極に印加する。
【0037】
制御部34は、上部電極への高周波電圧の印加を数秒乃至数十秒間行い、これにより、ウェハW表面に、例えば、100nm〜400nm(1000Å〜4000Å)の厚さのSiOC系膜が形成される。高周波電圧の印加開始から所定時間後、制御部34は、上部電極および下部電極への高周波電圧の印加を停止するとともに、V3D3ガス源29およびIPAガス源30からのV3D3およびIPAの導入を停止する。以上で成膜工程は終了する。このとき、Arは、パージガスとして、チャンバ12内を流されている。
【0038】
ここで、上記成膜工程においては、下部電極(サセプタ17)に、例えば、300Wの高周波電圧を印加しつつ成膜を行っている。このように、下部電極に高周波電圧を印加することにより、成膜速度の向上および好ましい構造を有する膜の形成が可能となる。下部電極への電圧印加によるこれらの効果は、以下のような原理に基づくと考えられる。
【0039】
上部電極への高周波電圧の印加により生成したプラズマ中には、V3D3およびIPAの励起により生成した、その分子構造が保持されたラジカル又はイオンの他に、分解されたフラグメントが含まれる。このようなフラグメントとしては、例えば、ビニル基、メチル基、アセチル基、水素等の、イオン(主として正イオン)やラジカルが存在すると考えられる。
【0040】
このようなプラズマに対して、下部電極に所定の電圧が印加されていることにより、プラズマは、下部電極との間の電位差によってバイアスされる。このため、プラズマ中のイオンは、下部電極、実際には、ウェハW、に向かって加速されて引き寄せられる。
【0041】
プラズマ中の粒子は、電子や他の粒子との衝突(結合、再結合)によって、イオン、ラジカル、中性というようにその荷電状態が変化する。従って、プラズマ中の粒子は、イオンに限らず全体として、ウェハWに対して加速される。
【0042】
ウェハWの表面近傍に引き寄せられた粒子のうちのV3D3(および/またはIPA)のラジカルが結合することにより、シロキサン骨格を有するSiOC膜が形成される。このとき、プラズマ中の、V3D3およびIPA分子ならびにこれらの分解生成物であるフラグメント(以下、フラグメント等)もまたウェハWに引き寄せられており、シロキサン構造中に取り込まれることとなる。
【0043】
上記シロキサン構造中では、フラグメント等は、比較的元の分子形態を維持した状態で、緩やかな結合状態でとりこまれている。ここで、緩やかな結合状態とは、分子間力、アンカー効果等の比較的低いエネルギーで結合している状態を言う。
【0044】
図3に、バイアス電圧を下部電極に印加した場合と印加しない場合に形成される膜について、FT−IR(フーリエ変換赤外分光分析)により分析した結果を示す。
【0045】
図3から、バイアス電圧を印加した場合には、印加しない場合と比べ、形成された膜には、OH結合、C=O結合、SiH結合などが、CHx結合に加えて多く含まれていることがわかる。
【0046】
このように、下部電極へのバイアス電圧の印加により、プラズマ中の粒子がウェハWに効果的に引き寄せられ、本来膜構造を構成しないフラグメントを取り込んだ膜が形成される。このようにフラグメントを含む膜が形成されるため、高い成膜速度が得られる。
【0047】
下記表1に、バイアス電圧を下部電極に印加した場合と、印加しない場合との成膜速度を調べた結果を示す。表1に示す結果は、室温(25℃)および370℃で処理したときの結果である。
【0048】
【表1】
Figure 2004158793
【0049】
表1の結果から、室温(25℃)及び370℃のいずれの温度においても、バイアス電圧を印加した場合には、印加しない場合と比較して、約7〜10倍の成膜速度が得られることがわかる。
また、処理温度は、比較的低温(室温)で処理する方が、より高い成膜速度が得られ、好ましいことがわかる。このように、比較的高温で成膜速度が低いのは、IPA分子等の結合エネルギーが低いため、一旦膜中に取り込まれても熱エネルギーによって脱離しやすいためと考えられる。
【0050】
上述のように、下部電極にバイアス電圧を印加しつつプラズマCVDを行うことにより、フラグメント等を緩やかな結合状態でその内部に含む膜が、高い成膜速度で形成される。
【0051】
上記成膜工程の後、制御部34は、Arガスによるチャンバ12内のパージを所定時間行い、チャンバ12内から、残存したV3D3およびIPAを除去する。このとき、制御部34は、サセプタ17の温度を、450℃以下の温度、例えば、450℃に設定し、また、圧力を、例えば、1.3×10−3Pa(1×10−5Torr)とする。
【0052】
次いで、制御部34は、形成された絶縁膜にアニールを施す。アニールは、例えば、ウェハWを450℃で2時間加熱することにより行われる。アニールにより、シロキサン構造中に緩やかに結合されたフラグメントが脱離する。脱離したフラグメント等は、排気ガスとしてチャンバ12外に排出される。
【0053】
図4(a)および(b)に、バイアス電圧を印加して形成した絶縁膜について、アニール処理の前後で比較したFT−IR分析結果を示す。図4(b)は、図4(a)の、波数1500〜1200(1/cm)の拡大図である。
図4(a)から、アニール処理により、成膜工程で導入されたIPA分子等に由来するOH結合)、C=O結合等が消滅している一方で、シロキサン構造本来のSi−O、Si−CH骨格が残されていることがわかる。
【0054】
また、図4(b)から、Si−CH3結合が保持される一方で、原料由来の基、すなわち、ビニル基成分(CH2 in Vy)、CH2(CH2 asym)等が、アニールにより除去されていることがわかる。Si−CH3結合が多く保持されていることは、低い誘電率等の好ましい膜特性が得られ、好ましい。
【0055】
上記結果から、アニールにより、シロキサン結合を含む基本骨格を保持しつつ、膜中のフラグメント等を除去することができる。前述したように、フラグメント等は、膜中に緩やかな結合状態で取り込まれているので、アニールにより容易に脱離する。即ち、基本骨格にダメージを与えることなく、膜中に空孔を形成することができる。よって、高品質の、空孔度の高い、いわゆる低誘電率膜の形成が可能である。
【0056】
上記アニール処理の後、制御部34は、図示しないヒータの加熱を停止するとともに、チャンバ12内の圧力をチャンバ12外の圧力程度まで戻す。その後、静電チャックは解除され、リフトピン20が上昇する。次いで、ゲートバルブ15が開放されて、搬送アームがチャンバ12内に侵入する。搬送アームによりウェハWがチャンバ12外に搬出される。
【0057】
以下同様にして、所定枚数の未処理のウェハWは、順次チャンバ12内に搬入され、図2に示すように、成膜処理、アニール処理を施され、所定厚さの絶縁膜が形成された基板として搬出される。
【0058】
以上説明したように、本発明においては、プラズマCVDによる成膜の際に、下部電極を介してプラズマにバイアス電圧を印加している。バイアスにより、プラズマ中の粒子は、本来膜構造に寄与しない有機分子のフラグメント等を含め、ウェハWに対して効率よく高速に引き寄せられる。ウェハW表面における成膜反応は、これらのフラグメントを緩やかな結合状態で取り込んだ状態で進行する。このように、バイアスにより、プラズマ中の粒子がウェハWに対して効率よく引き寄せられ、また、成膜がフラグメント等を取り込んで進行することから、高い成膜速度が得られる。
また、このように形成された膜中のフラグメント等は、低いエネルギーで結合しているため、アニールにより容易に脱離し、基本骨格を保持しつつ除去可能である。
このように、膜のダメージを抑制しつつ膜中に空孔を形成することができ、特性の良好な、空孔率の高い絶縁膜を形成することができる。
【0059】
本発明は、上記の実施の形態に限定されず、種々の変形及び応用が可能である。
【0060】
上記実施の形態では、絶縁膜としてSiOC系膜を、V3D3を原料化合物として形成した。本発明の絶縁膜は、SiOC系膜に限定されず、SiC、SiN、SiCN、SiOF、またはSiOx等の構造を有する絶縁膜であっても良い。また、SiOC系膜を形成する原料としては、V3D3の代わりに、オクタメチルチロテトラシロキサン(D4)、ヘキサエチルシクロトリシロキサン、ヘキサメチルシクロトリシロキサン、オクタフェニルシクロトリシロキサン、テトラエチルシクロテトラシロキサン等の環状シロキサン化合物を使用することができるが、これらに限定されない。
また、SiOC系膜に限らず、SiC膜、SiCN膜、CF膜等、他のいかなる膜にも適用可能である。
【0061】
また、空孔形成のための有機分子としてIPAを使用したが、いかなる有機分子も使用可能である。使用する有機分子としては、分子内にOH基、COOH基等の極性基を有するものが好ましい。このような極性基を有する分子は、励起されて容易にイオン性分子となり、バイアス効果が特に期待できるからである。例えば、アルコール類としては、直鎖アルキルアルコール類、環状アルキルアルコール類、芳香族アルコール類、及び各種ケトン類、各種エーテル類等これらの誘導体等が使用できる。特に、分子量の小さい低級アルコールを好適に使用できる。
【0062】
上記実施の形態では、アニール処理は、減圧下での図示しないヒータによる加熱により行うものとした。しかし、ランプ、電磁誘導加熱等によって加熱するようにしてもよい。また、加熱温度、時間等も、適宜選択可能である。また、希釈ガス(Ar、N等)の通流下で加熱してもよい。
また、アニールは加熱に限らず、プラズマアニールを用いてもよい。この場合、Ar、He、Ne、Xe、N等の不活性ガスのプラズマに、形成された絶縁膜を曝露するようにすればよい。さらに、H、O、CH、SiF等のガスのプラズマを用いて、プラズマ中に含まれるラジカル等の活性種に曝露するようにしてもよい。
【0063】
さらに、上記例では、アニール処理は、成膜処理と同一のチャンバ12内で行なうものとした。しかし、このような1チャンバ型に限らず、それぞれ別のチャンバを用いて、膜形成処理とアニール処理とを行うようにしても良い。例えば、図5(a)、(b)にそれぞれ示すように、いわゆるin−situ型(複数チャンバ型)とex−situ型(複数装置型)の構成を使用することができる。
【0064】
上記実施の形態では、高周波電圧を、例えば、300Wのパワーで下部電極であるサセプタ17に印加するものとしたが、下部電極に印加する高周波電圧のパワーはこれに限定されない。しかし、バイアスパワーが大き過ぎると、ウェハW表面に形成した膜のエッチングが問題となる。従って、形成した膜をエッチングしない範囲で、下部電極に印加する高周波バイアスパワーを設定し、さらに、これに応じて、適宜ガス流量を変更することが望ましい。
【0065】
また、バイアス電圧は、高周波電圧を、負の直流電圧に重畳して印加するようにしてもよく、また、負の直流電圧のみを印加するようにしてもよい。
また、図示しない静電チャック内部の電極に、バイアス電圧を印加するようにしてもよい。
【0066】
上記実施の形態では、成膜処理には平行平板型のプラズマCVD装置を用いた。しかし、これに限らず、ECR型、ICP型、TCP型、ヘリコン型等のプラズマ処理を用いてもよい。また、プラズマCVDに限らず、熱CVDを用いてもよい。
【0067】
上記実施の形態では、被処理体として半導体ウェハW上に絶縁膜を形成すると説明したが、被処理体としては、半導体ウェハに限定されず、例えば、液晶表示基板の処理に適用してもよい。
【0068】
【発明の効果】
本発明によれば、膜特性が良好で、空孔率の高い絶縁膜の形成方法及び絶縁膜の形成装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態にかかる処理装置の構成を示す図である。
【図2】本発明の実施の形態にかかる絶縁膜の形成方法のタイミング図である。
【図3】本発明の実施の形態にかかる絶縁膜のFT−IRを用いた分析結果の一例である。
【図4】本発明の実施の形態にかかるアニール処理前後の絶縁膜のFT−IRを用いた分析結果の一例である。
【図5】本発明の実施の形態にかかる絶縁膜の形成装置の変形例を示す模式図である。
【符号の説明】
11 処理装置
12 チャンバ
13 排気口
14 排気装置
15 ゲートバルブ
16 サセプタ支持台
17 サセプタ
18 絶縁体
19 下部冷媒流路
20 リフトピン
21 第1の高周波電源
22 第1の整合器
23 シャワーヘッド
24 ガス穴
25 電極板
26 電極支持体
27 上部冷媒流路
28 ガス導入管
29 V3D3ガス源
30 IPAガス源
31 Arガス源
32 第2の高周波電源
33 第2の整合器
34 制御部
35 除害装置

Claims (10)

  1. プラズマCVDにより絶縁膜を被処理体上に形成する絶縁膜形成ステップを備え、
    前記絶縁膜形成ステップは、プラズマ中の粒子が前記被処理体に引き寄せられるように、バイアス電圧を印加するバイアス電圧印加ステップを含む、
    ことを特徴とする絶縁膜の形成方法。
  2. 前記絶縁膜形成ステップでは、膜形成物質と有機分子とを出発物質とするプラズマCVDにより、前記膜形成物質を基本構造として形成される膜中に、前記有機分子およびその分解生成物の少なくとも一方が含まれる絶縁膜を前記被処理体に形成する、
    ことを特徴とする請求項1に記載の絶縁膜の形成方法。
  3. 前記バイアス電圧印加ステップでは、高周波電圧を印加することを特徴とする請求項1に記載の絶縁膜の形成方法。
  4. 前記バイアス電圧印加ステップでは、前記被処理体の表面がエッチングされない程度の出力で前記バイアス電圧を印加する、
    ことを特徴とする請求項1に記載の絶縁膜の形成方法。
  5. 前記絶縁膜形成ステップにて形成された絶縁膜をアニールするアニールステップをさらに備える、ことを特徴とする請求項1に記載の絶縁膜の形成方法。
  6. 前記アニールステップでは、前記絶縁膜を励起ガスに暴露し、または、熱処理する、
    ことを特徴とする請求項5に記載の絶縁膜の形成方法。
  7. 前記膜形成物質はシリコン化合物から構成されることを特徴とする請求項2に記載の絶縁膜の形成方法。
  8. 前記有機分子は極性基を含んで構成されることを特徴とする請求項2に記載の絶縁膜の形成方法。
  9. 前記有機分子は低級アルコールから構成されることを特徴とする請求項8に記載の絶縁膜の形成方法。
  10. 被処理体を収容するチャンバと、
    前記チャンバ内にプラズマを生成するプラズマ生成手段と、
    プラズマ中の粒子が前記被処理体に引き寄せられるように、バイアス電圧を印加するバイアス電圧印加手段と、
    を備えることを特徴とする絶縁膜の形成装置。
JP2002325375A 2002-11-08 2002-11-08 絶縁膜の形成方法及び絶縁膜の形成装置 Pending JP2004158793A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002325375A JP2004158793A (ja) 2002-11-08 2002-11-08 絶縁膜の形成方法及び絶縁膜の形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002325375A JP2004158793A (ja) 2002-11-08 2002-11-08 絶縁膜の形成方法及び絶縁膜の形成装置

Publications (1)

Publication Number Publication Date
JP2004158793A true JP2004158793A (ja) 2004-06-03

Family

ID=32804626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002325375A Pending JP2004158793A (ja) 2002-11-08 2002-11-08 絶縁膜の形成方法及び絶縁膜の形成装置

Country Status (1)

Country Link
JP (1) JP2004158793A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007084919A (ja) * 2005-07-29 2007-04-05 Applied Materials Inc デュアル周波数バイアスを具備する化学気相堆積チャンバおよびこれを使用するフォトマスク製造方法
JP2009071226A (ja) * 2007-09-18 2009-04-02 Nec Corp 層間絶縁膜形成方法、層間絶縁膜、半導体デバイス、および半導体製造装置
JP2014103165A (ja) * 2012-11-16 2014-06-05 Tokyo Electron Ltd 半導体素子の製造方法、および半導体素子の製造装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007084919A (ja) * 2005-07-29 2007-04-05 Applied Materials Inc デュアル周波数バイアスを具備する化学気相堆積チャンバおよびこれを使用するフォトマスク製造方法
JP2009071226A (ja) * 2007-09-18 2009-04-02 Nec Corp 層間絶縁膜形成方法、層間絶縁膜、半導体デバイス、および半導体製造装置
US8598706B2 (en) 2007-09-18 2013-12-03 Renesas Electronics Corporation Method for forming interlayer dielectric film, interlayer dielectric film, semiconductor device and semiconductor manufacturing apparatus
JP2014103165A (ja) * 2012-11-16 2014-06-05 Tokyo Electron Ltd 半導体素子の製造方法、および半導体素子の製造装置

Similar Documents

Publication Publication Date Title
JP4049214B2 (ja) 絶縁膜の形成方法及び絶縁膜の形成装置
TWI375271B (ja)
WO2019003663A1 (ja) エッチング方法およびエッチング装置
JP3978427B2 (ja) 成膜方法および成膜装置
KR100904105B1 (ko) 반도체 장치의 제조 방법
JP2007530797A (ja) 金属層を形成する方法および装置
WO2009144810A1 (ja) シリサイド形成方法とその装置
JP2008218959A (ja) エッチング方法および記憶媒体
KR101959183B1 (ko) 마이크로파 플라즈마를 사용한 유전체 막의 증착 방법
JP3967253B2 (ja) 多孔質絶縁膜の形成方法及び多孔質絶縁膜の形成装置
KR20070096956A (ko) 저 유전율막의 데미지 수복 방법, 반도체 제조 장치, 및기억 매체
TW200425251A (en) Method for producing semiconductor device and method for cleaning plasma etching device
JP4758938B2 (ja) 絶縁膜の形成方法及び絶縁膜の形成装置
TW201001535A (en) Method of semiconductor processing
TWI593012B (zh) Plasma processing method and plasma processing device
JP5580844B2 (ja) エッチング方法
JP2010263244A (ja) プラズマ処理方法
JP2005039004A (ja) プラズマエッチング装置およびプラズマエッチング方法
JP2004158793A (ja) 絶縁膜の形成方法及び絶縁膜の形成装置
JP2006319042A (ja) プラズマクリーニング方法、成膜方法
JP4381694B2 (ja) 試料の表面処理方法
US7456111B2 (en) Plasma etching method and plasma etching apparatus
JP6877290B2 (ja) 被処理体を処理する方法
JP2007027792A (ja) 絶縁膜の形成方法及び絶縁膜の形成装置
JP2004152794A (ja) 絶縁膜の形成方法及び絶縁膜の形成装置