KR20040010365A - 반도체메모리장치 및 반도체집적회로 - Google Patents

Abstract

본 발명은 반도체메모리장치에 있어서, 복수 메모리 셀의 오프리크전류를 유효 제한하면서, 게이트리크전류 및 GIDL전류를 효과적으로 제한하기 위한 것이다.

복수의 비트선(5) 중 비선택 비트선의 프리차지전위는, HPR전압소스(2)에 의해, 메모리 셀에 기억되는 데이터의 높은 쪽 전위에 상당하는 전압을 공급하는 전원전압(Vcc)(0.5V~1.2V 범위 내의 저전압, 예를 들어 0.8V)보다 낮은 전위(예를 들어 1/2Vcc=0.4V)로 설정된다. 복수의 워드선(4) 중 비선택 워드선의 전위는, NWL전압소스(1)에 의해, 소정의 음전위(예를 들어 -1/4Vcc=-0.2V)로 설정된다. 상기 비선택 비트선의 프리차지전위(0.4V)와, 비선택 워드선의 음 전위(-0.2V) 절대값과의 합계값은, 전원전압(Vcc)(0.8V) 미만으로 설정된다.

Description

반도체메모리장치 및 반도체집적회로{SEMICONDUCTOR MEMORY DEVICE AND SEMICONDUCTOR INTEGRATED CIRCUIT}

본 발명은 반도체메모리장치 단체(單體), 및 이 반도체메모리장치를 포함하는 반도체집적회로에 관하며, 특히 전원전압이 1.2V 이하의 저전압으로 동작하며, 디자인룰도 게이트 길이가 0.13㎛보다 작은 고집적 및 고밀도 디바이스를 이용한 경우에, 트랜지스터의 리크전류를 효율적으로 삭감하는 기술에 관한 것이다.

일반적으로 반도체메모리장치를 저전압 하에서도 고속동작 시키기 위해서, 그 구성트랜지스터로서 저 임계전압의 트랜지스터를 이용하는 기술이 채용되고 있다.

이러한 상황하에서는, 저 임계전압의 트랜지스터에 있어서, 그 오프 시에도 소스-드레인간에 큰 오프리크전류가 흐르는 문제가 현저해진다. 이 문제에 대처하도록 종래는, 예를 들어 워드선을 음 전압으로 설정하거나, 소스전위를 양 전위 방향으로 시프트시킴으로써, 트랜지스터에 실효성 있게 음 바이어스를 인가하여 오프리크전류를 적게 제한했다.

그러나 워드선에 커다란 음 전압을 인가하거나, 소스전위를 양 전위 쪽으로 시프트하는 기술은, 디바이스의 전압에 대한 내성이 충분한 경우에는 부작용이 없고 효과적인 기술이지만, 디바이스가 미세화되고 게이트산화막의 두께가 2㎚보다 얇아지면, 터널전류에 기인하는 게이트리크의 문제가 현저해지기 시작한다. 상기종래 제안된 음 전압 워드선 구동기술이나 소스선 오프셋기술은, 게이트-소스간 전위차를 크게 해버리는 기술이므로, 오프리크전류는 억제할 수 있어도, 이 게이트리크전류를 증대시킨다는 문제가 있다.

또 디바이스의 미세화는 트랜지스터의 게이트-드레인간의 전계를 높이므로. 게이트와 드레인간에 커다란 전위차가 인가되면 발생하는 GIDL(Gate-Indeced Drain Leakage) 리크전류의 문제도 현저해지기 시작한다. 상기 종래의 음전압 워드선 구동기술 등, 또한 이 GIDL리크전류의 문제를 유발하므로, 이 새로운 리크전류도 억제할 수 없다는 문제가 있다.

특히 문제가 되는 것은 비트선으로부터의 리크전류로서, 데이터 판독동작에서는 프리차지된 비트선의 전위가 셀 전류에 의해 인출되는지 여부를 판정하는 관계상, 셀 전류에 대하여 무시할 수 없는 레벨의 리크전류가 비트선에 존재할 경우에는, 셀 전류인지 리크전류인지의 식별이 어려워져, 데이터판독까지의 시간을 길게 요하거나, 데이터가 오판독된다는 우려가 있다.

본 발명의 목적은 상기한 과제에 감안하여, 오프리크전류를 효과적으로 제한하면서, 또한 게이트리크전류나 GIDL리크전류도 작게 제한하는 데 있다.

도 1은 본 발명 제 1 실시예의 반도체메모리장치의 전체 개략구성도.

도 2는 메모리 셀로부터 비트선으로의 데이터 판독에 대한 게이트리크전류, 오프리크전류 및 GIDL리크전류의 영향을 나타내는 도.

도 3은 게이트리크전류가 NWL(negative-word-line)전압 소스의 소비전력을 증가시키는 것을 설명하는 도.

도 4는 비선택 워드선의 풀다운전위, 비선택 비트선의 프리차지전위 및 비선택 소스선 양전위의 설정과, 게이트리크전류, 오프리크전류 및 GIDL리크전류와의 관계를 나타내는 도.

도 5는 고온 시와 상온(저온~실온) 시의 NWL전압 소스, HPR(Half-Vcc Precharge)전압 소스 및 OSN(Offset-source node)전압 소스의 전압설정을 나타내는 도.

도 6은 본 발명 제 1 실시예의 반도체메모리장치에서의 비트선, 워드선 및 소스선의 선택 시 및 비선택 시에서의 구체적인 전압설정을 나타내는 도.

도 7은 도 6에서의 선택 비트선의 프리차지전압 설정에 대해서만, 게이트리크전류를 보다 제한하도록 변경한 전압설정을 나타내는 도.

도 8은 소스선의 선택 및 비선택을 열 복호신호에 의해 실행하는 설명도.

도 9는 소스선의 선택 및 비선택을 행 복호신호에 의해 실행하는 설명도.

도 10은 본 발명 제 2 실시예의 반도체집적회로의 전체구성도.

도 11은 본 발명 제 2 실시예의 반도체집적회로에 구비되는 워드선 드라이버의 변형예를 나타내는 도.

도 12는 본 발명 제 3 실시예의 ROM에서의 비트선, 워드선 및 소스선의 선택 시 및 비선택 시의 구체적인 전압설정을 나타내는 도.

* 도면의 주요 부분에 대한 부호의 설명 *

1 : NWL전위 소스 2 : HPR전위 소스

3 : OSN전위 소스 4 : 워드선

5 : 비트선 6 : 소스선

7, 17, 17' : 워드선 드라이버 8 : 프리차지드라이버

9 : 소스선 드라이버 15 : SRAM

16 : 복호기 16a : AND회로

16b : 인버터 20 : 고속동작용 논리회로

21 : 저속동작용 논리회로

Tr1 : 고속동작용 논리회로에 구비되는 저 임계전압 트랜지스터

Tr2 : 저속동작용 논리회로에 구비되는 고 임계전압 트랜지스터

Qp1, Qp2 : P채널형 트랜지스터 Qn : N채널형 트랜지스터

Qndng, Qnds : 풀다운 트랜지스터

이상의 목적을 달성하기 위해 본 발명에서는, 반도체메모리장치에 있어서, 비선택 워드선의 음전위 설정과, 비선택 비트선의 프리차지전위 설정을, 오프리크전류와 게이트리크전류와 GIDL전류의 삼자를 고려하여 적절하게 설정한다. 또 메모리 셀의 소스선 전위도 적절하게 설정한다.

즉, 본 발명의 반도체메모리장치는, 선택됐을 때에 기억데이터에 의존하여 셀 전류가 흐르는 복수의 메모리 셀과, 상기 복수의 메모리 셀 중에서 특정 메모리 셀 데이터에 액세스하기 위해 선택되는 복수의 워드선 및 복수의 비트선과, 상기 복수 메모리 셀 데이터의 높은 쪽 전위에 상당하는 전압을 공급하는 전원과, 상기 복수의 워드선에 전위를 부여하는 워드선 전위 공급원과, 상기 복수의 비트선에 프리차지전위를 부여하는 프리차지전위 공급원을 구비하는 반도체메모리장치에 있어서, 상기 프리차지전위 공급원이 상기 복수의 비트선 중 비선택 비트선으로 공급하는 프리차지전위는 상기 전원 전압보다 낮은 전위로 설정되고, 상기 워드선 전위 공급원이 상기 복수의 워드선 중 비선택 워드선으로 공급하는 전위는 소정의 음전위로 설정되며, 또, 상기 프리차지전위 공급원에 의한 비선택 비트선의 프리차지전위와 상기 워드선 전위 공급원에 의한 비선택 워드선 전위와의 절대값 합계값은, 상기 전원의 전압값 미만으로 설정되는 것을 특징으로 한다.

본 발명은 상기 반도체메모리장치에 있어서, 상기 프리차지전위 공급원이 공급하는 비선택 비트선의 프리차지전위는, 상기 전원 전압의 절반값 미만의 전압값으로 설정되는 것을 특징으로 한다.

또 본 발명은 상기 반도체메모리장치에 있어서, 상기 프리차지전위 공급원이 상기 복수의 비트선 중 선택 비트선에 공급하는 프리차지전위는, 상기 프리차지전위 공급원이 상기 비선택 비트선에 공급하는 프리차지전위보다 높으며, 또 상기 전원 전압의 절반값 이상의 전압값으로 설정되는 것을 특징으로 한다.

또한 본 발명은 상기 반도체메모리장치에 있어서, 상기 복수의 메모리 셀을구성하는 트랜지스터는, 상온에 있어서, 단위 게이트폭 당 오프리크전류와 게이트리크전류의 전류량 차가 2 자리 이내의 차인 트랜지스터로 구성되는 것을 특징으로 한다.

또 본 발명은 상기 반도체메모리장치에 있어서, 상기 전원 전압은 0.5V~1.2V의 전압값인 것을 특징으로 한다.

또한 본 발명은 상기 반도체메모리장치에 있어서, 상기 워드선 전위 공급원이 비선택 워드선에 공급하는 음전위는, 주위온도에 따라 변경되는 것을 특징으로 한다.

또 본 발명은 상기 반도체메모리장치에 있어서, 상기 워드선 전위 공급원이 비선택 워드선에 공급하는 음전위의 절대값은, 고온 시 쪽이 상온 시보다 큰 값인 것을 특징으로 한다.

본 발명의 제 2 반도체메모리장치는, 선택됐을 때에 기억데이터에 의존하여 셀 전류가 흐르는 복수의 메모리 셀과, 상기 복수의 메모리 셀 중에서 특정 메모리 셀 데이터에 액세스하기 위해 선택되는 복수의 워드선 및 복수의 비트선과, 상기 복수 메모리 셀 데이터의 높은 쪽 전위에 상당하는 전압을 공급하는 전원과, 상기 복수의 메모리 셀 데이터의 낮은 쪽 전위를 부여하는 복수의 소스선과, 상기 복수의 워드선에 전위를 부여하는 워드선전위 공급원과, 상기 복수의 비트선에 프리차지전위를 부여하는 프리차지전위 공급원과, 상기 복수의 소스선에 전위를 부여하는 소스전위 공급원을 구비하는 반도체메모리장치에 있어서, 상기 프리차지전위 공급원이 상기 복수의 비트선 중 비선택 비트선에 공급하는 프리차지전위는, 상기 전원의 전압보다 낮은 전위로 설정되고, 상기 워드선전위 공급원이 상기 복수의 워드선 중 비선택 워드선에 공급하는 전위는 소정의 음전위로 설정되며, 상기 소스전위 공급원이 상기 복수의 소스선 중 비선택 소스선에 공급하는 전위는 소정의 양전위로 설정되고, 또, 상기 프리차지전위 공급원에 의한 비선택 비트선의 프리차지전위와 상기 워드선전위 공급원에 의한 비선택 워드선 전위와의 절대값 합계값은, 상기 전원의 전압값 미만으로 설정되며, 상기 워드선전위 공급원에 의한 비선택 워드선 전위의 절대값과 상기 소스전위 공급원에 의한 비선택 소스선 전위의 절대값은, 서로 거의 동등한 전위로 설정되는 것을 특징으로 한다.

본 발명은 상기 반도체메모리장치에 있어서, 행계 어드레스를 받아, 상기 복수의 워드선 중 어느 1 개를 선택하는 행 복호회로를 구비하며, 상기 복수 소스선의 선택, 비선택은, 상기 행계 어드레스에 기초하여 실행되는 것을 특징으로 한다.

또 본 발명은 상기 반도체메모리장치에 있어서, 열계 어드레스를 받아, 상기 복수의 비트선 중 어느 1 쌍을 선택하는 열 복호회로를 구비하며, 상기 복수 소스선의 선택, 비선택은, 상기 열계 어드레스에 기초하여 실행되는 것을 특징으로 한다.

또한 본 발명은 상기 반도체메모리장치에 있어서, 상기 소스전위 공급원이 비선택 소스선에 공급하는 양전위는, 주위온도에 따라 변경되는 것을 특징으로 한다.

또 본 발명은 상기 반도체메모리장치에 있어서, 상기 소스전위 공급원이 비선택 소스선에 공급하는 양전위는, 고온 시 쪽이 상온 시보다 큰 값인 것을 특징으로 한다.

또한 본 발명은 상기 반도체메모리장치에 있어서, 반도체메모리장치는 통상동작모드와 대기모드를 갖는 휴대기기에 사용되며, 주위온도에 따른 전위의 변경은, 상기 휴대기기의 통상동작모드와 대기모드별로 실행되는 것을 특징으로 한다.

본 발명의 반도체집적회로는 복수의 메모리 셀, 상기 복수의 메모리 셀 중에서 특정 메모리 셀 데이터에 액세스하기 위해 선택되는 복수의 워드선 및 복수의 비트선, 상기 복수의 워드선 중 어느 하나를 선택하는 복호회로, 및 상기 복호회로의 출력을 받아 선택 워드선을 구동시키는 워드선 구동회로를 구비하는 반도체메모리와, 저 임계전압의 트랜지스터 및 고 임계전압의 트랜지스터를 갖는 반도체회로를 구비하는 반도체집적회로이며, 상기 반도체메모리의 복호회로는, 소스선이 접지전위에 접속된 트랜지스터를 구비하며, 상기 트랜지스터는 상기 반도체회로가 갖는 저 임계전압의 트랜지스터와 같은 종류의 저 임계전압의 트랜지스터로 구성되고, 상기 반도체메모리의 워드선 구동회로는, 상기 워드선의 전위를 풀다운시키는 소스선이 음전위의 공급선에 접속된 풀다운 트랜지스터를 구비하며, 상기 풀다운 트랜지스터는 상기 반도체회로가 갖는 고 임계전압의 트랜지스터와 같은 종류의 고 임계전압 트랜지스터를 구비하는 것을 특징으로 한다.

본 발명은 상기 반도체집적회로에 있어서, 상기 워드선 구동회로의 풀다운 트랜지스터의 고 임계전압 절대값은, 상기 음전위 공급선 전위의 절대값과 동등하거나 또는 큰 값인 것을 특징으로 한다.

또 본 발명은 상기 반도체집적회로에 있어서, 상기 워드선 구동회로의 풀다운 트랜지스터는, 소스선이 접지선에 접속된 저 임계전압의 트랜지스터와, 소스선이 상기 음전위의 공급선에 접속된 고 임계전압 트랜지스터와의 병렬회로로 구성되는 것을 특징으로 한다.

또한 본 발명은 상기 반도체집적회로에 있어서, 상기 저 임계전압의 트랜지스터는, 고 리크전류이지만 고속동작 하는 논리회로를 구성하는 트랜지스터용으로서 형성된 게이트산화막 또는 임계값조정 불순물을 갖는 트랜지스터이며, 상기 고 임계전압의 트랜지스터는, 저속동작이지만 저 리크전류인 논리회로를 구성하는 트랜지스터용으로서 형성된 게이트산화막 또는 임계값조정 불순물을 갖는 트랜지스터인 것을 특징으로 한다.

또 본 발명은 상기 반도체집적회로에 있어서, 상기 저 임계전압의 트랜지스터는, 논리회로를 구성하는 트랜지스터용으로서 형성된 게이트산화막 또는 임계값조정 불순물을 갖는 트랜지스터이며, 상기 고 임계전압의 트랜지스터는, 아날로그회로 또는 I/O회로를 구성하는 트랜지스터용으로서 형성된 게이트산화막 또는 임계값조정 불순물을 갖는 트랜지스터인 것을 특징으로 한다.

또한 본 발명은 상기 반도체집적회로에 있어서, 상기 반도체메모리 및 상기 반도체회로에 공급되는 전원전압은, 0.5V~1.2V의 전압값인 것을 특징으로 한다.

본 발명의 반도체메모리장치는 SRAM인 것을 특징으로 한다.

또 본 발명의 반도체메모리장치는 ROM인 것을 특징으로 한다.

본 발명의 반도체집적회로는, 상기 반도체메모리장치와, 저 임계전압의 트랜지스터 및 고 임계전압의 트랜지스터를 갖는 반도체회로를 구비하는 반도체집적회로이며, 상기 반도체메모리장치의 워드선 전위 공급원이 비선택 워드선에 공급하는 음전위의 절대값은, 상기 반도체회로 트랜지스터의 고 임계전압 절대값과 동등하거나 또는 작은 값인 것을 특징으로 한다.

이상으로써, 본 발명에서는 비선택 비트선의 프리차지전위가 전원전압 미만의 낮은 전위로 설정됨과 동시에, 비선택 워드선의 풀다운 전위는 음전위로 설정되고 또 상기 비선택 비트선의 프리차지전위와 상기 비선택 워드선의 음전위 절대값과의 합계값이, 전원 전압값 미만으로 설정되므로, 오프리크전류를 유효 제한하면서, 게이트리크전류 및 GIDL리크전류도 효과적으로 제한된다. 따라서 프리차지된 비트선의 전하가 게이트리크전류에 의해 약간 방전되어도, 그 게이트리크전류는 데이터로서의 의미를 갖는 셀 전류와는 명확히 구별되어, 데이터의 판독이 소기에 맞추어 신속 및 정확하게 실행된다. 더욱이 SRAM에 있어서 "H" 데이터를 유지하는 기억노드로부터 기판으로의 GIDL리크전류가 약간 발생해도 셀 전류는 그다지 감소되지 않으며, 데이터의 판독이 소기에 맞게 실행된다.

특히 본 발명에서는 비선택 소스선의 전위가 비선택 워드선 전위의 절대값과 거의 동등한 양전위로 설정되므로, 이 비선택 소스선의 전위를 접지전위로 설정하는 경우에 비해, 오프리크전류가 효과적으로 제한된다.

또 본 발명에서는 비선택 워드선에 공급되는 음전위나, 비선택 소스선으로 공급되는 양전위가, 반도체메모리장치의 주위온도에 따라 변경되므로, 그 주위온도의 변화에 상관없이, 오프리크전류, 게이트리크전류 및 GIDL리크전류가 효과적으로 제한된다.

더불어, 본 발명에서는 비선택 워드선의 전위를 음전위로 설정할 경우에, 그 음전위의 절대값을 이미 기술한 바와 같이 종래에 비해 작은 값으로 설정하는 관계상, 반도체메모리의 복호회로를 구성하는 트랜지스터를, 원래 반도체회로가 구비하는 저 임계전압의 트랜지스터와 같은 종류의 저 임계전압 트랜지스터로 구성하고, 상기 반도체메모리 워드선구동회로의 풀다운 트랜지스터를, 상기 반도체회로가 구비하는 고 임계전압의 트랜지스터와 같은 종류의 고 임계전압 트랜지스터를 이용하여 구성할 수 있으므로, 워드선구동회로가 종래의 워드선구동회로에 비해 적은 개수의 트랜지스터로 구성되어, 배치면적의 축소를 도모할 수 있다.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부 도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.

(실시예)

이하, 본 발명 실시예의 반도체메모리장치 및 반도체집적회로를 도 1~도 12에 기초하여 설명한다.

(제 1 실시예)

도 1은 본 발명 제 1 실시예의 반도체메모리장치로서의 SRAM을 나타낸다. 도 1에서 C는 메모리 셀 배열이며, 도 2에 나타내는 바와 같이 2 개의 인버터회로를 플립플롭 구성으로 하여 접속한 2 개의 NMOS트랜지스터 및 2 개의 PMOS트랜지스터와, 그 좌우에 배치된 2 개의 액세스트랜지스터(Ql, Qr)를 1 개의 메모리 셀로 하여, 행방향 및 열방향으로 배치된 다수 개의 메모리 셀을 구비한다. 상기 메모리 셀을 구성하는 2 개의 액세스트랜지스터(Ql, Qr)는, 게이트리크전류가 많으며, 상온에서 단위 게이트폭 당 오프리크전류와 게이트리크전류의 전류량 차가 2 자리 이내의 차인 특성을 갖는 트랜지스터로 구성되며, 이 특성을 갖는 트랜지스터(Ql, Qr)가 채용되는 경우에 본 발명을 적용하는 것이 효과적이다.

또 도 1 및 도 2에 있어서 5, 5는 상기 좌우의 액세스트랜지스터(Ql, Qr)를 통해 기억노드(s1, sr)에 접속된 2 개의 비트선이며 쌍을 이룬다. 4는 상기 액세스트랜지스터(Ql, Qr)의 게이트에 접속된 워드선, Vcc는 메모리 셀에 기억되는 데이터의 높은 쪽 전위에 상당하는 전압을 공급하는 전원이며, 예를 들어 0.5V~1.2V의 전원전압을 갖는다. 또한 6은 메모리 셀에 기억되는 데이터의 낮은 쪽 전위를 부여하는 소스선이다. 상기 비트선 쌍(5, 5)은 열방향으로 복수 쌍, 워드선(4)은 행방향으로 복수 개, 소스선(6)은 예를 들어 열방향으로 복수 개 구비된다.

그리고 1은 워드선(4)에 음전위(Vng)를 공급하는 NWL(negative-word-line)전압 소스(워드선 전위공급원), 7은 상기 NWL전압 소스(1)의 발생전위(Vng)를 이용하여 비선택 워드선(4)을 풀다운시키는 워드선 드라이버, 2는 비트선(5)의 프리차지전위(Vpr)를 발생시키는 전원HPR(Half-Vcc Precharge)전압 소스, 8은 비트선(5)을 상기 HPR전압 소스(2)의 프리차지전위(Vpr)로 프리차지하는 프리차지드라이버, 3은 소스선(6)의 전위(Vsn)를 발생시키는 OSN(Offset-source node)전압 소스, 9는 상기 OSN전압 소스(3)가 발생시킨 전위(Vsn)에서 소스선(6)을 구동시키는 소스선 드라이버이다.

다음으로, 상기 NWL전압 소스(1)가 발생시키는 워드선 음전위(Vng), 상기 HPR전압 소스(2)의 프리차지전위(Vpr), 상기 OSN전압 소스(3)가 발생시키는 소스선전위(Vsn), 및 메모리 셀 기억데이터의 높은 쪽 전위에 상당하는 전압을 공급하는 전원(Vcc)의 전원전압(이하, Vcc로 기술함)과의 관계를 설명한다. 도 2에는 비트선(5)으로의 데이터판독에 관해 영향을 끼치는 대표적인 3 종류의 리크전류, 즉 액세스트랜지스터(Ql, Qr)가 오프상태라도 소스-드레인간을 흐르는 오프리크전류, 비트선(5)으로부터 워드선(4)을 향해 흐르는 게이트리크전류, 및 게이트로부터 드레인으로 유도되는 GIDL리크전류를 나타낸다.

상기 게이트리크전류는, 액세스트랜지스터(Ql, Qr)의 게이트전극에 소정의 음전위(예를 들어 -0.5V)를 인가한 상태에서, 비트선(5)을 소정의 프리차지전위(예를 들어 1.0V)로 프리차지하면, 비트선(5)으로부터 워드선(4)을 향해 흐르는 전류이다. 기억노드(sl)에 데이터 "L(=0V)"가 기억된 쪽 액세스트랜지스터(Ql)에서의 오프리크전류를 효과적으로 제한하도록 워드선(4)의 전위를 크게 음전위로 설정하면, 비트선(5)에 접속된 메모리 셀(워드선(4)에 의해 선택된 셀을 제외한 모든 메모리 셀(예를 들어 512-1=511 개의 메모리 셀))에서는, 각각 그 비선택 워드선(4)과 비트선(5) 사이를 게이트리크전류가 흐르므로, 비트선(5)을 소정의 프리차지전위로 프리차지하더라도, 상기 511 개소의 게이트리크전류에 기인하여 비트선(5)의 전위는 크게 하강돼버리게 된다. 예를 들어 비트선(5)에 약 1000 개의 메모리 셀이 접속돼있는 경우, 1 개소당 게이트리크전류가 설령 미소값인 100㎁이더라도, 전체적으로는 100㎂의 게이트리크전류가 된다. 이 합계 게이트리크전류는, 셀 전류의 예측값(예를 들어 50㎂)보다 큰 값이므로, 1 쌍의 비트선에 의한 데이터판독에 커다란 영향을 끼치며, 셀 전류와의 구별이 어려워진다.

또한 상기 게이트리크전류의 존재는, 비트선(5)으로부터의 데이터판독 이외에도, 워드선(4)의 풀다운전위(Vng)를 발생시키는 NWL전압 소스(1)의 소비전력 증대를 초래한다. 구체적으로 설명하면 다음과 같다. 즉, 게이트리크전류는 도 3에 나타내는 바와 같이, 워드선과 비트선 쌍(2 개의 비트선)의 교차점 수, 즉, 모든 메모리 셀 수로부터, 선택 워드선에 접속된 메모리 셀 수를 뺀 수의 2 배만큼 존재하므로, 예를 들어 512K비트의 경우에는 약 100만 개의 메모리 셀로부터 게이트리크전류가 워드선(4)을 통해 상기 NWL전압 소스(1)로 흘러 들어간다. 그 전류의 총합을 계산하면 약 100㎃(100㎁ ×100만 개=100㎃)가 되고, 그 결과 상기 NWL전압 소스(1)에서는 음전위를 일정값으로 유지하기 위해 공급량을 증대시키므로, 소비전력이 증대하게 된다.

이상으로부터, 본 실시예에서는 NWL전압 소스(1)에 의해 비선택 워드선(4)의 전위를 음전위로 설정하여 오프리크전류를 작게 억제하는 경우에 있어서, 메모리 셀의 액세스트랜지스터(Ql, Qr)에서의 게이트리크전류에 기인하는 비트선(5)의 전위 강하나, 이에 수반되는 NWL전압 소스(1)에서의 소비전력 증대를 효과적으로 억제하도록, HPR전압 소스(2)에 의한 비선택 비트선(5)의 프리차지전위(Vpr)는, 메모리 셀 데이터의 높은 쪽 전위에 상당하는 전압을 공급하는 전원(Vcc)보다 낮은 전위로 설정됨과 동시에, 이 프리차지전위(Vpr)의 절대값과, 상기 워드선(4) 음전위 절대값과의 합계값은 상기 전원(Vcc)의 전압값 미만으로 설정된다. 예를 들어 본 실시예에서는 도 6에 나타내는 바와 같이, 전원(Vcc)의 전압이 예를 들어 0.8V인 경우, 비선택 워드선(4)의 음전위(Vng)는 -0.2V(=-1/4Vcc)로, 비선택 비트선(5)의프리차지전위(Vpr)는 0.4V(=1/2Vcc)로 설정된다. 이 설정에 의해, 워드선(4) 음전위의 절대값(0.2V)과, 비선택 비트선(5) 프리차지전위(Vpr) 절대값(0.4V)과의 합계는 0.6V로, 전원전압(Vcc)(=0.8V)보다 낮아진다.

따라서 본 실시예에서는 비선택 워드선(4)을 음전위로 설정하여 각 메모리 셀 액세스트랜지스터(Ql, Qr)의 오프리크전류를 억제할 경우에도, 상기 구성으로써 각 메모리 셀 액세스트랜지스터(Ql, Qr)의 게이트리크전류도 효과적으로 억제할 수 있다.

또 도 6에서는, 선택 비트선(5)만 프리차지전위(Vpr)가 전원전압(Vcc)(=0.8V)으로 설정된다. 그 이유는, 프리차지전위(Vpr)를 높게 설정하여, 메모리 셀 전류를 증대시키기 위함이다. 그러나 프리차지전위(Vpr)를 높게 설정하면 동시에 게이트리크전류도 증대하므로, 그 게이트리크전류의 크기에 따라 프리차지전위(Vpr)를 높이는 정도를 적절하게 설정할 필요가 있다. 선택 비트선(5)의 개수가 비선택 비트선(5)의 개수에 비해 분명히 적을 경우에는, 선택 메모리 셀에서의 게이트리크전류는 무시할 수 있다. 그러나 선택 비트선(5)의 판독 전위는 저하하므로 주의가 필요하다. 본 실시예에서는, 도 7에 나타내는 바와 같이 메모리 셀 전류를 증대시키면서 게이트리크전류는 작게 억제하도록, 비선택 비트선(5)의 프리차지전위(Vpr)는 1/2Vcc(=0.4V)로 설정되며, 선택 비트선(5)의 프리차지전위(Vpr)는 3/4Vcc(=0.6V)로 설정된다.

다음에 도 4에서, 비선택 워드선(4)의 음전위 설정과, 비선택 비트선(5)의 프리차지전위 설정과, 비선택 소스선(6) 전위설정의 삼자가, 오프리크전류, 게이트리크전류 및 GIDL리크전류에 끼치는 영향에 대하여 설명하기로 한다.

우선 비선택 워드선(4)의 음전위 설정에 대하여, 지나치게 큰 음전위(-Vcc ∼ -1/2Vcc)의 설정은, 극대의 게이트리크전류나 GIDL리크전류를 수반한다. 한편, 지나치게 작은 음전위의 설정(-1/6Vcc∼0V)에서는 오프리크전류가 극대로 된다. 따라서 이들 3 종류의 리크전류를 최소로 하기 위해서는, 전원전압(Vcc)의 1/3~1/4 크기의 음전위(-1/3Vcc∼-1/4Vcc)로 설정할 필요가 있음을 알 수 있다. 본 실시예에서는 -1/4Vcc(= -0.2V)의 음전위 설정으로 된다.

다음으로, 비선택 비트선(5)의 프리차지전위도 마찬가지로, 고전위(전원전압(Vcc) 부근) 또는 저전위(1/3Vcc∼0V)로 설정하면, 메모리 셀의 높은 쪽 유지전위(Vcc)와의 전위차가 커지므로, 게이트리크전류 및 GIDL리크전류가 모두 커진다. 한편, 중간전위(1/2Vcc)의 프리차지전위로 설정하면, 게이트리크전류 및 GIDL리크전류를 함께 작은 값으로 제한할 수 있다.

이로부터, 비선택 워드선(4)에 대해서는 대략 (-1/3Vcc ∼ -1/4Vcc)의 음전위로 설정하며, 비선택 비트선(5)에 대해서는 Vcc/2의 프리차지전위로 설정하는 것이 적절한 선택임을 알 수 있다.

그리고 비선택 소스선(6)의 전위설정에 대하여 도 4에 나타내는 바와 같이, Vcc/2 이상의 높은 전위 설정에서는, 전원전압(Vcc<1.2V)의 전압영역에서 전원전압(Vcc)과 소스선 전위와의 전위차가 작아져, 메모리 셀을 구성하는 인버터의 N채널 트랜지스터와 P채널 트랜지스터와의 임계전압의 합계값 미만이 되므로, 각 리크전류는 극소로 되지만, 데이터유지가 불안정해져 바람직하지 않다. 한편,지나치게 작은 전위 설정에서는, 오프리크전류가 커져, 비트선(5) 프리차지전위의 강하가 현저해진다. 따라서 설정전위는 약 Vcc/4 부근이 최적전위임을 알 수 있다. 이상의 검토결과를 바탕으로, 비선택 소스선(6)은 도 8에 나타내는 바와 같이, 전원전압(Vcc)(=0.8V)에 대하여 1/4Vcc(=0.2V)의 전위로 설정된다. 이 전위설정은 상기 비선택 워드선(4)에 설정되는 음전위(-1/4Vcc＝-0.2V)의 절대값과 서로 동등한 전위설정이 된다.

상기 소스선(6)의 선택, 비선택은, 도 8에 나타내는 바와 같이 비트선군의 선택 어드레스, 즉 열 복호신호에 기초하여 실행해도 되며, 도 9에 나타내는 바와 같이 워드선군의 선택 어드레스, 즉 행 복호신호에 기초하여 실행해도 된다.

여기서, 오프리크전류에 대해서는 100㎷의 전압변화에서 전류량이 1 자리 달라지는 관계상, 비선택 워드선의 음전위 설정은 100㎷의 전압오차가 허용되는 것이며, 이 허용오차 범위 내에서의 음전위 설정이 본 발명에 포함된다.

이어서, 상기 3 종류의 리크전류, 즉 오프리크전류, 게이트리크전류 및 GIDL리크전류의 각 온도의존성에 대하여 서술하기로 한다.

오프리크전류는 온도의존성이 있으며, 인버터를 구성하는 트랜지스터의 주위온도가 1℃ 상승하면 이 트랜지스터의 임계전압은 1㎷ 내려가므로, 70℃의 온도차가 있으면, 약 10 배의 오프리크전류 변동이 있다. 한편, 게이트리크전류나 GIDL리크전류는 온도의존성이 작다. 따라서 실온에서 이들 3 자의 리크전류가 거의 동등한 전류값이면, 고온 시에서는 오프리크전류가 지배적으로 되므로, 오프리크전류를 우선적으로 삭감할 필요가 있다. 반대로, 저온 시에서는 오프리크전류가 작은 값이되어 게이트리크전류나 GIDL리크전류가 지배적으로 되므로, 이 게이트리크전류 및 GIDL리크전류를 우선적으로 삭감할 필요가 있다.

그래서 본 실시예에서는, 도 5에 나타내는 바와 같이 NWL전압 소스(1)에 의한 비선택 워드선(4)의 음전위(Vng) 설정, HPR전압 소스(2)에 의한 비선택 비트선(5)의 프리차지전위(Vpr) 설정, 및 OSN전압 소스(3)에 의한 비선택 소스선(6)의 양전위(Vsn) 설정에 대하여, 다음과 같이 설정한다. 즉 도 5에서는 본 실시예의 SRAM이 사용되는 휴대전화 등 휴대기기에서는, 통상동작모드와, 이 모드보다 SRAM에 대한 액세스 빈도가 적은(예를 들어 10% 이하) 대기모드의 2 종류 모드를 갖는 관계로부터, 이 모드별로 고온 시와 상온 시로 구별하여, 비선택 워드선(4)의 음전위(Vng) 설정과, 비선택 소스선(6)의 양전위(Vsn) 설정을 주위온도에 따라 변경한다. 구체적으로는 동작모드 시 및 대기모드 시 쌍방에서, 비선택 워드선(4)의 음전위(Vng)는 저온~실온 시에는 -1/4Vcc로 설정되지만, 고온 시에는 -1/3Vcc로 설정되어 그 절대값은 큰 값으로 변경된다. 비선택 소스선(6)의 양전위(Vsn)도 마찬가지로, 동작모드 시 및 대기모드 시 쌍방에서, 저온~실온 시에는 1/4Vcc로 설정되지만, 고온 시에는 1/3Vcc로 큰 값으로 변경 설정된다. 즉, 고온 시에는 오프리크전류가 증대하는 상황이므로, 비선택 워드선(4)의 음전위(Vng) 절대값을 ｜1/4Vcc｜로부터 ｜1/3Vcc｜로 증대 변경시켜 오프리크전류를 제한한다. 또 고온 시에는 트랜지스터의 임계전압(Vth)이 내려가, SRAM인 경우의 래치노드를 구성하는 인버터의 오버드라이브량(Vcc-Vth)이 커지므로, 비선택 소스선(6)의 양전위(Vsn)를 그만큼 높게 설정하여, 1/4Vcc로부터 1/3Vcc로 변경할 수 있다.

(제 2 실시예)

다음으로 본 발명 제 2 실시예의 반도체집적회로를 도 10에 기초하여 설명한다. 본 실시예는 상기 제 1 실시예에서 설명한 SRAM에서의 워드선 드라이버의 내부구성에 관한 것이다.

도 10에서 15는 SRAM이며, 그 내부에는, 도시하지 않지만 상기 도 2에서 이미 기술한 복수의 메모리 셀 및 비트선을 가짐과 함께, 복수의 워드선(4)(도 10에서는 1 개만 도시)을 구비한다. 또한 SRAM(15)에는 상기 복수의 워드선 중 어느 1 개를 선택하는 복호기(복호회로)(16)와, 이 복호기(16)의 출력을 받아 선택 워드선(4)을 구동시키는 워드선 드라이버(워드선 구동회로)(17)가 구비된다. 상기 SRAM(15)은 상기 제 1 실시예에서 설명한 SRAM으로 구성해도 된다.

또 도 10에서 20은 제 1 논리회로, 21은 제 2 논리회로이며 반도체회로를 구성한다. 제 1 논리회로(20)는, 고속동작용으로 형성된 게이트산화막 또는 임계값 조정 불순물을 갖는 저 임계전압(Vtl)의 트랜지스터(Tr1)를 복수 개 구비한다. 이 각 트랜지스터(Tr1)는 저 임계전압(Vtl)을 가지므로, 고속으로 동작하지만 리크전류가 비교적 많다. 한편, 상기 제 2 논리회로(21)는, 통상동작(저속동작)용으로 형성된 게이트산화막 또는 임계값 조정 불순물을 갖는 고 임계전압(Vth)의 트랜지스터(Tr2)를 복수 개 구비한다. 이 각 트랜지스터(Tr2)는 고 임계전압(Vth)을 가지므로 리크전류가 적다.

상기 SRAM(15), 제 1 및 제 2 논리회로(20, 21)는 상기 제 1 실시예와 마찬가지로, 0.5V~1.2V의 저 전압전원으로부터 전원공급을 받는다.

그리고 상기 SRAM(15)의 복호기(16)는, 복호신호(adec0~adec2)를 받는 AND회로(16a)와, 그 후단에 배치된 인버터(16b)로 구성되는 NAND회로를 구비한다. 상기 인버터(16b)는, 전원전압을 받는 P채널형 트랜지스터(Qp1)와, N채널형 트랜지스터(Qn)를 가지며, 이 N채널형 트랜지스터(Qn)는 그 소스선이 접지전위(Vss)에 접속됨과 동시에, 상기 고속동작 하는 제 1 논리회로(20)에 구비되는 저 임계전압(Vtl) 트랜지스터(Tr1)와 거의 같은 값의 저 임계전압(Vtl)을 갖는 같은 종류의 트랜지스터로 구성된다.

한편, 상기 SRAM(15)의 워드선 드라이버(17)는 상기 복호기(16) 인버터(16b)의 출력을 받는 인버터로 구성되며, 이 인버터는 전원전압을 받는 P채널형 트랜지스터(Qp2)와, N채널형 트랜지스터(Qn)로 구성된 풀다운 트랜지스터(Qndng)를 갖는다. 이 풀다운 트랜지스터(Qndng)는, 그 소스선이 예를 들어 -0.2V의 음전위를 갖는 공급선(Vng)에 접속된다. 상기 음전위의 공급선(Vng)은, 예를 들어 도 1의 NWL전압 소스(1)로부터 음전위가 공급된다. 따라서 상기 워드선 드라이버(17)는, 워드선(4)의 선택 시에는, P채널형 트랜지스터(Qp2)를 통해 전원전압을 워드선(4)으로 공급하는 한편, 워드선(4)의 비선택 시에는, 이 워드선(4)을 풀다운 트랜지스터(Qndng)를 통해 음전위의 공급선(Vng)에 접속하여, 비선택 워드선(4)의 전위를 음전위로 풀다운 시킨다.

상기 워드선 드아리버(17)의 풀다운 트랜지스터(Qndng)는, 상기 저속동작용 논리회로(21)의 고 임계전압(Vth) 트랜지스터(Tr2)와 거의 같은 값의 고 임계전압(Vth)을 갖는 같은 종류의 트랜지스터로 구성된다.

본 실시예에서는 구체적으로, 복호기(16) 트랜지스터(Qn)의 저 임계전압(Vtl)은 Vtl=0.25V, 워드선 드라이버(17)의 풀다운 트랜지스터(Qndng)의 고 임계전압(Vth)은 Vth=0.45V, 음전위 공급선(Vng)의 전위(Vng라 기술함)는 Vng=-0.2V이다. 따라서 풀다운 트랜지스터(Qndng)의 고 임계전압(Vth)(=0.45V)은 음전위 공급선(Vng) 전위의 절대값(=0.2V) 이상의 값으로 설정된다. 또한 복호기(16)의 트랜지스터(Qn)와 풀다운 트랜지스터(Qndng)는, 그 오프 시 게이트-소스간 전압(Vgs)과 임계전압과의 차(Vg-Vss-Vtl), (Vg-Vng-Vth)가 모두 -0.25V로 설정돼있으며, 이 양 트랜지스터(Qn, Qndng)의 오프리크전류값을 동등하게 한다.

본 실시예에서, 도 10에 나타내는 워드선 드라이버(17)의 내부구성은, 워드선(4)을 음전위로 풀다운하지 않는 통상 워드선 드라이버의 구성과 비교하여, 트랜지스터 수 및 배치면적은 아주 똑같이 실현 가능하다. 도 10에 나타내는 구성을 종래의 워드선 음전위설정 드라이버가 채용할 수 없었던 이유는, 음전위 차분의 임계전압 차이를 가진 2 종류의 트랜지스터를 준비할 필요가 있기 때문이다. 즉, 종래에 설정되는 워드선의 음전위는, 접지전위에 비해 적어도 -0.5V∼-1.5V 이상의 전위차가 필요했기때문에, 레벨시프트회로를 이용하여 음전위의 워드선 풀다운회로를 실현하는 것이 일반적이며, 그 결과 트랜지스터 수의 증가 및 면적의 증가를 초래했다. 특히 이와 같은 종래기술은, 혼합 탑재되는 SRAM나 ROM 등과 같이, 소량으로 복호기 등의 주변회로를 축소시켜, 셀 점유율로 가치를 올릴 필요가 있는 반도체메모리에는 사용할 수 없는 기술이었다.

그러나 본 실시예에서는, 전원전압(Vcc)이 0.5V∼1.2V 범위 내이며 낮다는점에 관련하여, 비선택 워드선(4)에 필요한 음전위도, 예를 들어 Vcc=1.0V일 때, -1/3Vcc(=약 -0.3V)∼-1/4Vcc(=-0.25V)이며, 반도체메모리 이외의 반도체회로에서 사용할 수 없는 고 임계전압을 갖는 트랜지스터를 준비하지 않아도, 원래 구비하는 고속동작용 논리회로(20)에 구비되는 저 임계전압(=0.25V)의 트랜지스터(Tr1)와, 저속동작용 논리회로(21)에 구비되는 고 임계전압(=0.45V)의 트랜지스터(Tr2)를 사용하여 그 전위차(=-0.2V)를 확보할 수 있으므로, 비선택 워드선(4)의 음전위를 -0.2V로 설정할 수 있다.

여기서, 본 실시예에서는 저속동작용 논리회로(21)에 구비되는 트랜지스터(Tr2)의 고 임계전압을 0.45V로 하지만, 고전압(1.5V~3.3V)용 후막트랜지스터의 임계전압은 0.6V 정도도 가능하므로, 비선택 워드선(4)의 음전위를 -0.35V로 설정하는 것도 가능해진다. 물론 트랜지스터에서의 각종 임계값 조정 불순물농도를 변경하면, 현실적인 범위에서 2 종류의 트랜지스터 임계전압 사이에 임의의 전위차를 실현할 수 있다.

또 본 실시예에서, 워드선 드라이버(17)의 풀다운 트랜지스터(Qndng)는 저속동작용 논리회로(21)에 구비되는 고 임계전압(Vth)의 트랜지스터(Tr2)와 같은 종류의(거의 같은 값의 고 임계전압을 가짐) 트랜지스터로 구성했지만, 그 외에, 아날로그회로 또는 I/O회로의 구성트랜지스터로서 고전압용(1.5V~3.3V) 후막트랜지스터가 존재할 경우에는, 이 후막트랜지스터의 고 임계전압과 거의 같은 값의 고 임계전압을 갖는 트랜지스터를 이용하여 구성해도 된다.

(워드선 드라이버의 변형예)

도 11은 상기 도 10에 나타낸 워드선 드라이버(17)의 변형예를 나타낸다.

도 11의 워드선 드라이버(17')가 도 10의 워드선 드라이버(17)와 다른 점은, 1 개의 풀다운 트랜지스터(Qndng)만이 아니라, 이와 병렬로 다른 풀다운 트랜지스터(Qnds)를 배치한 점이다.

상기 풀다운 트랜지스터(Qndng)는, 도 10에 나타낸 플다운 트랜지스터(Qndng)와 마찬가지로, 저속동작용 논리회로(21)에 구비되는 고 임계전압(Vth)의 트랜지스터(Tr2)와 거의 같은 값의 고 임계전압을 갖는 트랜지스터로 구성되며, 소스선이 음전위(Vng)(=-0.2V)의 공급선에 접속된다. 한편, 다른 풀다운 트랜지스터(Qnds)는, 고속동작용 논리회로(20)에 구비되는 저 임계전압(Vtl) 트랜지스터(Tr1)와 거의 같은 값의 저 임계전압(Vtl)을 갖는 트랜지스터로 구성되며, 소스선이 접지선에 접속된다.

따라서 본 변형예에서는, 워드선(4)을 전원전압(Vcc)으로부터 풀다운시킬 때, 먼저 풀다운 트랜지스터(Qnds)에 의해 워드선(4) 전위는 지배적으로 접지레벨(Vss)까지 풀다운되며, 그 후, 수 배의 시간에 걸쳐 워드선(4)의 전위는 다른 쪽 풀다운 트랜지스터(Qndng)에 의해 지배적으로 음전위(Vng)(=-0.2V) 레벨까지 풀다운된다.

이상적으로는, 양자의 플다운 트랜지스터(Qnds, Qndng)가 온되는 시점에 지연을 설정하는 것이 바람직하지만, 반드시 지연을 설정하지 않아도, 이 양 풀다운 트랜지스터간의 크기에 차이를 두어, 양 풀다운 트랜지스터간에 전류능력의 명백한 차를 두는 것, 예를 들어 한쪽 풀다운 트랜지스터(Qndng)의 게이트 길이를 다른 쪽풀다운 트랜지스터(Qnds)보다 크게 하거나, 게이트 폭을 다른 쪽 풀다운 트랜지스터(Qnds)보다 작은 폭으로 설정함으로써, 상기한 작용을 발휘할 수 있다.

(제 3 실시예)

마지막으로 본 발명의 제 3 실시예를 설명한다. 본 실시예는 반도체메모리장치로서 ROM에 적용한 것이다.

ROM에서는, 1 개의 비트선에 접속되는 메모리 셀의 수가 많으므로, 비선택 워드선과 비트선 사이의 셀 트랜지스터의 게이트리크전류 영향을 크게 받는다. 이미 서술한 대로 비선택 워드선의 음전위를 크게(절대값이며 큰 값으로) 하면 오프리크전류는 제한되지만, 비트선을 선택적으로 전원전압 레벨로 프리차지하고자 하면, 비트선-워드선간의 전위차가 전원전압을 초과해, 게이트리크전류가 커진다. 그 결과, 프리차지된 비트선의 전위가, 본래의 소스선이 아니라, 복수의 비선택 워드선의 음전위에 이끌려 크게 강하되어, 판독데이터의 감지 오동작을 초래하게 된다. 또 소스선의 전위를 지나치게 높게 하면, GIDL리크전류에 의해 드레인부로부터 기판으로 리크전류가 흘러, 마찬가지로 비트선의 프리차지전위를 강하시키게 된다.

이상으로부터, ROM에 있어서도 도 12에 나타내는 바와 같은 전위관계를 유지하는 것이 중요하다. 도 12에서는, 선택비트선의 프리차지전위, 비선택 워드선 및 선택 워드선의 전위, 비선택 소스선 및 선택소스선의 전위는, 이미 기술한 도 9와 마찬가지이다. 비선택 비트선의 프리차지전위는 0V이다.

이상 설명한 바와 같이, 본 발명의 반도체메모리장치에 의하면, 오프리크전류를 유효 제한하면서, 게이트리크전류 및 GIDL리크전류도 효과적으로 제한하므로, 데이터로서의 의미를 갖는 셀 전류와 게이트리크전류를 명확하게 구별할 수 있으며, 데이터의 판독을 소기에 맞게 신속 및 정확하게 실행할 수 있는 동시에, SRAM에 있어서의 "H" 데이터를 유지하는 기억노드로부터 기판으로의 리크전류를 제한할 수 있어, 데이터의 판독을 소기에 맞추어 양호하게 실행할 수 있다.

특히 본 발명의 반도체메모리장치에 의하면, 비선택 소스선의 전위를 비선택 워드선 전위의 절대값과 거의 동등한 양전위로 설정하므로, 오프리크전류를 더 한층 효과적으로 제한할 수 있다.

또 본 발명의 반도체메모리장치에 의하면, 비선택 워드선으로 공급할 음전위나, 비선택 소스선으로 공급할 양전위를, 반도체메모리장치의 주위온도에 따라 변경하므로, 그 주위온도의 변화에 상관없이, 오프리크전류, 게이트리크전류 및 GIDL리크전류를 효과적으로 제한할 수 있다.

더불어, 본 발명의 반도체집적회로에 의하면, 비선택 워드선에 설정할 음전위의 절대값을 종래에 비해 작은 값으로 설정할 경우에, 워드선구동회로를 종래의 워드선구동회로에 비해 적은 개수의 트랜지스터로 구성할 수 있어 배치면적의 축소를 도모할 수 있다.

Claims (24)

1. 선택됐을 때에 기억데이터에 의존하여 셀 전류가 흐르는 복수의 메모리 셀과,

   상기 복수의 메모리 셀 중에서 특정 메모리 셀 데이터에 액세스하기 위해 선택되는 복수의 워드선 및 복수의 비트선과,

   상기 복수의 메모리 셀 데이터의 높은 쪽 전위에 상당하는 전압을 공급하는 전원과,

   상기 복수의 워드선에 전위를 부여하는 워드선전위 공급원과,

   상기 복수의 비트선에 프리차지전위를 부여하는 프리차지전위 공급원을 구비하는 반도체메모리장치에 있어서,

   상기 프리차지전위 공급원이 상기 복수의 비트선 중 비선택 비트선에 공급하는 프리차지전위는, 상기 전원의 전압보다 낮은 전위로 설정되고,

   상기 워드선전위 공급원이 상기 복수의 워드선 중 비선택 워드선에 공급하는 전위는, 소정의 음전위로 설정되며,

   또, 상기 프리차지전위 공급원에 의한 비선택 비트선의 프리차지전위와 상기 워드선전위 공급원에 의한 비선택 워드선 전위와의 절대값 합계값은, 상기 전원의 전압값 미만으로 설정되는 것을 특징으로 하는 반도체메모리장치.
2. 제 1 항에 있어서,

   상기 프리차지전위 공급원이 공급하는 비선택 비트선의 프리차지전위는, 상기 전원 전압의 절반값 미만의 전압값으로 설정되는 것을 특징으로 하는 반도체메모리장치.
3. 제 1 항에 있어서,

   상기 프리차지전위 공급원이 상기 복수의 비트선 중 선택 비트선에 공급하는 프리차지전위는, 상기 프리차지전위 공급원이 상기 비선택 비트선에 공급하는 프리차지전위보다 높으며, 또 상기 전원 전압의 절반값 이상의 전압값으로 설정되는 것을 특징으로 하는 반도체메모리장치.
4. 제 1 항에 있어서,

   상기 복수의 메모리 셀을 구성하는 트랜지스터는, 상온에 있어서, 단위 게이트폭 당 오프리크 전류와 게이트리크전류의 전류량 차가 2 자리 이내의 차인 트랜지스터로 구성되는 것을 특징으로 하는 반도체메모리장치.
5. 제 1 항에 있어서,

   상기 전원의 전압은 0.5V~1.2V의 전압값인 것을 특징으로 하는 반도체메모리장치.
6. 제 1 항에 있어서,

   상기 워드선전위 공급원이 비선택 워드선에 공급하는 음전위는, 주위온도에 따라 변경되는 것을 특징으로 하는 반도체메모리장치.
7. 제 6 항에 있어서,

   상기 워드선전위 공급원이 비선택 워드선에 공급하는 음전위의 절대값은, 고온 시 쪽이 상온 시보다 큰 값인 것을 특징으로 하는 반도체메모리장치.
8. 선택됐을 때에 기억데이터에 의존하여 셀 전류가 흐르는 복수의 메모리 셀과,

   상기 복수의 메모리 셀 중에서 특정 메모리 셀 데이터에 액세스하기 위해 선택되는 복수의 워드선 및 복수의 비트선과,

   상기 복수의 메모리 셀 데이터의 높은 쪽 전위에 상당하는 전압을 공급하는 전원과,

   상기 복수의 메모리 셀 데이터의 낮은 쪽 전위를 부여하는 복수의 소스선과,

   상기 복수의 워드선에 전위를 부여하는 워드선전위 공급원과,

   상기 복수의 비트선에 프리차지전위를 부여하는 프리차지전위 공급원과,

   상기 복수의 소스선에 전위를 부여하는 소스전위 공급원을 구비하는 반도체메모리장치에 있어서,

   상기 프리차지전위 공급원이 상기 복수의 비트선 중 비선택 비트선에 공급하는 프리차지전위는, 상기 전원의 전압보다 낮은 전위로 설정되고,

   상기 워드선전위 공급원이 상기 복수의 워드선 중 비선택 워드선에 공급하는 전위는, 소정의 음전위로 설정되며,

   상기 소스전위 공급원이 상기 복수의 소스선 중 비선택 소스선에 공급하는 전위는, 소정의 양전위로 설정되고,

   또, 상기 프리차지전위 공급원에 의한 비선택 비트선의 프리차지전위와 상기 워드선전위 공급원에 의한 비선택 워드선 전위와의 절대값 합계값은, 상기 전원의 전압값 미만으로 설정되며,

   상기 워드선전위 공급원에 의한 비선택 워드선 전위의 절대값과 상기 소스전위 공급원에 의한 비선택 소스선 전위의 절대값은, 서로 거의 동등한 전위로 설정되는 것을 특징으로 하는 반도체메모리장치.
9. 제 8 항에 있어서,

   행계 어드레스를 받아, 상기 복수의 워드선 중 어느 1 개를 선택하는 행 복호회로를 구비하며,

   상기 복수 소스선의 선택, 비선택은, 상기 행계 어드레스에 기초하여 실행되는 것을 특징으로 하는 반도체메모리장치.
10. 제 8 항에 있어서,

    열계 어드레스를 받아, 상기 복수의 비트선 중 어느 1 쌍을 선택하는 열 복호회로를 구비하며,

    상기 복수 소스선의 선택, 비선택은, 상기 열계 어드레스에 기초하여 실행되는 것을 특징으로 하는 반도체메모리장치.
11. 제 8 항에 있어서,

    상기 소스전위 공급원이 비선택 소스선에 공급하는 양전위는, 주위온도에 따라 변경되는 것을 특징으로 하는 반도체메모리장치.
12. 제 11 항에 있어서,

    상기 소스전위 공급원이 비선택 소스선에 공급하는 양전위는, 고온 시 쪽이 상온 시보다 큰 값인 것을 특징으로 하는 반도체메모리장치.
13. 제 6 항에 있어서,

    상기 반도체메모리장치는, 통상동작모드와 대기모드를 갖는 휴대기기에 사용되며,

    주위온도에 따른 전위의 변경은, 상기 휴대기기의 통상동작모드와 대기모드별로 실행되는 것을 특징으로 하는 반도체메모리장치.
14. 제 11 항에 있어서,

    상기 반도체메모리장치는, 통상동작모드와 대기모드를 갖는 휴대기기에 사용되며,

    주위온도에 따른 전위의 변경은, 상기 휴대기기의 통상동작모드와 대기모드별로 실행되는 것을 특징으로 하는 반도체메모리장치.
15. 복수의 메모리 셀, 상기 복수의 메모리 셀 중에서 특정 메모리 셀 데이터에 액세스하기 위해 선택되는 복수의 워드선 및 복수의 비트선, 상기 복수의 워드선 중 어느 하나를 선택하는 복호회로, 및 상기 복호회로의 출력을 받아 선택 워드선을 구동시키는 워드선 구동회로를 구비하는 반도체메모리와,

    저 임계전압의 트랜지스터 및 고 임계전압 트랜지스터를 갖는 반도체회로를 구비하는 반도체집적회로이며,

    상기 반도체메모리의 복호회로는, 소스선이 접지전위에 접속된 트랜지스터를 구비하며, 상기 트랜지스터는 상기 반도체회로가 구비하는 저 임계전압의 트랜지스터와 같은 종류의 저 임계전압의 트랜지스터로 구성되고,

    상기 반도체메모리의 워드선 구동회로는, 상기 워드선의 전위를 풀다운시키는 소스선이 음전위의 공급선에 접속된 풀다운 트랜지스터를 구비하며, 상기 풀다운 트랜지스터는 상기 반도체회로가 갖는 고 임계전압 트랜지스터와 같은 종류의 고 임계전압 트랜지스터를 구비하는 것을 특징으로 하는 반도체집적회로.
16. 제 15 항에 있어서,

    상기 워드선 구동회로의 풀다운 트랜지스터의 고 임계전압 절대값은, 상기 음전위 공급선 전위의 절대값과 동등하거나 또는 큰 값인 것을 특징으로 하는 반도체집적회로.
17. 제 15 항에 있어서,

    상기 워드선 구동회로의 풀다운 트랜지스터는,

    소스선이 접지선에 접속된 저 임계전압의 트랜지스터와,

    소스선이 상기 음전위의 공급선에 접속된 고 임계전압 트랜지스터와의 병렬회로로 구성되는 것을 특징으로 하는 반도체집적회로.
18. 제 15 항에 있어서,

    상기 반도체회로에 있어서,

    상기 저 임계전압의 트랜지스터는, 고 리크전류이지만 고속동작 하는 논리회로를 구성하는 트랜지스터용으로서 형성된 게이트산화막 또는 임계값 조정 불순물을 갖는 트랜지스터이며,

    상기 고 임계전압의 트랜지스터는, 저속동작이지만 저 리크전류인 논리회로를 구성하는 트랜지스터용으로서 형성된 게이트산화막 또는 임계값 조정 불순물을 갖는 트랜지스터인 것을 특징으로 하는 반도체집적회로.
19. 제 15 항에 있어서,

    상기 반도체회로에 있어서,

    상기 저 임계전압의 트랜지스터는, 논리회로를 구성하는 트랜지스터용으로서형성된 게이트산화막 또는 임계값 조정 불순물을 갖는 트랜지스터이며,

    상기 고 임계전압의 트랜지스터는, 아날로그회로 또는 I/O회로를 구성하는 트랜지스터용으로서 형성된 게이트산화막 또는 임계값 조정 불순물을 갖는 트랜지스터인 것을 특징으로 하는 반도체집적회로.
20. 제 15 항에 있어서,

    상기 반도체메모리 및 상기 반도체회로에 공급되는 전원전압은, 0.5V~1.2V의 전압값인 것을 특징으로 하는 반도체집적회로.
21. 제 1 항에 있어서,

    상기 반도체메모리장치는 SRAM인 것을 특징으로 하는 반도체메모리장치.
22. 제 8 항에 있어서,

    상기 반도체메모리장치는 SRAM인 것을 특징으로 하는 반도체메모리장치.
23. 제 1 항에 있어서,

    상기 반도체메모리장치는 ROM인 것을 특징으로 하는 반도체메모리장치.
24. 제 1 항 기재의 반도체메모리장치와,

    저 임계전압의 트랜지스터 및 고 임계전압의 트랜지스터를 갖는 반도체회로를 구비하는 반도체집적회로이며,

    상기 반도체메모리장치의 워드선전위 공급원이 비선택 워드선에 공급하는 음전위의 절대값은, 상기 반도체회로 트랜지스터의 고 임계전압 절대값과 동등하거나 또는 작은 값인 것을 특징으로 하는 반도체집적회로.