KR20030096055A - 안테나를 내장한 반도체 모듈의 구조 - Google Patents

안테나를 내장한 반도체 모듈의 구조 Download PDF

Info

Publication number
KR20030096055A
KR20030096055A KR10-2003-0037879A KR20030037879A KR20030096055A KR 20030096055 A KR20030096055 A KR 20030096055A KR 20030037879 A KR20030037879 A KR 20030037879A KR 20030096055 A KR20030096055 A KR 20030096055A
Authority
KR
South Korea
Prior art keywords
antenna
silicon substrate
layer
semiconductor module
conductor
Prior art date
Application number
KR10-2003-0037879A
Other languages
English (en)
Inventor
마시노나오히로
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20030096055A publication Critical patent/KR20030096055A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0421—Substantially flat resonant element parallel to ground plane, e.g. patch antenna with a shorting wall or a shorting pin at one end of the element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transceivers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Details Of Aerials (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

안테나(3)를 형성하는 모듈 구조체의 재질을 개량함으로써, 안테나의 길이를 짧게 하는 것이 과제이다.
실리콘 기판(1) 상에 강유전체층(2)을 형성하고, 상기 강유전체층 상에 도체막으로 이루어지는 안테나(3)를 형성했다. 실리콘 기판(1)에 쓰루홀(9)을 형성하였다. 실리콘 기판(1) 상에 커패시터(7), SAW필터(8), 인덕턴스(6) 등의 전자 소자를 일체로 하여 모듈 구조를 구성했다.

Description

안테나를 내장한 반도체 모듈의 구조{SEMICONDUCTOR MODULE STRUCTURE INCORPORATING ANTENNA}
본 발명은 인터포저로서 기능할 수 있는 안테나를 내장한 반도체 모듈의 구조 및 그 제조 방법에 관한 것이다. 특히, 본 발명은 인터포저를 이용한 멀티 칩 모듈의 제조에 적용할 수 있다.
종래, 무선 통신 등에 이용되고 있는 안테나는 통상 도체 혹은 세라믹과 도체를 이용해 제작되고 있다. 그러나, 무선 통신을 위해 사용되는 주파수에 따라 그 안테나 구조에 제약을 받는다. 예를 들면, 통상의 유리 에폭시로 이루어지는 프린트 기판(비유전율4.5정도)에 형성한 안테나를 이용하여, 주파수대역 2.5GHz의 무선 통신을 행하는 경우, 18mm의 안테나 길이가 필요하게 된다. 그것에 비해 세라믹으로 이루어지는 기판(비유전율 10) 상에 안테나를 형성하는 경우는 안테나 길이는13mm정도 필요하게 된다.
평면 안테나를 형성하는 세라믹이나 프린트 기판에 높은 유전율을 갖는 재질을 적용한다고 해도, 일반적으로 상기 평면 안테나 또는 프린트 기판에 사용되는 재질이 비유전율이 100을 넘는 것은 희귀하다.
종래 기술로서는 일본 특개평 8-56113호 공보에는 밀리미터파 검출용 검파기가 개시되어 있다. 이 종래 기술은 실리콘 또는 갈륨 아세나이드에 의한 반도체 기판 상에 접지 도체막과 유전체막을 적층하고, 이 유전체막 상에, 평면 안테나와 이 평면 안테나에 전력을 공급하기 위한 마이크로 스트립 선로를 형성하고, 신호를 검파하는 회로 또는 신호를 발생시키는 회로를 설치한 갈륨 아세나이드로 이루어지는 제2 반도체 기판을 마이크로 스트립 선로 상에 플립칩 접합에 의해 실장한다.
또, 이 종래 기술에서는 평면 안테나를 반도체 기판상에 저공되는 유전체막 상에 형성하는 대신에, 유전체 기판을 사용하고, 그 기판 상에 형성된 평면 안테나는 쓰루홀을 통해 기판의 이면에 설치한 단자에 의해 전력이 공급된다.
상술한 바와 같이, 프린트 기판 상에 무선 통신용 안테나를 형성하는 경우에 있어서, 종래에는 안테나의 길이를 어느 정도 필요로 하기 때문에, 예를 들면, 실리콘칩 내에 안테나를 일체로 형성하는 것은 상기 실리콘칩에 안테나를 위한 형성 영역을 충분히 확보할 수 없기 때문에 불가능한 것이었다.
그래서, 본 발명에서는 안테나를 형성하는 모듈 구조의 재질을 개량함으로써, 안테나의 길이를 짧게 할 수 있도록 함으로써, 실리콘칩 내에 안테나를 형성할수 있는 반도체 모듈 구조를 제공하는 것을 과제로 한다.
도1은 본 발명의 제1 실시예에 관한 인터포저로서 사용할 수 있는 반도체 모듈의 사시도이다.
도2는 도1에 나타낸 반도체 모듈의 쓰루홀 부분의 단면도를 나타낸다.
도3은 본 발명의 반도체 모듈 상에 형성할 수 있는 전자 부품의 일례로서의 인덕턴스의 평면도이다.
도4는 본 발명의 제2 실시예에 관한 반도체 모듈의 단면도이다.
도5는 본 발명의 제3 실시예에 관한 반도체 모듈의 단면도이다.
*도면의 주요 부분에 대한 부호의 설명*
1…실리콘 기판
2…강유전체막
3…안테나
4…전선용 배선
5…실리콘칩
6…인덕턴스
7…커패시터
8…SAW필터
9…솔레노이드
10…도체 패턴
11, 13…절연막
12… 접지배선
16…신호 배선
17…패드
18…땜납 범프
상기의 과제를 달성하기 위해서, 본 발명에 의하면, 제1 및 제2면을 갖는 실리콘 기판 상에, 그 제1면 또는 제2면의 적어도 일부에 강유전체층을 형성하고, 상기 강유전체층 상에 도체막으로 이루어지는 안테나를 형성한 것을 특징으로 하는 반도체 모듈 구조가 제공된다. 이와 같이 실리콘 기판상의 강유전체층 상에 안테나를 형성함으로써, 안테나 길이를 1.2mm이하로 짧게 할 수 있게 된다.
여기서 이용하는 강유전체로서는 예를 들면 티탄산 지르코늄산염(PZT)가 적당하다. PZT는 티탄산지르콘산납, Pb(ZrXTi1-Ⅹ)O3을 함유하는 혼합 세라믹이고, 비유전율은 1200정도이다. 따라서, 실리콘 기판 자체의 비유전율이 10정도이어도, 그 위에 강유전체층을 형성해 안테나를 형성함으로써, 안테나 길이1.2mm이하로 지극히 짧게 할 수 있다.
또, 안테나를 형성한 상기 실리콘 기판 상에 커패시터, SAW필터, 인덕턴스 등의 전자 소자를 형성하고, 상기의 모듈 구조에 일체화한 한다. 이 구조에 따라, 1개의 모듈 구조 중에 안테나 기능뿐만 아니라, 각종의 기능을 갖는 전자 부품을 실장할 수 있다.
또, 안테나를 형성한 상기 실리콘 기판에 쓰루홀을 형성하고, 상기 쓰루홀의 벽면에 절연층을 통하여 도체층을 형성하고, 상기 도체층을 실리콘 기판의 제1 및 제2면에 제공된 도체 패턴에 접속한다. 이와 같이, 실리콘 기판의 양면을 관통하는쓰루홀을 설치함으로써, 기판 표리면 간의 패턴의 도통을 도모할 수 있다.
또, 이 경우에 있어서, 상기 쓰루홀의 벽면의 하층에 제 1 절연층을 통하여 접지층을 형성함과 동시에, 상기 접지층 상면에 제 2 절연층을 통하여 신호층을 형성하고, 이들 접지층 및 신호층을 실리콘 기판의 제1 및 제2면의 접지층 및 신호 패턴과 각각 접속한다.
이하, 첨부 도면을 참조해 본 발명의 실시예에 대해서 상세하게 설명한다.
도1은 본 발명의 제1 실시예에 관한 인터포저로서 사용할 수 있는 반도체 모듈의 사시도이다. 반도체 기판(1)은 평탄한 직사각형의 평판형상의 것이어야 한다. 또한 상기 반도체 기판(1)의 평탄성, 내열성이 뛰어날 필요가 있다. 또한, IC칩 등의 전자 부품의 탑재성이 뛰어날 필요가 있다. 이러한 이유로, 본 발명에서는 실리콘 기판을 이용한다. 실리콘 기판(1) 자체의 비유전율은 10정도이다.
이 실리콘 기판(1) 표면상의 일부의 영역, 즉 직사각형의 기판(1)의 우측의 짧은 쪽을 따른 세로로 긴 직사각형의 영역에 강유전체층(2)이 형성되고, 이 강유전체층(2) 상에 도체막으로 이루어지는 안테나(3)가 형성된다.
강유전체층(2)으로서는 예를 들면 PZT를 사용하고 있다. PZT는 티탄산지르콘산납Pb(ZrXTi1-Ⅹ)03의 혼합 세라믹이고, 비유전율은 1200정도이다.
안테나(3)는 그 평면 형상이 F 형상이고, 안테나의 크기는 작아, F 형상의 안테나 길이L은 1.2mm이하로 짧고, 또 폭W도 1mm이하로 짧다. 이 안테나(3)로의 급전은 이 기판(1) 및 강유전체층(2) 상에 형성된 전원 패턴(4)을 통해 행하여진다.
기판(1)의 강유전체층(2)이 형성되어 있는 영역 이외의 영역에는 복수개의 반도체 실리콘 칩(5), 인덕턴스(6), 커패시터(7), SAW필터(8) 등의 전자 회로 부품이 형성되어 있고, 이들 전자 부품이 실리콘 기판(1)과 일체적으로 조립되어, 1개의 멀티 칩 모듈(MCM)를 구성하고 있다. 예를 들면, 인덕턴스(6) 같은 전자회로 부품에 대해서는 종래에는 부품으로서의 인덕턴스를 기판 상에 실장하였지만, 본 실시예에서는, 실리콘 기판(1)의 표면에 일체적으로 만든 형태를 취하고 있다.
실리콘 기판(1)에는 그 양면을 관통하는 쓰루홀(9)이 다수 형성되어 있다. 도면에서는 보이지 않지만, 다수의 칩(5)의 하면에도 다수의 쓰루홀(9)이 형성되어 있다. 쓰루홀(9)은 회로 패턴(10)에 접속된다. 회로 패턴(10)은 실리콘 기판(1) 상에 형성된 안테나(3)에 접속되고, 또한 반도체 실리콘 칩(5), 인덕턴스(6), 커패시터(7), SAW필터(8) 등의 전자 회로 부품에 접속되어 있다. 전원용, 접지용 혹은 신호용 배선이 쓰루홀(9)의 내벽 상에 또는 그 내부에 배열될 수 있으므로, 기판의 표면과 기판 이면에 마련된 회로 패턴과의 사이의 전기적 도통이 쓰루홀(9)에 의해 효과적으로 실현될 수 있다.
도2는 도1에 나타낸 반도체 모듈의 쓰루홀 부분의 단면도를 나타낸다. 실리콘 기판(1)에는 레이저 가공, 드릴 가공 등에 의해 미리 다수의 쓰루홀(9)이 기판(1)의 양면을 관통하도록 형성되어 있다. 실리콘 기판(1)의 양면 및 쓰루홀(9)의 벽면에는, 예를 들면 실리콘 기판을 열산화함으로써 형성한 산화실리콘(SiO2) 등으로 이루어지는 절연막(11)이 형성되어 있다. 그리고, 이 절연막(11) 상에 필요한도체 패드(12), 도체 패턴(10) 등이 형성되어 있다. 실리콘 기판(1)의 양면 및 쓰루홀(9) 내벽의 절연층 상에서 도체층이나 도체 패턴을 형성하려면, 예를 들면, 화학 증착(CVD), 무전해 도금 등으로 형성한 니켈 상에 구리의 전해 도금 등을 실시함으로써 형성할 수 있다.
도2에 나타내는 쓰루홀(9)에서는 절연막(10) 위에, 하층 배선인 접지층(12)이 형성되고, 그 위에 또한 산화실리콘(SiO2) 등으로 이루어지는 절연막(13)이 형성된다. 그리고, 그 절연막(13) 상에 표층으로서의 신호층(14)이 형성되어 있다.
그리고, 이들 쓰루홀(9) 내의 접지층(12)이나 신호층(14)은 실리콘 기판(1)의 양면에 형성되어 있는 접지 패턴(하층 배선)(15)이나 신호 패턴(16)에 각각 접속되어 있다.
외부 접속을 위한 단자로서는, 예를 들면 도체 패드(17) 상에 땜납 범프(18)가 형성되어 있다. 도체 패드(17)는 도2에 나타내는 바와 같이, 실리콘 기판(1)의 양면의 신호 패턴(16)에 접속된다. 그리고, 도체 패드(17)는 쓰루홀의 신호층(14)을 통하여 기판(1)의 반대면의 신호 패턴에 접속된다. 이와 같이, 본 실시예에서는, 와이어 본딩 등의 쉴드 와이어를 사용하지 않고, 쓰루홀 등에 의해 도체간의 접속을 행하고 있다. 따라서, 안테나가 노이즈 등의 영향을 받는 일이 없어진다.
도3은 도1에 나타낸 반도체 모듈의 실리콘 기판(1) 상에 형성된 인덕턴스의 일례를 평면도로 나타낸 것이다. 이와 같은 코일상의 인덕턴스(6)는, 예를 들면 구리 등의 도체막을 실리콘 기판(1) 상에 화학 에칭함으로써 형성할 수 있다.
도4는 본 발명의 제2 실시예에 관한 반도체 모듈을 나타내는 것으로서, 도1에서 설명한 기판을 인터포저로서 사용하기 적절한 것이다. 도4에서는, 전자 부품으로서, 예를 들면 칩 커패시터(커플링 커패시터)를 탑재하는 경우에 대해서 설명하고 있다. 칩 커패시터(30)는 다른 칩 커패시터 또는 인터포저(interposer, 31) 상에 플립칩 접합에 의해 탑재되어 있다. 이 칩 커패시터 또는 인터포저(31)는 상술한 쓰루홀(35)을 갖는다. 이 실리콘칩 또는 인터포저(31)는 또한 다른 칩 커패시터 또는 인터포저(32) 상에 플립칩 접합에 의해 탑재되어 있다. 이 칩 커패시터 또는 인터포저(32)에도 또 상술한 쓰루홀이 설치되어 있다. 그리고 칩 커패시터 또는 인터포저(32)는 프린트 기판 또는 패키지(33) 상에 상술한 바와 마찬가지로 플립칩 접합에 의해 탑재되어 있다. 도4에 있어서, 참조 번호 36은 플립칩 접합용의 도체 패드이고, 참조 번호 37은 재배선 또는 2차 배선이다.
도5는 본 발명의 제3 실시예에 관한 반도체 모듈을 나타내는 것으로서, 도4에 나타낸 제2 실시예의 경우와 마찬가지로, 기판을 인터포저로서 이용한 것이다. 도 4와 구별되는 점은 중간부 있는 실리콘칩 또는 인터포저(31)를 생략하고, 전자 부품으로서의 칩 커패시터(커플링 커패시터)(30)를 다른 실리콘 칩(32) 상에 플립칩 접합에 의해 탑재한 점이다. 이 실리콘 칩(32)에도 또한 상술한 쓰루홀이 설치되어 있다. 그리고 실리콘 칩(32)은 프린트 기판 또는 패키지(33) 상에 상술한 바와 마찬가지로 플립칩 접합에 의해 탑재되어 있다.
이상 설명한 바와 같이, 본 발명에 의하면, 안테나를 컴팩트하게 하고, 또실리콘 칩(실리콘 인터포저)에 일체화할 수 있다. 따라서, 통신 장치를 매우 작게 할 수 있다. 또한, 커패시터, SAW필터, 인덕턴스 등의 전자 부품을 안테나의 형성과 동시에 인터포저 상에 형성할 수 있다. 따라서, 저가의 멀티 칩 모듈(MCM)를 제작할 수 있다.

Claims (6)

  1. 제1 및 제2면을 갖는 실리콘 기판, 상기 실리콘 기판의 제1면 또는 제2면의 적어도 일부에 형성된 강유전체층; 및
    상기 강유전체층 상에 형성된 도체막으로 이루어진 안테나를 포함하는 것을 특징으로 하는 반도체 모듈 구조.
  2. 제1항에 있어서,
    강유전체층은 티탄산지르콘산납(PZT)으로 된 것을 특징으로 하는 반도체 모듈 구조.
  3. 제1항에 있어서,
    상기 실리콘 기판 상에 커패시터, SAW필터, 인덕턴스 등의 전자 소자를 형성하고, 상기 모듈에 일체화한 것을 특징으로 하는 반도체 모듈 구조.
  4. 제3항에 있어서,
    전자 소자는 상기 실리콘 기판 상에 패턴으로 형성된 코일 모양을 갖는 것을 특징으로 하는 반도체 모듈 구조.
  5. 제1항에 있어서,
    상기 실리콘 기판에 쓰루홀(through-hole)을 형성하고, 상기 쓰루홀의 내벽면에 절연층을 통하여 도체층을 형성하며, 상기 도체층은 실리콘 기판의 제1 및 제2면에 제공된 도체 패턴에 접속된 것을 특징으로 하는 반도체 모듈 구조.
  6. 제5항에 있어서,
    상기 쓰루홀의 벽면의 하층에 제 1 절연층을 통하여 접지층을 형성하고, 상기 접지층 상면에 제 2 절연층을 통하여 신호층을 형성하고, 이들 접지층 및 신호층을 실리콘 기판의 제1 및 제2면에 제공된 접지층 및 신호 패턴과 각각 접속한 것을 특징으로 하는 반도체 모듈 구조.
KR10-2003-0037879A 2002-06-13 2003-06-12 안테나를 내장한 반도체 모듈의 구조 KR20030096055A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00173067 2002-06-13
JP2002173067A JP4010881B2 (ja) 2002-06-13 2002-06-13 半導体モジュール構造

Publications (1)

Publication Number Publication Date
KR20030096055A true KR20030096055A (ko) 2003-12-24

Family

ID=29561801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0037879A KR20030096055A (ko) 2002-06-13 2003-06-12 안테나를 내장한 반도체 모듈의 구조

Country Status (6)

Country Link
US (1) US20030230797A1 (ko)
EP (1) EP1372215A3 (ko)
JP (1) JP4010881B2 (ko)
KR (1) KR20030096055A (ko)
CN (1) CN1479407A (ko)
TW (1) TW200403885A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004005666B4 (de) * 2004-02-05 2008-05-29 Infineon Technologies Ag Hochfrequenzanordnung, Verfahren zur Herstellung einer Hochfrequenzanordnung und Verwendung der Hochfrequenzanordnung
CN103545332B (zh) * 2005-05-04 2016-08-10 盛投资有限责任公司 传感器模块以及包括传感器模块的装置的制造方法
JP2007036571A (ja) 2005-07-26 2007-02-08 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US20070070608A1 (en) * 2005-09-29 2007-03-29 Skyworks Solutions, Inc. Packaged electronic devices and process of manufacturing same
JP5054413B2 (ja) * 2007-04-10 2012-10-24 新光電気工業株式会社 アンテナ素子及び半導体装置
US7977155B2 (en) * 2007-05-04 2011-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level flip-chip assembly methods
JP5592053B2 (ja) 2007-12-27 2014-09-17 新光電気工業株式会社 半導体装置及びその製造方法
JP5407423B2 (ja) * 2009-02-27 2014-02-05 大日本印刷株式会社 電子装置及び電子デバイス
US20140306349A1 (en) * 2013-04-11 2014-10-16 Qualcomm Incorporated Low cost interposer comprising an oxidation layer
US10566686B2 (en) * 2018-06-28 2020-02-18 Micron Technology, Inc. Stacked memory package incorporating millimeter wave antenna in die stack

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4041271C2 (de) * 1989-12-25 1998-10-08 Toshiba Kawasaki Kk Halbleitervorrichtung mit einem ferroelektrischen Kondensator
JP2840493B2 (ja) * 1991-12-27 1998-12-24 株式会社日立製作所 一体型マイクロ波回路
JPH07333199A (ja) * 1994-06-13 1995-12-22 Tokyo Gas Co Ltd マイクロ渦流センサ
US5970393A (en) * 1997-02-25 1999-10-19 Polytechnic University Integrated micro-strip antenna apparatus and a system utilizing the same for wireless communications for sensing and actuation purposes
EP1027723B1 (en) * 1997-10-14 2009-06-17 Patterning Technologies Limited Method of forming an electric capacitor
US6329915B1 (en) * 1997-12-31 2001-12-11 Intermec Ip Corp RF Tag having high dielectric constant material
US6329959B1 (en) * 1999-06-17 2001-12-11 The Penn State Research Foundation Tunable dual-band ferroelectric antenna
US6292143B1 (en) * 2000-05-04 2001-09-18 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Multi-mode broadband patch antenna
US6529088B2 (en) * 2000-12-26 2003-03-04 Vistar Telecommunications Inc. Closed loop antenna tuning system
US6607394B2 (en) * 2001-02-06 2003-08-19 Optillion Ab Hot-pluggable electronic component connection
US6690251B2 (en) * 2001-04-11 2004-02-10 Kyocera Wireless Corporation Tunable ferro-electric filter

Also Published As

Publication number Publication date
EP1372215A3 (en) 2004-04-07
JP2004022667A (ja) 2004-01-22
JP4010881B2 (ja) 2007-11-21
EP1372215A2 (en) 2003-12-17
US20030230797A1 (en) 2003-12-18
TW200403885A (en) 2004-03-01
CN1479407A (zh) 2004-03-03

Similar Documents

Publication Publication Date Title
US5717249A (en) RF power amplifying circuit device
US7236373B2 (en) Electronic device capable of preventing electromagnetic wave from being radiated
US7176506B2 (en) High frequency chip packages with connecting elements
US7268426B2 (en) High-frequency chip packages
KR100786001B1 (ko) 인덕터가 내장된 무연 칩 캐리어의 구조 및 제조방법
EP0595346B1 (en) Composite microwave module assembly and its connection structure
US8034664B2 (en) Method of fabricating passive device applied to the three-dimensional package module
US8269342B2 (en) Semiconductor packages including heat slugs
KR100412056B1 (ko) 마이크로웨이브하이브리드집적회로
KR101414751B1 (ko) 커패시터 내장 기판 및 그 제조 방법
US7436683B2 (en) Wafer level packaging structure with inductors and manufacture method thereof
KR20030084637A (ko) 반도체 장치 및 그 제조 방법
WO2004080134A2 (en) High frequency chip packages with connecting elements
JP4010881B2 (ja) 半導体モジュール構造
JP3443408B2 (ja) 配線基板及びそれを用いた半導体装置
KR20050002659A (ko) 혼성집적회로
JPH09148373A (ja) 無線通信モジュール
JPH11354667A (ja) 電子部品およびその実装方法
JP2005340713A (ja) マルチチップモジュール
US20230246010A1 (en) Electronic component module, and method of manufacturing electronic component module
KR100632237B1 (ko) 3차원 다층 멀티 칩 모듈 패키지 제조 방법
JP3640463B2 (ja) Ｍｍｉｃパッケージ
WO2021141631A1 (en) Thermal management package and method
JP2002343926A (ja) Ｉｃモジュール
KR20010039099A (ko) 고주파 모듈의 패키징 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application