KR20030082356A - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR20030082356A
KR20030082356A KR1020020084827A KR20020084827A KR20030082356A KR 20030082356 A KR20030082356 A KR 20030082356A KR 1020020084827 A KR1020020084827 A KR 1020020084827A KR 20020084827 A KR20020084827 A KR 20020084827A KR 20030082356 A KR20030082356 A KR 20030082356A
Authority
KR
South Korea
Prior art keywords
gas
nitride film
silicon nitride
substrate
film
Prior art date
Application number
KR1020020084827A
Other languages
English (en)
Other versions
KR100536113B1 (ko
Inventor
토쓰카마사히로
오쿠토모키
하또리료
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20030082356A publication Critical patent/KR20030082356A/ko
Application granted granted Critical
Publication of KR100536113B1 publication Critical patent/KR100536113B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45512—Premixing before introduction in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C23C16/463—Cooling of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

질화막의 막형성에서, 암모니아 가스의 사용량을 감소하여, 얻어지는 질화막의 막두께 균일성을 개선한다. 이 실리콘 질화막의 막형성방법은, 실란가스 및 암모니아 가스를 사용하여 촉매 CVD법을 사용하여 기판(1)상에 실리콘 질화막을 막형성하는 방법에 있어서, 실란가스 및 암모니아 가스에 수소가스를 첨가한 가스(5)를, 촉매체(6)에 접촉 후, 기판상에 공급한다. 막형성장치(20)는, 반응실(10)을 구비한다. 반응실의 내부에는, 기판(1)을 유지하는 기판홀더(2)와, 촉매체(6)를 구비한다. 반응실의 외부에는, 실란가스, 암모니아 가스 및 수소가스를 저장하는 가스탱크(11∼13)를 구비한다. 또한, 가스탱크와 반응실을 접속하는 가스배관(15)과, 가스배관으로부터 상기 가스를, 반응실의 내부에 공급하는 가스공급부(4)를 구비한다. 이 제조장치에서는, 가스공급부에서 상기 가스를 촉매체에 접촉 후, 기판에 공급하고, 기판(1)상에 실리콘 질화막을 막형성한다.

Description

반도체장치의 제조방법{PROCESS FOR MANUFACTURING A SEMICONDUCTOR DEVICE}
본 발명은, 실리콘 질화막의 막형성방법, 특히 촉매화학 기상퇴적법에 의한 실리콘 질화막의 막형성방법, 막형성장치, 및 그 막형성방법을 포함하는 반도체장치의 제조방법에 관한 것이다.
실리콘기판 등의 반도체기판상에 실리콘 질화막을 형성하는 방법으로서, 주로 실리콘기판을 표면에서 질화하는 방법과, 화학기상 퇴적법(CVD법)에 의해 실리콘 질화막을 막형성하는 방법이 행해지고 있다. 이들 중, 특히 모노실란 가스와 암모니아 가스로 이루어지는 원료가스를, 가열한 촉매를 통해 실리콘기판상에 공급하고, 해당 기판상에 실리콘 질화막을 막형성하는 촉매화학기상 퇴적법(촉매 CVD법)이 사용되고 있다.
이 촉매 CVD법에 의한 실리콘 질화막의 막형성에 대하여, 도 11을 사용하여 설명한다. 우선, 이 촉매 CVD법으로 사용하는 질화막을 막형성하는 막형성장치에대하여 설명한다. 이 막형성장치는, 반도체기판(51)상에 질화막을 막형성하는 반응실(60)을 구비한다. 이 반응실(60)의 내부에는, 반도체기판(51)을 유지하는 기판홀더(52)와, 실란가스와 암모니아 가스로 이루어지는 원료가스(55)를, 반도체기판(51)에 공급하는 가스공급부(54)와, 가스공급부(54)와 기판홀더(52)와의 사이에 개재시킨 촉매체(56)를 구비한다. 또한, 일반적으로 촉매체라고 불리고 있지만 그 중에는 저항가열된 금속이 포함된다. 기판홀더(52)는, 열접촉을 높이기 위해 반도체기판(51)과의 사이에 카본시트(carbon sheet)(53)를 끼우고 있다. 또한, 이 막형성장치는, 실란가스와 암모니아 가스로 이루어지는 원료가스를 각각 저장하는 가스탱크와, 해당 가스 탱크와 반응실 내부의 가스공급부를 접속하는 가스배관을 갖는다. 가스 탱크로부터, 가스배관과 가스공급부를 통해 원료가스를 반응실의 내부에 도입한다.
다음에, 이 촉매 CVD법으로 질화막을 막형성하는 방법에 대하여 설명한다. 이 질화막의 막형성방법은, 다음 순서로 행해진다.
(a) 반응실(60)의 내부의, 기판홀더(holder)(52)상에 배치된 카본시트(53)상에 실리콘기판(51)을 설치한다.
(b) 실란가스와 암모니아 가스로 이루어지는 원료가스를 각각 저장하는 가스탱크(도시하지 않음)로부터, 가스배관(65)과 가스도입부(54)를 통해, 실란가스와 암모니아 가스로 이루어지는 원료가스(55)를 반응실(60)내에 도입한다.
(c) 반응실(60)내에 도입된 원료가스(55)는, 가열된 촉매체(56)에 접촉하고, 그 후, 반도체기판(51)상에 공급된다.
(d) 공급된 원료가스(55)에 의해, 반도체기판(51)상에 실리콘 질화막이 막형성된다.
상기한 종래의 촉매 CVD법에 의한 실리콘 질화막의 제작에는 이하와 같은 문제가 있었다.
(1) 원료가스 중, 암모니아 가스를 실란가스에 대하여 약 100배 정도의 유량비로 공급할 필요가 있었다. 암모니아 가스는 환경에 대하여 유해하기 때문에, 유량을 감소할 필요가 있었다.
(2) 얻어지는 실리콘 질화막의 기판(51) 표면내에서의 균일성이 나쁘다. 예컨대, 직경 10.16cm(4인치(inches))의 실리콘기판의 경우에, 면내에서 막두께 균일성은 약 13% 악화된다.
(3) 반도체기판(51)과 기판홀더(52)와의 열접촉이 불충분하므로, 가열된 촉매체(56)로부터의 열복사에 의해 반도체기판(51)이 지나치게 온도상승한다. 특히 GaAs 기판 등의 화합물 반도체 디바이스의 경우에는, 너무 고온하에 놓을 수 없다. 즉, 오믹(ohmic)전극의 열화를 방지하기 위해 기판온도는 약 360℃ 이하로 할 필요가 있다. 한편, 지나친 온도상승을 피하기 위해 촉매체와 반도체기판과의 간격을 띠어놓으면 막형성속도가 저하한다. 또, 기판표면의 흡착물 제거를 위해 실리콘 질화막의 막형성시에는 기판온도를 300℃ 이상으로 해 놓을 필요가 있다.
그래서, 본 발명의 목적은, 실리콘 질화막의 막형성에서, 큰 막형성속도를얻음과 동시에, 반도체기판의 지나친 온도상승을 억제하는 것이다. 또 다른 목적은, 얻어지는 실리콘 질화막의 막두께 균일성을 개선하는 것이다. 또 다른 목적은, 사용하는 암모니아 가스를 감소하는 것이다.
도 1은 본 발명의 실시형태 1에 관한 실리콘 질화막의 막형성장치의 구성을 나타내는 개략도이다.
도 2는 본 발명의 실시형태 1에 관한 실리콘 질화막의 막형성방법에 의한 암모니아 가스 유량과, 얻어지는 질화막의 굴절률과의 관계를 나타내는 그래프이다.
도 3은 본 발명의 실시형태 1에 관한 실리콘 질화막의 막형성방법에 의한 암모니아 가스유량과, 얻어지는 질화막의 막두께 균일성과의 관계를 나타내는 그래프이다.
도 4는 본 발명의 실시형태 1에 관한 실리콘 질화막의 막형성방법에서의 수소가스의 종류와, 얻어지는 질화막의 특성과의 관계를 나타내는 그래프이다.
도 5는 본 발명의 실시형태 1에 관한 실리콘 질화막의 막형성방법에서의 혼합가스의 종류와, 얻어지는 질화막의 굴절률과의 관계를 나타내는 그래프이다.
도 6a∼6c는, 본 발명의 실시형태 1에 관한 반도체장치의 제조방법으로 제조된 반도체장치의 몇개의 예를 나타내는 개략도이다.
도 7은 본 발명의 실시형태 2에 관한 실리콘 질화막의 막형성장치의 구성을 나타내는 개략도이다.
도 8은 도 7의 막형성장치의 반응실 내의 모식도이다.
도 9는 본 발명의 실시형태 3에 관한 실리콘 질화막의 막형성방법에서의 수소가스유량과, 얻어지는 질화막의 굴절률과의 관계를 나타내는 그래프이다.
도 10은 본 발명의 실시형태 3에 관한 실리콘 질화막의 막형성방법에서의 수소가스유량과, 질화막의 막형성속도와의 관계를 나타내는 그래프이다.
도 11은 종래의 촉매 CVD법에 의한 실리콘 질화막의 막형성장치의 구성을 나타내는 개략도이다.
*도면의 주요부분에 대한 부호의 설명
1 : 반도체기판2 : 기판홀더
4 : 가스공급부5 : 혼합가스
6 : 촉매체8 : 셔터
10 : 반응실11 : 모노실란가스탱크
12 : 암모니아 가스탱크13 : 수소가스탱크
14a, 14b, 14c : 유량조정기15 : 원료가스배관
16 : 배기관17 : 배기
20, 20a : 실리콘 질화막 막형성장치21 : 반도체기판
22a : 소스전극22b : 게이트전극
22c : 드레인전극22d, 22e: 금속박막
23 : 실리콘 질화막30 : 오목부
31a, 31b : 냉각가스배관32 : 수소가스
33 : 공간51 : 반도체기판
52 : 기판홀더53 : 카본시트
54 : 가스공급부55 : 원료가스
56 : 접촉체58 : 셔터
60 : 반응실65 : 원료가스배관
본 발명에 관한 실리콘 질화막의 막형성방법은, 실란가스 및 암모니아 가스를 사용하여, 촉매 CVD법을 사용하여 기판상에 실리콘 질화막을 막형성하는 방법에 있어서, 상기 실란가스 및 암모니아 가스에 수소가스를 첨가한 가스를, 촉매체에 접촉시킨 후, 상기 기판상에 공급하는 것을 특징으로 한다.
또한, 본 발명에 관한 실리콘 질화막의 막형성방법은, 상기 실리콘 질화막의 막형성방법에 있어서, 암모니아 가스/수소가스의 유량비를 0.5 이하로 가스를 공급하는 것을 특징으로 한다.
또한, 본 발명에 관한 실리콘 질화막의 막형성방법은, 상기 실리콘 질화막의 막형성방법에 있어서, 암모니아 가스/실란가스의 유량비를 20 이하로 가스를 공급하는 것을 특징으로 한다.
또한, 본 발명에 관한 실리콘 질화막의 막형성방법은, 상기 실리콘 질화막의 막형성방법에 있어서, 상기 기판을 제2 가스로 냉각하면서 상기 가스를 공급하는 것을 특징으로 한다.
또한, 본 발명에 관한 실리콘 질화막의 막형성방법은, 상기 실리콘 질화막의 막형성방법에 있어서, 상기 제2 가스는, 수소가스인 것을 특징으로 한다.
본 발명에 관한 반도체장치의 제조방법은, 상기 실리콘 질화막의 막형성방법을 포함하는 것을 특징으로 한다.
본 발명에 관한 실리콘 질화막의 막형성장치는, 반응실과,
상기 반응실의 내부에서 기판을 유지하는 기판홀더와,
상기 반응실의 내부에 배치된 촉매체와,
상기 반응실의 외부에서, 실란가스, 암모니아 가스 및 수소가스를 각각 저장하는 가스탱크와,
상기 가스탱크와 상기 반응실을 접속하는 가스배관과,
상기 가스배관으로부터 상기 실란가스, 암모니아 가스 및 수소가스를 포함하는 가스를, 상기 반응실의 내부에 공급하는 가스공급부를 구비하고,
상기 가스공급부로부터 상기 가스를 상기 촉매체에 접촉시킨 후, 상기 기판에 공급하고, 상기 기판상에 실리콘 질화막을 막형성시키는 것을 특징으로 한다.
또한, 본 발명에 관한 실리콘 질화막의 막형성장치는, 상기 실리콘 질화막의 막형성장치에 있어서, 상기 기판홀더는, 상기 기판을 탑재하는 측에 오목(凹)부를 가지며, 상기 기판의 이면과 상기 오목부에 의해 공간을 형성함과 동시에, 그 공간내에 상기 기판을 냉각하는 제2 가스를 도입하는 제2 가스배관을 더 구비하는 것을 특징으로 한다.
또한, 본 발명에 관한 실리콘 질화막의 막형성장치는, 상기 실리콘 질화막의 막형성장치에 있어서, 상기 제2 가스는, 수소가스인 것을 특징으로 한다.
(발명의 실시형태)
본 발명의 실시형태에 관한 실리콘 질화막의 막형성방법, 막형성장치, 및 반도체장치의 제조방법에 대하여, 첨부도면을 사용하여 설명한다. 또, 도면에서는 실질적으로 동일한 부재에는 동일한 부호를 붙이고 있다.
(실시형태 1)
본 발명의 실시형태 1에 관한 실리콘 질화막의 막형성장치 및 막형성방법에 대하여 설명한다. 우선, 이 실리콘 질화막의 막형성장치(20)의 구성에 대하여, 도 1의 개략도를 사용하여 설명한다. 이 막형성장치(20)는, 촉매 CVD 반응에 의해 반도체기판(1)상에 실리콘 질화막을 막형성하는 반응실(10)을 구비한다. 이 반응실(10)의 내부에는, 반도체기판(1)을 유지하는 기판홀더(2)와, 모노실란가스(SiH4), 암모니아 가스(NH3) 및 수소가스(H2)를 포함하는 원료가스(5)를 반응실(10) 내부의 반도체기판(1)에 공급하는 가스공급부(4)와, 해당 가스공급부(4)와 실리콘기판(1)과의 사이에 개재시킨 촉매체(6)를 구비한다. 또, 반응실(10)에는 가스공급부(4)로부터 실리콘기판(1)으로의 원료가스의 흐름을 차단하는 셔터(8)를 구비하고 있어도 된다. 또한, 이 막형성장치(20)는, 반응실의 외부에, 모노실란가스, 암모니아 가스 및 수소가스의 각각의 가스를 저장하는 가스탱크(11, 12, 13)를 구비한다. 또한, 해당 가스탱크(l1, 12, 13)와 반응실(10)의 내부의 가스공급부(4)를 접속하는 가스배관(15)을 구비한다. 이 막형성장치(20)에서는, 모노실란가스, 암모니아 가스에 더하여 수소가스를 공급할 수 있는 설비를 구비하고, 수소가스를 첨가 공급함으로써, 암모니아 가스의 유량을 감소해도 충분한 막 특성을 갖는 실리콘 질화막을 형성할 수 있다. 이것에 의해 환경에 유해한 암모니아 가스의 유량을 감소시킬 수 있다. 또, 여기서는 실란가스로서 모노실란가스(SiH4)를 사용했지만, 이것에 한정되지 않고, 다른 실란가스(SinH2n+2)를 사용해도 된다.
또한, 이 실리콘 질화막의 막형성장치(20)에서, 원료가스의 배관계에 대하여 설명한다. 이 막형성장치(20)에서는, 모노실란가스, 암모니아 가스 및 수소가스를 각각 저장하는 가스탱크(11, 12, 13)를 구비한다. 이 가스탱크(11, 12, 13)로부터 유량조정기(14a, 14b, 14c)를 통해 가스배관(15)과 가스공급부(4)를 통하여, 모노실란가스, 암모니아 가스 및 수소가스를 포함하는 원료가스(5)를 반응실(10)의 내부에 도입한다. 또한, 반응실(10)에는 배기관(16)을 구비하고, 이 배기관(16)으로부터 배기를 행한다. 또한, 여기서는 반응실(10)에 접속된 가스배관(15)중에서 모노실란가스, 암모니아 가스 및 수소가스가 혼합되지만, 이것에 한정되지 않고, 가스탱크(11, 12, 13)와 반응실(10)과의 사이에, 각각의 가스를 미리 혼합하는 혼합실(도시하지 않음)을 설치해 된다.
다음에, 이 실리콘 질화막의 막형성방법에 대하여 설명한다. 이 막형성방법은, 다음 순서로 행해진다.
(a) 반응실(10)의 내부에서, 기판홀더(2)상에 반도체기판으로서 GaAs 기판(1)을 설치한다. 기판(1)은, 온도 300℃로 유지한다.
(b) 가스탱크(11, 12, 13)로부터, 가스배관(15)과 가스공급부(4)를 통해, 모노실란가스, 암모니아 가스 및 수소가스를 포함하는 원료가스(5)를 반응실(10)내에도입한다. 이 경우, 원료가스에서의 암모니아 가스/수소가스의 유량비를 0.5 이하로 한다. 이것에 의해, 환경에 유해한 암모니아의 유량을 감소시킬 수 있다.
(c) 반응실(10)내에 도입된 원료가스(5)는, 가열된 촉매체(6)에 접촉하고, 그 후, 반도체기판(1)상에 공급된다. 예컨대, 이하와 같은 막형성 조건으로 했다. 우선, 반응실(10)내의 가스압은 5Pa로 했다. 또한, 촉매체(6)에는, 표면온도를 약 1750℃로 유지한 텅스텐 와이어를 사용했다. 촉매체(6)와 반도체기판(1)과의 사이의 거리 d는, 기판(1)의 온도상승을 50℃ 이내에 억제하기 위해 약 75mm로 했다.
(d) 공급된 원료가스(5)로부터, 반도체기판(1)상에 실리콘 질화막이 막형성한다.
또한, 상기한 실리콘 질화막의 막형성방법에 있어서, 반응실내에 공급하는 각각의 가스의 유량비에 대하여 검토한다. 공급하는 가스로는, 첨가하는 수소가스의 유량을 100sccm으로 하고, 모노실란가스의 유량을 1.0sccm, 1.4sccm, 2.4sccm의 3가지로 했다. 또, 「sccm」은 유량의 단위로서, 「standard cc/min」의 의미이다. 즉, 표준상태(0℃, 대기압(1,013hPa))에서의 분당 유량을 표시하고 있다. 이 경우에, 암모니아 가스의 유량과, 얻어지는 질화막의 특성과의 관계를 검토한 결과를 도 2 및 도 3에 나타낸다. 도 2는, 암모니아 가스의 유량과, 얻어지는 질화막의 굴절률과의 관계를 나타내는 그래프이다. 화학량 이론비의 실리콘 질화막 Si3N4의 굴절률은 약 2.05이고, 막의 굴절률이 높아지는 만큼 질소량이 감소한다고 생각할 수 있다.
도 2에서 암모니아 가스의 유량을 증가함에 따라 굴절률은 서서히 저하해 간다. 한편, 암모니아 가스의 유량을 약 10sccm 이하로 하면, 막의 굴절률은 급격히 높아지고, 질소 함유량이 감소해 버린다. 그래서, 예컨대, 종래와 동일한 정도의 굴절률 2.00∼2.05의 실리콘 질화막을 얻는 경우에는, 모노실란가스의 유량을 1.5 sccm으로 하고, 암모니아 가스/수소가스의 유량비로 0.04∼0.5의 범위로 하면 된다. 또한, 이것에 한정되지 않고, 소망한 막 특성력을 얻을 수 있는 막형성 조건을 설정하면 된다.
또한, 도 3은, 암모니아 가스의 유량과, 얻어지는 질화막의 막두께 균일성과의 관계를 나타내는 그래프이다. 또, 막두께 균일성은, 다음 순서로 산출한다. 우선, 얻어진 실리콘 질화막에 대하여 복수의 측정점에서 막두께를 측정하고, 그 최대치 및 최소치를 산출한다. 이어서, 하기식에 의거하여 막두께 균일성을 산출한다.
막두께 균일성=(최대치-최소치)/(최대치+최소치)
도 3에서, 암모니아 가스의 유량을 감소해 가면 막두께 균일성이 낮아지고, 막두께의 균일함이 개선된다. 또한 암모니아 가스의 유량을 감소하면, 막두께 균일성은 높아지고, 균일함이 열화한다. 이것으로부터, 얻어지는 질화막의 막두께 균일성이 약 10% 이하가 되는 막형성 조건으로 실리콘 질화막을 막형성하는 것이 바람직하다.
도 2 및 도 3에 의해, 가스를 공급하는 공정에서는, 암모니아 가스/수소가스의 유량비를 0.5이하로 하는 것이 바람직하다. 또한, 암모니아 가스/모노실란가스의 유량비를 20 이하로 하는 것이 바람직하다.
다음에, 이 실리콘 질화막의 막형성방법에 있어서, 모노실란가스와 암모니아 가스에 첨가하는 첨가가스로서의 수소가스의 효과에 대하여, 도 4를 사용하여 설명한다. 도 4는, 수소가스의 유무와 얻어지는 실리콘 질화막의 특성과의 관계를 나타내는 그래프이다. 도 4에서는, 암모니아 가스의 유량을 100sccm, 수소가스의 유량을 0sccm으로 한 경우와, 암모니아 가스의 유량을 4sccm, 수소가스의 유량을 100sccm으로 한 경우에 얻어지는 각각의 질화막의 특성을 나타내고 있다. 도 4에서 명백해지는 바와 같이, 수소가스를 첨가함으로써 동일한 정도의 굴절률의 경우에도 막두께 균일성이 개선되어 있다.
또한, 이 실리콘 질화막의 막형성방법에 있어서, 첨가가스로서 수소가스를 선택하는 효과에 대하여, 도 5를 사용하여 설명한다. 도 5는, 첨가가스의 종류와 얻어지는 실리콘 질화막의 굴절률과의 관계를 나타내는 그래프이다. 도 5에는, 첨가가스로서 수소를 사용한 경우에, 모노실란가스의 유량과 얻어지는 질화막의 굴절률과의 관계를 나타내고 있다. 또한, 첨가가스로서 헬륨가스를 사용한 경우의 예를 하나 나타내고 있다. 이 도 5에 나타내는 바와 같이, 첨가가스가 헬륨가스이었던 경우에는, 수소가스를 사용한 경우와 비교하여 얻어지는 질화막의 굴절률이 높아져, 막중의 질소의 조성비가 작아져 있다고 생각된다. 이것으로부터, 첨가가스로서, 수소가스를 선택함으로써, 얻어지는 질화막의 질소함유율을 제어할 수 있다. 또한, 화학량 이론비의 실리콘 질화막 Si3N4의 경우에 한정되지 않고, 원하는 막조성을 갖는 질화막을 제작할 수 있다.
또한, 이 실리콘 질화막의 막형성방법에 의해 얻어지는 실리콘 질화막(실시형태 1)의 특성에 대하여, 종래의 실리콘 질화막의 막형성방법으로 얻어지는 실리콘 질화막(비교예 1)의 특성과 비교하여 설명한다.
(비교예 1)
종래의 실리콘 질화막의 막형성방법에 의해 얻어지는 실리콘 질화막의 특성에 대하여 설명한다. 이 종래의 실리콘 질화막에서는, 굴절률이 약 2.00∼2.05의 범위내에 있고, 수소농도는, N-H 결합으로서 2×1021cm-3, Si-H 결합으로서 4×1020cm-3이다. 또한, 버퍼드플루오르화수소산(BHF 6:1)을 사용한 에칭레이트는 약 9nm/분 이었다. 또한, 막이 박리하기 어려운 지표가 되는 장력값은 4×109dyn/cm2이었다.
(실시예 1)
본 발명에 관한 실리콘 질화막의 막형성방법에 의해 얻어지는 실리콘 질화막의 특성에 대하여 설명한다. 얻어진 실리콘 질화막에서는, 굴절률이 약 2.00∼2.05의 범위내였다. 또한, 수소농도는, N-H 결합으로서 1×1021cm-3, Si-H 결합으로서 4×1020cm-3이었다. 이 막형성방법에서는, 원료가스에 수소가스를 첨가하고 있지만, 상기한 종래의 실리콘 질화막에 포함되는 수소농도와 거의 동등한 정도였다. 또한, 버퍼드플루오르화수소산(BHF 6:1)을 사용한 에칭레이트는 약 4nm/분 이었다. 상기한 종래의 질화막과 비교하면, 에칭레이트가 작고, 비교예에 비해 표면성이 양호하다. 또한, 막이 박리하기 어려운 지표가 되는 장력값은 1×109dyn/cm2이었다.
또한, 반도체장치의 제조방법에 있어서, 상기 실리콘 질화막의 막형성방법을 포함해도 된다. 또한, 상기 실리콘 질화막의 막형성방법을 포함하는 반도체장치의 제조방법으로 얻어지는 실리콘 질화막을 갖는 반도체장치의 용도에 대하여 설명한다. 이 실리콘 질화막을 갖는 반도체장치는, 여러가지의 용도로 사용할 수 있다. 예컨대, 도 6a∼6c는, 이 반도체장치의 제조방법으로 제조된 반도체장치의 몇개의 예를 나타내는 개략도이다. 도 6a는, 실리콘 질화막을 표면보호막으로서 사용한 반도체장치의 경우이고, (b)는, 실리콘 질화막을 커패시터로서 사용한 반도체장치의 경우이며, (c)는, 실리콘 질화막을 층간절연막으로서 사용한 경우이다. 또한, 상기는 일예로서 이것에 한정되지 않는다. 이 반도체장치의 제조방법에 의해 얻어지는 실리콘 질화막은, 어닐링시의 캡막, 이온주입시의 스루막, 반도체 레이저의 단면보호막으로서 사용해도 된다.
(실시형태 2)
본 발명의 실시형태 2에 관한 실리콘 질화막의 막형성장치 및 막형성방법에 대하여, 도 7 및 도 8을 사용하여 설명한다. 도 7은, 이 막형성장치의 구성을 나타내는 개략도이며, 도 8은, 도 7의 반응실 주변의 모식도이다. 우선, 이 실리콘 질화막의 막형성장치(20a)는, 실시형태 1에 관한 실리콘 질화막의 막형성장치와 비교하면, 도 7의 개략도에 나타내는 바와 같이, 반도체기판(1)의 이면과 기판홀더(2)의 오목부(30)와의 사이에 공간(33)을 형성하고, 해당 공간(33)에 냉각가스(32)를 유통시키는 가스배관(31a, 31b)를 더 구비하는 점에서 상위하다. 반도체기판(1)과 기판홀더(2)와의 사이에서 형성되는 공간(33)에 가스(32)를 유통시켜, 기판(1)을 냉각하여, 가열된 촉매체(6)로부터의 복사열로 기판(1)이 지나치게 온도상승하는 것을 억제할 수 있다. 이것에 의해, 촉매체(6)와 기판(1)과의 사이의 거리 d를 작게 하면서 기판(1)의 지나친 온도상승을 억제하여, 막형성속도를 향상할 수 있다. 또한, 냉각가스(32)로서 수소가스를 사용한 경우에는, 기판홀더(2)의 공간(33)으로부터 유출한 경우에서도, 수소가스는 첨가가스로서의 기능을 다한다. 이것으로부터 냉각가스로서, 수소가스가 바람직하다.
다음에, 이 막형성장치(20a)에서의 기판홀더(2)에 대하여 설명한다. 이 기판홀더(2)는, 도 7 및 도 8에 나타내는 바와 같이, 반도체기판(1)을 탑재하는 개소에, 해당 기판(1)보다 작은 오목부(30)가 설치되어 있다. 반도체기판(1)을 기판홀더(2)에 탑재하면, 해당 기판(1)의 이면과 기판홀더(2)의 오목부(30)에 의해 공간(33)이 형성된다. 또한, 이 기판홀더(2)는, 그 공간(33)에 기판(1)을 냉각하는 가스(32)를 유통하는 가스배관(31a, 31b)을 구비한다. 이 가스배관(31a, 31b)에서 그 공간(33)으로 가스(32)를 유통시킴으로써, 유통하는 가스(32)에 의해 반도체기판(1)을 냉각한다. 이것에 의해서, 가열된 촉매체(6)로부터의 복사열로 해당 기판(1)이 지나친 온도상승을 방지할 수 있다. 해당 공간(33)에 유통시키는 가스(32)는, 수소가스가 바람직하지만, 이것에 한정되지 않고, 헬륨가스나 질소가스 등의 불활성 가스를 사용해도 된다. 또한, 해당 공간(33)에서의 가스(32)의 압력은 100Pa~10Pa 정도, 구체적으로는 약 400Pa 정도로 유지하는 것이 바람직하다. 또한, 공간(33)내에서의 가스(32)의 압력은 상기 범위에 한정되지 않으며, 또한 대기압의 1/10 정도로 해도 된다.
또한, 이 실리콘 질화막의 막형성방법에서의 실리콘 질화막의 막형성 조건에 대하여, 촉매체(6)와 기판(1)과의 사이의 거리 d와 기판의 온도상승과의 관계에 대하여, 비교예 2와 실시예 2를 비교하여 설명한다. 또한, 도 7, 도 8 및 도 11에서 셔터(8, 58)를 개폐한 경우의 기판(1)의 온도차 △T를 사용하여, 기판(1)의 온도상승의 정도를 평가한다.
(비교예 2)
도 11에 나타내는 종래의 실리콘 질화막의 막형성방법의 경우에는, 촉매체(56)-반도체기판(51)의 사이의 거리 d2가 75mm인 경우에 셔터(58)의 개폐에 의한 기판(51)의 온도차 △T는 48℃이고, 거리 d2가 50mm인 경우에 기판(51)의 온도차 △T는 76℃이었다. 여기서, 기판(51)의 온도차 △T를 50℃ 이하로 억제하기 위해서는, 촉매체(56)-반도체기판(51)의 사이의 거리 d2를 75mm로 하지 않으면 안된다. 이 경우의 실리콘 질화막의 막형성속도는 약 4.3nm/분 이었다.
(실시예 2)
도 7 및 도 8에 나타내는 본 발명의 실시형태 2에 관한 실리콘 질화막의 막형성방법은, 촉매체(6)-반도체기판(1)과의 사이의 거리 d1이 75mm인 경우에 셔터(58)의 개폐에 의한 기판(1)의 온도차 △T는 20℃, 거리 d1이 50mm인 경우에 온도차 △T는 28℃ 이었다. 상기한 바와 같이 촉매체(6)-반도체기판(1)의 사이의 거리 d1이 50mm인 경우에서도 온도차 △T를 50℃ 이하로 낮게 억제할 수 있다. 그래서, 막형성속도를 9.5nm/분으로 향상시킬 수 있다.
(실시형태 3)
본 발명의 실시형태 3에 관한 실리콘 질화막의 막형성방법에 대하여 설명한다. 이 실리콘 질화막의 막형성방법은, 실시형태 1에 고나한 실리콘 질화막의 막형성방법과 비교하면, 암모니아 가스의 유량을 감소함과 동시에, 수소가스의 유량을 감소하고 있는 점에서 상위하다. 이와 같이 수소가스의 유량을 감소함으로써, 질화막의 막형성속도를 향상시킬 수 있다.
다음에, 이 실리콘 질화막의 막형성방법에 있어서, 첨가가스의 수소가스의 유량에 대하여, 도 9및 도 10을 사용하여 설명한다. 도 9는, 수소가스의 유량과 얻어지는 질화막의 굴절률과의 관계를 나타내는 그래프이다. 도 9에서는, 암모니아 가스의 유량을 4sccm으로 한 경우와, 100sccm으로 한 경우에 대해, 수소가스의 유량과, 얻어지는 질화막의 굴절률과의 관계를 나타내고 있다. 도 9에 나타내는 바와 같이, 수소가스의 유량을 변화시켜도 질화막의 굴절률은 거의 변화하지 않는다. 또한, 도 10은, 수소가스의 유량과, 실리콘 질화막의 막형성속도와의 관계를 나타내는 그래프이다. 도 10에서 명백해지는 바와 같이, 수소가스의 유량을 증감함에 따라 막형성속도는 저하해 간다. 이것으로부터 수소가스의 유량을 약 10sccm 정도까지 감소시킬 수 있다. 또, 암모니아 가스의 유량을 4sccm으로 하고, 모노실란가스의 유량을 1.5sccm으로 한 경우에는, 소정의 가스압을 유지하기 위해, 수소가스의 유량은 적어도 10sccm 정도가 필요하게 된다. 수소가스의 유량을 10sccm으로 한 경우, 도 10에 나타내는 바와 같이, 약 8nm/분의 막형성속도가 얻어졌다.
(실시형태 4)
본 발명의 실시형태 4에 관한 실리콘 질화막의 막형성방법에 대하여 설명한다. 이 실리콘 질화막의 막형성방법은, 실시형태 3에 관한 실리콘 질화막의 막형성방법과 비교하면, 실리콘 질화막을 막형성하는 공정에서, 기판을 수소가스로 냉각하는 점에서 상위하다. 이 경우에는, 도 7에 나타내는 실시형태 2에 관한 실리콘 질화막의 막형성장치(20a)를 사용하여, 기판(1)의 이면과 기판홀더(2)의 오목부(30)와의 사이에 형성하는 공간(33)에 수소가스(32)를 유통시켜 기판(1)을 냉각하고, 촉매체(6)-기판(1)과의 사이의 거리를 50mm으로 한 경우에서도 기판의 지나친 온도상승을 억제할 수 있다. 또한, 가스의 공급조건을 실시형태 3과 동일하게 하여 수소가스의 유량을 10sccm, 암모니아 가스의 유량비를 4sccm으로 하고 있다. 이것에 의해, 실리콘 질화막의 막형성속도를 더욱 11.5nm/분으로 향상시킬 수 있다.
본 발명에 관한 실리콘 질화막의 막형성방법에 의하면, 모노실란가스 및 암모니아 가스를 사용하여 촉매 CVD법을 사용하여 실리콘 질화막을 기판형으로 막형성하는 방법이다. 이 경우에, 상기 원료가스에 더하여 수소가스를 첨가 공급한다. 원료가스에 수소가스를 첨가함으로써, 암모니아 가스의 유량을 감소할 수 있음과 동시에, 충분한 막 특성을 갖는 질화막을 형성할 수 있다. 이것에 의해 환경에 유해한 암모니아 가스를 감소시킬 수 있다.
또한, 본 발명에 관한 실리콘 질화막의 막형성방법에 의하면, 암모니아 가스/수소가스의 유량비를 0.5 이하로 하고 있다. 이것에 의해 암모니아 가스의 유량을 감소시킬 수 있다.
또한, 본 발명에 관한 실리콘 질화막의 막형성방법에 의하면, 암모니아 가스/모노실란가스의 유량비를 20 이하로 하고 있다. 이것에 의해 종래의 암모니아 가스/모노실란가스의 유량비가 100배 정도이므로, 모노실란가스의 유량비를 감소시킬 수 있다.
또한, 더욱이, 본 발명에 관한 실리콘 질화막의 막형성방법에 의하면, 기판을 제2 가스로 냉각하면서 원료가스 및 수소가스를 포함하는 가스를 기판에 공급하고 있다. 이것에 의해 가열된 촉매체로부터의 복사열로 기판이 지나치게 온도상승하는 것을 억제할 수 있다.
또한, 본 발명에 관한 실리콘 질화막의 막형성방법에 의하면, 기판을 냉각하는 제2 가스로서 수소가스를 사용한다. 이것에 의해, 수소가스가 반응실에 유출한경우에서도, 수소가스는 첨가가스로서의 기능을 다하여, 질화막의 막형성에 악영향을 미치게 하지 않는다.
본 발명에 관한 반도체장치의 제조방법에 의하면, 상기 실리콘 질화막의 막형성방법을 포함하고 있다. 이 막형성방법 그러면 촉매 CVD법을 사용하여 실리콘 질화막을 막형성하는 데 있어서, 모노실란가스 및 암모니아 가스를 포함하는 원료가스에 수소가스를 첨가하고 있다. 이와 같이 원료가스에 수소가스를 첨가함으로써, 암모니아 가스의 유량을 감소할 수 있음과 동시에, 충분한 막 특성을 갖는 질화막을 형성할 수 있다. 이것에 의해서 환경에 유해한 암모니아 가스를 감소시킬 수 있다.
본 발명에 관한 실리콘 산화막의 막형성장치에 의하면, 모노실란가스, 암모니아 가스에 더하여 수소가스를 첨가 공급하는 배관설비를 구비한다. 이 배관설비에 의해 원료가스에 수소가스를 첨가함으로써, 암모니아 가스의 유량을 감소할 수 있음과 동시에, 충분한 막 특성을 갖는 질화막을 형성할 수 있다. 이것에 의해 환경에 유해한 암모니아 가스를 감소시킬 수 있다.
또한, 본 발명에 관한 실리콘 질화막의 막형성장치에 의하면, 기판홀더는 기판을, 탑재하는 측에 오목부를 갖는다. 기판을 탑재했을 때에는, 기판의 이면과 기판홀더의 오목부와의 사이에 공간을 형성한다. 또한, 해당 공간에 가스를 유통시키는 가스배관을 구비한다. 이 공간에 가스를 유통시켜 기판을 냉각하여, 가열된 촉매체로부터의 복사열로 기판이 지나치게 온도상승하는 것을 억제할 수 있다. 이것에 의해, 촉매체와 기판과의 사이의 거리 d를 작게 하면서 기판의 지나친 온도상승을 억제하여, 막형성속도를 향상킬 수 있다.
또한, 본 발명에 관한 실리콘 질화막의 막형성장치에 의하면, 기판을 냉각하는 가스로서 수소가스를 사용한다. 이것에 의해, 반응실내에 수소가스가 유출한 경우에도 첨가가스의 수소가스로서 기능하므로, 실리콘 질화막의 막형성에 악영향을 미치게 하지 않는다.

Claims (3)

  1. 실란 가스 및 암모니아 가스를 사용하고, 촉매 CVD법을 사용하여 기판 상에 실리콘 질화막을 막형성하는 반도체장치의 제조방법에 있어서,
    상기 실란 가스 및 암모니아 가스에 수소 가스를 첨가한 가스를 촉매체에 접촉시킨 후, 상기 기판 상에 공급하는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제 1 항에 있어서,
    암모니아 가스/수소 가스의 유량비를 0.5 이하로 하여 가스를 공급하는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    암모니아 가스/실란 가스의 유량비를 20 이하로 하여 가스를 공급하는 것을 특징으로 하는 반도체장치의 제조방법.
KR10-2002-0084827A 2002-04-15 2002-12-27 반도체장치의 제조방법 KR100536113B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00112321 2002-04-15
JP2002112321A JP3868324B2 (ja) 2002-04-15 2002-04-15 シリコン窒化膜の成膜方法、成膜装置、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20030082356A true KR20030082356A (ko) 2003-10-22
KR100536113B1 KR100536113B1 (ko) 2005-12-14

Family

ID=28786668

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0084827A KR100536113B1 (ko) 2002-04-15 2002-12-27 반도체장치의 제조방법

Country Status (8)

Country Link
US (1) US6933250B2 (ko)
EP (1) EP1357587B1 (ko)
JP (1) JP3868324B2 (ko)
KR (1) KR100536113B1 (ko)
CN (1) CN1224086C (ko)
DE (1) DE60205719T2 (ko)
HK (1) HK1060214A1 (ko)
TW (1) TW594854B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688837B1 (ko) * 2005-05-12 2007-03-02 삼성에스디아이 주식회사 결정질 실리콘 증착을 위한 화학기상증착장치

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003293540A1 (en) 2002-12-13 2004-07-09 Raytheon Company Integrated circuit modification using well implants
JP4128898B2 (ja) * 2003-04-18 2008-07-30 古河電気工業株式会社 半導体素子の製造方法
JP4118187B2 (ja) * 2003-05-09 2008-07-16 信越半導体株式会社 太陽電池の製造方法
JP4279176B2 (ja) 2004-03-02 2009-06-17 株式会社アルバック シリコン窒化膜の形成方法
ATE541065T1 (de) * 2004-03-12 2012-01-15 Univ Utrecht Holding Bv Verfahren zur herstellung von dünnschichten und vorrichtungen
TW200603287A (en) * 2004-03-26 2006-01-16 Ulvac Inc Unit layer posttreating catalytic chemical vapor deposition apparatus and method of film formation therewith
JP2005310861A (ja) * 2004-04-19 2005-11-04 Mitsui Chemicals Inc 炭化窒化珪素膜の形成方法
JP4589054B2 (ja) * 2004-08-18 2010-12-01 株式会社クラレ 表示装置用フィルムの製造方法
JP2006093242A (ja) * 2004-09-21 2006-04-06 Sanyo Electric Co Ltd 半導体装置の製造方法
JP4017648B2 (ja) * 2006-01-23 2007-12-05 シャープ株式会社 プラズマ処理装置および同装置により製造された半導体素子
JP2008091382A (ja) * 2006-09-29 2008-04-17 Ulvac Japan Ltd シリコン窒化膜形成方法
JP5186776B2 (ja) 2007-02-22 2013-04-24 富士通株式会社 半導体装置及びその製造方法
US8980382B2 (en) 2009-12-02 2015-03-17 Applied Materials, Inc. Oxygen-doping for non-carbon radical-component CVD films
US8741788B2 (en) 2009-08-06 2014-06-03 Applied Materials, Inc. Formation of silicon oxide using non-carbon flowable CVD processes
JP5357689B2 (ja) * 2009-10-02 2013-12-04 三洋電機株式会社 触媒ｃｖｄ装置、膜の形成方法、太陽電池の製造方法及び基材の保持体
US8449942B2 (en) 2009-11-12 2013-05-28 Applied Materials, Inc. Methods of curing non-carbon flowable CVD films
US20110159213A1 (en) * 2009-12-30 2011-06-30 Applied Materials, Inc. Chemical vapor deposition improvements through radical-component modification
SG181670A1 (en) 2009-12-30 2012-07-30 Applied Materials Inc Dielectric film growth with radicals produced using flexible nitrogen/hydrogen ratio
CN102754193A (zh) 2010-01-06 2012-10-24 应用材料公司 使用氧化物衬垫的可流动电介质
WO2011109148A2 (en) 2010-03-05 2011-09-09 Applied Materials, Inc. Conformal layers by radical-component cvd
JPWO2012014992A1 (ja) * 2010-07-30 2013-09-12 学校法人東海大学 不揮発性半導体メモリ装置及びその製造方法、並びに電荷蓄積膜
CN102206813A (zh) * 2010-08-20 2011-10-05 浙江正泰太阳能科技有限公司 Pecvd***中的气体混合装置、方法和***
US9285168B2 (en) 2010-10-05 2016-03-15 Applied Materials, Inc. Module for ozone cure and post-cure moisture treatment
US8664127B2 (en) 2010-10-15 2014-03-04 Applied Materials, Inc. Two silicon-containing precursors for gapfill enhancing dielectric liner
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8450191B2 (en) 2011-01-24 2013-05-28 Applied Materials, Inc. Polysilicon films by HDP-CVD
US8716154B2 (en) 2011-03-04 2014-05-06 Applied Materials, Inc. Reduced pattern loading using silicon oxide multi-layers
US8658533B2 (en) * 2011-03-10 2014-02-25 International Business Machines Corporation Semiconductor interconnect structure with multi-layered seed layer providing enhanced reliability and minimizing electromigration
US8445078B2 (en) 2011-04-20 2013-05-21 Applied Materials, Inc. Low temperature silicon oxide conversion
US8466073B2 (en) 2011-06-03 2013-06-18 Applied Materials, Inc. Capping layer for reduced outgassing
US9404178B2 (en) 2011-07-15 2016-08-02 Applied Materials, Inc. Surface treatment and deposition for reduced outgassing
US8617989B2 (en) 2011-09-26 2013-12-31 Applied Materials, Inc. Liner property improvement
US8551891B2 (en) 2011-10-04 2013-10-08 Applied Materials, Inc. Remote plasma burn-in
DE102012205616B4 (de) * 2012-04-04 2016-07-14 Siltronic Ag Vorrichtung zum Abscheiden einer Schicht auf einer Halbleiterscheibe mittels Gasphasenabscheidung
US8889566B2 (en) 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3856587A (en) 1971-03-26 1974-12-24 Co Yamazaki Kogyo Kk Method of fabricating semiconductor memory device gate
US3852587A (en) * 1973-11-05 1974-12-03 C Koehler Combination head and case mounted light
JPH01225093A (ja) 1988-03-01 1989-09-07 Hitachi Maxell Ltd エレクトロルミネツセンス素子の製造方法
JPH06295901A (ja) 1993-04-07 1994-10-21 Nippon Steel Corp 二酸化珪素膜の成膜方法
US5679404A (en) * 1995-06-07 1997-10-21 Saint-Gobain/Norton Industrial Ceramics Corporation Method for depositing a substance with temperature control
JP3737221B2 (ja) * 1996-09-06 2006-01-18 英樹 松村 薄膜作成方法及び薄膜作成装置
JP3141805B2 (ja) 1997-01-20 2001-03-07 日本電気株式会社 半導体装置の製造方法
JP3116887B2 (ja) 1998-02-02 2000-12-11 日本電気株式会社 半導体装置の製造方法
JP4459329B2 (ja) * 1999-08-05 2010-04-28 キヤノンアネルバ株式会社 付着膜の除去方法及び除去装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688837B1 (ko) * 2005-05-12 2007-03-02 삼성에스디아이 주식회사 결정질 실리콘 증착을 위한 화학기상증착장치

Also Published As

Publication number Publication date
KR100536113B1 (ko) 2005-12-14
DE60205719D1 (de) 2005-09-29
HK1060214A1 (en) 2004-07-30
JP3868324B2 (ja) 2007-01-17
EP1357587B1 (en) 2005-08-24
EP1357587A1 (en) 2003-10-29
JP2003309119A (ja) 2003-10-31
DE60205719T2 (de) 2006-06-14
TW200305201A (en) 2003-10-16
CN1452222A (zh) 2003-10-29
US6933250B2 (en) 2005-08-23
TW594854B (en) 2004-06-21
CN1224086C (zh) 2005-10-19
US20030194881A1 (en) 2003-10-16

Similar Documents

Publication Publication Date Title
KR100536113B1 (ko) 반도체장치의 제조방법
US7473655B2 (en) Method for silicon based dielectric chemical vapor deposition
US7964513B2 (en) Method to form ultra high quality silicon-containing compound layers
US7351670B2 (en) Method for producing silicon nitride films and process for fabricating semiconductor devices using said method
KR100720777B1 (ko) 실리콘산화막을 형성하는 방법 및 장치
US7105055B2 (en) In situ growth of oxide and silicon layers
US20030215570A1 (en) Deposition of silicon nitride
US6639312B2 (en) Dummy wafers and methods for making the same
US6884464B2 (en) Methods for forming silicon comprising films using hexachlorodisilane in a single-wafer deposion chamber
KR20060054387A (ko) 증착 전 게르마늄 표면 처리 방법
US20060024959A1 (en) Thin tungsten silicide layer deposition and gate metal integration
KR20190126945A (ko) 반응성 어닐링을 사용하는 갭충전
JP2022516312A (ja) 漏れ電流が少ない、ケイ素ホウ素を含む膜の形成方法
EP0591086A2 (en) Low temperature chemical vapor deposition and method for depositing a tungsten silicide film with improved uniformity and reduced fluorine concentration
JP5599623B2 (ja) 堆積チャンバにおける酸化からの導電体の保護
JP6061385B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR101462154B1 (ko) 텅스텐 박막 증착방법
KR20010053459A (ko) 비정질 및 다결정 실리콘 게르마늄 합금 박막 형성 방법및 장치
WO2023105680A1 (ja) 窒化珪素膜の形成方法
KR940010158B1 (ko) 플라즈마 화학증착법에 의한 텅스텐 박막 증착방법
KR20200073452A (ko) 저온 실리콘 절연막 증착 방법
JP2002343780A (ja) ガス導入装置、成膜装置、及び成膜方法
KR20030054172A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171114

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181121

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20191120

Year of fee payment: 15